CN117631961A - 数据储存装置、以及非挥发式存储器控制方法 - Google Patents

数据储存装置、以及非挥发式存储器控制方法 Download PDF

Info

Publication number
CN117631961A
CN117631961A CN202211088477.0A CN202211088477A CN117631961A CN 117631961 A CN117631961 A CN 117631961A CN 202211088477 A CN202211088477 A CN 202211088477A CN 117631961 A CN117631961 A CN 117631961A
Authority
CN
China
Prior art keywords
data
delay
die
volatile memory
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211088477.0A
Other languages
English (en)
Inventor
欧旭斌
戴光廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111130526A external-priority patent/TWI842057B/zh
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN117631961A publication Critical patent/CN117631961A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种在非挥发式存储器端对齐读、写数据的技术，具体地说，涉及数据储存装置以及非挥发式存储器控制方法。非挥发式存储器包括多个储存晶粒、以及一信号延时电路。一控制器经多条数据线耦接该非挥发式存储器。透过多条数据，该控制器发出多个指令，提供分区延时参数给该非挥发式存储器，使该信号延时电路分区为该等储存晶粒调适晶粒数据线的信号时序。

Description

数据储存装置、以及非挥发式存储器控制方法
技术领域
本发明有关于数据储存装置的数据时序对齐(deskew)技术。
背景技术
非挥发式存储器有多种形式─例如，快闪存储器(flash memory)、磁阻式随机存取存储器(Magnetoresistive RAM)、铁电随机存取存储器(Ferroelectric RAM)、电阻式随机存取存储器(Resistive RAM)、自旋转移力矩随机存取存储器(Spin Transfer Torque-RAM，STT-RAM)…等，用于长时间数据保存，可做为储存媒体实现一数据储存装置。
非挥发式存储器有其特殊的储存特性，且需要相应的储存架构。本技术领域必须相应非挥发式存储器的储存架构发展相应的控制技术。
发明内容
本发明为非挥发式存储器实现的数据储存装置，设计一种数据对齐技术。
根据本发明一种实施方式实现的一数据储存装置包括一非挥发式存储器、一控制器、以及耦接该控制器至该非挥发式存储器的多条数据线。该非挥发式存储器包括多个储存晶粒、以及一信号延时电路。透过该等数据线，该控制器发出多个指令，提供分区延时参数给该非挥发式存储器，使该信号延时电路分区为该等储存晶粒调适晶粒数据线的信号时序。
一种实施方式中，各储存晶粒系以多条晶粒数据线进行读取以及写入。该等指令各以地址方式，指定该非挥发式存储器一区域内所有储存晶粒的一特定编号的晶粒数据线，要求设定其读取延时参数、以及写入延时参数。
一种实施方式中，该非挥发式存储器系采多条通道管理该等储存晶粒，共用同一通道的储存晶粒更以多个芯片致能信号轮动，同一芯片致能信号系致能同通道至少一个储存晶粒，且各储存晶粒系连结不同编号的多条晶粒数据线。
一种实施方式中，各指令系以地址方式，指定一特定通道内所有储存晶粒的一特定编号的晶粒数据线，要求设定其读取延时参数、以及写入延时参数。
一种实施方式中，各指令更指定一特定编号的芯片致能信号，细分延时参数的分区设定。
一种实施方式中，各指令更指定该特定编号的芯片致能信号所致动的一特定编号的储存晶粒，细分延时参数的分区设定。
一种实施方式中，各指令包括指定一延时单位、一读取延时单位数量、以及一写入延时单位数量。
一种实施方式中，该信号延时电路以电性方式延时晶粒数据线的读取数据传输，且该信号延时电路以电性方式延时解读晶粒数据线传来的数据，以获得写入数据填入储存晶粒。
一种实施方式中，在该数据储存装置上电时，该控制器对该非挥发式存储器分区进行延时参数训练，再透过该等数据线发出该等指令，将训练结果传递给该非挥发式存储器，作为分区延时参数。
一种实施方式中，该信号延时电路相应该控制器的该等指令分区完成晶粒数据线的信号时序调适后，该控制器方自该非挥发式存储器读取并执行一系统内程序码。
一种实施方式是基于前述概念提出非挥发式存储器控制方法。
下文特举实施例，并配合附图，详细说明本发明内容。
附图说明
图1根据本发明一种实施方式图解一数据储存装置100；
图2图解特征设定指令(set feature command)如何应用于本发明技术；
图3图解一自订指令如何应用于本发明技术；以及
图4为流程图，根据本发明一种实施方式图解数据延时设计流程。
【符号说明】
100:数据储存装置
102:非挥发式存储器
104:控制器
106:数据线
108:主机
110:信号延时电路
CE0、CE1、CE2、CE3:芯片致能信号
CH0、CH1、CH2:通道
DQ0…DQ7:晶粒数据线
SU0、SU1:储存晶粒
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求书来界定。
非挥发式存储器可以是快闪存储器(Flash Memory)、磁阻式随机存取存储器(Magnetoresistive RAM)、铁电随机存取存储器(Ferroelectric RAM)、电阻式存储器(Resistive RAM，RRAM)、自旋转移力矩随机存取存储器(Spin Transfer Torque-RAM，STT-RAM)…等，提供长时间数据保存的储存媒体。以下特别以快闪存储器为例进行讨论，但所述技术也可使用在其他种类非挥发式存储器上。
现今数据储存装置常以快闪存储器为储存媒体，实现记忆卡(Memory Card)、通用序列汇流排闪存装置(USB Flash Device)、固态硬碟(SSD)…等产品。有一种应用是采多芯片封装、将快闪存储器与其控制器包装在一起─称为嵌入式快闪存储器模组(如eMMC)。
以快闪存储器为储存媒体的数据储存装置可应用于多种电子装置中。所述电子装置包括智慧型手机、穿戴装置、平板电脑、虚拟实境设备…等。电子装置的处理器可视为主机(Host)，操作电子装置所配置的数据储存装置，以存取其中快闪存储器。
以快闪存储器为储存媒体的数据储存装置也可用于建构数据中心。例如，伺服器可操作固态硬碟(SSD)阵列形成数据中心。伺服器即可视为主机，操作所连结的固态硬碟，以存取其中快闪存储器。
快闪存储器有其特殊的储存特性。主机(Host)端是以逻辑地址(例如，逻辑区块地址LBA或全域主机页编号GHP…等)对快闪存储器发出读、写要求。逻辑地址需映射到实体地址，才能对应到快闪存储器实体空间。映射方式将取决于快闪存储器架构。
快闪存储器的物理空间是划分为多个区块(Blocks)配置使用。区块为抹除(erasure)单位；同区块的内容需统一抹除，使空间是逐区块释出。各区块包括多页(Pages)，例如，页0…页255。各页包括多个区段(Sectors)，例如32个区段。一种实施方式中，每一区段储存512B长度的使用者数据。一页可供应16KB的数据储存区(data area)给使用者，且可更附有2B长度的备用资讯区(spare area)。备用资讯区(spare area)系储存映射资讯…等，作为元数据(meta data)。
为了提升数据吞吐量，本发明使用的是一种多通道存取技术，以多条通道对快闪存储器进行并行存取。一快闪存储器可由多个储存晶粒(dies)组成。该等储存晶粒可对应多条通道分为多组。同组储存晶粒则是轮替(interleaving)使用所共用的通道。例如，多个芯片致能信号(CE#，#为编号)可用于通道轮替控制。一种实施方式中，各通道提供一页(page)实现并行存取；如此跨通道并行存取的范围称为超级页(super page)，所属区块联合称为超级区块(super block)。多通道技术可根据超级页的编号─由低编号至高编号─循序使用一超级区块的储存空间。
一种实施方式中，同一芯片致能信号(CE#，#为编号)系致能同通道上至少一个储存晶粒，且储存晶粒各连结多条晶粒数据线(DQ#，#为编号，通常编号0～8)。
随着制程技术进步，非挥发式存储器可由更多储存晶粒组成。例如，一非挥发式存储器可包括8个储存晶粒、16个储存晶粒、32个储存晶粒、甚至更多储存晶粒。如此大量储存晶粒的晶粒数据线(DQ0～DQ7)绕线复杂，所传输的数据需对齐数据控制信号RE/CLK/DQS。特别是，对齐数据所需的延时参数相当大量，需要很多储存空间。
特别是，同一储存晶粒的不同晶粒数据线(DQ0～DQ7，8bits)可分开做读取/写入延时调整。以N1个通道、N2个芯片致能信号为例，若同通道有N3个储存晶粒共用同一芯片致能信号，则调适参数会高达N1xN2xN3x8x2，相当庞大。若以非挥发式存储器的控制器内的暂存器纪录之，会占据大量暂存器。
为了避免占控制器太多资源，本发明在非挥发式存储器端对齐读、写数据。
图1根据本发明一种实施方式图解一数据储存装置100，其中包括一非挥发式存储器102、一控制器104、以及耦接该控制器104至该非挥发式存储器102的多条数据线106。数据储存装置100可由一主机108操作，读、写该非挥发式存储器102。
非挥发式存储器102系采多条通道(CH0、CH1、CH2…)管理多个储存晶粒。共用同一通道的储存晶粒(SU0、SU1…)更以多个芯片致能信号(CE0、CE1、CE2、CE3…)轮动，同一芯片致能信号系致能同通道上至少一个储存晶粒，且各储存晶粒系连结不同编号的多条晶粒数据线DQ0～DQ7，实现储存晶粒的读取、以及写入。本发明特别在非挥发式存储器102端设计一信号延时电路110。
透过该等数据线106，该控制器104发出多个指令，提供分区延时参数给该非挥发式存储器102，由该信号延时电路110分区为该等储存晶粒调适晶粒数据线(DQ0～DQ7)的信号时序。各区储存晶粒的读、写将有该区统一适用的延时参数。
一种实施方式中，该等指令各以地址(address)方式，指定该非挥发式存储器102一区域，包括指定一特定编号的晶粒数据线(DQ_S)，要求设定该区域专用的读取延时参数、以及写入延时参数。同区域内，所有储存单元的同样编号的晶粒数据线(DQ_S)，是采同样的读取延时参数、以及同样的写入延时参数。
所谓分区，可能有多种粒度。
一种实施方式是以通道为粒度分区(by channel)。所揭露的指令系以地址方式，指定一特定通道(CH_S)内所有储存晶粒的一特定编号的晶粒数据线(DQ_S)，要求设定其读取延时参数、以及写入延时参数。例如，通道CH0的所有储存晶粒的晶粒数据线DQ0采用同样的读取延时参数、以及同样的写入延时参数。通道CH2的所有储存晶粒的晶粒数据线DQ0采用的读取延时参数、以及写入延时参数，则可能与通道CH0所有晶粒数据线DQ0的延时设计不同。
一种实施方式是更细致分区，以芯片致能信号分区(by CE)。所揭露的指令以地址方式指定有：一特定通道(CH_S)；一特定编号的芯片致能信号(CE_S)；以及，一特定编号的晶粒数据线(DQ_S)。例如，通道CH0、芯片致能信号CE0控制的所有储存晶粒的晶粒数据线DQ0系采用同样的读取延时参数、以及同样的写入延时参数。通道CH0、芯片致能信号CE1的所有储存晶粒的晶粒数据线DQ0采用的读取延时参数、以及写入延时参数，则可能与通道CH0、芯片致能信号CE0涉及的晶粒数据线DQ0的延时设计不同。
一种实施方式又是更细致分区，以储存晶粒为粒度进行分区(by die)。所揭露的指令以地址方式指定有：一特定通道(CH_S)；一特定编号的芯片致能信号(CE_S)；一特定编号的储存晶粒(SU_S)；以及，一特定编号的晶粒数据线(DQ_S)。例如，通道CH0、芯片致能信号CE0、编号SU0的储存晶粒的晶粒数据线DQ0有专用的读取延时参数、以及写入延时参数，可能不同于通道CH0、芯片致能信号CE0、编号SU1的储存晶粒的晶粒数据线DQ0采用的读取延时参数、以及写入延时参数。
一种实施方式中，指令为各分区指定的读取延时参数、以及写入延时参数，可以一延时单位(shift unit)、一读取延时单位数量(output timing unit)、以及一写入延时单位数量(input timing unit)表述。
根据指定分区读取延时参数、以及写入延时参数的所述指令，信号延时电路110得以电性方式达成数据对齐(deskew)。
一种实施方式中，信号延时电路110系以电性方式延时晶粒数据线(DQ#)的读取数据传输。该信号延时电路110更可以电性方式延时解读晶粒数据线(DQ#)传来的数据，以正确获得写入数据填入储存晶粒。
一种实施方式是在该数据储存装置100上电(或开卡)时，由该控制器104对该非挥发式存储器102分区进行延时参数训练，再透过该等数据线106发出该等指令，将训练结果传递给该非挥发式存储器102，作为分区延时参数。一种实施方式系在该信号延时电路110相应该控制器104的该等指令，分区完成晶粒数据线DQ0～DQ7的信号时序调适后，方允许该控制器104自该非挥发式存储器102读取并执行一系统内程序码(in-system program，简称ISP)，继而运作该非挥发式存储器回应主机108的读/写要求。如此一来，完成开机后，非挥发式存储器102上的该信号延时电路110就能达到数据对齐。无论以多细致的粒度进行分区延时，庞大的延时参数也不会霸占控制器104的暂存器。
一种实施方式是使用特征设定指令(set feature command)实现前述指令。
图2图解特征设定指令(set feature command)如何应用于本发明技术。如图示指令周期类型(cycle type)所指示的“指令”、“地址”、“输入”，晶粒数据线DQ[7:0]传递的是特征设定指令(set feature command)的指令代码’EFh’、延时设计的分区地址FA、写入延时单位数量(input timing unit)P1、读取延时单位数量(output timing unit)P2、延时单位(shift unit)P3、以及一保留区(reserved)P4。分区地址FA可以指定一特定通道(CH_S)、以及一特定编号的晶粒数据线(DQ_S)，甚至更指定一特定编号的芯片致能信号(CE_S)。写入延时单位数量(input timing unit)P1、读取延时单位数量(output timing unit)P2、以及延时单位(shift unit)P3结合可得上述读取延时参数(P2xP3)、以及写入延时参数(P1xP3)。各分区的读取延时参数、以及写入延时参数系逐指令由控制器104发给非挥发式存储器102。
一种实施方式是以自订指令实现前述指令。
图3图解一自订指令如何应用于本发明技术。如图示指令周期类型(cycle type)所指示的“指令”、“地址0”、“地址1”、“输入”，晶粒数据线DQ[7:0]传递的是此自订指令的指令代码’XXh’、延时设计的分区地址A0与A1、写入延时单位数量(input timing unit)P1、读取延时单位数量(output timing unit)P2、延时单位(shift unit)P3、以及一保留区(reserved)P4。分区地址A0可以指定一特定通道(CH_S)、一特定编号的晶粒数据线(DQ_S)、以及一特定编号的芯片致能信号(CE_S)。分区地址A1可以指定一特定编号的储存晶粒(SU_S)，更细粒度分区，实现延时。写入延时单位数量(input timing unit)P1、读取延时单位数量(output timing unit)P2、以及延时单位(shift unit)P3结合可得上述读取延时参数(P2xP3)、以及写入延时参数(P1xP3)。各分区的读取延时参数、以及写入延时参数系逐指令由控制器104发给非挥发式存储器102。
图4为流程图，根据本发明一种实施方式图解本发明延时设计流程。
步骤S402，该数据储存装置100上电。
步骤S404，该控制器104对该非挥发式存储器102分区进行延时参数训练。
步骤S406，该控制器104透过该等数据线106为每一分区发出一条前述指令，将训练结果传递给该非挥发式存储器102，作为分区延时参数。
步骤S408，该信号延时电路110相应该控制器104发出的该等指令，完成各区的不同晶粒数据线DQ0～DQ7的信号时序调适。
步骤S410，该控制器104自该非挥发式存储器102读取并执行一系统内程序码(ISP)。
步骤S412，该控制器104开始运行该非挥发式存储器102回应主机108的读、写要求。
以上概念更可用来实现非挥发式存储器控制方法，包括：在包括多个储存晶粒的一非挥发式存储器102上，提供一信号延时电路110；以及，透过耦接一控制器104至该非挥发式存储器102的多条数据线106，令该控制器104发出多个指令，提供分区延时参数给该非挥发式存储器102，使该信号延时电路110分区为该等储存晶粒调适晶粒数据线的信号时序。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当由权利要求书界定为准。

Claims (20)

1.一种数据储存装置，包括：
一非挥发式存储器，包括多个储存晶粒、以及一信号延时电路；以及
一控制器、以及耦接该控制器至该非挥发式存储器的多条数据线，其中，透过该等数据线，该控制器发出多个指令，提供分区延时参数给该非挥发式存储器，使该信号延时电路分区为该等储存晶粒调适晶粒数据线的信号时序。
2.如权利要求1所述的数据储存装置，其特征在于：
各储存晶粒系以多条晶粒数据线进行读取以及写入；且
该等指令各以地址方式，指定该非挥发式存储器一区域内所有储存晶粒的一特定编号的晶粒数据线，要求设定其读取延时参数、以及写入延时参数。
3.如权利要求2所述的数据储存装置，其特征在于：
该非挥发式存储器系采多条通道管理该等储存晶粒，共用同一通道的储存晶粒更以多个芯片致能信号轮动，同一芯片致能信号系致能同通道的至少一个储存晶粒，且各储存晶粒系连结不同编号的多条晶粒数据线。
4.如权利要求3所述的数据储存装置，其特征在于：
各指令系以地址方式，指定一特定通道内所有储存晶粒的一特定编号的晶粒数据线，要求设定其读取延时参数、以及写入延时参数。
5.如权利要求4所述的数据储存装置，其特征在于：
各指令更指定一特定编号的芯片致能信号，细分延时参数的分区设定。
6.如权利要求5所述的数据储存装置，其特征在于：
各指令更指定该特定编号的芯片致能信号所致动的一特定编号的储存晶粒，细分延时参数的分区设定。
7.如权利要求2所述的数据储存装置，其特征在于：
各指令包括指定一延时单位、一读取延时单位数量、以及一写入延时单位数量。
8.如权利要求1所述的数据储存装置，其特征在于：
该信号延时电路以电性方式延时晶粒数据线的读取数据传输；且
该信号延时电路以电性方式延时解读晶粒数据线传来的数据，以获得写入数据填入储存晶粒。
9.如权利要求1所述的数据储存装置，其特征在于：
在该数据储存装置上电时，该控制器对该非挥发式存储器分区进行延时参数训练，再透过该等数据线发出该等指令，将训练结果传递给该非挥发式存储器，作为分区延时参数。
10.如权利要求9所述的数据储存装置，其特征在于：
该信号延时电路相应该控制器的该等指令分区完成晶粒数据线的信号时序调适后，该控制器方自该非挥发式存储器读取并执行一系统内程序码。
11.一种非挥发式存储器控制方法，包括：
在包括多个储存晶粒的一非挥发式存储器上，提供一信号延时电路；以及
透过耦接一控制器至该非挥发式存储器的多条数据线，令该控制器发出多个指令，提供分区延时参数给该非挥发式存储器，使该信号延时电路分区为该等储存晶粒调适晶粒数据线的信号时序。
12.如权利要求11所述的非挥发式存储器控制方法，其特征在于：
各储存晶粒系以多条晶粒数据线进行读取以及写入；且
该等指令各以地址方式，指定该非挥发式存储器一区域内所有储存晶粒的一特定编号的晶粒数据线，要求设定其读取延时参数、以及写入延时参数。
13.如权利要求12所述的非挥发式存储器控制方法，其特征在于：
该非挥发式存储器系采多条通道管理该等储存晶粒，共用同一通道的储存晶粒更以多个芯片致能信号轮动，同一芯片致能信号系致能同通道至少一个储存晶粒，且各储存晶粒系连结不同编号的多条晶粒数据线。
14.如权利要求13所述的非挥发式存储器控制方法，其特征在于：
各指令系以地址方式，指定一特定通道内所有储存晶粒的一特定编号的晶粒数据线，要求设定其读取延时参数、以及写入延时参数。
15.如权利要求14所述的非挥发式存储器控制方法，其特征在于：
各指令更指定一特定编号的芯片致能信号，细分延时参数的分区设定。
16.如权利要求15所述的非挥发式存储器控制方法，其特征在于：
各指令更指定该特定编号的芯片致能信号所致动的一特定编号的储存晶粒，细分延时参数的分区设定。
17.如权利要求12所述的非挥发式存储器控制方法，其特征在于：
各指令包括指定一延时单位、一读取延时单位数量、以及一写入延时单位数量。
18.如权利要求11所述的非挥发式存储器控制方法，其特征在于，还更包括：
令该信号延时电路以电性方式延时晶粒数据线的读取数据传输；且
令该信号延时电路以电性方式延时解读晶粒数据线传来的数据，以获得写入数据填入储存晶粒。
19.如权利要求11所述的非挥发式存储器控制方法，其特征在于，还包括：
在该数据储存装置上电时，操作该控制器对该非挥发式存储器分区进行延时参数训练，再透过该等数据线发出该等指令，将训练结果传递给该非挥发式存储器，作为分区延时参数。
20.如权利要求19所述的非挥发式存储器控制方法，其特征在于，还包括：
该信号延时电路相应该控制器的该等指令分区完成晶粒数据线的信号时序调适后，方操作该控制器自该非挥发式存储器读取并执行一系统内程序码。
CN202211088477.0A 2022-08-15 2022-09-07 数据储存装置、以及非挥发式存储器控制方法 Pending CN117631961A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111130526A TWI842057B (zh) 2022-08-15 資料儲存裝置、以及非揮發式記憶體控制方法
TW111130526 2022-08-15

Publications (1)

Publication Number Publication Date
CN117631961A true CN117631961A (zh) 2024-03-01

Family

ID=89846090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211088477.0A Pending CN117631961A (zh) 2022-08-15 2022-09-07 数据储存装置、以及非挥发式存储器控制方法

Country Status (2)

Country Link
US (1) US20240053928A1 (zh)
CN (1) CN117631961A (zh)

Also Published As

Publication number Publication date
US20240053928A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
CN108572933B (zh) 用于直接存储器存取的数据缓冲器指针找取
US10079048B2 (en) Adjusting access of non-volatile semiconductor memory based on access time
US8924627B2 (en) Flash memory device comprising host interface for processing a multi-command descriptor block in order to exploit concurrency
US11416426B2 (en) Memory device and method of operating the same
CN110275673B (zh) 存储装置及其操作方法
WO2003085677A1 (fr) Memoire non volatile
WO2010051621A1 (en) Bridge device having a virtual page buffer
US11640354B2 (en) Logical-to-physical mapping of data groups with data locality
KR20210061174A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220021772A (ko) 메모리 시스템 및 이에 포함된 메모리 장치의 동작 방법
CN113064840A (zh) 存储设备及其操作方法
US11243715B2 (en) Memory controller and operating method thereof
CN114253461A (zh) 混合通道存储设备
CN114253462A (zh) 提供混合通道存储设备的方法
CN213338708U (zh) 一种控制部件及存储设备
KR20210012825A (ko) 저장 장치 및 그 동작 방법
US20220229595A1 (en) Controller and operation method thereof
TWI842057B (zh) 資料儲存裝置、以及非揮發式記憶體控制方法
CN117631961A (zh) 数据储存装置、以及非挥发式存储器控制方法
CN115437973A (zh) 多平面存储器装置中的并发页高速缓存资源存取
US11055011B2 (en) Storage device
TW202410034A (zh) 資料儲存裝置、以及非揮發式記憶體控制方法
CN108536475B (zh) 完整编程命令处理方法与装置
TWI823519B (zh) 資料儲存裝置以及非揮發式記憶體控制方法
CN114442921B (zh) 用于存储器子系统中的高速缓存读取的高速缓存释放命令

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination