TW202410034A - 資料儲存裝置、以及非揮發式記憶體控制方法 - Google Patents

資料儲存裝置、以及非揮發式記憶體控制方法 Download PDF

Info

Publication number
TW202410034A
TW202410034A TW111130526A TW111130526A TW202410034A TW 202410034 A TW202410034 A TW 202410034A TW 111130526 A TW111130526 A TW 111130526A TW 111130526 A TW111130526 A TW 111130526A TW 202410034 A TW202410034 A TW 202410034A
Authority
TW
Taiwan
Prior art keywords
volatile memory
storage
delay
data
die
Prior art date
Application number
TW111130526A
Other languages
English (en)
Other versions
TWI842057B (zh
Inventor
歐旭斌
戴光廷
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW111130526A priority Critical patent/TWI842057B/zh
Priority to CN202211088477.0A priority patent/CN117631961A/zh
Priority to US18/361,150 priority patent/US20240053928A1/en
Publication of TW202410034A publication Critical patent/TW202410034A/zh
Application granted granted Critical
Publication of TWI842057B publication Critical patent/TWI842057B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

一種在非揮發式記憶體端對齊讀、寫數據的技術。非揮發式記憶體包括複數個儲存晶粒、以及一信號延時電路。一控制器經複數條數據線耦接該非揮發式記憶體。透過複數條數據，該控制器發出複數個指令，提供分區延時參數給該非揮發式記憶體，使該信號延時電路分區為該等儲存晶粒調適晶粒數據線的信號時序。

Description

資料儲存裝置、以及非揮發式記憶體控制方法
本案係有關於資料儲存裝置之數據時序對齊(deskew)技術。
非揮發式記憶體有多種形式─例如，快閃記憶體（flash memory）、磁阻式隨機存取記憶體（Magnetoresistive RAM）、鐵電隨機存取記憶體（Ferroelectric RAM）、電阻式隨機存取記憶體（Resistive RAM）、自旋轉移力矩隨機存取記憶體（Spin Transfer Torque-RAM， STT-RAM）…等，用於長時間資料保存，可做為儲存媒體實現一資料儲存裝置。
非揮發式記憶體有其特殊的儲存特性，且需要相應的儲存架構。本技術領域必須相應非揮發式記憶體的儲存架構發展相應的控制技術。
本案為非揮發式記憶體實現的資料儲存裝置，設計一種數據對齊技術。
根據本案一種實施方式實現的一資料儲存裝置包括一非揮發式記憶體、一控制器、以及耦接該控制器至該非揮發式記憶體的複數條數據線。該非揮發式記憶體包括複數個儲存晶粒、以及一信號延時電路。透過該等數據線，該控制器發出複數個指令，提供分區延時參數給該非揮發式記憶體，使該信號延時電路分區為該等儲存晶粒調適晶粒數據線的信號時序。
一種實施方式中，各儲存晶粒係以複數條晶粒數據線進行讀取以及寫入。該等指令各以地址方式，指定該非揮發式記憶體一區域內所有儲存晶粒之一特定編號的晶粒數據線，要求設定其讀取延時參數、以及寫入延時參數。
一種實施方式中，該非揮發式記憶體係採複數條通道管理該等儲存晶粒，共用同一通道的儲存晶粒更以複數個晶片致能信號輪動，同一晶片致能信號係致能同通道至少一個儲存晶粒，且各儲存晶粒係連結不同編號的複數條晶粒數據線。
一種實施方式中，各指令係以地址方式，指定一特定通道內所有儲存晶粒之一特定編號的晶粒數據線，要求設定其讀取延時參數、以及寫入延時參數。
一種實施方式中，各指令更指定一特定編號的晶片致能信號，細分延時參數之分區設定。
一種實施方式中，各指令更指定該特定編號的晶片致能信號所致動的一特定編號之儲存晶粒，細分延時參數之分區設定。
一種實施方式中，各指令包括指定一延時單位、一讀取延時單位數量、以及一寫入延時單位數量。
一種實施方式中，該信號延時電路以電性方式延時晶粒數據線之讀取數據傳輸，且該信號延時電路以電性方式延時解讀晶粒數據線傳來的數據，以獲得寫入數據填入儲存晶粒。
一種實施方式中，在該資料儲存裝置上電時，該控制器對該非揮發式記憶體分區進行延時參數訓練，再透過該等數據線發出該等指令，將訓練結果傳遞給該非揮發式記憶體，作為分區延時參數。
一種實施方式中，該信號延時電路相應該控制器之該等指令分區完成晶粒數據線的信號時序調適後，該控制器方自該非揮發式記憶體讀取並執行一系統內程式碼。
一種實施方式是基於前述概念提出非揮發式記憶體控制方法。
下文特舉實施例，並配合所附圖示，詳細說明本發明內容。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
非揮發式記憶體可以是快閃記憶體（Flash Memory）、磁阻式隨機存取記憶體（Magnetoresistive RAM）、鐵電隨機存取記憶體（Ferroelectric RAM）、電阻式記憶體（Resistive RAM，RRAM）、自旋轉移力矩隨機存取記憶體（Spin Transfer Torque-RAM， STT-RAM）…等，提供長時間資料保存之儲存媒體。以下特別以快閃記憶體為例進行討論，但所述技術也可使用在其他種類非揮發式記憶體上。
現今資料儲存裝置常以快閃記憶體為儲存媒體，實現記憶卡（Memory Card）、通用序列匯流排閃存裝置（USB Flash Device）、固態硬碟（SSD） …等產品。有一種應用是採多晶片封裝、將快閃記憶體與其控制器包裝在一起─稱為嵌入式快閃記憶體模組（如eMMC）。
以快閃記憶體為儲存媒體的資料儲存裝置可應用於多種電子裝置中。所述電子裝置包括智慧型手機、穿戴裝置、平板電腦、虛擬實境設備…等。電子裝置的處理器可視為主機（Host），操作電子裝置所配置的資料儲存裝置，以存取其中快閃記憶體。
以快閃記憶體為儲存媒體的資料儲存裝置也可用於建構資料中心。例如，伺服器可操作固態硬碟（SSD）陣列形成資料中心。伺服器即可視為主機，操作所連結之固態硬碟，以存取其中快閃記憶體。
快閃記憶體有其特殊的儲存特性。主機（Host）端是以邏輯地址（例如，邏輯區塊地址LBA或全域主機頁編號GHP…等）對快閃記憶體發出讀、寫要求。邏輯地址需映射到實體地址，才能對應到快閃記憶體實體空間。映射方式將取決於快閃記憶體架構。
快閃記憶體之物理空間是劃分為複數個區塊（Blocks）配置使用。區塊為抹除(erasure)單位；同區塊的內容需統一抹除，使空間是逐區塊釋出。各區塊包括複數頁（Pages），例如，頁0…頁255。各頁包括複數個區段（Sectors），例如32個區段。一種實施方式中，每一區段儲存512B長度的使用者資料。一頁可供應16KB的資料儲存區(data area)給使用者，且可更附有2B長度的備用資訊區(spare area)。備用資訊區(spare area)係儲存映射資訊…等，作為元資料(meta data)。
為了提升數據吞吐量，本案使用的是一種多通道存取技術，以複數條通道對快閃記憶體進行並行存取。一快閃記憶體可由複數個儲存晶粒(dies)組成。該等儲存晶粒可對應複數條通道分為複數組。同組儲存晶粒則是輪替(interleaving)使用所共用的通道。例如，複數個晶片致能信號(CE#，#為編號)可用於通道輪替控制。一種實施方式中，各通道提供一頁(page)實現並行存取；如此跨通道並行存取的範圍稱為超級頁(super page)，所屬區塊聯合稱為超級區塊(super block)。多通道技術可根據超級頁之編號─由低編號至高編號─循序使用一超級區塊的儲存空間。
一種實施方式中，同一晶片致能信號(CE#，#為編號)係致能同通道上至少一個儲存晶粒，且儲存晶粒各連結複數條晶粒數據線(DQ#，#為編號，通常編號0~8)。
隨著製程技術進步，非揮發式記憶體可由更多儲存晶粒組成。例如，一非揮發式記憶體可包括8個儲存晶粒、16個儲存晶粒、32個儲存晶粒、甚至更多儲存晶粒。如此大量儲存晶粒的晶粒數據線(DQ0~DQ7)繞線複雜，所傳輸的數據需對齊數據控制信號RE/CLK/DQS。特別是，對齊數據所需的延時參數相當大量，需要很多儲存空間。
特別是，同一儲存晶粒之不同晶粒數據線(DQ0~DQ7，8 bits)可分開做讀取/寫入延時調整。以N1個通道、N2個晶片致能信號為例，若同通道有N3個儲存晶粒共用同一晶片致能信號，則調適參數會高達N1xN2xN3x8x2，相當龐大。若以非揮發式記憶體之控制器內的暫存器紀錄之，會佔據大量暫存器。
為了避免佔控制器太多資源，本案在非揮發式記憶體端對齊讀、寫數據。
第1圖根據本案一種實施方式圖解一資料儲存裝置100，其中包括一非揮發式記憶體102、一控制器104、以及耦接該控制器104至該非揮發式記憶體102的複數條數據線106。資料儲存裝置100可由一主機108操作，讀、寫該非揮發式記憶體102。
非揮發式記憶體102係採複數條通道(CH0、CH1、CH2…)管理複數個儲存晶粒。共用同一通道的儲存晶粒(SU0、SU1…)更以複數個晶片致能信號(CE0、CE1、CE2、CE3…)輪動，同一晶片致能信號係致能同通道上至少一個儲存晶粒，且各儲存晶粒係連結不同編號的複數條晶粒數據線DQ0~DQ7，實現儲存晶粒之讀取、以及寫入。本案特別在非揮發式記憶體102端設計一信號延時電路110。
透過該等數據線106，該控制器104發出複數個指令，提供分區延時參數給該非揮發式記憶體102，由該信號延時電路110分區為該等儲存晶粒調適晶粒數據線(DQ0~DQ7)的信號時序。各區儲存晶粒的讀、寫將有該區統一適用的延時參數。
一種實施方式中，該等指令各以地址(address)方式，指定該非揮發式記憶體102一區域，包括指定一特定編號的晶粒數據線(DQ_S)，要求設定該區域專用的讀取延時參數、以及寫入延時參數。同區域內，所有儲存單元之同樣編號的晶粒數據線(DQ_S)，是採同樣的讀取延時參數、以及同樣的寫入延時參數。
所謂分區，可能有多種粒度。
一種實施方式是以通道為粒度分區(by channel)。所揭露的指令係以地址方式，指定一特定通道(CH_S)內所有儲存晶粒之一特定編號的晶粒數據線(DQ_S)，要求設定其讀取延時參數、以及寫入延時參數。例如，通道CH0的所有儲存晶粒之晶粒數據線DQ0採用同樣的讀取延時參數、以及同樣的寫入延時參數。通道CH2的所有儲存晶粒之晶粒數據線DQ0採用的讀取延時參數、以及寫入延時參數，則可能與通道CH0所有晶粒數據線DQ0的延時設計不同。
一種實施方式是更細緻分區，以晶片致能信號分區(by CE)。所揭露的指令以地址方式指定有：一特定通道(CH_S)；一特定編號的晶片致能信號(CE_S)；以及，一特定編號的晶粒數據線(DQ_S)。例如，通道CH0、晶片致能信號CE0控制的所有儲存晶粒之晶粒數據線DQ0係採用同樣的讀取延時參數、以及同樣的寫入延時參數。通道CH0、晶片致能信號CE1的所有儲存晶粒之晶粒數據線DQ0採用的讀取延時參數、以及寫入延時參數，則可能與通道CH0、晶片致能信號CE0涉及的晶粒數據線DQ0的延時設計不同。
一種實施方式又是更細緻分區，以儲存晶粒為粒度進行分區(by die)。所揭露的指令以地址方式指定有：一特定通道(CH_S)；一特定編號的晶片致能信號(CE_S)；一特定編號的儲存晶粒(SU_S)；以及，一特定編號的晶粒數據線(DQ_S)。例如，通道CH0、晶片致能信號CE0、編號SU0之儲存晶粒之晶粒數據線DQ0有專用的讀取延時參數、以及寫入延時參數，可能不同於通道CH0、晶片致能信號CE0、編號SU1之儲存晶粒之晶粒數據線DQ0採用的讀取延時參數、以及寫入延時參數。
一種實施方式中，指令為各分區指定的讀取延時參數、以及寫入延時參數，可以一延時單位(shift unit)、一讀取延時單位數量(output timing unit)、以及一寫入延時單位數量(input timing unit)表述。
根據指定分區讀取延時參數、以及寫入延時參數的所述指令，信號延時電路110得以電性方式達成數據對齊(deskew)。
一種實施方式中，信號延時電路110係以電性方式延時晶粒數據線(DQ#)之讀取數據傳輸。該信號延時電路110更可以電性方式延時解讀晶粒數據線(DQ#)傳來的數據，以正確獲得寫入數據填入儲存晶粒。
一種實施方式是在該資料儲存裝置100上電(或開卡)時，由該控制器104對該非揮發式記憶體102分區進行延時參數訓練，再透過該等數據線106發出該等指令，將訓練結果傳遞給該非揮發式記憶體102，作為分區延時參數。一種實施方式係在該信號延時電路110相應該控制器104之該等指令，分區完成晶粒數據線DQ0~DQ7的信號時序調適後，方允許該控制器104自該非揮發式記憶體102讀取並執行一系統內程式碼(in-system program，簡稱ISP)，繼而運作該非揮發式記憶體回應主機108之讀/寫要求。如此一來，完成開機後，非揮發式記憶體102上的該信號延時電路110就能達到數據對齊。無論以多細緻的粒度進行分區延時，龐大的延時參數也不會霸佔控制器104的暫存器。
一種實施方式是使用特徵設定指令(set feature command)實現前述指令。
第2圖圖解特徵設定指令(set feature command)如何應用於本案技術。如圖示指令週期類型(cycle type)所指示的「指令」、「地址」、「輸入」，晶粒數據線DQ[7:0]傳遞的是特徵設定指令(set feature command)之指令代碼’EFh’、延時設計之分區地址FA、寫入延時單位數量(input timing unit)P1、讀取延時單位數量(output timing unit)P2、延時單位(shift unit)P3、以及一保留區(reserved)P4。分區地址FA可以指定一特定通道(CH_S)、以及一特定編號的晶粒數據線(DQ_S)，甚至更指定一特定編號的晶片致能信號(CE_S)。寫入延時單位數量(input timing unit)P1、讀取延時單位數量(output timing unit)P2、以及延時單位(shift unit)P3結合可得上述讀取延時參數(P2xP3)、以及寫入延時參數(P1xP3)。各分區的讀取延時參數、以及寫入延時參數係逐指令由控制器104發給非揮發式記憶體102。
一種實施方式是以自訂指令實現前述指令。
第3圖圖解一自訂指令如何應用於本案技術。如圖示指令週期類型(cycle type)所指示的「指令」、「地址0」、「地址1」、「輸入」，晶粒數據線DQ[7:0]傳遞的是此自訂指令之指令代碼’XXh’、延時設計之分區地址A0與A1、寫入延時單位數量(input timing unit)P1、讀取延時單位數量(output timing unit)P2、延時單位(shift unit)P3、以及一保留區(reserved)P4。分區地址A0可以指定一特定通道(CH_S)、一特定編號的晶粒數據線(DQ_S)、以及一特定編號的晶片致能信號(CE_S)。分區地址A1可以指定一特定編號的儲存晶粒(SU_S)，更細粒度分區，實現延時。寫入延時單位數量(input timing unit)P1、讀取延時單位數量(output timing unit)P2、以及延時單位(shift unit)P3結合可得上述讀取延時參數(P2xP3)、以及寫入延時參數(P1xP3)。各分區的讀取延時參數、以及寫入延時參數係逐指令由控制器104發給非揮發式記憶體102。
第4圖為流程圖，根據本案一種實施方式圖解本案延時設計流程。
步驟S402，該資料儲存裝置100上電。
步驟S404，該控制器104對該非揮發式記憶體102分區進行延時參數訓練。
步驟S406，該控制器104透過該等數據線106為每一分區發出一條前述指令，將訓練結果傳遞給該非揮發式記憶體102，作為分區延時參數。
步驟S408，該信號延時電路110相應該控制器104發出的該等指令，完成各區之不同晶粒數據線DQ0~DQ7的信號時序調適。
步驟S410，該控制器104自該非揮發式記憶體102讀取並執行一系統內程式碼(ISP)。
步驟S412，該控制器104開始運行該非揮發式記憶體102回應主機108的讀、寫要求。
以上概念更可用來實現非揮發式記憶體控制方法，包括：在包括複數個儲存晶粒的一非揮發式記憶體102上，提供一信號延時電路110；以及，透過耦接一控制器104至該非揮發式記憶體102的複數條數據線106，令該控制器104發出複數個指令，提供分區延時參數給該非揮發式記憶體102，使該信號延時電路110分區為該等儲存晶粒調適晶粒數據線的信號時序。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:資料儲存裝置 102:非揮發式記憶體 104:控制器 106:數據線 108:主機 110:信號延時電路 CE0、CE1、CE2、CE3:晶片致能信號 CH0、CH1、CH2:通道 DQ0…DQ7:晶粒數據線 SU0、SU1:儲存晶粒
第1圖根據本案一種實施方式圖解一資料儲存裝置100； 第2圖圖解特徵設定指令(set feature command)如何應用於本案技術； 第3圖圖解一自訂指令如何應用於本案技術；以及 第4圖為流程圖，根據本案一種實施方式圖解數據延時設計流程。
100:資料儲存裝置
102:非揮發式記憶體
104:控制器
106:數據線
108:主機
110:信號延時電路
CE0、CE1、CE2、CE3:晶片致能信號
CH0、CH1、CH2:通道
DQ0~DQ7:晶粒數據線
SU0、SU1:儲存晶粒

Claims (20)

  1. 一種資料儲存裝置，包括： 一非揮發式記憶體，包括複數個儲存晶粒、以及一信號延時電路；以及 一控制器、以及耦接該控制器至該非揮發式記憶體的複數條數據線，其中，透過該等數據線，該控制器發出複數個指令，提供分區延時參數給該非揮發式記憶體，使該信號延時電路分區為該等儲存晶粒調適晶粒數據線的信號時序。
  2. 如請求項1之資料儲存裝置，其中： 各儲存晶粒係以複數條晶粒數據線進行讀取以及寫入；且 該等指令各以地址方式，指定該非揮發式記憶體一區域內所有儲存晶粒之一特定編號的晶粒數據線，要求設定其讀取延時參數、以及寫入延時參數。
  3. 如請求項2之資料儲存裝置，其中： 該非揮發式記憶體係採複數條通道管理該等儲存晶粒，共用同一通道的儲存晶粒更以複數個晶片致能信號輪動，同一晶片致能信號係致能同通道之至少一個儲存晶粒，且各儲存晶粒係連結不同編號的複數條晶粒數據線。
  4. 如請求項3之資料儲存裝置，其中： 各指令係以地址方式，指定一特定通道內所有儲存晶粒之一特定編號的晶粒數據線，要求設定其讀取延時參數、以及寫入延時參數。
  5. 如請求項4之資料儲存裝置，其中： 各指令更指定一特定編號的晶片致能信號，細分延時參數之分區設定。
  6. 如請求項5之資料儲存裝置，其中： 各指令更指定該特定編號的晶片致能信號所致動的一特定編號之儲存晶粒，細分延時參數之分區設定。
  7. 如請求項2之資料儲存裝置，其中： 各指令包括指定一延時單位、一讀取延時單位數量、以及一寫入延時單位數量。
  8. 如請求項1之資料儲存裝置，其中： 該信號延時電路以電性方式延時晶粒數據線之讀取數據傳輸；且 該信號延時電路以電性方式延時解讀晶粒數據線傳來的數據，以獲得寫入數據填入儲存晶粒。
  9. 如請求項1之資料儲存裝置，其中： 在該資料儲存裝置上電時，該控制器對該非揮發式記憶體分區進行延時參數訓練，再透過該等數據線發出該等指令，將訓練結果傳遞給該非揮發式記憶體，作為分區延時參數。
  10. 如請求項9之資料儲存裝置，其中： 該信號延時電路相應該控制器之該等指令分區完成晶粒數據線的信號時序調適後，該控制器方自該非揮發式記憶體讀取並執行一系統內程式碼。
  11. 一種非揮發式記憶體控制方法，包括： 在包括複數個儲存晶粒的一非揮發式記憶體上，提供一信號延時電路；以及 透過耦接一控制器至該非揮發式記憶體的複數條數據線，令該控制器發出複數個指令，提供分區延時參數給該非揮發式記憶體，使該信號延時電路分區為該等儲存晶粒調適晶粒數據線的信號時序。
  12. 如請求項11之非揮發式記憶體控制方法，其中： 各儲存晶粒係以複數條晶粒數據線進行讀取以及寫入；且 該等指令各以地址方式，指定該非揮發式記憶體一區域內所有儲存晶粒之一特定編號的晶粒數據線，要求設定其讀取延時參數、以及寫入延時參數。
  13. 如請求項12之非揮發式記憶體控制方法，其中： 該非揮發式記憶體係採複數條通道管理該等儲存晶粒，共用同一通道的儲存晶粒更以複數個晶片致能信號輪動，同一晶片致能信號係致能同通道至少一個儲存晶粒，且各儲存晶粒係連結不同編號的複數條晶粒數據線。
  14. 如請求項13之非揮發式記憶體控制方法，其中： 各指令係以地址方式，指定一特定通道內所有儲存晶粒之一特定編號的晶粒數據線，要求設定其讀取延時參數、以及寫入延時參數。
  15. 如請求項14之非揮發式記憶體控制方法，其中： 各指令更指定一特定編號的晶片致能信號，細分延時參數之分區設定。
  16. 如請求項15之非揮發式記憶體控制方法，其中： 各指令更指定該特定編號的晶片致能信號所致動的一特定編號之儲存晶粒，細分延時參數之分區設定。
  17. 如請求項12之非揮發式記憶體控制方法，其中： 各指令包括指定一延時單位、一讀取延時單位數量、以及一寫入延時單位數量。
  18. 如請求項11之非揮發式記憶體控制方法， 更包括： 令該信號延時電路以電性方式延時晶粒數據線之讀取數據傳輸；且 令該信號延時電路以電性方式延時解讀晶粒數據線傳來的數據，以獲得寫入數據填入儲存晶粒。
  19. 如請求項11之非揮發式記憶體控制方法，更包括： 在該資料儲存裝置上電時，操作該控制器對該非揮發式記憶體分區進行延時參數訓練，再透過該等數據線發出該等指令，將訓練結果傳遞給該非揮發式記憶體，作為分區延時參數。
  20. 如請求項19之非揮發式記憶體控制方法，更包括： 該信號延時電路相應該控制器之該等指令分區完成晶粒數據線的信號時序調適後，方操作該控制器自該非揮發式記憶體讀取並執行一系統內程式碼。
TW111130526A 2022-08-15 2022-08-15 資料儲存裝置、以及非揮發式記憶體控制方法 TWI842057B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111130526A TWI842057B (zh) 2022-08-15 2022-08-15 資料儲存裝置、以及非揮發式記憶體控制方法
CN202211088477.0A CN117631961A (zh) 2022-08-15 2022-09-07 数据储存装置、以及非挥发式存储器控制方法
US18/361,150 US20240053928A1 (en) 2022-08-15 2023-07-28 Data storage device and non-volatile memory control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111130526A TWI842057B (zh) 2022-08-15 2022-08-15 資料儲存裝置、以及非揮發式記憶體控制方法

Publications (2)

Publication Number Publication Date
TW202410034A true TW202410034A (zh) 2024-03-01
TWI842057B TWI842057B (zh) 2024-05-11

Family

ID=89846090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130526A TWI842057B (zh) 2022-08-15 2022-08-15 資料儲存裝置、以及非揮發式記憶體控制方法

Country Status (3)

Country Link
US (1) US20240053928A1 (zh)
CN (1) CN117631961A (zh)
TW (1) TWI842057B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448799B1 (en) * 1999-09-30 2002-09-10 Hitachi Electronics Engineering Co., Ltd. Timing adjustment method and apparatus for semiconductor IC tester
TWI306343B (en) * 2005-09-01 2009-02-11 Via Tech Inc Bus receiver and method of deskewing bus signals
US9158330B1 (en) * 2011-11-15 2015-10-13 Marvell Israel (M.I.S.L) Ltd. Apparatus and method to compensate for data skew for multiple memory devices and adjust delay for individual data lines based on an optimized critical window
CN104407997B (zh) * 2014-12-18 2017-09-19 中国人民解放军国防科学技术大学 带有指令动态调度功能的与非型闪存单通道同步控制器
US10789185B2 (en) * 2016-09-21 2020-09-29 Rambus Inc. Memory modules and systems with variable-width data ranks and configurable data-rank timing
US10475492B1 (en) * 2018-07-27 2019-11-12 Macronix International Co., Ltd. Circuit and method for read latency control

Also Published As

Publication number Publication date
CN117631961A (zh) 2024-03-01
TWI842057B (zh) 2024-05-11
US20240053928A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US10949094B2 (en) Storage device and operating method of storage device
US10534560B2 (en) Data storage device and data processing system having the same
US20100115172A1 (en) Bridge device having a virtual page buffer
WO2019068012A1 (en) METHOD AND APPARATUS FOR SPECIFYING READ VOLTAGE SHIFTS FOR READING CONTROL
WO2010051621A1 (en) Bridge device having a virtual page buffer
US20180136878A1 (en) Interface for non-volatile memory
KR102506135B1 (ko) 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
KR102523327B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
TW201447897A (zh) 自記憶體讀取資料同時將寫入資料傳送至該記憶體之系統及方法
CN114253461A (zh) 混合通道存储设备
US20120278538A1 (en) Data storage apparatus, memory control device, and method for controlling flash memories
CN114253462A (zh) 提供混合通道存储设备的方法
TWI842057B (zh) 資料儲存裝置、以及非揮發式記憶體控制方法
US20230161478A1 (en) Skip program verify for dynamic start voltage sampling
CN213338708U (zh) 一种控制部件及存储设备
US11625182B2 (en) Storage device and operating method thereof
TWI823519B (zh) 資料儲存裝置以及非揮發式記憶體控制方法
TWI714889B (zh) 涉及命名空間規劃的資料管理方法以及資料儲存系統
US11392326B2 (en) Memory device and method of operating the memory device
US11815938B2 (en) Storage device and method of operating the same
TWI848492B (zh) 記憶體、記憶體的控制方法及記憶體系統
US20230141861A1 (en) Data storage devices using non-volatile memory devices and operating methods thereof
US11797210B2 (en) Method of operating memory device and host device, and memory system including partitioning purge region responsive to purge information
US20230136664A1 (en) Storage device and electronic device
US20220236915A1 (en) Storage devices and methods for operating the devices