TWI807337B - 具有導電墊及導電層之基板,以及半導體裝置 - Google Patents
具有導電墊及導電層之基板,以及半導體裝置 Download PDFInfo
- Publication number
- TWI807337B TWI807337B TW110121614A TW110121614A TWI807337B TW I807337 B TWI807337 B TW I807337B TW 110121614 A TW110121614 A TW 110121614A TW 110121614 A TW110121614 A TW 110121614A TW I807337 B TWI807337 B TW I807337B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive layer
- substrate
- conductive
- substrate structure
- solder balls
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本發明揭示一種基板結構,其可包含一基板,該基板包含形成於該基板之一表面下方之一組導電墊。該基板結構可包含形成於該組導電墊上之一組導電層部分,其中該組導電層部分之一特定導電層部分自該組導電墊之一對應特定導電墊延伸至該基板之至少該表面。
Description
一基板結構可包含互連件之水平定向層及經填充以將電流自一第一電組件傳播至一第二電組件之垂直定向通孔。該基板結構可使用銅作為互連件之該水平定向層及該等垂直定向通孔之一內部導體。當包含該基板結構之一半導體裝置在操作中時,使用銅可減少相對於其他金屬互連件之傳播延遲及功率消耗。再者,使用銅可使互連件具有比對於互連件使用另一金屬(例如鋁)之基板總成上發現之互連件窄之尺寸。
在一些實施方案中,一基板結構包含:一基板,其包含形成於該基板之一表面下方之一組導電墊;及形成於該組導電墊上面之一組導電層部分,其中該組導電層部分之一特定導電層部分自該組導電墊之一對應特定導電墊延伸至該基板之至少該表面。
在一些實施方案中,一基板結構包含:一基板,其具有安置於該基板之一表面下方之一組電跡線,其中該基板包含自該組電跡線延伸至該基板之該表面之一組阻焊區域;及一組導電層部分,其等朝向該基板之該表面填充該組阻焊區域且電連接至該組電跡線。
在一些實施方案中,一種裝置包含:一基板結構,其包含具有一第一組焊球之一基板,其中該基板結構包含形成於該基板之一第一表面下方之一組導電墊,且其中該基板結構包含形成於該組導電墊上面之一組導電層部分,其等自該組導電墊延伸至該基板之至少該第一表面,且該第一組焊球連接至該組導電墊;及一積體電路,其使用一第二組焊球安裝至該基板結構之一第二表面。
在一些實施方案中,一種製造一半導體裝置之方法包含:接收一基板,該基板包含該基板之一表面下方之一導電墊;及使至少一導電層形成於該導電墊上,其中該至少一導電層延伸至該基板之至少該表面,且其中一焊球可連接至該至少一導電層。
100:裝置
110:印刷電路板(PCB)
112:導電襯墊
120:基板結構
122:基板
124:導電襯墊
126:導電層
130:記憶體及積體電路
140:焊球
210:核心層
212:通孔填充樹脂
220:第一堆積層
222:抗焊劑
224:倒裝晶片(FC)墊
226:第一組電跡線
230:第二堆積層
232:抗焊劑
234:球墊
236:第二組電跡線
300:實例
300':實例
300":實例
405至425:實例
450:圖
500:程序
510:區塊
520:區塊
522:區塊
524:區塊
526:區塊
530:區塊
540:區塊
圖1A至圖1C係包含本文所描述之一基板結構之一裝置之一實例性實施方案之圖。
圖2係本文所描述之一基板之一實例之一圖。
圖3A至圖3D係本文所描述之一導電墊及一導電層之實例性實施方案之圖。
圖4A至圖4B係本文所描述之一導電墊及一導電層之實例性實施方案之特性之圖。
圖5係用於提供改良半導體裝置之電遷移效能之一半導體裝置墊組態之一實例性程序之一流程圖。
實例性實施方案之以下詳細描述參考附圖。不同圖式中之相同元件符號可識別相同或類似元件。
如上文所描述,基板可包含達成電流至(例如)相對於接收一焊球垂直定向以連接至另一電組件之一導電墊之傳播之水平定向之電跡線(例如互連件)。換言之,一基板結構可在其中電流自在一水平方向上(透過銅電跡線)傳播轉變為在一垂直方向上(透過(例如)錫銀合金焊球)傳播之一位置處具有一「焊接接頭」。
先進半導體裝置(諸如應用特定積體電路(ASIC))正經歷顯著功率增加。此增加功率增加每焊接接頭之電流,其增加焊接接頭中之電遷移。電遷移針對半導體裝置產生可靠性問題,且嚴重電遷移引起電跡線、導電墊與焊球(例如在焊接接頭處)之間的介面處之開路故障(例如由於墊材料擴散及溶解)。電遷移故障由一材料內之電流密度及對材料之電遷移之一固有抵抗驅動。
相對於用於電跡線及導電墊之銅材料,焊球(例如其可為(尤其)錫銀合金或錫鉛合金)具有較差導電性。電流流動之定向中之變化(例如自水平透過高度導電之電跡線至垂直透過不太導電之焊球)其中電流首先到達一電跡線與一焊球之間的一介面之一點處之電流密度顯著增加且將流動定向自水平改變為垂直。電流密度之此增加可導致電遷移驅動故障。再者,焊球之錫銀或錫鉛材料具有對電遷移之一相對較差固有抵抗,此可進一步導致電遷移驅動故障。
因此,用於製造半導體裝置(例如包含前述基板總成)之當前技術浪費與(在其他實例中)有故障的半導體裝置之製造替換、校正有故障的半導體裝置中之開路故障、或歸因於有故障的半導體裝置而丟失網路流量相關聯之(在其他實例中)實體資源(例如材料或能量)、計算資源(例如處理資源、記憶體資源或通信資源)、網路資源或人力資源。
本文所描述之一些實施方案提供一種基板結構,其包含具有添加導電層之導電墊以改良一基板結構及一相關聯之半導體裝置之電遷移效能。例如,一基板結構可包含:一基板,其具有形成於該基板之一表面下方之一組導電墊;及一組導電層部分,其等形成於該組導電墊上面。在此情況中,該組導電層部分可由一材料(諸如銅)或具有比電組件可使用其附接至該基板結構之一組焊球更佳之一導電性及一電遷移效能之另一材料形成。
因此,當電流將流動定向自水平(例如透過一電跡線)改變為垂直(例如通過一墊、一導電層部分,及最終一焊球)時,導電層部分將電流擴散至一較大區域,藉此降低一電流密度。依此方式,基於降低電流密度,導電層降低故障之一可能性。再者,儘管在導電層部分中可仍存在一些位準之電流密度,但導電層部分基於由比焊料更耐電遷移之一材料形成而降低故障之一可能性。此一基板結構使得能夠製造具有減少電遷移引起之故障之高功率半導體裝置。此繼而保存製造資源、計算資源、網路資源、人力資源及/或其類似者,否則將在(在其他實例中)製造有故障的半導體裝置之替換、校正有故障的半導體裝置中之開路故障或歸因於有故障的半導體裝置而丟失網路流量中被消耗。
圖1A至圖1C係一裝置100之圖。如圖1A中所展示,裝置100包含一印刷電路板(PCB)110、一基板結構120及一記憶體及積體電路130。記憶體及積體電路130可經由(例如)一第一組焊球連接至基板結構120。基板結構120可經由(例如)一第二組焊球連接至PCB 110。
如圖1B中所展示,PCB 110可包含一組導電墊112;且基板結構120可包含一基板122、一組導電墊124及一組導電層126(例如其可
劃分為對應於各焊球140之一或多個導電層部分之組)。PCB 110可使用焊球140(即,上文識別之第二組焊球)在基板122之一第一表面處附接至基板結構120。類似地,記憶體及積體電路130可使用另一組焊球(即,上文識別之第一組焊球)在基板122之一第二表面處附接至基板結構120。儘管就連接至PCB 110及記憶體及積體電路130而言來描述基板結構120,但可在無PCB 110及/或記憶體及積體電路130附接之情況下提供基板結構120。另外或替代地,基板結構120可連接(例如經由一組或多組焊球)至一或多個其他類型之電組件。例如,基板結構120可連接至一單一矽晶片、多個矽晶片之已組合(例如其可包含一邏輯或一記憶體)或另一類型之組件而非記憶體及積體電路130。
如圖1C中所展示,一導電墊124可安置於基板122之一第一(例如底部)表面下方。如圖中所展示,導電墊124可安置於相對於基板122之第一表面之一水平(或平行)平面中。導電墊124由一導電材料(主場銅)形成。
一或多個導電層部分126可安置於導電墊124之頂部且正交於導電墊124安置於其中之水平平面延伸。一或多個導電層部分126由一導電材料(諸如銅)形成。
在一些實施方案中,一或多個導電層部分126可包含覆蓋導電墊124之一單一銅層部分。在此情況中,如本文更詳細描述,單一銅層部分至少部分地填充由基板122之第一表面中之一開口形成之一阻焊區域。
在一些實施方案中,一或多個導電層部分126可包含多個銅層,諸如填充阻焊區域之一第一層及覆蓋第一層及基板122之第一表面
之一部分之一第二層。在一些實施方案中,可添加一或多個額外金屬化層部分以覆蓋一或多個前述銅層部分,如本文更詳細描述。儘管一或多個導電層部分126展示為多個離散層,但一單一(單片)導電層部分126可覆蓋導電墊124及/或基板122之第一表面之一部分。
當裝置100在操作中時,電流可自一水平定向透過嵌入基板122中之一電跡線(圖中未展示)行進至導電墊124。在導電墊124與一或多個導電層部分126之間的一介面處,電流可轉變為在一垂直定向上朝向一焊球140、一導電墊112及嵌入PCB 110中或上之一或多個電跡線(圖中未展示)行進。在此情況中,基於在導電墊124與焊球140之間添加一或多個導電層部分126(而非使焊球140填充阻焊區域),一或多個導電層部分126改良電流分散,藉此減少電遷移及相關聯之故障。再者,基於有比焊球140更佳地抵抗電遷移之一材料形成一或多個導電層部分126,降低電遷移引起之故障之一可能性。
如上中所指示,圖1A至圖1C提供為一實例。其他實例可不同於相對於圖1A至圖1C之描述。例如,儘管銅被描述為用於一或多個導電層部分126之材料,但可使用具有相稱電及/或熱性質之其他導電材料,諸如銀或鋁。
圖2係基板結構120之一實例性內部結構之一圖。如圖2中所展示,基板結構120可包含一核心層210、第一堆積層220及第二堆積層230。在一些實施方案中,基板結構120可與一倒裝晶片組態中之操作相關聯,如相對於本文之其他圖中所展示。
核心層210可包含提供第一堆積層220與第二堆積層230之間的一或多個電氣路徑之一或多層材料。例如,核心層210可包含一組通
孔以將第一堆積層220之部分電連接至第二堆積層230之部分。該組通孔可由具有形成或覆蓋該組垂直開口之壁之一電導體(諸如銅)之核心層210中之一組垂直開口形成。該組通孔可填充通孔填充樹脂212。
第一堆積層220可包含一層抗焊劑222及一倒裝晶片(FC)墊224。抗焊劑222及FC墊224使第一堆積層220能夠接收及附接至一倒裝晶片組態中之一電組件(例如(在其他實例中)具有一記憶體或一積體電路之一晶片等)。第一堆積層220可具有包括一第一組電跡線226。第一組電跡線226可包含一組銅互連件以將FC墊224(及安裝至其之一晶片)電連接至核心層210之通孔且將其向前連接至第二堆積層230(及安裝至其之一電組件,諸如一PCB)。如圖中所展示,第一組電跡線226可安置於在各層之間具有垂直連接之一組水平層中以達成電流之路由。在一些實施方案中,第一組電跡線226可由銅或另一導電材料形成。
第二堆積層230可包含一層抗焊劑232及一組球墊234。抗焊劑232及球墊234使第二堆積層230能夠接收及附接至一電組件(例如(在其他實例中)一PCB)。在一些實施方案中,抗焊劑232係一不連續層,使得一組阻焊開口形成於抗焊劑232之一表面中。各阻焊開口可至少部分地金屬化以形成一球墊234,其可接收一焊球(或可由可接收焊球之一或多個導電層覆蓋,如本文中更詳細描述)。第二堆積層230可進一步包含一第二組電跡線236。如圖中所展示,第二組電跡線236可安置於在各層之間具有垂直連接之一組水平層中以達成球墊234與核心層210之間的電流之路由(及第一堆積層220及安裝至其之一電組件)。在一些實施方案中,第二組電跡線236可由銅或另一導電材料形成。如圖中所展示,第二組電跡線236在球墊234處具有一水平定向以在電流轉動且流動通過附接至其(例如
經由填充球墊234之一或多個導電層)之焊球之前產生電流之一水平流動,如本文更詳細描述。
如上文所指示,圖2提供為一實例。其他實例可不同於相對於圖2所描述。
圖3A至圖3D係具有一導電層(例如導電層126)之一導電墊(例如導電墊124)之一或多個實例300/300'/300"之圖。如圖3A中所展示,在實例300中,在添加一導電層之前,導電墊可安置於基板之一表面下方且基板之表面可包含形成一阻焊區域之一開口。在此情況中,導電墊在一水平定向上可為銅(導致電流透過導電墊之一水平流動)。如上文所描述,基板之表面可為包含開口以接收焊球(具有一或多個中間導電層)之一阻焊材料,藉此形成阻焊區域。在此情況中,在添加一導電層之前,阻焊區域係空的。
如圖3B中所展示且在實例300中,在製造期間,一導電層安置於導電墊之一表面上,且在一些實施方案中,一焊球安置於導電層上。例如,自導電墊之表面朝向基板之表面,阻焊區域可至少部分地由導電層填充且焊球可附接至導電層而非直接附接至導電墊。在一些實施方案中,阻焊區域可完全由導電層可延伸至基板之表面之導電層填充。
在此情況中,電流以一垂直定向流動通過導電層及焊球。如上文更詳細描述,當電流自透過導電墊之水平流動轉變為透過導電層(及焊球)之垂直流動時,導電層比僅焊料更有效地傳播電流(由於一銅導電層具有比(例如)一錫銀或錫鉛焊球高之一導電性)。依此方式,導電層降低電流密度一位準,藉此減少電遷移之量且改良可靠性。再者,導電層可使用具有比僅焊料大之一抗電遷移性之一材料(諸如銅),藉此降低自維
持在前述轉變處之電流密度之位準之故障之一可能性。
如圖3C中所展示,在實施例300'中,在製造期間,多個導電層安置於導電墊之一表面上以形成一擴展介面。例如,可用一第一導電層填充自導電墊之表面至基板之表面之阻焊區域且一第二導電層可形成於第一導電層上面,且在一些實施方案中,基板之表面之一部分上。第一導電層可形成一「頸部」或「頸部區域」且第二導電層可形成一「墊」。在此情況中,焊球附接至由第二導電層形成之墊上。在一些實施方案中,第一導電層及第二導電層可為一單一材料。例如,第一導電層可為沈積於導電墊(其可為銅)上之一銅層且第二導電層可為沈積於第一導電層上之另一銅層。替代地,第一導電層及第二導電層可為一單一單片銅層。在一些實施方案中,導電墊、第一導電層及第二導電層可為一單個單片銅層。在一些實施方案中,導電墊、第一導電層及/或第二導電層可為其他材料或材料之合金,諸如(在其他實例中)一銀材料、一金材料、一鉑材料、一鋁材料、一鎳材料、一鋅材料或一合金材料。
在一些實施方案中,導電層可與特定厚度相關聯。例如,由第一導電層形成之頸部可與等於基板之表面下方之導電墊之一深度之一厚度相關聯,諸如近似20微米(μm)或在近似5μm至近似40μm之一範圍內。在一些實施方案中,由第二導電層形成之墊可為近似20μm、近似40μm或近似60μm,如本文更詳細描述。墊可具有經設定大小以提供各墊與各相關聯之焊球之間的間距之一寬度。在一些實施方案中,由第二導電層形成之墊可具有在近似5μm至近似100μm之一範圍內、近似10μm至近似80μm之一範圍內或近似20μm至近似60μm之一範圍內之一厚度。在一些實施方案中,墊可具有比頸部之一厚度大近似0%至近似200%之一
範圍內之一厚度。當一基板及一PCB附接接時,形成墊、頸部及/或一額外金屬化層之層之一總厚度可為(例如)高達基板與PCB之間的一距離之近似90%(例如0%及90%之一範圍)(且一焊球可為(例如)為基板與PCB之間的距離之20%或更大(例如20%至100%之一範圍))。在一些實施方案中,墊可延伸至基板之表面上使得墊具有頸部之一表面積之近似200%之一表面積。在一些實施方案中,一或多個導電層可具有在基板之表面下方之導電墊之一深度之近似100%至近似400%之間的一厚度。在一些實施方案中,一或多個導電層可具有導電墊之一厚度之近似200%之一厚度。
電流以一垂直定向流動通過第一導電層、第二導電層及焊球。如上文更詳細描述,當電流自透過導電墊之水平流動轉變透過導電層(及焊球)之垂直流動時,導電層比僅焊料或僅一導電層更有效地分散電流。依此方式,導電層降低一電流密度,藉此減少電遷移之量且改良可靠性。
如圖3D中所展示,在實施例300"中,在另一實施方案之製造期間,一額外金屬化層沈積於一或多個導電層之表面上。例如,一鎳層可沈積於銅導電層上。另外或替代地,可將另一或多個材料沈積於一或多個銅導電層上,諸如(在其他實例中)鋅、鋁、金、銀、鉑或其等之一合金。在一些實施方案中,額外金屬化層可與近似20μm之一厚度相關聯或在近似0.1μm至近似20μm之一範圍內。在一些實施方案中,額外金屬化層可具有一或多個導電層之一厚度之近似100%之一厚度。在一些實施方案中,可提供多個額外金屬化層(例如相同材料之多個層或不同材料之多個層)。藉由添加一額外金屬化層,可達成額外電流分散,藉此進一步減少電遷移。再者,額外金屬化層可提供額外性質,諸如(在其他實例中)仍
存在自電流密度之一位準對電遷移之較高抵抗、進一步抵抗電遷移引起之故障、對環境條件之抵抗、處理控制之改良(例如確保焊接接頭在製造期間具有一致尺寸),或改良導電墊與焊球之間的一連接。
如上文所描述,圖3A至圖3D提供為一或多個實例。其他實例可不同於相對於圖3A至圖3D所描述。
圖4A至圖4B係實例405至425之圖及一導電墊及一導電層之性質之一圖450。如圖4A至圖4B中所展示,無額外金屬化之一導電墊之一實例405可具有相對較高之一電流密度(正規化為一值1)及相對較低之一電遷移(EM)壽命(例如電遷移引起之故障之前之一平均時間量)(正規化為一值1),如圖4B中所展示。相比而言,具有一銅頸部(例如填充阻焊區域)之一導電墊之一實例410可具有比實例405之導電墊低近似40%之一電流密度及相對於實例405正規化為近似3之一值之一正規化EM壽命。在此情況中,添加一單一導電層可顯著降低電流密度且改良EM壽命。
類似地,實例(具有含一20μm厚度之一第二導電層之一實施方案之)415、(具有含一40μm厚度之一第二導電層之一實施方案之)420及(具有含一60μm厚度之一第二導電層之一實施方案之)425相對於實例405展現正規化電流密度之進一步降低(分別降低近似75%、近似85%及近似90%)及EM壽命之改良(分別達到近似15、近似35及近似65之正規化值)。在此情況中,添加額外厚度至一或多個導電層(例如形成一較厚單片導電層或形成多個導電層)進一步降低電遷移引起之故障之一可能性。
如上文所指示,圖4A至圖4B提供為一實例。其他實例可不同於相對於圖4A至圖4B所描述。
圖5係用於提供改良半導體裝置之電遷移效能之一半導體
裝置墊組態之一實例性程序500之一流程圖。在一些實施方案中,圖5之一或多個程序區塊可由一製造裝置(例如(在其他實例中)一金屬化裝置、一電鍍裝置、一沈積裝置、一遮蔽裝置或一蝕刻裝置)執行。
如圖5中所展示,程序500可包含接收一基板,其包含該基板之一表面下方之一導電墊(區塊510)。例如,如上文所描述,一製造裝置可接收一基板,其包含該基板之一表面下方之一導電墊。在一些實施方案中,製造裝置可在基板之表面下方形成導電墊。
如圖5中所展示,程序500可包含使至少一導電層形成於該導電墊上形成,其中該至少一導電層延伸至該基板之至少該表面,且其中一焊球可連接至該至少一導電層(區塊520)。例如,如上文所描述,製造裝置可使至少一導電層形成於該導電墊上。在一些實施方案中,該至少一導電層延伸至該基板之至少該表面。在一些實施方案中,一焊球可連接至該至少一導電層。
如圖5中進一步展示,程序500可視情況包含形成一第一導電層(區塊522)及形成一第二導電層(區塊524)。例如,當在該導電墊上形成至少一導電層時,一製造裝置可形成一第一導電層及一第二導電層。
如圖5中進一步展示,程序500可視情況包含形成一金屬化層(區塊526)。例如,當形成該第二導電層時,製造裝置可形成一金屬化層作為第二導電層。另外或替代地,製造裝置可形成一金屬化層以至少部分地覆蓋該第二導電層或整體覆蓋該第二導電層。在一些實施方案中,該金屬化層可部分地覆蓋該基板之該表面。
如圖5中進一步展示,程序500可視情況包含將一焊球連接至該導電墊(區塊530)。例如,製造裝置可藉由將該焊球附接至該至少一
導電層而將該焊球連接至該導電墊。
如圖5中進一步展示,程序500可視情況包含將該基板連接至一或多個其它組件(區塊540)。例如,一製造裝置可藉由將該焊球連接至另一組件來將該基板連接至另一組件。另外或替代地,製造裝置可將該基板之另一側連接至另一組件。例如,一或多個製造裝置可將該基板連接至該基板之一第一側上之一第一電組件及該基板之一第二側上之一第二電組件。
程序500可包含額外實施方案,諸如下文所描述之任何單一實施方案或實施方案之任何組合及/或連同本文別處所描述之一或多個其他程序。
在一第一實施方案中,形成該至少一導電層包括形成延伸至該基板之該表面之一第一導電層,及使一第二導電層形成於該第一導電層上,其中該焊球可連接至該第二導電層。
在一第二實施方案中,單獨或與第一實施方案組合,形成該至少一導電層包括形成延伸至該基板之該表面之一第一導電層、使一第二導電層形成於該第一導電層上及使一金屬化層形成於該第二導電層上,其中該金屬化層係不同於該第一導電層及該第二導電層之一類型之材料。
在一第三實施方案中,單獨或與第一及第二實施方案之一或多者組合,形成該至少一導電層包括形成延伸至該基板之該表面之一第一導電層,及使一第二導電層形成於該第一導電層及該基板之該表面之至少一部分上,其中該焊球可連接至該第二導電層。
在一第四實施方案中,單獨或與第一至第三實施方案之一或多者組合,程序500包含將一記憶體或一積體電路連接至該基板之另一
表面。
在一第五實施方案中,單獨或與第一至第四實施方案之一或多者組合,程序500包含使用該焊球將一印刷電路板連接至該基板之該表面。
在一第六實施方案中,單獨或與第一至第五實施方案之一或多者組合,程序500包含將該焊球連接至該至少一導電層。
在一第七實施方案中,單獨或與第一至第六實施方案之一或多者組合,該至少一導電層在該基板與該焊球之間擴散電流之一流動。
在一第八實施方案中,單獨或與第一至第七實施方案之一或多者組合,該至少一導電層降低該基板與該焊球之間的一介面處之一電流密度。
在一第九實施方案中,單獨或與第一至第八實施方案之一或多者組合,形成該至少一導電層包括使用一金屬化程序、一電鍍程序或一沈積程序之至少一者來形成該至少一導電層。
在一第十實施方案中,單獨或與第一至第九實施方案之一或多者組合,該導電墊形成於具有含一深度及一寬度之一體積之一阻焊區域中,其中形成該至少一導電層包括使用該至少一導電層填充該阻焊區域之該體積。
在一第十一實施方案中,單獨或與第一至第十實施方案之一或多者組合,該導電墊形成於具有含一深度及一寬度之一體積之一阻焊區域中,其中形成該至少一導電層包括使用該至少一導電層實質上填充該阻焊區域之該體積。
在一第十二實施方案中,單獨或與第一至第十一實施方案
之一或多者組合,該導電墊形成於具有含一深度及一寬度之一體積之一阻焊區域中,且其中形成該至少一導電層包括使用該至少一導電層之一第一材料填充該阻焊區域之該體積,且將該至少一導電層之一第二材料沈積於該第一材料上,其中該第二材料覆蓋該第一材料之一表面。
在一第十三實施方案中,單獨或與第一至第十二實施方案之一或多者組合,該第二材料覆蓋該第一材料之該表面及該基板之該表面之至少一部分。
在一第十四實施方案中,單獨或與第一至第十三實施方案之一或多者組合,該至少一導電層影響該基板與該焊球之間的電流之一流動。
在一第十五實施方案中,單獨或與第一至第十四實施方案之一或多者組合,該至少一導電層具有在近似5微米至近似60微米之一範圍內之一厚度。
在一第十六實施方案中,單獨或與第一至第十五實施方案之一或多者組合,該至少一導電層包含具有在近似5微米至近似60微米之一範圍內之一厚度之一第一層及具有在近似20微米至近似60微米之一範圍內之一厚度之一第二層。
在一第十七實施方案中,單獨或與第一至第十六實施方案之一或多者組合,該至少一導電層包含一第一層及一第二層,該第二層具有比該第一層之一厚度大近似0%至近似200%之一範圍內之一厚度。
儘管圖5展示程序500之實例性區塊,但在一些實施方案中,程序500可包含額外區塊、較少區塊或不同於圖5中所描繪之區塊配置之區塊。另外或替代地,程序500之區塊之兩者或兩者以上可平行執
行。
上述發明提供說明及描述但且不意欲窮舉或使實施方案受限於所揭示之精確形式。可根據上述發明進行修改或可自實施方案之實踐獲取。
已就近似值而言描述某些態樣。取決於上下文,近似值可包含所述近似值之+/-10%內之值。
空間相對術語(諸如(在其他實例中)「下面」、「下方」、「下」、「上方」、「上」)已用於描述一組件或特徵與另一組件或特徵之關係,如圖中所繪示。除圖中所描繪之定向之外,空間相對術語意欲涵蓋使用中或操作中之一裝置之不同定向。裝置可以其他方式定向(例如自頂部至底部翻轉、旋轉90度或270度,或改變為其他定向)且本文所使用之空間相對術語亦可相應地解譯。
儘管請求項中敘述及/或說明書中揭示特徵之特定組合,但此等組合不意欲限制各種實施方案之揭示內容。事實上,許多此等特徵可以請求項中未具體敘述及/或說明書中未揭示之方式來組合。儘管下文所列之各附屬請求項可僅直接取決於一請求項,但各種實施方案之揭示內容包含與請求項集中之各其他請求項組合之各附屬請求項。
除非明確如此描述,否則本文所使用之任何元件、行為或指令不應解釋為關鍵或必要。另外,如本文所使用,冠詞「一」意欲包括一或多個項目且可與「一或多個」互換使用。此外,如本文所使用,冠詞「該」意欲包含連同冠詞「該」參考之一或多個項目且可與「該一或多個」互換使用。此外,如本文所使用,術語「集」意欲包含一或多個項目(例如相關項目、無關項目、相關及無關項目之一組合,及/或其類似者),
且可與「一或多個」互換使用。在僅預期一個項目之情況中,則使用片語「僅一者」或類似語言。另外,如本文所使用,術語「具有」或其類似者意欲係開放式術語。此外,除非另有明確說明,否則片語「基於」意欲意謂「至少部分基於」。另外,如本文所使用,除非另有明確說明,否則術語「或」在一系列中使用時意欲包含且可與「及/或」互換使用(例如若與「任一者」或「僅...之一者」組合使用)。
實例1:一種基板結構,其包括:一基板,其包含形成於該基板之一表面下方之一組導電墊;及一組導電層部分,其等形成於該組導電墊上,其中該組導電層部分之一特定導電層部分自該組導電墊之一對應特定導電墊延伸至該基板之至少該表面。
實例2:實例1之基板結構,其進一步包括:一組電跡線,其等連接至該組導電墊,其中該組電跡線之一特定電跡線定向於近似一第一平面中,且其中該特定導電層部分在正交於該第一平面之一方向上延伸。
實例3:實例1之基板結構,其中該特定導電層部分包括一第一材料,且其中該特定導電層部分連接至包括不同於該第一材料之一第二材料之一對應焊球。
實例4:實例3之基板結構,其中該第一材料與比該第二材料高之一導電性相關聯。
實例5:實例3之基板結構,其中該第一材料與比該第二材料高之一抗電遷移性相關聯。
實例6:實例1之基板結構,其中該特定導電層部分覆蓋該對應特定導電墊之一整個表面。
實例7:實例1之基板結構,其中該特定導電層部分覆蓋該對應特定導電墊及該基板之該表面之至少一部分。
實例8:實例1之基板結構,其中該特定導電層部分之一厚度等於該基板之該表面下方之該對應特定導電墊之一深度。
實例9:實例1之基板結構,其中該特定導電層部分之一厚度大於該基板之該表面下方之該對應特定導電墊之一深度。
實例10:實例1之基板結構,其中該特定導電層部分之一厚度在比該基板之該表面下方之該對應特定導電墊之一深度厚近似0%至近似200%之一範圍內。
實例11:一種基板結構,其包括:一基板,其具有安置於該基板之該表面下方之一組電跡線,其中該基板包含自該組電跡線延伸至該基板之該表面之一組阻焊區域;及一組導電層部分,其等填充朝向該基板之該表面之該組阻焊區域且電連接至該組電跡線。
實例12:實例11之基板結構,其中該組導電層部分之一導電層部分包括一單一單片材料。
實例13:實例11之基板結構,其中該組導電層部分之一導電層部分包括一單一材料之複數個層。
實例14:實例11之基板結構,其中該組導電層部分之一導電層部分包括一第一材料之一第一導電層及覆蓋該第一材料之該第一導電
層之一第二材料之一第二導電層。
實例15:實例11之基板結構,其中該組導電層部分包括以下之至少一者:一銅材料,一鎳材料,或一合金材料。
實例16:實例11之基板結構,其進一步包括:一組焊球,其等連接至該組導電層部分。
實例17:實例11之基板結構,其中該組導電層部分部分填充該組阻焊區域。
實例18:一種裝置,其包括:一基板結構,其包含具有一第一組焊球之一基板,其中該基板結構包含形成於該基板之一第一表面下方之一組導電墊,且其中該基板結構包含形成於該組導電墊上面之一組導電層部分,該組導電層自該組導電墊延伸至該基板之至少該第一表面,且該第一組焊球連接至該組導電層;及一積體電路,其使用一第二組焊球安裝至該基板結構之一第二表面。
實例19:實例18之裝置,其中該基板結構進一步包括:一組電跡線,其等位於該基板之該第一表面下方及平行於該第一表面及該第二表面之一平面中,其中該組電跡線使用該組導電墊及該組導電層部分電連接至該第一
組焊球。
實例20:實例18之裝置,其中該基板結構進一步包括:一組通孔,其等安置於基板中以電連接該第一組焊球及該第二組焊球。
100:裝置
110:印刷電路板(PCB)
112:導電墊
120:基板結構
122:基板
124:導電墊
126:導電層
130:記憶體及積體電路
140:焊球
Claims (18)
- 一種基板結構,其包括:一基板,其包含形成於該基板之一表面下方之一組導電墊;及一組導電層部分,其等形成於該組導電墊上,其中該組導電層部分之一特定導電層部分自該組導電墊之一對應特定導電墊延伸至該基板之至少該表面,其中該特定導電層部分包括一第一材料,及其中該特定導電層部分連接至包括不同於該第一材料之一第二材料之一對應焊球。
- 如請求項1之基板結構,其進一步包括:一組電跡線,其等連接至該組導電墊,其中該組電跡線之一特定電跡線定向於近似一第一平面中,且其中該特定導電層部分在正交於該第一平面之一方向上延伸。
- 如請求項1之基板結構,其中該第一材料與比該第二材料高之一導電性相關聯。
- 如請求項1之基板結構,其中該第一材料與比該第二材料高之一抗電遷移性相關聯。
- 如請求項1之基板結構,其中該特定導電層部分覆蓋該對應特定導電墊之一整個表面。
- 如請求項1之基板結構,其中該特定導電層部分覆蓋該對應特定導電墊及該基板之該表面之至少一部分。
- 如請求項1之基板結構,其中該特定導電層部分之一厚度等於該基板之該表面下方之該對應特定導電墊之一深度。
- 如請求項1之基板結構,其中該特定導電層部分之一厚度大於該基板之該表面下方之該對應特定導電墊之一深度。
- 如請求項1之基板結構,其中該特定導電層部分之一厚度在比該基板之該表面下方之該對應特定導電墊之一深度厚近似0%至近似200%之一範圍內。
- 一種基板結構,其包括:一基板,其具有安置於該基板之該表面下方之一組電跡線,其中該基板包含自該組電跡線延伸至該基板之該表面之一組阻焊區域;及一組導電層部分,其等填充朝向該基板之該表面之該組阻焊區域且電連接至該組電跡線,其中該組導電層部分之一導電層部分包括一第一材料之一第一導電層及覆蓋該第一材料之該第一導電層之一第二材料之一第二導電層。
- 如請求項10之基板結構,其中該組導電層部分之一導電層部分包括一單一單片材料。
- 如請求項10之基板結構,其中該組導電層部分之一導電層部分包括一單一材料之複數個層。
- 如請求項10之基板結構,其中該組導電層部分包括以下之至少一者:一銅材料,一鎳材料,或一合金材料。
- 如請求項10之基板結構,其進一步包括:一組焊球,其等連接至該組導電層部分。
- 如請求項10之基板結構,其中該組導電層部分部分填充該組阻焊區域。
- 一種半導體裝置,其包括:一基板結構,其包含具有一第一組焊球之一基板,其中該基板結構包含形成於該基板之一第一表面下方之一組導電墊,且其中該基板結構包含形成於該組導電墊上面之一組導電層部分, 該組導電層自該組導電墊延伸至該基板之至少該第一表面,且該第一組焊球連接至該組導電層,其中該組導電層部分包括一第一材料及該第一組焊球包括不同於該第一材料之一第二材料;及一積體電路,其使用一第二組焊球安裝至該基板結構之一第二表面。
- 如請求項16之裝置,其中該基板結構進一步包括:一組電跡線,其等位於該基板之該第一表面下方及平行於該第一表面及該第二表面之一平面中,其中該組電跡線使用該組導電墊及該組導電層部分電連接至該第一組焊球。
- 如請求項16之裝置,其中該基板結構進一步包括:一組通孔,其等安置於基板中以電連接該第一組焊球及該第二組焊球。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/214,141 US20220312591A1 (en) | 2021-03-26 | 2021-03-26 | Substrate with conductive pads and conductive layers |
US17/214,141 | 2021-03-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202239279A TW202239279A (zh) | 2022-10-01 |
TWI807337B true TWI807337B (zh) | 2023-07-01 |
Family
ID=75936775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110121614A TWI807337B (zh) | 2021-03-26 | 2021-06-15 | 具有導電墊及導電層之基板,以及半導體裝置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220312591A1 (zh) |
EP (1) | EP4064341A1 (zh) |
KR (1) | KR102606198B1 (zh) |
CN (1) | CN115132695A (zh) |
TW (1) | TWI807337B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102202463A (zh) * | 2010-03-24 | 2011-09-28 | 南亚电路板股份有限公司 | 侧边封装型印刷电路板 |
TW201216793A (en) * | 2010-09-10 | 2012-04-16 | Meiko Electronics Co Ltd | Substrate with built-in components |
US20200205279A1 (en) * | 2018-12-21 | 2020-06-25 | Intel Corporation | Microelectronic assemblies having conductive structures with different thicknesses |
CN112117252A (zh) * | 2019-06-19 | 2020-12-22 | 日月光半导体制造股份有限公司 | 半导体装置封装 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5851911A (en) * | 1996-03-07 | 1998-12-22 | Micron Technology, Inc. | Mask repattern process |
EP1796446B1 (en) * | 1996-11-20 | 2011-05-11 | Ibiden Co., Ltd. | Printed circuit board |
US5796163A (en) * | 1997-05-23 | 1998-08-18 | Amkor Technology, Inc. | Solder ball joint |
WO1999021224A1 (fr) * | 1997-10-17 | 1999-04-29 | Ibiden Co., Ltd. | Substrat d'un boitier |
US6495394B1 (en) * | 1999-02-16 | 2002-12-17 | Sumitomo Metal (Smi) Electronics Devices Inc. | Chip package and method for manufacturing the same |
EP2086299A1 (en) * | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
US6909054B2 (en) * | 2000-02-25 | 2005-06-21 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for producing multilayer printed wiring board |
JP2003008228A (ja) * | 2001-06-22 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
US6667230B2 (en) * | 2001-07-12 | 2003-12-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passivation and planarization process for flip chip packages |
US6740577B2 (en) * | 2002-05-21 | 2004-05-25 | St Assembly Test Services Pte Ltd | Method of forming a small pitch torch bump for mounting high-performance flip-flop devices |
US6696757B2 (en) * | 2002-06-24 | 2004-02-24 | Texas Instruments Incorporated | Contact structure for reliable metallic interconnection |
US7358618B2 (en) * | 2002-07-15 | 2008-04-15 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6897761B2 (en) * | 2002-12-04 | 2005-05-24 | Cts Corporation | Ball grid array resistor network |
TWI239620B (en) * | 2003-09-05 | 2005-09-11 | Advanced Semiconductor Eng | Method for forming ball pads of ball grid array package substrate |
JPWO2006064863A1 (ja) * | 2004-12-17 | 2008-06-12 | イビデン株式会社 | プリント配線板 |
KR100601485B1 (ko) * | 2004-12-30 | 2006-07-18 | 삼성전기주식회사 | Bga 패키지 기판 및 그 제조방법 |
US7041591B1 (en) * | 2004-12-30 | 2006-05-09 | Phoenix Precision Technology Corporation | Method for fabricating semiconductor package substrate with plated metal layer over conductive pad |
JP5214139B2 (ja) * | 2006-12-04 | 2013-06-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5203108B2 (ja) * | 2008-09-12 | 2013-06-05 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5147779B2 (ja) * | 2009-04-16 | 2013-02-20 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
US8803319B2 (en) * | 2010-02-11 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
TWI447864B (zh) * | 2011-06-09 | 2014-08-01 | Unimicron Technology Corp | 封裝基板及其製法 |
US9536850B2 (en) * | 2013-03-08 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package having substrate with embedded metal trace overlapped by landing pad |
US9679862B2 (en) * | 2014-11-28 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having conductive bumps of varying heights |
KR102533093B1 (ko) * | 2015-02-25 | 2023-05-15 | 인텔 코포레이션 | 마이크로전자 구조체, 그 제조 방법 및 그를 포함하는 전자 시스템 |
EP3314649A4 (en) * | 2015-06-25 | 2019-01-09 | Intel Corporation | INTEGRATED CIRCUIT STRUCTURES WITH CONDUCTOR CONTACTS IN REMOVAL FOR STRUCTURE HOUSING ON HOUSING |
-
2021
- 2021-03-26 US US17/214,141 patent/US20220312591A1/en active Pending
- 2021-05-14 EP EP21173923.0A patent/EP4064341A1/en active Pending
- 2021-05-17 CN CN202110532997.5A patent/CN115132695A/zh active Pending
- 2021-06-15 TW TW110121614A patent/TWI807337B/zh active
- 2021-06-15 KR KR1020210077325A patent/KR102606198B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102202463A (zh) * | 2010-03-24 | 2011-09-28 | 南亚电路板股份有限公司 | 侧边封装型印刷电路板 |
TW201216793A (en) * | 2010-09-10 | 2012-04-16 | Meiko Electronics Co Ltd | Substrate with built-in components |
US20200205279A1 (en) * | 2018-12-21 | 2020-06-25 | Intel Corporation | Microelectronic assemblies having conductive structures with different thicknesses |
CN112117252A (zh) * | 2019-06-19 | 2020-12-22 | 日月光半导体制造股份有限公司 | 半导体装置封装 |
Also Published As
Publication number | Publication date |
---|---|
CN115132695A (zh) | 2022-09-30 |
US20220312591A1 (en) | 2022-09-29 |
TW202239279A (zh) | 2022-10-01 |
KR102606198B1 (ko) | 2023-11-23 |
EP4064341A1 (en) | 2022-09-28 |
KR20220134405A (ko) | 2022-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6660945B2 (en) | Interconnect structure and method of making same | |
US9184124B2 (en) | Reliable surface mount integrated power module | |
US9048242B2 (en) | Semiconductor device manufacturing method, semiconductor device, and wiring board | |
US9997450B2 (en) | Wiring substrate and semiconductor device | |
US7208843B2 (en) | Routing design to minimize electromigration damage to solder bumps | |
US20090071707A1 (en) | Multilayer substrate with interconnection vias and method of manufacturing the same | |
KR20010067293A (ko) | 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법 | |
US10062663B2 (en) | Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same | |
KR20150047747A (ko) | 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지 | |
US6441486B1 (en) | BGA substrate via structure | |
US7928559B2 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
JP2024075666A (ja) | 貫通電極基板 | |
TW201947722A (zh) | 覆晶封裝基板 | |
US20110147058A1 (en) | Electronic device and method of manufacturing electronic device | |
TWI807337B (zh) | 具有導電墊及導電層之基板,以及半導體裝置 | |
US20110169165A1 (en) | Semiconductor device | |
CN101937901B (zh) | 线路基板及其制作方法与封装结构 | |
TW200929479A (en) | Packaging substrate and method for menufacturing the same | |
CN218385217U (zh) | 半导体封装装置 | |
US20220256695A1 (en) | Circuit board | |
US20240021556A1 (en) | Connection structural body and semiconductor device | |
KR100749183B1 (ko) | 유기 핀 그리드 어레이 패키지를 제조하기 위한 표면실장에 의한 핀 부착 방법 | |
JP2008066369A (ja) | 半導体装置 | |
JP2004055660A (ja) | 配線基板及び半導体装置 | |
JP2004031755A (ja) | 半導体装置 |