TWI802407B - 靜電卡盤 - Google Patents

靜電卡盤 Download PDF

Info

Publication number
TWI802407B
TWI802407B TW111117850A TW111117850A TWI802407B TW I802407 B TWI802407 B TW I802407B TW 111117850 A TW111117850 A TW 111117850A TW 111117850 A TW111117850 A TW 111117850A TW I802407 B TWI802407 B TW I802407B
Authority
TW
Taiwan
Prior art keywords
ceramic layer
layer
insulating ceramic
conductive
electrode
Prior art date
Application number
TW111117850A
Other languages
English (en)
Other versions
TW202345280A (zh
Inventor
謝承靖
發明人放棄姓名表示權
Original Assignee
宏貿科技有限公司
晨碩國際有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏貿科技有限公司, 晨碩國際有限公司 filed Critical 宏貿科技有限公司
Priority to TW111117850A priority Critical patent/TWI802407B/zh
Application granted granted Critical
Publication of TWI802407B publication Critical patent/TWI802407B/zh
Publication of TW202345280A publication Critical patent/TW202345280A/zh

Links

Images

Landscapes

  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

本發明係一種靜電卡盤,係主要將一導電陶瓷層夾設於該上、下絕緣陶瓷層間,且該導電陶瓷層的多個導電陶瓷柱穿經並凸出該上絕緣陶瓷層;如此,當一晶圓置放於該靜電卡盤上,該晶圓之底面即與該些導電陶瓷柱接觸,由於該導電陶瓷層係耦接至接地電極,故能提供該晶圓之底面累積電荷排放的路徑;又由於該導電陶瓷層至少與該上絕緣陶瓷層、電極層及該下絕緣陶瓷層其中之一係一體疊合成型,其間為同質陶瓷材料結合,具有接合穩定度佳、製程簡化等優點。

Description

靜電卡盤
本發明係關於一種靜電卡盤,尤指一種用於半導體製程設備內固持基晶圓用之靜電卡盤。
半導體製程技術朝向更精密尺寸發展,相關半導體材料及半導體設備功不可沒,在晶圓製程中配合使用的周邊裝置對於晶圓造成良率的影響,例如:半導體設備內用以固持晶圓的靜電卡鉗(Electrostatic clamp)或靜電卡盤(Electrostatic chuck)。
如中華民國公開第201044495號發明專利係提出的一種靜電卡鉗,其主要解決晶圓在離子化腔室內製程完畢後,該靜電卡鉗會停止產生固持晶圓用之靜電力,以利晶圓取出;然而,由於離子化製程產生過多電荷累積在晶圓與靜電卡鉗間,晶圓仍因此緊緊地貼附於靜電卡鉗上,造成晶圓於取出時損壞;因此,此一發明公開案的靜電卡鉗,於其用以接觸晶圓之頂部層上形成一外部環形環,並將此一外部環形環接地,提供累積電荷排放的路徑,使得晶圓取出前的電荷量減至最小。
再如中華民國公開第202027214號發明專利所提出的靜電卡盤,其同樣為消除在夾持期間堆積於晶圓背面與靜電卡盤間的電荷,而於其靜電卡盤的頂面形成多個凸起及導電橋,並於各該凸起表面塗佈導電塗層,該導電塗層電耦合至接地的該導電橋;因此,當晶圓置放於該靜電卡盤的頂面時,其背面會與該些凸起的導電塗層接觸,又該些導電塗層已電耦合至接地的該導電橋,故同樣提供晶圓背面與靜電卡盤間的累積電荷排放的路徑,使得晶圓取出前的電荷量減至最小。
由以上說明可知,半導體設備用之靜電卡盤為消除累積電荷均提出各自改良結構,惟前揭發明專利均是額外在靜電卡盤的頂面上,以沉積方式形成該外部環形環,或以金屬材料塗佈形成導電塗層及導電橋,但由於該外部環形環、導電塗層及導電橋與該靜電卡盤頂面為異材質,故材料接合穩定度不佳,且製程複雜,而有必要進一步改良之。
有鑑於上述既有靜電卡盤的缺點,本發明之主要發明目的係提供一種耐用性較高的靜電卡盤。
欲達上述目的所使用之主要技術手段係令該靜電卡盤係依序包含有一上絕緣陶瓷層、一電極層、一導電陶瓷層及一下絕緣陶瓷層,其中: 該靜電電極層係與該導電陶瓷層電性絕緣,該導電陶瓷層係朝向該上絕緣陶瓷層延伸出多個導電陶瓷柱,並依序穿經該電極層及該上絕緣陶瓷層,且凸出於該上絕緣陶瓷板之一外表面,且該電極層與該下絕緣陶瓷層的接地電極耦接;其中該導電陶瓷層係至少與該電極層一體疊合成型,或至少與該上絕緣陶瓷層及該電極層一體疊合成型,或至少與該下絕緣陶瓷層其中之一係一體疊合成型。
由上述說明可知,本發明靜電卡盤係主要將一導電陶瓷層夾設於該上、下絕緣陶瓷層間,且該導電陶瓷層的多個導電陶瓷柱穿經並凸出該上絕緣陶瓷層;如此,當一晶圓置放於該靜電卡盤上,該晶圓之底面即與該些導電陶瓷柱接觸,由於該導電陶瓷層係耦接至接地電極,故能提供該晶圓之底面累積電荷排放的路徑;又由於該導電陶瓷層與該上絕緣陶瓷層或該下絕緣陶瓷層係一體疊合成型,其間為同質陶瓷材料結合,無異質材料接合穩定度差、製程複雜等問題。
欲達上述目的所使用之主要技術手段係令另一靜電卡盤係依序包含有一導電陶瓷層、一上絕緣陶瓷層及一下絕緣陶瓷層,且該上絕緣陶瓷層及該下絕緣陶瓷層間夾設有一電極層;其中該導電陶瓷層係朝向該上絕緣陶瓷層延伸出多個導電陶瓷柱,並依序穿經該上絕緣陶瓷層及該電極層,以與該下絕緣陶瓷層的接地電極耦接;其中該導電陶瓷層係至少與該上絕緣陶瓷層一體疊合成型。
由上述說明可知,本發明靜電卡盤係主要將一導電陶瓷層設置在該上絕緣陶瓷層上,且該導電陶瓷層的多個導電陶瓷柱穿經該上絕緣陶瓷層及該電極層,以與該下絕緣陶瓷層的接地電極耦接;如此,當一晶圓置放於該靜電卡盤上,該晶圓之底面即與該導電陶瓷層接觸,由於該導電陶瓷層係耦接至接地電極,故能提供該晶圓之底面累積電荷排放的路徑;又由於該導電陶瓷層與該上絕緣陶瓷層及該電極層係一體疊合成型,其間為同質陶瓷材料結合,無異質材料接合穩定度差、製程複雜等問題。
本發明係針對半導體設備用之靜電卡盤加以改良,以下謹以多個實施例配合圖式詳加說明技術內容。
首先請參閱圖1A及圖2所示,本發明靜電卡盤1的第一實施例,該靜電卡盤1係用以供一晶圓50置於其上,產生靜電力將晶圓吸附平放於其中。該靜電卡盤1係由上至下依序包含有一上絕緣陶瓷層10、一電極層40、一導電陶瓷層20及一下絕緣陶瓷層30,且該靜電電極層40係與該導電陶瓷層20電性絕緣,該導電陶瓷層20係朝向該上絕緣陶瓷層10延伸出多個導電陶瓷柱211,並依序穿經該電極層40及該上絕緣陶瓷層10,且凸出於該上絕緣陶瓷板10之一外表面,且該電極層20與該下絕緣陶瓷層3的接地電極31耦接。
為製作上述靜電卡盤1,再請配合參閱圖3A所示,係準備一上絕緣陶瓷板10a、一電極層板40a、一導電陶瓷板20a及一下絕緣陶瓷板30a。
上述上絕緣陶瓷板10a具有一定厚度,並包含有一第一表面11、一第二表面12及多個穿經該第一及第二表面11、12之第一貫穿孔13。於本實施例,該第一表面11形成有多個凸粒111,也可進一步於第一表面11的周緣形成一密封凸環112。
上述電極層板40a係包含有一電極圖案41及一電絕緣板42;其中該電極圖案41不與該上絕緣陶瓷板10a的該些第一貫穿孔13的位置相互干涉,且用以耦接至一電源,當電源開啟時即可於該上絕緣陶瓷板10a的第一表面11產生一靜電力。於本實施例,該電極圖案41係嵌設於該電絕緣板42中,可進一步貫穿該電絕緣板42,該電絕緣板42形成有多個第二貫穿孔421,以分別對應該上絕緣陶瓷板10a的第一貫穿孔13;又該電絕緣板42亦可為一絕緣陶瓷板。
上述導電陶瓷板20a的一本體201係包含有一第三表面21及一第四表面22,該本體201的第三表面21係朝向該上絕緣陶瓷板10a延伸出多個導電陶瓷柱211,該些導電陶瓷柱211係分別對應及依序穿入該電極層板40a的電絕緣板42的第二貫穿孔421及該上絕緣陶瓷板10a的該些貫穿孔13;於本實施例,由於該電極層板40a的該電極圖案41係貫穿該電絕緣板42,故該導電陶瓷板20a的本體201係呈鏤空狀,如圖1A所示,該靜電卡盤1的電極層40的電極圖案41不與該導電陶瓷板20a的第三表面21接觸,確保兩者間呈電性絕緣;又各該導電陶瓷柱211長度係實質相同於該上絕緣陶瓷板10a加上該電絕緣板42之厚度,故該些導電陶瓷柱211係凸出於該上絕緣陶瓷板10a的第一表面11。再如圖3B所示,該電極圖案41可內嵌於該電絕緣板42內,即相較圖3A所示,該電極圖案41不貫穿該電絕緣板42,故該導電陶瓷板20a的本體201可不必呈鏤空狀,而可為一實心板狀;故如圖1B所示,於該靜電卡盤1’的第二實施例中,其電極層40即可與該導電陶瓷層20電性絕緣。
上述下絕緣陶瓷板30a係具有一厚度,並設置在該導電陶瓷板20a的第四表面22;其中該下絕緣陶瓷板30a與該第四表面22接觸的表面係形成有接地電極31,故該接地電極31係與該導電陶瓷板20a的第四表面22接觸;於本實施例,該接地電極31可沿著該下絕緣陶瓷板30a的側邊向下延伸,以利與下方電源的接地線耦接。
於一實施例,可將圖3A及圖3B中的該導電陶瓷板20a與該電極層板40a,或與該上絕緣陶瓷板10a及該電極層板40a疊合後陶瓷燒結一體成型,再與該下絕緣陶瓷板30a黏合或以其他方式接合,以構成圖1A或圖1B所示的該上絕緣陶瓷層10、該電極層40、該導電陶瓷層20及該下絕緣陶瓷層30。於另一實施例,可將圖3A及圖3B中的該導電陶瓷板20a與該下絕緣陶瓷板30a疊合後陶瓷燒結一體成型,再與該上絕緣陶瓷板10a及該電極層板40a黏合或以其他方式接合,以構成圖1A或圖1B所示的該上絕緣陶瓷層10、該電極層40、該導電陶瓷層20及該下絕緣陶瓷層30。再於另一實施例,亦可將圖3A及圖3B所示之該上絕緣陶瓷板10a、電極層板40a、該導電陶瓷板20a及該下絕緣陶瓷板30a由上至下依序疊合後,全體陶瓷燒結一體成型,而構成圖1A或圖1B所示的該上絕緣陶瓷層10、該電極層40、該導電陶瓷層20及該下絕緣陶瓷層30;如此,該上絕緣陶瓷層10的第一表面11上即包含有多個導電陶瓷凸塊211a;於本實施例,該些導電陶瓷凸塊211a係與該些凸粒111及該密封凸環112等高,可如圖2所示,供晶圓50的底面一同接觸。
再請參閱圖4A所示,本發明靜電卡盤1’’的第三實施例,該靜電卡盤1’’係由上至下依序包含有一體疊合成型的一導電陶瓷層20、一上絕緣陶瓷層10、一電極層40及一下絕緣陶瓷層30;其中該導電陶瓷層20係朝向該上絕緣陶瓷層10向下延伸出多個導電陶瓷柱211,並依序穿經該上絕緣陶瓷層10及該電極層40,以與該下絕緣陶瓷層30的接地電極31耦接。
為製作上述靜電卡盤1’’,再請配合參閱圖6A所示,係準備一導電陶瓷板20a、一上絕緣陶瓷板10a、一電極層板40a及一下絕緣陶瓷板30a。
上述導電陶瓷板20a係包含有一本體201及多個導電陶瓷柱211,請配合圖6A所示,該本體係具有一第三表面21及一第四表面22,該些導電陶瓷柱211係自該本體201的該第三表面21向該第一絕緣陶瓷板10a延伸;於本實施例,如圖7所示,該本體201係可由多條相互一體連接的連接條202構成,本發明的該些連接條202的形狀及長度並不加以限制。
上述上絕緣陶瓷板10a具有一定厚度,並包含有一第一表面11、一第二表面12及多個穿經該第一及第二表面11、12之第一貫穿孔13,該第一表面11係與該上述導電陶瓷板20a的第三表面21接觸,且該些第一貫穿孔13係對準該些導電陶瓷柱211,以供該些導電陶瓷柱211穿經後,凸出於該第二表面12。於本實施例,該第一表面11形成有多個凸粒111,也可進一步於第一表面11的周緣形成一密封凸環112,且該導電陶瓷板20a的本體201呈鏤空狀,不與該些凸粒111及該密封凸環112平涉,維持該上絕緣陶瓷板10a的第一表面11與該上述導電陶瓷板20a的第三表面21接觸;如此,該導電陶瓷板20a的本體201的厚度係與該凸粒111及該密封凸環112的厚度匹配,如圖4A所示,令該導電陶瓷板20a的第四表面22係與該些凸粒111及該密封凸環112共平面。
上述電極層板40a係包含一電極圖案41及一電絕緣板42;其中該電極圖案41不與該上絕緣陶瓷板10a的該些第一貫穿孔13的位置相互干涉,且用以耦接至一電源;於本實施例,該電極圖案41係嵌設於該電絕緣板42中,可進一步貫穿該電絕緣板42,該電絕緣板42形成有多個第二貫穿孔421,以分別對應該上絕緣陶瓷板10a的第一貫穿孔13;又該電絕緣板42亦可為一絕緣陶瓷板。由於該些凸出於該第一絕緣陶瓷板之第二表面12之該些導電陶瓷柱211係進一步穿入該些第二貫穿孔421,故各該導電陶瓷柱211長度係實質相同於該上絕緣陶瓷板10a加上該電性絕緣板42之厚度。再如圖6B所示,於該靜電卡盤1’’’的第四實施例中,該電極圖案41亦可內嵌於該電絕緣板42內。
上述下絕緣陶瓷板30a係具有一厚度,並設置在該電極層40之下;其中該下絕緣陶瓷板30a與該電極層板40a之電絕緣板42接觸的表面係形成有接地電極31,故該導電陶瓷板20a的該些導電陶瓷柱211係與該接地電極31接觸,惟該接地電極31不與該電極圖案41干涉,使其間保持電性絕緣;於本實施例,該接地電極31可沿著該下絕緣陶瓷板30a的側邊向下延伸,以利與下方電源的接地線耦接。另如圖6B所示,由於電極層板40a的電極圖案41內嵌於該電絕緣板42內,故如圖4B所示,於該靜電卡盤1’’的第三實施例中,該電極圖案41即可與該接地電極31保持電性絕緣。
於一實施例,可將圖6A及圖6B中的該導電陶瓷板20a與該上絕緣陶瓷板10a疊合後陶瓷燒結一體成型,再與該電極層板40a及該下絕緣陶瓷板30a黏合或以其他方式接合,以構成圖4A或圖4B所示的該上絕緣陶瓷層10、該電極層40、該導電陶瓷層20及該下絕緣陶瓷層30。於另一實施例,可將圖6A及圖6B中的該導電陶瓷板20a、該上絕緣陶瓷板10a及該電極層板40a疊合後陶瓷燒結一體成型,再與該下絕緣陶瓷板30a黏合或以其他方式接合,以構成圖4A或圖4B所示的該上絕緣陶瓷層10、該電極層40、該導電陶瓷層20及該下絕緣陶瓷層30。再於另一實施例,亦可將圖6A及6B所示之該導電陶瓷板20a、該上絕緣陶瓷板10a、該電極圖層40a及該下絕緣陶瓷板30a由上至下依序疊合後,全體陶瓷燒結成一體成型,而構成圖4A及圖4B所示的該導電陶瓷層20、該上絕緣陶瓷層10、該電極層40、及該下絕緣陶瓷層30;於本實施,該些導電陶瓷層20的第四表面22係與該些凸粒111及該密封凸環112等高,可如圖5所示,供晶50圓的底面一同接觸。
綜上所述,本發明靜電卡盤係主要增設一導電陶瓷層,該導電陶瓷層可設置在該上絕緣陶瓷層上或下,且該導電陶瓷層的多個導電陶瓷柱穿經該上絕緣陶瓷層及該電極層,並與該下絕緣陶瓷層的接地電極耦接;如此,當一晶圓置放於該靜電卡盤上,該晶圓之底面即與該導電陶瓷層接觸,由於該導電陶瓷層係耦接至接地電極,故能提供該晶圓之底面累積電荷排放的路徑;又由於該導電陶瓷層可至少與該上絕緣陶瓷層、該電極層或該下絕緣陶瓷層一體疊合成型,其間為同質陶瓷材料結合,無異質材料接合穩定度差、製程複雜等問題,且該些導電陶瓷柱不必額外地以沉積方式或塗佈方式成型。
以上所述僅是本發明的實施例而已,並非對本發明做任何形式上的限制,雖然本發明已以實施例揭露如上,然而並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明技術方案的範圍內,當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例,但凡是未脫離本發明技術方案的內容,依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾,均仍屬於本發明技術方案的範圍內。
1、1’、1’’、1’’’:靜電卡盤 10:上絕緣陶瓷層 10a:上絕緣陶瓷板 11:第一表面 111:凸粒 112:密封凸環 12:第二表面 13:第一貫穿孔 20:導電陶瓷層 201:本體 202:連接條 20a:導電陶瓷板 21:第三表面 211:導電陶瓷柱 211a:導電陶凸塊 22:第四表面 30:下絕緣陶瓷層 30a:下絕緣陶瓷 31:接地電極 40:電極層 40a:電極層板 41:電極圖案 42:電絕緣板 421:第二貫穿孔 50:晶圓
圖1A:本發明之一靜電卡盤的第一實施例的一剖面圖。 圖1B:本發明之一靜電卡盤的第二實施例的一剖面圖。 圖2:圖1A置放有一晶圓的一示意圖。 圖3A:圖1B於製作時的一分解圖。 圖3B:圖1B於製作時的一分解圖。 圖4A:本發明之一靜電卡盤的第三實施例的一剖面圖。 圖4B:本發明之一靜電卡盤的第四實施例的一剖面圖。 圖5:圖4置放有一晶圓的一示意圖。 圖6A:圖4A於製作時的一分解圖。 圖6B:圖4B於製作時的一分解圖。 圖7:圖6之導電陶瓷層之一俯視平面圖。
1:靜電卡盤
10:上絕緣陶瓷層
111:凸粒
112:密封凸環
20:導電陶瓷層
211:導電陶瓷柱
211a:導電陶凸塊
30:下絕緣陶瓷層
31:接地電極
40:電極層
41:電極圖案
42:電絕緣板

Claims (13)

  1. 一種靜電卡盤,係依序包含有一上絕緣陶瓷層、一電極層、一導電陶瓷層及一下絕緣陶瓷層,其中: 該電極層係與該導電陶瓷層電性絕緣,該導電陶瓷層係包含一本體及自該本體朝向該上絕緣陶瓷層延伸出多個導電陶瓷柱,並依序穿經該電極層及該上絕緣陶瓷層,且凸出於該上絕緣陶瓷板之一第一表面,且該電極層與該下絕緣陶瓷層的接地電極耦接;其中該導電陶瓷層係至少與該電極層一體疊合成型,或至少與該上絕緣陶瓷層及該電極層一體疊合成型,或至少與該下絕緣陶瓷層其中之一係一體疊合成型。
  2. 如請求項1所述之靜電卡盤,其中該上絕緣陶瓷層的第一表面形成有多個凸粒,該些凸粒不與凸出的該些導電陶瓷柱干涉。
  3. 如請求項2所述之靜電卡盤,其中該些凸出的該些導電陶瓷柱係與上絕緣陶瓷層的該些凸粒共平面。
  4. 如請求項3所述之靜電卡盤,其中該電極層係包含: 一電極圖案;以及 一電絕緣板,係供該電極圖案係嵌合並貫穿於其中,且包含有多個對應第一貫穿孔的第二貫穿孔;其中各該導電陶瓷柱長度係實質相同於該上絕緣陶瓷板的厚度加上該電絕緣板的厚度。
  5. 如請求項3所述之靜電卡盤,其中: 該電極圖案係貫穿該電絕緣板;以及 該導電陶瓷層的本體對應該電極圖案處係呈鏤空,不與該電極圖案接觸。
  6. 如請求項1至5中任一項所述之靜電卡盤,其中該上絕緣陶瓷層、該電極層、該導電陶瓷層及該下絕緣陶瓷層係以陶瓷燒結製程一體疊合成型。
  7. 一種靜電卡盤,係依序包含有一導電陶瓷層、一上絕緣陶瓷層、一電極層及一下絕緣陶瓷層;其中該導電陶瓷層係朝向該上絕緣陶瓷層延伸出多個導電陶瓷柱,並依序穿經該上絕緣陶瓷層及該電極層,以與該下絕緣陶瓷層的接地電極耦接;其中該導電陶瓷層係至少與該上絕緣陶瓷層一體成型。
  8. 如請求項7所述之靜電卡盤,其中: 該導電陶瓷板的該些導電陶瓷柱係自其一本體的一內表面朝向該第一絕緣陶瓷層的第一表面延伸;其中該內表面係與該第一表面接觸;以及 該上絕緣陶瓷層的第一表面形成有多個凸粒,該些凸粒不與該本體干涉。
  9. 如請求項8所述之靜電卡盤,其中該導電陶瓷板的外表面係與該些凸粒共平面。
  10. 如請求項9所述之靜電卡盤,其中該電極層係包含: 一電極圖案;以及 一電絕緣板,係供該電極圖案係嵌合並貫穿於其中,且包含有多個對應第一貫穿孔的第二貫穿孔;其中各該導電陶瓷柱長度係實質相同大於該上絕緣陶瓷板的厚度加上該電絕緣板的厚度。
  11. 如請求項10所述之靜電卡盤,其中該電極層係包含: 該電極圖案係貫穿該電絕緣板;以及 該下絕緣陶瓷層之接地電極不與該電極圖案干涉。
  12. 如請求項7至11中任一項所述之靜電卡盤,其中該導電陶瓷層、該上絕緣陶瓷層及該電極層係以陶瓷燒結製程一體疊合成型。
  13. 如請求項7至11中任一項所述之靜電卡盤,其中該導電陶瓷層、該上絕緣陶瓷層、該電極層及該下絕緣陶瓷層係以陶瓷燒結製程一體疊合成型。
TW111117850A 2022-05-12 2022-05-12 靜電卡盤 TWI802407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111117850A TWI802407B (zh) 2022-05-12 2022-05-12 靜電卡盤

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111117850A TWI802407B (zh) 2022-05-12 2022-05-12 靜電卡盤

Publications (2)

Publication Number Publication Date
TWI802407B true TWI802407B (zh) 2023-05-11
TW202345280A TW202345280A (zh) 2023-11-16

Family

ID=87424549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117850A TWI802407B (zh) 2022-05-12 2022-05-12 靜電卡盤

Country Status (1)

Country Link
TW (1) TWI802407B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150181683A1 (en) * 2013-12-20 2015-06-25 Lam Research Corporation Electrostatic chuck including declamping electrode and method of declamping
US20180350561A1 (en) * 2017-05-30 2018-12-06 Tokyo Electron Limited Electrostatic chuck and plasma processing apparatus
US20200161158A1 (en) * 2018-11-19 2020-05-21 Entegris, Inc. Electrostatic chuck with charge dissipation coating
US20210013082A1 (en) * 2018-03-30 2021-01-14 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device and method for manufacturing same
TW202111856A (zh) * 2018-07-30 2021-03-16 日商Toto股份有限公司 靜電吸盤

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150181683A1 (en) * 2013-12-20 2015-06-25 Lam Research Corporation Electrostatic chuck including declamping electrode and method of declamping
US20180350561A1 (en) * 2017-05-30 2018-12-06 Tokyo Electron Limited Electrostatic chuck and plasma processing apparatus
US20210013082A1 (en) * 2018-03-30 2021-01-14 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device and method for manufacturing same
TW202111856A (zh) * 2018-07-30 2021-03-16 日商Toto股份有限公司 靜電吸盤
US20200161158A1 (en) * 2018-11-19 2020-05-21 Entegris, Inc. Electrostatic chuck with charge dissipation coating

Also Published As

Publication number Publication date
TW202345280A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
TWI820840B (zh) 半導體封裝及其製造方法
TWI686113B (zh) 印刷電路板和半導體封裝結構
US20190043806A1 (en) Method of manufacturing chip package structure with conductive pillar
US20120227886A1 (en) Substrate Assembly Carrier Using Electrostatic Force
KR101441632B1 (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
TWI474467B (zh) 三維積體電路的組裝方法
US8654539B2 (en) Capacitor-incorporated substrate and component-incorporated wiring substrate
CN108206172A (zh) 半导体封装
US20050109455A1 (en) Device having a complaint element pressed between substrates
CN101578703A (zh) 具有电沉积介电涂层的带盖芯片的晶片级制造
US9343498B2 (en) Semiconductor device, imaging device and semiconductor device manufacturing method
CN109545764A (zh) 三维存储器及其制造方法
TWI500134B (zh) 矽穿孔基板結構及其堆疊組合
US9018041B2 (en) Package for semiconductor device including guide rings and manufacturing method of the same
TWI565381B (zh) 具有電子元件之基板結構與製造具有電子元件之基板結構之方法
TWI802407B (zh) 靜電卡盤
CN107078068A (zh) 晶圆级芯片的封装方法及封装体
TWI746801B (zh) 半導體裝置
US9356310B2 (en) Method for forming a microbattery
JPH10303249A (ja) 半導体装置
KR100533763B1 (ko) 반도체패키지
KR20230004298A (ko) 정전 척 및 기판 고정 장치
US20210159190A1 (en) Semiconductor package including nonconductive film having controlled tail portion
TWI717265B (zh) 感應開關
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머