TWI802238B

TWI802238B - 電阻式記憶體裝置

Info

Publication number: TWI802238B
Application number: TW111102510A
Authority: TW
Inventors: 達陳; 廖修漢; 許博硯; 紀舜林
Original assignee: 華邦電子股份有限公司
Priority date: 2022-01-21
Filing date: 2022-01-21
Publication date: 2023-05-11
Also published as: TW202331711A

Abstract

一種電阻式記憶體裝置，包括多個位元線、多個字元線、記憶體陣列、多個旁路路徑、多個選擇電路以及開關電路。多個字元線分別與多個位元線交叉。記憶體陣列包括多個記憶體元件。每個記憶體元件的一端耦接於對應的字元線，每個記憶體元件的另一端耦接於對應的位元線上的第一端點與第二端點之間。每個旁路路徑在第一端點與第二端點之間與對應的位元線並聯。每個選擇電路耦接對應的位元線及旁路路徑，經配置以選擇所耦接的位元線或旁路路徑。開關電路耦接多個字元線，經配置以選擇多個字元線的其中一個。

Description

電阻式記憶體裝置

本發明是有關於一種記憶體裝置，且特別是有關於一種電阻式記憶體裝置。

電阻式隨機存取記憶體（resistive random access memory，RRAM）是業界積極發展的一種非揮發性記憶體。在1電晶體1電阻器（1-transistor-1-resistor，1T1R）的架構中是由電晶體來控制通過電阻式記憶胞的電流。在這一類的架構中，用於控制電流的電晶體的面積較大。若要嘗試將電晶體縮小，則會導致製程變複雜，所提供的電流也會下降。因此，將電晶體替換成選擇器的1選擇器1電阻器（1-selector-1-resistor，1S1R）的架構逐漸被業界所使用。

然而，在目前的1選擇器1電阻器的架構中，即使沒有被選擇到的記憶體元件也會產生潛行電流（sneak current），不僅容易造成讀取操作上的錯誤，有時也會造成鄰近的記憶體元件不當地轉態。舉例來說，圖1A及圖1B表示現有的一種電阻式記憶體裝置上的潛行電流示意圖。請參照圖1A及1B，在圖1A中，由於記憶體元件MT被選擇來進行操作，開關元件SW會被導通，以將資料寫入記憶體元件MT或從記憶體元件MT將資料讀出。然而，如圖1A所示，沒有被選擇到的記憶體元件MN1也可能會沿著路徑P1產生潛行電流SC1，從而對操作造成影響。同樣地，如圖1B所示，沒有被選擇到的記憶體元件MN2及MN3也可能會沿著路徑P2產生潛行電流SC2，從而對操作造成影響。

以圖1A及圖1B的方式連接的胞元（cell）越多，潛行電流所造成的影響越大，因此如何對潛行電流進行管理，是本領域設計者的一大課題。

本發明提供一種電阻式記憶體裝置，能夠對潛行電流進行管理，減少潛行電流所造成的影響。

本發明的電阻式記憶體裝置包括多個位元線、多個字元線、記憶體陣列、多個旁路路徑、多個選擇電路以及開關電路。多個字元線分別與多個位元線交叉。記憶體陣列包括多個記憶體元件。每個記憶體元件的一端耦接於對應的字元線，每個記憶體元件的另一端耦接於對應的位元線上的第一端點與第二端點之間。每個旁路路徑在第一端點與第二端點之間與對應的位元線並聯。每個選擇電路耦接對應的位元線及旁路路徑，經配置以選擇所耦接的位元線或旁路路徑。開關電路耦接多個字元線，經配置以選擇多個字元線的其中一個。

在本發明的一實施例中，當上述的多個記憶體元件的其中一個作為選擇記憶體元件而被選擇時，透過位元線耦接於選擇記憶體元件的選擇電路選擇所耦接的位元線，其他的選擇電路選擇所耦接的旁路路徑。

基於上述，在本發明的電阻式記憶體裝置中，當多個記憶體元件的其中一個被選擇時，除了對被選擇的記憶體元件進行操作所需要的位元線之外，其他的位元線的導通路徑可被旁路路徑所取代。藉此，本發明的電阻式記憶體裝置可減少會產生潛行電流的路徑，即使是在面積較大的架構中，也可確實降低因潛行電流所造成的影響。

圖2是依照本發明一實施例的電阻式記憶體裝置的方塊示意圖。圖3是依照本發明一實施例的電阻式記憶體裝置的電路示意圖。請同時請參考圖2及圖3，電阻式記憶體裝置100包括位元線BL0~BL3、字元線WL0~WL3、旁路路徑BP0~BP3、記憶體陣列110、選擇電路120_0~120_3以及開關電路130。如圖3所示，字元線WL0~WL3分別與位元線BL0~BL3交叉配置，交叉角度例如大約90度，但本發明並不以此為限。電阻式記憶體裝置100例如是大記憶體陣列（larger memory array）的子集（subset）。

記憶體陣列110包括記憶體元件M00~M33，記憶體元件M00~M03的一端耦接於字元線WL0，記憶體元件M10~M13的一端耦接於字元線WL1，記憶體元件M20~M23的一端耦接於字元線WL2，記憶體元件M30~M33的一端耦接於字元線WL3。記憶體元件M00、M10、M20、M30的另一端耦接於位元線BL0上的第一端點ND1_0與第二端點ND2_0之間。記憶體元件M01、M11、M21、M31的另一端耦接於位元線BL1上的第一端點ND1_1與第二端點ND2_1之間。記憶體元件M02、M12、M22、M32的另一端耦接於位元線BL2上的第一端點ND1_2與第二端點ND2_2之間。記憶體元件M03、M13、M23、M33的另一端耦接於位元線BL3上的第一端點ND1_3與第二端點ND2_3之間。

以下以記憶體元件M00為例，說明本實施例的記憶體元件的內部構造，其他記憶體元件M01~M33的內部構造與記憶體元件M00相同。圖4是依照本發明一實施例的記憶體元件的方塊示意圖。請參照圖4，記憶體元件M00包括電阻式記憶胞200以及選擇器210。電阻式記憶胞200可以提供單一個位元的儲存資料。選擇器210可為雙向閾值開關（ovonic threshold switch，OTS），其是雙端子對稱電壓敏感性開關元件。舉例來說，當在選擇器210上施加小於閾值電壓的施加電壓時，選擇器210保持在斷開狀態（例如非導電狀態）。另一方面，當在選擇器210的任一方向上施加大於閾值電壓的施加電壓時，選擇器210會變成導通狀態（例如導電狀態）。也就是說，選擇器210可允許雙向開關，且由於不需要控制是否導通的端點（例如金氧半導場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）的閘極或雙極性接面電晶體（bipolar junction transistor，BJT）的基極），具有面積小的優點。並且，選擇器210可以基於場增強發射（field-enhanced emission）或穿隧（tunneling）。

需說明的是，在本發明中並不用限定電阻式記憶胞200以及選擇器210在記憶體元件M00中的排列順序，只要符合一個記憶體元件M00中配置有一個電阻式記憶胞200以及一個選擇器210的配置方式即可。在一實施例中，選擇器210也可以被整合至電阻式記憶胞200中。

回到圖2及圖3，旁路路徑BP0~BP3分別與位元線BL0~BL3並聯。如圖3所示，旁路路徑BP0在第一端點ND1_0與第二端點ND2_0之間與位元線BL0並聯。旁路路徑BP1在第一端點ND1_1與第二端點ND2_1之間與位元線BL1並聯。旁路路徑BP2在第一端點ND1_2與第二端點ND2_2之間與位元線BL2並聯。旁路路徑BP3在第一端點ND1_3與第二端點ND2_3之間與位元線BL3並聯。

選擇電路120_0~120_3分別耦接位元線BL0~BL3及旁路路徑BP0~BP3。選擇電路120_0耦接位元線BL0及旁路路徑BP0，並且經配置以選擇所耦接的位元線BL0或旁路路徑BP0來進行電壓或電流的傳導。選擇電路120_1耦接位元線BL1及旁路路徑BP1，並且經配置以選擇所耦接的位元線BL1或旁路路徑BP1來進行電壓或電流的傳導。選擇電路120_2耦接位元線BL2及旁路路徑BP2，並且經配置以選擇所耦接的位元線BL2或旁路路徑BP2來進行電壓或電流的傳導。選擇電路120_3耦接位元線BL3及旁路路徑BP3，並且經配置以選擇所耦接的位元線BL3或旁路路徑BP3來進行電壓或電流的傳導。

開關電路130耦接字元線WL0~WL3。開關電路130經配置以選擇字元線WL0~WL3的其中一個來進行電壓或電流的傳導。

在本實施例中，選擇電路120_0~120_3以及開關電路130皆可透過對開關元件的的操作來實現選擇操作。開關元件可例如由電晶體構成。如圖3所示，選擇電路120_0包括第一開關元件SW1_0以及第二開關元件SW2_0，選擇電路120_1包括第一開關元件SW1_1以及第二開關元件SW2_1，選擇電路120_2包括第一開關元件SW1_2以及第二開關元件SW2_2，選擇電路120_3包括第一開關元件SW1_3以及第二開關元件SW2_3。開關電路130則包括第三開關元件SW3_0~SW3_3。

第一開關元件SW1_0~SW1_3可分別受控於控制信號SBL0~SBL3而導通或斷開。第二開關元件SW2_0~SW2_3可分別受控於控制信號SBP0~SBP3而導通或斷開。第三開關元件SW3_0~SW3_3可分別受控於控制信號SWL0~SWL3而導通或斷開。控制信號SBL0~SBL3、SBP0~SBP3及SWL0~SWL3可例如來自電阻式記憶體裝置100外部的記憶體控制器。

選擇電路120_0~120_3內部電路的配置方式相似，以選擇電路120_0為例，第一開關元件SW1_0件配置於位元線BL0上，第二開關元件SW2_0配置於旁路路徑BP0上，並且第一開關元件SW1_0的一端與第二開關元件SW2_0的一端共同耦接於位元線BL0上的ND2_0。在開關電路130中，第三開關元件SW3_0~SW3_3的一端分別耦接字元線WL0~WL3，第三開關元件SW3_0~SW3_3的另一端則耦接於源極線SL。

在本實施例中，當記憶體元件M00~M33的其中一個作為選擇記憶體元件MS而被選擇時，透過位元線耦接於選擇記憶體元件MS的選擇電路會選擇所耦接的位元線來進行電壓或電流的傳導，其他的選擇電路會選擇所耦接的旁路路徑來進行電壓或電流的傳導。選擇記憶體元件MS例如被選擇以進行寫入操作或讀取操作。以下以記憶體元件M10被選擇時為例，說明當將記憶體元件M10作為選擇記憶體元件MS時的操作方式。

具體來說，圖5A及圖5B是依照本發明一實施例的選擇電路的操作方法的範例。當選擇記憶體元件MS（記憶體元件M10）被選擇時，選擇電路120_0會選擇位元線BL0來進行電壓或電流的傳導。如圖5A所示，設置於選擇記憶體元件MS所對應的位元線BL0上的第一開關元件SW1_0會基於導通準位VP的控制信號SBL0而導通，以產生電流I1。設置於與位元線BL0並聯的旁路路徑BP0上的第二開關元件SW2_0會基於斷開準位V0的控制信號SBP0而斷開。

另一方面，當選擇記憶體元件MS（記憶體元件M10）被選擇時，選擇電路120_1~120_3分別會選擇旁路路徑BP1~BP3來進行電壓或電流的傳導。設置於其他的記憶體元件所對應的位元線BL1~BL3上的第一開關元件SW1_1~SW1_3會斷開，設置於與其他的記憶體元件所對應的位元線BL1~BL3並聯的旁路路徑BP1~BP3上的第二開關元件SW2_1~SW2_3會導通。以選擇電路120_1為例，如圖5B所示，設置於位元線BL1上的第一開關元件SW1_1會基於斷開準位V0的控制信號SBL1而斷開，設置於與位元線BL1並聯的旁路路徑BP1上的第二開關元件SW2_1會基於導通準位VP的控制信號SBP1而導通，以產生電流I2。

並且，當選擇記憶體元件MS（記憶體元件M10）被選擇時，耦接於選擇記憶體元件MS所對應的字元線WL1的第三開關元件SW3_1也會基於導通準位VP的控制信號SWL1而導通。

藉由上述方式，當選擇記憶體元件MS被選擇來進行寫入操作或讀取操作時，只有選擇記憶體元件MS所耦接的位元線會保持導通，其他的位元線的導通路徑皆會被旁路路徑所取代。如此一來，通過限制在記憶體陣列的足夠小的子集，減少可能產生潛行電流的數量，從而降低潛行電流所造成的影響。

需說明的是，在本發明實施例中使用了包含16個記憶體元件M00~M33的4x4記憶體陣列110進行說明，但本發明並不以此為限，只要符合本發明所教示的旁路路徑的電路結構，本領域技術人員可以依據本發明的教示視其實際需求而將所使用的記憶體元件的個數類推至更多個。此外，本領域技術人員也可以將多個本發明所教示的電阻式記憶體裝置例如在位元線的延伸方向上適當加以排列，擴充成更大的記憶體陣列。

綜上所述，在本發明的電阻式記憶體裝置中，配置了多個旁路路徑。當多個記憶體元件的其中一個被選擇時，除了對被選擇的記憶體元件進行操作所需要的位元線之外，其他的位元線的導通路徑可被旁路路徑所取代。藉此，本發明的電阻式記憶體裝置可減少會產生潛行電流的路徑，即使是在面積較大的架構中，也可確實降低因潛行電流所造成的影響。

100:電阻式記憶體裝置 110:記憶體陣列 120_0~120_3:選擇電路 130:開關電路 200:電阻式記憶胞 210:選擇器 BL0~BL3:位元線 BP0~BP3:旁路路徑 I1、I2:電流 M00~M33、MN1、MN2、MN3、MT:記憶體元件 ND1_0~ND1_3:第一端點 ND2_0~ND2_3:第二端點 P1、P2:路徑 SBL0~SBL3、SBP0~SBP3、SWL0~SWL3:控制信號 SC1、SC2:潛行電流 SL:源極線 SW:開關元件 SW1_0~SW1_3:第一開關元件 SW2_0~SW2_3:第二開關元件 SW3_0~SW3_3:第三開關元件 V0:斷開準位 VP:導通準位 WL0~WL3:字元線

圖1A及圖1B表示現有的一種電阻式記憶體裝置上的潛行電流示意圖。圖2是依照本發明一實施例的電阻式記憶體裝置的方塊示意圖。圖3是依照本發明一實施例的電阻式記憶體裝置的電路示意圖。圖4是依照本發明一實施例的記憶體元件的方塊示意圖。圖5A及圖5B是依照本發明一實施例的選擇電路的操作方法的範例。

100:電阻式記憶體裝置

110:記憶體陣列

120_0~120_3:選擇電路

130:開關電路

BL0~BL3:位元線

BP0~BP3:旁路路徑

WL0~WL3:字元線

Claims

一種電阻式記憶體裝置，包括：多個位元線；多個字元線，分別與該些位元線交叉配置；一記憶體陣列，包括多個記憶體元件，該些記憶體元件的每一個的一端耦接於對應的該字元線，該些記憶體元件的每一個的另一端耦接於對應的該位元線上的一第一端點與一第二端點之間；多個旁路路徑，該些旁路路徑的每一個在該第一端點與該第二端點之間與對應的該位元線並聯；多個選擇電路，該些選擇電路的每一個耦接對應的該位元線及該旁路路徑，經配置以選擇所耦接的該位元線或該旁路路徑；以及一開關電路，耦接該些字元線，經配置以選擇該些字元線的其中一個，其中當該些記憶體元件的其中一個作為一選擇記憶體元件而被選擇時，透過該位元線耦接於該選擇記憶體元件的該選擇電路選擇所耦接的該位元線，其他的該選擇電路選擇所耦接的該旁路路徑。
如請求項1所述的電阻式記憶體裝置，其中該些選擇電路的每一個包括一第一開關元件以及一第二開關元件，該第一開關元件配置於對應的該位元線上，該第二開關元件配置於對應的該旁路路徑上，該第一開關元件的一端與該第二開關元件的一端共同耦接於對應的該位元線上的該第二端點。
如請求項2所述的電阻式記憶體裝置，其中當該選擇記憶體元件被選擇時，設置於該選擇記憶體元件所對應的該位元線上的該第一開關元件導通，設置於與該選擇記憶體元件所對應的該位元線並聯的該旁路路徑上的該第二開關元件斷開。
如請求項2所述的電阻式記憶體裝置，其中當該選擇記憶體元件被選擇時，設置於其他的該記憶體元件所對應的該位元線上的該第一開關元件斷開，設置於與其他的該記憶體元件所對應的該位元線並聯的該旁路路徑上的該第二開關元件導通。
如請求項1所述的電阻式記憶體裝置，其中該開關電路包括多個第三開關元件，該些第三開關元件的一端分別耦接該些字元線，該些第三開關元件的另一端耦接於一源極線，當該選擇記憶體元件被選擇時，耦接於該選擇記憶體元件所對應的該字元線的該第三開關元件導通。
如請求項1所述的電阻式記憶體裝置，其中該些記憶體元件的每一個包括一電阻式記憶胞以及一選擇器。
如請求項6所述的電阻式記憶體裝置，其中該選擇器為一雙向閾值開關，其是雙端子對稱電壓敏感性開關元件。
如請求項6所述的電阻式記憶體裝置，其中該選擇器是基於場增強發射以及穿隧。
如請求項6所述的電阻式記憶體裝置，其中該選擇器被整合至該電阻式記憶胞中。
如請求項6所述的電阻式記憶體裝置，其中當在該選擇器上施加小於閾值電壓的施加電壓時，該選擇器保持在斷開狀態，當該選擇器的任一方向上施加大於閾值電壓的施加電壓時，該選擇器變成導通狀態。
如請求項6所述的電阻式記憶體裝置，其中該選擇器允許雙向開關。