TWI793660B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI793660B
TWI793660B TW110124136A TW110124136A TWI793660B TW I793660 B TWI793660 B TW I793660B TW 110124136 A TW110124136 A TW 110124136A TW 110124136 A TW110124136 A TW 110124136A TW I793660 B TWI793660 B TW I793660B
Authority
TW
Taiwan
Prior art keywords
type
doped region
deep
well
region
Prior art date
Application number
TW110124136A
Other languages
English (en)
Other versions
TW202230473A (zh
Inventor
陳正龍
Original Assignee
台灣積體電路製造股份有限公司
大陸商台積電（中國）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 大陸商台積電（中國）有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230473A publication Critical patent/TW202230473A/zh
Application granted granted Critical
Publication of TWI793660B publication Critical patent/TWI793660B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體元件的製造方法，包括：在半導體基材中形成具有第一導電類型的第一雜質的第一類型深井；將第二導電類型的第二雜質摻雜到第一類型深井中，以形成第二類型摻雜區域，其中，第一類型深井中的第一雜質的濃度高於第二類型摻雜區域中的第二雜質的濃度，但是低於第二類型摻雜區域中的第二雜質的濃度的十倍；形成部分嵌入在半導體基材中的場氧化物，場氧化物從第二類型摻雜區域的第一側橫向延伸；在第一類型深井中並且在第二類型摻雜區域的與第二類型摻雜區域的第一側相對的第二側上形成第二導電類型的第二類型井。

Description

半導體元件及其製造方法
本揭露涉及半導體元件及其形成方法
由於各種電子元件(例如，電晶體、二極體、電阻器、電容器等)的集成密度的提高，半導體工業經歷了快速增長。在大多數情況下，這種集成密度的提高來自縮小半導體製程節點(例如，將製程節點縮小到20nm以下的節點)。隨著半導體元件的縮小，期望新技術來保持電子元件從一代到下一代的性能。例如，對於各種高功率應用，期望電晶體的低導通電阻和高擊穿電壓。
隨著半導體技術的發展，金屬氧化物半導體場效應電晶體(MOSFET)已被廣泛用於當今的積體電路。金屬氧化物半導體場效應電晶體是電壓控制的器件。當將控制電壓施加到金屬氧化物半導體場效應電晶體的閘極並且控制電壓大於金屬氧化物半導體場效應電晶體的閾值時，在金屬氧化物半導體場效應電晶體的汲極和源極之間建立導電溝道。結果，電流在金屬氧化物半導體場效應電晶體的 汲極和源極之間流動。另一方面，當控制電壓小於金屬氧化物半導體場效應電晶體的閾值時，金屬氧化物半導體場效應電晶體相應地關斷。
根據導電類型差異，金屬氧化物半導體場效應電晶體可以包括兩個主要類別。一種是n溝道金屬氧化物半導體場效應電晶體；另一種是p溝道金屬氧化物半導體場效應電晶體。另一方面，根據結構差異，金屬氧化物半導體場效應電晶體可以進一步分為三個子類別：平面金屬氧化物半導體場效應電晶體、橫向擴散金屬氧化物半導體(LDMOS)場效應電晶體和垂直擴散金屬氧化物半導體場效應電晶體。
在一些實施方式中，一種用於製造半導體元件的方法包括：在半導體基材中形成具有第一導電類型的第一雜質的第一類型深井；將第二導電類型的第二雜質摻雜到第一類型深井中，以形成第二類型摻雜區域，其中，第一類型深井中的第一雜質的濃度高於第二類型摻雜區域中的第二雜質的濃度，但是低於第二類型摻雜區域中的第二雜質的濃度的約十倍；形成部分嵌入在半導體基材中的場氧化物，該場氧化物從第二類型摻雜區域的第一側橫向延伸；在第一類型深井中並且在第二類型摻雜區域的與第二類型摻雜區域的第一側相對的第二側上形成第二導電類型的第二類型井；形成橫向延伸超過第二類型摻雜區域的第一側 和第二側的閘極結構；在第二類型井中形成源極區域，並且在第一類型深井中形成汲極區域，其中，場氧化物在第二類型摻雜區域和汲極區域之間橫向延伸。
在一些實施方式中，一種用於製造半導體元件的方法包括：在半導體基材中形成深n型井；在深n型井之上形成圖案化掩模層；適當地利用圖案化掩模層，將p型摻雜劑摻雜到深n型井中以形成p型摻雜區域；對半導體基材進行退火以加深深n型井和p型摻雜區域；在對半導體基材進行退火之後，對深n型井的一部分和p型摻雜區域的一部分進行氧化，以形成場氧化物；在深n型井中形成p型井，其中，p型摻雜區域橫向位於p型井和場氧化物之間；形成跨p型摻雜區域從p型井延伸到場氧化物的閘極結構；在p型井中形成源極區域，並且在深n型井中形成汲極區域。
在一些實施方式中，一種半導體元件包括：半導體基材、深n型井、場氧化物、閘極結構、p型摻雜區域、源極區域和汲極區域。深n型井在半導體基材中。場氧化物部分嵌入在深n型井中，並且在與半導體基材的頂表面基本齊平的位置具有尖端拐角。閘極結構在場氧化物上，並且橫向延伸超過場氧化物的尖端拐角。p型摻雜區域在深n型井中，並且與場氧化物的尖端拐角交界。源極區域和汲極區域至少部分地被p型摻雜區域和場氧化物橫向分開。
100:半導體元件
108:場氧化物(FOX)
108a:下部傾斜小平面
108b:底表面
108c:鳥嘴
108d:上部傾斜小平面
110:場氧化物
114:接觸件
116:接觸件
118:接觸件
124:區域
126:區域
128:汲極
140:閘極電介質
145:閘極電極
147:閘極結構
151:半導體基材
152:深n型井(DNW)
155:頂部區域
154:p型井
161:光致抗蝕劑
162:p型摻雜區域
196:層間電介質(ILD)
200:半導體元件
262:p型摻雜區域
300:半導體元件
362:p型摻雜區域
400:半導體元件
462:p型摻雜區域
500:半導體元件
562:p型摻雜區域
600:半導體元件
608:場氧化物(FOX)
608c:鳥嘴
610:場氧化物(FOX)
614:接觸件
616:接觸件
618:接觸件
624:區域
626:區域
628:汲極
640:閘極電介質
645:閘極電極
647:閘極結構
651:半導體基材
652:p型井
654:n型井
655:n頂部區域
662:n型摻雜區域
B1:最底部位置
B2:最底部位置
D1:深度
D2:深度
D3:深度
D4:深度
D5:深度
M1:方法
M2:方法
P1:製程
P2:製程
P3:製程
R1:摻雜區域
R2:摻雜區域
R3:摻雜區域
S1:距離
S10-18:步驟
S20-28:步驟
在結合圖式閱讀下面的具體實施方式時，可以從下面的具體實施方式中最佳地理解本公開的各個方面。注意，根據行業的標準做法，各種特徵不是按比例繪製的。 事實上，為了討論的清楚起見，各種特徵的尺寸可能被任意增大或減小。
第1圖繪示根據一些實施方式的形成半導體元件的方法的框圖。
第2圖至第10圖繪示根據一些實施方式的用於在不同階段製造半導體元件的方法。
第11圖繪示根據一些實施方式的用於製造半導體元件的方法。
第12圖繪示根據一些實施方式的用於製造半導體元件的方法。
第13圖繪示根據一些實施方式的用於製造半導體元件的方法。
第14圖繪示根據一些實施方式的用於製造半導體元件的方法。
第15圖繪示根據一些實施方式的形成半導體元件的方法的框圖。
第16圖繪示根據一些實施方式的用於製造半導體元件的方法。
下面的公開內容提供了用於實現所提供的主題的不同特徵的許多不同的實施方式或示例。下文描述了組件和佈置的具體示例以簡化本公開。當然，這些僅僅是示例而不意圖是限制性的。例如，在下面的說明中，在第二特徵上方或之上形成第一特徵可以包括以直接接觸的方式形成第一特徵和第二特徵的實施方式，並且還可以包括可以在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施方式。此外，本公開在各個示例中可能重複參考標號和/或字母。這種重複是為了簡單性和清楚性的目的，並且其本身不指示所討論的各個實施方式和/或配置之間的關係。
此外，本文中可能使用了空間相關術語(例如，“下方”、“之下”、“低於”、“以上”、“上部”等)，以易於描述圖中所示的一個要素或特徵相對於另外(一個或多個)要素或(一個或多個)特徵的關係。這些空間相關術語意在涵蓋器件在使用或工作中除了圖中所示朝向之外的不同朝向。裝置可能以其他方式定向(旋轉90度或處於其他朝向)，並且本文中所用的空間相關描述符同樣可能被相應地解釋。
如本文所用，“大約”、“約”、“近似”或“基本上”應通常指給定值或範圍的百分之二十以內、或百分之十以內、或百分之五以內。本文給出的數值量是近似的，意味著如果沒有明確說明，則可以推斷出術語“大約”、 “約”、“近似”或“基本上”。
橫向擴散(LD)MOS電晶體具有優點。例如，由於橫向擴散金屬氧化物半導體電晶體的非對稱結構在橫向擴散金屬氧化物半導體電晶體的汲極和源極之間提供了短溝道，因此它能夠在單位面積上傳遞更多電流。然而，已經意識到橫向擴散金屬氧化物半導體電晶體遭受如下所述的一些問題。由場氧化物(FOX)形成的橫向擴散金屬氧化物半導體電晶體的擊穿電壓受到電場峰值的限制，該電場峰值可能發生在場氧化物的鳥嘴(bird’s beak)附近，這可能導致器件擊穿故障。舉例來說，當深n型井(DNW)尚未通過p型半導體基材完全耗盡時，可能發生器件擊穿故障，因為在場氧化物的鳥嘴附近n型摻雜劑的濃度高於p-型摻雜劑的濃度，這進而會對電場產生不利影響。當在鳥嘴附近深N型井的濃度降低而達到電荷平衡時，峰值電場可改善。然而，這將導致漂移區域的擊穿，並降低橫向擴散金屬氧化物半導體電晶體的擊穿電壓。
將關於特定上下文中的實施方式描述本公開，使用改進的製程流程製造的橫向擴散金屬氧化物半導體電晶體解決由場氧化物引起的前述問題。在一些實施方式中，橫向擴散金屬氧化物半導體電晶體可以是超高壓橫向擴散金屬氧化物半導體電晶體。然而，本公開的實施方式也可以應用於各種金屬氧化物半導體電晶體。在下文中，將參考圖式詳細解釋各種實施方式。
現在參考第1圖，繪示根據一些實施方式的用於 製造半導體元件的示例性方法M1，其中，該製造包括具有附加p型摻雜區域的半導體元件的製程，該附加p型摻雜區域與在其閘極結構下方的場氧化物的鳥嘴交界(bird’s beak)。方法M1包括整個製造製程的相關部分。應當理解，可以在第1圖所示的操作之前、之中和之後提供附加操作，並且對於該方法的附加實施方式可以代替或消除以下描述的一些操作。操作/製程的順序可以互換。方法M1包括半導體元件100的製造。然而，半導體元件100的製造僅是用於描述根據本公開的一些實施方式的具有附加p型摻雜區域的半導體元件100的示例，該附加p型摻雜區域與閘極結構下方的場氧化物的鳥嘴交界。
注意，為了更好地理解所公開的實施方式，已經簡化了第1圖。此外，半導體元件100可以被配置為片上系統(SoC)器件，其具有被製造為以不同電壓電平操作的各種PMOS和NMOS電晶體。PMOS和NMOS電晶體可以提供包括邏輯/記憶體器件和輸入/輸出器件的低壓功能，以及包括電源管理器件的高壓功能。例如，提供低壓功能的電晶體可以具有標準CMOS技術下的約1.1V的工作(或汲極)電壓，或標準CMOS技術下的約1.8/2.5/3.3V的工作(或汲極)電壓(特殊(輸入/輸出)電晶體)。此外，提供中/高壓功能的電晶體可具有約5V或更高(例如，約20-35V)的工作(或汲極)電壓，以及本公開的範圍內的其他電壓。可以理解，第2圖-第10圖中的半導體元件100還可以包括可以在積體電路中 實現的電阻器、電容器、電感器、二極體、以及其他合適的微電子器件。
第2圖至第10圖繪示根據一些實施方式的用於在不同階段製造半導體元件100的方法。方法M1開始於步驟S10，其中，在p型半導體基材中形成深n型井，如第2圖所示。半導體基材151可以包括諸如矽晶圓之類的半導體晶圓。替代地，半導體基材151可以包括諸如鍺之類的其他元素半導體。半導體基材151還可以包括化合物半導體，例如，碳化矽、砷化鎵、砷化銦和磷化銦。此外，半導體基材151可以包括合金半導體，例如，矽鍺、碳化矽鍺、磷化砷鎵和磷化銦鎵。在一些實施方式中，半導體基材151包括覆蓋體半導體的磊晶層(epi層)。此外，半導體基材151可以包括絕緣體上半導體(SOI)結構。例如，半導體基材151可以包括通過諸如注入氧分離(SIMOX)之類的製程形成的掩埋氧化物(BOX)層。在各種實施方式中，半導體基材151可以包括諸如n型掩埋層(NBL)、p型掩埋層(PBL)之類的掩埋層和/或包括掩埋氧化物(BOX)層的掩埋電介質層。
在示為n型MOS的一些實施方式中，半導體基材151包括p型矽基材(p基材)。例如，將p型雜質(例如，硼)摻雜到半導體基材151中以形成p基材。為了形成互補MOS，可以在半導體基材151的有源區域下方深處注入n型掩埋層，即深n型井(DNW)152(也可以稱為n漂移區域)。在一些實施方式中，深N型井152是通 過離子注入製程P1形成的。在注入製程期間，可以在半導體基材151上方形成經圖案化的光致抗蝕劑層(未示出)作為掩模。作為示例而非限制，深N型井152可以通過注入製程形成，該注入製程的劑量可以在約1.0×1011原子/釐米3至約1.0×1013原子/釐米3的範圍內，並且其他劑量範圍在本公開的範圍內。在一些實施方式中，深N型井152具有可高於1.0×1013原子/釐米3的摻雜劑濃度，並且其他摻雜劑濃度在本公開的範圍內。作為示例而非限制，深N型井152的摻雜劑濃度在約1.0×1013原子/釐米3至約1.0×1016原子/釐米3的範圍內的，並且其他摻雜劑濃度範圍在本公開的範圍內。在一些實施方式中，可以注入砷或磷離子以形成深N型井152。在一些實施方式中，深N型井152是通過選擇性擴散形成的。深N型井152用於電隔離半導體基材151。
返回第1圖，方法M1然後進行到步驟S11，其中，將p型雜質摻雜到深n型井中以形成p型摻雜區域。參考第3圖，在步驟S11的一些實施方式中，在深N型井152上塗覆光致抗蝕劑161。使用光刻技術將光致抗蝕劑161圖案化為p型摻雜區域162所需的圖案，該p型摻雜區域162將形成在深N型井152中。將光致抗蝕劑161顯影以暴露半導體基材151上方的深N型井152。然後，執行高能p型摻雜劑注入製程P2，以便通過光致抗蝕劑161形成p型摻雜區域162。
在一些實施方式中，半導體元件100的擊穿電壓 受到電場峰值的限制，該電場峰值可能發生在如第5圖所示的場氧化物108的鳥嘴附近(也稱為尖端拐角(tip corner))，並且電場峰值可能導致器件擊穿故障。舉例來說，當深N型井152尚未通過半導體基材151完全耗盡時，可能會發生器件擊穿故障，因為在場氧化物108的鳥嘴附近n型摻雜劑濃度可能比p型摻雜劑濃度高一些，這進而對電場產生不利影響。當在第5圖所示的場氧化物108的鳥嘴108c附近深N型井152的濃度降低以達到電荷平衡時，峰值電場可改善。然而，這將導致深N型井152擊穿，並降低半導體元件100的擊穿電壓。
因此，將p型摻雜劑注入到深N型井152中的p型摻雜區域162(即第5圖所示的靠近源極區域的場氧化物108的鳥嘴108c的附近)中，使得源極區域附近的p型摻雜劑濃度增加，從而達到電荷平衡。因此，可以減小電場峰值，從而實現半導體元件100的改善的擊穿電壓。例如，如果增加p型摻雜區域162的濃度使得深N型井152中的n型摻雜劑的濃度低於p型摻雜區域162中的p型摻雜劑濃度的約10倍，則半導體元件100的源極區域附近的電場可以小於約1.5×105Vcm-1，從而達到電荷平衡。因此，半導體元件100的擊穿電壓可以提高約100V。注意，其他電場強度和/或擊穿電壓在本公開的範圍內。
在一些實施方式中，在p型摻雜區域162中，p型摻雜劑濃度低於n型摻雜劑濃度。在一些實施方式中，p 型摻雜區域162中的p型摻雜劑濃度低於深N型井152中的n型摻雜劑濃度。作為示例而非限制，p型摻雜區域162中的p型摻雜劑濃度低於深N型井152中的n型摻雜劑濃度。在一些實施方式中，p型摻雜區域162中的p型摻雜劑濃度與深N型井152中的n型摻雜劑濃度處於同一數量級。也就是說，深N型井152中的n型摻雜劑濃度高於p型摻雜區域162中的p型摻雜劑濃度，並且低於p型摻雜區域162中的p型摻雜劑濃度的約十倍。換言之，p型摻雜區域162中的p型摻雜劑濃度與深N型井152中的n型摻雜劑濃度的差小於約一個數量級。
作為示例而非限制，深N型井152中的n型摻雜劑濃度可以為約8.58×1015原子/釐米3，並且p型摻雜區域162中的p型摻雜劑濃度可以為約為1.4×1015原子/釐米3，與深N型井152中的n型摻雜劑濃度處於同一數量級(即1015)，並且其他濃度在本公開的範圍內。在一些實施方式中，p型摻雜區域162中的p型摻雜劑濃度與深N型井152中的n型摻雜劑濃度之間的差可以小於一個數量級，以在源極區域附近達到電荷平衡，從而實現半導體元件100的改善的擊穿電壓。如果p型摻雜區域162中的p型摻雜劑濃度與深N型井152中的n型摻雜劑濃度之差大於一個數量級，則這可能進而對擊穿電壓產生不利影響。在一些實施方式中，對於注入製程P2，在約300keV，摻雜劑可以包括硼(B)，並且可以包括1.0×1012原子/釐米3至1.0×1015原子/釐米3量級的摻雜劑濃度 的劑量，並且其他劑量在本公開的範圍內。如果濃度較低，則不能有效地達到電荷平衡，這進而可能導致擊穿電壓下降。
在一些實施方式中，p型摻雜區域162從半導體基材151的頂表面延伸到半導體基材151中達距離(D2)。p型摻雜區域162的深度D2包括深N型井152的整個厚度(或深度)D1。在一些實施方式中，作為示例而非限制，p型摻雜區域162的深度D2可以在約0.1μm至約10μm的範圍內，以在源極區域附近達到電荷平衡。如果p型摻雜區域162的深度D2小於約0.1μm，則可能無法在第5圖所示的場氧化物108的鳥嘴108c附近達到電荷平衡。如果p型摻雜區域162的深度D2大於約10μm，則這可能進而不利地影響半導體元件100。
在第3圖中，p型摻雜區域162的最底部位置B2與深N型井152的最底部位置B1對齊。在一些實施方式中，p型摻雜區域162可以延伸超過深N型井152的最底部位置B1。在一些實施方式中，p型摻雜區域162通過選擇性擴散形成。
返回第1圖，方法M1然後進行到步驟S12，其中，對半導體基材進行退火以加深深N型井和p型摻雜區域的最底部位置。參考第4圖，在步驟S12的一些實施方式中，去除光致抗蝕劑161，並然後執行退火製程P3(例如，快速熱退火或鐳射退火)以退火半導體基材151，這使得深N型井152和p型摻雜區域162中的雜質朝著半 導體基材151擴散而加深深N型井152的最底部位置B1並加深p型摻雜區域162的最底部位置B2。在一些實施方式中，作為示例而非限制，通過將半導體基材151加熱到從約1000℃到約1100℃的範圍內的溫度來驅入深N型井152和p型摻雜區域162的摻雜劑，並且其他溫度範圍在本公開的範圍內。
更詳細地，半導體元件100包括在橫向方向上定界並各自在垂直方向上擴展的摻雜區域R1、R2和R3，並且在橫向方向上定界的摻雜區域R1、R2和R3的定界由p型摻雜區域162的垂直邊界限定。在退火製程P3完成之後，摻雜區域R1和R3中的深N型井152的深度D3大於在退火製程P3之前執行的第3圖所示的深N型井152的深度D1。摻雜區域R2中的深N型井152的深度D4大於在退火製程P3之前執行的第2圖所示的深N型井152的深度D1。退火製程P3之後的p型摻雜區域162的深度D5大於在退火製程P3之前執行的第3圖所示的p型摻雜區域162的深度D2。
在一些實施方式中，在退火製程P3期間，n型摻雜劑具有比p型摻雜劑更高的擴散速率，這使得深N型井152的最底部位置B1低於p型摻雜區域162的最底部位置B2。因此，p型摻雜區域162的最底部位置B2與深N型井152的最底部位置B1間隔開距離S1。在一些實施方式中，在退火製程P3期間，摻雜區域R1或R3中的n型摻雜劑具有比摻雜區域R2中的n型摻雜劑更高的擴散速 率，這使得深N型井152在摻雜區域R1或R3中的最底部位置B1低於摻雜區域R2中的深N型井152的最底部位置B1。換句話說，摻雜區域R1或R3中的深N型井152的深度D3比摻雜區域R2中的深N型井152的深度D4更深。
返回第1圖，方法M1然後進行到步驟S13，其中，在半導體基材上形成場氧化物。參考第5圖，在步驟S13的一些實施方式中，在半導體基材151之上沉積包括電介質的氮化物層(未示出)。作為示例而非限制，氮化物層可以包括1500埃的厚度，但氮化物層可以包括其他厚度。光致抗蝕劑(未示出)沉積在氮化物層之上。光致抗蝕劑被圖案化有半導體元件100的有源區的期望圖案。光致抗蝕劑用作掩模以圖案化氮化物層。例如，可以使用幹法蝕刻來蝕刻氮化物層。在對氮化物層進行圖案化之後，使用例如以H2SO4來剝去光致抗蝕劑。
在第5圖中，使用氮化物層作為掩模，在深N型井152和p型摻雜區域162的部分之上形成場氧化物(FOX)108和場氧化物110，並嵌入到半導體基材151中。場氧化物108與p型摻雜區域162的一部分重疊。場氧化物108和110可以包括通過在存在氧的情況下在約980℃的溫度下加熱半導體基材151而沉積的電介質，例如，氧化矽、氮化物、或其他合適的絕緣材料，並且其他溫度在本公開的範圍內。在一些實施方式中，通過熱氧化製程形成的場氧化物108和110可引起鳥嘴108c。
作為示例而非限制，場氧化物108包括下部傾斜小平面108a和上部傾斜小平面108d，上部傾斜小平面108d與下部傾斜小平面108a形成拐角作為鳥嘴108c。更詳細地，上部傾斜小平面108d從半導體基材151的頂表面向上延伸到場氧化物108的頂表面108t。下部傾斜小平面108d從半導體基材151的頂表面向下延伸到場氧化物108的底表面108b。作為示例而非限制，場氧化物108的下部傾斜小平面108a與半導體基材151的頂表面之間的銳角在約30度至約60度的範圍內，並且其他角度範圍在本公開的範圍內。
在一些實施方式中，p型摻雜區域162與場氧化物108的鳥嘴108c交界。在第5圖中，p型摻雜區域162與場氧化物108的下部傾斜小平面108a和底表面108b接觸。在一些實施方式中，p型摻雜區域162的p型摻雜劑可以擴散到場氧化物108中。
在一些實施方式中，深N型井152在p型摻雜區域162下方的最底部位置高於深N型井152在場氧化物108和場氧化物110下方的最底部位置。
在一些實施方式中，作為示例而非限制，場氧化物108或110可以包括約6000埃的厚度，但場氧化物108和110可以替代地包括其他厚度和材料。在形成場氧化物108和110之後，然後剝離或去除經圖案化的氮化物層。
返回到第1圖，方法M1然後進行到步驟S14，其中，在深N型井中並且場氧化物的正下方形成p頂部區 域。參考第6圖，在步驟S14的一些實施方式中，在深N型井152的中間並且場氧化物108下方但不連接到場氧化物108形成p頂部區域155(也可以稱為掩埋p型井區域)。p頂部區域155是浮置層，並且不連接到將在下文中形成的半導體元件100的源極或汲極區域。p型摻雜區域162的最底部位置在垂直方向上位於p頂部區域155的最底部位置和深N型井152的最底部位置之間。在一些實施方式中，p頂部區域155中的p型摻雜劑濃度高於p型摻雜區域162中的p型摻雜劑濃度。更詳細地，p頂部區域155中的p型摻雜劑濃度高於p型摻雜區域162中的p型摻雜劑濃度。作為示例而非限制，p型頂部區域155的p型摻雜劑(例如，硼)濃度在約1.0×1013原子/釐米3至約1.0×1016原子/釐米3的範圍內，並且其他濃度範圍在本公開的範圍內。
在一些實施方式中，p頂部區域155中的p型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於三個數量級，使得p型摻雜區域162可具有足夠的p型摻雜劑濃度以在源極區域附近達到電荷平衡，從而實現半導體元件100的改善的擊穿電壓。換句話說，p頂部區域155中的p型摻雜劑濃度可以高於p型摻雜區域162中的p型摻雜劑濃度，並且低於p型摻雜區域162中的p型摻雜劑濃度的約一千倍。如果p頂部區域155中的p型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差大於三個數量級，則這進而可能對擊穿電壓產生 不利影響。作為示例而非限制，p頂部區域155中的p型摻雜劑濃度可以為約1.0×1016原子/釐米3，並且p型摻雜區域162中的p型摻雜劑濃度可以為約1.0×1015原子/釐米3，並且其他濃度在本公開的範圍內。在一些實施方式中，p頂部區域155中的p型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於兩個數量級。換句話說，p頂部區域155中的p型摻雜劑濃度可以高於p型摻雜區域162中的p型摻雜劑濃度，並且低於p型摻雜區域162中的p型摻雜劑濃度的約一百倍。
返回第1圖，方法M1然後進行到步驟S15，其中，在深N型井中並且在p型摻雜區域的附近形成p型井。參考第7圖，在步驟S15的一些實施方式中，通過向半導體基材151注入諸如硼之類的p型摻雜劑，並對p型井154進行退火製程(例如，快速熱退火或鐳射退火)來形成p型井154(也可以稱為p主體)。替代地，可以通過諸如擴散製程之類的另一合適的製程來形成p型井154。
在第7圖中，p型井154從半導體基材151的頂表面向下延伸，與p型摻雜區域162相鄰，並且p型井154的一部分在場氧化物110下方。p型摻雜區域162的最底部位置在垂直方向上位於p型井154的最底部位置和深N型井152的最底部位置之間。在一些實施方式中，p型井154中的p型摻雜劑濃度高於p型摻雜區域162中的p型摻雜劑濃度。更詳細地，p型井154中的p型摻雜劑濃度高於p型摻雜區域162中的p型摻雜劑濃度。作為 示例而非限制，p型井154的p型摻雜劑(例如，硼)濃度在從約1.0×1014原子/釐米3到約1.0×1017原子/釐米3的範圍內，並且其他濃度範圍在本公開的範圍內。
在一些實施方式中，p型井154中的p型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於三個數量級，使得p型摻雜區域162可以具有足夠的p型摻雜劑濃度以在源極區域附近達到電荷平衡，從而實現半導體元件100的改善的擊穿電壓。換句話說，p型井154中的p型摻雜劑濃度可以高於p型摻雜區域162中的p型摻雜劑的濃度，並且低於p型摻雜區域162中的p型摻雜劑濃度的約一千倍。如果p型井154中的p型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差大於三個數量級，則這進而可能不利地影響擊穿電壓。作為示例而非限制，p頂部區域155中的p型摻雜劑濃度可以為約1.0×1016原子/釐米3，並且p型摻雜區域162中的p型摻雜劑濃度可以為約1.0×1015原子/釐米3，並且其他濃度在本公開的範圍內。在一些實施方式中，p型井154中的p型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於兩個數量級。換句話說，p型井154中的p型摻雜劑濃度可以高於p型摻雜區域162中的p型摻雜劑濃度，並且小於p型摻雜區域162中的p型摻雜劑濃度的約一百倍。
返回第1圖，然後方法M1進行到步驟S16，其中，在半導體基材上形成閘極結構。參考第8圖，在步驟 S16的一些實施方式中，閘極結構147包括形成在半導體基材151上的閘極電介質140，以及形成在閘極電介質140上的閘極電極145。閘極電介質140具有覆蓋p型摻雜區域162第一部分，以及覆蓋p型井154的第二部分。在一些實施方式中，p型摻雜區域162的p型摻雜劑可以擴散到閘極電介質140中。
閘極電介質140可以包括適合於高壓應用的二氧化矽(稱為氧化矽)層。替代地，閘極電介質140可選地可以包括高k電介質材料、氮氧化矽、其他合適的材料、或其組合。高k材料可以選自金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氧氮化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、HfO2、或其組合。閘極電介質140可以具有多層結構，例如，一層氧化矽和另一層高k材料。閘極電介質240可以使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、熱氧化、其他合適的製程、或其組合來形成。
閘極電極145可以被配置為耦合到金屬互連，並且可以被佈置為覆蓋閘極電介質140。閘極電極145可以包括摻雜的或未摻雜的多結晶矽(或多晶矽)。替代地，閘極電極145可以包括金屬(例如，Al、Cu、W、Ti、Ta、TiN、TaN、NiSi、CoSi)、其他合適的導電材料、或其組合。閘極電極145可以通過CVD、PVD、ALD、電鍍、以及其他適當的製程來形成。閘極電極層可以具有 多層結構，並且可以在多步驟製程中形成。
返回第1圖，方法M1然後進行到步驟S17，其中，分別在深N型井和p型井中形成汲極和源極。參考第9圖，在步驟S17的一些實施方式中，可以在深N型井152中形成汲極128，並且在p型井154的上部部分中形成源極。場氧化物108將閘極結構147與汲極128分開。在第9圖中，源極具有兩個相反摻雜的區域124和126，二者都形成在p型井154的上部部分中。源極的第一區域124和汲極128可以具有第一導電類型，並且源極的第二區域126可以具有第二導電類型。作為示例而非限制，源極的第一區域124和汲極128包括n型摻雜劑，例如，磷(P)或砷(As)，並且源極的第二區域126包括p型摻雜劑，例如，硼(B)。替代地，源極可以具有一種導電類型。源極和汲極可以位於閘極結構147的兩側。源極和汲極可以通過諸如離子注入或擴散之類的方法形成。可以使用快速熱退火(RTA)製程來啟動所注入的摻雜劑。
在一些實施方式中，源極的第一區域124中的n型摻雜劑濃度高於p型摻雜區域162中的p型摻雜劑濃度。在一些實施方式中，汲極128中的n型摻雜劑濃度高於p型摻雜區域162中的p型摻雜劑濃度。在一些實施方式中，源極的第二區域126中的p型摻雜劑濃度高於在p型摻雜區域162中的p型摻雜劑濃度。作為示例而非限制，源極的第一區域124中的n型摻雜劑濃度可以在約1.0×1019原子/釐米3至約1.0×1021原子3的範圍內， 汲極128中的n型摻雜劑濃度可以在約1.0×1019原子/釐米3至約1.0×1021原子/釐米3的範圍內，並且源極的第二區域126中的p型摻雜劑濃度可以在約1.0×1019原子/釐米3至約1.0×1021原子/釐米3的範圍內，並且其他濃度範圍在本公開的範圍內。
在一些實施方式中，源極的第一區域124中的n型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於5個數量級，使得p型摻雜區域162可以具有足夠的p型摻雜劑濃度以在源極區域附近達到電荷平衡，從而實現半導體元件100的改善的擊穿電壓。換句話說，源極的第一區域124中的n型摻雜劑可以高於p型摻雜區域162中的p型摻雜劑濃度，並且低於p型摻雜區域162中的p型摻雜劑濃度的約十萬倍。如果源極的第一區域124中的n型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差大於五個數量級，則這可能進而對擊穿電壓產生不利影響。作為示例而非限制，第一區域124中的n型摻雜劑濃度可以為約1.0×1019原子/釐米3，並且p型摻雜區域162中的p型摻雜劑濃度可以為約1.0×1015原子/釐米3，並且其他濃度在本公開的範圍內。
在一些實施方式中，源極的第二區域126中的p型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於5個數量級，使得p型摻雜區域162可以具有足夠的p型摻雜劑濃度以在源極區域附近達到電荷平衡，從而實現半導體元件100的改善的擊穿電壓。換句話 說，源極的第二區域126中的p型摻雜劑濃度可以高於p型摻雜區域162中的p型摻雜劑濃度，並且低於p型摻雜區域162的p型摻雜劑濃度的約十萬倍。如果源極的第二區域126中的p型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差大於五個數量級，則這可能進而對擊穿電壓產生不利影響。作為示例而非限制，第二區域126中的p型摻雜劑濃度可以為約1.0×1019原子/釐米3，並且p型摻雜區域162中的p型摻雜劑濃度可以為約1.0×1015原子/釐米3，並且其他濃度在本公開的範圍內。
在一些實施方式中，汲極128中的n型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於五個數量級，使得p型摻雜區域162可以具有足夠的p型摻雜劑濃度以在源極區域附近達到電荷平衡，從而實現半導體元件100的改善的擊穿電壓。換句話說，汲極128中的n型濃度摻雜劑可以高於p型摻雜區域162中的p型摻雜劑濃度，並且低於p型摻雜區域162中的p型摻雜劑濃度的約十萬倍。如果汲極128中的n型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差大於五個數量級，則這可能進而對擊穿電壓產生不利影響。作為示例而非限制，汲極128中的n型摻雜劑濃度可以為約1.0×1019原子/釐米3，並且在p型摻雜區域162中的p型摻雜劑濃度可以為約1.0×1015原子/釐米3，並且其他濃度在本公開的範圍內。
在一些實施方式中，汲極128中的n型摻雜劑濃 度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於四個或三個數量級。在一些實施方式中，源極的第二區域126中的p型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於四個或三個數量級。在一些實施方式中，汲極128中的n型摻雜劑濃度與p型摻雜區域162中的p型摻雜劑濃度之間的差可以小於四個或三個數量級。
返回第1圖，方法M1然後進行到步驟S18，其中，在層間電介質層中形成多個接觸件以分別接觸閘極結構、汲極和源極。參考第10圖，在步驟S18的一些實施方式中，在第9圖中的結構之上形成層間電介質(ILD)層196。在一些實施方式中，ILD層196包括具有低介電常數的材料，例如，小於約3.9的介電常數。例如，ILD層196可以包括氧化矽。在一些實施方式中，電介質層包括二氧化矽、氮化矽、氮氧化矽、聚醯亞胺、旋塗玻璃(SOG)、摻雜氟的矽酸鹽玻璃(FSG)、摻雜碳的氧化矽、Black Diamond®(加利福尼亞州的聖克拉拉市的應用材料公司(Applied Materials))、幹凝膠(Xerogel)、氣凝膠(Aerogel)、無定形氟化碳、聚對二甲苯、BCB(his-苯並環丁烯(his-benzocyclobutenes))、SiLK(密西根州的密德蘭市的陶氏化學公司(Dow Chemical))、聚醯亞胺、和/或其他合適的材料。ILD 196層可以通過包括旋塗、CVD或、其他合適製程的技術來形成。
然後，在ILD層196中形成多個接觸件116、114和118，以接觸閘極結構147、汲極128、以及源極的區域124和126。例如，在ILD層196中形成多個開口，並然後在開口中沉積導電材料。通過使用CMP製程來去除開口外部的導電材料的多餘部分，同時在開口中保留部分以用作接觸件116、114和118。接觸件116、114和118可以由鎢、鋁、銅、或其他合適的材料製成。在一些實施方式中，接觸件116電連接到閘極結構147，接觸件114連接到汲極128，並且接觸件118連接到源極的區域124和126。
參考第11圖。第11圖繪示根據一些實施方式的用於在不同階段製造半導體元件200的方法。用於形成半導體元件200的操作與在前面描述中描述的用於形成半導體元件100的操作基本相同，因此為了清楚起見在此不再重複。第11圖繪示使用方法M1製造的除了半導體元件100之外的橫向擴散金屬氧化物半導體的另一輪廓。第11圖繪示根據本公開的一些替代實施方式的處於與第10圖相對應的階段的半導體元件200。如第11圖所示，p型摻雜區域262與場氧化物108的鳥嘴108c交界。更詳細地，p型摻雜區域262的最底部位置高於場氧化物108的底表面。p型摻雜區域262與場氧化物108的下部傾斜小平面108a接觸，並且不接觸場氧化物108的底表面108b。
參考第12圖。第12圖繪示根據一些實施方式的 用於在不同階段製造半導體元件300的方法。用於形成半導體元件300的操作與在前述描述中描述的用於形成半導體元件100的操作基本相同，因此為了清楚起見在此不再重複。第12圖繪示使用方法M1製造的除了半導體元件100之外的橫向擴散金屬氧化物半導體的另一輪廓。第12圖繪示根據本公開的一些替代實施方式的處於與第10圖相對應的階段的半導體元件300。如第12圖所示，p型摻雜區域362與場氧化物108的鳥嘴108c交界。更詳細地，p型摻雜區域362的最底部位置低於場氧化物108的底表面，並且高於p型井154的最底部位置和p頂部區域155的上邊界。
參考第13圖。第13圖繪示根據一些實施方式的用於在不同階段製造半導體元件400的方法。用於形成半導體元件400的操作與在前述描述中描述的用於形成半導體元件100的操作基本相同，因此為了清楚起見在此不再重複。第13圖繪示使用方法M1製造的除了半導體元件100之外的橫向擴散金屬氧化物半導體的另一輪廓。第13圖繪示根據本公開的一些替代實施方式的處於與第10圖相對應的階段的半導體元件400。如第13圖所示，p型摻雜區域462與場氧化物108的鳥嘴108c交界。更詳細地，p型摻雜區域462的最底部位置在垂直方向上位於p型井154的最底部位置和深N型井152的最底部位置之間。在第13圖中，摻雜區域R2中的p型摻雜區域462下方的深N型井152的最底部位置處於與摻雜區域R1和 R3下方的深N型井152的最底部位置基本上齊平的位置。
參考第14圖。第14圖繪示根據一些實施方式的用於在不同階段製造半導體元件500的方法。用於形成半導體元件500的操作與在前面描述中描述的用於形成半導體元件100的操作基本相同，因此為了清楚起見在此不再重複。第14圖繪示使用方法M1製造的除了半導體元件100之外的橫向擴散金屬氧化物半導體的另一輪廓。第14圖繪示根據本公開的一些替代實施方式的處於與第10圖相對應的階段的半導體元件500。如第14圖所示，p型摻雜區域562與p頂部區域155接觸。
現在參考第15圖，繪示根據一些實施方式的用於製造半導體元件的示例性方法M2，其中，該製造包括具有附加p型摻雜區域的半導體元件，該附加p型摻雜區域與閘極結構下方的場氧化物的鳥嘴交界。第16圖繪示使用方法M2製造的橫向擴散金屬氧化物半導體電晶體。方法M2包括整個製造製程的相關部分。應當理解，可以在第15圖所示的操作之前、之中和之後提供附加操作，並且對於該方法的附加實施方式可以代替或消除以下描述的一些操作。操作/製程的順序可以互換。方法M2包括半導體元件600的製造。然而，半導體元件600的製造僅是用於描述根據本公開的一些實施方式的半導體元件600的自對準製程的示例。
參考第16圖，在步驟S20，在n型半導體基材651中形成深p型井652。在示出為p型MOS的一些實 施方式中，半導體基材651包括n型矽基材(n基材)。例如，將n型雜質(例如，砷(As))摻雜到半導體基材651中以形成n基材。為了形成互補MOS，可以將p型掩埋層(即深p型井(DPW)652(也可以稱為p漂移區域))深注入在半導體基材651的有源區域下方。在一些實施方式中，可以注入硼離子以形成深P型井652。
在步驟S21，將n型雜質摻雜到深P型井652中以形成n型摻雜區域662。然後執行高能n型摻雜劑注入製程以便通過光致抗蝕劑形成n型摻雜區域662。作為示例而非限制，n型摻雜區域662是通過向深P型井652注入諸如磷(P)或砷(As)之類的n型摻雜劑來形成的。在一些實施方式中，半導體元件600的擊穿電壓受到電場峰值的限制，該電場峰值可能發生在場氧化物608的鳥嘴附近，並且該電場峰值可能導致器件擊穿故障。舉例來說，當深P型井652尚未通過半導體基材651被完全耗盡時，可能發生器件擊穿故障，因為在場氧化物608的鳥嘴附近p型摻雜劑濃度可能比n型摻雜劑濃度高一些，這進而對電場產生不利影響。因此，將p型摻雜劑注入到深P型井652中的n型摻雜區域662(即靠近源極區域的場氧化物608的鳥嘴608c的附近)中，使得源極區域附近的n型摻雜劑濃度增加，從而達到電荷平衡。因此，可以減小電場峰值，從而實現半導體元件600的改善的擊穿電壓。
在一些實施方式中，n型摻雜區域662中的n型摻雜劑濃度低於p型摻雜劑濃度。在一些實施方式中，n 型摻雜區域662中的n型摻雜劑濃度低於深P型井652中的p型摻雜劑濃度。作為示例而非限制，n型摻雜區域662中的n型摻雜劑濃度低於深P型井652中的p型摻雜劑濃度。在一些實施方式中，n型摻雜區域662中的n型摻雜劑濃度與深P型井652中的p型摻雜劑濃度處於同一數量級。也就是說，深P型井652中的p型摻雜劑濃度高於n型摻雜區域662中的n型摻雜劑濃度，並且低於n型摻雜區域662中的n型摻雜劑濃度的約十倍。換言之，n型摻雜區域662中的n型摻雜劑濃度與深P型井652中的p型摻雜劑濃度之間的差可以小於一個數量級。
在步驟S22，對半導體基材進行退火以加深深P型井652和n型摻雜區域662的最底部位置。在一些實施方式中，作為示例而非限制，通過將半導體基材651加熱至約1000℃至約1100℃的範圍內的溫度來驅入深P型井652和n型摻雜區域662的摻雜劑，並且其他溫度範圍在本公開的範圍內。在一些實施方式中，在退火製程期間，n型摻雜劑具有比p型摻雜劑更低的擴散速率，這使得n型摻雜區域662的最底部位置比深P型井652的最底部位置更高。
在步驟S23，在深P型井652和n型摻雜區域662的部分之上形成場氧化物(FOX)608和場氧化物610。場氧化物608與n型摻雜區域662的一部分重疊。在一些實施方式中，通過熱氧化製程形成的場氧化物608和610可能引起鳥嘴608c。作為示例而非限制，場氧化 物608包括下部傾斜小平面和上部傾斜小平面，該上部傾斜小平面與下部傾斜小平面形成拐角作為鳥嘴。在一些實施方式中，n型摻雜區域662與場氧化物608的鳥嘴交界。在第16圖中，n型摻雜區域662與場氧化物608的下部傾斜小平面和底表面接觸。在一些實施方式中，n型摻雜區域662的n型摻雜劑可擴散到場氧化物608中。
在步驟S24，在深P型井652中並且場氧化物608的正下方形成n頂部區域655。在深P型井652的中間並且場氧化物608下方但不連接到場氧化物608形成n頂部區域655(也可以稱為掩埋n型井區域)。n頂部區域655是浮置層，並且未連接到半導體元件600的源極或汲極區域。作為示例而非限制，n頂部區域655具有n型摻雜劑(例如，磷(P)或磷(As))濃度。在一些實施方式中，n頂部區域655中的n型摻雜劑濃度高於在n型摻雜區域662中的n型摻雜劑濃度。在一些實施方式中，n頂部區域655中的n型摻雜劑濃度和n型摻雜區域662中的n型摻雜劑濃度之間的差可以小於三個數量級。換句話說，n頂部區域655中的n型摻雜劑濃度高於n型摻雜區域662中的n型摻雜劑濃度，並且低於n型摻雜區域662中的n型摻雜劑濃度的約一千倍。在一些實施方式中，n頂部區域655中的n型摻雜劑的濃度與n型摻雜區域662中的n型摻雜劑濃度之間的差可以小於兩個數量級。換句話說，n頂部區域655中的n型摻雜劑濃度高於n型摻雜區域662中的n型摻雜劑濃度，並且低於n型摻 雜區域662中的n型摻雜劑濃度的約一百倍。
在步驟S25，在深P型井652中並且n型摻雜區域662的附近形成n型井654。通過向半導體基材651注入諸如磷(P)或砷(As)之類的n型摻雜劑，並對n型井654進行退火製程(例如，快速熱退火或鐳射退火)來形成n型井654(也可以稱為n主體)。替代地，可以通過諸如擴散製程之類的另一合適的製程來形成n型井654。n型井654從半導體基材651的頂表面向下延伸，與n型摻雜區域662相鄰，並且n型井654的一部分在場氧化物610下方。在一些實施方式中，n型井654中的p型摻雜劑濃度和n型摻雜區域662中的n型摻雜劑濃度之間的差可以小於三個數量級。換句話說，n型井654中的p型摻雜劑濃度高於n型摻雜區域662中的n型摻雜劑濃度，並且低於n型摻雜區域662中的n型摻雜劑濃度的約一千倍。在一些實施方式中，n型井654中的p型摻雜劑濃度與n型摻雜區域662中的p型摻雜劑濃度之間的差可以小於兩個數量級。換句話說，n型井654中的p型摻雜劑濃度高於n型摻雜區域662中的n型摻雜劑濃度，並且低於n型摻雜區域662中的n型摻雜劑濃度的約一百倍。
在步驟S26，在半導體基材651上形成閘極結構647。閘極結構647包括形成在半導體基材651上的閘極電介質640，以及形成在閘極電介質640上的閘極電極645。閘極電介質640具有覆蓋n型摻雜區域662的第一部分，以及覆蓋n型井654的第二部分。在一些實施方式 中，n型摻雜區域662的n型摻雜劑可擴散到閘極電介質640中。
在步驟S27，可以在深P型井652中形成汲極628，並在n型井654的上部部分中形成源極。該源極具有兩個相反摻雜的區域624和626，兩者都形成在n型井654的上部部分中。源極的第一區域624和汲極628可以具有第一導電類型，並且源極的第二區域626可以具有第二導電類型。作為示例而非限制，源極的第一區域624和汲極628包括p型摻雜劑，例如，硼(B)並且源極的第二區域626包括n型摻雜劑，例如，磷(P)或砷(As)。替代地，源極可以具有一個電導類型。源極和汲極可以位於閘極結構647的兩側。在一些實施方式中，源極的第一區域624中的p型摻雜劑濃度高於n型摻雜區域662中的n型摻雜劑濃度。更詳細地，源極的第一區域624中的p型摻雜劑濃度與n型摻雜區域662中的n型摻雜劑濃度之間的差可以小於五個、四個、或三個數量級。在一些實施方式中，源極的第二區域626中的n型摻雜劑濃度高於n型摻雜區域662中的n型摻雜劑濃度。更詳細地，源極的第二區域626中的n型摻雜劑濃度和n型摻雜區域662中的n型摻雜劑濃度之間的差可以小於五個、四個、或三個數量級。在一些實施方式中，汲極628中的p型摻雜劑濃度高於n型摻雜區域662中的n型摻雜劑濃度。更詳細地，汲極628中的p型摻雜劑濃度和n型摻雜區域662中的n型摻雜劑濃度之間的差可以小於五個、四個、或三 個數量級。
在步驟S28，在層間電介質(ILD)層696中形成接觸件616、614和618，以接觸閘極結構647、汲極628、以及源極的區域624和626。例如，在ILD層196中形成開口，並然後在開口中沉積導電材料。通過使用CMP製程去除開口外部的導電材料的多餘部分，同時在開口中保留部分以用作接觸件616、614和618。在一些實施方式中，接觸件616、614和618可以由鎢、鋁、銅、或其他合適的材料製成。在第16圖中，接觸件616電連接到閘極結構647，接觸件614連接到汲極628，並且接觸件618連接到源極的區域624和626。
根據前述實施方式，可以看出，本公開在製造半導體元件中提供了優點。然而，應當理解，其他實施方式可以提供附加的優點，並且不一定在本文中公開了所有優點。橫向擴散金屬氧化物半導體電晶體的擊穿電壓受到電場峰值的限制，該電場峰值可能發生在場氧化物的鳥嘴附近，並且該電場峰值可能導致器件擊穿故障。舉例來說，當深n型井(DNW)尚未通過p型半導體基材被完全耗盡時，可能會發生器件擊穿故障，這是因為在場氧化物的鳥嘴的附近n型摻雜劑濃度高於p型摻雜劑濃度，這進而對電場產生不利影響。當深N型井中的n型摻雜劑濃度降低以在鳥嘴附近達到電荷平衡時，可以改善峰值電場。然而，這將導致漂移區域的擊穿，並降低橫向擴散金屬氧化物半導體電晶體的擊穿電壓。
因此，一個優點是在將p型摻雜劑注入到深n型井中的p型摻雜區域(即第5圖所示的靠近源極區域的場氧化物的鳥嘴附近)中，使得源極區域附近的p型摻雜劑濃度增加，從而達到電荷平衡。因此，可以減小電場峰值，從而實現橫向擴散金屬氧化物半導體電晶體的改善的擊穿電壓。
在一些實施方式中，一種用於製造半導體元件的方法包括：在半導體基材中形成具有第一導電類型的第一雜質的第一類型深井；將第二導電類型的第二雜質摻雜到第一類型深井中，以形成第二類型摻雜區域，其中，第一類型深井中的第一雜質的濃度高於第二類型摻雜區域中的第二雜質的濃度，但是低於第二類型摻雜區域中的第二雜質的濃度的約十倍；形成部分嵌入在半導體基材中的場氧化物，該場氧化物從第二類型摻雜區域的第一側橫向延伸；在第一類型深井中並且在第二類型摻雜區域的與第二類型摻雜區域的第一側相對的第二側上形成第二導電類型的第二類型井；形成橫向延伸超過第二類型摻雜區域的第一側和第二側的閘極結構；在第二類型井中形成源極區域，並且在第一類型深井中形成汲極區域，其中，場氧化物在第二類型摻雜區域和汲極區域之間橫向延伸。
在一些實施方式中，一種用於製造半導體元件的方法包括：在半導體基材中形成深n型井；在深n型井之上形成圖案化掩模層；適當地利用圖案化掩模層，將p型摻雜劑摻雜到深n型井中以形成p型摻雜區域；對半導體基 材進行退火以加深深n型井和p型摻雜區域；在對半導體基材進行退火之後，對深n型井的一部分和p型摻雜區域的一部分進行氧化，以形成場氧化物；在深n型井中形成p型井，其中，p型摻雜區域橫向位於p型井和場氧化物之間；形成跨p型摻雜區域從p型井延伸到場氧化物的閘極結構；在p型井中形成源極區域，並且在深n型井中形成汲極區域。
在一些實施方式中，一種半導體元件包括：半導體基材、深n型井、場氧化物、閘極結構、p型摻雜區域、源極區域和汲極區域。深n型井在半導體基材中。場氧化物部分嵌入在深n型井中，並且在與半導體基材的頂表面基本齊平的位置具有尖端拐角。閘極結構在場氧化物上，並且橫向延伸超過場氧化物的尖端拐角。p型摻雜區域在深n型井中，並且與場氧化物的尖端拐角交界。源極區域和汲極區域至少部分地被p型摻雜區域和場氧化物橫向分開。
以上概述了若干實施方式的特徵，使得本領域技術人員可以更好地理解本公開的各方面。本領域技術人員應當理解，他們可以容易地使用本公開作為設計或修改其他製程和結構以實現本文介紹的實施方式的相同目的和/或實現本文介紹的實施方式的相同優點的基礎。本領域技術人員還應該認識到，這樣的等同構造不脫離本公開的精神和範圍，並且他們可以在不脫離本公開的精神和範圍的情況下在本文中進行各種改變、替換和變更。
在一些實施方式中，用於製造半導體元件的方法， 包括：在半導體基材中形成具有第一導電類型的第一雜質的第一類型深井；將第二導電類型的第二雜質摻雜到第一類型深井中，以形成第二類型摻雜區域，其中，第一類型深井中的第一雜質的濃度高於第二類型摻雜區域中的第二雜質的濃度，但是低於第二類型摻雜區域中的第二雜質的濃度的約十倍；形成部分嵌入在半導體基材中的場氧化物，場氧化物從第二類型摻雜區域的第一側橫向延伸；在第一類型深井中並且在第二類型摻雜區域的與第二類型摻雜區域的第一側相對的第二側上形成第二導電類型的第二類型井；形成橫向延伸超過第二類型摻雜區域的第一側和第二側的閘極結構；以及在第二類型井中形成源極區域，並且在第一類型深井中形成汲極區域，其中，場氧化物在第二類型摻雜區域和汲極區域之間橫向延伸。
在一些實施方式中，第一導電類型為n型，並且第二雜質為p型。
在一些實施方式中，第二雜質包括硼。
在一些實施方式中，第二雜質的濃度大於約1.0×1012原子/釐米3。
在一些實施方式中，第二類型井中的第二導電類型的摻雜劑濃度高於第二類型摻雜區域中的第二雜質的濃度，但是低於第二類型摻雜區域中的第二雜質的濃度的約一百倍。
在一些實施方式中，源極區域中的第一導電類型的摻雜劑濃度高於第二類型摻雜區域中的第二雜質的濃度， 但是低於第二類型摻雜區域中的第二雜質的濃度的約十萬倍。
在一些實施方式中，汲極區域中的第一導電類型的摻雜劑濃度高於第二類型摻雜區域中的第二雜質的濃度，但是低於第二類型摻雜區域中的第二雜質的濃度的約十萬倍。
在一些實施方式中，用於製造半導體元件的方法，還包括：在場氧化物下方形成p頂部區域，其中，p頂部區域中的第二導電類型的摻雜劑濃度高於第二類型摻雜區域中的第二雜質的濃度，但是低於第二類型摻雜區域中的第二雜質的濃度的約一百倍。
在一些實施方式中，形成場氧化物被執行為使得第二類型摻雜區域的第二雜質擴散到場氧化物中。
在一些實施方式中，用於製造半導體元件的方法，還包括：在摻雜第二雜質之後並且在形成場氧化物之前，對半導體基材進行退火。
在一些實施方式中，用於製造半導體元件的方法，包括：在半導體基材中形成深n型井；在深n型井之上形成圖案化掩模層；適當地利用圖案化掩模層，將p型摻雜劑摻雜到深n型井中以形成p型摻雜區域；對半導體基材進行退火以加深深n型井和p型摻雜區域；在對半導體基材進行退火之後，對深n型井的一部分和p型摻雜區域的一部分進行氧化，以形成場氧化物；在深n型井中形成p型井，其中，p型摻雜區域橫向位於p型井和場氧化物之 間；形成跨p型摻雜區域從p型井延伸到場氧化物的閘極結構；以及在p型井中形成源極區域，並且在深n型井中形成汲極區域。
在一些實施方式中，在對半導體基材進行退火完成之後，p型摻雜區域的最底部位置高於場氧化物的底表面。
在一些實施方式中，在對半導體基材進行退火完成之後，p型摻雜區域的最底部位置低於場氧化物的底表面但是高於p型井的最底部位置。
在一些實施方式中，在對半導體基材進行退火完成之後，p型摻雜區域的最底部位置低於p型井的最底部位置但是高於深n型井的最底部位置。
在一些實施方式中，在對半導體基材進行退火完成之後，場氧化物正下方的深n型井的最底部位置低於p型摻雜區域正下方的深n型井的最底部位置。
在一些實施方式中，形成閘極結構被執行為使得p型摻雜區域的p型摻雜劑擴散到閘極結構的閘極電介質中。
在一些實施方式中，半導體元件，包括：深n型井，在半導體基材中；場氧化物，部分嵌入在深n型井中，並且在與半導體基材的頂表面基本齊平的位置具有尖端拐角；閘極結構，在場氧化物上，並且橫向延伸超過場氧化物的尖端拐角；p型摻雜區域，在深n型井中，並且與場氧化物的尖端拐角交界；以及源極區域和汲極區域，至少部分地被p型摻雜區域和場氧化物橫向分開。
在一些實施方式中，深n型井中的n型摻雜劑的濃度高於p型摻雜區域中的p型摻雜劑的濃度，但是低於p型摻雜區域中的p型摻雜劑的濃度的約十倍。
在一些實施方式中，源極區域正下方的深n型井的最底部位置低於p型摻雜區域正下方的深n型井的最底部位置。
在一些實施方式中，場氧化物正下方的深n型井的最底部位置低於p型摻雜區域正下方的深n型井的最底部位置。
M1:方法
S10-S18:步驟

Claims (10)

  1. 一種半導體元件的製造方法，包括：在一半導體基材中形成具有一第一導電類型的一第一雜質的一第一類型深井；將一第二導電類型的一第二雜質摻雜到該第一類型深井中，以形成一第二類型摻雜區域，其中，該第一類型深井中的該第一雜質的濃度高於該第二類型摻雜區域中的該第二雜質的濃度，但是低於該第二類型摻雜區域中的該第二雜質的濃度的約十倍；形成部分嵌入在該半導體基材中的一場氧化物，該場氧化物從該第二類型摻雜區域的一第一側橫向延伸，該場氧化物部分嵌入在該第二類型摻雜區域中；在該第一類型深井中並且在該第二類型摻雜區域的與該第二類型摻雜區域的該第一側相對的一第二側上形成該第二導電類型的一第二類型井；形成橫向延伸超過該第二類型摻雜區域的該第一側和該第二側的一閘極結構；以及在該第二類型井中形成一源極區域，並且在該第一類型深井中形成一汲極區域，其中，該場氧化物在該第二類型摻雜區域和該汲極區域之間橫向延伸。
  2. 如請求項1所述之製造方法，其中該第二類型井中的該第二導電類型的摻雜劑濃度高於該第二類型摻雜區域中的該第二雜質的濃度，但是低於該第二類型摻雜 區域中的該第二雜質的濃度的約一百倍。
  3. 如請求項1所述之製造方法，其中該源極區域中的該第一導電類型的摻雜劑濃度高於該第二類型摻雜區域中的該第二雜質的濃度，但是低於該第二類型摻雜區域中的該第二雜質的濃度的約十萬倍。
  4. 如請求項1所述之製造方法，其中該汲極區域中的該第一導電類型的摻雜劑濃度高於該第二類型摻雜區域中的該第二雜質的濃度，但是低於該第二類型摻雜區域中的該第二雜質的濃度的約十萬倍。
  5. 如請求項1所述之製造方法，還包括：在該場氧化物下方形成一p頂部區域，其中，該p頂部區域中的該第二導電類型的摻雜劑濃度高於該第二類型摻雜區域中的該第二雜質的濃度，但是低於該第二類型摻雜區域中的該第二雜質的濃度的約一百倍。
  6. 如請求項1所述之製造方法，還包括：在摻雜該第二雜質之後並且在形成該場氧化物之前，對該半導體基材進行退火。
  7. 一種半導體元件的製造方法，包括：在一半導體基材中形成一深n型井； 在該深n型井之上形成一圖案化掩模層；適當地利用該圖案化掩模層，將p型摻雜劑摻雜到該深n型井中以形成一p型摻雜區域；對該半導體基材進行退火以加深該深n型井和該p型摻雜區域；在對該半導體基材進行退火之後，對該深n型井的一部分和該p型摻雜區域的一部分進行氧化，以形成一場氧化物，該場氧化物部分嵌入在該p型摻雜區域中；在該深n型井中形成一p型井，其中，該p型摻雜區域橫向位於該p型井和該場氧化物之間；形成跨該p型摻雜區域從該p型井延伸到該場氧化物的一閘極結構；以及在該p型井中形成一源極區域，並且在該深n型井中形成一汲極區域。
  8. 如請求項7所述之製造方法，其中在對該半導體基材進行退火完成之後，該場氧化物正下方的該深n型井的一最底部位置低於該p型摻雜區域正下方的深n型井的一最底部位置。
  9. 一種半導體元件，包括：一半導體基材；一深n型井，在該半導體基材中；一場氧化物，部分嵌入在該深n型井中，並且在與該 半導體基材的一頂表面基本齊平的位置具有一尖端拐角；一閘極結構，在該場氧化物上，並且橫向延伸超過該場氧化物的該尖端拐角；一p型摻雜區域，在該深n型井中，並且與該場氧化物的該尖端拐角交界，其中該場氧化物部分嵌入在該p型摻雜區域中；以及一源極區域和汲極區域，至少部分地被該p型摻雜區域和該場氧化物橫向分開。
  10. 如請求項9所述之半導體元件，其中該源極區域正下方的該深n型井的一最底部位置低於該p型摻雜區域正下方的該深n型井的一最底部位置。
TW110124136A 2020-08-21 2021-06-30 半導體元件及其製造方法 TWI793660B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010847981.9 2020-08-21
CN202010847981.9A CN113764281A (zh) 2020-08-21 2020-08-21 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
TW202230473A TW202230473A (zh) 2022-08-01
TWI793660B true TWI793660B (zh) 2023-02-21

Family

ID=78785592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124136A TWI793660B (zh) 2020-08-21 2021-06-30 半導體元件及其製造方法

Country Status (3)

Country Link
US (3) US11302809B2 (zh)
CN (1) CN113764281A (zh)
TW (1) TWI793660B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201128774A (en) * 2010-02-01 2011-08-16 Richtek Technology Corp LDMOS device having increased punch-through voltage and method for making same
US20140167158A1 (en) * 2012-12-17 2014-06-19 Founder Microelectronics International Co., Ltd. Integrated device and method for fabricating the integrated device
US20140179079A1 (en) * 2012-12-25 2014-06-26 Richtek Technology Corporation, R.O.C. Manufacturing method of lateral double diffused metal oxide semiconductor device
US20150041891A1 (en) * 2013-08-09 2015-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-High Voltage Laterally-Diffused MOS Devices and Methods of Forming the Same
US20200075759A1 (en) * 2018-08-31 2020-03-05 Alpha And Omega Semiconductor (Cayman) Ltd. Integration of hvldmos with shared isolation region

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468870B1 (en) * 2000-12-26 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of fabricating a LDMOS transistor
JP5329118B2 (ja) * 2008-04-21 2013-10-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Ｄｍｏｓトランジスタ
KR20110078928A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8436418B2 (en) * 2011-06-20 2013-05-07 United Microelectronics Corp. High-voltage semiconductor device with electrostatic discharge protection
US9450048B2 (en) * 2013-01-09 2016-09-20 Macronix International Co., Ltd. Semiconductor device and manufacturing method and operating method for the same
US9269808B2 (en) * 2014-02-21 2016-02-23 Vanguard International Semiconductor Corporation Method and apparatus for power device with depletion structure
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201128774A (en) * 2010-02-01 2011-08-16 Richtek Technology Corp LDMOS device having increased punch-through voltage and method for making same
US20140167158A1 (en) * 2012-12-17 2014-06-19 Founder Microelectronics International Co., Ltd. Integrated device and method for fabricating the integrated device
US20140179079A1 (en) * 2012-12-25 2014-06-26 Richtek Technology Corporation, R.O.C. Manufacturing method of lateral double diffused metal oxide semiconductor device
US20150041891A1 (en) * 2013-08-09 2015-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-High Voltage Laterally-Diffused MOS Devices and Methods of Forming the Same
US20200075759A1 (en) * 2018-08-31 2020-03-05 Alpha And Omega Semiconductor (Cayman) Ltd. Integration of hvldmos with shared isolation region

Also Published As

Publication number Publication date
US11824115B2 (en) 2023-11-21
CN113764281A (zh) 2021-12-07
TW202230473A (zh) 2022-08-01
US20220059692A1 (en) 2022-02-24
US20240047575A1 (en) 2024-02-08
US20220231166A1 (en) 2022-07-21
US11302809B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
US8461647B2 (en) Semiconductor device having multi-thickness gate dielectric
TWI590457B (zh) 半導體裝置及其製造方法
CN107425057B (zh) 包括在衬底中设有栅极电极区的晶体管的半导体结构及其形成方法
US8278683B2 (en) Lateral insulated gate bipolar transistor
US8940609B2 (en) MOS device and method of manufacturing the same
US11502164B2 (en) Method of manufacturing semiconductor integrated circuit
US20200365727A1 (en) Drain extended transistor with trench gate
US8946805B2 (en) Reduced area single poly EEPROM
US9831340B2 (en) Semiconductor structure and associated fabricating method
US20230378323A1 (en) Semiconductor device and manufacturing method thereof
TW202145565A (zh) 半導體裝置和其製造方法
KR100922557B1 (ko) Ｃｍｏｓ 트랜지스터 및 그 제조 방법
US11942541B2 (en) Semiconductor device and method for forming the same
TWI793660B (zh) 半導體元件及其製造方法
TWI643348B (zh) 半導體裝置及其製造方法
TWI765757B (zh) 半導體元件及其製造方法
TWI495104B (zh) 金屬氧化半導體元件及其製造方法
US20230207694A1 (en) Semiconductor device and manufacturing method thereof
JP2019046875A (ja) 半導体装置およびその製造方法
CN116454122A (zh) 用于高压操作的gaa ldmos结构