TWI787004B - 具有可程式化單元的半導體元件及其製備方法 - Google Patents

具有可程式化單元的半導體元件及其製備方法 Download PDF

Info

Publication number
TWI787004B
TWI787004B TW110147967A TW110147967A TWI787004B TW I787004 B TWI787004 B TW I787004B TW 110147967 A TW110147967 A TW 110147967A TW 110147967 A TW110147967 A TW 110147967A TW I787004 B TWI787004 B TW I787004B
Authority
TW
Taiwan
Prior art keywords
axis portion
disposed
branch drain
drain region
short
Prior art date
Application number
TW110147967A
Other languages
English (en)
Other versions
TW202312441A (zh
Inventor
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI787004B publication Critical patent/TWI787004B/zh
Publication of TW202312441A publication Critical patent/TW202312441A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本揭露提供一種半導體元件以及該半導體元件的製備方法。該半導體元件具有一第一介電層，設置在一基底上；第一/第二上短軸部，沿著一第一方向延伸、相互間隔設置以及設置在該第一介電層上；一共同源極區，設置在該基底中並鄰近該第一/第二上短軸部；一第一分支汲極區，設置在該基底中、鄰近該第一上短軸部並沿一第二方向遠離該共同源極區設置，該第一上短軸部夾置在其間，該第二方向垂直於該第一方向；一第二分支汲極區，設置在該基底中、鄰近該第二上短軸部並沿該第二方向遠離該共同源極區設置，該第二上短軸部夾置在其間；以及一上電極，設置在該第一介電層上且地形結構上設置在該第一分支汲極區與該第二分支汲極區上。該上電極、該第一介電層以及該第一/第二分支汲極區一起配置成一可程式化單元。

Description

具有可程式化單元的半導體元件及其製備方法
本申請案主張2021年9月1日申請之美國正式申請案第17/464,619號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件及該半導體元件的製備方法。特別是有關於一種具有可程式化單元的半導體元件以及該半導體元件的製備方法。
半導體元件使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的尺寸逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的製程期間，增加不同的問題，且如此的問題在數量與複雜度上持續增加。因此，仍然持續著在達到改善品質、良率、效能與可靠度以及降低複雜度方面的挑戰。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件，包括一第一介電層，設置在一基底上；一第一上短軸部以及一第二上短軸部，沿著一第一方向延伸、相互間隔設置以及設置在該第一介電層上；一第一共同源極區，設置在該基底中並鄰近該第一上短軸部以及該第二上短軸部；一第一分支汲極區，設置在該基底中、鄰近該第一上短軸部，且沿一第二方向遠離該第一共同源極區設置，該第一上短軸部夾置在其間，該第二方向垂直於該第一方向；一第一分支汲極區，設置在該基底中、鄰近該第二上短軸部，且沿該第二方向遠離該第一共同源極區設置，該第二上短軸部夾置在其間；以及一上電極，設置在該第一介電層上，且地形結構上設置在該第一分支汲極區與該第二分支汲極區上。該上電極、該第一介電層、該第一分支汲極區以及該第二分支汲極區一起配置成一第一可程式化單元。
在一些實施例中，該半導體元件還包括一第一長軸部以及一第二長軸部。該第一長軸部設置在該第一介電層上、沿著該第二方向延伸，並連接到該第一上短軸部的一左端。該第二長軸部設置在該第一介電層上、沿著該第二方向延伸，並連接到該第二上短軸部的一右端。
在一些實施例中，該半導體元件還包括一第一下短軸部、一第二下短軸部、一第二共同源極區以及一第二可程式化單元。該第一下短軸部設置在該第一介電層上、平行該第一上短軸部，並連接到該第一長軸部。該第二下短軸部設置在該第一介電層上、平行該第二上短軸部、連接到該第二長軸部，且沿該第一方向遠離該第一下短軸部設置。該第二共同源極區設置在該基底中、與該第一共同源極區分隔開設置，並鄰近該第一下短軸部以及該第二下短軸部。該第二可程式化單元沿著該第二方向與該第一可程式化單元分隔開設置，並包括一第一分支汲極區，設置在該基 底中、鄰近該第一下短軸部，且沿該第二方向遠離該第二共同源極區設置，該第一下短軸部夾置在其間；一第二分支汲極區，設置在該基底中、鄰近該第二下短軸部，且沿該第二方向遠離該第二共同源極區設置，該第二下短軸部夾置在其間；以及一上電極，設置在該第一介電層上，且地形結構上設置在該第一分支汲極區與該第二分支汲極區上。
在一些實施例中，該半導體元件還包括一上接觸點，設置在該第一可程式化單元的的該上電極上。
在一些實施例中，該上接觸點的一寬度小於該第一可程式化單元的第一分支汲極區與該第二分支汲極區之間的一水平距離。
在一些實施例中，該上接觸點的一長度大於或等於該第一可程式化單元之該上電極的一寬度。
在一些實施例中，該半導體元件還包括一上導電層，設置在該上接觸點上並沿著該第一方向延伸。
在一些實施例中，該半導體元件還包括複數個第二間隙子，設置在該上導電層的各側壁上；其中該複數個第二間隙子包括氧化矽、氮化矽、氮氧化矽或氧化氮化矽。
在一些實施例中，該半導體元件還包括一源極接觸點，設置在該第一共同源極區上。
在一些實施例中，該半導體元件還包括一位元線，設置在該源極接觸點，且沿著該第一方向延伸。
在一些實施例中，該上電極的一寬度大於或等於該源極接觸點的一寬度。
在一些實施例中，該半導體元件還包括一第三上短軸部、 一第四上短軸部、一第二共同源極區以及一第二可程式化單元。該第三上短軸部設置在該第一介電層上、沿該第一方向遠離該第二上短軸部設置，該第二長軸部夾置在其間，以及沿著該第一方向延伸。該第四上短軸部設置在該第一介電層上、沿該第一方向與該第三上短軸部分隔開設置，且沿著該第一方向延伸；其中該第二共同源極區設置在該基底中並鄰近該第三上短軸部與該第四上短軸部設置。該第二可程式化單元沿著該第一方向與該第一可程式化單元分隔開設置並包括一第一分支汲極區，設置在該基底中、鄰近該第三上短軸部，且沿該第二方向遠離該第二共同源極區設置，該第三上短軸部夾置在其間；一第二分支汲極區，設置在該基底中、鄰近該第四上短軸部，且沿該第二方向遠離該第二共同源極區設置，該第四上短軸部夾置在其間；以及一上電極，設置在該第一介電層上且地形結構上設置在該第一分支汲極區與該第二分支汲極區上。
在一些實施例中，該半導體元件還包括一第一上接觸點、一第二上接觸點以及一上導電層。該第一上接觸點設置在該第一可程式化單元的該上電極上。該第二上接觸點設置在該第二可程式化單元的該上電極上。該上導電層沿著該第一方向的延伸，並設置在該第一上接觸點與該第二上接觸點上。
在一些實施例中，該半導體元件還包括一第一源極接觸點、一第二源極接觸點以及一位元線。該第一源極接觸點設置在該第一共同源極區上。該第二源極接觸點設置在該第二共同源極區上。該位元線沿著該第一方向延伸，並設置在該第一源極接觸點與該第二源極接觸點上。
在一些實施例中，該第一源極接觸點的一寬度大於該第一上接觸點的一寬度。
在一些實施例中，該第一源極接觸點的一寬度大於或等於該第一可程式化單元的該第一分支汲極區與該第二分支汲極區之間的一距離。
本揭露之另一實施例提供一種半導體元件的製備方法，包括形成一共同源極區、一第一分支汲極區以及一第二分支汲極區在一基底中；其中該第一分支汲極區與該第二分支汲極區相互平行，且均與該共同源極區分隔開；形成一第一介電層在該第一上；形成一第一上短軸部以及一第二上短軸部在該第一介電層上；其中該第一上短軸部與該第二上短軸部沿著一第一方向延伸且相互分隔開；其中該第一上短軸部設置在該共同源極區與該第一分支汲極區之間，且該第二上短軸部設置在該共同源極區與該第二分支汲極區之間；以及形成一上電極在該第一介電層上，且地形結構上設置在該第一分支汲極區與該第二分支汲極區上。該第一分支汲極區、該第二分支汲極區、該第一介電層與該上電極一起配置成一可程式化單元。
在一些實施例中，該半導體元件的製備方法還包括：形成一上接觸點在該上電極上；沿著該第一方向形成一源極接觸點在該共同源極區上；形成一上導電層在該上接觸點上並沿著該第一方向延伸；以及形成一位元線在該源極接觸點上並沿著該第一方向延伸。
在一些實施例中，該上電極與該第一上短軸部同時形成。
在一些實施例中，該上接觸點與該源極接觸點同時形成。
由於本揭露該半導體元件的設計，該可程式化單元的電阻(resistance)可藉由控制啟動的(例如電壓施加的)字元線結構之數量進行調整。此外，藉由使用該等上導電層以及該等位元線，而該等上導電層同時 耦接到多個可程式化單元，其可能對該等可程式化單元個別地控制程式化狀態(熔斷或否)以及電阻狀態(resistance state)。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:製備方法
101:基底
103:絕緣層
105:第一層間介電層
107:第二層間介電層
109:第一間隙子
111:第二間隙子
211:共同源極區
213:共同源極區
215:共同源極區
217:共同源極區
221:共同源極區
223:共同源極區
225:共同源極區
227:共同源極區
231:第一分支汲極區
233:第一分支汲極區
235:第一分支汲極區
237:第一分支汲極區
241:第一分支汲極區
243:第一分支汲極區
245:第一分支汲極區
247:第一分支汲極區
251:第二分支汲極區
253:第二分支汲極區
255:第二分支汲極區
257:第二分支汲極區
261:第二分支汲極區
263:第二分支汲極區
265:第二分支汲極區
267:第二分支汲極區
271:第一介電層
311:上電極
313:上電極
315:上電極
317:上電極
321:上電極
323:上電極
325:上電極
327:上電極
351:上接觸點
353:上接觸點
355:上接觸點
357:上接觸點
361:上接觸點
363:上接觸點
365:上接觸點
367:上接觸點
371:源極接觸點
373:源極接觸點
375:源極接觸點
377:源極接觸點
381:源極接觸點
383:源極接觸點
385:源極接觸點
387:源極接觸點
411:上導電層
413:上導電層
421:位元線
423:位元線
511:第一字元線結構
513:第一字元線結構
513L:第一長軸部
513LS:第一下短軸部
513US:第一上短軸部
515:第一字元線結構
515L:第一長軸部
515LS:第一下短軸部
515US:第一上短軸部
517:第一字元線結構
521:第二字元線結構
523:第二字元線結構
523L:第二長軸部
523LS:第二下短軸部
523US:第二上短軸部
525:第二字元線結構
525L:第二長軸部
525LS:第二下短軸部
525US:第二上短軸部
527:第二字元線結構
811:預製主動區
813:預製主動區
821:預製主動區
823:預製主動區
831:預製主動區
833:預製主動區
841:預製主動區
843:預製主動區
851:第一遮罩層
853:第一遮罩層
H1:水平距離
L1:長度
PU1:可程式化單元
PU2:可程式化單元
PU3:可程式化單元
PU4:可程式化單元
PU5:可程式化單元
PU6:可程式化單元
PU7:可程式化單元
PU8:可程式化單元
S11:步驟
S13:步驟
S15:步驟
S17:步驟
W1:寬度
W2:寬度
W3:寬度
W4:寬度
X:方向
Y:方向
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號指相同的元件。
圖1是流程示意圖，例示本揭露一實施例之半導體元件的製備方法。
圖2是頂視示意圖，例示本揭露一實施例之中間半導體元件。
圖3是剖視示意圖，例示本揭露一實施例之中間半導體元件。
圖4是頂視示意圖，例示本揭露一實施例之中間半導體元件。
圖5到圖8是剖視示意圖，例示本揭露一實施例之各中間半導體元件。
圖9是頂視示意圖，例示本揭露一實施例之中間半導體元件。
圖10到圖15是剖視示意圖，例示本揭露一實施例之各中間半導體元件。
圖16是頂視示意圖，例示本揭露一實施例之中間半導體元件。
圖17到圖18是剖視示意圖，例示本揭露一實施例之中間半導體元 件。
圖19是頂視示意圖，例示本揭露一實施例之中間半導體元件。
圖20到圖22是剖視示意圖，例示本揭露一實施例之各中間半導體元件。
圖23是剖視示意圖，例示本揭露一實施例之中間半導體元件。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可 能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」可被使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，為精確地相同的、相等的，或是平坦的，或者是其可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異可因為製造流程而發生。
在本揭露中，一半導體元件通常意指可藉由利用半導體特 性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，均包括在半導體元件的範疇中。
應當理解，在本揭露的描述中，上方(above)(或之上(up))對應Z方向箭頭的該方向，而下方(below)(或之下(down))對應Z方向箭頭的相對方向。
圖1是流程示意圖，例示本揭露一實施例之半導體元件的製備方法10。圖2是頂視示意圖，例示本揭露一實施例之中間半導體元件。圖3是剖視示意圖，例示本揭露一實施例沿著圖2之剖線A-A’及剖線B-B’製備半導體元件之部分流程。
請參考圖1到圖8，在步驟S11，複數個共同源極區211、213、215、217、221、223、225、227、複數個第一分支汲極區231、233、235、237、241、243、245、247以及複數個第二分支汲極區251、253、255、257、261、263、265、267可形成在一基底101中，且一第一介電層271可形成在基底101上。
請參考圖2及圖3，基底101可為一塊狀(bulk)半導體基底、一多層或梯度基底(gradient substrate)、或類似物。基底101可包括一半導體材料，例如一元素半導體、一化合物或合金半導體或其組合，而元素半導體體例如矽或鍺，化學物或金屬半導體例如碳化矽、矽鍺、砷化鎵、磷化鎵、磷化砷化鎵(gallium arsenide phosphide)、砷化鋁銦(aluminum gallium arsenide)、砷化鎵銦(gallium indium arsenide)、砷化銦、磷化鎵銦、磷化銦、銻化銦(indium antimonide)或是磷化砷化鎵銦(gallium indium arsenide phosphide)。基底101可為摻雜或未摻雜。
請參考圖2及圖3，一絕緣層103可形成在基底101中。舉例來說，絕緣層103可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻氟矽酸鹽(fluoride-doped silicate)。絕緣層103可界定複數個預製主動區(pre-active regions)811、813、821、823、831、833、841、843的多個區域。
應當理解，在本揭露中，氮氧化矽表示一物質(substance)，其包含矽、氮以及氧，且氧的一含量大於氮的一含量。氧化氮化矽表示一物質，其包含矽、氧以及氮，且氮的一含量大於氧的一含量。
請參考圖2及圖3，可執行一植入製程以形成複數個預製主動區811、813、821、823、831、833、841、843在基底101中，並被絕緣層103所圍繞。植入製程的摻雜物可包括p型雜質(摻雜物)或是n型雜質(摻雜物)。該等p型雜質可添加到一本質半導體，以產生多個價電子的缺陷。在一含矽基底中，該等p型摻雜物(即雜質)的例子包括硼、鋁、鎵及銦，但並不以此為限。該等n型雜質可添加到一本質半導體，以貢獻多個自由電子到該本質半導體。在一含矽基底中，n型摻雜度(即雜質)的例子包括銻、砷及磷，但並不以此為限。在植入製程之後，複數個預製主動區811、813、821、823、831、833、841、843可具有一電類型，例如n型或p型。在本實施例中，複數個預製主動區811、813、821、823、831、833、841、843的電類型可為p型。
複數個預製主動區811、813、821、823、831、833、841、843可沿著方向(或維度)X及方向(或維度)Y而交錯配置。意即，沿 著方向X或方向Y，相鄰的該等預製主動區可相隔一大致相同距離。在頂視示意圖中，預製主動區811、821、831、841的較上一列可具有一U形輪廓。在一頂視示意圖中，預製主動區813、823、833、843的較下一列可具有一反U形輪廓。
圖4是頂視示意圖，例示本揭露一實施例之中間半導體元件。圖5及圖6是剖視示意圖，例示本揭露一實施例製備半導體元件之部分流程沿著圖4之剖線A-A’與B-B’以及剖線C-C’與D-D’的剖面。
請參考圖4到圖6，複數個第一遮罩層851、853可形成在基底101上。複數個第一遮罩層851、853可沿著方向X延伸，並可相互分隔開。在一頂視示意圖中，第一遮罩層851可跨經預製主動區811、821、831、841的較上一列，以將每一個預製主動區811、821、831、841分隔成多個上部以及多個下部，同時覆蓋預製主動區811、821、831、841在第一遮罩層851下方的該等部分。據此，第一遮罩層853可跨經預製主動區811、821、831、841的較下一列，以將每一個預製主動區813、823、833、843分隔成多個上部以及多個下部，同時覆蓋預製主動區813、823、833、843在第一遮罩層853下方的該等部分。
請參考圖4到圖6，可執行包括n型摻雜物的一植入製程，其與預製主動區811、813、821、823、831、833、841、843的電類型相反，以摻雜複數個預製主動區811、813、821、823、831、833、841、843的該等為遮罩部分。在植入製程之後，預製主動區811、821、831、841的該等上部可分別且對應轉變成複數個第一分支汲極區231、233、235、237以及複數個第二分支汲極區251、253、255、257。預製主動區811、821、831、841的該等下部可分別且對應轉變成複數個共同源極區 211、213、215、217。預製主動區813、823、833、843的該等上部可分別且對應轉變成複數個共同源極區221、223、225、227。預製主動區813、823、833、843的該等下部可分別且對應轉變成複數個第一分支汲極區241、243、245、247以及複數個第二分支汲極區261、263、265、267。在植入製程之後，可移除複數個第一遮罩層851、853。
為了簡潔、清楚以及便於描述起見，僅描述一些共同源極區、一些第一分支汲極區以及一些第二分支汲極區。
在一頂視示意圖中，共同源極區213可具有一U形輪廓。U形輪廓的兩個分支部分可同時接觸第一遮罩層851的下側。在一剖視示意圖中，U形輪廓的兩個分支部分可接觸在第一遮罩層851下方之餘留的預製主動區821的其中一側。
在一些實施例中，在一頂視示意圖中，共同源極區213可具有沿著方向X延伸的一線形輪廓(或一棒形輪廓)。線形輪廓的其中一側可接觸第一遮罩層851的下側。
在一頂視示意圖中，共同源極區227可具有一反U形輪廓。反U形輪廓的二分支部分可同時接觸第一遮罩層853的上側。在一剖視示意圖中，反U形輪廓的二分支部分可接觸餘留之預製主動區843在第一遮罩層853下方的其中一側。
在一些實施例中，在一頂視示意圖中，共同源極區227可具有一線形輪廓，沿著方向X延伸。線形輪廓的其中一側可接觸第一遮罩層853的上側。
在一頂視示意圖中，第一分支汲極區233與第二分支汲極區253可分別具有線形輪廓。第一分支汲極區233與第二分支汲極區253可 沿著方向Y延伸，並可相互平行。第一分支汲極區233與第二汲極區253可同時接觸第一遮罩層851的上側。意即，第一分支汲極區233與第二汲極區253可分別且對應設置，其間插置具有第一遮罩層851(在頂視示意圖中)或餘留的預製主動區821(在剖視示意圖中)之共同源極區213。詳細而言，第一分支汲區233沿方向Y遠離(或分離)共同源極區213，第一遮罩層851設置在第一分支汲極區233與共同源極區213之間。第二分支汲極區253沿方向Y遠離共同源極區213，第一遮罩層851設置在第二分支汲極區253與共同源極區213之間。應當理解，在本揭露中，第一特徵與第二特徵「相對」是指第一特徵在一定方向上遠離(或分離)第二特徵；並且在第一特徵與第二特徵之間設置一空間或一特徵。
在一頂視示意圖中，第一分支汲極區247與第二分支汲極區267可分別具有線形輪廓。第一分支汲極區247與第二分支汲極區267可沿著方向Y延伸，並可相互平行。第一分支汲極區247與第二分支汲極區267的各上端可同時接觸第一遮罩層853的下側。意即，第一分支汲極區247與第二分支汲極區267可分別且對應設置，其間插置有第一遮罩層853(在一頂視示意圖中)或是餘留的預製主動區843(在一剖視示意圖中)之共同源極區227。詳細而言，第一分支汲極區247沿方向Y遠離共同源極區227，且第一遮罩層853設置在第一分支汲極區247與共同源極區227之間。第二分支汲極區267沿方向Y遠離共同源極區227，並且第一遮罩層853設置在第二分支汲極區267與共同源極區227之間。
其他共同源極區211、215、217、221、223、225、其他第一分支汲極區231、235、237、241、243、245以及其他第二分支汲極區251、255、257、261、263、265可具有類似於或相同於那些所描述的 結構，且在文中不再重複其描述。
圖7及圖8是剖視示意圖，例示本揭露一實施例製備半導體元件之部分流程沿著圖4之剖線A-A’與B-B’以及剖線C-C’與D-D’的剖面。
請參考圖7及圖8，第一介電層271可形成在基底101上。舉例來說，第一介電層271可包含氧化物、氮氧化物、矽酸鹽(例如金屬矽酸鹽)、鋁酸鹽、鈦酸鹽、氮化物、高介電常數的介電材料或其組合。舉例來說，第一介電層271的製作技術可包含適當的沉積製程，例如化學氣相沉積、電漿加強化學氣相沉積、原子層沉積、蒸鍍、化學溶劑沉積或其他適合的沉積製程。第一介電層271的厚度可取決於沉積製程以及所使用之材料的成分與數量而改變。舉例來說，第一介電層271的厚度可介於大約10Å到大約50Å之間。在一些實施例中，第一介電層271可包括多層。舉例來說，第一介電層271可為一氧化物-氮化物-氧化物(ONO)結構。舉另一個例子，第一介電層271可包括一下層以及一上層，該下層包含氧化矽，該上層包含高介電常數的介電材料。
高介電常數之介電材料的例子(具有大於7.0的一介電常數)包括金屬氧化物，例如氧化鉿、氧化矽鉿、氮氧化矽鉿、氧化鑭、氧化鋁鑭、氧化鋯、氧化矽鋯、氮氧化矽鋯、氧化鉭、氧化鈦、鈦酸鍶鋇(barium strontium titanium oxide)、鈦酸鋇(barium titanium oxide)、鈦酸鍶(strontium titanium oxide)、氧化釔、氧化鋁、鉭酸鈧鉛(lead scandium tantalum oxide)、鈮酸鋅鉛(lead zinc niobate)，但並不以此為限。舉例來說，高介電常數的介電材料還可包括多個摻雜物，例如鑭或鋁。
圖9是頂視示意圖，例示本揭露一實施例之中間半導體元 件。圖10到圖12是剖視示意圖，例示本揭露一實施例製備半導體元件之部分流程沿著圖9之剖線A-A’、B-B’、C-C’、D-D’以及剖線E-E’與F-F’的剖面。
請參考圖1及圖9到圖15，在步驟S13，複數個第一字元線結構511、513、515、517、複數個第二字元線結構521、523、525、527以及複數個上電極311、313、315、317、321、323、325、327可形成在第一介電層271上。
請參考圖9到圖12，複數個第一字元線結構511、513、515、517可沿著方向X交錯地設置。意即，沿著方向X，相鄰的第一字元線結構可遠離一大致相同距離。在一頂視示意圖中，複數個第一字元線結構511、513、515、517的一些部分可分別且對應與餘留的預製主動區811、813、821、823、831、833、841、843重疊。
請參考圖9到圖12，複數個第二字元線結構521、523、525、527可沿著方向X而交錯地設置。意即，沿著方向X，相鄰的第二自元線結構可遠離一大致相同距離。在一頂視示意圖中，複數個第二字元線結構521、523、525、527的一些部分可分別且對應與餘留的預製主動區811、813、821、823、831、833、841、843重疊。
在一頂視示意圖中，複數個第一字元線結構511、513、515、517與複數個第二字元線結構521、523、525、527可沿著方向X而交錯地配置。
為了簡潔、清楚以及便於描述，僅描述一些第一字元線結構以及一些第二字元線結構。
在一頂視示意圖中，第一字元線結構513可包括一第一上 短軸部513US、一第一下短軸部513LS以及一第一長軸部513L。第一上短軸部513US可具有一線形輪廓。第一上短軸部513US可沿著方向X延伸，並設置在第一分支汲極區233與共同源極區213之間。在一剖視示意圖中，第一上短軸部513US可形成在餘留的預製主動區821上。
在一頂視示意圖中，第一下短軸部513LS可具有一線形輪廓。第一下短軸部513LS可平行於第一上短軸部513US。第一下短軸部513LS可設置在共同源極區223與第一分支汲極區243之間。在一剖視示意圖中，第一下短軸部513LS可設置在餘留的預製主動區823(圖未示)上。
在一頂視示意圖中，第一長軸部513L可沿著方向Y延伸，並連接到第一上短軸部513US與第一下短軸部513LS的各左端。在一剖視示意圖中，第一長軸部513L可能不會地形結構上設置在共同源極區213、第一分支汲極區233、共同源極區223以及第一分支汲極區243上。意即，在一頂視示意圖中，第一長軸部513L可能不會與共同源極區213、第一分支汲極區233、共同源極區223以及第一分支汲極區243重疊。
在一頂視示意圖中，第二字元線結構523可包括一第二上短軸部523US、一第二下短軸部523LS以及一第二長軸部523L。第二上短軸部523US可具有一線形輪廓。第二上短軸部523US可沿著方向X延伸。第二上短軸部523US可設置在第二分支汲極區253與共同源極區213之間。第二上短軸部523US與第一上短軸部513US可沿著方向X而相對設置。換言之，第二下短軸部523LS沿方向X遠離第一下短軸部513LS。在第二下短軸部523LS與第一下短軸部513LS之間設置有一空間。在一剖視示意圖中，第二上短軸部523US可設置在餘留的預製主動區821上。
在一頂視示意圖中，第二下短軸部523LS可具有一線形輪 廓。第二下短軸部523LS可平行於第二上短軸部523US。第二下短軸部523LS可設置在共同源極區223與第二分支汲極區263之間。第二下短軸部523LS與第一下短軸部513LS可沿著方向X而相對設置。在一剖視示意圖中，第二下短軸部523LS可設置在餘留的預製主動區823上。
在一頂視示意圖中，第二長軸部523L可沿著方向Y延伸，並連接到第二上短軸部523US與第二下短軸部523LS的各右端。在一剖視示意圖中，第二長軸部523L可能不會地形結構上設置在共同源極區213、第二分支汲極區253、共同源極區223以及第二分支汲極區263上。意即，在頂視示意圖中，第二長軸部523L可能不會與共同源極區213、第二分支汲極區253、共同源極區223以及第二分支汲極區263重疊。
在一頂視示意圖中，第一字元線結構515可鄰近第二字元線結構523設置，並可包括一第一上短軸部515US、一第一下短軸部515LS以及一第一長軸部515L。第一上短軸部515US可沿著方向X延伸、與夾置在其間之第二長軸部523L的第二上短軸部523US相對設置，以及設置在第一分支汲極區235與共同源極區215之間。換言之，第一上短軸部515US沿方向X遠離第二上短軸部523US。第二長軸部523L設置在第一上短軸部515US與第二上短軸部523US之間。第一下短軸部515LS可平行於第一上短軸部515US、與夾置在其間之第二長軸部523L的第二下短軸部523LS相對設置，以及設置在共同源極區225噢第一分支汲極區245之間。換言之，第一下短軸部515LS沿方向X遠離第二下短軸部523LS。第二長軸部523L設置在第一下短軸部515LS與第二下短軸部523LS之間。第一長軸部515L可沿著方向Y延伸，並連接到第一上短軸部515US與第一下短軸部515LS的各左端。第一長軸部515L與第二長軸部523L相對設置。 換言之，第一長軸部515L與第二長軸部523L平行。第一長軸部515L沿方向X遠離第二長軸部523L。在第一長軸部515L與第二長軸部523L之間設置有一空間。
在一頂視示意圖中，第二字元線結構525可鄰近第一字元線結構515設置，並可包括一第二上短軸部525US、一第二下短軸部525LS以及一第二長軸部525L。第二上短軸部525US可沿著方向X延伸、與第一上短軸部515US相對設置，以及設置在第二分支汲極區255與共同源極區215之間。換言之，第二下短軸部525LS沿方向X遠離第一下短軸部515LS。在第二下短軸部525LS與第一下短軸部515LS之間設置有一空間。第二下短軸部525LS可平行於第二上短軸部525US、與第一下短軸部515LS相對設置，以及設置在共同源極區225與第二分支汲極區265之間。換言之，第二下短軸部525LS沿方向X遠離第一下短軸部515LS。在第二下短軸部525LS與第一下短軸部515LS之間設置有一空間。第二長軸部525L可沿著方向Y延伸，並連接到第二上短軸部525US與第二下短軸部525LS的各右端。
請參考圖9到圖12，複數個上電極311、313、315、317可沿著方向X交錯地配置。複數個上電極321、323、325、327可沿著方向X而交錯地配置，且分別及對應平行於複數個上電極311、313、315、317。
為了簡潔、清楚以及便於描述，僅描述一些上電極。
在一頂視示意圖中，上電極313可形成在第一長軸部513L與第二長軸部523L之間。在一剖視示意圖中，上電極313可地形結構上設置在第一分支汲極區233與第二分支汲極區253之間。在一頂視示意圖 中，上電極313可與第一分支汲極區233以及第二分支汲極區253重疊。上電極313、第一分支汲極區233、第二分支汲極區253以及夾置在上電極313與第一分支汲極區233之間以及夾置在上電極313與第二分支汲極區253之間的第一介電層271，可一起配置成一可程式化單元PU2(亦表示成第一可程式化單元)，例如反熔絲。第一分支汲極區233或第二分支汲極區253可個別地或同時地當作第一可程式化單元PU2的下電極。
在一頂視示意圖中，上電極323可形成在第一長軸部513L與第二長軸部523L之間。在一剖視示意圖中(圖未示)，上電極323可地形結構上設置在第一分支汲極區243與第二分支汲極區263上。在一頂視示意圖中，上電極323可與第一分支汲極區243以及第二分支汲極區263重疊。上電極323、第一分支汲極區243、第二分支汲極區263以及夾置在上電極323與第一分支汲極區243之間以及夾置在上電極323與第二分支汲極區263之間的第一介電層271，可一起配置成另一個可程式化單元PU6，其沿著方向Y而遠離第一可程式化單元PU2。
在一頂視示意圖中，上電極315可形成在第一長軸部515L與第二長軸部525L之間。在一剖視示意圖中，上電極315可地形結構上設置在第一分支汲極區235與第二分支汲極區255上。在一頂視示意圖中，上電極315可與第一分支汲極區235以及第二分支汲極區255重疊。上電極315、第一分支汲極區235、第二分支汲極區255以及夾置在上電極315與第一分支汲極區235之間以及夾置在上電極315與第二分支汲極區255之間的第一介電層271，可一起配置成另一個可程式化單元PU3，其沿著方向X遠離第一可程式化單元PU2。
其他的第一字元線結構、其他的第二字元線結構以及其他 上電極可具有類似於或相同於那些所描述的，且在文中不再重複其描述。其他可程式化單元PU1、PU4、PU5、PU7、PU8具有與可程式化單元PU2、PU3、PU6相同的架構，且在文中不再重複其描述。
在一些實施例中，舉例來說，複數個第一字元線結構511、513、515、517、複數個第二字元線結構521、523、525、527以及複數個上電極311、313、315、317、321、323、325、327可包含多晶矽、摻雜多晶矽、鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。
在一些實施例中，該等上電極、該等第一字元線結構以及該等第二字元線結構可同時形成。在一些實施例中，該等上電極、該等第一字元線結構以及該等第二字元線結構可分開形成。
圖13到圖15是剖視示意圖，例示本揭露一實施例製備半導體元件之部分流程沿著圖9之剖線A-A’、B-B’、C-C’、D-D’以及剖線E-E’與F-F’的剖面。
請參考圖13到圖15，複數個第一間隙子109可形成在複數個第一字元線結構511、513、515、517的各側壁上以及在複數個第二字元線結構521、523、525、527的各側壁上。舉例來說，複數個第一間隙子109可包含氧化矽、氮化矽、氮氧化矽、氧化氮化矽、類似物或其他可應用的隔離材料。複數個第一間隙子109可提供在相鄰字元線結構之間的額外電性隔離。在一些實施例中，舉例來說，複數個第一間隙子109可包含低介電常數的材料，以便降低相鄰字元線結構之間的寄生電容。
請參考圖13到圖15，一第一層間介電層105可形成在基底 101上，以覆蓋該等字元線結構。可執行一平坦化製程，例如化學機械研磨，以移除多餘材料並提供一大致平坦表面給接下來的處理步驟。舉例來說，第一層間介電層105可包含氮化矽、氧化矽、氮氧化矽、流動氧化物、東燃矽氮烷(tonen silazen)、未摻雜矽酸鹽玻璃、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、電漿加強四乙氧基矽烷(tetraethyl orthosilicate)、氟矽酸鹽玻璃、摻雜碳的氧化矽或其組合。舉例來說，第一層間介電層105的製作技術可包含化學氣相沉積、電漿加強化學氣相沉積、類似方法或其他可應用沉積製程。
圖16是頂視示意圖，例示本揭露一實施例之中間半導體元件。圖17及圖18是剖視示意圖，例示本揭露一實施例製備半導體元件之部分流程沿著圖16之剖線E-E’、F-F’以及剖線G-G’與H-H’的剖面。
請參考圖1及圖16到圖18，在步驟S15，複數個上接觸點351、353、355、357、361、363、365、367可形成在複數個上電極311、313、315、317、321、323、325、327上，複數個源極接觸點371、373、375、377、381、383、385、387可形成在複數個共同原籍211、213、215、217、221、223、225、227上。
為了簡潔、清楚以及便於描述，僅描述一個上接觸點以及一個源極接觸點。
請參考圖16到圖18，上接觸點355可沿著第一層間介電層105而形成以及形成在上電極315上。在一些實施例中，上接觸點355可地形結構上設置在第一分支汲極區235或第二分支汲極區255上。在一些實施例中，上接觸點355可能不會地形結構上設置在第一分支汲極區235與第二分支汲極區255上。在一些實施例中，上接觸點355的寬度W1可小於 或等於第一分支汲極區235與第二分支汲極區255之間的水平距離H1。在一些實施例中，上接觸點355的寬度W1可大於第一分支汲極區235與第二分支汲極區255之間的水平距離H1。在一些實施例中，上接觸點355的長度L1可大於或等於上電極315的寬度W2。
請參考圖16到圖18，源極接觸點371可沿著第一層間介電層105與第一介電層271而形成，並形成在共同源極區211上。在一些實施例中，源極接觸點371的寬度W3可大於或等於上接觸點351的寬度W1。在一些實施例中，源極接觸點371的寬度W3可大於或等於第一分支汲極區231與第二分支汲極區251之間的水平距離H1。在一些實施例中，源極接觸點371的寬度W3可小於或等於上電極311的寬度W4。
在一些實施例中，舉例來說，上接觸點355與源極接觸點371可包含鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。在一些實施例中，上接觸點355與源極接觸點371可同時形成。在一些實施例中，上接觸點355與源極接觸點371可各分開形成。
圖19是頂視示意圖，例示本揭露一實施例之中間半導體元件。圖20到圖22是剖視示意圖，例示本揭露一實施例製備半導體元件之部分流程沿著圖19之剖E’線C-C’、D-D’、E-E’、F-F’以及剖線G-G’與H-H’的剖面。
請參考圖1及圖19到圖22，在步驟S17，複數個上導電層411、413可形成在複數個上接觸點351、353、355、357、361、363、365、367，複數個位元線421、423形成在複數個源極接觸點371、373、375、377、381、383、385、387上。
請參考圖19到圖22，一第二層間介電層107可形成在第一層間介電層105上。舉例來說，第二層間介電層107可包含氮化矽、氧化矽、氮氧化矽、流動氧化物、東燃矽氮烷、未摻雜矽酸鹽玻璃、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、電漿加強四乙氧基矽烷、氟矽酸鹽玻璃、摻雜碳的氧化矽或其組合。舉例來說，第二層間介電層107的製作技術可包含化學氣相沉積、電漿加強化學氣相沉積、類似方法或其他可應用沉積製程。複數個共同上導電層411、413以及複數個位元線421、423可形成在第二層間介電層107。舉例來說，複數個共同上導電層411、413以及複數個位元線421、423可包含多晶矽、摻雜多晶矽、鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。
請參考圖19到圖22，上導電層411可沿著方向X延伸並同時形成在複數個上接觸點351、353、355、357上。上導電層413可平行於上導電層411且同時形成在複數個上接觸點361、363、365、367上。位元線421可沿著方向X延伸並同時形成在複數個源極接觸點371、373、375、377上。位元線423可平行於位元線421並同時形成在複數個源極接觸點381、383、385、387上。
上導電層411可電性耦接到一外部電壓源，以同時提供一程式化電壓到該多個可程式化單元的上列。上導電層413可電性耦接到另一外部電壓源，以同時提供一程式化電壓到該多個可程式化單元的下列。在一些實施例中，相同的外部電壓源可電性耦接到複數個上導電層411、413，以同時提供一程式化電壓到該多個可程式化單元的上列以及該多個可程式化單元的下列。程式化電壓可介於大約+5.0伏特到+8.0伏特之間。
複數個位元線421、423可分別設定在接地電位與-2.0伏特之間。複數個第一字元線結構511、513、515、517以及複數個第二字元線結構521、523、525、527可耦接到不同電壓源，以電性控制程式化電流的存取與數值而分別且對應到該多個可程式化單元PU1、PU2、PU3、PU4、PU5、PU6、PU7、PU8。
舉例來說，當上導電層411設定到+6.0伏特，位元線421接地，且第一字元線結構513與第二字元線結構523兩者均設定到+0.0伏特時，在第一上短軸部513US或第二上短軸部523US下方沒有產生電流路徑。因此，沒有產生程式化電流，沒有程式化電流可存取到第一可程式化單元。意即，第一可程式化單元PU2的第一介電層271維持完好無損。因此，在此情況下之第一可程式化單元PU2的電阻狀態是高(high)。
舉另一個例子，當上導電層411設定到+6.0伏特，位元線421接地，且僅其中一個第一字元線結構513或第二字元線結構523設定到+0.0伏特且另一個設定到+1.5伏特時，僅在並未設定到+0.0伏特的字元線結構之下方形成電流路徑。意即，程式化電流可經由其中一個字元線結構513、523而僅存取到第一可程式化單元。使用第一字元線結構513當作一例示例子，當僅第一字元線結構513設定到+1.5伏特且第二字元線結構523設定到+0.0伏特時，可程式化單元(亦表示成第一程式化電流)可流經產生在第一上短軸部513US下方的通道區(或電流路徑)。被上電極313與第一分支汲極區233夾在其間的第一介電層271可加壓在程式化電壓下方。因此，第一介電層271的夾置部分將會破裂以形成一連續路徑，該連續路徑連接上電極313與第一分支汲極區233。換言之，第一介電層271的夾置部分可被熔斷。在此情況下之第一可程式化單元PU2的電阻狀態為中 (medium)。
再舉另一個例子，當上導電層411設定到+6.0伏特，位元線421接地，且第一字元線結構513與第二字元線結構523兩者均設定到+1.5伏特時，程式化電流(亦表示成第二程式化電流)可流經產生在第一上短軸部513US與第二上短軸部523US下方的兩個通道區。被上電極313與第一分支汲極區233夾置在其間以及被上電極313與第二分支汲極區253夾置在其間的第一介電層271，可加壓在程式化電壓下。因此，第一介電層271的夾置部分可被熔斷。由於第二程式化電流大於第一程式化電流，所以在此情況下之第一可程式化單元PU2的電阻狀態是低(low)。
總之，一可程式化單元的電阻狀態可藉由控制施加到與可程式化單元整合在一起的多個字元線結構之各電壓而進行調整。藉由施加該等電壓到更多的字元線結構，可增加程式化電流以便獲得具有較低電阻值的可程式化單元。
再者，藉由利用上導電層411、413與位元線421、423，且上導電層411、413同時耦接到多個可程式化單元PU1、PU2、PU3、PU4、PU5、PU6、PU7、PU8，其可能對可程式化單元PU1、PU2、PU3、PU4、PU5、PU6、PU7、PU8個別地控制程式化狀態(熔斷或否)以及電阻狀態。
舉例來說，為了熔斷可程式化單元PU2、PU6，上導電層411、413可設定到+6.0伏特，位元線421、423可接地，第一字元線結構513及/或第二字元線結構523可設定到+1.5伏特，且第一字元線結構511、515、517以及第二字元線結構521、525、527可設定到+0.0伏特。
舉另一個例子，為了僅熔斷可程式化單元PU2，上導電層 411、413可設定到+6.0伏特(亦表示成第一電壓)，位元線421可接地，位元線423可設定到一電壓，介於接地電位與第一電壓(例如+2.0伏特)之間，第一字元線結構513及/或第二字元線結構523可設定到+1.5伏特，且第一字元線結構511、515、517以及第二字元線結構521、525、527可設定到+0.0伏特。由於較高的電壓設定到複數個位元線421、423，所以位元線423與上導電層413之間的電壓差可能不足以熔斷第一介電層271。因此，可程式化單元PU5、PU6、PU7、PU8的下列可為完美無損，甚至上導電層413電性耦接有一高電壓源。
圖23是剖視示意圖，例示本揭露一實施例之中間半導體元件
請參考圖23，中間半導體元件可具有類似於如圖23所描述的結構。在圖23中相同於或類似於圖20中的元件已標示成類似的參考元件，並已省略其重複描述。複數個第二間隙子111可設置在上導電層411、413的各側壁上以及在複數個位元線421、423的各側壁上。舉例來說，複數個第二間隙子111可包含氧化矽、氮化矽、氮氧化矽、氧化氮化矽、類似物或其他可應用的隔離材料。複數個第二間隙子111可提供相鄰上導電層與位元線之間的額外電性隔離。在一些實施例中，舉例來說，複數個第二間隙子111可包含低介電常數的材料，以便降低相鄰上導電層與位元線之間的寄生電容。
本揭露之一實施例提供一種半導體元件，包括一第一介電層，設置在一基底上；一第一上短軸部以及一第二上短軸部，沿著一第一方向延伸、相互間隔設置以及設置在該第一介電層上；一第一共同源極區，設置在該基底中並鄰近該第一上短軸部以及該第二上短軸部；一第一 分支汲極區，設置在該基底中、鄰近該第一上短軸部，且沿一第二方向遠離該第一共同源極區，該第一上短軸部夾置在其間，該第二方向垂直於該第一方向；一第一分支汲極區，設置在該基底中、鄰近該第二上短軸部，且沿該第二方向遠離該第一共同源極區設置，該第二上短軸部夾置在其間；以及一上電極，設置在該第一介電層上，且地形結構上設置在該第一分支汲極區與該第二分支汲極區上。該上電極、該第一介電層、該第一分支汲極區以及該第二分支汲極區一起配置成一第一可程式化單元。
本揭露之另一實施例提供一種半導體元件的製備方法，包括形成一共同源極區、一第一分支汲極區以及一第二分支汲極區在一基底中；其中該第一分支汲極區與該第二分支汲極區相互平行，且均與該共同源極區分隔開；形成一第一介電層在該第一上；形成一第一上短軸部以及一第二上短軸部在該第一介電層上；其中該第一上短軸部與該第二上短軸部沿著一第一方向延伸且相互分隔開；其中該第一上短軸部設置在該共同源極區與該第一分支汲極區之間，且該第二上短軸部設置在該共同源極區與該第二分支汲極區之間；以及形成一上電極在該第一介電層上，且地形結構上設置在該第一分支汲極區與該第二分支汲極區上。該第一分支汲極區、該第二分支汲極區、該第一介電層與該上電極一起配置成一可程式化單元。
由於本揭露該半導體元件的設計，該可程式化單元的電阻(resistance)可藉由控制啟動的(例如電壓施加的)字元線結構之數量進行調整。此外，藉由使用該等上導電層411、413以及該等位元線421、423，而該等上導電層411、413同時耦接到多個可程式化單元，其可能對該等可程式化單元個別地控制程式化狀態(熔斷或否)以及電阻狀態。
應當理解，「正在形成(forming)」、「已經形成(formed)」以及「形成(form)」的術語，可表示並包括任何產生(creating)、構建(building)、圖案化(patterning)、植入(implanting)或沉積(depositing)一元件(element)、一摻雜物(dopant)或一材料的方法。形成方法的例子可包括原子層沉積(atomic layer deposition)、化學氣相沉積(chemical vapor deposition)、物理氣相沉積(physical vapor deposition)、噴濺(sputtering)、旋轉塗佈(spin coating)、擴散(diffusing)、沉積(depositing)、生長(growing)、植入(implantation)、微影(photolithography)、乾蝕刻以及濕蝕刻，但並不以此為限。
應當理解，在本揭露的描述中，假設一個x-y-z座標系統，其x與y表示平行該結構之主表面的該平面內的各維度，且z表示垂直該平面的一維度，當兩個特徵具有大致相同x、y座標時，那些特徵則為地形結構上對準。
應當理解，術語「大約(about)」修飾成分(ingredient)、部件的一數量(quantity)，或是本揭露的反應物(reactant)，其表示可發生的數值數量上的變異(variation)，舉例來說，其經由典型的測量以及液體處理程序(liquid handling procedures)，而該液體處理程序用於製造濃縮(concentrates)或溶液(solutions)。再者，變異的發生可源自於應用在製造組成成分(compositions)或實施該等方法或其類似方式在測量程序中的非故意錯誤(inadvertent error)、在製造中的差異(differences)、來源(source)、或成分的純度(purity)。在一方面，術語「大約(about)」意指報告數值的10%以內。在另一方面，術語「大約(about)」意指報告數值的5%以內。在再另一方面，術語「大約(about)」意指報告數值的10、9、 8、7、6、5、4、3、2或1%以內。
應當理解，在本揭露的描述中，為了清楚起見，可省略在頂視示意圖中的一些元件(例如基底及第一介電層)。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
211:共同源極區
213:共同源極區
215:共同源極區
217:共同源極區
221:共同源極區
223:共同源極區
225:共同源極區
227:共同源極區
231:第一分支汲極區
233:第一分支汲極區
235:第一分支汲極區
237:第一分支汲極區
241:第一分支汲極區
243:第一分支汲極區
245:第一分支汲極區
247:第一分支汲極區
251:第二分支汲極區
253:第二分支汲極區
255:第二分支汲極區
257:第二分支汲極區
261:第二分支汲極區
263:第二分支汲極區
265:第二分支汲極區
267:第二分支汲極區
311:上電極
313:上電極
315:上電極
317:上電極
321:上電極
323:上電極
325:上電極
327:上電極
351:上接觸點
353:上接觸點
355:上接觸點
357:上接觸點
361:上接觸點
363:上接觸點
365:上接觸點
367:上接觸點
371:源極接觸點
373:源極接觸點
375:源極接觸點
377:源極接觸點
381:源極接觸點
383:源極接觸點
385:源極接觸點
387:源極接觸點
411:上導電層
413:上導電層
421:位元線
423:位元線
511:第一字元線結構
513:第一字元線結構
513L:第一長軸部
513LS:第一下短軸部
513US:第一上短軸部
515:第一字元線結構
517:第一字元線結構
521:第二字元線結構
523:第二字元線結構
523L:第二長軸部
523LS:第二下短軸部
523US:第二上短軸部
525:第二字元線結構
527:第二字元線結構
PU1:可程式化單元
PU2:可程式化單元
PU3:可程式化單元
PU4:可程式化單元
PU5:可程式化單元
PU6:可程式化單元
PU7:可程式化單元
PU8:可程式化單元
X:方向
Y:方向

Claims (20)

  1. 一種半導體元件，包括：一第一介電層，設置在一基底上；一第一上短軸部以及一第二上短軸部，沿著一第一方向延伸、相互間隔設置以及設置在該第一介電層上；一第一共同源極區，設置在該基底中並鄰近該第一上短軸部以及該第二上短軸部；一第一分支汲極區，設置在該基底中、鄰近該第一上短軸部，且沿一第二方向遠離該第一共同源極區設置，該第一上短軸部夾置在其間，其中該第二方向垂直於該第一方向；一第二分支汲極區，設置在該基底中、鄰近該第二上短軸部，且沿該第二方向遠離該第一共同源極區設置，該第二上短軸部夾置在其間；以及一上電極，設置在該第一介電層上，且地形結構上設置在該第一分支汲極區與該第二分支汲極區上；其中該上電極、該第一介電層、該第一分支汲極區以及該第二分支汲極區一起配置成一第一可程式化單元。
  2. 如請求項1所述之半導體元件，還包括一第一長軸部以及一第二長軸部；其中該第一長軸部設置在該第一介電層上、沿著該第二方向延伸，並連接到該第一上短軸部的一左端；其中該第二長軸部設置在該第一介電層上、沿著該第二方向延伸，並連接到該第二上短軸部的一右端。
  3. 如請求項2所述之半導體元件，還包括一第一下短軸部、一第二下短軸部、一第二共同源極區以及一第二可程式化單元；其中該第一下短軸部設置在該第一介電層上、平行該第一上短軸部，並連接到該第一長軸部；其中該第二下短軸部設置在該第一介電層上、平行該第二上短軸部、連接到該第二長軸部，且沿該第一方向遠離該第二長軸部設置；其中該第二共同源極區設置在該基底中、與該第一共同源極區分隔開設置，並鄰近該第一下短軸部以及該第二下短軸部；其中該第二可程式化單元沿著該第二方向與該第一可程式化單元分隔開設置，並包括：一第一分支汲極區，設置在該基底中、鄰近該第一下短軸部，且沿該第二方向遠離該第二共同源極區設置，該第一下短軸部夾置在其間；一第二分支汲極區，設置在該基底中、鄰近該第二下短軸部，且沿該第二方向遠離該第二共同源極區設置，該第二下短軸部夾置在其間；以及一上電極，設置在該第一介電層上，且地形結構上設置在該第一分支汲極區與該第二分支汲極區上。
  4. 如請求項1所述之半導體元件，還包括一上接觸點，設置在該第一可程式化單元的的該上電極上。
  5. 如請求項4所述之半導體元件，其中該上接觸點的一寬度小於該第一可程式化單元的第一分支汲極區與該第二分支汲極區之間的一水平距離。
  6. 如請求項4所述之半導體元件，其中該上接觸點的一長度大於或等於該第一可程式化單元之該上電極的一寬度。
  7. 如請求項4所述之半導體元件，還包括一上導電層，設置在該上接觸點上並沿著該第一方向延伸。
  8. 如請求項7所述之半導體元件，還包括複數個第二間隙子，設置在該上導電層的各側壁上；其中該複數個第二間隙子包括氧化矽、氮化矽、氮氧化矽或氧化氮化矽。
  9. 如請求項1所述之半導體元件，還包括一源極接觸點，設置在該第一共同源極區上。
  10. 如請求項9所述之半導體元件，還包括一位元線，設置在該源極接觸點，且沿著該第一方向延伸。
  11. 如請求項9所述之半導體元件，其中該上電極的一寬度大於或等於該源極接觸點的一寬度。
  12. 如請求項2所述之半導體元件，還包括一第三上短軸部、一第四上短軸部、一第二共同源極區以及一第二可程式化單元；其中該第三上短軸部設置在該第一介電層上、沿該第一方向遠離該第二上短軸部設置，該第二 長軸部夾置在其間，以及沿著該第一方向延伸；其中該第四上短軸部設置在該第一介電層上、沿該第一方向與該第三上短軸部分隔開設置，且沿著該第一方向延伸；其中該第二共同源極區設置在該基底中並鄰近該第三上短軸部與該第四上短軸部設置；其中該第二可程式化單元沿著該第一方向與該第一可程式化單元分隔開設置並包括：一第一分支汲極區，設置在該基底中、鄰近該第三上短軸部，且沿該第二方向遠離該第二共同源極區設置，該第三上短軸部夾置在其間；一第二分支汲極區，設置在該基底中、鄰近該第四上短軸部，且沿該第二方向遠離該第二共同源極區設置，該第四上短軸部夾置在其間；以及一上電極，設置在該第一介電層上且地形結構上設置在該第一分支汲極區與該第二分支汲極區上。
  13. 如請求項12所述之半導體元件，還包括一第一上接觸點、一第二上接觸點以及一上導電層；其中該第一上接觸點設置在該第一可程式化單元的該上電極上；其中該第二上接觸點設置在該第二可程式化單元的該上電極上；其中該上導電層沿著該第一方向的延伸，並設置在該第一上接觸點與該第二上接觸點上。
  14. 如請求項13所述之半導體元件，還包括一第一源極接觸點、一第二源極接觸點以及一位元線；其中該第一源極接觸點設置在該第一共同源極區上；其中該第二源極接觸點設置在該第二共同源極區上；其中該位元線 沿著該第一方向延伸，並設置在該第一源極接觸點與該第二源極接觸點上。
  15. 如請求項14所述之半導體元件，其中該第一源極接觸點的一寬度大於該第一上接觸點的一寬度。
  16. 如請求項14所述之半導體元件，其中該第一源極接觸點的一寬度大於或等於該第一可程式化單元的該第一分支汲極區與該第二分支汲極區之間的一距離。
  17. 一種半導體元件的製備方法，包括：形成一共同源極區、一第一分支汲極區以及一第二分支汲極區在一基底中；其中該第一分支汲極區與該第二分支汲極區相互平行，且均與該共同源極區分隔開；形成一第一介電層在該第一上；形成一第一上短軸部以及一第二上短軸部在該第一介電層上；其中該第一上短軸部與該第二上短軸部沿著一第一方向延伸且相互分隔開；其中該第一上短軸部設置在該共同源極區與該第一分支汲極區之間，且該第二上短軸部設置在該共同源極區與該第二分支汲極區之間；以及形成一上電極在該第一介電層上，且地形結構上設置在該第一分 支汲極區與該第二分支汲極區上；其中該第一分支汲極區、該第二分支汲極區、該第一介電層與該上電極一起配置成一可程式化單元。
  18. 如請求項17所述之半導體元件的製備方法，還包括：形成一上接觸點在該上電極上；沿著該第一方向形成一源極接觸點在該共同源極區上；形成一上導電層在該上接觸點上並沿著該第一方向延伸；以及形成一位元線在該源極接觸點上並沿著該第一方向延伸。
  19. 如請求項18所述之半導體元件的製備方法，其中該上電極與該第一上短軸部同時形成。
  20. 如請求項19所述之半導體元件的製備方法，其中該上接觸點與該源極接觸點同時形成。
TW110147967A 2021-09-01 2021-12-21 具有可程式化單元的半導體元件及其製備方法 TWI787004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/464,619 2021-09-01
US17/464,619 US11825649B2 (en) 2021-09-01 2021-09-01 Semiconductor device with programmable unit and method for fabricating the same

Publications (2)

Publication Number Publication Date
TWI787004B true TWI787004B (zh) 2022-12-11
TW202312441A TW202312441A (zh) 2023-03-16

Family

ID=85285574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147967A TWI787004B (zh) 2021-09-01 2021-12-21 具有可程式化單元的半導體元件及其製備方法

Country Status (3)

Country Link
US (2) US11825649B2 (zh)
CN (1) CN115732471A (zh)
TW (1) TWI787004B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7428167B2 (en) * 1999-02-01 2008-09-23 Renesas Technology Corp. Semiconductor integrated circuit and nonvolatile memory element
TWI339891B (en) * 2007-02-21 2011-04-01 Macronix Int Co Ltd Programmable resistive memory cell with self-forming gap
TWI548033B (zh) * 2014-01-08 2016-09-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI658569B (zh) * 2012-11-26 2019-05-01 南韓商三星電子股份有限公司 半導體裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124331A (ja) * 1998-10-20 2000-04-28 Matsushita Electric Ind Co Ltd 半導体記憶装置
US8890233B2 (en) * 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
KR102025111B1 (ko) * 2013-01-11 2019-09-25 삼성전자주식회사 전류 경로 선택 구조를 포함하는 3차원 반도체 장치 및 그 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7428167B2 (en) * 1999-02-01 2008-09-23 Renesas Technology Corp. Semiconductor integrated circuit and nonvolatile memory element
TWI339891B (en) * 2007-02-21 2011-04-01 Macronix Int Co Ltd Programmable resistive memory cell with self-forming gap
TWI658569B (zh) * 2012-11-26 2019-05-01 南韓商三星電子股份有限公司 半導體裝置
TWI548033B (zh) * 2014-01-08 2016-09-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20240040780A1 (en) 2024-02-01
US11825649B2 (en) 2023-11-21
US12114491B2 (en) 2024-10-08
US20230066641A1 (en) 2023-03-02
CN115732471A (zh) 2023-03-03
TW202312441A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
US9418988B2 (en) Gate electrode and gate contact plug layouts for integrated circuit field effect transistors
CN112447720B (zh) 半导体元件及其制备方法
US20230268336A1 (en) Semiconductor device
US11063051B2 (en) Semiconductor device and method for fabricating the same
CN114203717A (zh) 存储器装置
US20220384311A1 (en) Semiconductor device and method for fabricating the same
CN112447722B (zh) 半导体元件及其制备方法
CN112786597A (zh) 半导体元件及其制备方法
US11527538B2 (en) Method for fabricating a semiconductor device with array region and peripheral region
JP2019165124A (ja) 半導体記憶装置
TWI787004B (zh) 具有可程式化單元的半導體元件及其製備方法
CN112864159B (zh) 具有氧化中介层的半导体元件及其制备方法
CN219499931U (zh) 半导体器件
TWI786752B (zh) 具有p-n接面絕緣結構的半導體元件及其製備方法
TWI809613B (zh) 具有漏電流導引路徑的半導體元件及其製備方法
TWI779816B (zh) 具有可程式化單元的半導體元件及其製備方法
US11984444B2 (en) Semiconductor device and method of manufacturing the same
TWI803281B (zh) 具有保護層的半導體元件及其製備方法
US20240363491A1 (en) Integrated circuit devices including a back side power distribution network structure and methods of forming the same
JP2023132051A (ja) 半導体装置、および半導体装置の製造方法
TW202406097A (zh) 具有雙位元容量的半導體元件及其製備方法
JP2024062910A (ja) ３ｄメモリデバイス及びシール構造を形成する方法
US20070291526A1 (en) Structure for a non-volatile memory device