TWI786800B - 包含分離結構的半導體裝置 - Google Patents

包含分離結構的半導體裝置 Download PDF

Info

Publication number
TWI786800B
TWI786800B TW110132631A TW110132631A TWI786800B TW I786800 B TWI786800 B TW I786800B TW 110132631 A TW110132631 A TW 110132631A TW 110132631 A TW110132631 A TW 110132631A TW I786800 B TWI786800 B TW I786800B
Authority
TW
Taiwan
Prior art keywords
spacer layer
adjacent
source
drain regions
insulating pattern
Prior art date
Application number
TW110132631A
Other languages
English (en)
Other versions
TW202228244A (zh
Inventor
金成玟
河大元
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202228244A publication Critical patent/TW202228244A/zh
Application granted granted Critical
Publication of TWI786800B publication Critical patent/TWI786800B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)

Abstract

本發明提供一種半導體裝置，包含基底上的多個主動區。閘極電極位於主動區上且與其相交。多個源極/汲極區位於主動區上，使得源極/汲極區鄰近於閘極電極的相對側，且閘極電極位於源極/汲極區之間。分離結構位於鄰近源極/汲極區。分離結構包含絕緣圖案及間隔物層。絕緣圖案包含第一側表面及第二側表面，所述第一側表面及所述第二側表面為絕緣圖案的相對側表面且鄰近於分離的各別源極/汲極區。間隔物層位於第一側表面及第二側表面上。絕緣圖案的最上部末端比鄰近於第一側表面及第二側表面的間隔物層的第一上表面更遠離基底的下表面。

Description

包含分離結構的半導體裝置
本發明概念一些實例實施例是關於包含源極/汲極區之間的分離結構的半導體裝置及其形成方法。
根據半導體裝置的高度整合，使多個元件電分離變得更困難。舉例而言，多個源極/汲極之間的間距逐漸減小。多個源極/汲極之間的間距的此減小可引起洩漏電流的增加。
本發明概念的一些實例實施例提供具有優越電特性同時就大量生產的效率而言有利的半導體裝置及其形成方法。
根據本發明概念的一些實例實施例的半導體裝置包含基底上的多個主動區。閘極電極與所述多個主動區相交。多個源極/汲極區位於多個主動區上，使得多個源極/汲極區鄰近於閘極電極的相對側，且閘極電極位於多個源極/汲極區之間。分離結構位於多個源極/汲極區中的鄰近源極/汲極區之間。分離結構包含絕緣圖案及間隔物層。絕緣圖案包含第一側表面及第二側表面，所述第一側表面及所述第二側表面為絕緣圖案的相對側表面且鄰近於鄰近源極/汲極區中的分離的各別源極/汲極區。間隔物層安置於第一側表面及第二側表面上。絕緣圖案的最上部末端比鄰近於第一側表面及第二側表面的間隔物層的第一上表面更遠離基底的下表面。
根據本發明概念的一些實例實施例的半導體裝置包含在基底上界定多個主動區的元件隔離層。閘極電極與多個主動區相交同時在元件隔離層上延伸。多個源極/汲極區位於多個主動區上，使得多個源極/汲極區鄰近於閘極電極的相對側，且閘極電極位於多個源極/汲極區之間。分離結構位於元件隔離層上及多個源極/汲極區中中的鄰近源極/汲極區之間。分離結構包含絕緣圖案及間隔物層。絕緣圖案包含第一側表面及第二側表面，所述第一側表面及所述第二側表面為絕緣圖案的相對側表面且鄰近於鄰近源極/汲極區中的分離的各別源極/汲極區。間隔物層安置於第一側表面、第二側表面以及第三側表面上。絕緣圖案的最上部末端比鄰近於第一側表面及第二側表面的間隔物層的第一上表面更遠離基底的下表面。絕緣圖案的最上部末端比鄰近於第三側表面的間隔物層的第二上表面更靠近基底的下表面。
根據本發明概念的一些實例實施例的半導體裝置包含在基底上界定多個主動區的元件隔離層。多個閘極電極與多個主動區相交同時在元件隔離層上延伸。多個源極/汲極區鄰近於閘極電極中的每一者的相對側位於多個主動區上。分離結構在多個源極/汲極區中的鄰近源極/汲極區之間以及多個閘極電極中的鄰近閘極電極之間位於元件隔離層上。分離結構包含絕緣圖案及間隔物層。絕緣圖案包含第一側表面及第二側表面以及鄰近於閘極電極的第三側表面，所述第一側表面及所述第二側表面為絕緣圖案的相對側表面且鄰近於鄰近源極/汲極區中的分離的各別源極/汲極區。間隔物層安置於第一側表面、第二側表面、第三側表面以及第四側表面上。絕緣圖案的最上部末端比鄰近於第一側表面及第二側表面的間隔物層的第一上表面更遠離基底的下表面。絕緣圖案的最上部末端比鄰近於第三側表面及第四側表面的間隔物層的第二上表面更靠近基底的下表面。
圖1、圖2、圖3以及圖4為解釋根據本發明概念的一些實例實施例的半導體裝置的橫截面圖。圖5為根據本發明概念的一些實例實施例的半導體裝置的佈局。圖1可為沿著圖5中的線1-1'截取的橫截面圖。圖2可為沿著圖5中的線2-2'截取的橫截面圖。圖3可為沿著圖5中的線3-3'截取的橫截面圖。圖4可為沿著圖5中的線4-4'截取的橫截面圖。在一些實例實施例中，根據本發明概念的一些實例實施例的半導體裝置可包含多橋通道電晶體，諸如MBCFET ® 、鰭式場效電晶體（fin field effect transistor；FinFET）、奈米線電晶體、豎直電晶體、凹陷通道電晶體、3-D電晶體、平面電晶體或其組合。
參考圖1，根據本發明概念的一些實例實施例的半導體裝置可包含基底21、元件隔離層23、多個主動區F1及F2、多個分離結構SP、多個源極/汲極區60以及層間絕緣層65。主動區F1及主動區F2可被稱為「在基底21上」。主動區可被稱為基底21之部分且可被稱為至少部分地「在基底21中」，所述部分至少部分地由元件隔離層23界定。多個分離結構SP中的每一者可包含第一間隔物層51、第二間隔物層52以及絕緣圖案55。在一些實例實施例中，第一間隔物層51及第二間隔物層52可統稱為在第一側表面55S1及第二側表面55S2上（例如，與其直接接觸）的間隔物層54。在一些實例實施例中，第一間隔物層51或第二間隔物層52中的任一者可被稱為在第一側表面55S1及第二側表面55S2上（例如，間接地在其上或與其直接接觸）的間隔物層。在一些實例實施例中，可省略第一間隔物層51或第二間隔物層52中的一者，且第一間隔物層51或第二間隔物層52的剩餘部分可被稱為在第一側表面55S1及第二側表面55S2上（例如，間接地在其上或與其直接接觸）的間隔物層54。絕緣圖案55可包含面向彼此的第一側表面55S1及第二側表面55S2（例如，其為如至少圖1中所展示的絕緣圖案55的相對側表面）。間隔物層（例如，51、52及/或54）可被稱為鄰近於第一側表面55S1及第二側表面55S2。多個源極/汲極區60中的每一者可包含第一層61、第二層62以及第三層63。
參考圖2，根據本發明概念的一些實例實施例的半導體裝置可包含基底21、第一主動區F1、第一間隔物層51、多個源極/汲極區60、多個絕緣插塞59、層間絕緣層65、閘極介電層71以及多個閘極電極G1至G3。第一主動區F1可包含與源極/汲極區60接觸的多個主動圖案31至35。舉例而言，多個主動圖案31至35可包含第一主動圖案31、第二主動圖案32、第三主動圖案33、第四主動圖案34以及第五主動圖案35。多個源極/汲極區60中的每一者可包含第一層61、第二層62以及第三層63。多個閘極電極G1至G3可包含第一閘極電極G1、第二閘極電極G2以及第三閘極電極G3。
參考圖3，根據本發明概念的一些實例實施例的半導體裝置可包含基底21、元件隔離層23、第一主動區F1、閘極介電層71以及第一閘極電極G1。第一主動區F1可包含多個主動圖案31至35。舉例而言，多個主動圖案31至35可包含第一主動圖案31、第二主動圖案32、第三主動圖案33、第四主動圖案34以及第五主動圖案35。
參考圖4，根據本發明概念的一些實例實施例的半導體裝置可包含基底21、元件隔離層23、第一間隔物層51、第二間隔物層52、多個絕緣圖案55、層間絕緣層65、閘極介電層71以及多個閘極電極G1至G3。多個絕緣圖案55中的每一者可包含面向彼此的第三側表面55S3及第四側表面55S4。多個閘極電極G1至G3可包含第一閘極電極G1、第二閘極電極G2以及第三閘極電極G3。
參考圖5，根據本發明概念的一些實例實施例的半導體裝置可包含多個主動區F1至F6、多個閘極電極G1至G3，以及多個分離結構SP。多個主動區F1至F6可包含第一主動區F1、第二主動區F2、第三主動區F3、第四主動區F4、第五主動區F5以及第六主動區F6。多個閘極電極G1至G3可包含第一閘極電極G1、第二閘極電極G2以及第三閘極電極G3。
再次參考圖1至圖5，可將元件隔離層23設置於基底21上以在基底21上界定多個主動區F1至F6。多個主動區F1至F6可能平行。如圖1至圖5中所繪示，多個閘極電極G1至G3可設置成在元件隔離層23上延伸同時與多個主動區F1至F6相交。如圖1至圖5中所繪示，多個閘極電極G1至G3可平行（例如彼此平行延伸）。如圖1至圖5中所繪示，多個閘極電極G1至G3可各自與多個主動區F1至F6相交。如圖1至圖5中所繪示，多個閘極電極G1至G3中的每一者可與多個主動區F1至F6垂直地相交。
多個源極/汲極區60可設置為鄰近於多個閘極電極G1至G3中的每一者的相對側安置於多個主動區F1至F6上。如圖1至圖5中所繪示，多個源極/汲極區60可鄰近於閘極電極G1至閘極電極G3的相對側，使得每一閘極電極G1、閘極電極G2、閘極電極G3位於多個源極/汲極區60中的鄰近源極/汲極區60之間（例如水平地在其之間）。舉例而言，如圖1至圖5中所繪示，兩個鄰近源極/汲極區60可鄰近於第一閘極電極G1的相對側，使得第一閘極電極G1位於兩個鄰近源極/汲極區60之間。多個主動圖案31至35中的每一者可接觸多個源極/汲極區60。閘極電極G1至閘極電極G3可覆蓋多個主動圖案31至35之上表面及側表面。在一些實例實施例中，第二主動圖案32、第三主動圖案33、第四主動圖案34以及第五主動圖案35可在第一主動圖案31上依序豎直對準。多個閘極電極G1至G3可包圍第二主動圖案32、第三主動圖案33、第四主動圖案34以及第五主動圖案35中的每一者的上表面、下部表面以及側表面，且可覆蓋第一主動圖案31的上表面以及側表面。
多個分離結構SP可設置成安置於元件隔離層23上安置在多個源極/汲極區60及多個閘極電極G1至G3當中。舉例而言，如圖1至圖5中所繪示，每一分離結構SP可位於鄰近源極/汲極區60之間（例如，在第一水平方向上之間）及/或鄰近閘極電極G1至閘極電極G3之間（例如，在與第一水平方向相交及/或垂直於第一水平方向的第二水平方向上之間）。多個分離結構SP中的每一者可包含第一間隔物層51、第二間隔物層52以及絕緣圖案55。絕緣圖案55可包含面向彼此的第一側表面55S1及第二側表面55S2（例如，其為絕緣圖案55的第一相對側表面）。第一側表面55S1及第二側表面55S2中的每一者可鄰近於多個源極/汲極區60中的對應一者。重申，且如至少圖1中所繪示，給定分離結構SP的絕緣圖案55的可鄰近地位於兩個鄰近源極/汲極區60之間的第一側表面55S1及第二側表面55S2可鄰近於兩個鄰近源極/汲極區60的分離的各別源極/汲極區60（例如，直接接觸及/或接近於其）。絕緣圖案55可包含第三側表面55S3及第四側表面55S4。第三側表面55S3及第四側表面55S4中的每一者可鄰近於多個閘極電極G1至G3中的對應一者。第三側表面55S3及第四側表面55S4可面向彼此及/或可為絕緣圖案55的鄰近於閘極電極G1至閘極電極G3中的鄰近閘極電極中的分離的各別閘極電極的第二相對側表面。
第二間隔物層52可位於第一間隔物層51與絕緣圖案55之間。第二間隔物層52可部分包圍絕緣圖案55的第一側表面55S1、第二側表面55S2、第三側表面55S3以及第四側表面55S4以及絕緣圖案55的底部（例如，下表面55b）。因此，應理解，間隔物層54可包圍絕緣圖案55的下表面55b（在垂直於下表面21s的方向（例如，豎直方向）上及/或平行於下表面21s的方向（例如，水平方向）上與其直接接觸或不直接接觸）。應理解，間隔物層54（例如，51及/或52）可位於第一側表面55S1至第四側表面55S4上。間隔物層54（例如，第一間隔物層51及/或第二間隔物層52）可位於絕緣圖案55與至少一個閘極電極之間。第一間隔物層51可安置於第二間隔物層52外部。第一間隔物層51可在元件隔離層23與絕緣圖案55之間延伸。第二間隔物層52可安置於第一間隔物層51與絕緣圖案55之間。因此，應理解，間隔物層54可在元件隔離層23與絕緣圖案55之間延伸。
絕緣圖案55的最上部末端55u可突出至比多個源極/汲極區60中的每一者的中心60c高的高度（例如，在垂直於下表面21s的方向上可更遠離下表面21s），例如如圖1中所繪示。每一源極/汲極區60的中心60c可指與源極/汲極區的最上部末端60u及最下部末端60L等距的點或位置。如至少圖1中所繪示，絕緣圖案55的最上部末端55u可突出至比源極/汲極區60的一部分60w高的高度，所述部分60w在多個源極/汲極區60中的每一者的部分當中的具有最大水平寬度w1（例如，每一源極/汲極區60的部分60w在平行於下表面21s的方向上具有源極/汲極區60的最大水平寬度w1）。多個源極/汲極區60可接觸（例如，直接接觸）第一側表面55S1及第二側表面55S2。重申，在分離結構SP位於鄰近源極/汲極區60之間的情況下，鄰近源極/汲極區可直接接觸第一側表面55S1及第二側表面55S2的分離的各別表面。多個源極/汲極區60的最上部末端60u可突出至比絕緣圖案55的最上部末端55u高的高度。
如本文中所描述，表面、末端、結構或其類似者的「高度」可指在垂直於基底21的下表面21s的方向上距基底21的下表面21s的距離。因此，當在本文中將第一元件描述為處於比第二元件高的高度時，第一元件在垂直於下表面21s的方向上可比第二元件更遠離下表面21s。此外，當在本文中將第一元件描述為處於比第二元件低的高度時，第一元件在垂直於下表面21s的方向上可比第二元件更接近下表面21s。此外，當在本文中將第一元件描述為處於與第二元件相同的高度時，第一元件在垂直於下表面21s的方向上可與第二元件等距地遠離/接近下表面21s。
絕緣圖案55的最上部末端55u可比鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51及第二間隔物層52的上表面51u1及上表面52u1更遠離基底21的下表面21s（例如，可處於比所述上表面高的高度）。重申，絕緣圖案55的最上部末端55u在垂直於下表面21s的方向上可比鄰近於第一側表面及第二側表面的間隔物層54的第一上表面54u1更遠離基底21的下表面21s，其中第一上表面54u1可包含上表面51u1及/或上表面52u1任一者或兩者。在垂直於下表面21s的方向上，鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51及第二間隔物層52的上表面51u1及/或上表面52u1與絕緣圖案55的最上部末端55u之間的距離（例如，第一上表面54u1與最上部末端55u之間的距離）可為約10奈米至約50奈米。在一些實例實施例中，鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51及第二間隔物層52的上表面與絕緣圖案55的最上部末端55u之間的距離可為約20奈米或大於20奈米。
鄰近於第一側表面55S1及第二側表面55S2之第一間隔物層51可包含傾斜上表面51ui，其在傾斜至下表面21s的方向上傾斜（其中所述方向可為非垂直的且不平行於下表面21s）。因此應理解，鄰近於第一側表面55S1及第二側表面55S2的間隔物層54可包含所述傾斜上表面51ui。傾斜上表面51ui可具有隨著傾斜上表面變得更遠離絕緣圖案55而下降的傾斜度。傾斜上表面51ui可具有一定傾斜度，所述傾斜度隨著距絕緣圖案55的距離下降，使得傾斜上表面51ui的給定部分在垂直於下表面21s的方向上的高度與傾斜上表面51ui的給定部分在平行於下表面21s的方向上距絕緣圖案55的距離成比例地減小。如至少圖1中所繪示，鄰近於第一側表面55S1及第二側表面55S2的第二間隔物層52的上表面52u1可在垂直於下表面21s的方向上比鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51的上表面51u1更靠近（例如，更接近）基底21的下表面21s。多個源極/汲極區60可接觸第一間隔物層51的側表面以及第一間隔物層51的上表面51u1，同時接觸第二間隔物層52的上表面52u1。如至少圖1中所繪示，源極/汲極區60可接觸（例如，直接接觸）第一間隔物層51及第二間隔物層52的上表面51u1及上表面52u1。
第一間隔物層51及第二間隔物層52可在絕緣圖案55與多個閘極電極G1至G3之間延伸。如圖4中所繪示，第一間隔物層51及第二間隔物層52可具有鄰近於第三側表面55S3及第四側表面55S4的各別第二上表面51u2及第二上表面52u2。第二上表面51u2及第二上表面52u2可或共同地稱為間隔物層54的第二上表面54u2。絕緣圖案55的最上部末端55u可比鄰近於第三側表面55S3及第四側表面55S4的第一間隔物層51的上表面更靠近基底21的下表面21s。重申，且如至少圖4中所繪示，絕緣圖案55的最上部末端55u可比鄰近於第三側表面55S3及第四側表面55S4的第一間隔物層51的第二上表面51u2（且因此間隔物層54的第二上表面54u2）更靠近基底21的下表面21s。第一間隔物層51的最上部末端可與多個閘極電極G1至G3的上表面實質上共面。鄰近於第三側表面55S3及第四側表面55S4的第二間隔物層52的上部表面可比絕緣圖案55的最上部末端55u更靠近基底21的下部表面21s。
第一間隔物層51、第二間隔物層52以及絕緣圖案55可分別包含不同材料。舉例而言，第一間隔物層51、第二間隔物層52以及絕緣圖案55中的每一者可各自包含並不包含於第一間隔物層51、第二間隔物層52以及絕緣圖案55中的任何其他者中的材料。在一些實例實施例中，第一間隔物層51可包含（例如，部分或完全包括）碳氮氧化矽（SiOCN），第二間隔物層52可包含（例如，部分或完全包括）氧化矽，且絕緣圖案55可包含（例如，部分或完全包括）氮化矽。在一些實例實施例中，第一間隔物層51可包含（例如，部分或完全包括）氮化矽，第二間隔物層52可包含（例如，部分或完全包括）氧化矽，且絕緣圖案55可包含（例如，部分或完全包括）氧化鋁，諸如Al 2O 3。在一些實例實施例中，第一間隔物層51可包含（例如，部分或完全地包括）氮化矽，第二間隔物層52可包含（例如，部分或完全地包括）氧化矽，且絕緣圖案55可包含（例如，部分或完全地包括）碳氮氧化矽（SiOCN）。在一些實例實施例中，絕緣圖案55可包含氮化矽，且間隔物層54可包含氧碳氮化矽（SiOCN）。
圖6及圖7為解釋根據本發明概念的一些實例實施例的半導體裝置的橫截面圖。圖6可為沿著圖5中的線2-2'截取的橫截面圖。圖7可為沿著圖5中的線3-3'截取的橫截面圖。
參考圖1、圖4、圖5、圖6以及圖7，主動區F1至主動區F6中的每一者可具有大於其水平寬度的豎直高度。多個主動區F1至F6中的每一者可包含鰭形狀。元件隔離層23的上表面可凹陷至比多個主動區F1至F6的上部末端低的高度。多個閘極電極G1至G3中的每一者可在元件隔離層23上延伸，同時覆蓋多個主動區F1至F6中的對應一者的上表面及側表面。
圖8及圖9為解釋根據本發明概念的一些實例實施例的半導體裝置的橫截面圖。圖8可為沿著圖5中的線1-1'截取的橫截面圖。圖9可為沿著圖5中的線4-4'截取的橫截面圖。
參考圖2、圖3、圖5、圖8以及圖9，鄰近於第一側表面55S1及第二側表面55S2的第二間隔物層52的上表面52u1在垂直於下表面21s的方向上可比鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51的上表面51u1更遠離基底21的下表面21s。鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51及第二間隔物層52可分別包含傾斜上表面。傾斜上表面可具有隨著傾斜上表面變得更遠離絕緣圖案55而下降的傾斜度。鄰近於第三側表面55S3及第四側表面55S4的第二間隔物層52的上表面可與絕緣圖案55的上表面實質上共面。
圖10及圖11為解釋根據本發明概念的一些實例實施例的半導體裝置的橫截面圖。圖10可為沿著圖5中的線1-1'截取的橫截面圖。圖11可為沿著圖5中的線4-4'截取的橫截面圖。
參考圖2、圖3、圖5、圖10以及圖11，多個分離結構SP中的每一者可包含第一間隔物層51及絕緣圖案55。第一間隔物層51可部分地覆蓋絕緣圖案55的下表面及側表面。鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51可包含傾斜上表面。傾斜上表面可具有隨著傾斜上表面變得更遠離絕緣圖案55而下降的傾斜度。
圖12、圖13、圖14、圖15、圖16、圖17、圖18、圖19、圖20、圖21、圖22、圖23以及圖24為沿圖5中的線1-1'、線2-2'、線3-3'以及線4-4'截取的用以解釋根據本發明概念的一些實例實施例的半導體裝置的形成方法（例如，製造方法）的橫截面圖。
參考圖5及圖12，可在基底21上形成元件隔離層23以界定多個主動區F1至F6。多個主動區F1至F6可彼此間隔開。多個主動區F1至F6可能平行。主動區F1至F6中的每一者可包含多個主動圖案31至35。舉例而言，多個主動圖案31至35可包含第一主動圖案31、第二主動圖案32、第三主動圖案33、第四主動圖案34以及第五主動圖案35。多個犧牲圖案27可形成於多個主動圖案31至35之間。多個臨時閘極電極41、42以及43可形成為與多個主動區F1至F6相交。緩衝層37可形成於多個臨時閘極電極41、42以及43與多個主動區F1至F6之間。硬式罩幕圖案39可形成於多個臨時閘極電極41、42以及43上。
基底21可包含諸如矽晶圓或絕緣層上矽（silicon-on-insulator；SOI）晶圓的半導體基底。元件隔離層23可包含使用淺溝槽隔離（shallow trench isolation；STI）方法形成的絕緣層。元件隔離層23可包含氧化矽、氮化矽、氮氧化矽、氮化矽硼（SiBN）、氮化矽碳（SiCN）、低k介電質、高k介電質或其組合。
第一主動圖案31、第二主動圖案32、第三主動圖案33、第四主動圖案34以及第五主動圖案35可依序堆疊。多個犧牲圖案27可插入於第一主動圖案31、第二主動圖案32、第三主動圖案33、第四主動圖案34以及第五主動圖案35之間。在一些實例實施例中，第二主動圖案32、第三主動圖案33、第四主動圖案34以及第五主動圖案35可包含使用磊晶生長方法形成的單晶矽。多個犧牲圖案27可包含使用磊晶生長方法形成的SiGe。
元件隔離層23的上表面可凹陷至比多個主動區F1至F6的上部末端低的高度。在一些實例實施例中，元件隔離層23的上表面可形成於比第一主動圖案31的最上部末端低的高度處。第一主動圖案31可藉由元件隔離層23界定於基底21中。在一些實例實施例中，第一主動圖案31可包含單晶矽。
多個主動圖案31至35可包含P型或N型雜質。在一些實例實施例中，第一主動圖案31、第二主動圖案32、第三主動圖案33、第四主動圖案34以及第五主動圖案35可包含包括N型雜質的單晶矽。
緩衝層37可包含氧化矽。多個臨時閘極電極41、42以及43可能平行。多個臨時閘極電極41、42以及43中的每一者可覆蓋多個主動區F1至F6的上表面及側表面。多個臨時閘極電極41、42以及43中的每一者可在元件隔離層23上延伸。多個臨時閘極電極41、42以及43可包含多晶矽。硬式罩幕圖案39可包含氧化矽、氮化矽、氮氧化矽或其組合。
參考圖5及圖13，第一間隔物層51可形成以保形地覆蓋元件隔離層23、多個主動區F1至F6、多個臨時閘極電極41、42以及43以及硬式罩幕圖案39。第一間隔物層51可包含碳氮氧化矽（SiOCN）、氧化矽、氮化矽、氮氧化矽、氮化矽硼（SiBN）、氮化矽碳（SiCN）、低k介電質、高k介電質或其組合。
在一些實例實施例中，第一間隔物層51可包含相對於多個臨時閘極電極41、42以及43以及緩衝層37具有蝕刻選擇性的材料。第一間隔物層51可包含與多個臨時閘極電極41、42以及43以及緩衝層37的材料不同的材料。第一間隔物層51可包含碳氮氧化矽（SiOCN）或氮化矽。第一間隔物層51可在元件隔離層23上延伸，同時覆蓋多個主動區F1至F6、緩衝層37以及多個臨時閘極電極41、42以及43的側表面。
參考圖5及圖14，第二間隔物層52可形成以保形地覆蓋第一間隔物層51。第二間隔物層52可包含氧化矽、氮化矽、氮氧化矽、氮化矽硼（SiBN）、氮化矽碳（SiCN）、碳氮氧化矽（SiOCN）、低k介電質、高k介電質或其組合。在一些實例實施例中，第二間隔物層52可包含相對於第一間隔物層51具有蝕刻選擇性的材料。第二間隔物層52可包含與第一間隔物層51的材料不同的材料。第二間隔物層52可包含氧化矽。可省略第二間隔物層52。
參考圖5及圖15，犧牲模具層53可形成於第二間隔物層52上。犧牲模具層53可包含相對於第一間隔物層51及第二間隔物層52具有蝕刻選擇性的材料。犧牲模具層53可包含旋塗硬質罩幕（spin-on hardmask；SOH）。犧牲模具層53的形成可包含塗佈製程及回蝕製程。犧牲模具層53可保留於多個主動區F1至F6之間。可部分地暴露第二間隔物層52的上表面。
參考圖5及圖16，可經由部分移除第二間隔物層52而部分地暴露第一間隔物層51。第二間隔物層52可保留於第一間隔物層51與犧牲模具層53之間。可經由移除犧牲模具層53而暴露第二間隔物層52。
參考圖5及圖17，絕緣層55L可形成以覆蓋第一間隔物層51及第二間隔物層52。絕緣層55L可包含氧化矽、氮化矽、氮氧化矽、氮化矽硼（SiBN）、氮化矽碳（SiCN）、碳氮氧化矽（SiOCN）、金屬氧化物、低k介電質、高k介電質或其組合。
在一些實例實施例中，絕緣層55L可包含相對於第一間隔物層51及第二間隔物層52具有蝕刻選擇性的材料。絕緣層55L可包含與第一間隔物層51及第二間隔物層52的材料不同的材料。舉例而言，第一間隔物層51可包含碳氮氧化矽（SiOCN），第二間隔物層52可包含氧化矽，且絕緣層55L可包含氮化矽。第一間隔物層51可包含氮化矽，第二間隔物層52可包含氧化矽，且絕緣層55L可包含氧化鋁，諸如Al 2O 3。第一間隔物層51可包含氮化矽，第二間隔物層52可包含氧化矽，且絕緣層55L可包含碳氮氧化矽（SiOCN）。
參考圖5及圖18，可經由部分移除絕緣層55L而形成多個絕緣圖案55。經由部分移除絕緣層55L形成多個絕緣圖案55可包含回蝕。多個絕緣圖案55可安置於多個主動區F1至F6之間。第二間隔物層52可包圍多個絕緣圖案55的下表面及側表面。
參考圖5及圖19，可經由部分移除多個主動區F1至F6而形成多個汲極溝槽60T。多個汲極溝槽60T可形成於多個臨時閘極電極41、42以及43之間。經由部分移除多個主動區F1至F6形成多個汲極溝槽60T可包含非等向性蝕刻製程、方向性蝕刻製程、等向性蝕刻製程或其組合。多個主動圖案31至35及多個犧牲圖案27的側表面可暴露於多個汲極溝槽60T的側壁處。多個汲極溝槽60T的底部可形成於比第一主動圖案31的上部末端低的高度處。第一主動圖案31或基底21可暴露於多個汲極溝槽60T的底部處。
可在形成多個汲極溝槽60T期間經由部分移除多個主動區F1至F6而部分移除第一間隔物層51及第二間隔物層52。第一間隔物層51可保留於硬式罩幕圖案39、多個臨時閘極電極41、42以及43以及緩衝層37的側表面上。第一間隔物層51可部分地保留於多個絕緣圖案55的側表面上。第一間隔物層51可保留於元件隔離層23與多個絕緣圖案55之間。第一間隔物層51可保留於比多個汲極溝槽60T的底部高的高度處。
第二間隔物層52可保留於第一間隔物層51與多個絕緣圖案55之間。第一間隔物層51、第二間隔物層52以及多個絕緣圖案55可構成多個分離結構SP。
在一些實例實施例中，第一間隔物層51及第二間隔物層52的上表面可形成於比多個絕緣圖案55的上部末端低的高度處。第一間隔物層51及多個絕緣圖案55可暴露於多個汲極溝槽60T的側表面處。第一間隔物層51可包含傾斜上表面。第一間隔物層51的傾斜上部表面可具有隨著傾斜上表面變得更遠離多個絕緣圖案55而下降的傾斜度。第二間隔物層52的上表面可凹陷至比第一間隔物層51上表面低的高度。
在一些實例實施例中，多個絕緣圖案55中的每一者可包含第一側表面55S1、第二側表面55S2、第三側表面55S3以及第四側表面55S4。第二側表面55S2可面向第一側表面55S1。第一側表面55S1及第二側表面55S2中的每一者可鄰近於多個汲極溝槽60T中的對應一者。第四側表面55S4可面向第三側表面55S3。第三側表面55S3及第四側表面55S4中的每一者可鄰近於多個臨時閘極電極41、42以及43中的對應一者。
參考圖5及圖20，多個絕緣插塞59可形成於多個犧牲圖案27的側表面上。多個絕緣插塞59可包含氧化矽、氮化矽、氮氧化矽、低k介電質、高k介電質或其組合。
在一些實例實施例中，多個絕緣插塞59的形成可包含選擇性地蝕刻暴露於多個汲極溝槽60T的側表面處的多個犧牲圖案27的側表面。多個絕緣插塞59的形成可包含絕緣薄膜形成製程及非等向性蝕刻製程。多個絕緣插塞59及多個主動圖案31至35可暴露於多個汲極溝槽60T的側壁處。
參考圖5及圖21，多個源極/汲極區60可形成於多個汲極溝槽60T中。多個源極/汲極區60的形成可包含選擇性磊晶生長製程。多個源極/汲極區60可包含SiGe、SiC、Si或其組合。
在一些實例實施例中，源極/汲極區60中的每一者可包含第一層61、第二層62以及第三層63。第一層61可覆蓋多個主動圖案31至35。第一層61可直接接觸多個主動圖案31至35。第一層61可包含SiGe、Si或其組合。第二層62可形成於第一層61上。第二層62可比第一層61厚。第二層62可包含SiGe。第一層61的Ge的重量份可小於第二層62中的Ge的重量份。第三層63可形成於第二層62上。第三層63可包含SiGe、Si或其組合。第三層63的Ge的重量份可小於第二層62中的Ge的重量份。在一些實例實施例中，第三層63可包含Si層。
在一些實例實施例中，多個源極/汲極區60中的每一者可突出至比多個主動圖案31至35的最上部末端高的高度。多個源極/汲極區60可接觸多個分離結構SP的側表面。多個源極/汲極區60中的每一者可突出至比多個分離結構SP的最上部末端高的高度。多個源極/汲極區60可由多個分離結構SP彼此分離。
參考圖5及圖22，層間絕緣層65可形成以覆蓋多個源極/汲極區60及多個分離結構SP。可使用平坦化製程來暴露多個臨時閘極電極41、42以及43的上表面。平坦化製程可包含化學機械研磨（CMP）製程。層間絕緣層65可包含氧化矽、氮化矽、氮氧化矽、低k介電質、高k介電質或其組合。層間絕緣層65的上表面以及第一間隔物層51及多個臨時閘極電極41、42以及43的上表面可在實質上相同的平面上曝露。層間絕緣層65可覆蓋多個絕緣圖案55。層間絕緣層65可直接接觸多個絕緣圖案55。
參考圖5及圖23，可經由移除多個臨時閘極電極41、42以及43、緩衝層37以及多個犧牲圖案27而形成多個閘極溝槽40T及多個間隙區27G。多個間隙區27G可形成於多個主動區F1至F6之間。多個間隙區27G可與多個閘極溝槽40T通信。
參考圖5及圖24，閘極介電層71及多個閘極電極G1至G3可形成於多個間隙區27G及多個閘極溝槽40T中。閘極介電層71可包含氧化矽、氮化矽、氮氧化矽、高k介電質或其組合。閘極介電層71可包含單層或多層。在一些實例實施例中，閘極介電層71可包含氧化矽層、氧化矽層上的LaO層以及LaO層上的高k介電層，諸如HfO層。
多個閘極電極G1至G3可包含金屬、金屬氮化物、金屬氧化物、金屬矽化物、導電碳、多晶矽或其組合。多個閘極電極G1至G3可包含單層或多層。在一些實例實施例中，多個閘極電極G1至G3中的每一者可包含功函數金屬層或閘極導電層。功函數金屬層可包含Ti、TiN、Ta、TaN或其組合。閘極導電層可包含W、WN、Ti、TiN、Ta、TaN、Ru或其組合。多個閘極電極G1至G3中的每一者可對應於替代金屬閘極電極。
圖25及圖26可為沿圖5中的線1-1'、線2-2'、線3-3'以及線4-4'截取的用以解釋根據本發明概念的一些實例實施例的半導體裝置的形成方法的橫截面圖。
參考圖5及圖25，多個主動區F1至F6中的每一者可具有大於其水平寬度的豎直高度。多個主動區F1至F6中的每一者可包含鰭形狀。元件隔離層23的上表面可凹陷至比多個主動區F1至F6的上部末端低的高度。多個臨時閘極電極41、42及43中的每一者可在元件隔離層23上延伸，同時覆蓋多個主動區F1至F6中的對應一者的上表面及側表面。緩衝層37可形成於多個臨時閘極電極41、42以及43與多個主動區F1至F6之間以及多個臨時閘極電極41、42以及43與元件隔離層23之間。
參考圖5及圖26，多個閘極電極G1至G3中的每一者可在元件隔離層23上延伸，同時覆蓋多個主動區F1至F6中的對應一者的上表面及側表面。閘極介電層71可形成於多個閘極電極G1至G3與多個主動區F1至F6之間以及多個閘極電極G1至G3與元件隔離層23之間。
圖27及圖28可為沿圖5中的線1-1'、線2-2'、線3-3'以及線4-4'截取的用以解釋根據本發明概念的一些實例實施例的半導體裝置的形成方法的橫截面圖。
參考圖5及圖27，鄰近於第一側表面55S1及第二側表面55S2的第二間隔物層52的上表面可比鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51的上表面更遠離基底21的下表面21s。鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51及第二間隔物層52可分別包含傾斜上表面。傾斜上表面可具有隨著傾斜上表面變得更遠離絕緣圖案55而下降的傾斜度。鄰近於第三側表面55S3及第四側表面55S4的第二間隔物層52的上表面可與絕緣圖案55的上表面實質上共面。
參考圖5及圖28，鄰近於第一側表面55S1及第二側表面55S2的第二間隔物層52的上表面可突出至比鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51的上表面高的高度。
圖29可為沿圖5中的線1-1'、線2-2'、線3-3'以及線4-4'截取的用以解釋根據本發明概念的一些實例實施例的半導體裝置的形成方法的橫截面圖。
參考圖5及圖29，多個主動區F1至F6中的每一者可具有大於其水平寬度的豎直高度。元件隔離層23的上表面可凹陷至比多個主動區F1至F6的上部末端低的高度。多個閘極電極G1至G3中的每一者可在元件隔離層23上延伸，同時覆蓋多個主動區F1至F6中的對應一者的上表面及側表面。鄰近於第一側表面55S1及第二側表面55S2的第二間隔物層52的上表面可突出至比鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51的上表面高的高度。
圖30及圖31可為沿圖5中的線1-1'、線2-2'、線3-3'以及線4-4'截取的用以解釋根據本發明概念的一些實例實施例的半導體裝置的形成方法的橫截面圖。
參考圖5及圖30，多個絕緣圖案55可形成於第一間隔物層51上。多個絕緣圖案55可安置於多個主動區F1至F6之間。第一間隔物層51可包圍多個絕緣圖案55的側表面及下表面。第一間隔物層51可在元件隔離層23與多個絕緣圖案55之間延伸。
參考圖5及圖31，多個分離結構SP中的每一者可包含第一間隔物層51及絕緣圖案55。第一間隔物層51可部分地覆蓋絕緣圖案55的下表面及側表面。鄰近於第一側表面55S1及第二側表面55S2的第一間隔物層51可包含傾斜上表面。傾斜上表面可具有隨著傾斜上表面變得更遠離絕緣圖案55而下降的傾斜度。
圖32可為沿圖5中的線1-1'、線2-2'、線3-3'以及線4-4'截取的用以解釋根據本發明概念的一些實例實施例的半導體裝置的形成方法的橫截面圖。
參考圖5及圖32，多個主動區F1至F6中的每一者可具有大於其水平寬度的豎直高度。元件隔離層23的上表面可凹陷至比多個主動區F1至F6的上部末端低的高度。多個閘極電極G1至G3中的每一者可在元件隔離層23上延伸，同時覆蓋多個主動區F1至F6中的對應一者的上表面及側表面。多個分離結構SP中的每一者可包含第一間隔物層51及絕緣圖案55。
根據本發明概念的一些實例實施例，分離結構可設置於多個源極/汲極區之間。分離結構可包含絕緣圖案及間隔物層。絕緣圖案的最上部末端突出至比間隔物層的上表面高的高度。或許有可能實現具有優良電特性同時就大量生產的效率而言有利的半導體裝置。
雖然已參考隨附圖式描述了本發明概念的實施例，但所屬領域中具通常知識者應理解，可在不脫離本發明概念的範疇且不改變其本質特徵的情況下進行各種修改。因此，上文所描述的實施例應僅以描述性意義考慮且並不出於限制目的。
1-1'、2-2'、3-3'、4-4':線 21:基底 21s、55b:下表面 23:元件隔離層 27:犧牲圖案 27G:間隙區 31:第一主動圖案 32:第二主動圖案 33:第三主動圖案 34:第四主動圖案 35:第五主動圖案 37:緩衝層 39:硬式罩幕圖案 40T:閘極溝槽 41、42、43:臨時閘極電極 51:第一間隔物層 51u1、52u1:上表面 51u2、52u2、54u2:第二上表面 51ui:上表面 52:第二間隔物層 53:犧牲模具層 54:間隔物層 54u1:第一上表面 55:絕緣圖案 55L:絕緣層 55S1:第一側表面 55S2:第二側表面 55S3:第三側表面 55S4:第四側表面 55u、60u:最上部末端 59:絕緣插塞 60:源極/汲極區 60c:中心 60L:最下部末端 60T:汲極溝槽 60w:部分 61:第一層 62:第二層 63:第三層 65:層間絕緣層 71:閘極介電層 F1:第一主動區 F2:第二主動區 F3:第三主動區 F4:第四主動區 F5:第五主動區 F6:第六主動區 G1:第一閘極電極 G2:第二閘極電極 G3:第三閘極電極 SP:分離結構 w1:最大水平寬度
圖1、圖2、圖3以及圖4為解釋根據本發明概念的一些實例實施例的半導體裝置的橫截面圖。 圖5為根據本發明概念的一些實例實施例的半導體裝置的佈局。 圖6、圖7、圖8、圖9、圖10以及圖11為解釋根據本發明概念的一些實例實施例的半導體裝置的橫截面圖。 圖12、圖13、圖14、圖15、圖16、圖17、圖18、圖19、圖20、圖21、圖22、圖23、圖24、圖25、圖26、圖27、圖28、圖29、圖30、圖31以及圖32為解釋根據本發明概念的一些實例實施例的半導體裝置的形成方法的橫截面圖。
1-1':線
21:基底
21s、55b:下表面
23:元件隔離層
51:第一間隔物層
51u1、52u1:上表面
51ui:上表面
52:第二間隔物層
54:間隔物層
54u1:第一上表面
55:絕緣圖案
55S1:第一側表面
55S2:第二側表面
55u、60u:最上部末端
60:源極/汲極區
60c:中心
60L:最下部末端
60w:部分
61:第一層
62:第二層
63:第三層
65:層間絕緣層
F1:第一主動區
F2:第二主動區
SP:分離結構
w1:最大水平寬度

Claims (20)

  1. 一種半導體裝置，包括： 多個主動區，位於基底上； 閘極電極，與所述多個主動區相交； 多個源極/汲極區，位於所述多個主動區上，使得所述多個源極/汲極區鄰近於所述閘極電極的相對側，且所述閘極電極位於所述多個源極/汲極區之間；以及 分離結構，位於所述多個源極/汲極區中的鄰近源極/汲極區之間， 其中所述分離結構包含 絕緣圖案，包含第一側表面及第二側表面，所述第一側表面及所述第二側表面為所述絕緣圖案的相對側表面且鄰近於所述鄰近源極/汲極區中的分離的各別源極/汲極區，以及 間隔物層，位於所述第一側表面及所述第二側表面上， 其中所述絕緣圖案的最上部末端比鄰近於所述第一側表面及所述第二側表面的所述間隔物層的第一上表面更遠離所述基底的下表面。
  2. 如請求項1所述的半導體裝置，其中所述絕緣圖案的所述最上部末端處於比所述多個源極/汲極區中的每一者的中心高的高度。
  3. 如請求項1所述的半導體裝置，其中所述絕緣圖案的所述最上部末端處於比所述多個源極/汲極區中的每一者的部分當中的具有最大水平寬度的部分高的高度。
  4. 如請求項1所述的半導體裝置，其中所述多個源極/汲極區直接接觸所述第一側表面及所述第二側表面。
  5. 如請求項1所述的半導體裝置，其中所述間隔物層的所述第一上表面與所述絕緣圖案的所述最上部末端之間的距離為約10奈米至約50奈米。
  6. 如請求項1所述的半導體裝置，其中： 鄰近於所述第一側表面及所述第二側表面的所述間隔物層包含傾斜上表面；以及 所述傾斜上表面具有隨著所述傾斜上表面變得更遠離所述絕緣圖案而下降的傾斜度。
  7. 如請求項1所述的半導體裝置，其中： 所述絕緣圖案包括氮化矽；以及 所述間隔物層包括碳氮氧化矽（SiOCN）。
  8. 如請求項1所述的半導體裝置，其中所述間隔物層包圍所述絕緣圖案的下表面。
  9. 如請求項1所述的半導體裝置，其中： 所述間隔物層包括 第一間隔物層，以及 第二間隔物層，位於所述第一間隔物層與所述絕緣圖案之間；且 所述第二間隔物層包括與所述第一間隔物層的材料不同的材料。
  10. 如請求項9所述的半導體裝置，其中： 所述第一間隔物層包括碳氮氧化矽（SiOCN）； 所述第二間隔物層包括氧化矽；以及 所述絕緣圖案包括氮化矽。
  11. 如請求項9所述的半導體裝置，其中鄰近於所述第一側表面及所述第二側表面的所述第二間隔物層的上表面比鄰近於所述第一側表面及所述第二側表面的所述第一間隔物層的上表面更接近所述基底的所述下表面。
  12. 如請求項9所述的半導體裝置，其中鄰近於所述第一側表面及所述第二側表面的所述第二間隔物層的上表面比鄰近於所述第一側表面及所述第二側表面的所述第一間隔物層的上表面更遠離所述基底的所述下表面。
  13. 如請求項9所述的半導體裝置，其中所述多個源極/汲極區直接接觸所述第一間隔物層及所述第二間隔物層的上表面。
  14. 如請求項1所述的半導體裝置，其中 所述絕緣圖案更包括鄰近於所述閘極電極的第三側表面；以及 所述間隔物層在所述絕緣圖案與所述閘極電極之間延伸。
  15. 如請求項14所述的半導體裝置，其中所述絕緣圖案的所述最上部末端比鄰近於所述第三側表面的所述間隔物層的第二上表面更靠近所述基底的所述下表面。
  16. 如請求項1所述的半導體裝置，其中： 所述多個主動區中的每一者包括接觸所述多個源極/汲極區的多個主動圖案；以及 所述閘極電極覆蓋所述多個主動圖案的上表面及側表面。
  17. 如請求項16所述的半導體裝置，其中所述閘極電極包圍所述多個主動圖案中的至少一者的上表面、下表面以及側表面。
  18. 一種半導體裝置，包括： 元件隔離層，在基底上界定多個主動區； 閘極電極，與所述多個主動區相交同時在所述元件隔離層上延伸； 多個源極/汲極區，位於所述多個主動區上，使得所述多個源極/汲極區鄰近於所述閘極電極的相對側，且所述閘極電極位於所述多個源極/汲極區之間；以及 分離結構，位於所述元件隔離層上及所述多個源極/汲極區中中的鄰近源極/汲極區之間， 其中所述分離結構包含 絕緣圖案，包含第一側表面及第二側表面以及鄰近於所述閘極電極的第三側表面，所述第一側表面及所述第二側表面為所述絕緣圖案的相對側表面且鄰近於所述鄰近源極/汲極區中的分離的各別源極/汲極區，以及 間隔物層，位於所述第一側表面、所述第二側表面以及所述第三側表面上， 其中所述絕緣圖案的最上部末端比鄰近於所述第一側表面及所述第二側表面的所述間隔物層的第一上表面更遠離所述基底的下表面， 其中所述絕緣圖案的所述最上部末端比鄰近於所述第三側表面的所述間隔物層的第二上表面更靠近所述基底的所述下表面。
  19. 如請求項18所述的半導體裝置，其中所述間隔物層在所述元件隔離層與所述絕緣圖案之間延伸。
  20. 一種半導體裝置，包括： 元件隔離層，在基底上界定多個主動區； 多個閘極電極，與所述多個主動區相交同時在所述元件隔離層上延伸； 多個源極/汲極區，鄰近於所述閘極電極中的每一者的相對側位於所述多個主動區上；以及 分離結構，在所述多個源極/汲極區中的鄰近源極/汲極區之間以及所述多個閘極電極中的鄰近閘極電極之間位於所述元件隔離層上， 其中所述分離結構包含 絕緣圖案，包含第一側表面及第二側表面以及第三側表面及第四側表面，所述第一側表面及所述第二側表面為所述絕緣圖案的第一相對側表面且鄰近於所述鄰近源極/汲極區中的分離的各別源極/汲極區，所述第三側表面及所述第四側表面為所述絕緣圖案的第二相對側表面且鄰近於所述鄰近閘極電極中的分離的各別閘極電極，以及 間隔物層，位於所述第一側表面、所述第二側表面、所述第三側表面以及所述第四側表面上， 其中所述絕緣圖案的最上部末端比鄰近於所述第一側表面及所述第二側表面的所述間隔物層的第一上表面更遠離所述基底的下表面， 其中所述絕緣圖案的所述最上部末端比鄰近於所述第三側表面及所述第四側表面的所述間隔物層的第二上表面更靠近所述基底的所述下表面。
TW110132631A 2021-01-08 2021-09-02 包含分離結構的半導體裝置 TWI786800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210002272A KR20220100161A (ko) 2021-01-08 2021-01-08 분리 구조체를 갖는 반도체 소자들
KR10-2021-0002272 2021-01-08

Publications (2)

Publication Number Publication Date
TW202228244A TW202228244A (zh) 2022-07-16
TWI786800B true TWI786800B (zh) 2022-12-11

Family

ID=82323318

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132631A TWI786800B (zh) 2021-01-08 2021-09-02 包含分離結構的半導體裝置

Country Status (4)

Country Link
US (1) US20220223711A1 (zh)
KR (1) KR20220100161A (zh)
CN (1) CN114759000A (zh)
TW (1) TWI786800B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140213037A1 (en) * 2013-01-31 2014-07-31 GlobalFoundries, Inc. Methods for fabricating integrated circuits having confined epitaxial growth regions
TW201626441A (zh) * 2012-09-28 2016-07-16 英特爾股份有限公司 溝渠侷限的磊晶成長裝置層
US20180158930A1 (en) * 2014-03-27 2018-06-07 Intel Corporation Confined Epitaxial Regions for Semiconductor Devices and Methods of Fabricating Semiconductor Devices Having Confined Epitaxial Regions
US20190214473A1 (en) * 2018-01-10 2019-07-11 Globalfoundries Inc. Method of forming integrated circuit with gate-all-around field effect transistor and the resulting structure
US20200006559A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Isolation schemes for gate-all-around transistor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854615B2 (en) * 2018-03-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having non-merging epitaxially grown source/drains
US11658245B2 (en) * 2019-10-29 2023-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing
US11302796B2 (en) * 2020-04-01 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming self-aligned source/drain metal contacts

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201626441A (zh) * 2012-09-28 2016-07-16 英特爾股份有限公司 溝渠侷限的磊晶成長裝置層
US20140213037A1 (en) * 2013-01-31 2014-07-31 GlobalFoundries, Inc. Methods for fabricating integrated circuits having confined epitaxial growth regions
US20180158930A1 (en) * 2014-03-27 2018-06-07 Intel Corporation Confined Epitaxial Regions for Semiconductor Devices and Methods of Fabricating Semiconductor Devices Having Confined Epitaxial Regions
US20190214473A1 (en) * 2018-01-10 2019-07-11 Globalfoundries Inc. Method of forming integrated circuit with gate-all-around field effect transistor and the resulting structure
US20200006559A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Isolation schemes for gate-all-around transistor devices

Also Published As

Publication number Publication date
TW202228244A (zh) 2022-07-16
CN114759000A (zh) 2022-07-15
US20220223711A1 (en) 2022-07-14
KR20220100161A (ko) 2022-07-15

Similar Documents

Publication Publication Date Title
TWI829646B (zh) 半導體裝置
US11721581B2 (en) Semiconductor devices including contact plugs
US11171136B2 (en) Semiconductor devices
TWI776937B (zh) 半導體裝置
CN110718502A (zh) 具有气隙的半导体器件以及用于制造其的方法
TW201913938A (zh) 積體電路及其製造方法
KR102524803B1 (ko) 소스/드레인 영역을 갖는 반도체 소자
US20190393315A1 (en) Semiconductor device including fin-fet
US11705521B2 (en) Semiconductor devices
US10586852B2 (en) Semiconductor device
US12051754B2 (en) Method of forming a semiconductor device with a seed layer migration process
TWI835349B (zh) 半導體裝置及其形成方法
CN110718548A (zh) 半导体器件
TWI786800B (zh) 包含分離結構的半導體裝置
US20220375847A1 (en) Semiconductor devices including gate structure and method of forming the same
US11450761B2 (en) Semiconductor device
CN110931545B (zh) 半导体器件
TW202410395A (zh) 半導體裝置
TW202307964A (zh) 半導體裝置
TW202331854A (zh) 半導體結構及其形成方法
TW202401838A (zh) 半導體裝置