TWI786559B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI786559B
TWI786559B TW110107351A TW110107351A TWI786559B TW I786559 B TWI786559 B TW I786559B TW 110107351 A TW110107351 A TW 110107351A TW 110107351 A TW110107351 A TW 110107351A TW I786559 B TWI786559 B TW I786559B
Authority
TW
Taiwan
Prior art keywords
spacer
dielectric layer
layer
sidewall
gate structure
Prior art date
Application number
TW110107351A
Other languages
English (en)
Other versions
TW202236513A (zh
Inventor
吳忠育
曾自立
林俐齊
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW110107351A priority Critical patent/TWI786559B/zh
Priority to CN202110591840.XA priority patent/CN114999997A/zh
Publication of TW202236513A publication Critical patent/TW202236513A/zh
Application granted granted Critical
Publication of TWI786559B publication Critical patent/TWI786559B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種半導體結構的形成方法包括：在基板上形成閘極結構，其中基板具有淺溝槽隔離、絕緣襯墊及導體；在閘極結構上形成犧牲層；在基板、閘極結構的側壁以及犧牲層的側壁上形成絕緣層；在絕緣層上形成間隔件，其中間隔件位於淺溝槽隔離與閘極結構的側壁上；在基板與間隔件上形成層間介電層；去除犧牲層；以脈衝電漿蝕刻層間介電層、絕緣層以及基板以形成第一及第二接觸開口，其中間隔件的側壁從第一接觸開口中裸露，並且在蝕刻期間，在間隔件的側壁上形成聚合物層與蝕刻聚合物層；以及在第一及第二接觸開口中分別形成第一及第二金屬接觸。

Description

半導體結構及其形成方法
本揭露係關於一種半導體結構及一種半導體結構的形成方法。
一般而言，使用連續模式蝕刻介電層、絕緣層及半導體基板以形成開口時，蝕刻氣體中的電漿在開口中與介電層的側壁發生碰撞，導致電漿蝕刻介電層的側壁，進而蝕刻位於介電層下的間隔件，造成介電層中的間隔件損壞，使得間隔件可能無法在後續製程中保護閘極的側壁。此外，以二氟甲烷(CH2F2)作為蝕刻氣體蝕刻介電層、絕緣層及半導體基板時，流量不足的二氟甲烷無法在蝕刻期間避免間隔件被電漿蝕刻，使得間隔件損壞而無法對閘極提供足夠的保護效果。
本揭露之一技術態樣為一種半導體結構。
根據本揭露一實施方式，一種半導體結構包括半 導體基板、絕緣襯墊、閘極結構、間隔件、絕緣層、層間介電層、第一金屬接觸以及第二金屬接觸。半導體基板內具有淺溝槽隔離。絕緣襯墊位於半導體基板的淺溝槽隔離中。閘極結構位於半導體基板的淺溝槽隔離上。間隔件位於淺溝槽隔離上與閘極結構的側壁上。絕緣層位於半導體基板上且位於閘極結構的側壁與間隔件之間。層間介電層位於半導體基板與間隔件上。第一金屬接觸位於層間介電層及絕緣層中。第一金屬接觸接觸間隔件的側壁。間隔件的側壁沿垂直方向延伸。第二金屬接觸位於淺溝槽隔離、絕緣襯墊、絕緣層以及層間介電層中。
在本揭露一實施方式中，上述第二金屬接觸的高度大於第一金屬接觸的高度。
在本揭露一實施方式中，上述半導體結構更包括導體。導體位於淺溝槽隔離中且位於絕緣襯墊下方。導體的頂部位於第二金屬接觸中。
在本揭露一實施方式中，上述半導體結構更包括第一介電層。第一介電層位於層間介電層及閘極結構上。
在本揭露一實施方式中，上述半導體結構更包括第二介電層。第二介電層位於第一介電層上。
在本揭露一實施方式中，上述半導體結構更包括第三金屬接觸。第三金屬接觸位於閘極結構上且位於第一介電層及第二介電層中。
本揭露之一技術態樣為一種半導體結構的形成 方法。
根據本揭露一實施方式，一種半導體結構的形成方法包括：在半導體基板上形成閘極結構，其中半導體基板具有淺溝槽隔離及在淺溝槽隔離中的絕緣襯墊及導體；在閘極結構上形成犧牲層；在半導體基板上、閘極結構的側壁上以及犧牲層的側壁上形成絕緣層；在絕緣層上形成間隔件，其中間隔件位於淺溝槽隔離上與閘極結構的側壁上；在半導體基板上與間隔件上形成層間介電層；去除犧牲層；以脈衝電漿蝕刻層間介電層、絕緣層以及半導體基板以形成第一接觸開口及第二接觸開口，其中間隔件的側壁從第一接觸開口中裸露，並且在蝕刻期間，在間隔件的側壁上形成聚合物層與蝕刻聚合物層；以及在第一接觸開口及第二接觸開口中分別形成第一金屬接觸與第二金屬接觸。
在本揭露一實施方式中，上述形成聚合物層是使用二氟甲烷(CH2F2)，且二氟甲烷的流量在25sccm至35sccm的範圍中，脈衝電漿的開關頻率為50%。
在本揭露一實施方式中，上述方法更包括：在層間介電層、絕緣層以及閘極結構上形成第一介電層；以及在第一介電層上形成第二介電層。
在本揭露一實施方式中，上述方法更包括：在形成第一接觸開口與第二接觸開口期間，蝕刻第一介電層及第二介電層以形成第三接觸開口，其中閘極結構的頂面至少一部分從第三接觸開口中裸露；以及在形成第一 金屬接觸與第二金屬接觸期間，在第三接觸開口中形成第三金屬接觸。
在本揭露上述實施方式中，由於脈衝電漿具有間歇開關頻率的特性，因此脈衝電漿在開啟時可集中向下蝕刻層間介電層、絕緣層以及半導體基板，而脈衝電漿在關閉時可減少在第一接觸開口中與半導體基板上的層間介電層發生碰撞以降低側蝕，進而降低脈衝電漿側蝕位在層間介電層中的間隔件的側壁，使得間隔件可避免損壞並在後續製程中為閘極結構提供足夠的保護效果。此外，在脈衝電漿蝕刻層間介電層、絕緣層以及半導體基板時，除了可在間隔件的側壁上形成聚合物層，還可確保脈衝電漿可蝕刻半導體基板的淺溝槽隔離而形成第二接觸開口。形成在間隔件的側壁上的聚合物層可作為間隔件的保護層。聚合物層可作為緩衝層，代替間隔件的側壁被脈衝電漿蝕刻。如此一來，間隔件可避免損壞，以於後續製程中提供閘極結構足夠的保護效果。
100,100a,100b,100c:半導體結構
110:半導體基板
111:矽區域
112:淺溝槽隔離
114:絕緣襯墊
116:導體
118:頂部
120:閘極結構
121:側壁
122:閘極第一電極
123:頂面
124:閘極介電質
126:閘極第二電極
130:絕緣層
140:間隔件
142:側壁
150:層間介電層
160:第一介電層
170:第二介電層
300:聚合物層
510:第一金屬接觸
520:第二金屬接觸
530:第三金屬接觸
h1:高度
h2:高度
D1:垂直方向
O1:第一接觸開口
O2:第二接觸開口
O3:第三接觸開口
P:脈衝電漿
S1:步驟
S2:步驟
S3:步驟
S4:步驟
S5:步驟
S6:步驟
S7:步驟
S8:步驟
當結合隨附諸圖閱讀時，得自以下詳細描述最佳地理解本揭露之一實施方式。應強調，根據工業上之標準實務，各種特徵並未按比例繪製且僅用於說明目的。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。
第1圖繪示根據本揭露一實施方式之一種半導體結構 的形成方法的流程圖。
第2圖至第5圖繪示第1圖之半導體結構的形成方法在不同步驟的剖面圖。
以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式，或實例。下文描述了元件和佈置之特定實例以簡化本案。當然，該等實例僅為實例且並不意欲作為限制。此外，本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的，且其本身不指定所論述的各個實施方式及/或配置之間的關係。
諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用，以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或操作中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。
第1圖繪示根據本揭露一實施方式之一種半導體結構的形成方法的流程圖。半導體結構的形成方法包括下列步驟。首先在步驟S1中，在半導體基板上形成閘 極結構，其中半導體基板具有淺溝槽隔離及在淺溝槽隔離中的絕緣襯墊及導體。接著在步驟S2中，在閘極結構上形成犧牲層。之後在步驟S3中，在半導體基板上、閘極結構的側壁上以及犧牲層的側壁上形成絕緣層。後續在步驟S4中，在絕緣層上形成間隔件，其中間隔件位於淺溝槽隔離上與閘極結構的側壁上。接著在步驟S5中，在半導體基板上與間隔件上形成層間介電層。接著在步驟S6中，去除犧牲層。之後在步驟S7中，以脈衝電漿蝕刻層間介電層、絕緣層以及半導體基板以形成第一接觸開口及第二接觸開口，其中間隔件的側壁從第一接觸開口中裸露，並且在蝕刻期間，在間隔件的側壁上形成聚合物層與蝕刻聚合物層。後續在步驟S8中，在第一接觸開口及第二接觸開口中分別形成第一金屬接觸與第二金屬接觸。在以下敘述中，將詳細說明上述各步驟。
第2圖至第5圖繪示第1圖之半導體結構的形成方法在不同步驟的剖面圖。同時參照第1圖與第2圖，在步驟S1中，在半導體基板110上形成閘極結構120，其中半導體基板110具有淺溝槽隔離112及在淺溝槽隔離112中的絕緣襯墊114及導體116。導體116位於絕緣襯墊114下方。在一些實施方式中，半導體基板110可包括矽區域111及氧化矽區域，而淺溝槽隔離112可位於氧化矽區域。矽區域111可位於淺溝槽隔離112的一側(例如淺溝槽隔離112的左側)。導體116可包括導電材料，例如多晶矽、鎢或上述材料之組合。閘極結構 120可包括閘極第一電極122、閘極介電質124以及閘極第二電極126。閘極第一電極122可為浮動閘極，而閘極第二電極126可為控制閘極，閘極結構120可為快閃記憶體。閘極介電質124位於閘極第一電極122與閘極第二電極126之間。閘極第一電極122、閘極介電質124以及閘極第二電極126由下而上依序堆疊於半導體基板110上。閘極介電質124可藉由化學氣相沉積(CVD)、原子層沉積(ALD)或任何合適方法所形成。閘極第一電極122與閘極第二電極126可藉由CVD、物理氣相沉積(PVD)、ALD或其他合適方法所形成。
在步驟S2中，在閘極結構120上形成犧牲層。在步驟S3中，在半導體基板110上、閘極結構120的側壁121上及犧牲層的側壁上形成絕緣層130。絕緣層130為接觸蝕刻停止層。在步驟S4中，在絕緣層130上形成間隔件140，其中間隔件140位於半導體基板110的淺溝槽隔離112上以及閘極結構120的側壁121上。並且，絕緣層130位於閘極結構120的側壁121與間隔件140之間。間隔件140的側壁142沿垂直方向D1延伸。在閘極結構120上的犧牲層可避免在形成絕緣層130與間隔件140時因蝕刻步驟傷到閘極結構120。在步驟S5中，在半導體基板110上與間隔件140上形成層間介電層150。在步驟S6中，去除閘極結構120上的犧牲層。在一些實施方式中，方法更包括在層間介電層150、絕緣層130以及閘極結構120上形成第 一介電層160，並且在第一介電層160上形成第二介電層170。如此一來，便可得到如第2圖所示之半成品的半導體結構100a。
在一些實施方式中，絕緣襯墊114、絕緣層130及間隔件140可包括絕緣材料，例如氮化物、低k介電材料或上述材料之組合。層間介電層150、第一介電層160及第二介電層170可包括介電材料，例如氧化矽、氮化矽、氮氧化矽、高k介電材料或上述材料之組合。此外，層間介電層150可為旋塗介電層(spin-on dielectric layer)，其藉由旋塗(spin-on coating)法所形成。
第3圖繪示半導體結構100b在脈衝電漿P為開啟時的剖面圖。同時參照第1圖與第3圖，在完成步驟S1~S6後的第2圖的半導體結構100a接著執行步驟S7。在步驟S7中，以脈衝電漿P蝕刻層間介電層150、絕緣層130以及半導體基板110以形成第一接觸開口O1及第二接觸開口O2，並且間隔件140的側壁142可能從第一接觸開口O1中裸露。由於脈衝電漿P沿垂直方向D1蝕刻，因此第一接觸開口O1及第二接觸開口O2沿垂直方向D1形成。此外，因蝕刻選擇比不同，因此第二接觸開口O2的深度大於第一接觸開口O1的深度。此外，脈衝電漿P具有間歇開關頻率的特性。在一些實施方式中，脈衝電漿P的間歇開關頻率可為50%。在形成第一接觸開口O1與第二接觸開口O2期間，脈衝電漿 P蝕刻第一介電層160及第二介電層170以形成第三接觸開口O3。閘極結構120的頂面123至少一部分從第三接觸開口O3中裸露。
第4圖繪示半導體結構100c在脈衝電漿P為關閉時的剖面圖。同時參照第1圖與第4圖，在步驟S7中，在脈衝電漿P蝕刻期間，蝕刻氣體在間隔件140的側壁142上可形成聚合物層300但可進一步蝕刻此聚合物層300。舉例來說，當脈衝電漿P為關閉時且間隔件140的側壁142從第一接觸開口O1中裸露，蝕刻氣體可與間隔件140的側壁142產生反應，進而在間隔件140的側壁142上形成聚合物層300。聚合物層300沿垂直方向D1延伸。形成的聚合物層300可作為緩衝層。當脈衝電漿P切換為開啟時，聚合物層300可代替間隔件140的側壁142被脈衝電漿P蝕刻，使得間隔件140可避免損壞並在後續製程中為閘極結構120提供足夠的保護效果。
蝕刻氣體是在脈衝電漿P蝕刻期間恆開，不論脈衝電漿P為開啟狀態或關閉狀態。在一些實施方式中，形成聚合物層300的蝕刻氣體可使用二氟甲烷(CH2F2)，且二氟甲烷的流量可在25流量(sccm)至35流量(sccm)的範圍中。舉例來說，間隔件140的材質可包括氮化物，而足夠流量(例如30sccm)的二氟甲烷可藉由碳-氮(C-N)鍵結或碳-氫(C-H)鍵結在間隔件140的側壁142上形成聚合物層300。聚合物層300 可在脈衝電漿P切換為開啟後代替間隔件140的側壁142被脈衝電漿P蝕刻，以降低間隔件140的側壁142被蝕刻的情況。此外，二氟甲烷對底部氮化物(例如絕緣層130及絕緣襯墊114)及氧化物(例如半導體基板110中的淺溝槽隔離112)具有高蝕刻速率，因此可確保脈衝電漿P蝕刻至半導體基板110的淺溝槽隔離112中以形成第二接觸開口O2。由於二氟甲烷對閘極第二電極126及導體116具有低蝕刻速率，因此不易蝕刻閘極第二電極126及導體116。
當二氟甲烷在間隔件140的側壁142上形成聚合物層300後，脈衝電漿P可切換為開啟狀態以繼續形成第一接觸開口O1、第二接觸開口O2及第三接觸開口O3，而同時蝕刻在間隔件140的側壁142上的聚合物層300。接著，脈衝電漿P再切換為關閉狀態，而二氟甲烷繼續在間隔件140的側壁142上形成聚合物層300。如此周而復始，使脈衝電漿P蝕刻聚合物層300而非直接蝕刻間隔件140的側壁142。如此一來，便可降低間隔件140的側壁142被蝕刻的情況，使得間隔件140可避免損壞並在後續製程中為閘極結構120提供足夠的保護效果。
接著，請參照第1圖與第5圖，在步驟S8中，在第一接觸開口O1及第二接觸開口O2中分別形成第一金屬接觸510及第二金屬接觸520。第一金屬接觸510及第二金屬接觸520沿垂直方向D1形成。第一金屬接 觸510位於層間介電層150中及絕緣層130中。第一金屬接觸510可接觸間隔件140的側壁142。第二金屬接觸520位於淺溝槽隔離112、絕緣襯墊114、絕緣層130以及層間介電層150中。此外，導體116的頂部118位於第二金屬接觸520中。第二金屬接觸520的高度h2大於第一金屬接觸510的高度h1。在一些實施方式中，在形成第一金屬接觸510與第二金屬接觸520期間，在第三接觸開口O3中形成第三金屬接觸530。第三金屬接觸530沿垂直方向D1形成。第三金屬接觸530位於閘極結構120上且位於第一介電層160及第二介電層170中。如此一來，便可得到如第5圖所示之半導體結構100。
綜上所述，由於脈衝電漿具有間歇開關頻率的特性，因此脈衝電漿在開啟時可集中向下蝕刻層間介電層、絕緣層以及半導體基板，而脈衝電漿在關閉時可減少在第一接觸開口中與半導體基板上的層間介電層發生碰撞以降低側蝕，進而降低脈衝電漿側蝕位在層間介電層中的間隔件的側壁，使得間隔件可避免損壞並在後續製程中為閘極結構提供足夠的保護效果。此外，在脈衝電漿蝕刻層間介電層、絕緣層以及半導體基板時，除了可在間隔件的側壁上形成聚合物層，還可確保脈衝電漿可蝕刻半導體基板的淺溝槽隔離而形成第二接觸開口。形成在間隔件的側壁上的聚合物層可作為間隔件的保護層。聚合物層可作為緩衝層，代替間隔件的側壁被脈衝電漿 蝕刻。如此一來，間隔件可避免損壞，以於後續製程中提供閘極結構足夠的保護效果。
前述概述了幾個實施方式的特徵，使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解，他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在這裡進行各種改變，替換和變更。
S1:步驟 S2:步驟 S3:步驟 S4:步驟 S5:步驟 S6:步驟 S7:步驟 S8:步驟

Claims (10)

  1. 一種半導體結構，包含： 一半導體基板，其內具有一淺溝槽隔離； 一絕緣襯墊，位於該半導體基板的該淺溝槽隔離中； 一閘極結構，位於該半導體基板的該淺溝槽隔離上； 一間隔件，位於該淺溝槽隔離上與該閘極結構的一側壁上； 一絕緣層，位於該半導體基板上且位於該閘極結構的該側壁與該間隔件之間； 一層間介電層，位於該半導體基板與該間隔件上； 一第一金屬接觸，位於該層間介電層及該絕緣層中，其中該第一金屬接觸接觸該間隔件的一側壁，且該間隔件的該側壁沿垂直方向延伸；以及 一第二金屬接觸，位於該淺溝槽隔離、該絕緣襯墊、該絕緣層以及該層間介電層中。
  2. 如請求項1所述之半導體結構，其中該第二金屬接觸的高度大於該第一金屬接觸的高度。
  3. 如請求項1所述之半導體結構，更包含： 一導體，位於該淺溝槽隔離中且位於該絕緣襯墊下方，且該導體的頂部位於該第二金屬接觸中。
  4. 如請求項1所述之半導體結構，更包含： 一第一介電層，位於該層間介電層及該閘極結構上。
  5. 如請求項4所述之半導體結構，更包含： 一第二介電層，位於該第一介電層上。
  6. 如請求項5所述之半導體結構，更包含： 一第三金屬接觸，位於該閘極結構上且位於該第一介電層及該第二介電層中。
  7. 一種半導體結構的形成方法，包含： 在一半導體基板上形成一閘極結構，其中該半導體基板具有一淺溝槽隔離及在該淺溝槽隔離中的一絕緣襯墊及一導體； 在該閘極結構上形成一犧牲層； 在該半導體基板上、該閘極結構的一側壁上以及該犧牲層的側壁上形成一絕緣層； 在該絕緣層上形成一間隔件，其中該間隔件位於該淺溝槽隔離上與該閘極結構的該側壁上； 在該半導體基板上與該間隔件上形成一層間介電層； 去除該犧牲層； 以一脈衝電漿蝕刻該層間介電層、該絕緣層以及該半導體基板以形成一第一接觸開口及一第二接觸開口，其中該間隔件的一側壁從該第一接觸開口中裸露，並且在蝕刻期間，在該間隔件的該側壁上形成一聚合物層與蝕刻該聚合物層；以及 在該第一接觸開口及該第二接觸開口中分別形成一第一金屬接觸與一第二金屬接觸。
  8. 如請求項7所述之方法，其中形成該聚合物層是使用一二氟甲烷(CH 2F 2)，且該二氟甲烷的流量在25 sccm至35 sccm的範圍中，該脈衝電漿的開關頻率為50%。
  9. 如請求項7所述之方法，更包含： 在該層間介電層、該絕緣層以及該閘極結構上形成一第一介電層；以及 在該第一介電層上形成一第二介電層。
  10. 如請求項9所述之方法，更包含： 在形成該第一接觸開口與該第二接觸開口期間，蝕刻該第一介電層及該第二介電層以形成一第三接觸開口，其中該閘極結構的頂面至少一部分從該第三接觸開口中裸露；以及 在形成該第一金屬接觸與該第二金屬接觸期間，在該第三接觸開口中形成第三金屬接觸。
TW110107351A 2021-03-02 2021-03-02 半導體結構及其形成方法 TWI786559B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110107351A TWI786559B (zh) 2021-03-02 2021-03-02 半導體結構及其形成方法
CN202110591840.XA CN114999997A (zh) 2021-03-02 2021-05-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110107351A TWI786559B (zh) 2021-03-02 2021-03-02 半導體結構及其形成方法

Publications (2)

Publication Number Publication Date
TW202236513A TW202236513A (zh) 2022-09-16
TWI786559B true TWI786559B (zh) 2022-12-11

Family

ID=83018242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107351A TWI786559B (zh) 2021-03-02 2021-03-02 半導體結構及其形成方法

Country Status (2)

Country Link
CN (1) CN114999997A (zh)
TW (1) TWI786559B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042098A (ko) * 2001-11-21 2003-05-28 한국디엔에스 주식회사 반도체 장치의 콘택 홀 형성 방법
TW202011518A (zh) * 2018-08-31 2020-03-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
CN110957259A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 半导体装置的形成方法
US20200161297A1 (en) * 2018-11-19 2020-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with Recessed Silicon Cap and Method Forming Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042098A (ko) * 2001-11-21 2003-05-28 한국디엔에스 주식회사 반도체 장치의 콘택 홀 형성 방법
TW202011518A (zh) * 2018-08-31 2020-03-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
CN110957259A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 半导体装置的形成方法
US20200161297A1 (en) * 2018-11-19 2020-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with Recessed Silicon Cap and Method Forming Same

Also Published As

Publication number Publication date
CN114999997A (zh) 2022-09-02
TW202236513A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
US10868024B2 (en) Method of forming embedded nonvolatile memory
JP4152276B2 (ja) 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法
US11362003B2 (en) Prevention of contact bottom void in semiconductor fabrication
US10777449B2 (en) Methods of manufacturing semiconductor devices
US7701004B2 (en) Semiconductor device and method of manufacturing thereof
KR100672823B1 (ko) 반도체 장치에서 배선의 형성 방법
US7892969B2 (en) Method of manufacturing semiconductor device
US10438893B2 (en) Metal interconnect structure and method for fabricating the same
TWI786559B (zh) 半導體結構及其形成方法
US9899320B2 (en) Interconnection and manufacturing method thereof
US7741223B2 (en) Semiconductor device with bulb type recess gate and method for fabricating the same
JP2006191053A (ja) 半導体メモリ装置の製造方法
TW202145476A (zh) 互連結構
US6806208B2 (en) Semiconductor device structured to prevent oxide damage during HDP CVD
CN107731730A (zh) 半导体结构的形成方法
KR100596420B1 (ko) 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법
US10224414B2 (en) Method for providing a low-k spacer
KR20070058112A (ko) 반도체 소자의 제조방법
KR100680944B1 (ko) 반도체 소자의 제조방법
TWI826908B (zh) 積體晶片及其形成方法
US20020119618A1 (en) Method for forming contacts of memory devices using an etch stop layer
US20230380174A1 (en) Memory device and method for forming the same
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100689676B1 (ko) 반도체메모리장치의 제조 방법
TW202236601A (zh) 半導體結構及其形成方法