TWI786213B - 記憶體系統及其操作方法 - Google Patents

記憶體系統及其操作方法 Download PDF

Info

Publication number
TWI786213B
TWI786213B TW107138420A TW107138420A TWI786213B TW I786213 B TWI786213 B TW I786213B TW 107138420 A TW107138420 A TW 107138420A TW 107138420 A TW107138420 A TW 107138420A TW I786213 B TWI786213 B TW I786213B
Authority
TW
Taiwan
Prior art keywords
block
super
memory
blocks
die
Prior art date
Application number
TW107138420A
Other languages
English (en)
Other versions
TW201941202A (zh
Inventor
金世玹
李慶勳
田星訓
金貞佑
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201941202A publication Critical patent/TW201941202A/zh
Application granted granted Critical
Publication of TWI786213B publication Critical patent/TWI786213B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • G06F7/14—Merging, i.e. combining at least two sets of record carriers each arranged in the same ordered sequence to produce a single set having the same ordered sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本發明涉及一種記憶體系統，該記憶體系統包括：記憶體裝置，包括多個晶粒，多個晶粒的每個包括多個平面，多個平面的每個包括多個記憶體塊；以及控制器，將多個記憶體塊分組為多個超級塊，多個超級塊的每個具有對應於條件的指定類型，控制器可以在多個超級塊之中形成一組第一超級塊並且可以管理第一超級塊，第一超級塊的每個具有好記憶體塊和至少一個壞記憶體塊。

Description

記憶體系統及其操作方法
各種實施例涉及記憶體系統，更具體地，涉及包括非揮發性記憶體裝置的記憶體系統及其操作方法。
計算機環境範例已經轉變至可隨時隨地使用的普遍計算系統。由此，諸如行動電話、數位相機和筆記型電腦的可攜式電子裝置的使用已經快速增長。這些可攜式電子裝置通常使用具有用於儲存資料的一個或多個記憶體裝置的記憶體系統。記憶體系統可以用作可攜式電子裝置的主儲存裝置或輔助儲存裝置。
因為記憶體系統與硬碟裝置相比不具有可動性零件，所以它們提供優良的穩定性、耐久性、高訊息存取速度和低功耗。具有這種優點的記憶體系統的示例包括通用串列總線(USB)記憶體裝置、具有各種介面的儲存卡和固態驅動器(SSD)。
相關申請的交叉引用：本申請要求於2018年3月20日提交的韓國專利申請號為10-2018-0031942的韓國專利申請的優先權，其全部內容透過引用併入本文。
各種實施例涉及一種記憶體系統及其操作方法，此記憶體系統能夠透過以下方式管理包括在記憶體裝置中的多個記憶體塊：將多個記憶體塊分組成超級記憶體塊，並且當第一壞塊和第二壞塊位於記憶體裝置的不同位置中時，利用包括第二壞塊的另一超級記憶體塊來恢復包括第一壞塊的至少一個超級記憶體塊。
在實施例中，一種記憶體系統可以包括：記憶體裝置，其包括多個晶粒，每個晶粒包括多個平面，每個平面包括多個塊；以及控制器，適於將多個記憶體塊分組成多個超級塊，每個超級塊具有對應於條件的指定類型，控制器可以在多個超級塊中形成一組第一超級塊，並且可以管理第一超級塊，每個第一超級塊具有好記憶體塊和至少一個壞記憶體塊。
控制器可以使用第一超級塊作為合併操作中的目標超級塊，並且控制器在多個超級塊中形成一組第二超級塊，並且可以管理第二超級塊，每個第二超級塊僅具有好超級塊。
控制器可以使用對應於使用順序的目標列表來管理待用作合併操作中的目標超級塊的第一超級塊，並且可以基於超級塊的各自優先級來確定目標列表的使用順序。
控制器可以將第一超級塊中的具有相對低擦除-寫入週期值的第一超級塊設置為第一優先級，將第一超級塊中具有相對高擦除-寫入週期值的第一超級塊設置為比第一優先級低的第二優先級，將第二超級塊中具有相對低擦除-寫入週期值的第二超級塊設置為比第二優先級低的第三優先級，將第二超級 塊中具有相對高擦除-寫入週期值的第二超級塊設置為比第三優先級低的第四優先級，並且控制器可以以依據優先級次序的使用順序來使用優先的超級塊。
控制器可以使用狀態位元映射管理第一超級塊的每個中的記憶體塊的狀態。
在合併操作中根據目標列表的使用順序來從第一超級塊中選擇目標超級塊的情況下，控制器可以透過檢查狀態位元映射以識別好記憶體塊來將從來源超級塊傳輸的有效資料僅儲存在目標超級塊的好記憶體塊中。
控制器可以透過將由於被用作合併操作中的目標超級塊並且從來源超級塊傳輸的有效資料被儲存在其中而進入關閉狀態的第一超級塊分類為第三超級塊來管理進入關閉狀態的第一超級塊，並且在選擇第三超級塊作為合併操作中的來源超級塊的情況下，控制器可以根據目標列表的使用順序首先使用第二超級塊作為目標超級塊，然後，透過將由於被用作所述合併操作中的來源超級塊而進入空閒狀態的第三超級塊再次分類為第一超級塊來管理進入空閒狀態的第三超級塊。
在第二超級塊中的某個第二超級塊中存在壞記憶體塊的情況下，控制器可以透過合併操作將儲存在某個第二超級塊中的有效資料移動至目標超級塊，然後可以將某個第二超級塊管理為第一超級塊。
多個晶粒中的第一晶粒可以耦接至第一通道，多個晶粒中的第二晶粒可以耦接至第二通道，第一晶粒中的多個平面可以耦接至共享第一通道的多個第一通路，並且第二晶粒中的多個平面可以耦接至共享第二通道的多個第二通路。
控制器可以根據條件對第一晶粒的第一平面中的第一塊和第一晶粒的第二平面中的第二塊分組，並且對第二晶粒的第三平面中的第三塊和第二晶粒的第四平面中的第四塊分組，控制器可以根據條件對第一晶粒的第一平 面中的第一塊和第二晶粒的第三平面中的第三塊分組，並且可以對第一晶粒的第二平面中的第二塊和第二晶粒的第四平面中的第四塊分組，或者控制器可以根據條件對第一晶粒的第一平面中的第一塊、第一晶粒的第二平面中的第二塊、第二晶粒的第三平面中的第三塊和第二晶粒的第四平面中的第四塊分組。
在實施例中，提供了一種用於操作記憶體系統的方法，記憶體系統包括具有多個晶粒的記憶體裝置，每個晶粒包括多個平面，每個平面包括多個塊，此方法可以包括：將多個記憶體塊分組成多個超級塊，每個超級塊具有對應於條件的指定類型；以及在多個超級塊中形成一組第一超級塊，並且管理第一超級塊，每個第一超級塊具有好記憶體塊和至少一個壞記憶體塊。
此方法可以進一步包括：使用第一超級塊作為合併操作中的目標超級塊；並且在多個超級塊中形成一組第二超級塊，並且管理此第二超級塊，每個第二超級塊僅具有好記憶體塊。
此方法可以進一步包括：使用對應於使用順序的目標列表來管理待用作合併操作中的目標超級塊的超級塊；以及基於超級塊的各自優先級來確定目標列表的使用順序。
此確定可以將第一超級塊中的具有相對低的擦除-寫入週期值的第一超級塊設置為第一優先級，將第一超級塊中的具有相對高的擦除-寫入週期值的第一超級塊設置為比第一優先級低的第二優先級，將第二超級塊中的具有相對低的擦除-寫入週期值的第二超級塊設置為比第二優先級低的第三優先級，將第二超級塊中具有相對高擦除-寫入週期值的第二超級塊設置為比第三優先級低的第四優先級，並且可以依據優先級次序的使用順序來使用優先的超級塊。
此方法可以進一步包括：使用狀態位元映射管理第一超級塊的每個中的記憶體塊的狀態。
在合併操作中根據目標列表的使用順序來從第一超級塊中選擇目標超級塊的情況下，第一使用動作可以透過檢查狀態位元映射以識別好記憶體塊來將從來源超級塊傳輸的有效資料僅儲存在目標超級塊的好記憶體塊中。
此方法可以進一步包括：透過將由於被用作合併操作中的目標超級塊並且從來源超級塊傳輸的有效資料被儲存在其中而進入關閉狀態的第一超級塊分類為第三超級塊來管理進入關閉狀態的第一超級塊；在選擇第三超級塊作為合併操作中的來源超級塊的情況下，根據目標列表的使用訊息而使用第二超級塊作為目標超級塊；以及透過將由於被用作來源超級塊而進入開啟狀態的第三超級塊再次分類為第一超級塊來管理進入開啟狀態的第三超級塊。
此方法可以進一步包括：在第二超級塊中的某個第二超級塊中存在壞記憶體塊的情況下，透過合併操作將儲存在某個第二超級塊中的有效資料移動至目標超級塊，然後透過將某個第二超級塊分類為第一超級塊來管理某個第二超級塊。
多個晶粒中的第一晶粒可以耦接至第一通道，多個晶粒中的第二晶粒可以耦接至第二通道，第一晶粒中的多個平面可以耦接至共享第一通道的多個第一通路，並且第二晶粒中的多個平面可以耦接至共享第二通道的多個第二通路。
條件可以包括：對第一晶粒的第一平面中的第一塊和第一晶粒的第二平面中的第二塊分組，並且對第二晶粒的第三平面中的第三塊和第二晶粒的第四平面中的第四塊分組；條件可以包括：對第一晶粒的第一平面中的第一塊和第二晶粒的第三平面中的第三塊分組，並且對第一晶粒的第二平面中的第二塊和第二晶粒的第四平面中的第四塊分組；或者條件可以包括：對第一晶粒的第一平面中的第一塊、第一晶粒的第二平面中的第二塊、第二晶粒的第三平面中的第三塊和第二晶粒的第四平面中的第四塊分組。
在實施例中，一種記憶體系統可以包括：包括晶粒的記憶體裝置，每個晶粒包括平面，每個平面包括塊；以及控制器，適於以選擇方案將塊分組成多個超級塊，識別多個超級塊之中的第一超級塊中的至少一個壞記憶體塊，並且在多個超級塊之中搜索第二超級塊，以利用第二超級塊中的好記憶體塊來替換第一超級塊中的至少一個壞記憶體塊，並且形成描述第一超級塊中的替換的再生超級塊表，至少一個壞記憶體塊和用於替換至少一個壞記憶體塊的好記憶體塊可以位於不同晶粒的對應平面中。
100:資料處理系統
102:主機
110:記憶體系統
130:控制器
132:主機介面
134:處理器
138:錯誤校正碼組件
140:電源管理單元
142:NAND閃存控制器
144:記憶體
150:記憶體裝置
152~156:記憶體塊
210~240:記憶體塊
310:電壓供應
322~326:頁面緩衝器
330:記憶體塊
340:單元串
6120:記憶體控制器
6210:主機
6224:主機介面
6225:NVM介面
6310:主機
6321:處理器
6324:主機介面
6325:緩衝記憶體
6326:非揮發性記憶體介面
6410:主機
6431:主機介面
6432:核心
6510:主機
6520:UFS裝置
6530:UFS卡
6610:主機
6620:UFS裝置
6630:UFS卡
6640:交換模組
BLK0~BLKN-1:記憶體塊
BLOCK000~BLOCK11N:記憶體塊
CH0~CH1:通道
DIE<0：1>:晶粒
GC0~5:目標超級塊
G/B BITMAP:狀態位元映射
PLANE<0：3>:平面
PLANE00~PLANE11:平面
SUPER BLOCK<0：N>:超級記憶體塊
WAY<0：7>:通路
根據參照附圖的以下具體實施方式，本發明的這些和其它特徵及優點對於本發明所屬領域的技術人員將變得顯而易見，其中：圖1是示出包括根據本發明的實施例記憶體系統的資料處理系統的方塊圖；圖2是示出圖1所示的記憶體系統中採用的記憶體裝置的示例性配置的示意圖；圖3是示出圖2所示的記憶體裝置中的記憶體塊的記憶體單元陣列的示例性配置的電路圖；圖4是示出圖2所示的記憶體裝置的示例性三維結構的示意圖；圖5是示出幫助說明根據本發明實施例的記憶體系統中使用的超級記憶體塊的概念的示意圖；圖6A和圖6B是幫助說明在根據本發明實施例的記憶體系統中以超級記憶體塊為單位來管理記憶體塊的操作的示意圖；圖7是幫助說明在根據本發明實施例的記憶體系統中管理包括壞記憶體塊的超級記憶體塊的操作的示意圖； 圖8A至圖8D是幫助說明根據本發明實施例的使用圖7中描述的包括壞記憶體塊的超級記憶體塊作為合併操作中的目標超級塊的方法的示圖；以及圖9至圖17是示意性示出根據本發明各種實施例的圖1所示的資料處理系統的應用示例的圖。
以下參照附圖更詳細地描述本發明的各個實施例。然而，注意的是，本發明的元件和特徵可以與本文中描述和示出的不同的方式配置或佈置。因此，本發明不限於本文闡述的實施例。相反，提供這些實施例使得本公開是徹底且完全的，並且向本發明所屬領域的技術人員完全傳達本發明。在整個公開中，相同的附圖標記在整個本發明的各個附圖和實施例中表示相同的部件。而且，在整個說明書中，對“一個實施例”、“另一實施例”等的參考不一定僅針對一個實施例，並且對任何這種措詞的不同參考不一定針對相同的實施例。
將理解的是，雖然術語“第一”、“第二”、“第三”等可在本文使用以標識各種元件，但是這些元件不受這些術語限制。這些術語被用於區分一個元件與在其他情況下具有相同或相似名稱的另一元件。因此，在不脫離本發明的精神和範圍的情況下，以下描述的第一元件也可被稱為第二元件或第三元件。
附圖不一定按比例繪製，在一些情況下，為了清楚地示出實施例的特徵，可能已經誇大了比例。
將進一步理解的是，當一個元件被稱為“連接至”或“耦接至”另一元件時，它可以直接在其它元件上、連接至或耦接至其它元件，或可 存在一個或多個中間元件。另外，也將理解的是，當元件被稱為在兩個元件“之間”時，兩個元件之間可以僅有一個元件或也可存在一個或多個中間元件。
本文使用的術語是為了描述特定實施例而不旨在限制本發明。如本文使用的，單數形式也旨在包括複數形式，反之亦然，除非上下文另有清楚地說明。將進一步理解的是，當在該說明書中使用術語“包括”、“包括有”、“包含”和“包含有”時，它們指定闡述的元件的存在而不排除一個或多個其它元件的存在或增加。如本文使用的，術語“和/或”包括一個或多個相關的所列項目的任何一個和所有組合。
除非另有限定，否則本文所使用的包括技術術語和科學術語的所有術語具有與本發明所屬領域中普通技術人員通常理解的含義相同的含義。將進一步理解的是，諸如在常用詞典中限定的那些術語的術語應被理解為具有與它們在本公開的上下文和相關領域中的含義一致的含義並且將不以理想化或過於正式的意義來解釋，除非本文如此明確地限定。
在以下描述中，為了提供本發明的徹底理解，闡述了許多具體細節。本發明可在沒有一些或全部這些具體細節的情況下被實施。在其它情況下，為了避免不必要地模糊本發明，未詳細地描述公知的進程結構和/或進程。
也應注意的是，在一些情況下，對相關領域的技術人員顯而易見的是，結合一個實施例描述的特徵或元件可單獨使用或與另一實施例的其它特徵或元件結合使用，除非另有明確說明。
圖1是示出包括根據本發明的實施例的記憶體系統110的資料處理系統100的方塊圖。
參照圖1，資料處理系統100可以包括主機102和記憶體系統110。
主機102可包括諸如行動電話、MP3播放器和膝上型計算機的可攜式電子裝置或諸如臺式計算機、遊戲機、TV和投影儀的非可攜式電子裝置中的任一種。
記憶體系統110可以響應於主機102的請求來操作以儲存用於主機102的資料。記憶體系統110的非限制性示例包括固態驅動器(SSD)、多媒體卡(MMC)、安全數位(SD)卡、通用儲存總線(USB)裝置、通用閃速儲存(UFS)裝置、標準閃存(CF)卡、智能媒體(SM)卡、個人計算機儲存卡國際協會(PCMCIA)卡和記憶棒。MMC可以包括嵌入式MMC(eMMC)、尺寸減小的MMC(RS-MMC)和微型-MMC。SD卡可以包括迷你-SD卡和微型-SD卡
記憶體系統110可以由各種類型的儲存裝置來實施或包括各種類型的儲存裝置中的任一種。這種儲存裝置的非限制性示例可以包括諸如DRAM動態隨機存取記憶體(DRAM)和靜態RAM(SRAM)的揮發性記憶體裝置或諸如只讀記憶體(ROM)、掩膜ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、鐵電RAM(FRAM)、相變RAM(PRAM)、磁阻RAM(MRAM)、電阻式RAM(RRAM)和閃速記憶體的非揮發性記憶體裝置。閃速記憶體可以具有3維(3D)堆疊結構。
記憶體系統110可以包括記憶體裝置150和控制器130。記憶體裝置150可以儲存用於主機120的資料，並且控制器130可以控制將資料記憶體裝置150中。
控制器130和記憶體裝置150可以被集成到單個半導體裝置中，其可以被包括在如上所例示的各種類型的記憶體系統的任一種中。
記憶體系統110的非限制性應用示例包括計算機、超行動PC(UMPC)、工作站、上網本、個人數位助理(PDA)、可攜式計算機、網絡平板、平板計算機、無線電話、行動電話、智能電話、電子書、可攜式多媒體播放器(PMP)、可攜式遊戲機、導航系統、黑盒、數位相機、數位多媒體廣播(DMB)播放器、3維(3D)電視、智能電視、數位音頻記錄器、數位音頻播放器、數位圖片記錄器、數位圖片播放器、數位視頻記錄器、數位視頻播放器、構建資料中心的儲存裝置、能夠在無線環境下傳輸/接收訊息的裝置、構建家庭網絡的各種電子裝置中的一個、構建計算機網絡的各種電子裝置中的一個、構建遠程訊息處理的各種電子裝置中的一個、射頻識別(RFID)裝置或構建計算系統的各種部件中的一個。
記憶體裝置150可以是非揮發性記憶體裝置，並且即使未被供應電力，也可以保留其中儲存的資料。記憶體裝置150可以透過寫入操作來儲存從主機102提供的資料。記憶體裝置150可以透過讀取操作將儲存在其中的資料提供給主機102。記憶體裝置150可以包括多個記憶體晶粒(未示出)，每個記憶體晶粒包括多個平面(未示出)，每個平面包括多個記憶體塊152至156，記憶體塊152至156的每一個可以包括多個頁面。頁面的每一個可以包括耦接到字元線的多個記憶體單元。
控制器130可以響應於來自主機102的請求來控制記憶體裝置150。例如，控制器130可以將從記憶體裝置150讀取的資料提供給主機102，並且將從主機102提供的資料儲存到記憶體裝置150中。對於該操作，控制器130可以控制記憶體裝置150的讀取操作、寫入操作、編程操作和擦除操作。
控制器130可以包括全部經由內部總線操作地耦接或電連接的主機介面(I/F)132、處理器134、錯誤校正碼(ECC)組件138、電源管理單元(PMU)140、NAND閃存控制器(NFC)142和記憶體144。
主機介面單元132可以被配置為處理主機102的命令和資料，並且可以根據諸如以下的各種介面協議中的一種或多種與主機102通信：通用串列總線(USB)、多媒體卡(MMC)、高速外圍組件互連(PCI-E)、小型計算機系統介面(SCSI)、串列SCSI(SAS)、串列高級技術附件(SATA)、並列高級技術附件(PATA)、增強型小型磁盤介面(ESDI)和集成驅動電路(IDE)。
ECC組件138可以檢測並且校正從記憶體裝置150讀取的資料中包含的錯誤。換言之，ECC組件138可以透過在ECC編碼進程期間使用的ECC代碼對從記憶體裝置150讀取的資料執行錯誤校正解碼進程。根據錯誤校正解碼進程的結果，ECC組件138可以輸出信號，例如錯誤校正成功/失敗信號。當錯誤位元的數量大於可校正錯誤位元的閾值時，ECC組件138不能校正錯誤位元，並且可以替代地輸出錯誤校正失敗信號。
ECC組件138可以透過諸如低密度奇偶校驗(LDPC)碼、博斯-查德胡裡-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)碼、渦輪碼、裡德-所羅門(Reed-Solomon，RS)碼、卷積碼、遞歸系統碼(RSC)、網格編碼調製(TCM)、分組編碼調製(BCM)等的編碼調製執行錯誤校正操作。然而，ECC組件138不限於這些錯誤校正技術。由此，ECC組件138可以包括用於適當的錯誤校正的所有電路、模組、系統或裝置。
PMU 140可管理控制器130中使用和提供的電源。
NFC 142可以用作用於將控制器130和記憶體裝置150介面連接的記憶體/儲存介面，使得控制器130響應於來自主機102的請求來控制記憶體裝置150。當記憶體裝置150是閃速記憶體或具體地NAND閃速記憶體時，NFC142可以在處理器134的控制下生成用於記憶體裝置150的控制信號以處理輸入記憶體裝置150的資料。NFC 142可以用作用於處理控制器130和記憶體裝置150之間的 命令和資料的介面(例如，NAND閃存介面)。具體地，NFC 142可以支持控制器130和記憶體裝置150之間的資料傳遞。
記憶體144可以用作記憶體系統110和控制器130的工作記憶體。記憶體144可以儲存支持記憶體系統110和控制器130的操作的資料。控制器130可以響應於來自主機102的請求來控制記憶體裝置150執行讀取操作、寫入操作、編程操作和擦除操作。控制器130可以將從記憶體裝置150讀取的資料提供給主機102，並且可以將從主機102提供的資料儲存到記憶體裝置150中。記憶體144可以儲存控制器130和記憶體裝置150執行這些操作所需的資料。
記憶體144可以由揮發性記憶體來實施。例如，記憶體144可以由靜態隨機存取記憶體(SRAM)或動態隨機存取記憶體(DRAM)來實施。記憶體144可以被設置在控制器130的內部或外部。圖1示出了設置在控制器130內的記憶體144的示例。在另一實施例中，記憶體144可以是具有在記憶體144和控制器130之間傳遞資料的記憶體介面的外部揮發性記憶體。
處理器134可以控制記憶體系統110的總體操作。處理器134可以使用韌體以控制記憶體系統110的總體操作。韌體可以被稱為閃存轉換層(FTL)。
控制器130的處理器134可以包括用於執行記憶體裝置150的壞塊管理操作的管理單元(未示出)。管理單元可以在記憶體裝置150中的多個記憶體塊152至156中進行檢查壞塊的壞塊管理操作。壞塊可以位於在編程操作期間由於NAND閃速記憶體的特性而發生編程失敗的位置處。管理單元可以將壞塊的編程失敗資料寫入新記憶體塊。在具有3D堆疊結構的記憶體裝置150中，壞塊管理操作可能降低記憶體裝置150的使用效率和記憶體系統110的可靠性。因此，壞塊管理操作需要被更可靠地執行。
圖2是示出記憶體裝置150的示例的示意圖。
參照圖2，記憶體裝置150可以包括多個記憶體塊：BLOCK0(210)、BLOCK1(220)、BLOCK2(230)至BLOCKN-1(240)，並且這些記憶體塊中的每一個可以包括例如2M個頁面的多個頁面，其數量可以根據電路設計而變化。包括在各個記憶體塊0至N-1中的記憶體單元可以是儲存1位元資料的單層單元(SLC)、或儲存2位元或更多位元資料的多層單元(MLC)。在實施例中，記憶體裝置150可以包括每一個儲存3位元資料的多個三層單元(TLC)。在另一實施例中，記憶體裝置可以包括每一個儲存4位元層單元的四層單元(QLC)。
圖3是示出記憶體裝置150中的記憶體塊的記憶體單元陣列的示例性配置的電路圖。
參照圖3，可以是記憶體系統110的記憶體裝置150中的多個記憶體塊152至156中的任意一個的記憶體塊330可以包括耦接到多個相應位元線BL0至BLm-1的多個單元串340。每個行的單元串340可以包括一個或多個汲極選擇晶體管DST和一個或多個源極選擇晶體管SST。在汲極選擇晶體管DST和源極選擇晶體管SST之間，多個記憶體單元MC0至MCn-1可以串聯耦接。在實施例中，記憶體單元晶體管MC0至MCn-1中的每一個可以由能夠儲存多個位元的資料訊息的MLC來實施。單元串340中的每一個可以電耦接到多個位元線BL0至BLm-1中的相應位元線。例如，如圖3所示，第一單元串耦接到第一位元線BL0，並且最後單元串耦接到最後位元線BLm-1。
雖然圖3示出NAND閃速記憶體單元，但是本發明不限於此方式。注意的是，記憶體單元可以是NOR閃速記憶體單元，或者包括組合在其中的兩種或更多種記憶體單元的混合閃速記憶體單元。並且，應注意的是，記憶體裝置可以是包括導電浮閘作為電荷儲存層的閃速記憶體裝置或包括介電層作為電荷儲存層的電荷擷取閃存(CTF)。
記憶體裝置150可以進一步包括電壓供應310，其提供包括根據操作模式供給到字元線的編程電壓、讀取電壓和透過電壓的字元線電壓。電壓供應310的電壓產生操作可以由控制電路(未示出)來控制。在控制電路的控制下，電壓供應310可以選擇記憶體單元陣列的記憶體塊(或扇區)中的一個，選擇所選擇的記憶體塊的字元線中的一個，並且如可能所需的那樣將字元線電壓提供給所選擇的字元線和未選擇的字元線。
記憶體裝置150可以包括由控制電路控制的讀取/寫入電路320。在驗證/正常讀取操作期間，讀取/寫入電路320可以用作用於從記憶體單元陣列讀取資料的讀出放大器。在編程操作期間，讀取/寫入電路320可以根據待儲存在記憶體單元陣列中的資料用作用於驅動位元線的寫入驅動器。在編程操作期間，讀取/寫入電路320可以從緩衝器(未示出)接收待儲存到記憶體單元陣列中的資料並且可以根據接收的資料將電流或電壓供應至位元線。讀取/寫入電路320可以包括分別對應於行(或位元線)或行對(或位元線對)的多個頁面緩衝器322至326。頁面緩衝器322至326中的每一個可以包括多個閂鎖器(未示出)。
圖4是示出記憶體裝置150的示例性3D結構的示意圖。
記憶體150可以由2D或3D記憶體裝置來實施。具體地，如圖4所示，記憶體裝置150可以由具有3D堆疊結構的非揮發性記憶體裝置來實施。當記憶體裝置150具有3D結構時，記憶體裝置150可以包括多個記憶體塊BLK0至BLKN-1，每個記憶體塊各自具有3D結構(或豎直結構)。
參照圖5至圖8給出了關於根據實施例的記憶體系統中的記憶體裝置150的資料處理的詳細描述，特別地，在執行與從主機102接收的命令相對應的命令操作和資料管理操作的情況下的資料處理操作的詳細描述。
圖5是幫助說明根據實施例的記憶體系統中使用的超級記憶體塊的概念的示圖。
參照圖5，可以看到詳細示出了圖1中所示的記憶體系統110的部件之中的記憶體裝置150的某些部件。
記憶體裝置150包括多個記憶體塊BLOCK000、BLOCK001、BLOCK002、…和BLOCK00N，BLOCK010、BLOCK011、BLOCK012、…和BLOCK01N，BLOCK100、BLOCK101、BLOCK102、…和BLOCK10N以及BLOCK110、BLOCK111、BLOCK112、…和BLOCK11N。
記憶體裝置150包括多個記憶體晶粒，多個記憶體晶粒可以各自經由用於資料傳輸的不同通道與控制器130耦接。透過示例性而非限制性的方式，記憶體裝置150包括能夠透過第零通道CH0輸入/輸出資料的第零記憶體晶粒DIE0以及能夠透過第一通道CH1輸入/輸出資料的第一記憶體晶粒DIE1。第零通道CH0和第一通道CH1可以交錯方式輸入/輸出資料。
第零記憶體晶粒DIE0包括多個平面，例如PLANE00和PLANE01，多個平面分別對應於多個通路，例如WAY0和WAY0，多個通路能夠透過共享第零通道CH0以交錯方案輸入/輸出資料。
第一記憶體晶粒DIE1也包括多個平面，例如PLANE10和PLANE11，多個平面分別對應於多個通路，例如WAY2和WAY3，多個通路能夠透過共享第一通道CH1以交錯方案輸入/輸出資料。
第零記憶體晶粒DIE0的第一平面PLANE00包括記憶體裝置150中的多個記憶體塊之中的設置數量或預定數量的記憶體塊BLOCK000、BLOCK001、BLOCK002、…和BLOCK00N。
第零記憶體晶粒DIE0的第二平面PLANE01包括記憶體裝置150中的多個記憶體塊之中的設置數量或預定數量的記憶體塊BLOCK010、BLOCK011、BLOCK012、…和BLOCK01N。
第一記憶體晶粒DIE1的第一平面PLANE10包括記憶體裝置150中的多個記憶體塊之中的設置數量或預定數量的記憶體塊BLOCK100、BLOCK101、BLOCK102、…和BLOCK01N。
第一記憶體晶粒DIE1的第二平面PLANE11包括記憶體裝置150中的多個記憶體塊之中的設置數量或預定數量的記憶體塊BLOCK110、BLOCK111、BLOCK112、…和BLOCK11N。
以這種方式，多個記憶體塊BLOCK000、BLOCK001、BLOCK002、…和BLOCK00N，BLOCK010、BLOCK011、BLOCK012、…和BLOCK01N，BLOCK100、BLOCK101、BLOCK102、…和BLOCK10N以及BLOCK110、BLOCK111、BLOCK112、…和BLOCK11N可以根據物理位置被劃分，使得使用相同通路或相同通道的那些記憶體塊被分組在一起。
透過示例性而非限制性的方式，圖5中示出了記憶體裝置150中包括兩個記憶體晶粒，並且每個記憶體晶粒中包括兩個平面。然而，根據系統配置和/或設計考慮，記憶體裝置150中的記憶體晶粒的數量可以多於或少於兩個，並且每個記憶體晶粒中的平面的數量也可以多於或少於兩個。同樣地，每個平面中的記憶體塊的數量可以根據系統配置和/或設計考慮來不同地調整。
在另一實施例中，存在與以下劃分方案不同的劃分方案：根據物理位置或定位來劃分記憶體裝置150中的多個記憶體塊，其中物理位置或定位諸如多個記憶體晶粒DIE0、DIE1或多個平面PLANE00、PLANE01、PLANE10、PLANE11。在該另一實施例中，控制器130可以根據記憶體塊的同時選擇和操作來劃分多個記憶體塊。也就是說，控制器130可以透過將能夠被 同時選擇的記憶體塊進行分組且從而將多個記憶體塊劃分為超級記憶體塊，來對透過根據物理位置的劃分方案而被劃分成不同晶粒或不同平面的多個記憶體塊進行管理。
控制器130如何透過對多個記憶體塊進行分組來生成或構建超級記憶體塊可以根據系統配置或設計要求而不同。將描述三個不同的方案。
第一方案在於，控制器130透過將第零記憶體晶粒DIE0的第一平面PLANE00中的單個記憶體塊BLOCK000和第二平面PLANE01中的單個記憶體塊BLOCK010分組來生成一個超級記憶體塊A1。當將第一方案應用至第一記憶體晶粒DIE1時，控制器130可以透過將第一記憶體晶粒DIE1中的第一平面PLANE10中的單個記憶體塊BLOCK100和第二平面PLANE11中的單個記憶體塊BLCOK110分組來生成一個超級記憶體塊A2。總之，第一方案涉及選擇相同記憶體晶粒的不同平面中的多個記憶體以生成並構建超級記憶體塊。
第二方案在於，控制器130透過將第零記憶體晶粒DIE0的第一平面PLANE00中的一個記憶體塊BLCOK002和第一記憶體晶粒DIE1的第一平面PLANE10中的另一記憶體塊BLOCK102分組而生成一個超級記憶體塊B1。為了透過再次應用第二方案生成另一超級塊，控制器130可以將第零記憶體晶粒DIE0的第二平面PLANE01中的一個記憶體塊BLOCK012和第一記憶體晶粒DIE1的第二平面PLANE11中的一個記憶體塊BLOCK112分組。在第二方案中，控制器130可以選擇不同記憶體晶粒的對應平面中的多個記憶體塊來配置超級記憶體塊。
第三方案在於，控制器130透過將第零記憶體晶粒DIE0的第一平面PLANE00中的第一記憶體塊BLOCK001、第零記憶體晶粒DIE0的第二平面PLANE01中的第二記憶體塊BLOCK011、第一記憶體晶粒DIE1的第一平面PLANE10中的第三記憶體塊BLOCK101和第一記憶體晶粒DIE1的第二平面 PLANE11中的第四記憶體塊BLOCK111分組生成一個超級記憶體塊C。在第三方案中，控制器130可以從全部晶粒的每個平面中選擇單個塊以構成超級記憶體塊。
記憶體塊可以分組佈置，使得相同超級塊中的那些記憶體塊可以透過交錯方案而被基本同時地選擇，交錯方案例如為通道交錯方案、記憶體晶粒交錯方案、記憶體芯片交錯方案或通路交錯方案。
圖6A和圖6B是幫助說明在根據本發明實施例的記憶體系統中以超級記憶體塊為單位來管理記憶體塊的操作的示圖。
參照圖6A，描述了當透過將記憶體裝置150中的多個記憶體塊劃分為超級記憶體塊來管理多個記憶體塊時選擇每個超級記憶體塊的方案。
在示出的實施例中，記憶體裝置150包括八個記憶體晶粒DIE<0：7>，八個記憶體晶粒DIE<0：7>中的每一個包括四個平面PLANE<0：3>以使八個記憶體晶粒DIE<0：7>包括總共32個平面PLANE<0：3>*8，並且32個平面PLANE<0：3>*8中的每一個包括1024個記憶體塊BLOCK<0：1023>。換言之，圖6A的示例性記憶體裝置150包括總共32768個記憶體塊BLOCK<0：1023>*32。
在記憶體裝置150中，八個記憶體晶粒DIE<0：7>中的總共32個平面PLANE<0：3>*8被佈置成透過兩個通道CH<0：1>和八個通路WAY<0：7>來輸入/輸出資料。如所示出的，記憶體裝置150具有四個通路的兩組，各自為WAY<0：3>/WAY<4：7>。WAY<0：3>共享一個通道CH0，WAY<4：7>共享一個通道CH1。每個晶粒中的四個平面PLANE<0：3>共享一個通路。也就是，DIE0中的平面共享WAY0，DIE1中的平面共享WAY1，…，以及DIE7中的平面共享WAY7。
記憶體系統110的控制器130使用下述的方案：將記憶體裝置150中的多個記憶體塊劃分或佈置成針對事務所指定或分配的超級記憶體塊。特別 地，可以看到根據圖6A中所示的實施例的控制器130使用如上面參照圖5描述的第三方案來將記憶體塊劃分成超級記憶體塊。
也就是說，在圖6A中，控制器130透過選擇記憶體裝置150中的32個平面PLANE<0：3>*8的每一個中的一個記憶體塊來構建超級記憶體塊SUPER BLOCK<0：1023>中的每一個。因此，超級記憶體塊SUPER BLOCK<0：1023>的每一個中包括32個記憶體塊。
由於控制器130同時選擇超級記憶體塊SUPER BLOCK<0：1023>的任一個中的32個記憶體塊，因此以超級記憶體塊為單位來執行管理。因此，可以使用用於選擇各個超級記憶體塊SUPER BLOCK<0：1023>的超級記憶體塊位址(未示出)。
以這種方式，為了使用超級記憶體塊位址，控制器130使用以下方案：透過將記憶體裝置150中包括的各個32個平面PLANE<0：3>*8中的具有相同位置的記憶體塊進行分組來生成超級記憶體塊。
例如，控制器130可以透過將記憶體裝置150中的各個32個平面PLANE<0：3>*8中的32個第零記憶體塊BLOCK0分組來構建第零超級記憶體塊SUPER BLOCK0，透過將各個32個平面PLANE<0：3>*8中的32個第一記憶體塊BLOCK1分組來構建第一超級記憶體塊SUPER BLOCK1，並且透過將各個32個平面PLANE<0：3>*8中的32個第二記憶體塊BLOCK2分組來構建第二超級記憶體塊SUPER BLOCK2。以這種方式，控制器130透過將記憶體裝置150中的32768個記憶體塊BLOCK<0：1023>*32分組成1024個超級記憶體塊SUPER BLOCK<0：1023>來管理記憶體裝置150中的32768個記憶體塊BLOCK<0：1023>*32。
透過將記憶體裝置150中的記憶體塊BLOCK<0：1023>*32分組或劃分成超級記憶體塊SUPER BLOCK<0：1023>來管理記憶體塊 BLOCK<0：1023>*32表示控制器130將超級記憶體塊單位設置並使用為存取處理單位。然而，即使控制器130透過超級記憶體塊SUPER BLOCK<0：1023>的對應超級記憶體塊位址來選擇超級記憶體塊SUPER BLOCK<0：1023>中的每一個，也不表示不使用用於分別選擇記憶體塊BLOCK<0：1023>*32的記憶體塊位址；相反，在控制器130中繼續使用每個記憶體塊位址。例如，控制器130透過第零超級記憶體塊位址存取第零超級記憶體塊SUPER BLOCK0事實上表示與各個32個平面PLANE<0：4>*8中的、被分組成第零超級記憶體塊SUPER BLOCK0的32個第零記憶體塊BLOCK0對應的32個記憶體塊被一次存取。
使記憶體裝置150中的全部記憶體塊都正常操作基本上是不可能的。例如，在記憶體裝置150被安裝在系統中並被使用之後，多個記憶體塊之中的記憶體塊停止正常操作，從而成為壞記憶體塊。即，即使尚未到達記憶體塊的壽命期限，但是因為記憶體塊沒有執行正常操作，所以記憶體塊可被確定為壞記憶體塊。
在這一點上，在對記憶體裝置150中的各個32個平面PLANE<0：3>*8中的具有相同位置的記憶體塊分組時，如上所述，針對包括壞記憶體塊的超級記憶體塊，不可能將超級記憶體塊單位設置為存取處理單位。
例如，即使在超級記憶體塊SUPER BLOCK<0：1023>之中的任一個超級記憶體塊中的32個記憶體塊之中，僅一個記憶體塊是壞塊並且剩餘的全部31個記憶體塊都是好塊時，也顯然不能以超級記憶體塊為單位來進行存取。
考慮到該事實，在根據實施例的記憶體系統110中，可以透過採用圖6B中所示的再生超級塊表700，來重新使用包括至少一個壞記憶體塊的超級記憶體塊，而非丟棄該超級記憶體塊。
參照圖6B，可以看到記憶體裝置150中的多個超級記憶體塊SUPER BLOCK<0：1023>之中的第718超級記憶體塊SUPER BLOCK 718、第820 超級記憶體塊SUPER BLOCK 820和第829超級記憶體塊SUPER BLOCK 829的每一個中的32個記憶體塊之中的一個或多個記憶體塊被確定為壞記憶體塊。
詳細地，可以看到，在第718超級記憶體塊中的32個記憶體塊之中，第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊被確定為壞記憶體塊並且剩餘的31個記憶體塊是好記憶體塊或穩定記憶體塊。
並且，可以看到，在第820超級記憶體塊中的32個記憶體塊之中，第三記憶體晶粒DIE3的第一平面PLANE1中的記憶體塊和第四記憶體晶粒DIE4的第一平面PLANE1中的記憶體塊被確定為壞記憶體塊並且剩餘的30個記憶體塊是好記憶體塊或穩定記憶體塊。
此外，可以看到，在第829超級記憶體塊中的32個記憶體塊之中，第零記憶體晶粒DIE0的第一平面PLANE1中的記憶體塊被確定為壞記憶體塊並且剩餘的31個記憶體塊是好記憶體塊或穩定記憶體塊。
在這種狀態下，控制器130生成再生超級塊表700，以利用好記憶體塊或穩定記憶體塊來替換第718超級記憶體塊、第820超級記憶體塊和第829超級記憶體塊中的壞記憶體塊，從而正常地操作再生超級記憶體塊。
詳細地，為了重新使用超級記憶體塊SUPER BLOCK<0：1023>之中的第718超級記憶體塊SUPER BLOCK 718，控制器130搜索能夠替換第一記憶體晶粒DIE1的第一平面PLANE1中的壞記憶體塊的記憶體塊。
為此，控制器130在超級記憶體塊SUPER BLOCK<0：1023>之中搜索包括至少一個壞記憶體塊的超級記憶體塊。也就是，控制器130可以將僅包括好記憶體塊或穩定記憶體塊的超級記憶體塊從搜索目標中排除。
為了恢復或修復第718超級記憶體塊中的壞記憶體塊，控制器130可以將包括兩個壞記憶體塊的第820超級記憶體塊作為目標。然後，控制器 130檢查第820超級記憶體塊中的壞記憶體塊中的任一個的位置是否與第718超級記憶體塊中的壞記憶體塊的位置相同。
如果第820超級記憶體塊中的壞記憶體塊中的任一個的位置與第718超級記憶體塊中的壞記憶體塊的位置相同，則將第820超級記憶體塊從搜索目標排除，並且搜索另一超級記憶體塊。相反地，如果不存在位置對應，則第820超級記憶體塊SUPER BLOCK 820被確定為搜索目標超級記憶體塊。
參照圖6B，第718超級記憶體塊中的壞記憶體塊位於第一記憶體晶粒DIE1的第一平面PLANE1中，同時第820超級記憶體塊中的壞記憶體塊位於第三記憶體晶粒DIE3的第一平面PLANE1中和第四記憶體晶粒DIE4的第一平面PLANE1中。換言之，第820超級記憶體塊中的壞記憶體塊的位置與第718超級記憶體塊中的壞記憶體塊的位置不重疊。
因此，控制器130確定第820超級記憶體塊作為搜索目標，並生成再生超級塊表700，以使得第820超級記憶體塊中的第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊可以被使用在第718超級記憶體塊中。
即，為了替換第718超級記憶體塊SUPER BLOCK 718，控制器130將再生超級塊表700的第一列設置為第零再生超級記憶體塊RE SUPER BLOCK0，並且儲存32個記憶體塊的塊位址值以用於替換第718超級記憶體塊SUPER BLOCK 718。
因此，在儲存在再生超級塊表700的第一列中的第零再生超級記憶體塊RE SUPER BLOCK 0的值中，僅一個塊位址用於指示第820超級記憶體塊SUPER BLOCK 820的第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊，並且全部剩餘的31個塊位址是用於第718超級記憶體塊SUPER BLOCK 718的記憶體塊。
當在生成再生超級塊表700之後，控制器130存取第718超級記憶體塊SUPER BLOCK 718時，控制器130可以參考儲存在再生超級塊表700的第一列中的第零再生超級記憶體塊RE SUPER BLOCK 0的值。
然後，為了重新使用第820超級記憶體塊SUPER BLOCK 820，控制器130應該搜索能夠替換第820超級記憶體塊SUPER BLOCK 820中的32個記憶體塊之中的下述記憶體塊的記憶體塊：第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊、第三記憶體晶粒DIE3的第一平面PLANE1中的壞記憶體塊、以及第四記憶體晶粒DIE4的第一平面PLANE1中的壞記憶體塊。第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊不是壞記憶體塊，而是被指定為第718超級記憶體塊SUPER BLOCK 718的壞記憶體塊的替換塊。
即使在第820超級記憶體塊SUPER BLOCK 820中僅有兩個壞記憶體塊，也搜索能夠替換第820超級記憶體塊SUPER BLOCK 820的32個記憶體塊之中的三個記憶體塊的記憶體塊的原因在於：第820超級記憶體塊SUPER BLOCK 820的一個記憶體塊被用於使第718超級記憶體塊SUPER BLOCK 718作為再生超級記憶體塊而正常操作。即，因為壞記憶體塊被包括在第718超級記憶體塊SUPER BLOCK 718中的第一記憶體晶粒DIE1的第一平面PLANE1中，所以生成再生超級塊表700以使用第820超級記憶體塊SUPER BLOCK 820中的第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊。
因此，為了重新使用第820超級記憶體塊SUPER BLOCK 820，控制器130搜索包括至少一個壞記憶體塊的超級記憶體塊。當然，控制器130將僅包括好記憶體塊的任何超級記憶體塊從這種搜索中排除。
作為搜索結果，控制器130可以搜索到包括一個壞記憶體塊的第829超級記憶體塊SUPER BLOCK 829。在這種狀態下，控制器130檢查第829超級記憶體塊SUPER BLOCK 829中的壞記憶體塊的位置是否與第718超級記憶體 塊SUPER BLOCK 718中的壞記憶體塊的位置以及第820超級記憶體塊SUPER BLOCK 820中的壞記憶體塊的位置相同。
如果存在相同的位置，第829超級記憶體塊SUPER BLOCK 829被從搜索目標中排除，並且搜索另一超級記憶體塊。相反地，如果不存在相同位置，則第829超級記憶體塊SUPER BLOCK 829被確定為檢索目標超級記憶體塊。
參照圖6B，第829超級記憶體塊SUPER BLOCK 829的壞記憶體塊位於第零記憶體晶粒DIE0的第一平面PLANE1中，第718超級記憶體塊SUPER BLOCK 718的壞記憶體塊位於第一記憶體晶粒DIE1的第一平面PLANE1中，並且第820超級記憶體塊SUPER BLOCK 820的壞記憶體塊位於第三記憶體晶粒DIE3的第一平面PLANE1和第四記憶體晶粒DIE4的第一平面PLANE1中。也就是說，第829超級記憶體塊的壞記憶體塊的位置與第820超級記憶體塊中的壞記憶體塊中的任一個的位置以及第718超級記憶體塊中的壞記憶體塊的位置不重疊。
因此，控制器130將第829超級記憶體塊SUPER BLOCK 829確定為替換塊或搜索目標，並且生成再生超級塊表700，使得第829超級記憶體塊SUPER BLOCK829中的第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊、第三記憶體晶粒DIE3的第一平面PLANE1中的記憶體塊以及第四記憶體晶粒DIE4的第一平面PLANE1中的記憶體塊可以被使用在第820超級記憶體塊SUPER BLOCK 820中。
即，為了替換第820超級記憶體塊SUPER BLOCK 820，控制器130將再生超級塊表700的第二列設置為第一再生超級記憶體塊RE SUPER BLOCK 1，並且儲存32個記憶體塊的各個塊位址值以用於替換第820超級記憶體塊SUPER BLOCK 820。
因此，儲存在再生超級塊表700的第二列中的第一再生超級記憶體塊RE SUPER BLOCK 1的值僅包括三個塊位址用於指示第829超級記憶體塊SUPER BLOCK 829的第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊、第三記憶體晶粒DIE3的第一平面PLANE1中的記憶體塊以及第四記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊，並且全部剩餘的29個塊位址是第820超級記憶體塊SUPER BLOCK 820的塊位址。
以這種方式，因為生成了再生超級塊表700，所以當控制器130存取第820超級記憶體塊SUPER BLOCK 820時，可以參考儲存在再生超級塊表700的第二列中的第一再生超級記憶體塊RE SUPER BLOCK 1的值。
然後，為了重新使用第829超級記憶體塊SUPER BLOCK 829，控制器130搜索能夠替換第829超級記憶體塊SUPER BLOCK829中的下述記憶體塊的記憶體塊：第零記憶體晶粒DIE0的第一平面PLANE1中的壞記憶體塊、第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊、第三記憶體晶粒DIE3的第一平面PLANE1中的記憶體塊、以及第四記憶體晶粒DIE4的第一平面PLANE1中的記憶體塊。
即使在第829超級記憶體塊中的32個記憶體塊之中的壞記憶體塊是一個，也搜索能夠替換包括在第829超級記憶體塊中的32個記憶體塊之中的四個記憶體塊的記憶體塊的原因在於：第829超級記憶體塊中的三個記憶體塊被用於使第820超級記憶體塊作為再生超級記憶體塊而正常操作。即，因為第718超級記憶體塊的32個記憶體塊之中的壞記憶體塊位於第一記憶體晶粒DIE1的第一平面PLANE1中並且第820超級記憶體塊中的壞記憶體塊被包括在第三記憶體晶粒DIE3的第一平面PLANE1和第四記憶體晶粒DIE4的第一平面PLANE1中，所以生成再生超級塊表700以使用第829超級記憶體塊的第一記憶體晶粒DIE1的第一平面PLANE1中的記憶體塊、第三記憶體晶粒DIE3的第一平面 PLANE1中的記憶體塊、以及第四記憶體晶粒DIE4的第一平面PLANE1中的記憶體塊。
因此，為了重新使用第829超級記憶體塊SUPER BLOCK 829，控制器130在超級記憶體塊SUPER BLOCK<0：1023>之中搜索包括至少一個壞記憶體塊的超級記憶體塊。控制器130將僅包括好記憶體塊的超級記憶體塊從搜索目標中排除。
根據搜索結果，控制器130可能沒有搜索到包括壞記憶體塊的另一超級記憶體塊。在這種情況下，因為沒有替換塊，控制器130不重新使用第829超級記憶體塊SUPER BLOCK 829。
透過使用如上參照圖6B描述的再生超級塊表700，即使在全部超級記憶體塊之中的三個超級記憶體塊SUPER BLOCK 718、超級記憶體塊SUPER BLOCK 820和超級記憶體塊SUPER BLOCK 829中包括壞記憶體塊，也可針對兩個超級記憶體塊SUPER BLOCK 718和SUPER BLOCK 820，來將超級記憶體塊單位設置為存取處理單位。
也就是說，在圖6B所示的方案中，包括壞記憶體塊的超級記憶體塊SUPER BLOCK 718、SUPER BLOCK 820和SUPER BLOCK 829中的一些超級記憶體塊，例如SUPER BLOCK718和SUPER BLOCK820可以正常使用，並且僅剩餘的超級記憶體塊，例如SUPER BLOCK 829不被使用。
然而，即使在圖6B所示的方案中，仍然存在好記憶體塊不能被使用的超級記憶體塊SUPER BLOCK 829，因為這些好記憶體塊沒有以超級記憶體塊單位被進行分組。
因此，如將在下文參照圖7描述的，根據實施例的記憶體系統110可以允許包括壞記憶體塊的超級記憶體塊用於特定操作或事務，使得不存在不能使用的好記憶體塊。
圖7是幫助說明在根據本發明實施例的記憶體系統中管理包括壞記憶體塊的超級記憶體塊的操作的示圖。
參照圖7，示出了控制器130透過將包括在記憶體裝置150中的多個記憶體塊之中的壞記憶體塊和好記憶體塊進行混合來管理超級記憶體塊。控制器130可以管理兩種不同類型的超級記憶體塊：包括至少一個壞記憶體塊和其餘的好記憶體塊或穩定記憶體塊的超級記憶體塊，以及僅包括好記憶體塊或穩定記憶體塊的超級記憶體塊。
首先，作為示例示出了圖7中所示的記憶體裝置150包括兩個記憶體晶粒DIE<0：1>，每個記憶體晶粒包括四個平面PLANE<0：3>以使兩個記憶體晶粒DIE<0：1>包括八個平面PLANE<0：3>*2。八個平面PLANE<0：3>*2的每個包括(N+1)個記憶體塊B<0：N>。
根據本公開實施例的記憶體系統110的控制器130使用以下方案：透過以超級記憶體塊為單位來劃分記憶體裝置150中的多個記憶體塊來管理多個記憶體塊。特別地，可以看到圖7的實施例使用如上參照圖5描述的透過控制器130將記憶體塊劃分為超級記憶體塊的第三方案。
參照圖7，控制器130透過在記憶體裝置150中的八個平面PLANE<0：3>*2的每一個中選擇一個記憶體塊來管理超級記憶體塊SUPER BLOCK<0：N>中的每一個。因此，在超級記憶體塊SUPER BLOCK<0：N>的每一個中包括八個記憶體塊。
此外，在圖7的實施例中，每一個僅包括好記憶體塊的一些超級記憶體塊可以與每一個包括至少一個壞記憶體塊的其他超級記憶體塊不同地被管理。控制器130可以將被編程在具有至少一個壞記憶體塊的超級記憶體塊中的有效資料轉移至僅具有好或記憶體塊的記憶體塊中，但並非反之亦然。
例如，在圖7中，在第零超級記憶體塊SUPER BLOCK<0>的情況下，即使對應於第零晶粒DIE<0>的第零平面PLANE<0>的一個記憶體塊是壞記憶體塊，也透過對一個壞記憶體塊和七個好記憶體塊分組來管理第零超級記憶體塊SUPER BLOCK<0>。
在圖7中，在第一超級記憶體塊SUPER BLOCK<1>的情況下，即使對應於第零晶粒DIE<0>的第零平面PLANE<0>、第零晶粒DIE<0>的第一平面PLANE<1>和第一晶粒DIE<1>的第零平面PLANE<0>的三個記憶體塊是壞記憶體塊，也透過對三個壞記憶體塊和五個好記憶體塊分組來管理第一超級記憶體塊SUPER BLOCK<1>。
在圖7中，在第二超級記憶體塊SUPER BLOCK<2>的情況下，即使對應於第一晶粒DIE<1>的第零平面PLANE<0>的一個記憶體塊是壞記憶體塊，也透過對一個壞記憶體塊和七個好記憶體塊分組來管理第二超級記憶體塊SUPER BLOCK<2>。
在圖7中，在第三超級記憶體塊SUPER BLOCK<3>的情況下，即使對應於第零晶粒DIE<0>的第零平面PLANE<0>和第一晶粒DIE<1>的第二平面PLANE<2>的兩個記憶體塊是壞記憶體塊，也透過對兩個壞記憶體塊和六個好記憶體塊分組來管理第三超級記憶體塊SUPER BLOCK<3>。
在圖7中，在第四超級記憶體塊SUPER BLOCK<4>的情況下，即使對應於第零晶粒DIE<0>的第一平面PLANE<1>、第一晶粒DIE<1>的第零平面PLANE<0>和第一晶粒DIE<1>的第一平面PLANE<1>的三個記憶體塊是壞記憶體塊，也透過對三個壞記憶體塊和五個好記憶體塊分組來管理第四超級記憶體塊SUPER BLOCK<4>。
在圖7中，在第(N-2)超級記憶體塊SUPER BLOCK<N-2>的情況下，即使對應於第零晶粒DIE<0>的第零平面PLANE<0>的一個記憶體塊是壞 記憶體塊，也透過對一個壞記憶體塊和七個好記憶體塊分組來管理第(N-2)超級記憶體塊SUPER BLOCK<N-2>。
此外，在除了被分組有壞記憶體塊和好記憶體塊被分組的超級記憶體塊SUPER BLOCK<0：4,N-2>之外的剩餘超級記憶體塊SUPER BLOCK<5：N-3,N-1,N>的情況下，由於剩餘超級記憶體塊不包括壞記憶體塊，因此將它們作為正常超級記憶體塊管理。
如上所述，在圖7中，在每一個具有至少一個壞記憶體塊和多個好記憶體塊的超級記憶體塊SUPER BLOCK<0：4,N-2>的情況下，如上參照圖6A和圖6B描述的，不可能將超級記憶體塊單位設置為存取處理單位。
例如，在圖7中，在第零超級記憶體塊SUPER BLOCK<0>、第二超級記憶體塊SUPER BLOCK<2>和第(N-2)超級記憶體塊SUPER BLOCK<N-2>的情況下，這些超級記憶體塊的每一個中僅包括七個好記憶體塊。在第三超級記憶體塊SUPER BLOCK<3>的情況下，僅包括六個好記憶體塊。在第一超級記憶體塊SUPER BLOCK<1>和第四超級記憶體塊SUPER BLOCK<4>的情況下，這些超級記憶體塊的每一個中僅包括五個好記憶體塊。
綜上所述，每一個不具有壞記憶體塊的正常超級記憶體塊SUPER BLOCK<5：N-3,N-1,N>可以處理為存取處理單位，其中存取處理單位具有被一次存取的八個正常記憶體塊。然而，每一個包括至少一個壞記憶體塊的超級記憶體塊SUPER BLOCK<0：4,N-2>不滿足超級記憶體塊單位的存取處理單位，因為八個記憶體塊不會被一次存取。
鑒於此，根據本公開實施例的控制器130透過將每一個包括至少一個壞記憶體塊的超級記憶體塊SUPER BLOCK<0：4,N-2>分類為第一超級塊來管理超級記憶體塊SUPER BLOCK<0：4,N-2>。第一超級塊僅被用作合併操作中的目標超級塊。相反地，透過將不包括壞記憶體塊且包括八個好記憶體塊的正 常超級記憶體塊SUPER BLOCK<5：N-3,N-1,N>分類為第二超級塊，來管理正常超級記憶體塊SUPER BLOCK<5：N-3,N-1,N>。第二超級塊的使用不被特別地限制。
儘管圖7中沒有具體示出，但可能發生下述的情況：由於重複地執行擦除-寫入週期，因此已經在記憶體系統110的初始操作中透過被分類為第二超級塊而被管理的某些第二超級塊被分類為第一超級塊而進行管理。
也就是說，可能發生下述的情況：在記憶體系統110的初始操作中已經透過被分類為第二超級塊而被管理的某些第二超級塊的好記憶體塊可能由於擦除-寫入週期的重複而被確定為壞記憶體塊。在這種情況下，控制器130透過合併操作將儲存在已經出現壞記憶體塊的某些第二超級塊中的有效資料移動至目標超級塊。然後，控制器130將變為空閒狀態的某些第二超級塊管理為第一超級塊。
為了防止已經儲存在已經出現壞記憶體塊的某些第二超級塊中的有效資料的可靠性劣化，控制器130可以額外地執行檢測和校正已經儲存在已經出現壞記憶體塊的某些第二超級塊中的有效資料的錯誤的操作。然後，控制器130可以透過合併操作僅將被確定為正常的有效資料移動至目標超級塊。
合併操作表示將記憶體裝置150中的多個超級記憶體塊之中的至少一個來源超級塊中包括的有效資料進行合併，並且將合併的有效資料移動至處於空閒狀態的目標超級塊的操作。
例如，合併操作可以是垃圾收集操作、讀取取回操作、損耗均衡操作或映射更新操作。
由於如上所述定義了合併操作，因此可使用第一超級塊作為合併操作中的目標超級塊。這是因為有效資料的數量減少至等於或小於設置或預定參考量的超級記憶體塊被選擇作為合併操作的來源超級塊。換言之，因為透 過合併操作，僅來源超級塊的有效資料被選擇並且被移動至目標超級塊，所以即使在包括在目標超級塊中的記憶體塊不是全部處於好或穩定狀態下的情況中，用於複製有效資料的空間也可以很充足。
圖8A至圖8D是幫助說明使用圖7中描述的包括壞記憶體塊的超級記憶體塊作為合併操作中的目標超級塊的方法的示圖。
首先，參照圖8A和圖8B，可以看到在根據圖7中示出的本公開的實施例中，作為超級記憶體塊SUPER BLOCK<0：4,N-2>的包括壞記憶體塊的第一超級塊透過目標列表800a、800b管理而被用作合併操作中的目標超級塊。
詳細地，參照圖7、圖8A和圖8B，控制器130管理超級記憶體塊SUPER BLOCK<0：4,N-2>作為第一超級塊，其中超級記憶體塊SUPER BLOCK<0：4,N-2>的每一個中分組有好記憶體塊和至少一個壞記憶體塊。
此外，控制器130管理超級記憶體塊SUPER BLOCK<5：N-3,N-1>作為第二超級塊，其中超級記憶體塊SUPER BLOCK<5：N-3,N-1>的每一個僅具有好記憶體塊。
如在圖8A中示出的目標列表800a所示，控制器130優選地使用第一超級塊SUPER BLOCK<0：4,N-2>作為合併操作中的目標超級塊。然後，在第一超級塊SUPER BLOCK<0：4,N-2>全部被用作目標超級塊的情況下，控制器130使用第二超級塊SUPER BLOCK<5：N-3,N-1,N>作為合併操作中的目標超級塊。
此外，如圖8B中示出的目標列表800b所示，控制器130優選地使用第一超級塊SUPER BLOCK<0：4,N-2>作為合併操作中的目標超級塊，同時基於擦除-寫入週期值確定第一超級塊SUPER BLOCK<0：4,N-2>的使用順序。然後，在第一超級塊SUPER BLOCK<0：4,N-2>全部被用作目標超級塊的情況下，控制器130使用第二超級塊SUPER BLOCK<5：N-3,N-1,N>作為合併操作中的目 標超級塊，同時基於擦除-寫入週期值來確定第二超級塊SUPER BLOCK<5：N-3,N-1,N>的使用順序。
綜上所述，控制器130透過與設置或預設使用順序相對應的目標列表來管理待被用作合併操作中的目標超級塊的超級塊。可以根據待被用作目標超級塊的超級塊的各自優先級來確定目標列表的使用順序。
待被用作目標超級塊的超級塊包括處於空閒狀態的全部第一超級塊SUPER BLOCK<0：4,N-2>和第二超級塊SUPER BLOCK<5：N-3,N-1,N>。
並且，可以基於如在圖8A或圖8B中的控制器130中的先前確定的參考值來確定待被用作目標超級塊的超級塊的各自優先級。
例如，控制器130可以確定超級塊的各自優先級，使得如圖8A中所示，第一超級塊SUPER BLOCK<0：4,N-2>被首先用作目標超級塊，然後第二超級塊SUPER BLOCK<5：N-3，N-1，N>被用作目標超級塊。
換言之，如果控制器130將超級塊是屬第一超級塊SUPER BLOCK<0：4,N-2>還是屬第二超級塊SUPER BLOCK<5：N-3,N-1,N>考慮為確定目標列表800a的使用順序的條件，則可以如圖8A中所示來生成目標列表800a。
詳細地，在圖8A中，控制器130根據第一超級塊SUPER BLOCK<0：4,N-2>的位址，將處於空閒狀態的第一超級塊SUPER BLOCK<0：4,N-2>順序地包括在目標列表800a中。然後，控制器130根據第二超級塊SUPER BLOCK<5：M-3,N-1,N>的位址，將處於空閒狀態的第二超級塊SUPER BLOCK<5：M-3,N-1,N>順序地增加或包括在目標列表800a中。
因此，在透過圖8A的目標列表800a進行的合併操作中，待被第一個使用的目標超級塊GC0是第零超級記憶體塊SUPER BLOCK<0>，其具有第一超級塊SUPER BLOCK<0：4,N-2>中的第一位址。
在透過圖8A的目標列表800a進行的合併操作中，待被第二個使用的目標超級塊GC1是第一超級記憶體塊SUPER BLOCK<1>，其具有第一超級塊SUPER BLOCK<0：4,N-2>中的第二位址。
在透過圖8A的目標列表800a進行的合併操作中，待被第三個使用的目標超級塊GC2是第二超級記憶體塊SUPER BLOCK<2>，其具有第一超級塊SUPER BLOCK<0：4,N-2>中的第三位址。
在透過圖8A的目標列表800a進行的合併操作中，待被第四個使用的目標超級塊GC3是第三超級記憶體塊SUPER BLOCK<3>，其具有第一超級塊SUPER BLOCK<0：4,N-2>中的第四位址。
在透過圖8A的目標列表800a進行的合併操作中，待被第五個使用的目標超級塊GC4是第四超級記憶體塊SUPER BLOCK<4>，其具有第一超級塊SUPER BLOCK<0：4,N-2>中的第五位址。
在透過圖8A的目標列表800a進行的合併操作中，待被第六個使用的目標超級塊GC5是第(N-2)超級記憶體塊SUPER BLOCK<N-2>，其具有第一超級塊SUPER BLOCK<0：4,N-2>中的第六位址。
以這種方式，當使用順序被確定至在透過圖8A的目標列表800a進行的合併操作中待被第六個使用的目標超級塊GC5時，第一超級塊SUPER BLOCK<0：4,N-2>的使用順序被完全確定。
因此，作為在透過圖8A的目標列表800a進行的合併操作中，待在第六個之後使用的目標超級塊，處於空閒狀態的第二超級塊SUPER BLOCK<5：N-3,N-1,N>以它們的位址次序被順序地包括在目標列表800a中。
此外，如在圖8B中示出的目標列表800b所示，控制器130優先使用第一超級塊SUPER BLOCK<0：4,N-2>作為合併操作中的目標超級塊，同時基於擦除-寫入週期值確定第一超級塊SUPER BLOCK<0：4,N-2>的使用順序，然 後，使用第二超級塊SUPER BLOCK<5：N-3,N-1,N>作為合併操作中的目標超級塊，同時基於擦除-寫入週期值確定第二超級塊SUPER BLOCK<5：N-3,N-1,N>的使用順序。
即，如果控制器130將超級塊是屬第一超級塊SUPER BLOCK<0：4,N-2>還是屬第二超級塊SUPER BLOCK<5：N-3,N-1,N>考慮為確定目標列表800b的使用順序的條件，同時使用超級塊的擦除-寫入週期值的大小作為條件，則可以如圖8B中所示來生成目標列表800b。
詳細地，在圖8B中，控制器130將第一超級塊SUPER BLOCK<0：4,N-2>之中的具有相對低的擦除-寫入週期值的第一超級塊設置為第一優先級。控制器130將第一超級塊SUPER BLOCK<0：4,N-2>之中的具有相對高的擦除-寫入週期值的第一超級塊設置為比第一優先級低的第二優先級。控制器130將第二超級塊SUPER BLOCK<5：N-3,N-1,N>之中具有相對低的擦除-寫入週期值的第二超級塊設置為比第二優先級低的第三優先級。控制器130將第二超級塊SUPER BLOCK<5：N-3,N-1,N>之中的具有相對高的擦除-寫入週期值的第二超級塊設置為比第三優先級低的第四優先級。以這種方式，控制器130設置第一超級塊SUPER BLOCK<0：4,N-2>和第二超級塊SUPER BLOCK<5：N-3,N-1,N>的各自優先級，確定使用順序並管理目標列表800b，使得首先使用相對高優先級的超級塊。
可以假設，在第一超級塊SUPER BLOCK<0：4,N-2>中，第零超級記憶體塊SUPER BLOCK<0>具有最小擦除-寫入週期值，第(N-2)超級記憶體塊SUPER BLOCK<N-2>具有第二最小擦除-寫入週期值，第二超級記憶體塊SUPER BLOCK<2>具有第三最小擦除-寫入週期值，第一超級記憶體塊SUPER BLOCK<1>具有第四最小擦除-寫入週期值，第四超級記憶體塊SUPER BLOCK<4>具有第五最小擦除-寫入週期值，並且第三超級塊SUPER BLOCK<3>具有最大擦除-寫入週期值(也就是，擦除-寫入週期值從最小到最大為：SUPER BLOCK<0>、<SUPER BLOCK<N-2>、<SUPER BLOCK<2>、<SUPER BLOCK<1>、<SUPER BLOCK<4>、<SUPER BLOCK<3>)。
並且，可以假設，在第二超級塊SUPER BLOCK<5：N-3,N-1,N>中，第八超級記憶體塊SUPER BLOCK<8>具有最小擦除-寫入週期值，第六超級記憶體塊SUPER BLOCK<6>具有第二最小擦除-寫入週期值，並且第(N-1)超級記憶體塊SUPER BLOCK<N-1>具有最大擦除-寫入週期值(也就是，擦除-寫入週期值從最小到最大為：SUPER BLOCK<8>、<SUPER BLOCK<6>、<SUPER BLOCK<N-1>...)。
因此，在透過圖8B的目標列表800b進行的合併操作中，待被第一個使用的目標超級塊GC0為第零超級記憶體塊SUPER BLOCK<0>，其在第一超級塊SUPER BLOCK<0：4,N-2>之中具有最小擦除-寫入週期值。
在透過圖8B的目標列表800b進行的合併操作中，待被第二個使用的目標超級塊GC1為第(N-2)超級記憶體塊SUPER BLOCK<N-2>，其在第一超級塊SUPER BLOCK<0：4,N-2>之中具有第二最小擦除-寫入週期值。
在透過圖8B的目標列表800b進行的合併操作中，待被第三個使用的目標超級塊GC2為第二超級記憶體塊SUPER BLOCK<2>，其在第一超級塊SUPER BLOCK<0：4,N-2>之中具有第三最小擦除-寫入週期值。
在透過圖8B的目標列表800b進行的合併操作中，待被第四個使用的目標超級塊GC3為第一超級記憶體塊SUPER BLOCK<1>，其在第一超級塊SUPER BLOCK<0：4,N-2>之中具有第四最小擦除-寫入週期值。
在透過圖8B的目標列表800b進行的合併操作中，待被第五個使用的目標超級塊GC4為第四超級記憶體塊SUPER BLOCK<4>，其在第一超級塊SUPER BLOCK<0：4,N-2>中具有第五最小擦除-寫入週期值。
在透過圖8B的目標列表800b進行的合併操作中，待被第六個使用的目標超級塊GC5為第三超級記憶體塊SUPER BLOCK<3>，其在第一超級塊SUPER BLOCK<0：4,N-2>中具有第六最小擦除-寫入週期值。
以這種方式，在使用順序被確定至在透過圖8B的目標列表800b進行的合併操作中待被第六個使用的目標超級塊GC5時，第一超級塊SUPER BLOCK<0：4,N-2>的使用順序被完全確定。
因此，作為在透過圖8B的目標列表800b進行的合併操作中，待被在第六個之後使用的目標超級塊，處於空閒狀態的第二超級塊SUPER BLOCK<5：N-3,N-1,N>以它們的擦除-寫入週期值的升序次序被順序地包括在目標列表800b中。
也就是說，在透過圖8B的目標列表800b進行的合併操作中，待被第七個使用的目標超級塊為第八超級記憶體塊SUPER BLOCK<8>，其在第二超級塊SUPER BLOCK<5：N-3,N-1,N>之中具有最小擦除-寫入週期值。
在透過圖8B的目標列表800b進行的合併操作中，待被第八個使用的目標超級塊為第六超級記憶體塊SUPER BLOCK<6>，其在第二超級塊SUPER BLOCK<5：N-3,N-1,N>之中具有第二最小擦除-寫入週期值。
在透過圖8B的目標列表800b進行的合併操作中，待被第九個使用的目標超級塊為第(N-1)超級記憶體塊SUPER BLOCK<N-1>，其在第二超級塊SUPER BLOCK<5：N-3,N-1,N>之中具有第三最小擦除-寫入週期值。
參照圖8C，可以看到，透過目標列表800a和800b被管理為目標超級塊的第一超級塊SUPER BLOCK<0：4,N-2>被各自用作實際合併操作中的目標超級塊。
詳細地，共同參照圖7和圖8C，控制器130使用狀態位元映射G/B BITMAP來管理被分組至第一超級塊SUPER BLOCK<0；4,N-2>的記憶體塊的好/壞狀態。
也就是說，在在第一超級塊SUPER BLOCK<0：4,N-2>之中的第零超級記憶體塊SUPER BLOCK<0>的情況下，對應於第零晶粒DIE<0>的第零平面PLANE<0>的一個記憶體塊是壞記憶體塊，並且剩餘的記憶體塊是好記憶體塊。因此，對應於第零超級記憶體塊SUPER BLOCK<0>的狀態位元映射G/B BITMAP的值為“10000000”。
在第一超級塊SUPER BLOCK<0：4,N-2>之中的第一超級記憶體塊SUPER BLOCK<1>的情況下，對應於第零晶粒DIE<0>的第零平面PLANE<0>、第零晶粒DIE<0>的第一平面PLANE<1>和第一晶粒DIE<1>的第零平面PLANE<0>的三個記憶體塊是壞記憶體塊，剩餘的記憶體塊是好記憶體塊。因此，對應於第一超級記憶體塊SUPER BLOCK<1>的狀態位元映射G/B BITMAP的值是“11001000”。
在第一超級塊SUPER BLOCK<0：4,N-2>之中的第二超級記憶體塊SUPER BLOCK<2>的情況下，對應於第一晶粒DIE<1>的第零平面PLANE<0>的一個記憶體塊是壞記憶體塊，剩餘的記憶體塊是好記憶體塊。因此，對應於第二超級記憶體塊SUPER BLOCK<2>的狀態位元映射G/B BITMAP的值是“00001000”。
在第一超級塊SUPER BLOCK<0：4,N-2>之中的第三超級記憶體塊SUPER BLOCK<3>的情況下，對應於第零晶粒DIE<0>的第零平面PLANE<0>和第一晶粒DIE<1>的第二平面PLANE<2>的兩個記憶體塊是壞記憶體塊，並且剩餘的記憶體塊是好記憶體塊。因此，對應於第三超級記憶體塊SUPER BLOCK<3>的狀態位元映射G/B BITMAP的值是“10000010”。
在第一超級塊SUPER BLOCK<0：4,N-2>之中的第四超級記憶體塊SUPER BLOCK<4>的情況下，對應於第零晶粒DIE<0>的第一平面PLANE<1>、第一晶粒DIE<1>的第零平面PLANE<0>和第一晶粒DIE<1>的第一平面PLANE<1>的三個記憶體塊是壞記憶體塊，並且剩餘的記憶體塊是好記憶體塊。因此，對應於第四超級記憶體塊SUPER BLOCK<4>的狀態位元映射G/B BITMAP的值是“01001100”。
在第一超級塊SUPER BLOCK<0：4,N-2>之中的第(N-2)超級記憶體塊SUPER BLOCK<N-2>的情況下，對應於第零晶粒DIE<0>的第零平面PLANE<0>的一個記憶體塊是壞記憶體塊，並且剩餘的記憶體塊是好記憶體塊。因此，對應於第(N-2)超級記憶體塊SUPER BLOCK<N-2>的狀態位元映射G/B BITMAP的值為“10000000”。
如上所述，控制器130使用狀態位元映射G/B BITMAP來管理被分組成第一超級塊SUPER BLOCK<0：4,N-2>的記憶體塊的好/壞狀態。因此，當使用第一超級塊SUPER BLOCK<0：4,N-2>中的任一個作為合併操作中的目標超級塊時，控制器130可以快速且準確地發現好記憶體塊。
詳細地，當執行合併操作時，控制器130可以根據目標列表800a和800b的使用順序，來在第一超級塊SUPER BLOCK<0：4,N-2>中選擇目標超級塊。
控制器130應該將從來源超級塊傳輸的有效資料僅儲存在被選擇用於合併操作的第一超級塊SUPER BLOCK<0：4,N-2>的好記憶體塊中。
因此，在選擇第一超級塊SUPER BLOCK<0：4,N-2>用於合併操作之後，控制器130可以透過檢查狀態位元映射G/B BITMAP，來快速且準確地知道被選擇用於合併操作的第一超級塊SUPER BLOCK<0：4,N-2>的好記憶體塊位於何處。
以這種方式，根據狀態位元映射G/B BITMAP的檢查結果，控制器130將從來源超級塊傳輸的有效資料僅儲存在被選擇用於合併操作的第一超級塊SUPER BLOCK<0：4,N-2>的好記憶體塊中。
參照圖8D，控制器130管理第一超級塊SUPER BLOCK<0：4,N-2>之中的第一超級塊SUPER BLOCK<0,N-2>，其中第一超級塊SUPER BLOCK<0,N-2>由於被用作合併操作中的目標超級塊時而處於關閉狀態，並且透過將第一超級塊SUPER BLOCK<0,N-2>分類為第三超級塊，來將從來源超級塊傳輸的有效資料儲存在第一超級塊SUPER BLOCK<0,N-2>中。也就是說，儘管在執行合併操作之前，透過將處於空閒狀態的第一超級塊SUPER BLOCK<0,N-2>分類為第一超級塊SUPER BLOCK<0：4,N-2>而進行管理，但是由於在執行合併操作的過程中第一超級塊SUPER BLOCK<0,N-2>被選擇為目標超級塊並且從來源超級塊傳輸的有效資料被儲存在第一超級塊SUPER BLOCK<0,N-2>中，因此第一超級塊SUPER BLOCK<0,N-2>呈現關閉狀態並且透過將第一超級塊SUPER BLOCK<0,N-2>分類為第三超級塊而進行管理。
詳細地，參照圖7和圖8B至圖8D，控制器130可以根據圖8B的目標列表800b的使用順序，第一個使用第一超級塊SUPER BLOCK<0：4,N-2>中的第零超級記憶體塊SUPER BLOCK<0>作為合併操作中的目標超級塊。
然後，控制器130可以根據圖8B的目標列表800b的使用順序，第二個使用第一超級塊SUPER BLOCK<0：4,N-2>中的第(N-2)超級記憶體塊SUPER BLOCK<N-2>作為合併操作中的目標超級塊。
以這種方式，在根據圖8B的目標列表800b的使用順序，以第二次序使用第(N-2)超級記憶體塊SUPER BLOCK<N-2>作為合併操作中的目標超級塊之後，控制器130可以不使用第二超級記憶體塊SUPER BLOCK<2>、第 一超級記憶體塊SUPER BLOCK<1>、第四超級記憶體塊SUPER BLOCK<4>和第三超級記憶體塊SUPER BLOCK<3>作為合併操作中的目標超級塊。
因此，如圖8D中所示，透過合併操作，在第一超級塊SUPER BLOCK<0：4,N-2>之中的、透過執行合併操作而用作目標超級塊的第零超級記憶體塊SUPER BLOCK<0>和第(N-2)超級記憶體塊SUPER BLOCK<N-2>的好記憶體塊中，儲存有從來源超級塊傳輸的有效資料。換言之，第一超級塊SUPER BLOCK<0：4,N-2>之中的、用作目標超級塊的第零超級記憶體塊SUPER BLOCK<0>和第(N-2)超級記憶體塊<N-2>的好記憶體塊透過執行合併操作而處於關閉狀態。相反地，僅被包括在目標列表800b中並且尚未透過合併操作被用作目標超級塊的第二超級記憶體塊SUPER BLOCK<2>、第一超級記憶體塊SUPER BLOCK<1>、第四超級記憶體塊SUPER BLOCK<4>和第三超級記憶體塊SUPER BLOCK<3>的好記憶體塊處於空閒狀態。
在這種狀態下，控制器130透過將第一超級塊SUPER BLOCK<0：4,N-2>中的第零超級記憶體塊SUPER BLOCK<0>和第(N-2)超級記憶體塊<N-2>分類為第三超級塊來管理第零超級記憶體塊SUPER BLOCK<0>和第(N-2)超級記憶體塊<N-2>，其中從來源超級塊傳輸的有效資料透過合併操作被儲存在第零超級記憶體塊SUPER BLOCK<0>和第(N-2)超級記憶體塊<N-2>中。
然後，控制器130可以選擇第三超級塊SUPER BLOCK<0,N-2>作為來源超級塊，透過執行合併操作來對第三超級塊SUPER BLOCK<0,N-2>進行擦除，從而將第三超級塊SUPER BLOCK<0,N-2>再次改變為空閒狀態。
詳細地，在開始分類並管理第一超級塊SUPER BLOCK<0：4,N-2>中的第三超級塊SUPER BLOCK<0,N-2>之後，在經過充足時間的時刻執行合併操作的情況下，控制器130可以選擇第三超級塊SUPER BLOCK<0,N-2>作 為來源超級塊。以這種方式，在選擇第三超級塊SUPER BLOCK<0,N-2>作為來源超級塊的情況下，控制器130可以目標列表800b的使用順序來選擇並使用第二超級塊SUPER BLOCK<5：N-3,N-1,N>作為目標超級塊。即，控制器130可以識別到第三超級塊SUPER BLOCK<0,N-2>被選擇為合併操作中的來源超級塊，並且從SUPER BLOCK<5：N-3,N-1,N>中選擇目標超級塊而不從第一超級塊SUPER BLOCK<1：4>中選擇目標超級塊。
此後，控制器130透過執行合併操作，將被選擇為來源超級塊的第三超級塊SUPER BLOCK<0,N-2>的好記憶體塊中儲存的有效資料傳輸至目標超級塊。然後，控制器130透過擦除被選擇為來源超級塊的第三超級塊SUPER BLOCK<0,N-2>的好記憶體塊而將第三超級塊SUPER BLOCK<0,N-2>的好記憶體塊轉變為空閒狀態，並且透過將轉變為空閒狀態的第三超級塊SUPER BLOCK<0,N-2>再次分類為第一超級塊SUPER BLOCK<0：4,N-2>來管理第三超級塊SUPER BLOCK<0,N-2>。
作為參考，經過充足時間的時刻可以由於整個第一超級塊SUPER BLOCK<0：4,N-2>被用作目標超級塊，所以第二超級塊SUPER BLOCK<5：N-3,N-1,N>開始用作目標超級塊的時刻。
並且，經過充足時間的時刻可以是由於第一超級塊SUPER BLOCK<0：4,N-2>中的特定百分比或更多的第一超級塊被使用，而剩餘特定數量或更少的第一超級塊的時刻。
圖9至圖17是示意性地示出了根據本發明的各個實施例中的圖1的資料處理系統的示例應用的示圖。
圖9是示意性示出包括記憶體系統的資料處理系統的另一示例的圖。圖9示意性地示出可以應用記憶體系統的儲存卡系統。
參照圖9，儲存卡系統6100可以包括記憶體控制器6120、記憶體裝置6130和連接器6110。
記憶體控制器6120可以連接到由非揮發性記憶體實施的記憶體裝置6130，並且被配置為存取記憶體裝置6130。例如，控制器6120可以被配置為控制記憶體裝置6130的讀取操作、寫入操作、擦除操作和後臺操作。記憶體控制器6120可以被配置為提供記憶體裝置6130和主機之間的介面並且使用用於控制記憶體裝置6130的韌體。即，記憶體控制器6120可以對應於參照圖1和圖7描述的記憶體系統110的控制器130，並且記憶體裝置6130可以對應於參照圖1和圖7描述的記憶體系統110的記憶體裝置150。
因此，記憶體控制器6120可以包括RAM、處理器、主機介面、記憶體介面和錯誤校正組件。記憶體控制器130可以進一步包括圖7所示的元件。
記憶體控制器6120可以透過連接器6110與例如圖1的主機102的外部裝置通信。例如，如參照圖1描述的，記憶體控制器6120可以被配置為根據諸如以下的各種通信協議中的一種或多種與外部裝置通信：通用串列總線(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、外圍組件互連(PCI)、高速PCI(PCIe)、高級技術附件(ATA)、串列ATA、並列ATA、小型計算機系統介面(SCSI)、增強型小型磁盤介面(EDSI)、集成驅動電路(IDE)、火線、通用閃速記憶體(UFS)、WIFI和藍牙。因此，根據本實施例的記憶體系統和資料處理系統可以應用於有線/無線電子裝置，特別是行動電子裝置。
記憶體裝置6130可以由揮發性記憶體來實施。例如，記憶體裝置6130可以有諸如以下的各種非揮發性記憶體裝置來實施：可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、NAND閃存、NOR閃存、 相變RAM(PRAM)、電阻式RAM(ReRAM)、鐵電RAM(FRAM)和自旋轉移力矩磁阻RAM(STT-MRAM)。記憶體裝置6130可以包括圖7的記憶體裝置150中的多個記憶體晶粒。
記憶體控制器6120和記憶體裝置6130可以被集成到單個半導體裝置中。例如，記憶體控制器6120和記憶體裝置6130可以這樣集成以形成固態驅動器(SSD)。並且，記憶體控制器6120和記憶體裝置6130可以這樣集成以形成諸如以下的儲存卡：PC卡(PCMCIA：個人計算機儲存卡國際協會)、標準閃存(CF)卡、智能媒體卡(例如，SM和SMC)、記憶棒、多媒體卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)和通用閃速記憶體(UFS)。
圖10是示意性地示出包括記憶體系統的資料處理系統的另一示例的圖。
參照圖10，資料處理系統6200可以包括具有一個或多個非揮發性記憶體的記憶體裝置6230和用於控制記憶體裝置6230的記憶體控制器6220。圖10所示的資料處理系統6200可以用作諸如儲存卡(CF、SD、微型SD等)或USB裝置的儲存介質，如參照圖1描述的。記憶體裝置6230可以對應於圖1和圖7中示出的記憶體系統110中的記憶體裝置150，並且記憶體控制器6220可以對應於圖1和圖7中示出的記憶體系統110中的控制器130。
記憶體控制器6220可以響應於主機6210的請求來控制對記憶體裝置6230的讀取操作、寫入操作或擦除操作。記憶體控制器6220可以包括一個或多個CPU 6221、諸如RAM 6222的緩衝記憶體、ECC電路6223、主機介面6224和諸如NVM介面6225的記憶體介面。
CPU 6221可以控制對記憶體裝置6230的整體操作，例如讀取操作、寫入操作、文件系統管理操作和壞頁面管理操作。RAM 6222可以根據 CPU6221的控制來操作，並且用作工作記憶體、緩衝記憶體或高速緩衝記憶體。當RAM 6222用作工作記憶體時，由CPU 6221處理的資料可以臨時儲存在RAM 6222中。當RAM 6222用作緩衝記憶體時，RAM 6222可以用於緩衝從主機6210傳輸到記憶體裝置6230或從記憶體裝置6230傳輸到主機6210的資料。當RAM 6222用作高速緩衝記憶體時，RAM 6222可以輔助低速記憶體裝置6230以高速運轉。
ECC電路6223可以對應於圖1所示的控制器130的ECC組件138。如參照圖1描述的，ECC電路6223可以生成用於校正從記憶體裝置6230提供的資料的失敗位元或錯誤位元的ECC(錯誤校正碼)。ECC電路6223可以對被提供給記憶體裝置6230的資料執行錯誤校正編碼，由此形成具有奇偶校驗位元的資料。奇偶校驗位元可以被儲存在記憶體裝置6230中。ECC電路6223可以對從記憶體裝置6230輸出的資料執行錯誤校正解碼。ECC電路6223可以使用奇偶校驗位元來校正錯誤。例如，如參照圖1描述的，ECC電路6223可以使用LDPC碼、BCH碼、渦輪碼、裡德-所羅門碼、卷積碼、RSC或諸如TCM或BCM的編碼調製來校正錯誤。
記憶體控制器6220可以透過主機介面6224將資料傳輸到主機6210/從主機6210接收資料。記憶體控制器6220可以透過NVM介面6225將資料傳輸到記憶體裝置6230/從記憶體裝置6230接收資料。主機介面6224可以透過PATA總線、SATA總線、SCSI、USB、PCIe或NAND介面連接到主機6210。記憶體控制器6220可以具有諸如WiFi或長期演進(LTE)的行動通信協議的無線通信功能。記憶體控制器6220可以連接到外部裝置，例如主機6210或另一外部裝置，並且然後將資料傳輸到外部裝置/從外部裝置接收資料。特別地，因為記憶體控制器6220被配置為透過一種或多種各種通信協議與外部裝置通信，所以 根據本實施例的記憶體系統和資料處理系統可以應用於有線/無線電子裝置，特別是行動電子裝置。
圖11是示意性地示出資料處理系統的另一示例的圖。圖11示意性地示出可以應用記憶體系統的SSD。
參照圖11，SSD 6300可以包括控制器6320和包括多個非揮發性記憶體的記憶體裝置6340。記憶體控制器6320可以對應於圖1和圖7的記憶體系統110中的控制器130，並且記憶體裝置6340可以對應於圖1和圖7的記憶體系統中的記憶體裝置150。
更具體地，控制器6320可以透過多個通道CH1至CHi連接到記憶體裝置6340。控制器6320可以包括一個或多個處理器6321、緩衝記憶體6325、ECC電路6322、主機介面6324和例如非揮發性記憶體介面6326的記憶體介面。
緩衝記憶體6325可臨時儲存從主機6310提供的資料或從包括在記憶體裝置6340中的多個閃速記憶體NVM提供的資料，或臨時儲存多個閃速記憶體NVM的元資料，例如包括映射表的映射資料。緩衝記憶體6325可以由諸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的揮發性記憶體或諸如FRAM、ReRAM、STT-MRAM和PRAM的非揮發性記憶體來實施。透過示例，圖10示出緩衝記憶體6325在控制器6320中。然而，緩衝記憶體6325可以在控制器6320的外部。
ECC電路6322可以在編程操作期間計算待編程到記憶體裝置6340中的資料的ECC值，在讀取操作期間基於ECC值對從記憶體裝置6340讀取的資料執行錯誤校正操作。ECC電路6322可以在失敗的資料恢復操作期間對從記憶體裝置6340恢復的資料執行錯誤校正操作。
主機介面6324可以利用例如主機6310的外部裝置提供介面功能。非揮發性記憶體介面6326可以利用透過多個通道連接的記憶體裝置6340提供介面功能。
此外，應用了圖1和圖7的記憶體系統110的多個SSD 6300可以被提供以實施例如RAID(獨立磁盤的冗餘陣列)系統的資料處理系統。RAID系統可以包括多個SSD 6300和用於控制多個SSD 6300的RAID控制器。當RAID控制器響應於從主機6310提供的寫入命令執行編程操作時，RAID控制器可以根據多個RAID級別，即，從SSD 6300中的主機6310提供的寫入命令的RAID級別訊息來選擇一個或多個記憶體系統或SSD 6300。RAID控制器可以將對應於寫入命令的資料輸出到選擇的SSD 6300。此外，當RAID控制器響應於從主機6310提供的讀取命令執行讀取命令時，RAID控制器可以根據多個RAID級別，即，從SSD 6300中的主機6310提供的讀取命令的RAID級別訊息來選擇一個或多個記憶體系統或SSD 6300。RAID控制器可以將從選擇的SSD 6300讀取的資料提供給主機6310。
圖12是示意性地示出包括記憶體系統的資料處理系統的另一示例的圖。圖12示意性地示出可以應用記憶體系統的嵌入式多媒體卡(eMMC)。
參照圖12，eMMC 6400可以包括控制器6430和由一個或多個NAND閃速記憶體實施的記憶體裝置6440。記憶體控制器6430可以對應於圖1和圖7的記憶體系統110中的控制器130，並且記憶體裝置6440可以對應於圖1和圖7的記憶體系統110中的記憶體裝置150。
更具體地，控制器6430可以透過多個通道連接到記憶體裝置6440。控制器6430可以包括一個或多個核心6432、主機介面6431和例如NAND介面6433的記憶體介面。
核心6432可以控制eMMC 6400的總體操作。主機介面6431可以在控制器6430和主機6410之間提供介面功能。NAND介面6433可以提供記憶體裝置6440和控制器6430之間的介面功能。例如，主機介面6431可以用作並列介面，例如參照圖1描述的MMC介面。此外，主機介面6431可以用作串列介面，例如超高速(UHS-I/UHS-II)介面。
圖13至圖16是示意性地示出根據實施例的包括記憶體系統的資料處理系統的其它示例的圖。圖13至圖16示意性地示出可以應用記憶體系統的UFS(通用閃速儲存)系統。
參照圖13至圖16，UFS系統6500、6600、6700和6800可以分別包括主機6510、6610、6710、6810，UFS裝置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830。主機6510、6610、6710和6810可以用作有線/無線電子裝置或特別是行動電子裝置的應用處理器，UFS裝置6520、6620、6720、6820可以用作嵌入式UFS裝置，並且UFS卡6530、6630、6730、6830可以用作外部嵌入式UFS設備或可移除UFS卡。
在各個UFS系統6500、6600、6700、6800中的主機6510、6610、6710、6810，UFS裝置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以透過UFS協議與例如有線/無線電子裝置或特別是行動電子裝置的外部裝置通信，並且UFS裝置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以由圖1和圖7示出的記憶體系統110實施。例如，在UFS系統6500、6600、6700、6800中，UFS裝置6520、6620、6720、6820可以以參照圖10至圖12描述的資料處理系統6200、SSD 6300或eMMC 6400的形式來實施，並且UFS卡6530、6630、6730、6830可以以參照圖9描述的儲存卡系統6100的形式來實施。
此外，在UFS系統6500、6600、6700和6800中，主機6510、6610、6710、6810，UFS裝置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以透過例如行動產業處理器介面(Mobile Industry Processor Interface；MIPI)中的MIPI M-PHY和MIPI UniPro(統一協議)的UFS介面來彼此通信。另選地，UFS裝置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以透過除UFS協議之外的例如UFD、MMC、SD、迷你SD和微型SD的各種協議彼此通信。
在圖13所示的UFS系統6500中，主機6510、UFS裝置6520和UFS卡6530中的每一個可以包括UniPro。主機6510可以執行交換操作，以便與UFS裝置6520和UFS卡6530通信。特別地，主機6510可以透過例如在UniPro處的L3交換的鏈路層交換與UFS裝置6520或UFS卡6530通信。UFS裝置6520和UFS卡6530可以透過在主機6510的UniPro處的鏈路層交換來彼此通信。在本實施例中，已經描述並示出其中一個UFS裝置6520和一個UFS卡6530連接到主機6510的配置。然而，這僅是示例；多個UFS裝置和UFS卡可以並列地或以星型形式連接到主機6410。星型形式是單個居中部件耦接至多個裝置以用於並列處理的佈置。多個UFS卡可以並列地或以星型形式連接到UFS裝置6520或者串聯地或以鏈型形式連接到UFS裝置6520。
在圖14所示的UFS系統6600中，主機6610、UFS裝置6620和UFS卡6630中的每一個可以包括UniPro，並且主機6610可以透過執行交換操作的交換模組6640，例如，透過在UniPro處執行例如L3交換的鏈路層交換的交換模組6640與UFS裝置6620或UFS卡6630通信。UFS裝置6620和UFS卡6630可以透過在UniPro處的交換模組6640的鏈路層交換來彼此通信。在本實施例中，已經透過示例示出並描述了一個UFS裝置6620和一個UFS卡6630連接到交換模組6640的 配置。然而，多個UFS裝置和UFS卡可以並列地或以星型形式連接到交換模組6640，並且多個UFS卡可以串聯地或以鏈型形式連接到UFS裝置6620。
在圖15所示的UFS系統6700中，主機6710、UFS裝置6720和UFS卡6730中的每一個可以包括UniPro，並且主機6710可以透過執行交換操作的交換模組6740，例如，透過在UniPro處執行例如L3交換的鏈路層交換的交換模組6740與UFS裝置6720或UFS卡6730通信。UFS裝置6720和UFS卡6730可以透過在UniPro處的交換模組6740的鏈路層交換來與彼此通信，並且交換模組6740可以在UFS裝置6720內部或外部與UFS裝置6720集成為一個模組。在本實施例中，已經透過示例示出並描述了一個UFS裝置6720和一個UFS卡6730連接到交換模組6740的配置。然而，包括交換模組6740和UFS裝置6720的多個模組可以並列地或以星型形式連接到主機6710或者串聯地或以鏈型形式連接到彼此。此外，多個UFS卡可以並列地或以星型形式連接到UFS裝置6720。
在圖16所示的UFS系統6800中，主機6810、UFS裝置6820和UFS卡6830中的每一個可以包括M-PHY和UniPro。UFS裝置6820可以執行交換操作，以便與主機6810和UFS卡6830通信。特別地，UFS裝置6820可以透過用於與主機6810通信的M-PHY和UniPro模組之間的交換操作並且透過用於與UFS卡6830通信的M-PHY和UniPro模組之間的交換操作，例如透過目標ID(識別器)交換操作來與主機6810或UFS卡6830通信。主機6810和UFS卡6830可以透過UFS裝置6820的M-PHY和UniPro模組之間的目標ID交換來與彼此通信。在本實施例中，已經透過示例示出並描述了其中一個UFS裝置6820連接到主機6810和一個UFS卡6830連接到UFS裝置6820的配置。然而，多個UFS裝置可以並列地或以星型形式連接到主機6810，或串聯地或以鏈型形式連接到主機6810。多個UFS卡可以並列地或以星型形式連接到UFS裝置6820，或者串聯地或以鏈型形式連接到UFS裝置6820。
圖17是示意性地示出根據實施例的包括記憶體系統的資料處理系統的另一示例的圖。圖17是示意性地示出可以應用記憶體系統的用戶系統的圖。
參照圖17，用戶系統6900可以包括應用處理器6930、記憶體模組6920、網絡模組6940、儲存模組6950和用戶介面6910。
更具體地，應用處理器6930可以驅動包括在例如OS的用戶系統6900中的部件，並且包括用於控制包括在用戶系統6900中的部件的控制器、介面、圖形引擎等。應用處理器6930可以被設置為片上系統(SoC)。
記憶體模組6920可以用作用戶系統6900的主記憶體、工作記憶體、緩衝記憶體或高速緩衝記憶體。記憶體模組6920可以包括諸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的揮發性RAM或諸如PRAM、ReRAM、MRAM和FRAM的非揮發性RAM。例如，應用處理器6930和記憶體模組6920可以透過基於堆疊封裝(Package on Package；PoP)的來封裝並安裝。
網絡模組6940可以與外部裝置通信。例如，網絡模組6940不僅可以支持有線通信，還可以支持諸如以下的各種無線通信：碼分多址(CDMA)、全球行動通信系統(GSM)、寬帶CDMA(WCDMA)、CDMA-2000、時分多址(TDMA)、長期演進(LTE)、全球微波接入互操作性(WiMAX)、無線局域網(WLAN)、超寬帶(UWB)、藍牙、無線顯示(WI-DI)，從而與有線/無線電子裝置或特別是行動電子裝置通信。因此，根據本發明的實施例的記憶體系統和資料處理系統可以應用於有線和/或無線電子裝置。網絡模組6940可以被包括在應用處理器6930中。
儲存模組6950可以儲存例如從應用處理器6930接收的資料的資料，並且將儲存的資料傳輸到應用處理器6930。儲存模組6950可以由諸如以下 的非揮發性半導體記憶體裝置實現：相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(ReRAM)、NAND閃存、NOR閃存和3維NAND閃存，並且被設置為諸如用戶系統6900的儲存卡和外部驅動器的可移除儲存介質。儲存模組6950可以對應於以上參照圖1和圖7描述的記憶體系統110。此外，儲存模組6950可以利用以上參照圖11至圖16描述的SSD、eMMC和UFS來實施。
用戶介面6910可以包括用於將資料或命令輸入到應用處理器6930或用於將資料輸出到外部裝置的介面。例如，用戶介面6910可以包括諸如鍵盤、小鍵盤、按鈕、觸摸面板、觸摸屏、觸摸板、觸摸球、攝像機、麥克風、陀螺儀傳感器、振動傳感器和壓電元件的用戶輸入介面以及諸如液晶顯示器(LCD)、有機發光二極管(OLED)顯示裝置、有源矩陣OLED(AMOLED)顯示裝置、發光二極管(LED)、揚聲器和馬達的用戶輸出介面。
此外，當其中圖1和圖7的記憶體系統110被應用於用戶系統6900的行動電子裝置時，應用處理器6930可以控制行動電子裝置的整體操作。網絡模組6940可以用作用於控制與外部裝置的有線/無線通信的通信模組。用戶介面6910可以在行動電子裝置的顯示/觸摸模組上顯示由處理器6930處理的資料。此外，用戶介面6910可以支持從觸摸面板接收資料的功能。
在本發明的實施例中，當記憶體系統透過將記憶體裝置中的多個記憶體塊分組成超級記憶體塊來控制多個記憶體塊時，可以管理被混合並分組有至少一個壞記憶體塊和大部分好記憶體塊或穩定記憶體塊的超級記憶體塊以提高系統效率。被混合並分組有至少一個壞記憶體塊和好記憶體塊的超級記憶體塊的使用限於合併操作中的目標超級塊。
作為結果，可以高效地使用記憶體系統的儲存空間，並且由此，記憶體系統的可持續期可以顯著增加。
雖然已經為了說明的目的描述了各個實施例，但是對於本領域技術人員顯而易見的是，可以進行各種改變和變型。本發明包括落入如申請專利範圍限定的本發明的精神和範圍內的全部這種改變和變型。
DIE<0：1>:晶粒
PLANE<0：3>:平面
SUPER BLOCK<0：N>:超級記憶體塊

Claims (20)

  1. 一種記憶體系統，包括：記憶體裝置，包括多個晶粒，所述多個晶粒的每個包括多個平面，所述多個平面的每個包括多個塊；以及控制器，適用於將所述多個記憶體塊分組成多個超級塊，所述多個超級塊的每個具有對應於條件的指定類型，其中，所述控制器在所述多個超級塊之中形成一組第一超級塊並且管理所述第一超級塊，其中的每個具有好記憶體塊和至少一個壞記憶體塊，其中，所述控制器使用所述第一超級塊作為合併操作中的目標超級塊。
  2. 如請求項1所述的記憶體系統，其中，所述控制器在所述多個超級塊之中形成一組第二超級塊並且管理所述第二超級塊，其中的每個僅具有好記憶體塊。
  3. 如請求項2所述的記憶體系統，其中，所述控制器使用對應於使用順序的目標列表來管理待用作所述合併操作中的目標超級塊的所述第一超級塊，並且其中，基於所述超級塊的各自優先級來確定所述目標列表的使用順序。
  4. 如請求項3所述的記憶體系統，其中，所述控制器將所述第一超級塊之中的具有相對低擦除-寫入週期值的第一超級塊設置為第一優先級，將所述第一超級塊之中的具有相對高擦除-寫入週期值的第一超級塊設置為比所述第一優先級低的第二優先級， 將所述第二超級塊之中的具有相對低擦除-寫入週期值的第二超級塊設置為比所述第二優先級低的第三優先級，將所述第二超級塊之中的具有相對高擦除-寫入週期值的第二超級塊設置為比所述第三優先級低的第四優先級，並且所述控制器以依據優先級次序的使用順序來使用優先的超級塊。
  5. 如請求項4所述的記憶體系統，其中，所述控制器使用狀態位元映射來管理所述第一超級塊的每個中的記憶體塊的狀態。
  6. 如請求項5所述的記憶體系統，其中，在所述合併操作中根據所述目標列表的使用順序來從所述第一超級塊中選擇所述目標超級塊的情況下，所述控制器透過檢查所述狀態位元映射以識別好記憶體塊來將從來源超級塊傳輸的有效資料僅儲存在所述目標超級塊的好記憶體塊中。
  7. 如請求項6所述的記憶體系統，其中，所述控制器透過將由於被用作所述合併操作中的目標超級塊並且從來源超級塊傳輸的有效資料被儲存在其中而進入關閉狀態的第一超級塊分類為第三超級塊來管理所述進入關閉狀態的第一超級塊，並且其中，在選擇所述第三超級塊作為所述合併操作中的來源超級塊的情況下，所述控制器根據所述目標列表的使用順序首先使用所述第二超級塊作為目標超級塊，然後，透過將由於被用作所述合併操作中的所述來源超級塊而進入空閒狀態的第三超級塊再次分類為所述第一超級塊來管理所述進入空閒狀態的第三超級塊。
  8. 如請求項2所述的記憶體系統，其中，在所述第二超級塊之中的某個第二超級塊中存在壞記憶體塊的情況下，所述控制器透過所述合併操作將儲存在所述某個第二超級塊中的有效資料移動至目標超級塊，然後將所述某個第二超級塊管理為第一超級塊。
  9. 如請求項1所述的記憶體系統，其中，所述多個晶粒中的第一晶粒耦接至第一通道，其中，所述多個晶粒中的第二晶粒耦接至第二通道，其中，所述第一晶粒中的所述多個平面耦接至共享所述第一通道的多個第一通路，並且其中，所述第二晶粒中的所述多個平面耦接至共享所述第二通道的多個第二通路。
  10. 如請求項9所述的記憶體系統，其中，所述控制器根據所述條件對所述第一晶粒的第一平面中的第一塊和所述第一晶粒的第二平面中的第二塊進行分組，並且對所述第二晶粒的第三平面中的第三塊和所述第二晶粒的第四平面中的第四塊進行分組，其中，所述控制器根據所述條件對所述第一晶粒的第一平面中的第一塊和所述第二晶粒的第三平面中的第三塊進行分組，並且對所述第一晶粒的第二平面中的第二塊和所述第二晶粒的第四平面中的第四塊進行分組，或者其中，所述控制器根據所述條件對所述第一晶粒的第一平面中的第一塊、所述第一晶粒的第二平面中的第二塊、所述第二晶粒的第三平面中的第三塊和所述第二晶粒的第四平面中的第四塊進行分組。
  11. 一種操作記憶體系統的方法，所述記憶體系統包括具有多個晶粒的記憶體裝置，所述多個晶粒的每個包括多個平面，所述多個平面的每個包括多個塊，所述方法包括：將所述多個記憶體塊分組成多個超級塊，所述多個超級塊的每個具有對應於條件的指定類型；在所述多個超級塊之中形成一組第一超級塊並且管理所述第一超級塊，其中的每個具有好記憶體塊和至少一個壞記憶體塊；以及使用所述第一超級塊作為合併操作中的目標超級塊。
  12. 如請求項11所述的方法，進一步包括：在所述多個超級塊之中形成一組第二超級塊並且管理所述第二超級塊，其中的每個僅具有好記憶體塊。
  13. 如請求項12所述的方法，進一步包括：使用對應於使用順序的目標列表來管理待用作所述合併操作中的目標超級塊的所述超級塊；以及基於所述超級塊的各自優先級來確定所述目標列表的使用順序。
  14. 如請求項13所述的方法，其中，所述確定將所述第一超級塊之中的具有相對低擦除-寫入週期值的第一超級塊設置為第一優先級，將所述第一超級塊之中的具有相對高擦除-寫入週期值的第一超級塊設置為比所述第一優先級低的第二優先級，將所述第二超級塊之中的具有相對低擦除-寫入週期值的第二超級塊設置為比所述第二優先級低的第三優先級，將所述第二超級塊之中的具有相對高擦除-寫入週期值的第二超級塊設置為比所述第三 優先級低的第四優先級，並且以依據優先級次序的使用順序來使用優先的超級塊。
  15. 如請求項14的方法，進一步包括：使用狀態位元映射管理所述第一超級塊的每個中的記憶體塊的狀態。
  16. 如請求項15所述的方法，其中，在所述合併操作中根據所述目標列表的使用順序來從所述第一超級塊中選擇所述目標超級塊的情況下，第一使用動作透過檢查所述狀態位元映射以識別好記憶體塊來將從來源超級塊傳輸的有效資料僅儲存在所述目標超級塊的好記憶體塊中。
  17. 如請求項16所述的方法，進一步包括：透過將由於被用作所述合併操作中的目標超級塊並且從來源超級塊傳輸的有效資料被儲存在其中而進入關閉狀態的第一超級塊分類為第三超級塊來管理所述進入關閉狀態的第一超級塊；在選擇所述第三超級塊作為所述合併操作中的來源超級塊的情況下，根據所述目標列表的使用順序訊息而使用所述第二超級塊作為目標超級塊；以及透過將由於被用作所述來源超級塊而進入開啟狀態的第三超級塊再次分類為所述第一超級塊來管理所述進入開啟狀態的第三超級塊。
  18. 如請求項12所述的方法，進一步包括：在所述第二超級塊之中的某個第二超級塊中存在壞記憶體塊的情況下，透過所述合併操作將儲存在所述某個第二超級塊中的 有效資料移動至目標超級塊，然後透過將所述某個第二超級塊分類為第一超級塊來管理所述某個第二超級塊。
  19. 如請求項11所述的方法，其中，所述多個晶粒中的第一晶粒耦接至第一通道，其中，所述多個晶粒中的第二晶粒耦接至第二通道，其中，所述第一晶粒中的所述多個平面耦接至共享所述第一通道的多個第一通路，並且其中，所述第二晶粒中的所述多個平面耦接至共享所述第二通道的多個第二通路。
  20. 如請求項19所述的方法，其中，所述條件包括：對所述第一晶粒的第一平面中的第一塊和所述第一晶粒的第二平面中的第二塊進行分組，並且對所述第二晶粒的第三平面中的第三塊和所述第二晶粒的第四平面中的第四塊進行分組；其中，所述條件包括：對所述第一晶粒的第一平面中的第一塊和所述第二晶粒的第三平面中的第三塊進行分組，並且對所述第一晶粒的第二平面中的第二塊和所述第二晶粒的第四平面中的第四塊進行分組；或者其中，所述條件包括：對所述第一晶粒的第一平面中的第一塊、所述第一晶粒的第二平面中的第二塊、所述第二晶粒的第三平面中的第三塊和所述第二晶粒的第四平面中的第四塊進行分組。
TW107138420A 2018-03-20 2018-10-30 記憶體系統及其操作方法 TWI786213B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0031942 2018-03-20
KR1020180031942A KR102559528B1 (ko) 2018-03-20 2018-03-20 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
TW201941202A TW201941202A (zh) 2019-10-16
TWI786213B true TWI786213B (zh) 2022-12-11

Family

ID=67985219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138420A TWI786213B (zh) 2018-03-20 2018-10-30 記憶體系統及其操作方法

Country Status (4)

Country Link
US (1) US10712962B2 (zh)
KR (1) KR102559528B1 (zh)
CN (1) CN110308867B (zh)
TW (1) TWI786213B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583726B1 (ko) 2018-06-27 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20200079852A (ko) 2018-12-26 2020-07-06 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device
CN112596679B (zh) * 2020-12-25 2023-10-10 深圳忆联信息系统有限公司 固态硬盘的raid实现方法、装置、计算机设备及存储介质
KR20220130389A (ko) * 2021-03-18 2022-09-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN113485641B (zh) * 2021-06-29 2024-04-16 成都忆芯科技有限公司 处理io命令的方法及其控制部件
CN116303118B (zh) * 2023-05-18 2023-09-05 合肥康芯威存储技术有限公司 一种存储设备及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120047409A1 (en) * 2010-08-23 2012-02-23 Apple Inc. Systems and methods for generating dynamic super blocks
US20170221573A1 (en) * 2014-12-22 2017-08-03 Sandisk Technologies Llc End of life prediction based on memory wear
US20180018091A1 (en) * 2016-07-18 2018-01-18 SK Hynix Inc. Memory system and operation method for the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8095765B2 (en) 2009-03-04 2012-01-10 Micron Technology, Inc. Memory block management
KR100988388B1 (ko) * 2009-04-20 2010-10-18 성균관대학교산학협력단 플래시 메모리 장치의 성능 향상 방법 및 이를 수행하는 플래시 메모리 장치
TWI425357B (zh) 2010-09-27 2014-02-01 Silicon Motion Inc 用來進行區塊管理之方法以及記憶裝置及控制器
KR101916718B1 (ko) * 2012-02-28 2018-11-09 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 메모리 관리 방법
TWI520148B (zh) * 2012-07-05 2016-02-01 慧榮科技股份有限公司 記憶體裝置和記憶體控制方法
US10180805B2 (en) * 2015-03-25 2019-01-15 SK Hynix Inc. Memory system and operating method thereof
KR20170061221A (ko) * 2015-11-25 2017-06-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102593352B1 (ko) * 2016-05-04 2023-10-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102643467B1 (ko) * 2016-05-31 2024-03-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102651425B1 (ko) * 2016-06-30 2024-03-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180005858A (ko) * 2016-07-07 2018-01-17 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102529696B1 (ko) * 2016-07-14 2023-05-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180026876A (ko) * 2016-09-05 2018-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102645572B1 (ko) * 2016-11-29 2024-03-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120047409A1 (en) * 2010-08-23 2012-02-23 Apple Inc. Systems and methods for generating dynamic super blocks
US20170221573A1 (en) * 2014-12-22 2017-08-03 Sandisk Technologies Llc End of life prediction based on memory wear
US20180018091A1 (en) * 2016-07-18 2018-01-18 SK Hynix Inc. Memory system and operation method for the same

Also Published As

Publication number Publication date
US10712962B2 (en) 2020-07-14
TW201941202A (zh) 2019-10-16
CN110308867A (zh) 2019-10-08
KR20190110243A (ko) 2019-09-30
CN110308867B (zh) 2023-10-03
US20190294335A1 (en) 2019-09-26
KR102559528B1 (ko) 2023-07-26

Similar Documents

Publication Publication Date Title
CN107797882B (zh) 存储器系统及其操作方法
TWI757371B (zh) 記憶體系統及其操作方法
TWI786213B (zh) 記憶體系統及其操作方法
US10073622B2 (en) Memory system and operation method thereof
CN110825318B (zh) 控制器及其操作方法
CN109656837B (zh) 存储器系统及其操作方法
CN108345550B (zh) 存储器系统
CN110570894B (zh) 存储器系统及该存储器系统的操作方法
CN110347330B (zh) 存储器系统及其操作方法
CN108932203B (zh) 数据处理系统和数据处理方法
US10019173B1 (en) Memory system and operating method thereof
CN110362270B (zh) 存储器系统及其操作方法
CN110647290B (zh) 存储器系统及其操作方法
CN108389602B (zh) 存储器系统及其操作方法
CN108733616B (zh) 包括多处理器的控制器及其操作方法
CN108628755B (zh) 存储器系统
CN110890123B (zh) 数据处理系统及其操作方法
CN110196816B (zh) 控制器、其操作方法以及包括控制器的存储器系统
CN109426448B (zh) 存储器系统及其操作方法
CN111176555B (zh) 存储器系统及其操作方法
CN110688061B (zh) 存储器系统及其操作方法
CN110349615B (zh) 控制器、其操作方法及包括控制器的存储器系统
US10529427B2 (en) Memory system and operation method with partial memory block detector
CN111258920A (zh) 存储器系统、存储器系统的操作方法和控制器
US20190220394A1 (en) Memory system and operating method thereof