TWI786212B - 積體電路及其製造方法以及使用了該積體電路的無線通信裝置 - Google Patents

積體電路及其製造方法以及使用了該積體電路的無線通信裝置 Download PDF

Info

Publication number
TWI786212B
TWI786212B TW107138335A TW107138335A TWI786212B TW I786212 B TWI786212 B TW I786212B TW 107138335 A TW107138335 A TW 107138335A TW 107138335 A TW107138335 A TW 107138335A TW I786212 B TWI786212 B TW I786212B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
semiconductor
layer
integrated circuit
semiconductor element
Prior art date
Application number
TW107138335A
Other languages
English (en)
Other versions
TW201931567A (zh
Inventor
清水浩二
村瀬清一郎
Original Assignee
日商東麗股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東麗股份有限公司 filed Critical 日商東麗股份有限公司
Publication of TW201931567A publication Critical patent/TW201931567A/zh
Application granted granted Critical
Publication of TWI786212B publication Critical patent/TWI786212B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/168—After-treatment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明的目的在於藉由簡便的製程來提供一種優異的積體電路。本發明為一種積體電路，其至少具有：記憶體陣列，記憶資料；整流電路，對交流電流進行整流而生成直流電壓；以及邏輯電路，讀取記憶於所述記憶體陣列中的資料，所述積體電路中，所述記憶體陣列含有具有第1半導體層的第1半導體元件，所述整流電路含有具有第2半導體層的第2半導體元件，所述邏輯電路含有具有第3半導體層的第3半導體元件，所述第1半導體元件為記憶體元件，所述第2半導體元件為整流元件，所述第3半導體元件為邏輯元件，所述第2半導體層為具有整流作用的功能層，所述第3半導體層為邏輯元件的通道層，所述第1半導體層、所述第2半導體層、及所述第3半導體層均包括包含選自有機半導體、碳奈米管、石墨烯、富勒烯中的至少一個的同一材料。

Description

積體電路及其製造方法以及使用了該積體電路的無線通信裝置
本發明是有關於一種積體電路及其製造方法以及使用了該積體電路的無線通信裝置。
近年來，作為非接觸型標籤，正在推進開發使用無線射頻識別（Radio Frequency IDentification，RFID）技術的無線通信系統。於RFID系統中，於稱為讀寫器的無線收發機與RFID標籤之間進行無線通信。
RFID標籤被期待用於物流管理、商品管理、防止扒竊等多種用途中，於交通卡等積體電路（integrated circuit，IC）卡、商品標籤等一部分中開始導入。RFID標籤具有用於IC晶片與讀寫器的無線通信的天線。設置於標籤內的天線接收由讀寫器發送的載波，而使IC晶片內的積體電路動作。
RFID標籤被期待於所有商品中使用。因此，必須降低製造成本，研究出自使用真空或高溫的製造製程中脫離，而使用塗佈·印刷技術的可撓性且廉價者。
例如，提出了於IC晶片內的積體電路中使用成形性優異的有機半導體作為半導體層的場效型電晶體（以下，稱為FET（field effect transistor））。藉由以墨水的形式利用有機半導體，可利用噴墨技術或屏蔽（screening）技術等於可撓性基板上直接形成電路圖案。因此，正在積極研究代替現有的無機半導體而使用碳奈米管（carbon nanotube，CNT）或有機半導體的FET（例如，參照專利文獻1）。
RFID標籤至少包括：記憶體電路，記憶資料；整流電路，自由讀寫器發送的交流訊號生成電源電壓；以及邏輯電路，對所述交流訊號進行解調並讀取記憶於記憶體電路中的資料。構成各個電路的元件根據電路而所要求的功能不同。具體而言，對構成整流電路的整流元件要求高電力轉換效率，即低電力損失。另外，對邏輯電路要求藉由可高速動作的邏輯元件而構成。因此，一般對應於所需功能而使用不同的元件。因此，利用同一材料無法構成積體電路，必須於各個電路的元件中分別選擇材料，製造製程變得繁雜，產生生產的效率下降與製造成本的增加的問題。
因此，正在研究：藉由利用製作特性不同的第1元件與第2元件的步驟來製作第3元件，減少製作步驟數（例如，參照專利文獻2），或藉由使用連續振盪雷射而分開製作結晶性不同的元件（例如，參照專利文獻3），來形成對應於所需功能的不同的元件。 [現有技術文獻] [專利文獻]
[專利文獻1]國際公開第2009/139339號 [專利文獻2]日本專利特開2011-243959號公報 [專利文獻3]日本專利特開2005-277406號公報
[發明所欲解決之課題] 於專利文獻2中，正在研究一種如下的方法：於製作具有單結晶半導體層的半導體元件、及具有氧化物半導體層的半導體元件的步驟的同時，將該些不同的半導體層積層來製作構成整流電路的整流元件。然而，單結晶半導體層與氧化物半導體層是不同者，從而存在多個半導體層的形成步驟數。
於專利文獻3中，正在研究藉由使用連續振盪雷射而分開製作結晶性不同的元件，來製作構成記憶體電路的元件與構成邏輯電路的元件。然而，存在追加用以進行結晶化的雷射照射步驟或結晶性差的元件的特性出現偏差的問題。
本發明著眼於所述課題，其目的在於藉由簡便的製程來提供一種優異的積體電路。 [解決課題之手段]
為了解決所述課題，本發明具有以下構成。 即，本發明為一種積體電路，其至少具有： 記憶體陣列，記憶資料； 整流電路，對交流電流進行整流而生成直流電壓；以及 邏輯電路，讀取記憶於所述記憶體陣列中的資料， 所述積體電路中， 所述記憶體陣列含有具有第1半導體層的第1半導體元件， 所述整流電路含有具有第2半導體層的第2半導體元件， 所述邏輯電路含有具有第3半導體層的第3半導體元件， 所述第1半導體元件為記憶體元件，所述第2半導體元件為整流元件，所述第3半導體元件為邏輯元件， 所述第2半導體層為具有整流作用的功能層，所述第3半導體層為邏輯元件的通道層， 所述第1半導體層、所述第2半導體層、及所述第3半導體層均包括包含選自有機半導體、碳奈米管、石墨烯、富勒烯中的至少一個的同一材料。 [發明的效果]
根據本發明，可藉由簡便的製程來製作高功能的積體電路、以及使用了該積體電路的無線通信裝置。
本發明的積體電路為至少具有記憶資料的記憶體陣列、對交流電流進行整流而生成直流電壓的整流電路、以及讀取記憶於所述記憶體陣列中的資料的邏輯電路的積體電路。
＜記憶體陣列＞ 本發明的記憶體陣列含有具有第1半導體層的第1半導體元件，所述第1半導體元件為記憶體元件。本發明的記憶體陣列於絕緣性基板上包括：多根第一配線；至少一根第二配線，與該些多根第一配線交叉；以及多個記憶體元件，與該些多根第一配線和至少一根第二配線的各交點對應地設置。該些多個記憶體元件為如下的記憶體元件，其包括：源極電極及汲極電極，彼此隔開而配置；閘極電極，連接於所述至少一根第二配線中的一根；以及閘極絕緣層，使源極電極及汲極電極與閘極電極電性絕緣，多個記憶體元件的各個中，源極電極及汲極電極的任一者連接於所述多個第一配線中的一根。進而，所述多個記憶體元件中的至少一個具有與所述源極電極及汲極電極相接的半導體層，所述半導體層含有選自有機半導體、碳奈米管、石墨烯、富勒烯中的至少一個。
該些多個記憶體元件包含視半導體層而源極電極與汲極電極之間的電氣特性互不相同的兩種元件。藉由將此種兩種記憶體元件任意組合的排列，來決定記錄於記憶體陣列中的資訊（例如ID編號等固有資訊）。
於本發明中，「源極電極與汲極電極之間的區域」是於自記憶體元件的厚度方向（例如閘極絕緣層的膜厚方向）俯視源極電極及汲極電極時，位於該些源極電極及汲極電極之間的區域。此種區域中，當然包含被夾在源極電極與汲極電極之間的區域，亦包含自記憶體元件的厚度方向（例如上方）面向該被夾著的區域的區域（未被夾在源極電極與汲極電極之間的區域）等。
形成源極電極與汲極電極之間的電氣特性互不相同的兩種記憶體元件的方法例如可列舉如下方法：根據半導體層的有無而製成源極電極與汲極電極之間的電氣特性互不相同的兩種記憶體元件。圖1中示出其一構成例。如圖1所示，記憶體陣列100於基板（未圖示）上具有：兩根第一配線101、第一配線102；兩根第二配線103、第二配線104；以及四個記憶體元件110、記憶體元件111、記憶體元件112、記憶體元件113。如圖1所示，第一配線101與第一配線102是以將規定方向作為縱向而彼此隔開地排列的方式來配置。第二配線103與第二配線104是以將與該些第一配線101及第一配線102交叉的方向作為縱向而彼此隔開地排列的方式來配置。另外，第一配線101、第一配線102與第二配線103、第二配線104是以在彼此絕緣的狀態下交叉的方式配置。另一方面，於藉由該些第一配線101、第一配線102與第二配線103、第二配線104的各交叉所規定的四個區域（圖1中由虛線圍成的區域）中，分別配置有記憶體元件110、記憶體元件111、記憶體元件112、記憶體元件113。
再者，為了簡化說明，於圖1中例示了4位元的記憶體陣列100，當然並不限定於4位元者，亦可為2位元以上者。
圖2是圖1所示的記憶體陣列於I-I'線上的示意剖面圖。圖2中示出記憶體陣列的記憶體元件的一構成例。如圖2所示，作為所述兩種記憶體元件之一例的記憶體元件110及記憶體元件111形成於基板1上。記憶體元件110及記憶體元件111這兩者均於基板1上具有源極電極5、汲極電極6、閘極絕緣層3及閘極電極2。閘極電極2藉由閘極絕緣層3而與源極電極5及汲極電極6電性絕緣。源極電極5及汲極電極6於閘極絕緣層3上以彼此隔開的狀態排列。例如，該些兩種記憶體元件中的其中一記憶體元件110進而於源極電極5與汲極電極6之間的區域具有半導體層4。另一記憶體元件111於該區域不具有半導體層4。藉此來決定分別記錄於記憶體元件110及記憶體元件111中的資訊、例如「0」或「1」。即，記憶體元件110及記憶體元件111根據半導體層4的有無來分別記錄互不相同的各資訊。如此，由兩種元件彼此記錄的資訊之所以不同是因為：於各記憶體元件110、記憶體元件111的選擇時，即，於對各記憶體元件110、記憶體元件111的閘極電極2賦予固定的電壓時，於具有半導體層4的記憶體元件110中有電流流經，但於不具有半導體層4的記憶體元件111中無電流流經。
適用於所述記憶體陣列100中的記憶體元件的結構如圖2所例示般，是所謂的底部閘極·底部接觸結構，即：閘極電極2被配置於半導體層4的下側（基板1側），且於半導體層4的下表面配置有源極電極5及汲極電極6。但是，記憶體元件的結構並不限於此，例如亦可為所謂的頂部閘極結構，即：閘極電極2被配置於半導體層4的上側（與基板1相反之側），或所謂的頂部接觸結構，即：於半導體層4的上表面配置有源極電極5及汲極電極6。
另外，作為另一形成源極電極與汲極電極之間的電氣特性互不相同的兩種記憶體元件的方法，例如可列舉半導體層的膜厚的不同或CNT濃度的不同等。所謂CNT濃度的不同，是指半導體層中的任意1 μm2 的區域內存在的CNT的總長度的不同。作為CNT的總長度的測定方法，可列舉：自藉由原子力顯微鏡所獲得的半導體層的圖像中選擇任意的1 μm2 的區域，測定該區域中所含的所有CNT的長度並加以合計的方法。除此以外，只要是使各電氣特性充分不同者，則第一半導體層與第二半導體層的構成的不同並不限定於該些。
進而，作為另一方法，例如多個記憶體元件於源極電極與汲極電極之間的區域分別具有與閘極絕緣層相接的半導體層。進而可列舉如下方法：所述多個記憶體元件的至少一個於源極電極與汲極電極之間的區域，具有以自與閘極絕緣層相反之側與半導體層相接的方式塗佈而成的包含絕緣性材料的塗佈層，藉此形成源極電極與汲極電極之間的電氣特性互不相同的兩種記憶體元件。
（絕緣性基板） 記憶體陣列的絕緣性基板只要至少配置有電極系統的面為絕緣性，則可為任意材質者。例如可較佳地使用矽晶圓、玻璃、藍寶石、氧化鋁燒結體等無機材料，聚醯亞胺、聚乙烯醇、聚氯乙烯、聚對苯二甲酸乙二酯、聚偏二氟乙烯、聚矽氧烷、聚乙烯基苯酚（polyvinyl phenol，PVP）、聚酯、聚碳酸酯、聚碸、聚醚碸、聚乙烯、聚苯硫醚、聚對二甲苯等有機材料等。另外，例如亦可為於矽晶圓上形成有PVP膜者或於聚對苯二甲酸乙二酯上形成有聚矽氧烷膜者等積層有多種材料者。
（電極及配線） 記憶體陣列的記憶體元件的電極及配線中所使用的材料只要是一般可用作電極的導電性材料，則可為任意者。作為此種導電性材料，例如可列舉：氧化錫、氧化銦、氧化錫銦（indium tin oxide，ITO）等導電性金屬氧化物。另外，可列舉：鉑、金、銀、銅、鐵、錫、鋅、鋁、銦、鉻、鋰、鈉、鉀、銫、鈣、鎂、鈀、鉬、非晶矽或多晶矽等金屬、選自該些中的多個金屬的合金、碘化銅、硫化銅等無機導電性物質。另外，可列舉：聚噻吩、聚吡咯、聚苯胺、聚乙烯二氧噻吩與聚苯乙烯磺酸的錯合物、藉由碘等的摻雜而提高了導電率的導電性聚合物。進而，可列舉碳材料、含有有機成分與導電體的材料等。
含有有機成分與導電體的材料中，電極的柔軟性增加，於彎曲時密接性亦良好，電性連接變得良好。有機成分並無特別限制，可列舉：單體、寡聚物或聚合物、光聚合起始劑、塑化劑、調平劑、界面活性劑、矽烷偶合劑、消泡劑、顏料等。就電極的耐彎折性提高的觀點而言，較佳為寡聚物或聚合物。但是，電極及配線的導電性材料並不限定於該些。該些導電性材料可單獨使用，但亦可將多個材料積層或混合而使用。
另外，電極的寬度、厚度、及各電極間的間隔（例如第一電極與第二電極的間隔）為任意。具體而言，電極的寬度較佳為5 μm以上且1 mm以下。電極的厚度較佳為0.01 μm以上且100 μm以下。第一電極與第二電極的間隔較佳為1 μm以上且500 μm以下。但是，該些尺寸並不限於所述者。
進而，配線的寬度及厚度亦為任意。具體而言，配線的厚度較佳為0.01 μm以上且100 μm以下。配線的寬度較佳為5 μm以上且500 μm以下。但是，該些尺寸並不限於所述者。
作為電極及配線的形成方法，例如可列舉使用電阻加熱蒸鍍、電子束、濺鍍、鍍敷、化學氣相沈積（chemical vapor deposition，CVD）、離子鍍塗佈、噴墨、印刷等公知技術的方法。另外，可列舉下述方法等：利用旋塗法、刮塗法、縫模塗佈法、網版印刷法、棒塗機法、鑄模法、印刷轉印法、浸漬提拉法等公知的技術將包含所述有機成分與導電體的材料的糊膏塗佈於絕緣基板上，並使用烘箱、加熱板、紅外線等來進行乾燥而形成。其中，電極及配線的形成方法只要是可取得導通的方法，則並無特別限制。
作為以圖案狀形成電極及配線的方法，並無特別限制，例如可列舉對於利用所述方法而製作的電極薄膜，以公知的光微影法等而形成為所需形狀的圖案的方法。或者，可列舉於電極及配線的導電性材料的蒸鍍或濺鍍時，經由所需形狀的遮罩來進行圖案形成的方法。另外，亦可列舉使用噴墨或印刷法來直接形成圖案的方法。
電極圖案及配線圖案可分別獨立地加工而形成，亦可對多個電極圖案及配線圖案中的至少兩個進行統一加工而形成。就加工步驟的減少、圖案的連接容易性及精度的觀點而言，較佳為對電極圖案及配線圖案進行統一加工。
（閘極絕緣層） 記憶體陣列的記憶體元件的閘極絕緣層中所使用的材料並無特別限定，可列舉：氧化矽、氧化鋁等無機材料；聚醯亞胺、聚乙烯醇、聚氯乙烯、聚對苯二甲酸乙二酯、聚偏二氟乙烯、聚矽氧烷、聚乙烯基苯酚（PVP）等有機高分子材料；或者無機材料粉末與有機材料的混合物。於有機材料中，就與基板或電極的密接性的觀點而言，較佳為含有包含矽與碳的鍵的有機化合物者。
作為包含矽與碳的鍵的有機化合物，可較佳地列舉通式（1）所表示的矽烷化合物。另外可列舉：通式（2）所表示的含環氧基的矽烷化合物、或者該些的縮合物或將該些作為共聚成分的聚矽氧烷等。於該些中，聚矽氧烷由於絕緣性高，可進行低溫硬化，故更佳。
R1 m Si(OR2 )4-m （1） 此處，R1 表示氫、烷基、雜環基、芳基或烯基，於R1 存在多個的情況下，各個R1 可相同亦可不同。R2 表示氫、烷基、醯基或芳基，於R2 存在多個的情況下，各個R2 可相同亦可不同。m表示1～3的整數。
R3 n R4 1 Si(OR5 )4-n-1 （2） 此處，R3 表示於鏈的一部分中具有一個以上環氧基的烷基，於R3 存在多個的情況下，各個R3 可相同亦可不同。R4 表示氫、烷基、雜環基、芳基或烯基，於R4 存在多個的情況下，各個R4 可相同亦可不同。R5 表示氫、烷基、醯基或芳基，於R5 存在多個的情況下，各個R5 可相同亦可不同。l表示0～2的整數，n表示1或2。其中，l+n≦3。
R1 ～R5 中的烷基、醯基及芳基的說明與後述的R6 ～R11 中的說明相同。
所謂R1 及R4 中的雜環基，例如表示由吡喃環、哌啶環、醯胺環等在環內具有碳以外的原子的脂肪族環所衍生的基，其可具有取代基，亦可不具有取代基。雜環基的碳數並無特別限定，較佳為2以上且20以下的範圍。
所謂R1 及R4 中的烯基，例如表示乙烯基、烯丙基、丁二烯基等包含雙鍵的不飽和脂肪族烴基，其可具有取代基，亦可不具有取代基。烯基的碳數並無特別限定，較佳為2以上且20以下的範圍。
所謂R3 的於鏈的一部分中具有環氧基的烷基，表示於鏈的一部分中具有相鄰的兩個碳原子與一個氧原子鍵結而形成的三員環醚結構的烷基。其亦包含以下情況的任一種：烷基中碳利用作為最長連續的部分的主鏈中所含的相鄰的兩個碳原子的情況，與利用主鏈以外的部分、所謂側鏈中所含的相鄰的兩個碳原子的情況。
藉由導入通式（1）所表示的矽烷化合物作為聚矽氧烷的共聚成分，可於可見光區域中保持高透明性，並可提高膜的絕緣性、耐化學品性，且可形成絕緣膜內的捕集少的絕緣膜。
另外，若通式（1）中的m個R1 的至少一個為芳基，則絕緣膜的柔軟性提高，可防止龜裂產生，故較佳。
作為通式（1）所表示的矽烷化合物，具體可列舉：乙烯基三甲氧基矽烷、乙烯基三乙氧基矽烷、3-甲基丙烯醯氧基丙基三甲氧基矽烷、3-甲基丙烯醯氧基丙基三乙氧基矽烷、甲基三甲氧基矽烷、甲基三乙氧基矽烷、乙基三甲氧基矽烷、乙基三乙氧基矽烷、丙基三甲氧基矽烷、丙基三乙氧基矽烷、己基三甲氧基矽烷、十八基三甲氧基矽烷、十八基三乙氧基矽烷、苯基三甲氧基矽烷、苯基三乙氧基矽烷、對甲苯基三甲氧基矽烷、苄基三甲氧基矽烷、α-萘基三甲氧基矽烷、β-萘基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、N-(2-胺基乙基)-3-胺基丙基三甲氧基矽烷、3-氯丙基三甲氧基矽烷、二甲基二甲氧基矽烷、二甲基二乙氧基矽烷、二苯基二甲氧基矽烷、二苯基二乙氧基矽烷、甲基苯基二甲氧基矽烷、甲基乙烯基二甲氧基矽烷、甲基乙烯基二乙氧基矽烷、3-胺基丙基甲基二甲氧基矽烷、N-(2-胺基乙基)-3-胺基丙基甲基二甲氧基矽烷、3-氯丙基甲基二甲氧基矽烷、3-氯丙基甲基二乙氧基矽烷、環己基甲基二甲氧基矽烷、3-甲基丙烯醯氧基丙基二甲氧基矽烷、十八基甲基二甲氧基矽烷、三甲氧基矽烷、三氟乙基三甲氧基矽烷、三氟乙基三乙氧基矽烷、三氟乙基三異丙氧基矽烷、三氟丙基三甲氧基矽烷、三氟丙基三乙氧基矽烷、三氟丙基三異丙氧基矽烷、十七氟癸基三甲氧基矽烷、十七氟癸基三乙氧基矽烷、十七氟癸基三異丙氧基矽烷、十三氟辛基三乙氧基矽烷、十三氟辛基三甲氧基矽烷、十三氟辛基三異丙氧基矽烷、三氟乙基甲基二甲氧基矽烷、三氟乙基甲基二乙氧基矽烷、三氟乙基甲基二異丙氧基矽烷、三氟丙基甲基二甲氧基矽烷、三氟丙基甲基二乙氧基矽烷、三氟丙基甲基二異丙氧基矽烷、十七氟癸基甲基二甲氧基矽烷、十七氟癸基甲基二乙氧基矽烷、十七氟癸基甲基二異丙氧基矽烷、十三氟辛基甲基二甲氧基矽烷、十三氟辛基甲基二乙氧基矽烷、十三氟辛基甲基二異丙氧基矽烷、三氟乙基乙基二甲氧基矽烷、三氟乙基乙基二乙氧基矽烷、三氟乙基乙基二異丙氧基矽烷、三氟丙基乙基二甲氧基矽烷、三氟丙基乙基二乙氧基矽烷、三氟丙基乙基二異丙氧基矽烷、十七氟癸基乙基二甲氧基矽烷、十七氟癸基乙基二乙氧基矽烷、十七氟癸基乙基二異丙氧基矽烷、十三氟辛基乙基二乙氧基矽烷、十三氟辛基乙基二甲氧基矽烷、十三氟辛基乙基二異丙氧基矽烷、對三氟苯基三乙氧基矽烷等。
所述矽烷化合物中，為了提昇交聯密度，並提昇耐化學品性與絕緣特性，較佳為使用m=1的乙烯基三甲氧基矽烷、乙烯基三乙氧基矽烷、甲基三甲氧基矽烷、甲基三乙氧基矽烷、乙基三甲氧基矽烷、乙基三乙氧基矽烷、丙基三甲氧基矽烷、丙基三乙氧基矽烷、己基三甲氧基矽烷、十八基三甲氧基矽烷、十八基三乙氧基矽烷、苯基三甲氧基矽烷、對甲苯基三甲氧基矽烷、苄基三甲氧基矽烷、α-萘基三甲氧基矽烷、β-萘基三甲氧基矽烷、三氟乙基三甲氧基矽烷、三甲氧基矽烷、對三氟苯基三乙氧基矽烷。另外，就量產性的觀點而言，特佳為使用R2 為甲基的乙烯基三甲氧基矽烷、甲基三甲氧基矽烷、乙基三甲氧基矽烷、丙基三甲氧基矽烷、己基三甲氧基矽烷、十八基三甲氧基矽烷、苯基三甲氧基矽烷、對甲苯基三甲氧基矽烷、苄基三甲氧基矽烷、α-萘基三甲氧基矽烷、β-萘基三甲氧基矽烷、三氟乙基三甲氧基矽烷、三甲氧基矽烷。
另外，更佳為將通式（1）所表示的矽烷化合物組合兩種以上。其中，藉由將具有烷基的矽烷化合物與具有芳基的矽烷化合物加以組合，可兼具高絕緣性與用以防止龜裂的柔軟性，故特佳。
另外，作為通式（2）所表示的含環氧基的矽烷化合物，具體可列舉：γ-縮水甘油氧基丙基三甲氧基矽烷、β-(3,4-環氧基環己基)乙基三甲氧基矽烷、γ-縮水甘油氧基丙基三乙氧基矽烷、β-(3,4-環氧基環己基)乙基三乙氧基矽烷、γ-縮水甘油氧基丙基三異丙氧基矽烷、β-(3,4-環氧基環己基)乙基三異丙氧基矽烷、γ-縮水甘油氧基丙基甲基二甲氧基矽烷、β-(3,4-環氧基環己基)乙基甲基二甲氧基矽烷、γ-縮水甘油氧基丙基甲基二乙氧基矽烷、β-(3,4-環氧基環己基)乙基甲基二乙氧基矽烷、γ-縮水甘油氧基丙基甲基二異丙氧基矽烷、β-(3,4-環氧基環己基)乙基甲基二異丙氧基矽烷、γ-縮水甘油氧基丙基乙基二甲氧基矽烷、β-(3,4-環氧基環己基)乙基乙基二甲氧基矽烷、γ-縮水甘油氧基丙基乙基二乙氧基矽烷、β-(3,4-環氧基環己基)乙基乙基二乙氧基矽烷、γ-縮水甘油氧基丙基乙基二異丙氧基矽烷、β-(3,4-環氧基環己基)乙基乙基二異丙氧基矽烷、β-(3,4-環氧基環己基)丙基三甲氧基矽烷、γ-縮水甘油氧基乙基三甲氧基矽烷等。
該些中，為了提昇交聯密度，並提昇耐化學品性與絕緣特性，較佳為使用n=1、l=0的γ-縮水甘油氧基丙基三甲氧基矽烷、β-(3,4-環氧基環己基)乙基三甲氧基矽烷、γ-縮水甘油氧基丙基三乙氧基矽烷、β-(3,4-環氧基環己基)乙基三乙氧基矽烷、γ-縮水甘油氧基丙基三異丙氧基矽烷、β-(3,4-環氧基環己基)乙基三異丙氧基矽烷、β-(3,4-環氧基環己基)丙基三甲氧基矽烷、γ-縮水甘油氧基乙基三甲氧基矽烷。另外，就量產性的觀點而言，特佳為使用R5 為甲基的γ-縮水甘油氧基丙基三甲氧基矽烷、β-(3,4-環氧基環己基)乙基三甲氧基矽烷、β-(3,4-環氧基環己基)丙基三甲氧基矽烷、γ-縮水甘油氧基乙基三甲氧基矽烷。
記憶體陣列的記憶體元件的閘極絕緣層的膜厚較佳為0.05 μm～5 μm，更佳為0.1 μm～1 μm。藉由設為該範圍的膜厚，容易形成均勻的薄膜。膜厚可利用原子力顯微鏡或橢圓偏振法等來測定。
記憶體陣列的記憶體元件的閘極絕緣層的製作方法並無特別限制，例如可列舉如下方法：對於藉由將包含形成閘極絕緣層的材料的組成物塗佈於基板上並進行乾燥而獲得的塗佈膜，視需要進行熱處理。作為塗佈方法，可列舉：旋塗法、刮塗法、縫模塗佈法、網版印刷法、棒塗機法、鑄模法、印刷轉印法、浸漬提拉法、噴墨法等公知的塗佈方法。塗佈膜的熱處理的溫度較佳為處於100℃～300℃的範圍。
閘極絕緣層可為單層，亦可為多層。另外，可由多種絕緣性材料來形成一層，亦可將多種絕緣性材料積層而形成多個閘極絕緣層。
（半導體層） 記憶體陣列的記憶體元件的第1半導體層含有選自有機半導體、CNT、石墨烯、富勒烯中的至少一個。
作為有機半導體，例如可列舉：聚噻吩類、聚吡咯類、聚(對苯乙炔)等聚(對苯乙炔)類、聚苯胺類、聚乙炔類、聚丁二炔類、聚咔唑類、聚呋喃類、聚雜芳基類、縮合多環系的低分子化合物半導體、具有雜芳香環的低分子化合物半導體。作為聚噻吩類，可列舉聚-3-己基噻吩、聚苯并噻吩等。作為聚呋喃類，可列舉聚呋喃、聚苯并呋喃等。作為聚雜芳基類，可列舉吡啶、喹啉、啡啉、噁唑、噁二唑等將含氮芳香環作為構成單元者。作為縮合多環系的低分子化合物半導體，可列舉：蒽、芘、稠四苯、稠五苯、稠六苯、紅螢烯等。作為具有雜芳香環的低分子化合物半導體，可列舉：呋喃、噻吩、苯并噻吩、二苯并呋喃、吡啶、喹啉、啡啉、噁唑、噁二唑等。
該些中，就可以200℃以下的低溫形成及半導體特性高等觀點而言，第1半導體層更佳為含有CNT。
作為CNT，可使用：一片碳膜（石墨烯·片）捲繞為圓筒狀的單層CNT、兩片石墨烯·片捲繞為同心圓狀的兩層CNT、多片石墨烯·片捲繞為同心圓狀的多層CNT的任一者，但為了獲得高的半導體特性，較佳為使用單層CNT。CNT可利用電弧放電法、化學氣相成長法（CVD法）、雷射·剝蝕法等而獲得。
另外，CNT更佳為包含80重量%以上的半導體型CNT。進而佳為包含95重量%以上的半導體型CNT。獲得半導體型為80重量%以上的CNT的方法可使用已知的方法。例如可列舉：於密度梯度劑的共存下進行超離心的方法；使特定的化合物選擇性地附著於半導體型或金屬型CNT的表面，利用溶解性的差來進行分離的方法；利用電性性質的差，藉由電泳等來進行分離的方法等。作為測定半導體型CNT的含有率的方法，可列舉：根據可見-近紅外吸收光譜的吸收面積比來算出的方法、或根據拉曼光譜的強度比來算出的方法等。
本發明中，於將CNT用於半導體元件的半導體層的情況下，CNT的長度較佳為較源極電極與汲極電極間的距離更短。CNT的平均長度雖亦取決於源極電極與汲極電極間距離，但較佳為2 μm以下。
所謂CNT的平均長度，是指隨機拾取的20根CNT的長度的平均值。作為CNT平均長度的測定方法，可列舉如下方法：自利用原子力顯微鏡所獲得的圖像中，隨機拾取20根CNT，獲得該些的長度的平均值。
一般市售的CNT於長度上存在分佈，有時包含較電極間距離更長的CNT，因此較佳為添加使CNT較源極電極與汲極電極間距離更短的步驟。例如，藉由利用硝酸、硫酸等的酸處理、超音波處理、或冷凍粉碎法等將CNT切割為短纖維狀的方法有效。另外，就提高CNT的純度的方面而言，進而佳為併用利用過濾器的分離。
另外，CNT的直徑並無特別限定，較佳為1 nm以上且100 nm以下，更佳為50 nm以下。進而佳為5 nm以下。
本發明中，較佳為設置使CNT均勻分散於溶媒中，利用過濾器對分散液進行過濾的步驟。藉由自濾液中獲得較過濾器孔徑更小的CNT，而效率良好地獲得較一對電極間距離更短的CNT。該情況下，過濾器可較佳地使用膜濾器。用於過濾的過濾器的孔徑只要較一對電極間距離更小即可，較佳為0.5 μm～10 μm。除此此外，作為使CNT短小的方法，可列舉：酸處理、冷凍粉碎處理等。 另外，CNT較佳為使用於CNT表面的至少一部分附著有共軛系聚合體的碳奈米管複合體。不僅於第1半導體層中，如後述般，於作為第2半導體層的具有整流作用的功能層、及作為第3半導體層的通道層中亦相同，記憶體元件的半導體層、具有整流作用的功能層及通道層的至少一個較佳為含有於碳奈米管的表面的至少一部分附著有共軛系聚合體的碳奈米管複合體。
所謂於CNT表面的至少一部分附著有共軛系聚合體的狀態，是指共軛系聚合體包覆CNT表面的一部分、或者全部的狀態。推測共軛系聚合體可包覆CNT的原因在於：藉由源自兩者的共軛系結構的π電子雲重疊，而產生相互作用。CNT是否由共軛系聚合體所包覆，可藉由被包覆的CNT的反射色自未被包覆的CNT的顏色而與共軛系聚合體的顏色接近來判斷。可以定量的方式，藉由X射線光電子分光（XPS）等元素分析，對附著物的存在以及附著物相對於CNT的重量比進行鑑定。
另外，就對CNT的附著的容易度而言，共軛系聚合體的重量平均分子量較佳為1000以上。此處，所謂共軛系聚合體，是指重複單元採取共軛結構且聚合度為2以上的化合物。
藉由使共軛系聚合體附著於CNT表面的至少一部分，可於不損及CNT所保有的高的電性特性的情況下，將CNT均勻分散於溶液中。另外，可利用塗佈法，由均勻分散有CNT的溶液來形成均勻分散的CNT膜。藉此，可實現高的半導體特性。
使共軛系聚合體附著於CNT的方法可列舉：（I）於熔融的共軛系聚合體中添加CNT而混合的方法；（II）使共軛系聚合體溶解於溶媒中，於其中添加CNT而混合的方法；（III）利用超音波等，使CNT預分散於溶媒中，向其中添加共軛系聚合體而混合的方法；（IV）於溶媒中放入共軛系聚合體與CNT，對該混合體系照射超音波而混合的方法等。本發明中，可使用任一種方法，亦可將多種方法加以組合。
作為共軛系聚合體，可列舉：聚噻吩系聚合體、聚吡咯系聚合體、聚苯胺系聚合體、聚乙炔系聚合體、聚對苯系聚合體、聚對苯乙炔系聚合體等，但並無特別限定。所述聚合體可較佳地使用單一的單體單元排列而成者，亦可使用將不同的單體單元進行嵌段共聚而成者、進行無規共聚而成者。另外，亦可使用進行接枝聚合而成者。
於所述聚合體中，本發明中可較佳地使用對CNT的附著容易且容易形成CNT複合體的聚噻吩系聚合體。更佳為於重複單元中包含環中具有含氮雙鍵的縮合雜芳基單元與噻吩單元者。
作為環中具有含氮雙鍵的縮合雜芳基單元，可列舉：噻吩并吡咯、吡咯并噻唑、吡咯并噠嗪、苯并咪唑、苯并三唑、苯并噁唑、苯并噻唑、苯并噻二唑、喹啉、喹噁啉、苯并三嗪、噻吩并噁唑、噻吩并吡啶、噻吩并噻嗪、噻吩并吡嗪等單元。於該些中，特佳為苯并噻二唑單元或喹噁啉單元。藉由具有該些單元，CNT與共軛系聚合體的密接性增加，可使CNT更良好地分散於半導體層中。
進而，所述共軛系聚合體特佳為具有以下的通式（3）所表示的結構者。
[化1]
Figure 02_image001
此處，R6 ～R11 可相同亦可不同，分別表示氫、烷基、環烷基、雜環基、烯基、環烯基、炔基、烷氧基、烷硫基、芳基醚基、芳基硫醚基、芳基、雜芳基、鹵素原子、氰基、甲醯基、胺甲醯基、胺基、烷基羰基、芳基羰基、羧基、烷氧基羰基、芳氧基羰基、烷基羰氧基、芳基羰氧基或矽烷基。另外，R6 ～R11 亦可由鄰接的基彼此來形成環結構。A選自單鍵、伸芳基、伸噻吩基除外的伸雜芳基、伸乙烯基、伸乙炔基中。l及m分別表示0～10的整數，l+m≧1。n表示2～1000的範圍。於l、m及n為2以上的情況下，各個重複單元中，R6 ～R11 及A可相同亦可不同。
所謂烷基，例如表示甲基、乙基、正丙基、異丙基、正丁基、第二丁基、第三丁基等飽和脂肪族烴基，可具有取代基，亦可不具有取代基。於具有取代基的情況下，取代基並無特別限制，例如可列舉：烷氧基、芳基、雜芳基等，該些取代基可進一步具有取代基。另外，烷基的碳數並無特別限定，就獲取的容易性或成本的方面而言，較佳為1以上且20以下，更佳為1以上且8以下。
所謂環烷基，例如表示環丙基、環己基、降冰片基、金剛烷基等飽和脂環式烴基，可具有取代基，亦可不具有取代基。於具有取代基的情況下，取代基並無特別限制，例如可列舉：烷基、烷氧基、芳基、雜芳基等，該些取代基可進一步具有取代基。只要無特別說明，則關於該些取代基的說明於以下的記載中亦共通。環烷基的碳數並無特別限定，較佳為3以上且20以下的範圍。
所謂雜環基，例如表示由吡喃環、哌啶環、醯胺環等在環內具有碳以外的原子的脂肪族環所衍生的基，可具有取代基，亦可不具有取代基。雜環基的碳數並無特別限定，較佳為2以上且20以下的範圍。
所謂烯基，例如表示乙烯基、芳基、丁二烯基等包含雙鍵的不飽和脂肪族烴基，可具有取代基，亦可不具有取代基。烯基的碳數並無特別限定，較佳為2以上且20以下的範圍。
所謂環烯基，例如表示環戊烯基、環戊二烯基、環己烯基等包含雙鍵的不飽和脂環式烴基，可具有取代基，亦可不具有取代基。環烯基的碳數並無特別限定，較佳為3以上且20以下的範圍。
所謂炔基，例如表示乙炔基等包含三鍵的不飽和脂肪族烴基，可具有取代基，亦可不具有取代基。炔基的碳數並無特別限定，較佳為2以上且20以下的範圍。
所謂烷氧基，例如表示甲氧基、乙氧基、丙氧基等將醚鍵的一者經脂肪族烴基所取代的官能基，可具有取代基，亦可不具有取代基。烷氧基的碳數並無特別限定，較佳為1以上且20以下的範圍。
所謂烷硫基，是烷氧基的醚鍵的氧原子經取代為硫原子者，可具有取代基，亦可不具有取代基。烷硫基的碳數並無特別限定，較佳為1以上且20以下的範圍。
所謂芳基醚基，例如表示苯氧基、萘氧基等將醚鍵的一者經芳香族烴基所取代的官能基，可具有取代基，亦可不具有取代基。芳基醚基的碳數並無特別限定，較佳為6以上且40以下的範圍。
所謂芳基硫醚基，是芳基醚基的醚鍵的氧原子經取代為硫原子者，可具有取代基，亦可不具有取代基。芳基硫醚基的碳數並無特別限定，較佳為6以上且40以下的範圍。
所謂芳基，例如表示苯基、萘基、聯苯基、蒽基、菲基、三聯苯基、芘基等芳香族烴基，可具有取代基，亦可不具有取代基。芳基的碳數並無特別限定，較佳為6以上且40以下的範圍。
所謂雜芳基，例如表示呋喃基、硫苯基、苯并呋喃基、二苯并呋喃基、吡啶基、喹啉基等在一個或多個環內具有碳以外的原子的芳香族基，可具有取代基，亦可不具有取代基。雜芳基的碳數並無特別限定，較佳為2以上且30以下的範圍。 所謂鹵素原子，表示氟、氯、溴或碘。
所謂烷基羰基，例如表示乙醯基、己醯基等將羰基鍵的一者經脂肪族烴基所取代的官能基，可具有取代基，亦可不具有取代基。烷基羰基的碳數並無特別限定，較佳為2以上且20以下的範圍。
所謂芳基羰基，例如表示苯甲醯基等將羰基鍵的一者經芳香族烴基所取代的官能基，可具有取代基，亦可不具有取代基。芳基羰基的碳數並無特別限定，較佳為7以上且40以下的範圍。
所謂烷氧基羰基，例如表示甲氧基羰基等將羰基鍵的一者經烷氧基所取代的官能基，可具有取代基，亦可不具有取代基。烷氧基羰基的碳數並無特別限定，較佳為2以上且20以下的範圍。
所謂芳氧基羰基，例如表示苯氧基羰基等將羰基鍵的一者經芳氧基所取代的官能基，可具有取代基，亦可不具有取代基。芳氧基羰基的碳數並無特別限定，較佳為7以上且40以下的範圍。
所謂烷基羰氧基，例如表示乙醯氧基等將醚鍵的一者經烷基羰基所取代的官能基，可具有取代基，亦可不具有取代基。烷基羰氧基的碳數並無特別限定，較佳為2以上且20以下的範圍。
所謂芳基羰氧基，例如表示苯甲醯氧基等將醚鍵的一者經芳基羰基所取代的官能基，可具有取代基，亦可不具有取代基。芳基羰氧基的碳數並無特別限定，較佳為7以上且40以下的範圍。
胺甲醯基、胺基及矽烷基可具有取代基，亦可不具有取代基。於具有取代基的情況下，例如可列舉：烷基、環烷基、芳基、雜芳基等，該些取代基可進一步具有取代基。
於由鄰接的基彼此相互鍵結而形成環結構的情況下，若以所述通式（3）來說明，則例如R6 與R7 相互鍵結而形成共軛或非共軛的縮合環。作為縮合環的構成元素，除了碳以外，亦可包含氮、氧、硫、磷、矽原子，進而亦可與其他的環縮合。
其次，對通式（3）的A進行說明。所謂伸芳基，表示二價（鍵結部位為兩處）的芳香族烴基，可未經取代，亦可經取代。作為經取代時的取代基的例子，可列舉所述烷基或雜芳基、鹵素。作為伸芳基的較佳具體例，可列舉：伸苯基、伸萘基、伸聯苯基、伸菲基、伸蒽基、伸三聯苯基、伸芘基、伸茀基、伸苝基等。
所謂伸雜芳基，表示二價的雜芳香環基，可未經取代，亦可經取代。作為伸雜芳基的較佳具體例，除了伸吡啶基、伸吡嗪基、伸喹啉基、伸異喹啉基、伸喹噁啉基、伸吖啶基、伸吲哚基、伸咔唑基等以外，可列舉由苯并呋喃、二苯并呋喃、苯并噻吩、二苯并噻吩、苯并二噻吩、苯并矽羅（benzosilole）及二苯并矽羅等雜芳香環所衍生的二價基等。
通式（3）的l及m表示0～10的整數，且l+m≧1。藉由於結構中含有噻吩單元，而使與CNT的密接性提昇，且CNT的分散性提昇，故較佳為l及m分別為1以上，進而佳為l+m≧4。另外，就單體的合成、及其後的聚合的容易性而言，較佳為l+m≦12。
n表示共軛系聚合體的聚合度，且為2～1000的範圍。考慮到對CNT的附著的容易度，n較佳為3～500的範圍。於本發明中，聚合度n是根據重量平均分子量所求出的值。重量平均分子量是使用凝膠滲透層析法（gel permeation chromatography，GPC）進行測定，並使用聚苯乙烯的標準試樣進行換算來求出。
另外，就CNT複合體的形成的容易度而言，共軛系聚合體較佳為可溶於溶媒中，且較佳為R6 ～R11 的至少一者為烷基。
作為共軛系聚合體，可列舉具有下述般的結構者。
[化2]
Figure 02_image003
[化3]
Figure 02_image005
[化4]
Figure 02_image007
[化5]
Figure 02_image009
[化6]
Figure 02_image011
[化7]
Figure 02_image013
[化8]
Figure 02_image015
[化9]
Figure 02_image017
[化10]
Figure 02_image019
[化11]
Figure 02_image021
[化12]
Figure 02_image023
另外，共軛系聚合體可利用公知的方法來合成。例如，作為將噻吩彼此連結的方法，可列舉：將鹵化噻吩與噻吩硼酸或噻吩硼酸酯於鈀觸媒下進行偶合的方法、將鹵化噻吩與噻吩格任亞試劑（Grignard reagent）於鎳或鈀觸媒下進行偶合的方法。另外，於將其他單元與噻吩單元連結的情況下，亦可利用相同的方法使經鹵化的其他單元與噻吩單元進行偶合。另外，將聚合性官能基導入至以所述方式獲得的單體的末端，並於鈀觸媒或鎳觸媒下進行聚合，藉此可獲得共軛系聚合體。
共軛系聚合體較佳為將合成過程中使用的原料或副產物等雜質去除。作為去除雜質的方法，例如可使用矽膠管柱層析法、索氏萃取法（Soxhlet extraction method）、過濾法、離子交換法、螯合物法等。亦可將該些方法組合兩種以上。
若為不阻礙電氣特性的範圍，則半導體層亦可進而包含有機半導體或絕緣材料。半導體層的膜厚較佳為1 nm以上且100 nm以下。藉由處於該範圍內，容易形成均勻的薄膜。更佳為1 nm以上且50 nm以下，進而佳為1 nm以上且20 nm以下。膜厚可利用原子力顯微鏡來測定。
作為半導體層的形成方法，亦可使用電阻加熱蒸鍍、電子束、濺鍍、CVD等乾式方法，就製造成本或適合於大面積的觀點而言，較佳為使用塗佈法。具體而言，可較佳地使用旋塗法、刮塗法、縫模塗佈法、網版印刷法、棒塗機法、鑄模法、印刷轉印法、浸漬提拉法、噴墨法等，可根據塗膜厚度控制或配向控制等所欲獲得的塗膜特性來選擇塗佈方法。另外，亦可於大氣下、減壓下或者氮或氬等惰性氣體環境下對所形成的塗膜進行退火處理。
（塗佈層） 為了使所述記憶體元件的源極電極與汲極電極之間的電氣特性不同，作為於源極電極與汲極電極之間的區域以自與閘極絕緣層相反之側與半導體層相接的方式塗佈而成的包含絕緣性材料的塗佈層，只要為可使半導體層的電氣特性變化者，則並無特別限制。例如可使用：丙烯酸樹脂、環氧樹脂、酚醛清漆樹脂、酚樹脂、聚醯亞胺前驅物樹脂、聚醯亞胺樹脂、聚矽氧烷樹脂、氟系樹脂、聚乙烯縮醛樹脂等。作為其他樹脂，可列舉：苯乙烯、對甲基苯乙烯、鄰甲基苯乙烯、間甲基苯乙烯、對羥基苯乙烯、鄰羥基苯乙烯、間羥基苯乙烯、α-甲基苯乙烯、氯甲基苯乙烯、羥甲基苯乙烯等苯乙烯衍生物；1-乙烯基-2-吡咯啶酮等包含源自乙烯系單體的結構的樹脂；環烯烴等包含環狀烴結構的樹脂等。再者，乙烯系單體並不限定於該些單體，而且，可單獨使用，亦可將兩種以上組合而使用。進而，除了所述絕緣性材料以外，亦可含有氧化矽、氧化鋁、氧化鋯等無機材料；或醯胺系化合物、醯亞胺系化合物、脲系化合物、胺系化合物、亞胺系化合物、苯胺系化合物、腈系化合物等包含氮原子的化合物。藉由於塗佈層含有所述化合物，可使半導體層的電氣特性進一步變化。另外，藉由塗佈層，亦可保護半導體層不受氧或水分等外部環境的影響。
塗佈層的膜厚一般為50 nm以上且10 μm以下，較佳為100 nm以上且3 μm以下。塗佈層可分別包含單層，亦可包含多層。
塗佈層的形成方法並無特別限定，亦可使用電阻加熱蒸鍍、電子束、濺鍍、CVD等乾式方法，就製造成本或適合於大面積的觀點而言，較佳為使用塗佈法。作為塗佈法，具體而言，可較佳地使用旋塗法、刮塗法、縫模塗佈法、網版印刷法、棒塗機法、鑄模法、印刷轉印法、浸漬提拉法、噴墨法、滴鑄法等。可根據塗膜厚度控制或配向控制等所欲獲得的塗膜特性來選擇塗佈方法。
於使用塗佈法而形成塗佈層時，使第2絕緣層中所使用的絕緣材料溶解的溶媒並無特別限制，可列舉：乙二醇單甲醚、乙二醇單乙醚、丙二醇單甲醚、丙二醇單乙醚、丙二醇單正丁醚、丙二醇單第三丁醚、乙二醇二甲醚、乙二醇二乙醚、乙二醇二丁醚、二乙二醇乙基甲醚等醚類；乙二醇單乙醚乙酸酯、丙二醇單甲醚乙酸酯、乙酸丙酯、乙酸丁酯、乙酸異丁酯、乙酸3-甲氧基丁酯、乙酸3-甲基-3-甲氧基丁酯、乳酸甲酯、乳酸乙酯、乳酸丁酯等酯類；丙酮、甲基乙基酮、甲基丙基酮、甲基丁基酮、甲基異丁基酮、環戊酮、2-庚酮等酮類；丁醇、異丁醇、戊醇、4-甲基-2-戊醇、3-甲基-2-丁醇、3-甲基-3-甲氧基丁醇、二丙酮醇等醇類；甲苯、二甲苯等芳香族烴類。亦可使用該些化合物的兩種以上。其中，較佳為含有1氣壓下的沸點為110℃～200℃的溶劑。若沸點為110℃以上，則於溶液塗佈時抑制溶劑的揮發，塗佈性變得良好。若沸點為200℃以下，則於絕緣膜中殘存的溶劑少，可獲得具有更良好的耐熱性或耐化學品性的絕緣層。另外，亦可於大氣下、減壓下或惰性氣體環境下（氮或氬環境下）對所形成的塗膜進行退火處理。
＜整流電路＞ 本發明的整流電路含有具有第2半導體層的第2半導體元件，第2半導體層為具有整流作用的功能層，第2半導體元件為整流元件。本發明的整流電路至少包括整流元件、及電容器（condenser），所述整流元件包括絕緣性基材、於所述絕緣性基材的表面上的（a）包含第一電極與第二電極的一對電極、以及設於所述（a）一對電極間的（b）具有整流作用的功能層，所述（b）具有整流作用的功能層含有選自有機半導體、CNT、石墨烯、富勒烯中的至少一個。所述整流元件較佳為進而包括（c）絕緣層、與（d）第三電極，且所述（a）一對電極的任一者與所述（d）第三電極電性連接，所述（d）第三電極藉由所述（c）絕緣層而與所述（b）具有整流作用的功能層電性絕緣來配置。該情況下，（a）一對電極成為源極/汲極電極，（c）絕緣層成為閘極絕緣層，（d）第三電極成為閘極電極。
作為一例，圖3中示出整流電路的整流元件的示意剖面圖。於基板1的表面上設置有作為一對電極的源極電極5及汲極電極6，且於該些電極間形成有具有整流作用的功能層7。於具有整流作用的功能層7上設置有閘極絕緣層3，進而於閘極絕緣層3上形成有閘極電極2。汲極電極6及閘極電極2藉由配線20而電性連接。另外，閘極電極2藉由閘極絕緣層3而與具有整流作用的功能層7電性絕緣。
另外，圖4中示出另一例的整流電路的整流元件的示意剖面圖。於基板1的表面上設置有閘極電極2，其上方由閘極絕緣層3覆蓋。於閘極絕緣層3上設置有作為一對電極的源極電極5及汲極電極6，且於該些電極間形成有具有整流作用的功能層7。汲極電極6及閘極電極2藉由未圖示的配線而電性連接。另外，閘極電極2藉由閘極絕緣層3而與具有整流作用的功能層7電性絕緣。
所述整流元件的結構於圖4中為所謂的底部閘極·底部接觸結構，即：閘極電極2被配置於具有整流作用的功能層7的下側（基板1側），且於具有整流作用的功能層7的下表面配置有源極電極5及汲極電極6。於圖3中為所謂的頂部閘極·底部接觸結構。但是，整流元件的結構並不限於此，例如亦可為所謂的頂部接觸結構，即：於具有整流作用的功能層7的上表面配置有源極電極5及汲極電極6。
構成整流電路的電容器只要是一般所使用者即可，所使用的材料、形狀並無特別限定。進而，視需要可包含電晶體、電阻元件等。另外，將各個電性連接的材料亦只要可取得電性導通，則可為任意方法，連接部的寬度及厚度為任意。
圖5中示出作為使用所述整流元件的整流電路的一例的方塊電路圖。圖5的整流電路是具有整流電路的整流元件200、輸入交流電流的輸入端子201、電容器202、及輸出端子203的半波整流電路，且為僅對交流的半週期進行整流的電路。輸入端子201與整流電路的整流元件200的一個電極電性連接，輸出端子203、整流電路的整流元件200的另一個電極、及電容器202的一個電極電性連接。電容器202的另一個電極與接地電位電性連接。
整流電路中所含的整流元件的特性例如可根據將交流電流輸入至所述整流電路中，並測定所輸出的電力來求出。相對於所輸入的交流電壓，可獲得儘可能大的直流輸出電壓的整流元件成為電力損失少的特性良好的整流電路中所含的整流元件。
（絕緣性基板） 整流電路的絕緣性基板只要至少配置有電極系統的面為絕緣性，則可為任意材質者。例如可列舉與所述記憶體陣列的絕緣性基板相同者。
再者，就製造成本、製程簡便性的觀點而言，較佳為不將所述記憶體陣列的記憶體元件與整流電路的整流元件形成於不同的絕緣性基板上，而形成於同一絕緣性基板上。
（電極及配線） 整流電路的整流元件的電極及配線中所使用的材料只要是一般可用作電極的導電性材料，則可為任意者。例如，可列舉與所述記憶體陣列的記憶體元件的電極及配線材料相同者。
再者，就製造成本的觀點而言，整流電路的整流元件的電極及配線較佳為對於所述記憶體陣列的記憶體元件與整流電路的整流元件的電極及配線，不藉由不同的材料形成而藉由同一材料形成。進而，關於整流電路的整流元件的電極及配線，就製程簡便性的觀點而言，所述記憶體陣列的記憶體元件與整流電路的整流元件的各電極及配線較佳為藉由同一步驟而形成。
（絕緣層） 整流電路的整流元件的絕緣層中所使用的材料並無特別限定，可列舉：氧化矽、氧化鋁等無機材料；聚醯亞胺、聚乙烯醇、聚氯乙烯、聚對苯二甲酸乙二酯、聚偏二氟乙烯、聚矽氧烷、聚乙烯基苯酚（PVP）等有機高分子材料；或者無機材料粉末與有機材料的混合物。 其中，就與基板或電極的密接性的觀點而言，較佳為含有包含矽與碳的鍵的有機化合物者，例如可列舉與所述記憶體陣列的記憶體元件的閘極絕緣層相同者。
再者，就製造成本的觀點而言，整流電路的整流元件的絕緣層較佳為對於所述記憶體陣列的記憶體元件的閘極絕緣層與整流電路的整流元件的絕緣層，不藉由不同的材料形成而藉由同一材料形成。進而，關於整流電路的整流元件的絕緣層，就製程簡便性的觀點而言，所述記憶體陣列的記憶體元件的閘極絕緣層與整流電路的整流元件的絕緣層較佳為藉由同一步驟而形成。
（具有整流作用的功能層） 整流電路的整流元件的具有整流作用的功能層含有選自有機半導體、CNT、石墨烯、富勒烯中的至少一個。作為有機半導體，可列舉與所述記憶體陣列的記憶體元件相同者。其中，就可以200℃以下的低溫形成及半導體特性高等觀點而言，具有整流作用的功能層更佳為含有CNT。作為CNT，與所述記憶體陣列的記憶體元件的CNT相同。
再者，就製造成本的觀點而言，整流電路的整流元件的具有整流作用的功能層較佳為對於所述記憶體陣列的記憶體元件的半導體層與整流電路的整流元件的具有整流作用的功能層，不藉由不同的材料形成而藉由同一材料形成。進而，關於整流電路的整流元件的具有整流作用的功能層，就製程簡便性的觀點而言，所述記憶體陣列的記憶體元件的半導體層與整流電路的整流元件的具有整流作用的功能層較佳為藉由同一步驟而形成。
另外，整流電路的整流元件的具有整流作用的功能層7的每1 μm2 所存在的所述CNT的總長度較佳為10 μm～50 μm。若總長度為該範圍內，則整流電路的整流元件的整流特性變高，且正向電阻變低，即成為低電力損失，故較佳。所謂整流電路的整流元件的具有整流作用的功能層中的每1 μm2 所存在的所述CNT的總長度，是指整流電路的整流元件的具有整流作用的功能層中的任意1 μm2 內所存在的CNT的長度的總和。作為CNT的總長度的測定方法，可列舉：自藉由原子力顯微鏡所獲得的整流電路的整流元件的具有整流作用的功能層的圖像中選擇任意的1 μm2 ，測定該區域中所含的所有CNT的長度並加以合計的方法。
進而，亦可相對於具有整流作用的功能層在與所述絕緣層相反之側形成第2絕緣層。藉由形成第2絕緣層，可保護具有整流作用的功能層不受氧或水分等外部環境的影響。
作為第2絕緣層中所使用的材料，並無特別限定，具體可列舉：氧化矽、氧化鋁等無機材料；聚醯亞胺或其衍生物、聚乙烯醇、聚氯乙烯、聚對苯二甲酸乙二酯、聚偏二氟乙烯、聚矽氧烷或其衍生物、聚乙烯基苯酚或其衍生物等有機高分子材料；或者無機材料粉末與有機高分子材料的混合物、或有機低分子材料與有機高分子材料的混合物。該些中，較佳為使用可藉由塗佈法來製作的有機高分子材料。特別是就絕緣層的均勻性的觀點而言，較佳為使用選自由聚氟乙烯、聚降冰片烯、聚矽氧烷、聚醯亞胺、聚苯乙烯、聚碳酸酯及該些的衍生物、聚丙烯酸衍生物、聚甲基丙烯酸衍生物、及包含該些化合物的共聚物所組成的群組中的有機高分子材料。藉由使用選自由聚矽氧烷、聚苯乙烯、聚乙烯基苯酚及聚甲基丙烯酸甲酯所組成的群組中的有機高分子材料，可不使具有整流作用的功能層的電阻、即整流元件的正向電阻上昇，而保護具有整流作用的功能層，故特佳。
第2絕緣層的膜厚較佳為50 nm～10 μm，更佳為100 nm～3 μm。第2絕緣層可為單層，亦可為多層。另外，可由多種絕緣性材料來形成一層，亦可將多種絕緣性材料積層來形成。
作為所述第2絕緣層的形成方法，並無特別限定，亦可使用電阻加熱蒸鍍、電子束、濺鍍、CVD等乾式方法，就製造成本或適合於大面積的觀點而言，較佳為使用塗佈法。作為塗佈法，具體而言，可較佳地使用旋塗法、刮塗法、縫模塗佈法、網版印刷法、棒塗機法、鑄模法、印刷轉印法、浸漬提拉法、噴墨法、滴鑄法等。可根據塗膜厚度控制或配向控制等所欲獲得的塗膜特性來選擇塗佈方法。
於使用塗佈法來形成第2絕緣層時，使第2絕緣層中所使用的絕緣材料溶解的溶媒並無特別限制，可列舉：乙二醇單甲醚、乙二醇單乙醚、丙二醇單甲醚、丙二醇單乙醚、丙二醇單正丁醚、丙二醇單第三丁醚、乙二醇二甲醚、乙二醇二乙醚、乙二醇二丁醚、二乙二醇乙基甲醚等醚類；乙二醇單乙醚乙酸酯、丙二醇單甲醚乙酸酯、乙酸丙酯、乙酸丁酯、乙酸異丁酯、乙酸3-甲氧基丁酯、乙酸3-甲基-3-甲氧基丁酯、乳酸甲酯、乳酸乙酯、乳酸丁酯等酯類；丙酮、甲基乙基酮、甲基丙基酮、甲基丁基酮、甲基異丁基酮、環戊酮、2-庚酮等酮類；丁醇、異丁醇、戊醇、4-甲基-2-戊醇、3-甲基-2-丁醇、3-甲基-3-甲氧基丁醇、二丙酮醇等醇類；甲苯、二甲苯等芳香族烴類。亦可使用該些化合物的兩種以上。其中，較佳為含有1氣壓下的沸點為110℃～200℃的溶劑。若沸點為110℃以上，則於溶液塗佈時抑制溶劑的揮發，塗佈性變得良好。若沸點為200℃以下，則於絕緣膜中殘存的溶劑少，可獲得具有更良好的耐熱性或耐化學品性的絕緣層。另外，亦可於大氣下、減壓下或惰性氣體環境下（氮或氬環境下）對所形成的塗膜進行退火處理。
＜邏輯電路＞ 本發明的邏輯電路含有具有第3半導體層的第3半導體元件，第3半導體層為邏輯元件的通道層，第3半導體元件為邏輯元件。本發明的邏輯電路至少包括多個邏輯元件，所述邏輯元件包括絕緣性基材、源極電極、汲極電極及閘極電極、與所述源極電極及汲極電極相接的通道層、以及將所述通道層與所述閘極電極絕緣的閘極絕緣層，且所述通道層含有選自有機半導體、CNT、石墨烯、富勒烯中的至少一個。
另外，所述邏輯電路較佳為除了所述第3半導體元件以外，亦包含多個第4半導體元件。第4半導體元件包括：絕緣性基材、源極電極、汲極電極及閘極電極、與所述源極電極及汲極電極相接的第4半導體層、以及將所述第4半導體層與所述閘極電極絕緣的閘極絕緣層，所述第4半導體層含有選自有機半導體、CNT、石墨烯、富勒烯中的至少一個，第4半導體層為通道層，第4半導體元件為邏輯元件。該情況下，第3半導體元件為包含p通道型電晶體的邏輯元件，第4半導體元件為包含n通道型電晶體的邏輯元件。進而所述第4半導體元件較佳為具有相對於第4半導體層而於與閘極絕緣層相反之側和所述第4半導體層相接的第2絕緣層。
圖6中示出表示邏輯電路的邏輯元件的一例的示意剖面圖。具有形成於基板1上的閘極電極2、覆蓋其的閘極絕緣層3、設置於其上的源極電極5及汲極電極6、以及設置於該些電極之間的通道層8。通道層8含有選自有機半導體、CNT、石墨烯、富勒烯中的至少一個。邏輯元件的結構為所謂的底部閘極·底部接觸結構，即：閘極電極2被配置於通道層8的下側（基板1側），且於通道層8的下表面配置有源極電極5及汲極電極6。但是，邏輯元件的結構並不限於此，例如亦可為所謂的頂部閘極結構，即：閘極電極2被配置於通道層8的上側（與基板1相反之側），或所謂的頂部接觸結構，即：於通道層8的上表面配置有源極電極5及汲極電極6。
圖7中示出表示邏輯電路的邏輯元件的另一例的示意剖面圖。於基板1的表面形成有p通道型電晶體300、與n通道型電晶體301。p通道型電晶體300具有：形成於基板1上的閘極電極2、覆蓋其的閘極絕緣層3、設置於其上的源極電極5及汲極電極6、以及設置於該些電極之間的通道層8。n通道型電晶體301具有：形成於基板1上的閘極電極2、覆蓋其的閘極絕緣層3、設置於其上的源極電極5及汲極電極6、設置於該些電極之間的通道層8、以及於通道層8的上側覆蓋半導體層的n通道型電晶體的第2絕緣層10。各通道層8含有選自有機半導體、CNT、石墨烯、富勒烯中的至少一個。p通道型電晶體300與n通道型電晶體301的各結構為所謂的底部閘極·底部接觸結構，即：閘極電極被配置於通道層的下側（基板1側），且於通道層的下表面配置有源極電極及汲極電極。但是，邏輯元件的結構並不限於此，例如亦可為所謂的頂部閘極結構，即：閘極電極2被配置於通道層8的上側（與基板1相反之側），或所謂的頂部接觸結構，即：於通道層8的上表面配置有源極電極5及汲極電極6。
（絕緣性基板） 邏輯電路的絕緣性基板只要至少配置有電極系統的面為絕緣性，則可為任意材質者。例如可列舉與所述記憶體陣列的絕緣性基板相同者。
再者，就製造成本、製程簡便性的觀點而言，較佳為不將所述記憶體陣列的記憶體元件或整流電路的整流元件與邏輯電路的邏輯元件形成於不同的絕緣性基板上，而形成於同一絕緣性基板上。
（電極及配線） 邏輯電路的邏輯元件的電極及配線中所使用的材料只要是一般可用作電極的導電性材料，則可為任意者。例如，可列舉與所述記憶體陣列的記憶體元件的電極及配線材料相同者。
再者，就製造成本的觀點而言，邏輯電路的邏輯元件的電極及配線較佳為與所述記憶體陣列的記憶體元件或整流電路的整流元件的電極及配線，不藉由不同的材料形成而藉由同一材料形成。進而，就製程簡便性的觀點而言，邏輯電路的邏輯元件的電極及配線較佳為與所述記憶體陣列的記憶體元件或整流電路的整流元件的各電極及配線藉由同一步驟而形成。
（絕緣層） 邏輯電路的邏輯元件的絕緣層中所使用的材料並無特別限定，可列舉：氧化矽、氧化鋁等無機材料；聚醯亞胺、聚乙烯醇、聚氯乙烯、聚對苯二甲酸乙二酯、聚偏二氟乙烯、聚矽氧烷、聚乙烯基苯酚（PVP）等有機高分子材料；或無機材料粉末與有機材料的混合物。 其中，就與基板或電極的密接性的觀點而言，較佳為含有包含矽與碳的鍵的有機化合物者，例如可列舉與所述記憶體陣列的記憶體元件的閘極絕緣層相同者。
再者，就製造成本的觀點而言，邏輯電路的邏輯元件的絕緣層較佳為與所述記憶體陣列的記憶體元件的閘極絕緣層或整流電路的整流元件的絕緣層，不藉由不同的材料形成而藉由同一材料形成。進而，就製程簡便性的觀點而言，邏輯電路的邏輯元件的絕緣層較佳為與所述記憶體陣列的記憶體元件的閘極絕緣層或整流電路的整流元件的絕緣層藉由同一步驟而形成。
（通道層） 邏輯電路的邏輯元件的通道層含有選自有機半導體、CNT、石墨烯、富勒烯中的至少一個。作為有機半導體，可列舉與所述記憶體陣列的記憶體元件相同者。其中，就可以200℃以下的低溫形成及半導體特性高等觀點而言，邏輯元件的通道層更佳為含有CNT。作為CNT，與所述記憶體陣列的記憶體元件的CNT相同。
再者，就製造成本的觀點而言，邏輯電路的邏輯元件的通道層較佳為與所述記憶體陣列的記憶體元件的半導體層或整流電路的整流元件的具有整流作用的功能層，不藉由不同的材料形成而藉由同一材料形成。進而，就製程簡便性的觀點而言，邏輯電路的邏輯元件的通道層較佳為與所述記憶體陣列的記憶體元件的半導體層或整流電路的整流元件的具有整流作用的功能層藉由同一步驟而形成。
另外，所述第3半導體層每1 μm2 所存在的所述碳奈米管的總長度較佳為所述第2半導體層每1 μm2 所存在的所述碳奈米管的總長度的0.7倍以下。即，邏輯電路的邏輯元件的通道層每1 μm2 所存在的所述CNT的總長度較佳為整流電路的整流元件的具有整流作用的功能層每1 μm2 所存在的CNT總長度的0.7倍以下。若總長度為該範圍內，則邏輯電路的邏輯元件的臨限電壓變小，響應性變高，即成為可高速動作的邏輯元件，故較佳。進而佳為0.2倍以上且0.7倍以下。若總長度為該範圍內，則邏輯電路的邏輯元件的臨限電壓變小且遷移率變高，響應性變高，即成為可高速動作的邏輯元件，故較佳。再者，所述數值範圍為對臨界值的有效數字的後一位進行四捨五入而獲得的範圍。即，所謂0.7倍以下，是0.74倍以下，所謂0.2倍以上，是0.15倍以上。
所謂邏輯電路的邏輯元件的通道層每1 μm2 所存在的所述CNT的總長度，是指邏輯電路的邏輯元件的通道層中的任意1 μm2 內所存在的CNT的長度的總和。作為CNT的總長度的測定方法，可列舉：自藉由原子力顯微鏡所獲得的邏輯電路的邏輯元件的通道層的圖像中選擇任意的1 μm2 ，測定該區域中所含的所有CNT的長度並加以合計的方法。
進而，亦可相對於通道層而在與所述絕緣層相反之側進而形成絕緣層。藉由進而形成絕緣層，可保護通道層不受氧或水分等外部環境的影響。所述絕緣層的材料、膜厚、形成方法等與所述整流電路的整流元件中的第2絕緣層相同。
（第2絕緣層） 第2絕緣層形成於相對於通道層而與閘極絕緣層相反之側。所謂相對於通道層而與閘極絕緣層相反之側，例如於在通道層的上側具有閘極絕緣層的情況下是指通道層的下側。亦可藉由形成第2絕緣層來保護通道層。
所述第2絕緣層含有包含碳原子與氮原子的鍵的有機化合物。此種有機化合物可為任意的有機化合物，例如可列舉：醯胺系化合物、醯亞胺系化合物、脲系化合物、胺系化合物、亞胺系化合物、苯胺系化合物、腈系化合物等。
作為醯胺系化合物，可列舉：聚醯胺、甲醯胺、乙醯胺、聚-N-乙烯基乙醯胺、N,N-二甲基甲醯胺、乙醯苯胺、苯甲醯苯胺、N-甲基苯甲醯苯胺、磺醯胺、尼龍、聚乙烯基吡咯啶酮、N-甲基吡咯啶酮、聚乙烯基聚吡咯啶酮、β-內醯胺、γ-內醯胺、δ-內醯胺、ε-己內醯胺等。
作為醯亞胺系化合物，可列舉：聚醯亞胺、鄰苯二甲醯亞胺、順丁烯二醯亞胺、四氧嘧啶（alloxan）、丁二醯亞胺等。
作為脲系化合物，可列舉：脲嘧啶（uracil）、胸腺嘧啶（thymine）、脲、乙醯苯磺醯環己脲（acetohexamide）等。
作為胺系化合物，可列舉：甲基胺、二甲基胺、三甲基胺、乙基胺、二乙基胺、三乙基胺、二異丙基乙基胺、環己基胺、甲基環己基胺、二甲基環己基胺、二環己基胺、二環己基甲基胺、三環己基胺、環辛基胺、環癸基胺、環十二烷基胺、1-氮雜雙環[2.2.2]辛烷（
Figure 02_image025
啶（quinuclidine））、1,8-二氮雜雙環[5.4.0]十一-7-烯（1,8-diazabicyclo[5.4.0]undec-7-ene，DBU）、1,5-二氮雜雙環[4.3.0]壬-5-烯（1,5-diazabicyclo[4.3.0]non-5-ene，DBN）、1,5,7-三氮雜雙環[4.4.0]癸-5-烯（1,5,7-triazabicyclo[4.4.0]dec-5-ene，TBD）、7-甲基-1,5,7-三氮雜雙環[4.4.0]癸-5-烯（7-methyl-1,5,7-triaza bicyclo[4.4.0]dec-5-ene，MTBD）、聚(三聚氰胺-co-甲醛)、四甲基乙二胺、二苯基胺、三苯基胺、苯基丙胺酸等。
作為亞胺系化合物，可列舉：伸乙基亞胺、N-甲基己烷-1-亞胺、N-甲基-1-丁基-1-己烷亞胺、丙烷-2-亞胺、甲烷二亞胺、N-甲基乙烷亞胺、乙烷-1,2-二亞胺等。
作為苯胺系化合物，可列舉苯胺、甲基胺基苯甲酸等。
作為腈系化合物，可列舉乙腈、丙烯腈等。作為其他的化合物，可列舉：聚胺基甲酸酯、尿囊素（allantoin）、2-咪唑啶酮、1,3-二甲基-2-咪唑啶酮、甲脒脲（dicyandiamidine）、瓜胺酸（citrulline）、哌啶、咪唑、嘧啶、久洛尼定（Julolidine）、聚(三聚氰胺-co-甲醛)等，但並不限定於該些。
該些化合物中，就n通道型電晶體的特性提高的觀點而言，第2絕緣層較佳為含有包含選自以下的通式（4）或通式（5）中的一種以上的化合物。
[化13]
Figure 02_image027
（R12 ～R15 分別獨立地表示包含選自氫原子、碳原子、氮原子、氧原子、矽原子、磷原子及硫原子中的一種以上的原子的基。X1 及X2 分別獨立地表示下述通式（6）～通式（11）所表示的任一基）
[化14]
Figure 02_image029
（R16 ～R24 分別獨立地表示包含選自氫原子、碳原子、氮原子、氧原子、矽原子、磷原子及硫原子中的一種以上的原子的基） 進而，就材料的獲取性的觀點而言，通式（4）～通式（11）的R12 ～R24 較佳為烴基。
其中，就n通道型電晶體的保存穩定性的觀點而言，第2絕緣層較佳為包含含有環結構的化合物。特別是具有環結構的胺系化合物、或者通式（4）及通式（5）含有式中記載的包含氮原子作為雜原子的環結構的化合物更佳。作為具有環結構的胺系化合物，可列舉：環己基胺、甲基環己基胺、二甲基環己基胺、二環己基胺、二環己基甲基胺、三環己基胺、環辛基胺、環癸基胺、環十二烷基胺、苯胺、二苯基胺、三苯基胺等。作為含有包含氮原子作為雜原子的環結構的化合物，可列舉：聚乙烯基吡咯啶酮、N-甲基吡咯啶酮、聚乙烯基聚吡咯啶酮、β-內醯胺、γ-內醯胺、δ-內醯胺、ε-己內醯胺、聚醯亞胺、鄰苯二甲醯亞胺、順丁烯二醯亞胺、四氧嘧啶、丁二醯亞胺、脲嘧啶、胸腺嘧啶、2-咪唑啶酮、1,3-二甲基-2-咪唑啶酮、
Figure 02_image025
啶、DBU、DBN、TBD、MTBD、哌啶、咪唑、嘧啶、久洛尼定等。
另外，第2絕緣層進而佳為含有脒化合物及胍化合物。作為脒化合物，可列舉DBU、DBN，作為胍化合物，可列舉TBD、MTBD等。該些化合物由於供電子性高，且作為n通道型電晶體的性能進一步提高，故較佳。
第2絕緣層的膜厚較佳為50 nm以上，更佳為100 nm以上。另外，較佳為10 μm以下，更佳為3 μm以下。藉由設為該範圍的膜厚，容易形成均勻的薄膜。膜厚可利用原子力顯微鏡或橢圓偏振法等來測定。
第2絕緣層可為單層，亦可為多層。另外，可由多種絕緣性材料來形成一層，亦可將多種絕緣性材料積層來形成。
第2絕緣層的形成方法並無特別限定，亦可使用電阻加熱蒸鍍、電子束、濺鍍、CVD等乾式方法，就製造成本或適合於大面積的觀點而言，較佳為使用塗佈法。作為塗佈法，具體而言，可較佳地使用旋塗法、刮塗法、縫模塗佈法、網版印刷法、棒塗機法、鑄模法、印刷轉印法、浸漬提拉法、噴墨法、滴鑄法等。可根據塗膜厚度控制或配向控制等所欲獲得的塗膜特性來選擇塗佈方法。
於使用塗佈法來形成第2絕緣層時，使第2絕緣層中所使用的絕緣材料溶解的溶媒並無特別限制，可列舉：乙二醇單甲醚、乙二醇單乙醚、丙二醇單甲醚、丙二醇單乙醚、丙二醇單正丁醚、丙二醇單第三丁醚、乙二醇二甲醚、乙二醇二乙醚、乙二醇二丁醚、二乙二醇乙基甲醚等醚類；乙二醇單乙醚乙酸酯、丙二醇單甲醚乙酸酯、乙酸丙酯、乙酸丁酯、乙酸異丁酯、乙酸3-甲氧基丁酯、乙酸3-甲基-3-甲氧基丁酯、乳酸甲酯、乳酸乙酯、乳酸丁酯等酯類；丙酮、甲基乙基酮、甲基丙基酮、甲基丁基酮、甲基異丁基酮、環戊酮、2-庚酮等酮類；丁醇、異丁醇、戊醇、4-甲基-2-戊醇、3-甲基-2-丁醇、3-甲基-3-甲氧基丁醇、二丙酮醇等醇類；甲苯、二甲苯等芳香族烴類。
亦可使用該些化合物的兩種以上。其中，較佳為含有1氣壓下的沸點為110℃～200℃的溶劑。若沸點為110℃以上，則於溶液塗佈時抑制溶劑的揮發，塗佈性變得良好。若沸點為200℃以下，則於絕緣膜中殘存的溶劑少，可獲得具有更良好的耐熱性或耐化學品性的絕緣層。另外，亦可於大氣下、減壓下或者氮或氬等惰性氣體環境下對所形成的塗膜進行退火處理。
以所述方式形成的p通道型電晶體、及n通道型電晶體可藉由使閘極電壓變化來控制於源極電極與汲極電極之間流經的電流（源極·汲極間電流），其遷移率可使用下述的（a）式來算出。
μ=（δId/δVg）L·D/（W·εr·ε·Vsd） （a） 其中，Id為源極·汲極間電流（A），Vsd為源極·汲極間電壓（V），Vg為閘極電壓（V），D為閘極絕緣層的厚度（m），L為通道長（m），W為通道寬度（m），εr為閘極絕緣層的相對介電常數，ε為真空的介電常數（8.85×10-12 F/m）。
另外，臨限電壓可根據Id-Vg圖表中的線形部分的延長線與Vg軸的交點來求出。
邏輯電路的邏輯元件的特性是藉由對閘極電極施加臨限電壓以上的正的電壓，源極-汲極間導通，藉此而動作者，例如臨限電壓的絕對值小、遷移率高者成為高功能的特性良好的邏輯元件。
＜積體電路＞ 將作為本發明的積體電路的一例的方塊電路圖示於圖8。至少包括所述記憶體陣列503、整流電路501、及邏輯電路502。例如，於積體電路中，藉由整流電路501所生成的電壓，使邏輯電路502發電，並讀取記憶於記憶體陣列503中的資料。若整流電路501、邏輯電路502、記憶體陣列503分別電性連接有各電路，則連接的材料、方法可為任意者，連接部的寬度及厚度為任意。
再者，於本實施形態中僅例示記憶體元件、整流元件、邏輯元件，但用於積體電路者並不限定於此，可使用所有的電路元件。例如，可代表性地列舉二極體、光電轉換元件、電阻元件、線圈、電容元件、電感器等。
記憶體陣列的記憶體元件的閘極電極、及整流電路的整流元件的閘極電極、以及邏輯電路的邏輯元件的閘極電極較佳為均包含同一材料。其原因在於：材料種類減少，亦可藉由同一步驟來製作該些閘極電極。所謂各閘極電極包含同一材料，是指各閘極電極中所含的元素中的含有莫耳比率最高的元素相同。閘極電極中的元素的種類與含有比率可藉由X射線光電子分光（XPS）或二次離子質譜法（Secondary Ion Mass Spectrometry，SIMS）等元素分析來鑑定。
另外，記憶體陣列的記憶體元件的閘極絕緣層、及整流電路的整流元件的閘極絕緣層、以及邏輯電路的邏輯元件的閘極絕緣層均包含同一材料，由於材料種類減少，亦可藉由同一步驟來製作，故較佳。所謂該些閘極絕緣層包含同一材料，是指於構成各閘極絕緣層的組成物中包含1莫耳%以上的元素的種類及組成比相同。元素的種類及組成比是否相同，可藉由X射線光電子分光（XPS）或二次離子質譜法（SIMS）等元素分析來鑑定。
另外，記憶體陣列的記憶體元件的源極電極或/及汲極電極、及整流電路的整流元件的源極電極或/及汲極電極、以及邏輯電路的邏輯元件的源極電極或/及汲極電極較佳為均包含同一材料。其原因在於：材料種類減少，亦可藉由同一步驟來製作該些電極。所謂各電極包含同一材料，是指各電極中所含的元素中的含有莫耳比率最高的元素相同。電極中的元素的種類與含有比率可藉由X射線光電子分光（XPS）或二次離子質譜法（SIMS）等元素分析來鑑定。
記憶體陣列的記憶體元件、及整流電路的整流元件、以及邏輯電路的邏輯元件由於材料種類減少，亦可藉由同一步驟來製作，故較佳為同一結構。所謂同一結構，是指本發明中形成於基板上的層及電極的形成順序、層數相同。藉由各元件為同一結構，可同時製造所有元件，製程簡便且生產效率亦良好。
＜製造方法＞ （記憶體陣列的製造方法） 對本發明的記憶體陣列的製造方法進行說明。本發明的記憶體陣列的製造方法至少包括於多個記憶體元件中的至少一個記憶體元件中的源極電極與汲極電極之間的區域，對半導體層進行塗佈及乾燥而形成的步驟。另外，該製造方法中，構成作為製造對象的記憶體陣列中所含的各記憶體元件的電極或閘極絕緣層、半導體層的形成方法如所述般。藉由適當選擇該些的形成方法的順序，可製造本發明的記憶體陣列。
具體而言，如圖9（a）所示，首先，進行第一配線、及閘極電極的形成。於該步驟中，於基板1上，藉由所述方法，例如通過遮罩來進行真空蒸鍍，從而同時形成至少一根第一配線（例如線101）與多個閘極電極2。此時，於除了圖9（a）、圖9（b）、圖9（c）、圖9（d）所示的線101以外存在所需的配線的情況下，以將規定方向作為縱向而彼此隔開地排列的方式形成所需數量的配線。閘極電極2於圖9（a）中示出有兩個，但該閘極電極2是以與預定要製作的多個記憶體元件相同的數量而形成於基板1上。該些多個閘極電極2與圖9（a）、圖9（b）、圖9（c）、圖9（d）所示的配線101等至少一根配線電性連接。
其次，如圖9（b）所示，形成閘極絕緣層3。於該步驟中，於基板1上與多個閘極電極2對應地，利用所述方法例如印刷法而形成多個閘極絕緣層3。該些多個閘極絕緣層3分別自上側與閘極電極2相接，並且於與基板1之間夾著閘極電極2而覆蓋。
其次，如圖9（c）所示，進行第二配線、及源極電極、汲極電極的形成。於該步驟中，藉由所述方法，例如使用同一材料並通過遮罩進行真空蒸鍍，從而同時形成多根配線、與多對源極電極5及汲極電極6。此時，配線103、配線104是以將與至少一根第一配線交叉的方向作為縱向而彼此隔開地排列的方式，形成於基板1上。於除了圖9（c）所示的配線103、配線104以外存在所需的配線的情況下，與該些配線103、配線104同樣地形成所需數量的配線。源極電極5及汲極電極6於圖9（c）中示出有兩對（各兩個），但該源極電極5及汲極電極6是以與預定要製作的多個記憶體元件相同的數量而分別形成於閘極絕緣層3上。多個源極電極5的各個與圖9（c）所示的配線103或配線104等至少一根配線電性連接。
其次，如圖9（d）所示，進行塗佈步驟。該步驟中設為對象的塗佈層是半導體層4。於該步驟中，對應於所記錄的資訊，而自基板1上的多個記憶體元件中選擇作為塗佈對象的記憶體元件。繼而，於所選擇的作為塗佈對象的記憶體元件（圖9（d）中為記憶體元件110）中的源極電極5與汲極電極6之間的區域，藉由塗佈法而形成半導體層4。例如，於記憶體元件110的源極電極5與汲極電極6之間的區域，對包含CNT的溶液進行塗佈及乾燥，從而形成半導體層4。另一方面，於該些多個記憶體元件中的未被選擇為塗佈對象的記憶體元件（圖9（d）中為記憶體元件111）中，未形成半導體層4。如此，基板1上的多個記憶體元件被分開製作為藉由半導體層4的有無而電氣特性互不相同（即，所記錄的資訊互不相同）的兩種記憶體元件。其結果，可製作記錄有由該些兩種記憶體元件的任意排列所決定的固有資訊的記憶體陣列。
半導體層的塗佈步驟中的塗佈法並無特別限定，較佳為選自由噴墨法、分配器法及噴霧法所組成的群組中的任一種。其中，就原料使用效率的觀點而言，塗佈法更佳為噴墨法。
其次，對本發明的記憶體陣列的製造方法的另一例進行具體說明。圖10（a）、圖10（b）、圖10（c）、圖10（d）是表示記憶體陣列的製造方法的另一例的圖。具體而言，如圖10（a）所示，首先，進行第一配線形成步驟。於該步驟中，於基板1上，藉由所述方法例如通過遮罩來進行真空蒸鍍，從而同時形成至少一根第一配線（例如線101）與多個閘極電極2。此時，於除了圖10（a）所示的線101以外存在所需的配線的情況下，以將規定方向作為縱向而彼此隔開地排列的方式形成所需數量的配線。閘極電極2於圖10（a）中示出有兩個，但該閘極電極2是以與預定要製作的多個記憶體元件相同的數量而形成於基板1上。該些多個閘極電極2與圖10（a）所示的101等至少一根配線電性連接。
其次，如圖10（b）所示，形成閘極絕緣層。於該步驟中，於基板1上與多個閘極電極2對應地，利用所述方法例如印刷法而形成多個閘極絕緣層3。該些多個閘極絕緣層3分別自上側與閘極電極2相接，並且於與基板1之間夾著閘極電極2而覆蓋。
其次，如圖10（c）所示，進行第二配線、及源極電極、汲極電極的形成。於該步驟中，藉由所述方法例如使用同一材料，通過遮罩進行真空蒸鍍，從而同時形成多根配線、與多對源極電極5及汲極電極6。此時，配線103、配線104是以將與至少一根第一配線（例如線101）交叉的方向作為縱向而彼此隔開地排列的方式，形成於基板1上。於除了圖10（c）所示的配線103、配線104以外存在所需的配線的情況下，與該些配線103、配線104同樣地形成所需數量的配線。源極電極5及汲極電極6於圖10（c）中示出有兩對（各兩個），但該源極電極5及汲極電極6是以與預定要製作的多個記憶體元件相同的數量而分別形成於閘極絕緣層3上。多個源極電極5的各個與圖10（c）所示的配線103或配線104等至少一根配線電性連接。
其次，如圖10（d）所示，進行塗佈步驟。該步驟中設為對象的塗佈層是電氣特性互不相同的半導體層4、半導體層9。於該步驟中，對應於所記錄的資訊，於基板1上的多個記憶體元件各自的源極電極5及汲極電極6之間的區域，藉由塗佈法而形成半導體層4、半導體層9。例如使形成半導體層4時的CNT溶液的塗佈量較形成半導體層9時的CNT溶液的塗佈量而增加，藉此，使半導體層4的膜厚大於半導體層9的膜厚而形成。另外，另一例是：將分別形成半導體層4及半導體層9時的各半導體材料的塗佈量設為固定，但亦可使形成半導體層4時的CNT溶液的濃度濃於形成半導體層9時的CNT溶液的濃度而形成。藉由該些方法，可藉由同一步驟製作將兩種記憶體元件任意組合的多個記憶體元件的排列、即記憶體陣列，所述兩種記憶體元件是使「0」及「1」中的其中一個資訊記錄於記憶體元件120中，使另一個資訊記錄於記憶體元件121中等而記錄有互不相同的資訊。其中，只要是可使半導體層彼此的電氣特性充分不同的方法，則亦可為該些方法以外的方法。另外，該步驟中的塗佈法是與所述塗佈步驟的情況相同，較佳為選自由噴墨法、分配器法及噴霧法所組成的群組中的任一種，該些中，更佳為噴墨法。
其次，對本發明的記憶體陣列的製造方法的另一例進行具體說明。圖11（a）、圖11（b）、圖11（c）、圖11（d）、圖11（e）是表示記憶體陣列的製造方法的另一例的圖。具體而言，如圖11（a）所示，首先，進行第一配線形成步驟。於該步驟中，於基板1上，藉由所述方法例如通過遮罩來進行真空蒸鍍，從而同時形成至少一根第一配線（例如線101）與多個閘極電極2。此時，於除了圖11（a）所示的線101以外存在所需的配線的情況下，以將規定方向作為縱向而彼此隔開地排列的方式形成所需數量的配線。閘極電極2於圖11（a）中示出有兩個，但該閘極電極2是以與預定要製作的多個記憶體元件相同的數量而形成於基板1上。該些多個閘極電極2與圖11（a）所示的101等至少一根配線電性連接。
其次，如圖11（b）所示，形成閘極絕緣層。於該步驟中，於基板1上與多個閘極電極2對應地，利用所述方法例如印刷法而形成多個閘極絕緣層3。該些多個閘極絕緣層3分別自上側與閘極電極2相接，並且於與基板1之間夾著閘極電極2而覆蓋。
其次，如圖11（c）所示，進行第二配線、及源極電極、汲極電極的形成。於該步驟中，藉由所述方法例如使用同一材料，通過遮罩進行真空蒸鍍，從而同時形成多根配線（例如線103、線104）與多對源極電極5及汲極電極6。此時，配線103、配線104是以將與至少一根第一配線（例如線101）交叉的方向作為縱向而彼此隔開地排列的方式，形成於基板1上。於除了圖11（c）所示的配線103、配線104以外存在所需的配線的情況下，與該些配線103、配線104同樣地形成所需數量的配線。源極電極5及汲極電極6於圖11（c）中示出有兩對（各兩個），但該源極電極5及汲極電極6是以與預定要製作的多個記憶體元件相同的數量而分別形成於閘極絕緣層3上。多個源極電極5的各個與圖11（c）所示的配線103或配線104等至少一根配線電性連接。
其次，如圖11（d）所示，進行半導體層形成步驟。於該步驟中，於預定要製作的多個記憶體元件各自的源極電極5與汲極電極6之間的區域，以與閘極絕緣層3相接的方式形成半導體層4。例如，於記憶體元件130的構成要素即源極電極5與汲極電極6之間的區域，塗佈包含CNT的溶液並使其乾燥，從而形成與閘極絕緣層3的上表面相接的半導體層4。與此同樣地，於記憶體元件131的構成要素即源極電極5與汲極電極6之間的區域形成半導體層4。
其次，如圖11（e）所示，進行塗佈步驟。該步驟中設為對象的塗佈層是電氣特性互不相同的塗佈層11a或塗佈層11b。於該步驟中，對應於所記錄的資訊，於基板1上的多個記憶體元件各自的源極電極5與汲極電極6之間的區域，以自與閘極絕緣層3相反之側而與半導體層4相接的方式形成塗佈層11a或塗佈層11b。例如，相對於記憶體元件130，於源極電極5與汲極電極6之間的區域，以覆蓋半導體層4的方式塗佈用以形成塗佈層11a的包含絕緣性材料的溶液，視需要使其乾燥，從而形成塗佈層11a。相對於記憶體元件131，於源極電極5與汲極電極6之間的區域，以覆蓋半導體層4的方式塗佈用以形成塗佈層11b的包含絕緣性材料的溶液，視需要使其乾燥，從而形成塗佈層11b。如此，基板1上的多個記憶體元件根據是否具有塗佈層11a及塗佈層11b的任一個而被分開製作為電氣特性互不相同（即，所記錄的資訊互不相同）的兩種記憶體元件。其結果，可製作記錄有由該些兩種記憶體元件的任意排列所決定的固有資訊的記憶體陣列。另外，作為用以對記憶體元件130及記憶體元件131賦予互不相同的電氣特性的方法，除了所述以外，亦可為僅形成塗佈層11a或塗佈層11b的任一者的方法。
另外，該步驟中的塗佈法是與所述塗佈步驟的情況相同，較佳為選自由噴墨法、分配器法及噴霧法所組成的群組中的任一種，該些中，更佳為噴墨法。
如所述般，於製造本發明的記憶體陣列時，在形成半導體層之前的各步驟中，可使用下述統一製程，即：於同一基板上統一形成預定要製作的所有記憶體元件的各構成要素。然後，可藉由塗佈法，僅對特定的記憶體元件選擇性地形成半導體層，或者藉由塗佈法，針對每個記憶體元件而分開製作電氣特性互不相同的兩種半導體層。
於所述記憶體陣列的製造方法的任一者中，均可藉由使用塗佈法這一簡便的方法，而於同一步驟分開製作可記錄「0」或「1」中的任一資訊的記憶體元件。
此種任一製造方法於製造記錄資訊各不相同的多個記憶體陣列時，於製程方面及成本方面均有利。記錄資訊各不相同的各記憶體陣列是將記錄資訊「0」的記憶體元件與記錄資訊「1」的記憶體元件任意組合的排列不同者。若欲以使該些兩種記憶體元件的排列不同的方式而形成每個記憶體陣列，則例如因需要與每個記憶體陣列對應的光罩等理由，通常製程或成本將增加。根據本發明的記憶體陣列的製造方法，可不使用遮罩而簡易地在每個記憶體陣列中，使設為半導體層等塗佈層的形成對象的記憶體元件的位置發生變化，藉此可製造所述兩種記憶體元件的排列不同的多種記憶體陣列。因此，可以簡便的製程且低成本製造記錄資訊各不相同的多個記憶體陣列。
（整流電路的製造方法） 對本發明的整流電路的製造方法進行說明。本發明的整流電路的製造方法至少包括於整流電路的整流元件中的源極電極與汲極電極之間的區域，對具有整流作用的功能層進行塗佈及乾燥而形成的步驟。另外，該製造方法中，構成作為製造對象的整流元件的電極或閘極絕緣層、具有整流作用的功能層的形成方法如所述般。藉由適當選擇該些的形成方法的順序，可製造本發明的整流電路的整流元件。進而，藉由將構成整流電路的電容器與整流元件電性連接，可製造整流電路。電容器只要是一般所使用者即可，製造方法並無特別限定。進而，視需要可電性連接有電晶體、電阻元件等。另外，將各個電性連接的方法亦只要可取得電性導通，則可為任意方法，連接部的寬度及厚度為任意。
整流電路的整流元件的製造方法並無特別限制，使用圖12（a）、圖12（b）、圖12（c）、圖12（d）來對一例進行說明。首先，如圖12（a）所示，利用所述方法於基板1上形成閘極電極2。其次，如圖12（b）所示，形成閘極絕緣層3。其次，如圖12（c）所示，使用同一材料並利用所述方法，於閘極絕緣層3的上部同時形成源極電極5及汲極電極6。其次，如圖12（d）所示，利用所述方法，於源極電極5與汲極電極6間形成具有整流作用的功能層7。具有整流作用的功能層的塗佈步驟中的塗佈法並無特別限定，較佳為選自由噴墨法、分配器法及噴霧法所組成的群組中的任一種。其中，就原料使用效率的觀點而言，塗佈法更佳為噴墨法。其次，雖未圖示，但藉由利用導電體的配線將汲極電極6與閘極電極2電性連接，可製作整流電路的整流元件。
（邏輯電路的製造方法） 對本發明的邏輯電路的製造方法進行說明。本發明的邏輯電路的製造方法至少包括於邏輯電路的邏輯元件中的源極電極與汲極電極之間的區域，對通道層進行塗佈及乾燥而形成的步驟。另外，該製造方法中，構成作為製造對象的邏輯元件的電極或閘極絕緣層、通道層的形成方法如所述般。藉由適當選擇該些的形成方法的順序，可製造本發明的邏輯電路的邏輯元件。
邏輯電路的邏輯元件的製造方法並無特別限制，但於包含p通道型電晶體及n通道型電晶體的情況下，就製造成本、製程簡便性的觀點而言，較佳為不分別形成p通道型電晶體與n通道型電晶體而同時形成。因此，較佳為同一結構。
此處，所謂同時形成，是指藉由將該電極或層的形成所必需的製程進行1次，來同時形成兩個電極或層。 該些步驟均於p通道型電晶體與n通道型電晶體的結構不同的情況下亦可應用，但於該些為同一結構的情況下容易應用。
以下，對邏輯電路的邏輯元件的製造方法的一例進行具體說明。首先，如圖13（a）所示，利用所述方法，於基板1上的p通道型電晶體310上形成閘極電極2，且於n通道型電晶體311上形成閘極電極2。其次，如圖13（b）所示，形成p通道型電晶體310及n通道型電晶體311的閘極絕緣層3。其次，如圖13（c）所示，使用同一材料並利用所述方法，於p通道型電晶體310及n通道型電晶體311的閘極絕緣層3的上部同時形成源極電極5及汲極電極6。其次，如圖13（d）所示，利用所述方法，於p通道型電晶體310及n通道型電晶體311的源極電極5與汲極電極6間分別形成通道層8。其次，如圖13（e）所示，藉由以覆蓋n通道型電晶體的通道層8的方式利用所述方法來形成第2絕緣層10，可製作邏輯電路的邏輯元件。
再者，由於材料的使用效率提高、材料種類減少，故p通道型電晶體310及n通道型電晶體311的閘極電極2較佳為同一材料。就同樣的理由而言，p通道型電晶體310及n通道型電晶體311的通道層8較佳為同一材料。另外，通道層8的塗佈步驟中的塗佈法並無特別限定，較佳為選自由噴墨法、分配器法及噴霧法所組成的群組中的任一種。其中，就原料使用效率的觀點而言，塗佈法更佳為噴墨法。
（積體電路的製造方法） 對本發明的積體電路的製造方法進行說明。本發明的積體電路的製造方法中，成為製造對象的記憶體陣列、整流電路、及邏輯電路的形成方法如所述般。藉由形成該些電路，可製造本發明的積體電路。
本發明的積體電路的製造方法較佳為對所述第1半導體層、所述第2半導體層、及所述第3半導體層均進行塗佈及乾燥而形成。即，較佳為包括對所述半導體層、所述具有整流作用的功能層及所述通道層均進行塗佈及乾燥而形成的步驟。進而，本發明的積體電路的製造方法較佳為利用同一步驟對所述第1半導體層、所述第2半導體層、及所述第3半導體層均進行塗佈及乾燥而形成。即，較佳為利用同一步驟對所述半導體層、所述具有整流作用的功能層及所述通道層均進行塗佈及乾燥而形成。
再者，就材料的使用效率、材料種類減少或製程簡便性的觀點而言，較佳為包括以下的（1）～（4）的步驟。 （1）利用同一步驟來形成所述第1半導體元件的閘極電極、所述第2半導體元件的閘極電極、以及所述第3半導體元件的閘極電極的步驟； （2）利用同一步驟來形成所述第1半導體元件的閘極絕緣層、所述第2半導體元件的閘極絕緣層、以及所述第3半導體元件的閘極絕緣層的步驟； （3）利用同一步驟來形成所述第1半導體元件的源極電極或/及汲極電極、所述第2半導體元件的源極電極或/及汲極電極、以及所述第3半導體元件的源極電極或/及汲極電極的步驟；以及 （4）利用同一步驟來形成所述第1半導體層、所述第2半導體層、以及所述第3半導體層的步驟。
即，較佳為包括以下的（1）～（4）的步驟。 （1）利用同一步驟來形成記憶體陣列的記憶體元件、整流電路的整流元件、以及邏輯電路的邏輯元件的閘極電極的步驟； （2）利用同一步驟來形成記憶體陣列的記憶體元件、整流電路的整流元件、以及邏輯電路的邏輯元件的閘極絕緣層的步驟； （3）利用同一步驟來形成記憶體陣列的記憶體元件、整流電路的整流元件、以及邏輯電路的邏輯元件的源極電極或/及汲極電極的步驟；以及 （4）利用同一步驟來形成記憶體陣列的記憶體元件的半導體層、整流電路的整流元件的具有整流作用的功能層、以及邏輯電路的邏輯元件的通道層的步驟。
再者，就材料的使用效率、材料種類減少的觀點而言，較佳為用以形成所述第1半導體層、所述第2半導體層、及所述第3半導體層而塗佈的組成物均為同一組成物。即，較佳為用以形成所述半導體層、所述具有整流作用的功能層、及所述通道層而塗佈的組成物均為同一組成物。
另外，較佳為用以形成所述第2半導體層而塗佈的組成物的濃度與用以形成所述第3半導體層而塗佈的組成物的濃度不同。即，較佳為用以形成整流電路的整流元件的具有整流作用的功能層而塗佈的組成物的濃度與用以形成邏輯電路的邏輯元件的通道層而塗佈的組成物的濃度不同。或者，較佳為用以形成所述第2半導體層而塗佈的組成物的塗佈量與用以形成所述第3半導體層而塗佈的組成物的塗佈量不同。即，較佳為用以形成整流電路的整流元件的具有整流作用的功能層而塗佈的組成物的塗佈量與用以形成邏輯電路的邏輯元件的通道層而塗佈的組成物的塗佈量不同。藉此，整流電路的整流元件可為低電力損失，邏輯電路的邏輯元件可進行高速動作。
＜無線通信裝置＞ 其次，對含有本發明的積體電路的無線通信裝置進行說明。該無線通信裝置例如是如RFID般，藉由RFID標籤接收由讀寫器中搭載的天線所發送的載波來進行電氣通信的裝置。具體的動作為：例如RFID標籤的天線接收由讀寫器中搭載的天線所發送的無線訊號，藉由整流電路而轉換為直流電壓，RFID標籤發電。繼而，發電的RFID標籤自無線訊號來接收指令，進行與指令相符的動作。然後，將與指令相符的結果的回答，由RFID標籤的天線向讀寫器的天線發送無線訊號。再者，與指令相符的動作至少由包含公知的解調電路、動作控制邏輯電路、調變電路等的邏輯電路來進行。
本發明的無線通信裝置至少具有所述積體電路、與電性連接於所述積體電路的天線。作為更具體的構成，例如是如圖14所示，可列舉如下的無線通信裝置，其包括：整流電路501，進行天線1000所接收的來自外部的調變波訊號的整流，對各部供給電源；以及邏輯電路，其包含：解調電路502b，將所述調變波訊號進行解調而向控制電路502a輸送；調變電路502c，將由控制電路502a輸送的資料進行調變而送出至天線1000；以及控制電路502a，將由解調電路502b所解調的資料向記憶體陣列503寫入以及自記憶體陣列503讀取資料，對調變電路502c進行發送；並且各電路部電性連接。所述邏輯電路中進而視需要亦可適當包含電容器、電阻元件、二極體等。
天線、電容器、電阻元件、二極體等只要為一般所使用者即可，所使用的材料、形狀並無特別限定。另外，將各個電性連接的材料亦只要為一般可使用的導電材料，則可為任意者。連接方法亦只要可取得電性導通，則可為任意方法，連接部的寬度、厚度為任意。 [實施例]
以下，基於實施例對本發明進行更具體的說明。再者，本發明並不限定於下述實施例。
半導體溶液的製作例1：半導體溶液A 加入1.0 mg的CNT1、50 mL的氯仿，使用超音波清洗機來分散1小時。進而分取5 mL的該分散液，稀釋至100 mL，進而使用超音波清洗機來分散2小時，獲得CNT分散液A。使用膜濾器（孔徑為10 μm，直徑為25 mm，密理博（Millipore）公司製造的歐姆尼珀爾薄膜（Omnipore membrane））對所獲得的CNT分散液A進行過濾，去除長度為10 μm以上的CNT，獲得半導體溶液A。
半導體溶液的製作例2：半導體溶液B1、半導體溶液B2 首先，於2.0 mg的聚(3-己基噻吩)（P3HT）（奧德里奇（Aldrich）（股）製造）的10 ml氯仿溶液中加入1.0 mg的CNT1（CNI公司製造，單層CNT，純度95%），一邊進行冰浴冷卻，一邊使用超音波均質機（東京理化器械（股）製造的VCX-500），以輸出20%進行4小時超音波攪拌，獲得CNT分散液B（相對於溶媒的CNT複合體濃度為0.96 g/l）。
其次，進行用以形成半導體層的半導體溶液的製作。使用膜濾器（孔徑為10 μm，直徑為25 mm，密理博（Millipore）公司製造的歐姆尼珀爾薄膜（omnipore membrane））對所述CNT分散液B進行過濾，去除長度為10 μm以上的CNT複合體。於所獲得的濾液中加入5 ml的o-DCB（和光純藥工業（股）製造）後，使用旋轉蒸發器，將作為低沸點溶媒的氯仿蒸餾去除，以o-DCB來置換溶媒，獲得CNT分散液B'。向1 ml的CNT分散液B'中加入3 mL的o-DCB，並向半導體溶液B1（相對於溶媒的CNT複合體濃度為0.03 g/l）、CNT分散液B' 1 ml中加入1.5 mL的o-DCB而製成半導體溶液B2（相對於溶媒的CNT複合體濃度為0.06 g/l）。
組成物的製作例1：閘極絕緣層溶液A 將61.29 g（0.45莫耳）的甲基三甲氧基矽烷、12.31 g（0.05莫耳）的2-(3,4-環氧基環己基)乙基三甲氧基矽烷、以及99.15 g（0.5莫耳）的苯基三甲氧基矽烷溶解於203.36 g的丙二醇單丁醚（沸點170℃）中，於其中一邊攪拌一邊加入54.90 g的水、0.864 g的磷酸。將所獲得的溶液於浴溫105℃下加熱2小時，使內溫上昇至90℃，使主要包含副產生的甲醇的成分餾出。繼而於浴溫130℃下加熱2.0小時，使內溫上昇至118℃，使主要包含水與丙二醇單丁醚的成分餾出後，冷卻至室溫，獲得固體成分濃度為26.0重量%的聚矽氧烷溶液A。所獲得的聚矽氧烷的重量平均分子量為6000。
將所獲得的聚矽氧烷溶液A秤取10 g，混合54.4 g的丙二醇單乙醚乙酸酯（以下，稱為PGMEA），於室溫下攪拌2小時，獲得閘極絕緣層溶液A。
實施例1 製作圖2所示的記憶體陣列的記憶體元件、圖2所示的整流電路的整流元件、圖6所示的邏輯電路的邏輯元件。首先，於玻璃製的基板1（膜厚0.7 mm）上，藉由電阻加熱法，通過遮罩來真空蒸鍍5 nm的鉻及50 nm的金，藉此形成圖2所示的記憶體陣列的記憶體元件110、記憶體元件111、記憶體元件112、記憶體元件113的閘極電極2、第一配線101、第一配線102、圖2所示的整流電路的整流元件的閘極電極2、圖6所示的邏輯電路的邏輯元件的閘極電極2。繼而，將矽酸乙酯28（商品名，可爾可特（Colcoat）（股）製造）旋塗（2000 rpm×30秒）於所述基板上，於氮氣流下進行200℃、1小時熱處理，藉此形成膜厚為600 nm的各元件的閘極絕緣層3。繼而，藉由電阻加熱法，真空蒸鍍金以成為膜厚50 nm，於其上利用旋塗法來塗佈（1000 rpm×20秒）光阻劑（商品名「LC100-10cP」，羅門哈斯股份有限公司製造），以100℃進行10分鐘加熱乾燥。
繼而，對於如所述般製作的光阻劑膜，使用平行光遮罩對準機（佳能股份有限公司製造，PLA-501F），經由遮罩進行圖案曝光後，使用自動顯影裝置（瀧澤產業股份有限公司製造，AD-2000），以2.38重量%的氫氧化四甲基銨水溶液（商品名「ELM-D」，三菱氣體化學股份有限公司製造）進行70秒鐘噴淋顯影，繼而以水進行30秒鐘清洗。然後，以蝕刻處理液（商品名「AURUM-302」，關東化學股份有限公司製造）進行5分鐘蝕刻處理後，以水進行30秒鐘清洗。繼而，於剝離液（商品名「AZ去除劑100」，安智電子材料（AZ Electronic Materials）股份有限公司製造）中浸漬5分鐘而剝離抗蝕劑，以水進行30秒鐘清洗後，以120℃進行20分鐘加熱乾燥，藉此形成記憶體元件、整流元件、邏輯元件的源極電極5、汲極電極6、記憶體陣列的第2配線103、第2配線104。
記憶體陣列的記憶體元件及邏輯電路的邏輯元件的源極電極5及汲極電極6的寬度設為200 μm，該些電極間的距離設為20 μm，整流電路的整流元件的源極電極5及汲極電極6的寬度設為500 μm，該些電極間的距離設為20 μm。於如所述般形成有各電極的基板1上，對於記憶體陣列的記憶體元件110、記憶體元件113、整流電路的整流元件、及邏輯電路的邏輯元件，藉由噴墨法塗佈100 pl的半導體溶液A，於加熱板上且氮氣流下，以150℃進行30分鐘的熱處理，藉此形成記憶體陣列的記憶體元件的半導體層、整流電路的整流元件的具有整流作用的功能層、及邏輯電路中的邏輯元件的通道層。如此，獲得實施例1的積體電路。其次，使用原子力顯微鏡Dimension Icon（布魯克AXS（Bruker AXS）股份有限公司製造）獲取邏輯電路的邏輯元件的通道層的圖像，並測定任意的每1 μm2 所存在的CNT複合體的總長度，結果為8 μm。另外，同樣地測定整流電路的整流元件的半導體層中的每1 μm2 所存在的CNT複合體的總長度，結果為8 μm。
（評價） 繼而，對構成實施例1的記憶體陣列的記憶體元件中的源極電極與汲極電極之間的電氣特性、即改變記憶體元件中的閘極電極的電壓（Vg）時的源極·汲極間電流（Id）進行測定。於該測定中使用半導體特性評價系統4200-SCS型（吉時利儀器（Keithley Instruments）股份有限公司製造），於大氣中進行測定。藉此，具體而言，測定Vg=-3 V、Vsd=-5 V時的Id的值。將結果示於表1中。參照表1可知，於實施例1中的具有半導體層4的記憶體元件110及記憶體元件113、與不具有半導體層4的記憶體元件111及記憶體元件112中，流經源極電極與汲極電極之間的Id存在充分的差異。根據該結果可確認，對於實施例1，於記憶體元件110及記憶體元件113、與記憶體元件111及記憶體元件112之間記錄有互不相同的資訊。
其次，測定實施例1的整流電路的整流元件的電流-電壓特性。利用金線將閘極電極及汲極電極電性連接，利用將源極電極設為輸入並將閘極電極及汲極電極設為輸出的2端子法進行測定。測定是於大氣中（氣溫為20℃，濕度為35%）實施，並確認到可獲得整流作用。其次，使用所述整流電路的整流元件構成圖5所示的整流電路。電容器（capacitor）202的電容值為100[pF]。將所述整流電路的整流元件的源極電極連接於輸入端子201，並將所述整流電路的整流元件的閘極電極及汲極電極連接於電容器202及輸出端子203。電容器202的相反側的電極與接地電位電性連接。於對輸入端子201輸入1 GHz的交流電壓（電壓振幅為±5[V]）時，輸出至輸出端子203的直流電壓的平均值為1.0[V]，偏差為0.8[V]。
其次，測定實施例1的邏輯電路的邏輯元件的改變閘極電壓（Vg）時的源極·汲極間電流（Id）-源極·汲極間電壓（Vsd）特性。於測定中使用半導體特性評價系統4200-SCS型（吉時利儀器（Keithley Instruments）股份有限公司製造），於大氣中進行測定。根據Vg=+30 V～-30 V的變化時的Vsd=-5 V下的Id的值的變化來求出線形區域的遷移率，另外根據Id-Vg圖表中的線形部分的延長線與Vg軸的交點來求出臨限電壓。
實施例2 對於整流電路的整流元件的具有整流作用的功能層，使用半導體溶液B2代替半導體溶液B1，除此以外，以與實施例1相同的方式製作積體電路。其次，使用原子力顯微鏡Dimension Icon（布魯克AXS（Bruker AXS）股份有限公司製造）獲取邏輯電路的邏輯元件的通道層的圖像，並測定任意的每1 μm2 所存在的CNT複合體的總長度，結果為10 μm。另外，同樣地測定整流電路的整流元件的具有整流作用的功能層中的每1 μm2 所存在的CNT複合體的總長度，結果為25 μm。
實施例3 滴加1000 pl的半導體溶液B1來形成整流電路的整流元件的具有整流作用的功能層，除此以外，以與實施例2相同的方式製作積體電路。與實施例1同樣地測定邏輯電路的邏輯元件的通道層中的每1 μm2 所存在的CNT複合體的總長度，結果為11 μm。另外，整流電路的整流元件的具有整流作用的功能層中的每1 μm2 所存在的CNT複合體的總長度為53 μm。
實施例4 滴加300 pl的半導體溶液B1來形成整流電路的整流元件的具有整流作用的功能層，滴加70 pl的半導體溶液B1來形成邏輯電路的邏輯元件的通道層，除此以外，以與實施例2相同的方式製作積體電路。與實施例1同樣地測定邏輯電路的邏輯元件的通道層中的每1 μm2 所存在的CNT複合體的總長度，結果為8 μm。另外，整流電路的整流元件的具有整流作用的功能層中的每1 μm2 所存在的CNT複合體的總長度為15 μm。
實施例5 滴加5000 pl的半導體溶液B1來形成整流電路的整流元件的具有整流作用的功能層，滴加3000 pl的半導體溶液B1來形成邏輯電路的邏輯元件的通道層，除此以外，以與實施例2相同的方式製作積體電路。與實施例1同樣地測定邏輯電路的邏輯元件的通道層中的每1 μm2 所存在的CNT複合體的總長度，結果為82 μm。另外，整流電路的整流元件的具有整流作用的功能層中的每1 μm2 所存在的CNT複合體的總長度為102 μm。
實施例6 滴加250 pl的半導體溶液B1來形成邏輯電路的邏輯元件的通道層，除此以外，以與實施例2相同的方式製作積體電路。與實施例1同樣地測定邏輯電路的邏輯元件的通道層中的每1 μm2 所存在的CNT複合體的總長度，結果為18 μm。另外，整流電路的整流元件的具有整流作用的功能層中的每1 μm2 所存在的CNT複合體的總長度為27 μm。
實施例7 滴加10 pl的半導體溶液B1來形成邏輯電路的邏輯元件的通道層，除此以外，以與實施例2相同的方式製作積體電路。與實施例1同樣地測定邏輯電路的邏輯元件的通道層中的每1 μm2 所存在的CNT複合體的總長度，結果為2 μm。另外，整流電路的整流元件的具有整流作用的功能層中的每1 μm2 所存在的CNT複合體的總長度為23 μm。
實施例8 製作圖2所示的記憶體陣列的記憶體元件、圖4所示的整流電路的整流元件、圖7所示的邏輯電路的邏輯元件（p通道型電晶體、及n通道型電晶體）。首先，於玻璃製的基板1（膜厚0.7 mm）上，藉由電阻加熱法，通過遮罩來真空蒸鍍5 nm的鉻及50 nm的金，藉此形成記憶體陣列的記憶體元件110、記憶體元件111、記憶體元件112、記憶體元件113的閘極電極2、第一配線101、第一配線102、整流電路的整流元件的閘極電極、邏輯電路的邏輯元件（p通道型電晶體、及n通道型電晶體）的閘極電極。繼而，將矽酸乙酯28（商品名，可爾可特（Colcoat）（股）製造）旋塗（2000 rpm×30秒）於所述基板上，於氮氣流下進行200℃、1小時熱處理，藉此形成膜厚為600 nm的各元件的閘極絕緣層3。繼而，藉由電阻加熱法，真空蒸鍍金以成為膜厚50 nm，於其上利用旋塗法來塗佈（1000 rpm×20秒）光阻劑（商品名「LC100-10cP」，羅門哈斯股份有限公司製造），以100℃進行10分鐘加熱乾燥。
繼而，對於如所述般製作的光阻劑膜，使用平行光遮罩對準機（佳能股份有限公司製造，PLA-501F），經由遮罩進行圖案曝光後，使用自動顯影裝置（瀧澤產業股份有限公司製造，AD-2000），以2.38重量%的氫氧化四甲基銨水溶液（商品名「ELM-D」，三菱氣體化學股份有限公司製造）進行70秒鐘噴淋顯影，繼而以水進行30秒鐘清洗。然後，以蝕刻處理液（商品名「AURUM-302」，關東化學股份有限公司製造）進行5分鐘蝕刻處理後，以水進行30秒鐘清洗。繼而，於剝離液（商品名「AZ去除劑100」，安智電子材料（AZ Electronic Materials）股份有限公司製造）中浸漬5分鐘而剝離抗蝕劑，以水進行30秒鐘清洗後，以120℃進行20分鐘加熱乾燥，藉此形成記憶體元件、整流元件、邏輯元件的源極電極5、汲極電極6、記憶體陣列的第2配線103、第2配線104。
記憶體陣列的記憶體元件、及邏輯電路的邏輯元件的源極電極5及汲極電極6的寬度設為200 μm，該些電極間的距離設為20 μm，整流電路的整流元件的源極電極5及汲極電極6的寬度設為500 μm，該些電極間的距離設為20 μm。於如所述般形成有電極的基板1上，藉由噴墨法對記憶體陣列的記憶體元件110、記憶體元件113塗佈100 pl的半導體溶液B1，對整流電路的整流元件塗佈100 pl的半導體溶液B2，對邏輯電路的邏輯元件（p通道型電晶體、及n通道型電晶體）塗佈200 pl的半導體溶液B1，於加熱板上且氮氣流下，以150℃進行30分鐘的熱處理，藉此形成記憶體元件的半導體層、邏輯元件的通道層、整流元件的具有整流作用的功能層。其次，於邏輯電路的n通道型電晶體的通道層上以覆蓋通道層的方式滴加50 μL的DBU（東京化成工業製造，一級），於氮氣流下且150℃下進行1小時熱處理，藉此形成第2絕緣層，從而獲得n通道型電晶體。如此，獲得實施例8的積體電路。與實施例1同樣地測定邏輯電路的邏輯元件的通道層中的每1 μm2 所存在的CNT複合體的總長度，結果為16 μm。另外，整流電路的整流元件的具有整流作用的功能層中的每1 μm2 所存在的CNT複合體的總長度為24 μm。
實施例9 使用閘極絕緣層溶液A來代替矽酸乙酯28，除此以外，以與實施例2相同的方式製作積體電路。與實施例1同樣地測定邏輯電路的邏輯元件的通道層中的每1 μm2 所存在的CNT複合體的總長度，結果為11 μm。另外，整流電路的整流元件的具有整流作用的功能層中的每1 μm2 所存在的CNT複合體的總長度為28 μm。
[表1]
Figure 107138335-A0304-0001
[表2]
Figure 107138335-A0304-0002
1‧‧‧基板2‧‧‧閘極電極3‧‧‧閘極絕緣層4‧‧‧半導體層5‧‧‧源極電極6‧‧‧汲極電極7‧‧‧具有整流作用的功能層8‧‧‧通道層9‧‧‧半導體層10‧‧‧n通道型電晶體的第2絕緣層11a、11b‧‧‧塗佈層20‧‧‧配線100‧‧‧記憶體陣列101、102‧‧‧第一配線103、104‧‧‧第二配線110、111、112、113‧‧‧記憶體陣列的記憶體元件120、121、130、131‧‧‧記憶體陣列的記憶體元件200‧‧‧整流電路的整流元件201‧‧‧輸入端子202‧‧‧電容器203‧‧‧輸出端子300、310‧‧‧p通道型電晶體301、311‧‧‧n通道型電晶體501‧‧‧整流電路502‧‧‧邏輯電路502a‧‧‧控制電路502b‧‧‧解調電路502c‧‧‧調變電路503‧‧‧記憶體陣列1000‧‧‧天線
圖1是表示本發明的記憶體陣列的一構成例的示意圖。 圖2是圖1所示的記憶體陣列於I-I'線上的示意剖面圖。 圖3是表示本發明的整流電路的整流元件的一實施形態的示意剖面圖。 圖4是表示本發明的整流電路的整流元件的一實施形態的示意剖面圖。 圖5是表示本發明的整流電路的一例的方塊電路圖。 圖6是表示本發明的邏輯電路的邏輯元件的一實施形態的示意剖面圖。 圖7是表示本發明的邏輯電路的邏輯元件的一實施形態的示意剖面圖。 圖8是表示本發明的積體電路的一例的方塊電路圖。 圖9（a）、圖9（b）、圖9（c）、圖9（d）是表示本發明的記憶體陣列的製造步驟的一實施形態的剖面圖。 圖10（a）、圖10（b）、圖10（c）、圖10（d）是表示本發明的記憶體陣列的製造步驟的一實施形態的剖面圖。 圖11（a）、圖11（b）、圖11（c）、圖11（d）、圖11（e）是表示本發明的記憶體陣列的製造步驟的一實施形態的剖面圖。 圖12（a）、圖12（b）、圖12（c）、圖12（d）是表示本發明的整流電路的整流元件的製造步驟的一實施形態的剖面圖。 圖13（a）、圖13（b）、圖13（c）、圖13（d）、圖13（e）是表示本發明的邏輯電路的邏輯元件的製造步驟的一實施形態的剖面圖。 圖14是表示使用本發明的積體電路的無線通信裝置的一例的方塊圖。
501‧‧‧整流電路
502a‧‧‧控制電路
502b‧‧‧解調電路
502c‧‧‧調變電路
503‧‧‧記憶體陣列
1000‧‧‧天線

Claims (14)

  1. 一種積體電路，其至少具有：記憶體陣列，對資料進行記憶；整流電路，對交流電流進行整流而生成直流電壓；以及邏輯電路，讀取記憶於所述記憶體陣列中的資料，所述積體電路中，所述記憶體陣列含有具有第1半導體層的第1半導體元件，所述整流電路含有具有第2半導體層的第2半導體元件，所述邏輯電路含有具有第3半導體層的第3半導體元件，所述第1半導體元件為記憶體元件，所述第2半導體元件為整流元件，所述第3半導體元件為邏輯元件，所述第2半導體層為具有整流作用的功能層，所述第3半導體層為邏輯元件的通道層，所述第1半導體層、所述第2半導體層、及所述第3半導體層均包括包含選自有機半導體、碳奈米管、石墨烯、富勒烯中的至少一個的同一材料，其中所述第1半導體元件、所述第2半導體元件、及所述第3半導體元件為包括閘極電極、分別與所述第1半導體層、所述第2半導體層、及所述第3半導體層相接的源極電極或/及汲極電極、以及分別將所述第1半導體層、所述第2半導體層、及所述第3 半導體層與所述閘極電極絕緣的閘極絕緣層的元件，所述第1半導體元件的閘極電極、及所述第2半導體元件的閘極電極、以及所述第3半導體元件的閘極電極均包含同一材料，所述第1半導體元件的源極電極或/及汲極電極、及所述第2半導體元件的源極電極或/及汲極電極、以及所述第3半導體元件的源極電極或/及汲極電極均包含同一材料，所述第1半導體元件的閘極絕緣層、及所述第2半導體元件的閘極絕緣層、以及所述第3半導體元件的閘極絕緣層均包含同一材料。
  2. 如申請專利範圍第1項所述的積體電路，其中所述第1半導體層、所述第2半導體層、及所述第3半導體層均含有碳奈米管。
  3. 如申請專利範圍第1項或第2項所述的積體電路，其中所述第3半導體層每1μm2所存在的所述碳奈米管的總長度為所述第2半導體層每1μm2所存在的所述碳奈米管的總長度的0.7倍以下。
  4. 如申請專利範圍第1項或第2項所述的積體電路，其中所述第1半導體層、所述第2半導體層及所述第3半導體層的至少一個含有於碳奈米管表面的至少一部分附著有共軛系聚合體的碳奈米管複合體。
  5. 如申請專利範圍第1項或第2項所述的積體電路，其中所述邏輯電路進而含有具有第4半導體層的第4半導體元件，所述第3半導體元件為包含p通道型電晶體的邏輯元件，所述第4 半導體元件為包含n通道型電晶體的邏輯元件。
  6. 如申請專利範圍第1項或第2項所述的積體電路，其中所述閘極絕緣層至少包含將通式(1)所表示的矽烷化合物作為聚合成分的聚矽氧烷，R1 mSi(OR2)4-m (1)此處，R1表示氫原子、烷基、環烷基、雜環基、芳基、雜芳基或烯基，於R1存在多個的情況下，各個R1可相同亦可不同；R2表示烷基或環烷基，於R2存在多個的情況下，各個R2可相同亦可不同；m表示1~3的整數。
  7. 一種積體電路的製造方法，其為製造如申請專利範圍第1項至第6項中任一項所述的積體電路的方法，所述積體電路的製造方法包括對於所述第1半導體層、所述第2半導體層及所述第3半導體層均進行塗佈及乾燥來形成的步驟。
  8. 如申請專利範圍第7項所述的積體電路的製造方法，其中所述塗佈方法是選自由噴墨法、分配器法及噴霧法所組成的群組中的任一種。
  9. 如申請專利範圍第7項或第8項所述的積體電路的製造方法，其中對於所述第1半導體層、所述第2半導體層、及所述第3半導體層，均藉由同一步驟進行塗佈及乾燥來形成。
  10. 如申請專利範圍第7項或第8項所述的積體電路的製 造方法，其中用以形成所述第1半導體層、所述第2半導體層、及所述第3半導體層而塗佈的組成物均為同一組成物。
  11. 如申請專利範圍第7項或第8項所述的積體電路的製造方法，其中用以形成所述第2半導體層而塗佈的組成物的濃度與用以形成所述第3半導體層而塗佈的組成物的濃度不同。
  12. 如申請專利範圍第7項或第8項所述的積體電路的製造方法，其中用以形成所述第2半導體層而塗佈的組成物的塗佈量與用以形成所述第3半導體層而塗佈的組成物的塗佈量不同。
  13. 如申請專利範圍第7項或第8項所述的積體電路的製造方法，其包括以下的(1)~(4)的步驟：(1)利用同一步驟來形成所述第1半導體元件的所述閘極電極、所述第2半導體元件的所述閘極電極、以及所述第3半導體元件的所述閘極電極的步驟；(2)利用同一步驟來形成所述第1半導體元件的閘極絕緣層、所述第2半導體元件的閘極絕緣層、以及所述第3半導體元件的閘極絕緣層的步驟；(3)利用同一步驟來形成所述第1半導體元件的源極電極或/及汲極電極、所述第2半導體元件的源極電極或/及汲極電極、以及所述第3半導體元件的源極電極或/及汲極電極的步驟；以及(4)利用同一步驟來形成所述第1半導體層、所述第2半導體層、以及所述第3半導體層的步驟。
  14. 一種無線通信裝置，其具有如申請專利範圍第1項至 第6項中任一項所述的積體電路、以及與所述積體電路電性連接的天線。
TW107138335A 2017-11-02 2018-10-30 積體電路及其製造方法以及使用了該積體電路的無線通信裝置 TWI786212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-212539 2017-11-02
JP2017212539 2017-11-02

Publications (2)

Publication Number Publication Date
TW201931567A TW201931567A (zh) 2019-08-01
TWI786212B true TWI786212B (zh) 2022-12-11

Family

ID=66331889

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138335A TWI786212B (zh) 2017-11-02 2018-10-30 積體電路及其製造方法以及使用了該積體電路的無線通信裝置

Country Status (7)

Country Link
US (1) US11616453B2 (zh)
EP (1) EP3706166B1 (zh)
JP (1) JP7230509B2 (zh)
KR (1) KR102522888B1 (zh)
CN (1) CN111295755B (zh)
TW (1) TWI786212B (zh)
WO (1) WO2019087937A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115151813A (zh) * 2020-03-09 2022-10-04 株式会社村田制作所 半导体设备及半导体设备的制造方法
CN111370526B (zh) * 2020-03-17 2023-12-26 南京大学 一种视网膜形态光电传感阵列及其图片卷积处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283837A1 (en) * 2007-05-18 2008-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160035762A1 (en) * 2005-07-08 2016-02-04 Thin Film Electronics, Asa Methods for Manufacturing RFID Tags and Structures Formed Therefrom
TW201725625A (zh) * 2015-11-25 2017-07-16 Toray Industries 強介電體記憶元件、其製造方法及使用其的記憶胞以及使用其的無線通信裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718863B2 (ja) 2004-02-25 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP4360384B2 (ja) 2006-06-30 2009-11-11 ブラザー工業株式会社 画像形成装置
US7541213B2 (en) * 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008047882A (ja) 2006-07-21 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JP5454139B2 (ja) 2008-05-12 2014-03-26 東レ株式会社 カーボンナノチューブ複合体、有機半導体コンポジットならびに電界効果型トランジスタ
US8224277B2 (en) 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8692243B2 (en) 2010-04-20 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5819138B2 (ja) 2011-08-23 2015-11-18 株式会社日立製作所 半導体装置
WO2016158862A1 (ja) 2015-04-01 2016-10-06 東レ株式会社 整流素子、その製造方法および無線通信装置
EP3340372A4 (en) 2015-08-20 2019-04-03 Toray Industries, Inc. MANUFACTURING METHOD FOR ANTENNA SUBSTRATE, MANUFACTURING METHOD FOR WIRING AND ELECTRODE ANTENNA SUBSTRATE, AND METHOD OF MANUFACTURING RFID ELEMENT
WO2017130836A1 (ja) * 2016-01-25 2017-08-03 東レ株式会社 ｎ型半導体素子と相補型半導体装置およびその製造方法ならびにそれを用いた無線通信装置
KR102051906B1 (ko) 2016-06-06 2019-12-04 도레이 카부시키가이샤 메모리 어레이, 메모리 어레이의 제조 방법, 메모리 어레이 시트, 메모리 어레이 시트의 제조 방법 및 무선 통신 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160035762A1 (en) * 2005-07-08 2016-02-04 Thin Film Electronics, Asa Methods for Manufacturing RFID Tags and Structures Formed Therefrom
US20080283837A1 (en) * 2007-05-18 2008-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201725625A (zh) * 2015-11-25 2017-07-16 Toray Industries 強介電體記憶元件、其製造方法及使用其的記憶胞以及使用其的無線通信裝置

Also Published As

Publication number Publication date
JPWO2019087937A1 (ja) 2020-09-24
US20200244182A1 (en) 2020-07-30
US11616453B2 (en) 2023-03-28
WO2019087937A1 (ja) 2019-05-09
KR20200083453A (ko) 2020-07-08
TW201931567A (zh) 2019-08-01
JP7230509B2 (ja) 2023-03-01
EP3706166A4 (en) 2021-07-28
EP3706166B1 (en) 2023-02-08
EP3706166A1 (en) 2020-09-09
CN111295755B (zh) 2023-05-12
CN111295755A (zh) 2020-06-16
KR102522888B1 (ko) 2023-04-19

Similar Documents

Publication Publication Date Title
TWI713227B (zh) ｎ型半導體元件和互補型半導體裝置、其製造方法以及使用上述的無線通訊裝置
TWI690982B (zh) 半導體元件、互補型半導體裝置、半導體元件的製造方法、無線通信裝置及商品標籤
TWI786212B (zh) 積體電路及其製造方法以及使用了該積體電路的無線通信裝置
TWI801727B (zh) n型半導體元件、n型半導體元件的製造方法、無線通訊裝置及商品標籤
JP2021129107A (ja) 半導体装置およびその製造方法
JP6954310B2 (ja) ｎ型半導体素子、ｎ型半導体素子の製造方法、無線通信装置および商品タグ
JP2023065320A (ja) 半導体装置およびそれを用いた無線通信装置