TWI785435B - 調校非揮發性記憶體單元之向量矩陣乘法陣列中之選定非揮發性記憶體單元之方法 - Google Patents

調校非揮發性記憶體單元之向量矩陣乘法陣列中之選定非揮發性記憶體單元之方法 Download PDF

Info

Publication number
TWI785435B
TWI785435B TW109143997A TW109143997A TWI785435B TW I785435 B TWI785435 B TW I785435B TW 109143997 A TW109143997 A TW 109143997A TW 109143997 A TW109143997 A TW 109143997A TW I785435 B TWI785435 B TW I785435B
Authority
TW
Taiwan
Prior art keywords
output
array
input
cell
vmm
Prior art date
Application number
TW109143997A
Other languages
English (en)
Other versions
TW202129552A (zh
Inventor
曉萬 陳
史蒂芬 利姆克
維平 蒂瓦里
恩漢 杜
馬克 萊坦
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW202129552A publication Critical patent/TW202129552A/zh
Application granted granted Critical
Publication of TWI785435B publication Critical patent/TWI785435B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G06N3/0442—Recurrent networks, e.g. Hopfield networks characterised by memory or gating, e.g. long short-term memory [LSTM] or gated recurrent units [GRU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3463—Circuits or methods to detect overprogrammed nonvolatile memory cells, usually during program verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Quality & Reliability (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Error Detection And Correction (AREA)
  • Complex Calculations (AREA)
  • Networks Using Active Elements (AREA)
  • Feedback Control In General (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)

Abstract

本發明揭示一種精確程式化演算法及裝置之眾多具體例，該精確程式化演算法及裝置用於在一人工神經網路中之一向量矩陣乘法(VMM)陣列內之一非揮發性記憶體單元的浮動閘極上精確且快速地沉積正確量之電荷。選定單元藉此可以極高精確度經程式化以保持N個不同值中之一者。

Description

調校非揮發性記憶體單元之向量矩陣乘法陣列中 之選定非揮發性記憶體單元之方法
[優先權主張]本申請案主張來自2020年1月3日申請且標題為「用於人工神經網路中之類比神經形態記憶體之精確資料定時方法及裝置(Precise Data Tuning Method And Apparatus For Analog Neuromorphic Memory In An Artificial Neural Network)」之美國臨時專利申請案第62/957,013號及2020年3月25日申請且標題為「用於人工神經網路中之類比神經記憶體之精確資料定時方法及裝置(Precise Data Tuning Method And Apparatus For Analog Neural Memory In An Artificial Neural Network)」之美國專利申請案第16/829,757號的優先權。
揭示精確調校方法及裝置之多個具體例以用於在人工神經網路中之向量矩陣乘法(VMM)陣列內之非揮發性記憶體單元之浮動閘極上精確且迅速地沉積正確量之電荷。
人工神經網路模擬生物神經網路(動物之中樞神經系統，特定言之，大腦)且用於估計或估算可取決於大量輸入且通常未知的功能。人工神經網路通常包括彼此交換訊息之互連「神經元」的層。
圖1說明人工神經網路，其中圓圈表示輸入或神經元之層。連接(被稱作突觸)由箭頭表示，且具有可基於經驗進行調校之數值權重。此使得人工神經網路適應於輸入且能夠學習。通常，人工神經網路包括多個輸入之層。典型地存在一或多個中間神經元層及提供神經網路之輸出的輸出神經元層。各層級處之神經元基於自突觸所接收之資料而個別地或共同地作出決策。
用於高效能資訊處理之人工神經網路之發展中的主要挑戰之一在於缺乏充分的硬體技術。實際上，切實可行的人工神經網路依賴於極大量之突觸，從而實現神經元之間的高連接性，亦即極高計算並行性。原則上，此複雜性可利用數位超級電腦或專用圖形處理單元叢集來達成。然而，除高成本之外，與生物網路相比，此等方法亦受中等能效困擾，主要因為生物網路執行低精確度類比計算，所以其消耗少得多的能量。CMOS類比電路已用於人工神經網路，但鑒於大量神經元及突觸，故大部分實施CMOS之突觸已過於龐大。
申請人先前在公開為美國專利公開案第2017/0337466號之美國專利申請案第15/594,439號中揭示了一種人工(類比)神經網路，其利用一或多個非揮發性記憶體陣列作為突觸，該美國專利公開案以引用之方式併入。非揮發性記憶體陣列用作類比神經形態記憶體。如本文中所使用，術語神經形態意謂實施神經系統之模型的電路系統。類比神經形態記憶體包括第一複數個突觸，該第一複數個突觸經組構以接收第一複數個輸入且自該第一複數個輸入產生第一複數個輸出；以及經組構以接收第一複數個輸出之第一複數個神經元。第一複數個突觸包括複數個記憶體單元，其中該等記憶體單元中之每一者包括：形成於半導體基板中之間隔開的源極區及汲極區，其中通道區在源極區與汲極區之間延伸；浮動閘極，其設置於通道區之第一部分上方且與該第一部分絕緣；以及非浮動閘極，其設置於通道區之第二部分上方且與該第二部分絕緣。該複數個記憶體單元中之每一者經組構以儲存對應於該浮動閘極上之電子數目的權重值。複數個記憶體單元經組構以使第一複數個輸入乘以所儲存權重值以產生第一複數個輸出。以此方式配置之記憶體單元陣列可被稱作向量矩陣乘法(VMM)陣列。
VMM陣列中使用之每一非揮發性記憶體單元必須經抹除及程式化，以在浮動閘極中保持特定且精確量之電荷，亦即電子數目。舉例而言，每一浮動閘極必須保持N個不同值中之一者，其中N為可由每一單元指示之不同權重之數目。N之實施例包括16、32、64、128及256。一個挑戰為以N的不同值所需之精確度及精細度程式化選定單元之能力。舉例而言，若選定單元可包括64個不同值中之一者，則在程式操作中需要極限精確度。
需要適於與類比神經形態記憶體中之VMM陣列一起使用的經改良程式化系統及方法。
揭示精確調校演算法及裝置之多個具體例以用於在類比神經形態記憶體系統中之VMM陣列內之非揮發性記憶體單元之浮動閘極上精確且迅速地沉積正確量之電荷。選定單元藉此可以極高精確度經程式化以保持N個不同值中之一者。
在一個具體例中，提供調校非揮發性記憶體單元之向量矩陣乘法陣列中之選定非揮發性記憶體單元之方法，該方法包含：(i)為選定非揮發性記憶體單元設定初始電流目標；(ii)對向量矩陣乘法陣列中之所有非揮發性記憶體單元執行軟抹除；(iii)對選定記憶體單元執行粗略程式化操作；(iv)對選定記憶體單元執行精細程式化操作；(v)對選定記憶體單元執行讀取操作並在讀取操作期間判定由選定記憶體單元所獲取之電流；(vi)基於所判定電流與初始電流目標之間的差計算輸出誤差；以及重複步驟(i)、(ii)、(iii)、(iv)、(v)及(vi)直至輸出誤差小於預定臨限值。
在另一具體例中，提供調校非揮發性記憶體單元之向量矩陣乘法陣列中之選定非揮發性記憶體單元之方法，該方法包含：(i)為選定非揮發性記憶體單元設定初始目標；(ii)對選定記憶體單元執行程式化操作；(iii)對選定記憶體單元執行讀取操作並在讀取操作期間判定由選定記憶體單元所獲取之單元輸出；(iv)基於所判定輸出與初始目標之間的差計算輸出誤差；以及(v)重複步驟(i)、(ii)、(iii)及(iv)直至輸出誤差小於預定臨限值。
在另一具體例中，提供用於在向量矩陣乘法陣列中之選定記憶體單元中提供電流以程式化為權重值的神經元輸出電路，該神經元輸出電路包含：第一可調電流源，其用以回應於神經元電流而產生經縮放電流以實施正權重；以及第二可調電流源，其用以回應於神經元電流而產生經縮放電流以實施負權重。
在另一具體例中，用於在向量矩陣乘法陣列中之選定記憶體單元中提供電流以程式化為權重值之神經元輸出電路，該神經元輸出電路包含：包含第一端子及第二端子之可調電容器，該第二端子為神經元輸出電路提供輸出電壓；包含第一端子及第二端子之控制電晶體；選擇性地耦接於可調電容器之第一端子與第二端子之間的第一開關；選擇性地耦接於可調電容器之第二端子與控制電晶體之第一端子之間的第二開關；以及耦接至控制電晶體之第二端子之可調電流源。
在另一具體例中，提供用於在向量矩陣乘法陣列中之選定記憶體單元中提供電流以程式化為權重值之神經元輸出電路，該神經元輸出電路包含：包含第一端子及第二端子之可調電容器，該第二端子為神經元輸出電路提供輸出電壓；包含第一端子及第二端子之控制電晶體；選擇性地耦接於可調電容器之第二端子與控制電晶體之第一端子之間的開關；以及耦接至控制電晶體之第二端子之可調電流源。
在另一具體例中，用於在向量矩陣乘法陣列中之選定記憶體單元中提供電流以程式化為權重值之神經元輸出電路，該神經元輸出電路包含：包含第一端子及第二端子之可調電容器，該第一端子為神經元輸出電路提供輸出電壓；包含第一端子及第二端子之控制電晶體；選擇性地耦接於可調電容器之第一端子與控制電晶體之第一端子之間的第一開關；以及耦接至控制電晶體之第二端子之可調電流源。
在另一具體例中，用於在向量矩陣乘法陣列中之選定記憶體單元中提供電流以程式化為權重值之神經元輸出電路，該神經元輸出電路包含：包含反相輸入、輸入及輸出之第一運算放大器；包含反相輸入、非反相輸入及輸出之第二運算放大器；耦接至第一運算放大器之反相輸入之第一可調電流源；耦接至第二運算放大器之反相輸入之第二可調電流源；耦接至第一運算放大器之反相輸入之第一可調電阻器；耦接至第二運算放大器之反相輸入之第二可調電阻器；以及耦接於第一運算放大器之輸出與第二運算放大器之反相輸入之間的第三可調電阻器。
在另一具體例中，用於在向量矩陣乘法陣列中之選定記憶體單元中提供電流以程式化為權重值之神經元輸出電路，該神經元輸出電路包含：包含反相輸入、非反相輸入及輸出之第一運算放大器；包含反相輸入、非反相輸入及輸出之第二運算放大器；耦接至第一運算放大器之反相輸入之第一可調電流源；耦接至第二運算放大器之反相輸入之第二可調電流源；耦接於第一運算放大器之反相輸入與輸出之間的第一開關；耦接於第二運算放大器之反相輸入與輸出之間的第二開關；耦接於第一運算放大器之反相輸入與輸出之間的第一可調電容器；耦接於第二運算放大器之反相輸入與輸出之間的第二可調電容器；以及耦接於第一運算放大器之輸出與第二運算放大器之反相輸入之間的第三可調電容器。
本發明之人工神經網路利用CMOS技術與非揮發性記憶體陣列之組合。 非揮發性記憶體單元
數位非揮發性記憶體為熟知的。舉例而言，以引用之方式併入本文中的美國專利5,029,130 (「'130專利」)揭示了一種分離閘式非揮發性記憶體單元陣列，其為一種類型之快閃記憶體單元。此種記憶體單元210展示於圖2中。每一記憶體單元210包括形成於半導體基板12中之源極區14及汲極區16，其中通道區18在源極區與汲極區之間。浮動閘極20形成於通道區18之第一部分上方且與該第一部分絕緣(且控制該第一部分之導電性)，且形成於源極區14之一部分上方。字線端子22 (其通常耦接至字線)具有：第一部分，其設置於通道區18之第二部分上方且與該第二部分絕緣(並且控制該第二部分之導電性)；以及第二部分，其在浮動閘極20上及上方延伸。浮動閘極20及字線端子22藉由閘極氧化物與基板12絕緣。位元線端子24耦接至汲極區16。
記憶體單元210藉由將高正電壓置於字線端子22上來抹除(其中電子自浮動閘極移除)，此使得浮動閘極20上之電子經由富爾-諾罕穿隧(Fowler-Nordheim tunneling)自浮動閘極20穿過中間絕緣件穿隧至字線端子22。
記憶體單元210藉由將正電壓置於字線端子22上且將正電壓置於源極區14上來程式化(其中電子置於浮動閘極上)。電子電流將自源極區14 (源極線端子)朝向汲極區16流動。當電子到達字線端子22與浮動閘極20之間的間隙時，該等電子將加速且被加熱。經加熱電子中之一些將由於來自浮動閘極20之吸引靜電力而穿過閘極氧化物注入至浮動閘極20上。
記憶體單元210係藉由將正讀取電壓置於汲極區16及字線端子22上來讀取(此接通通道區18之在字線端子下方的部分)。若浮動閘極20帶正電(亦即，電子經抹除)，則通道區18之在浮動閘極20下方的部分亦被接通，且電流將跨越通道區18流動，此被感測為經抹除或「1」狀態。若浮動閘極20帶負電(亦即，用電子程式化)，則通道區之在浮動閘極20下方的部分大部分或完全斷開，且電流將不流過(或將有極少電流流過)通道區18，此被感測為經程式化或「0」狀態。
表1描繪可應用於記憶體單元110之端子以用於執行讀取、抹除及程式化操作的典型電壓範圍： 表1：圖2之快閃記憶體單元210之操作
   WL BL SL
讀取1 0.5-3 V 0.1-2 V 0 V
讀取2 0.5-3 V 0-2 V 2-0.1 V
抹除 約11-13 V 0 V 0 V
程式化 1-2 V l-3 μA 9-10 V
「讀取1」為其中單元電流在位元線上輸出之讀取模式。「讀取2」為其中單元電流在源極線端子上輸出之讀取模式。
圖3展示記憶體單元310，其類似於圖2之記憶體單元210，且添加了控制閘極(CG)端子28。控制閘極端子28在程式化時被偏壓在高電壓，例如10 V下；在抹除時被偏壓在低或負電壓，例如0 V/-8 V下；在讀取時被偏壓在低或中間範圍，例如0 V/2.5 V下。其他端子以類似於圖2之方式偏壓。
圖4描繪四閘極記憶體單元410，其包含源極區14、汲極區16、在通道區18之第一部分上方的浮動閘極20、在通道區18之第二部分上方的選擇閘極22 (通常耦接至字線WL)、在浮動閘極20上方之控制閘極28，及在源極區14上方之抹除閘極30。此組構描繪於美國專利6,747,310中，其出於所有目的以引用之方式併入本文中。此處，除浮動閘極20以外，所有閘極皆為非浮動閘極，此意謂該等閘極電連接或可電連接至電壓源。程式化係藉由來自通道區18之經加熱電子將自身注入至浮動閘極20上來執行。抹除係藉由電子自浮動閘極20穿隧至抹除閘極30來執行。
表2描繪可應用於記憶體單元410之端子以用於執行讀取、抹除及程式化操作的典型電壓範圍： 表2：圖4之快閃記憶體單元410之操作
   WL/SG BL CG EG SL
讀取1 0.5-2 V 0.1-2 V 0-2.6 V 0-2.6 V 0 V
讀取2 0.5-2 V 0-2 V 0-2.6 V 0-2.6 V 2-0.1 V
抹除 -0.5 V/0 V 0 V 0 V/-8 V 8-12 V 0 V
程式化 1 V 1 μA 8-11 V 4.5-9 V 4.5-5 V
「讀取1」為其中單元電流在位元線上輸出之讀取模式。「讀取2」為其中單元電流在源極線端子上輸出之讀取模式。
圖5展示記憶體單元510，其類似於圖4的記憶體單元410，除了記憶體單元510不含有抹除閘極EG端子之外。藉由將基板18偏壓至高壓及將控制閘極CG端子28偏壓至低或負電壓而執行抹除。替代地，藉由將字線端子22偏壓至正電壓及將控制閘極端子28偏壓至負電壓來執行抹除。程式化及讀取類似於圖4之程式化及讀取。
圖6描繪三閘極記憶體單元610，其為另一類型之快閃記憶體單元。記憶體單元610與圖4的記憶體單元410相同，除了記憶體單元610不具有單獨的控制閘極端子之外。抹除操作(其中經由使用抹除閘極端子進行抹除)及讀取操作類似於圖4的抹除操作及讀取操作，除了未施加控制閘極偏壓之外。程式化操作亦在無控制閘極偏壓之情況下進行，且結果，在程式化操作期間較高電壓必須施加在源極線端子上以補償控制閘極偏壓之缺乏。
表3描繪可應用於記憶體單元610之端子以用於執行讀取、抹除及程式化操作的典型電壓範圍： 表3：圖6之快閃記憶體單元610之操作
   WL/SG BL EG SL
讀取1 0.5-2.2 V 0.1-2 V 0-2.6 V 0 V
讀取2 0.5-2.2 V 0-2 V 0-2.6 V 2-0.1 V
抹除 -0.5 V/0 V 0 V 11.5 V 0 V
程式化 1 V 2-3 μA 4.5 V 7-9 V
「讀取1」為其中單元電流在位元線上輸出之讀取模式。「讀取2」為其中單元電流在源極線端子上輸出之讀取模式。
圖7描繪堆疊閘極記憶體單元710，其為另一類型之快閃記憶體單元。除了浮動閘極20在整個通道區18上方延伸，且控制閘極端子22 (其在此處將耦接至字線)在浮動閘極20上方延伸以外，記憶體單元710類似於圖2的記憶體單元210，該浮動閘極由絕緣層(未展示)分離。抹除、程式化及讀取操作以與先前針對記憶體單元210所描繪之方式類似的方式操作。
表4描繪可應用於記憶體單元710之端子及基板12以用於執行讀取、抹除及程式化操作之典型電壓範圍： 表4：圖7之快閃記憶體單元710之操作
   CG BL SL 基板
讀取1 0-5 V 0.1-2 V 0-2 V 0 V
讀取2 0.5-2 V 0-2 V 2-0.1 V 0 V
抹除 -8至-10 V/0 V FLT FLT 8-10 V/15-20 V
程式化 8-12 V 3-5 V/0 V 0 V/3-5 V 0 V
「讀取1」為其中單元電流在位元線上輸出之讀取模式。「讀取2」為其中單元電流在源極線端子上輸出之讀取模式。選擇地，在包含記憶體單元210、310、410、510、610或710之列及行之陣列中，源極線可耦接至記憶體單元之一個列或記憶體單元之兩個相鄰列。亦即，源極線端子可由記憶體單元的相鄰列共用。
為了利用包含上文在人工神經網路中所描繪之非揮發性記憶體單元類型中之一者的記憶體陣列，進行兩個修改。首先，線經組構以使得每一記憶體單元可個別地程式化、抹除及讀取而不會不利地影響陣列中之其他記憶體單元之記憶體狀態，如下文進一步解釋。其次，提供對記憶體單元之連續(類比)程式化。
特定言之，陣列中之每一記憶體單元之記憶體狀態(亦即，浮動閘極上之電荷)可連續地自完全抹除狀態改變為完全程式化狀態，其方式為獨立的且對其他記憶體單元之干擾最少。在另一具體例中，陣列中之每一記憶體單元之記憶體狀態(亦即，浮動閘極上之電荷)可連續地自完全程式化狀態改變為完全抹除狀態，且反之亦然，其方式為獨立的且對其他記憶體單元之干擾最小。此意謂單元儲存為類比的，或至少可儲存許多離散值(諸如16或64個不同值)中之一者，此允許對記憶體陣列中之所有單元進行極精確且個別的調校，且此使得記憶體陣列對於儲存神經網路之突觸權重及對該等突觸權重進行精細調校調整係理想的。
本文中所描繪之方法及手段可適用於其他非揮發性記憶體技術，諸如但不限於SONOS(氧化矽-氮化物-氧化物-矽，氮化物中之電荷捕捉)、MONOS (金屬-氧化物-氮化物-氧化物-矽，氮化物中之金屬電荷捕捉)、ReRAM(電阻式ram)、PCM (相變記憶體)、MRAM(磁性ram)、FeRAM(鐵電ram)、OTP (雙層級或多層級一次性可程式化)及CeRAM(相關電子ram)。本文中所描繪之方法及手段可適用於用於神經網路之揮發性記憶體技術，諸如但不限於SRAM、DRAM及其他揮發性突觸單元。 採用非揮發性記憶體單元陣列之神經網路
圖8在概念上說明利用本具體例之非揮發性記憶體陣列的神經網路之非限制性實施例。此實施例將非揮發性記憶體陣列神經網路用於面部辨識應用，但任何其他適當應用皆可使用基於非揮發性記憶體陣列之神經網路來實施。
S0為輸入層，對於此實施例，該輸入層為具有5位元精確度之32×32像素RGB影像(亦即，三個32×32像素陣列，每種色彩R、G及B一個陣列，每一像素為5位元精確度)。自輸入層S0行進至層C1之突觸CB1在一些情況下施加不同權重集合且在其他情況下共用權重，且用3×3像素重疊濾波器(核心)掃描輸入影像，使濾波器移位1個像素(或多於1個像素，如由模型規定)。特定言之，影像(亦即，稱作濾波器或核心)之3×3部分中之9個像素的值被提供至突觸CB1，其中使此9個輸入值乘以適當權重，且在對彼乘法之輸出求和之後，判定單一輸出值且由第一突觸CB1提供該單一輸出值以用於產生特徵圖層C1中之一者的像素。3×3濾波器接著在輸入層S0內向右移位一個像素(亦即，在右側上增加三個像素之行，且在左側上丟棄三個像素之行)，藉此將此新近定位濾波器中之9個像素值提供至突觸CB1，其中使該等像素值乘以相同權重，且藉由相聯結突觸判定第二單一輸出值。此程序針對所有三個色彩且針對所有位元(精確度值)繼續，直至3×3濾波器跨越輸入層S0之整個32×32像素影像掃描。程序接著使用不同權重集合進行重複以產生C1之不同特徵圖，直至層C1之所有特徵圖已經計算。
在層C1中，在本發明實施例中，存在16個特徵圖，每一特徵圖具有30×30個像素。每一像素為自使輸入與核心相乘提取之新特徵像素，且因此每一特徵圖為二維陣列，且因此在此實施例中，層C1構成二維陣列之16個層(應謹記，本文中所提及之層及陣列為邏輯關係，未必為實體關係，亦即，陣列未必定向於實體二維陣列中)。層C1中之16個特徵圖中之每一者由施加至濾波器掃描之十六個不同突觸權重集合中之一者產生。C1特徵圖可皆針對同一影像特徵之不同態樣，諸如邊界識別。舉例而言，第一圖(使用第一權重集合產生，共用於用以產生此第一圖之所有掃描)可識別圓形邊緣，第二圖(使用不同於第一權重集合之第二權重集合產生)可識別矩形邊緣，或某些特徵之縱橫比等。
在自層C1進入層S1之前應用激發函數P1 (池化(pooling))，其池化來自每一特徵圖中之連續非重疊2×2區的值。池化函數之目的為使附近位置達到平均數(或亦可使用最大函數)，以例如降低邊緣位置之相依性且在進入下一級之前縮減資料大小。在層S1處，存在16個15×15特徵圖(亦即，各自具有15×15個像素之十六個不同陣列)。自層S1進入層C2之突觸CB2用4×4濾波器掃描S1中之圖，其中濾波器移位1個像素。在層C2處，存在22個12×12特徵圖。在自層C2進入層S2之前應用激發函數P2 (池化)，其池化來自每一特徵圖中之連續非重疊2×2區的值。在層S2處，存在22個6×6特徵圖。在自層S2進入層C3之突觸CB3處應用激發函數(池化)，其中層C3中之每一神經元經由CB3之各別突觸連接至層S2中之每一圖。在層C3處，存在64個神經元。自層C3進入輸出層S3之突觸CB4將C3完全連接至S3，亦即，層C3中之每一神經元連接至層S3中之每一神經元。S3處之輸出包括10個神經元，其中最高輸出神經元判定類別。此輸出可例如指示原始影像之內容之識別或分類。
每一突觸層係使用非揮發性記憶體單元之陣列或陣列之一部分來實施。
圖9為可用於彼目的之系統的方塊圖。VMM系統32包括非揮發性記憶體單元，且用作一個層與下一層之間的突觸(諸如圖6中之CB1、CB2、CB3及CB4)。特定言之，VMM系統32包含包含以列及行配置之非揮發性記憶體單元之VMM陣列33、抹除閘極及字線閘極解碼器34、控制閘極解碼器35、位元線解碼器36及源極線解碼器37，其解碼非揮發性記憶體單元陣列33之各別輸入。至VMM陣列33之輸入可來自抹除閘極及字線閘極解碼器34或來自控制閘極解碼器35。源極線解碼器37在此實施例中亦解碼VMM陣列33之輸出。替代地，位元線解碼器36可解碼VMM陣列33的輸出。
VMM陣列33用於兩個目的。首先，其儲存將由VMM系統32使用之權重。其次，VMM陣列33有效地使輸入乘以儲存於VMM陣列33中之權重，且按輸出線(源極線或位元線)將結果相加以產生輸出，該輸出將為至下一層之輸入或至最終層之輸入。藉由執行乘法及加法函數，VMM陣列33消除對單獨的乘法及加法邏輯電路之需要，且由於其就地記憶體計算而亦為功率高效的。
VMM陣列33之輸出經供應至差分求和器(諸如求和運算放大器或求和電流鏡) 38，其對VMM陣列33之輸出進行求和以產生用於彼卷積之單個值。差分求和器38經配置以執行正權重輸入與負權重輸入之求和以輸出單個值。
接著將差分求和器38之總計輸出值供應至對輸出進行整流之激發函數電路39。激發函數電路39可提供S型(sigmoid)、雙曲正切(tanh)、ReLU函數，或任何其他非線性函數。激發函數電路39之經整流輸出值變成下一層(例如圖8中之C1)之特徵圖之元素，且隨後應用於下一突觸以產生下一特徵圖層或最終層。因此，在此實施例中，VMM陣列33構成複數個突觸(其自先前神經元層或自諸如影像資料庫之輸入層接收其輸入)，並且求和器38及激發函數電路39構成複數個神經元。
至圖9中之VMM系統32的輸入(WLx、EGx、CGx且選擇地BLx及SLx)可為類比層級、二進位層級、數位脈衝(在此情況下，可能需要脈衝至類比轉換器PAC以將脈衝轉換至適當輸入類比層級)或數位位元(在此情況下，提供DAC以將數位位元轉換至適當輸入類比層級)，且輸出可為類比層級、二進位層級、數位脈衝或數位位元(在此情況下，提供輸出ADC以將輸出類比層級轉換成數位位元)。
圖10為描繪VMM系統32 (此處標記為VMM系統32a、32b、32c、32d及32e)之眾多層之使用的方塊圖。如圖10中所展示，表示為Inputx之輸入由數位至類比轉換器31自數位轉換至類比，且經提供至輸入VMM系統32a。經轉換之類比輸入可為電壓或電流。第一層之輸入D/A轉換可藉由使用函數或LUT(查找表)來進行，該函數或LUT將輸入Inputx映射至適用於輸入VMM系統32a之矩陣乘法器的類比層級。輸入轉換亦可由類比至類比(A/A)轉換器進行以將外部類比輸入轉換為至輸入VMM系統32a之經映射類比輸入。輸入轉換亦可由數位至數位脈衝(D/P)轉換器進行以將外部數位輸入轉換為至輸入VMM系統32a之一或多個經映射數位脈衝。
由輸入VMM系統32a產生之輸出經提供為至下一VMM系統(隱藏層級1) 32b之輸入，該輸入又產生經提供為至下一VMM系統(隱藏層級2) 32c之輸入的輸出，以此類推。VMM系統32之各種層充當卷積神經網路(CNN)之突觸及神經元的不同層。每一VMM系統32a、32b、32c、32d及32e可為包含各別非揮發性記憶體陣列之獨立實體系統，或多個VMM系統可利用同一實體非揮發性記憶體陣列之不同部分，或多個VMM系統可利用同一實體非揮發性記憶體陣列之重疊部分。每一VMM系統32a、32b、32c、32d及32e亦可針對其陣列或神經元之各種部分進行時間多工。圖10中所示之實施例含有五個層(32a，32b，32c，32d，32e)：一個輸入層(32a)、兩個隱藏層(32b，32c)及兩個完全連接層(32d，32e)。一般熟習此項技術者將瞭解，此僅為例示性的，且系統替代地可包含多於兩個隱藏層及多於兩個完全連接層。 VMM陣列
圖11描繪神經元VMM陣列1100，其尤其適於如圖3中所示之記憶體單元310，且用作輸入層與下一層之間的突觸及神經元部分。VMM陣列1100包含非揮發性記憶體單元之記憶體陣列1101及非揮發性參考記憶體單元之參考陣列1102 (在陣列之頂部處)。替代地，另一參考陣列可置放於底部處。
在VMM陣列1100中，控制閘極線(諸如控制閘極線1103)在豎直方向上延行(因此，列方向上之參考陣列1102與控制閘極線1103正交)，且抹除閘極線(諸如抹除閘極線1104)在水平方向上延行。此處，至VMM陣列1100之輸入設置於控制閘極線(CG0，CG1，CG2，CG3)上，且VMM陣列1100之輸出出現於源極線(SL0，SL1)上。在一個具體例中，僅使用偶數列，且在另一具體例中，僅使用奇數列。置放於每一源極線(分別為SL0、SL1)上之電流對來自連接至彼特定源極線之記憶體單元的所有電流執行求和函數。
如本文中針對神經網路所描繪，VMM陣列1100之非揮發性記憶體單元，亦即，VMM陣列1100之快閃記憶體，較佳經組構以在次臨限區中操作。
本文中所描繪之非揮發性參考記憶體單元及非揮發性記憶體單元在弱反轉(weak inversion)中經偏壓：
Figure 02_image001
， 其中
Figure 02_image003
其中Ids為汲極至源極電流；Vg為記憶體單元上之閘極電壓；Vth為記憶體單元之臨限電壓；Vt為熱電壓= k*T/q，其中k為波茲曼常數，T為以克耳文為單位之溫度，並且q為電子電荷；n為斜率因數= 1 + (Cdep/Cox)，其中Cdep =耗盡層之電容並且Cox為閘極氧化物層之電容；Io為等於臨限電壓之閘極電壓下之記憶體單元電流，Io與(Wt/L)*u*Cox* (n-1) * Vt2 成比例，其中u為記憶體單元之載流子遷移率，且Wt及L分別為寬度及長度。
對於使用記憶體單元(諸如參考記憶體單元或周邊記憶體單元)或電晶體將輸入電流Ids轉換成輸入電壓Vg之I至V對數轉換器：
Figure 02_image005
此處，wp為參考或周邊記憶體單元之w。
對於使用記憶體單元(諸如參考記憶體單元或周邊記憶體單元)或電晶體將輸入電流Ids轉換成輸入電壓Vg之I至V對數轉換器：
Figure 02_image007
此處，wp為參考或周邊記憶體單元之w。
對於用作向量矩陣乘法器VMM陣列之記憶體陣列，輸出電流為：
Figure 02_image009
，亦即
Figure 02_image011
Figure 02_image013
Figure 02_image015
此處，wa=記憶體陣列中之每一記憶體單元的w。
字線或控制閘極可用作用於輸入電壓之記憶體單元之輸入。
替代地，本文中所描繪之VMM陣列的非揮發性記憶體單元可經組構以在線性區中操作：
Figure 02_image017
；
Figure 02_image019
，
Figure 02_image021
， 此意謂線性區中之權重W與(Vgs-Vth)成比例
字線或控制閘極或位元線或源極線可用作在線性區中操作之記憶體單元之輸入。位元線或源極線可用作記憶體單元之輸出。
對於I至V線性轉換器，記憶體單元(諸如，參考記憶體單元或周邊記憶體單元)或在線性區中操作之電晶體或電阻器可用以將輸入/輸出電流線性地轉換成輸入/輸出電壓。
替代地，本文中所描繪之VMM陣列的記憶體單元可經組構以在飽和區中操作：
Figure 02_image023
；
Figure 02_image025
Wa (Vgs-Vth)2 ，此意謂權重W與(Vgs-Vth)2 成比例
字線、控制閘極或抹除閘極可用作在飽和區中操作之記憶體單元的輸入。位元線或源極線可用作輸出神經元之輸出。
替代地，本文中所描繪之VMM陣列之記憶體單元可用於所有區或其組合(次臨限、線性或飽和)中。
用於圖9之VMM陣列33的其他具體例描繪於美國專利申請案第15/826,345號中，該申請案以引用之方式併入本文中。如彼申請案中所描繪，源極線或位元線可用作神經元輸出(電流求和輸出)。
圖12描繪神經元VMM陣列1200，其尤其適合於如圖2中所展示之記憶體單元210，且用作輸入層與下一層之間的突觸。VMM陣列1200包含非揮發性記憶體單元之記憶體陣列1203、第一非揮發性參考記憶體單元之參考陣列1201及第二非揮發性參考記憶體單元之參考陣列1202。配置於陣列之行方向上的參考陣列1201及1202用以將流動至端子BLR0、BLR1、BLR2及BLR3中之電流輸入轉換成電壓輸入WL0、WL1、WL2及WL3。實際上，第一及第二非揮發性參考記憶體單元為二極體連接之貫穿多工器(diode-connected through multiplexor) 1214 (僅部分描繪)，其中電流輸入流動至該等多工器中。參考單元經調校(例如程式化)至目標參考層級。目標參考層級由參考迷你陣列矩陣(未展示)提供。
記憶體陣列1203用於兩個目的。首先，其儲存將由VMM陣列1200在其各別記憶體單元上使用之權重。其次，記憶體陣列1203有效地使輸入(亦即，在端子BLR0、BLR1、BLR2及BLR3中提供之電流輸入，其由參考陣列1201及1202轉換成輸入電壓以供應至字線WL0、WL1、WL2及WL3)乘以儲存於記憶體陣列1203中之權重，且隨後將所有結果(記憶體單元電流)相加以在各別位元線(BL0至BLN)上產生輸出，該輸出將為至下一層之輸入或至最終層之輸入。藉由執行乘法及加法函數，記憶體陣列1203消除了對單獨的乘法及加法邏輯電路之需要，且亦為功率高效的。此處，電壓輸入設置於字線WL0、WL1、WL2及WL3上，且輸出在讀取(推理)操作期間出現於各別位元線BL0至BLN上。置於位元線BL0至BLN中之每一者上之電流對來自連接至彼特定位元線之所有非揮發性記憶體單元的電流執行求和函數。
表5描繪用於VMM陣列1200之操作電壓。該表中之行指示置於用於選定單元之字線、用於未選定單元之字線、用於選定單元之位元線、用於未選定單元之位元線、用於選定單元之源極線及用於未選定單元之源極線上的電壓，其中FLT指示浮動，亦即未施加電壓。列指示讀取、抹除及程式化之操作。 表5：圖12之VMM陣列1200之操作：
   WL WL-未選定 BL BL-未選定 SL SL-未選定
讀取 0.5-3.5 V -0.5 V/0 V 0.1-2 V (Ineuron) 0.6 V-2 V/FLT 0 V 0 V
抹除 約5-13 V 0 V 0 V 0 V 0 V 0 V
程式化 1-2 V -0.5 V/0 V 0.1-3 uA Vinh約2.5 V 4-10 V 0-1 V/FLT
圖13描繪神經元VMM陣列1300，其尤其適合於如圖2中所展示之記憶體單元210，且用作輸入層與下一層之間的突觸及神經元部分。VMM陣列1300包含非揮發性記憶體單元之記憶體陣列1303、第一非揮發性參考記憶體單元之參考陣列1301及第二非揮發性參考記憶體單元之參考陣列1302。參考陣列1301及1302在VMM陣列1300之列方向上延伸。VMM陣列類似於VMM 1000，不同之處在於在VMM陣列1300中，字線在豎直方向上延伸。此處，輸入設置於字線(WLA0、WLB0、WLA1、WLB2、WLA2、WLB2、WLA3、WLB3)上，且輸出在讀取操作期間出現於源極線(SL0、SL1)上。置放於每一源極線上之電流對來自連接至彼特定源極線之記憶體單元的所有電流執行求和函數。
表6描繪用於VMM陣列1300之操作電壓。表中之行指示置於以下各者上之電壓：用於選定單元之字線、用於未選定單元之字線、用於選定單元之位元線、用於未選定單元之位元線、用於選定單元之源極線及用於未選定單元之源極線。列指示讀取、抹除及程式化之操作。 表6：圖13之VMM陣列1300之操作
   WL WL-未選定 BL BL-未選定 SL SL-未選定
讀取 0.5-3.5 V -0.5 V/0 V 0.1-2 V 0.1 V-2 V/FLT 約0.3-1 V (Ineuron) 0 V
抹除 約5-13 V 0 V 0 V 0 V 0 V SL-禁止(約4- 8 V)
程式化 1-2 V -0.5 V/0 V 0.1-3 uA Vinh約2.5 V 4-10 V 0-1 V/FLT
圖14描繪神經元VMM陣列1400，其尤其適合於如圖3中所展示之記憶體單元310，且用作輸入層與下一層之間的突觸及神經元部分。VMM陣列1400包含非揮發性記憶體單元之記憶體陣列1403、第一非揮發性參考記憶體單元之參考陣列1401及第二非揮發性參考記憶體單元之參考陣列1402。參考陣列1401及1402用以將流動至端子BLR0、BLR1、BLR2及BLR3中之電流輸入轉換成電壓輸入CG0、CG1、CG2及CG3。實際上，第一及第二非揮發性參考記憶體單元為二極體連接之貫穿多工器1412(僅部分展示)，其中電流輸入經由BLR0、BLR1、BLR2及BLR3流動至該等多工器中。多工器1412各自包括各別多工器1405及串疊(cascoding)電晶體1404，以確保在讀取操作期間第一及第二非揮發性參考記憶體單元中之每一者之位元線(諸如BLR0)上存在恆定電壓。參考單元經調校至目標參考層級。
記憶體陣列1403用於兩個目的。首先，其儲存將由VMM陣列1400使用之權重。其次，記憶體陣列1403有效地使輸入(提供至端子BLR0、BLR1、BLR2及BLR3之電流輸入，其中參考陣列1401及1402將此等電流輸入轉換成輸入電壓以供應至控制閘極(CG0、CG1、CG2及CG3))乘以儲存於記憶體陣列中之權重，且接著將所有結果(單元電流)相加以產生輸出，該輸出呈現於BL0至BLN上，且將為至下一層之輸入或至最終層之輸入。藉由執行乘法及加法函數，記憶體陣列消除對單獨的乘法及加法邏輯電路之需求，且亦為功率高效的。此處，輸入設置於控制閘極線(CG0、CG1、CG2及CG3)上，且輸出在讀取操作期間出現於位元線(BL0至BLN)上。置於每一位元線上之電流對來自連接至彼特定位元線之記憶體單元的所有電流執行求和函數。
VMM陣列1400對記憶體陣列1403中之非揮發性記憶體單元實施單向調校。亦即，每一非揮發性記憶體單元經抹除且接著經部分程式化，直至達到浮動閘極上之所需電荷為止。此可例如使用下文所描繪之精確程式化技術來執行。若過多電荷被置放於浮動閘極上(使得錯誤值儲存於單元中)，則單元必須被抹除且部分程式化操作之序列必須重新開始。如所示，共用同一抹除閘極(諸如EG0或EG1)之兩個列需要被一起抹除(此已知為頁面抹除)，且此後，部分地程式化每一單元直至達到浮動閘極上之所需電荷。 表7描繪用於VMM陣列1400之操作電壓。該表中之行指示置於以下各者上之電壓：用於選定單元之字線、用於未選定單元之字線、用於選定單元之位元線、用於未選定單元之位元線、用於選定單元之控制閘極、用於與選定單元處於相同扇區中之未選定單元之控制閘極、用於與選定單元處於不同扇區中之未選定單元之控制閘極、用於選定單元之抹除閘極、用於未選定單元之抹除閘極、用於選定單元之源極線及用於未選定單元之源極線。列指示讀取、抹除及程式化之操作。 表7：圖14之VMM陣列1400之操作
   WL WL-未 選定 BL BL-未 選定 CG CG-未 選定相 同扇區 CG-未 選定 EG EG-未 選定 SL SL-未 選定
讀取 0.5-2 V -0.5 V/0 V 0.1-2 V(Ineuron) 0 V/FLT 0-2.6 V 0-2.6 V 0-2.6 V 0-2.6 V 0-2.6 V 0 V 0 V
抹除 0 V 0 V 0 V 0 V 0 V 0-2.6 V 0-2.6 V 5-12 V 0-2.6 V 0 V 0 V
程式化 0.7-1V -0.5V/ 0V 0.1-l uA Vinh(1-2 V) 4-11 V 0-2.6 V 0-2.6 V 4.5-5 V 0-2.6 V 4.5-5 V 0-1 V
圖15描繪神經元VMM陣列1500，其尤其適合於如圖3中所展示之記憶體單元310，且用作輸入層與下一層之間的突觸及神經元部分。VMM陣列1500包含非揮發性記憶體單元之記憶體陣列1503、第一非揮發性參考記憶體單元之參考陣列1501及第二非揮發性參考記憶體單元之參考陣列1502。EG線EGR0、EG0、EG1及EGR1豎直地延行，而CG線CG0、CG1、CG2及CG3以及SL線WL0、WL1、WL2及WL3水平地延行。VMM陣列1500類似於VMM陣列1400，不同之處在於VMM陣列1500實施雙向調校，其中歸因於單獨EG線之使用，每一個別單元可視需要經完全抹除、部分程式化及部分抹除以達到浮動閘極上之所需電荷量。如所示，參考陣列1501及1502將端子BLR0、BLR1、BLR2及BLR3中之輸入電流轉換成待在列方向上施加至記憶體單元之控制閘極電壓CG0、CG1、CG2及CG3 (經由二極體連接之參考單元經由多工器1514進行之動作)。電流輸出(神經元)在位元線BL0至BLN中，其中每一位元線對來自連接至彼特定位元線之非揮發性記憶體單元的所有電流進行求和。
表8描繪用於VMM陣列1500之操作電壓。該表中之行指示置於以下各者上之電壓：用於選定單元之字線、用於未選定單元之字線、用於選定單元之位元線、用於未選定單元之位元線、用於選定單元之控制閘極、用於與選定單元處於相同扇區中之未選定單元之控制閘極、用於與選定單元處於不同扇區中之未選定單元之控制閘極、用於選定單元之抹除閘極、用於未選定單元之抹除閘極、用於選定單元之源極線及用於未選定單元之源極線。列指示讀取、抹除及程式化之操作。 表8：圖15之VMM陣列1500之操作
   WL WL-未 選定 BL BL-未 選定 CG CG-未 選定相 同扇區 CG-未 選定 EG EG-未 選定 SL SL-未 選定
讀取 1.0-2 V -0.5 V/0 V 0.6-2 V (Ineuron) 0 V/FLT 0-2.6 V 0-2.6 V 0-2.6 V 0-2.6 V 0-2.6 V 0 V 0 V/FLT
抹除 0 V 0 V 0 V 0 V 0 V 4-9 V 0-2.6 V 5-12 V 0-2.6 V 0 V 0 V
程式化 0.7-1 V -0.5 V/0 V 0.1-1 uA Vinh(1-2 V) 4-11 V 0-2.6 V 0-2.6 V 4.5-5 V 0-2.6 V 4.5-5 V 0-1 V
圖16描繪神經元VMM陣列1600，其尤其適合於如圖2中所展示之記憶體單元210，且用作輸入層與下一層之間的突觸及神經元部分。在VMM陣列1600中，輸入INPUT0 、…、INPUTN 分別接收於位元線BL0 、…、BLN 上，且輸出OUTPUT1 、OUTPUT2 、OUTPUT3 及OUTPUT4 分別產生於源極線SL0 、SL1 、SL2 及SL3 上。
圖17描繪神經元VMM陣列1700，其尤其適合於如圖2中所展示之記憶體單元210，且用作輸入層與下一層之間的突觸及神經元部分。在此實施例中，輸入INPUT0 、INPUT1 、INPUT2 及INPUT3 分別接收於源極線SL0 、SL1 、SL2 及SL3 上，且輸出OUTPUT0 、…、OUTPUTN 產生於位元線BL0 、…、BLN 上。
圖18描繪神經元VMM陣列1800，其尤其適合於如圖2中所展示之記憶體單元210，且用作輸入層與下一層之間的突觸及神經元部分。在此實施例中，輸入INPUT0 、…、INPUTM 分別接收於字線WL0 、…、WLM 上，且輸出OUTPUT0 、…、OUTPUTN 產生於位元線BL0 、…、BLN 上。
圖19描繪神經元VMM陣列1900，其尤其適合於如圖3中所展示之記憶體單元310，且用作輸入層與下一層之間的突觸及神經元部分。在此實施例中，輸入INPUT0 、…、INPUTM 分別接收於字線WL0 、…、WLM 上，且輸出OUTPUT0 、…、OUTPUTN 產生於位元線BL0 、…、BLN 上。
圖20描繪神經元VMM陣列2000，其尤其適合於如圖4中所展示之記憶體單元410，且用作輸入層與下一層之間的突觸及神經元部分。在此實施例中，輸入INPUT0 、…、INPUTN 分別接收於豎直控制閘極線CG0 、…、CGN 上，且輸出OUTPUT1 及OUTPUT2 產生於源極線SL0 及SL1 上。
圖21描繪神經元VMM陣列2100，其尤其適合於如圖4中所展示之記憶體單元410，且用作輸入層與下一層之間的突觸及神經元部分。在此實施例中，輸入INPUT0 、…、INPUTN 分別接收於位元線控制閘極2901-1、2901-2、…、2901-(N-1)及2901-N之閘極上，該等閘極分別耦接至位元線BL0 、…、BLN 。例示性輸出OUTPUT1 及OUTPUT2 產生於源極線SL0 及SL1 上。
圖22描繪神經元VMM陣列2200，其尤其適合於如圖3中所展示之記憶體單元310、如圖5中所展示之記憶體單元510及如圖7中所展示之記憶體單元710，且用作輸入層與下一層之間的突觸及神經元部分。在此實施例中，輸入INPUT0 、…、INPUTM 接收於字線WL0 、…、WLM 上，且輸出OUTPUT0 、…、OUTPUTN 分別產生於位元線BL0 、…、BLN 上。
圖23描繪神經元VMM陣列2300，其尤其適合於如圖3中所展示之記憶體單元310、如圖5中所展示之記憶體單元510及如圖7中所展示之記憶體單元710，且用作輸入層與下一層之間的突觸及神經元部分。在此實施例中，輸入INPUT0 、…、INPUTM 接收於控制閘極線CG0 、…、CGM 上。輸出OUTPUT0 、…、OUTPUTN 分別產生於豎直源極線SL0 、…、SLN 上，其中每一源極線SLi 耦接至行i中之所有記憶體單元之源極線。
圖24描繪神經元VMM陣列2400，其尤其適合於如圖3中所展示之記憶體單元310、如圖5中所展示之記憶體單元510及如圖7中所展示之記憶體單元710，且用作輸入層與下一層之間的突觸及神經元部分。在此實施例中，輸入INPUT0 、…、INPUTM 接收於控制閘極線CG0 、…、CGM 上。輸出OUTPUT0 、…、OUTPUTN 分別產生於豎直位元線BL0 、…、BLN 上，其中每一位元線BLi 耦接至行i中之所有記憶體單元之位元線。 長短期記憶體
先前技術包括已知為長短期記憶體(LSTM)之概念。LSTM常常用於人工神經網路中。LSTM允許人工神經網路在預定任意時間間隔內記住資訊且在後續操作中使用彼資訊。習知LSTM包含單元、輸入閘極、輸出閘極及遺忘閘極。三個閘極調節資訊進入及離開單元之流動及在LSTM中記住資訊的時間間隔。VMM尤其適用於LSTM。
圖25描繪例示性LSTM 2500。在此實施例中，LSTM 2500包含單元2501、2502、2503及2504。單元2501接收輸入向量x0 ，且產生輸出向量h0 及單元狀態向量c0 。單元2502接收輸入向量x1 、來自單元2501之輸出向量(隱藏狀態) h0 及來自單元2501之單元狀態c0 ，且產生輸出向量h1 及單元狀態向量c1 。單元2503接收輸入向量x2 、來自單元2502之輸出向量(隱藏狀態) h1 及來自單元2502之單元狀態c1 ，且產生輸出向量h2 及單元狀態向量c2 。單元2504接收輸入向量x3 、來自單元2503之輸出向量(隱藏狀態) h2 及來自單元2503之單元狀態c2 ，且產生輸出向量h3 。可使用額外單元，且具有四個單元之LSTM僅為實施例。
圖26描繪LSTM單元2600之例示性實施，其可用於圖25中之單元2501、2502、2503及2504。LSTM單元2600接收輸入向量x(t)、來自前述單元之單元狀態向量c(t-1)及來自前述單元之輸出向量h(t-1)，且產生單元狀態向量c(t)及輸出向量h(t)。
LSTM單元2600包含S型函數構件2601、2602及2603，其中之每一者應用0與1之間的數字以控制輸入向量中之每一分量被允許通過輸出向量之量。LSTM單元2600亦包含用以將雙曲正切函數應用於輸入向量之雙曲正切構件2604及2605、用以將兩個向量相乘在一起之乘法器構件2606、2607及2608，以及用以將兩個向量相加在一起之加法構件2609。輸出向量h(t)可提供至系統中之下一LSTM單元，或其可經存取以用於其他目的。
圖27描繪LSTM單元2700，其為LSTM單元2600之實施的實施例。為了方便讀者，來自LSTM單元2600之相同編號用於LSTM單元2700中。S型函數構件2601、2602及2603以及雙曲正切構件2604各自包含多個VMM陣列2701及激發電路區塊2702。因此，可見VMM陣列尤其適用於在某些神經網路系統中使用之LSTM單元。
圖28中展示LSTM單元2700之替代方案(及LSTM單元2600之實施的另一實施例)。在圖28中，S型函數構件2601、2602及2603以及雙曲正切構件2604可以時間多工方式共用同一實體硬體(VMM陣列2801及激發函數區塊2802)。LSTM單元2800亦包含用以將兩個向量在一起相乘在之乘法器構件2803、用以將兩個向量在一起相加之加法構件2808、雙曲正切構件2605 (其包含激發電路區塊2802)、用以當自S型函數區塊2802輸出i(t)時儲存值i(t)之暫存器2807、用以當藉由多工器2810自乘法器構件2803輸出值f(t) * c(t-1)時儲存彼值之暫存器2804、用以當藉由多工器2810自乘法器構件2803輸出值i(t) * u(t)時儲存彼值之暫存器2805，及用以當藉由多工器2810自乘法器構件2803輸出值o(t) * c~(t)時儲存彼值之暫存器2806，及多工器2809。
儘管LSTM單元2700包含多個集合之VMM陣列2701及各別激發函數區塊2702，但LSTM單元2800僅包含一個集合之VMM陣列2801及激發函數區塊2802，其用於表示LSTM單元2800之具體例中之多個層。LSTM單元2800將需要比LSTM 2700少的空間，此係因為LSTM單元2800相比於LSTM單元2700將需要1/4之空間用於VMM及激發函數區塊。
可進一步瞭解，LSTM單元通常將包含多個VMM陣列，其中之每一者需要由VMM陣列外部之特定電路區塊(諸如求和器及激發電路區塊以及高電壓產生區塊)提供的功能性。為每一VMM陣列提供單獨電路區塊將需要半導體構件內之大量空間且將略微低效。因此，下文所描繪之具體例嘗試最小化VMM陣列自身在外部所需之電路系統。 閘控循環單元
類比VMM實施可用於GRU(閘控循環單元)。GRU為循環人工神經網路中之閘控機構。GRU類似於LSTM，不同之處在於GRU單元通常包含少於LSTM單元之分量。
圖29描繪例示性GRU 2900。在此實施例中，GRU 2900包含單元2901、2902、2903及2904。單元2901接收輸入向量x0 且產生輸出向量h0 。單元2902接收輸入向量x1 、來自單元2901之輸出向量h0 ，產生輸出向量h1 。單元2903接收輸入向量x2 及來自單元2902之輸出向量(隱藏狀態) h1 ，且產生輸出向量h2 。單元2904接收輸入向量x3 及來自單元2903之輸出向量(隱藏狀態) h2 ，且產生輸出向量h3 。可使用額外單元，且具有四個單元之GRU僅為實施例。
圖30描繪GRU單元3000之例示性實施，該GRU單元可用於圖29之單元2901、2902、2903及2904。GRU單元3000接收輸入向量x(t)及來自前述GRU單元之輸出向量h(t-1)，且產生輸出向量h(t)。GRU單元3000包含S型函數構件3001及3002，其中之每一者將0與1之間的數字應用至來自輸出向量h(t-1)及輸入向量x(t)之分量。GRU單元3000亦包含用以應用雙曲正切函數至輸入向量之雙曲正切構件3003，用以將兩個向量在一起相乘之複數個乘法器構件3004、3005及3006，用以將兩個向量相加在一起之加法構件3007及用以自1減去輸入以產生輸出之互補構件3008。
圖31描繪GRU單元3100，其為GRU單元3000之實施的實施例。為方便讀者，與GRU單元3000相同之編號用於GRU單元3100中。如圖31中可見，S型函數構件3001及3002以及雙曲正切構件3003各自包含多個VMM陣列3101及激發函數區塊3102。因此，可見VMM陣列特別用於在某些神經網路系統中使用之GRU單元。
圖32中展示GRU單元3100之替代方案(及GRU單元3000之實施的另一實施例)。在圖32中，GRU單元3200利用VMM陣列3201及激發函數區塊3202，該VMM陣列及激發函數區塊在經組構為S型函數時應用0與1之間的數字以控制輸入向量中之每一分量被允許通過輸出向量之量。在圖32中，S型函數構件3001及3002以及雙曲正切構件3003以時間多工方式共用同一實體硬體(VMM陣列3201及激發函數區塊3202)。GRU單元3200亦包含用以將兩個向量相乘在一起之乘法器構件3203、用以將兩個向量相加在一起之加法構件3205、用以自1減去輸入以產生輸出之互補構件3209、多工器3204、用以當經由多工器3204自乘法器構件3203輸出值h(t-1) * r(t)時保存彼值之暫存器3206、用以當經由多工器3204自乘法器構件3203輸出值h(t-1) * z(t)時保存彼值之暫存器3207，及用以當經由多工器3204自乘法器構件3203輸出值h^(t) * (1-z(t))時保存彼值之暫存器3208。
儘管GRU單元3100包含多個集合之VMM陣列3101及激發函數區塊3102，但GRU單元3200僅包含一個集合之VMM陣列3201及激發函數區塊3202，其用於表示GRU單元3200之具體例中之多個層。GRU單元3200將需要相較於GRU單元3100較少的空間，此係因為GRU單元3200相比於GRU單元3100將需要1/3之空間用於VMM及激發函數區塊。
可進一步瞭解，利用GRU之系統通常將包含多個VMM陣列，其中之每一者需要由VMM陣列外部之某些電路區塊(諸如求和器及激發電路區塊以及高電壓產生區塊)提供的功能性。為每一VMM陣列提供單獨電路區塊將需要半導體構件內之大量空間且將略微低效。因此，下文所描繪之具體例嘗試最小化VMM陣列自身在外部所需之電路系統。
至VMM陣列之輸入可為類比層級、二進位層級、定時脈衝或數位位元，且輸出可為類比層級、二進位層級、定時脈衝或數位位元(在此情況下，需要輸出ADC將輸出類比層級電流或電壓轉換成數位位元)。
對於VMM陣列中之每一記憶體單元，每一權重w可由單個記憶體單元或差分單元或兩個混合記憶體單元(2個或更多個單元之平均值)實施。在差分單元情況下，需要兩個記憶體單元以將權重w實施為差分權重(w = w+ – w-)。在兩個混合記憶體單元中，需要兩個記憶體單元以將權重w實施為兩個單元之平均值。 用於VMM中之單元的精確調校之具體例
圖33描繪VMM系統3300之方塊圖。VMM系統3300包含VMM陣列3301、列解碼器3302、高電壓解碼器3303、行解碼器3304、位元線驅動器3305、輸入電路3306、輸出電路3307、控制邏輯3308，及偏壓產生器3309。VMM系統3300進一步包含高電壓產生區塊3310，其包含電荷泵3311、電荷泵調節器3312，及高電壓位準產生器3313。VMM系統3300進一步包含演算法控制器3314、類比電路系統3315、控制邏輯3316，及測試控制邏輯3317。下文描繪之系統及方法可實施於VMM系統3300中。
輸入電路3306可包括諸如DAC (數位至類比轉換器)、DPC (數位至脈衝轉換器)、AAC (類比至類比轉換器，諸如電流至電壓轉換器)、PAC (脈衝至類比層級轉換器)或任何其他類型之轉換器等電路。輸入電路3306可實施正規化、縮放函數或算術函數。輸入電路3306可對輸入實施溫度補償函數。輸入電路3306可實施激發函數，諸如ReLU或S型函數。
輸出電路3307可包括諸如ADC (類比至數位轉換器，以將神經元類比輸出轉換成數位位元)、AAC(類比至類比轉換器，諸如電流至電壓轉換器)、APC (類比至脈衝轉換器)或任何其他類型之轉換器等電路。輸出電路3307可實施激發函數，諸如ReLU或S型函數。輸出電路3307可對神經元輸出實施正規化、縮放函數或算術函數。輸出電路3307可對神經元輸出或陣列輸出(諸如位元線輸出)實施溫度補償函數，如下文所描述。
圖34描繪調校校正方法3400，其可藉由VMM系統3300中之演算法控制器3314執行。調校校正方法3400基於由單元輸出及單元原始目標產生之最終誤差產生自適應目標。該方法通常回應於接收到調校命令而開始(步驟3401)。用於選定單元或選定單元之群組之初始電流目標(用於程式化/驗證演算法) Itargetv(i)係使用預測性目標模型，諸如藉由使用函數或查找表來判定，且變數DeltaError被設定成0 (步驟3402)。若被使用，則目標函數將基於選定記憶體單元或單元群組之I-V程式曲線。目標函數亦取決於由陣列特性引起之各種變化，陣列特性諸如單元展現之程式干擾程度(其取決於扇區內之單元位址及單元層級，其中若單元展現相對較大干擾，則單元在禁止條件下經歷較多程式時間，其中具有較高電流之單元通常具有較大干擾)、單元間耦接，及各種類型之陣列雜訊。此等變化可經由程序、電壓、溫度(PVT)表徵於矽上。若被使用，則查找表可以相同方式表徵以模擬I-V曲線及各種變化。
接下來，對VMM中之所有單元執行軟抹除，這將所有單元抹除至中等弱抹除層級，使得每一單元將在讀取操作期間獲取例如大致3至5微安之電流(步驟3403)。舉例而言，藉由將遞增之抹除脈衝電壓施加至單元直至達到中等單元電流來執行軟抹除。接下來，對所有未用單元執行深度程式化操作(步驟3404)，以便達到＜pA電流位準。接著，執行基於誤差結果之目標調整(校正)。若DeltaError＞0，意謂單元在程式化時已發生超越(overshoot)，則將Itargetv(i+1)設定成Itarget + θ * DeltaError，其中θ例如為1或接近1之數字(步驟3405A)。
Itarget(i+1)亦可在適當誤差目標調整/校正之情況下基於先前Itarget(i)來調整。若DeltaError＜0，意謂單元在程式化時已發生不足(undershoot)，意謂單元電流尚未達到目標，則將Itargetv(i+1)設定成先前目標Itargetv(i) (步驟3405B)。
接下來，執行粗略及/或精細程式化及驗證操作(步驟3406)。可使用多個自適應粗略程式化方法以加速程式化，諸如藉由在執行精度(精細)程式化步驟之前以多個逐漸變小之粗略目標為目標。舉例而言，藉由精細(精度)遞增程式電壓脈衝或恆定程式定時脈衝進行自適應精度程式化。用於執行粗略程式化及精細程式化之系統及方法之實施例描繪於在2019年11月11日由與本申請案相同之受讓人申請且標題為「用於深度學習人工神經網路中之類比神經記憶體之精確程式化方法及裝置(Precise Programming Method and Apparatus for Analog Neural Memory in a Deep Learning Artificial Neural Network)」之美國臨時專利申請案第62/933,809號中，該美國臨時專利申請案以引用之方式併入本文中。
Icell量測於選定單元中(步驟3407)。舉例而言，單元電流可藉由安培計電路量測。舉例而言，單元電流可藉由ADC(類比至數位轉換器)電路量測，其中在此情況下，輸出由數位位元表示。舉例而言，單元電流可藉由電流至電壓轉換器(I至V)電路量測，其中在此情況下，輸出由類比電壓表示。計算DeltaError，其為Icell-Itarget，其表示所量測單元中之實際電流(Icell)與目標電流(Itarget)之間的差。若|DeltaError|＜DeltaMargin，則單元在特定容限(DeltaMargin)內已達成目標電流，且該方法結束(步驟3410)。|DeltaError|=abs(DeltaError)=DeltaError之絕對值。否則，該方法返回至步驟3403且再次依序執行步驟(步驟3410)。
圖35A及圖35B描繪調校校正方法3500，其可藉由VMM系統3300中之演算法控制器3314執行。參見圖35A，該方法開始(步驟3501)，這通常回應於接收到調校命令而進行。諸如藉由軟抹除方法抹除整個VMM陣列(步驟3502)。對所有未用單元執行深度程式化操作(步驟3503)，以使單元電流＜pA位準。使用粗略及/或精細程式化循環將VMM陣列中之所有單元程式化為中間值，諸如0.5至1.0微安(步驟3504)。用於執行粗略程式化及精細程式化之系統及方法之實施例描繪於在2019年11月11日由與本申請案相同之受讓人申請且標題為「用於深度學習人工神經網路中之類比神經記憶體之精確程式化方法及裝置(Precise Programming Method and Apparatus for Analog Neural Memory in a Deep Learning Artificial Neural Network)」之美國臨時專利申請案第62/933,809號中，該美國臨時專利申請案以引用之方式併入本文中。使用如上文所描述之函數或查找表為所使用單元設定預測性目標(步驟3505)。接下來，對VMM中之每一扇區執行扇區調校方法3507 (步驟3506)。扇區通常由陣列中之兩個或多於兩個相鄰列組成。
圖35B描繪自適應目標扇區調校方法3507。使用諸如以下之個別或組合程式化/驗證(P/V)方法將扇區中之所有單元程式化為最終所需值(例如，1 nA至50 nA)：(1)粗略/精細/恆定P/V循環；(2)CG+(僅CG增量)或EG+(僅EG增量)或互補CG+/EG-(CG增量及EG減量)；以及(3)首先最深程式化單元(諸如漸進性分組，意謂將單元分組成群組，首先程式化單元電流最低之群組)(步驟3508A)。接下來，判定是否Icell＜Itarget。若是，則方法繼續進行至步驟3509。若否，則方法重複步驟3508A。在步驟3509中，量測DeltaError，其等於所量測Icell - Itarget(i+1) (步驟3509)。判定是否|DeltaError|＜DeltaMargin (步驟3510)。若是，則進行該方法(步驟3511)。否則，執行目標調整。若DeltaError＞0，意謂單元在程式化時已發生超越，則藉由將新目標設定為Itarget + θ * DeltaError來調整目標，其中θ通常=1 (步驟3512A)。Itarget(i+1)亦可在適當誤差目標調整/校正之情況下基於先前Itarget(i)來調整。若DeltaError＜0，意謂單元在程式化時已發生不足，意謂單元尚未達到目標，則藉由保持先前目標來調整目標，意謂Itargetv(i+1) = Itargetv(i) (步驟3512B)。對扇區進行軟抹除(步驟3513)。將扇區中之所有單元程式化為中間值(步驟3514)，並返回至步驟3509。
典型神經網路可具有正權重w+及負權重w-且組合權重=w+ - w-。w+及w-各自藉由記憶體單元實施(分別為Iw+及Iw-)且組合權重(Iw = Iw+ - Iw-，電流減法)可在周邊電路層級處(諸如在陣列位元線輸出電路)處執行。因此，用於組合權重之權重調校具體例可包含同時調校w+單元及w-單元兩者，僅調校w+單元，或僅調校w-單元以作為一實施例，如表9中所示。使用先前相對於圖34/圖35A/圖35B所描繪之程式化/驗證及誤差目標調整方法來執行調校。驗證可僅對組合權重執行(例如，量測/讀取組合權重電流而非個別正w+單元電流或w-單元電流)、僅對w+單元電流執行，或僅對w-單元電流執行。
舉例而言，對於3 na之組合Iw，Iw+可為3 na且Iw-可為0 na；或Iw+可為13 na且Iw-可為10 na，意謂正權重Iw+及負權重Iw-兩者均非零(例如，其中零將表示深度程式化單元)。這在某些操作條件下可較佳，此係因為這將使得Iw+及Iw-兩者較不易受雜訊影響。 表9：權重調校方法
   Iw    Iw+ Iw- 描繪
原始目標 3 na    3 na 0 na 調校Iw+及Iw-
原始目標 -2 na    0 na 2 na 調校Iw+及Iw-
原始目標 3 na    13 na 10 na 調校Iw+及Iw-
                 
新目標 2 na    12 na 10 na 僅調校Iw+
新目標 2 na    11 na 9 na 調校Iw+及Iw-
                 
新目標 4 na    13 na 9 na 僅調校Iw-
新目標 4 na    12 na 8 na 調校Iw+及Iw-
                 
新目標 -2 na    8 na 10 na 調校Iw+及Iw-
新目標 -2 na    7 na 9 na 調校Iw+及Iw-
圖36A說明隨溫度變化(在作為實施例之次臨限區中)之資料行為(I-V曲線)，圖36B說明在VMM系統之操作期間由資料漂移形成之問題，且圖36C及圖36D描繪用於補償資料漂移及(關於圖36C)用於補償溫度變化之區塊。
圖36A描繪VMM系統之已知特性，其為隨著操作溫度的提高，VMM陣列中之任何給定之選定非揮發性記憶體單元中之感測電流在次臨限區中增大，在飽和區中減小，或一般在線性區中減小。
圖36B展示隨時間使用之陣列電流分佈(資料漂移)，並展示來自VMM陣列之共同輸出(其為來自VMM陣列中之所有位元線之電流之總和)隨操作時間使用向右移位(或向左移位，取決於所利用技術)，意謂總體共同輸出將隨VMM系統之壽命使用而漂移。此現象被稱為資料漂移，此係因為資料將由於使用條件而漂移並由於環境因素而劣化。
圖36C描繪位元線補償電路3600，其可包括將補償電流iCOMP 注入至位元線輸出電路3610之輸出以補償資料漂移。位元線補償電路3600可包括基於電阻器或電容器網路藉由縮放器電路對輸出進行按比例增大或按比例減小。位元線補償電路3600可包括基於其電阻器或電容器網路藉由移位器電路對輸出進行移位或偏移。
圖36D描繪資料漂移監測器3620，其偵測資料漂移之量。彼資訊接著用作至位元線補償電路3600之輸入，使得可選定適當位準之iCOMP 。
圖37描繪位元線補償電路3700，其為圖36中之位元線補償電路3600之具體例。位元線補償電路3700包含可調電流源3701及可調電流源3702，其共同產生iCOMP ，其中iCOMP 等於藉由可調電流源3701產生之電流減去藉由可調電流源3701產生之電流。
圖38描繪位元線補償電路3700，其為圖36中之位元線補償電路3600之具體例。位元線補償電路3800包含運算放大器3801、可調電阻器3802，及可調電阻器3803。運算放大器3801在其非反相端子上接收參考電壓VREF並在其反相端子上接收VINPUT ，其中VINPUT 為自圖36C中之位元線輸出電路3610接收到之電壓，並產生VOUTPUT 之輸出，其中VOUTPUT 為VINPUT 之經縮放版本以基於電阻器3803與3802之比率補償資料漂移。藉由組構電阻器3803及/或3802之值，VOUTPUT 可按比例增大或按比例減小。
圖39描繪位元線補償電路3900，其為圖36中之位元線補償電路3600之具體例。位元線補償電路3900包含運算放大器3901、電流源3902、開關3904，及可調積分輸出電容器3903。此處，電流源3902實際上為VMM陣列中之單條位元線或多條位元線之集合(諸如一條位元線用於求和正權重w+且一條位元線用於求和負權重w-)上之輸出電流。運算放大器3901在其非反相端子上接收參考電壓VREF且在其反相端子上接收VINPUT ，其中VINPUT 為自圖36C中之位元線輸出電路3610接收到之電壓。位元線補償電路3900用作積分器，其在可調積分時間內積分跨越電容器3903之電流Ineu以產生輸出電壓VOUTPUT ，其中VOUTPUT = Ineu*積分時間/C3903 ，其中C3903 為電容器3903之值。因此，輸出電壓VOUTPUT 與(位元線)輸出電流Ineu成比例、與積分時間成比例，且與電容器3903之電容成反比。位元線補償電路3900產生VOUTPUT 之輸出，其中VOUTPUT 之值基於電容器3903之組構值及/或積分時間經縮放以補償資料漂移。
圖40描繪位元線補償電路4000，其為圖36中之位元線補償電路3600之具體例。位元線補償電路4000包含具有M:N比率之電流鏡4010，意謂ICOMP = (M/N) * iINPUT 。電流鏡4010接收電流iINPUT 並鏡射彼電流且選擇地縮放彼電流以產生iCOMP 。因此，藉由組構M及/或N參數，iCOMP 可按比例增大或按比例減小。
圖41描繪位元線補償電路4100，其為圖36中之位元線補償電路3600之具體例。位元線補償電路4100包含運算放大器4101、可調縮放電阻器4102、可調移位電阻器4103，及可調電阻器4104。運算放大器4101在其非反相端子上接收參考電壓VREF 且在其反相端子上接收VIN 。回應於VINPUT 及Vshft而產生VIN ，其中VINPUT 為自圖36C中之位元線輸出電路3610接收到之電壓且Vshft為意欲在VINPUT 與VOUTPUT 之間實施移位之電壓。因此，VOUTPUT 為VINPUT 之經縮放及移位版本以補償資料漂移。
圖42描繪位元線補償電路4200，其為圖36中之位元線補償電路3600之具體例。位元線補償電路4200包含運算放大器4201、輸入電流源Ineu 4202、電流移位器4203、開關4205及4206，及可調積分輸出電容器4204。此處，電流源4202實際上為VMM陣列中之單條位元線或多條位元線上之輸出電流Ineu。運算放大器4201在其非反相端子上接收參考電壓VREF且在其反相端子上接收IIN ，其中IIN 為Ineu與藉由電流移位器4203輸出之電流的總和，並產生VOUTPUT 之輸出，其中VOUTPUT 經縮放(基於電容器4204)及移位(基於Ishifter 4203)以補償資料漂移。
圖43至圖48描繪各種電路，其可用於在程式化或讀取操作期間提供W值以程式化或讀取至每一選定單元中。
圖43描繪神經元輸出電路4300，其包含共同產生IOUT 之可調電流源4301及可調電流源4302，其中IOUT 等於藉由可調電流源4301產生之電流Iw+減去藉由可調電流源4302產生之電流Iw-。可調電流Iw+ 4301為實施正權重之單元電流或神經元電流(諸如位元線電流)之經縮放電流。可調電流Iw- 4302為實施負權重之單元電流或神經元電流(諸如位元線電流)之經縮放電流。諸如藉由M:N比率電流鏡射電路進行電流縮放，Iout = (M/N) * Iin。
圖44描繪神經元輸出電路4400，其包含可調電容器4401、控制電晶體4405、開關4402、開關4403，及可調電流源4404 Iw+，該可調電流源為諸如藉由M:N電流鏡射電路之單元電流或(位元線)神經元電流之經縮放輸出電流。舉例而言，電晶體4405用於將固定偏壓電壓施加於電流4404上。電路4404產生VOUT ，其中VOUT 與電容器4401成反比、與可調積分時間(開關4403閉合且開關4402打開之時間)成比例且與藉由可調電流源4404產生之電流Iw+成比例。VOUT 等於V+ - ((Iw+ *積分時間)/C4401 )，其中C4401 為電容器4401之值。電容器4401之正端V+連接至正供應電壓且電容器4401之負端V-連接至輸出電壓VOUT 。
圖45描繪神經元電路4500，其包含電容器4401及可調電流源4502，該可調電流源為諸如藉由M:N電流鏡之單元電流或(位元線)神經元電流之經縮放電流。電路4500產生VOUT ，其中VOUT 與電容器4401成反比、與可調積分時間(開關4501打開之時間)成比例且與藉由可調電流源4502產生之電流Iwi成比例。電容器4401在其完成積分電流Iw+之操作之後自神經元輸出電路44重複使用。接著，正端及負端(V+及V-)在神經元輸出電路45中交換，其中正端連接至輸出電壓VOUT ，其藉由電流Iw-去積分。負端藉由箝位電路(未展示)保持在先前電壓值下。實際上，輸出電路44用於正權重實施且電路45用於負權重實施，其中電容器4401上之最終電荷有效地表示組合權重(Qw = Qw+ - Qw-)。
圖46描繪神經元電路4600，其包含可調電容器4601、開關4602、控制電晶體4604，及可調電流源4603。電路4600產生VOUT ，其中VOUT 與電容器4601成反比、與可調積分時間(開關4602打開之時間)成比例，且與藉由可調電流源4603產生之電流Iw-成比例。舉例而言，電容器4601之負端V-等於接地。舉例而言，電容器4601之正端V+最初在積分電流Iw-之前經預先充電至正電壓。神經元電路4600可替代神經元電路4500以及神經元電路4400使用以實施組合權重(Qw = Qw+ - Qw-)。
圖47描繪神經元電路4700，其包含運算放大器4703及4706；可調電流源Iw+ 4701及Iw- 4702；以及可調電阻器4704、4705及4707。神經元電路4700產生VOUT ，其等於R4707 * (Iw+ - Iw-)。可調電阻器4707實施輸出之縮放。可調電流源Iw+ 4701及Iw- 4702亦諸如藉由M:N比率電流鏡射電路實施輸出之縮放(Iout = (M/N) * Iin)。
圖48描繪神經元電路4800，其包含運算放大器4803及4806；開關4808及4809；可調電流源Iw- 4802及Iw+ 4801；可調電容器4804、4805及4807。神經元電路4800產生VOUT ，其與(Iw+ - Iw-)成比例、與積分時間(開關4808及4809打開之時間)成比例，且與電容器4807之電容成反比。可調電容器4807實施輸出之縮放。可調電流源Iw+ 4801及Iw- 4802亦諸如藉由M:N比率電流鏡射電路實施輸出之縮放(Iout = (M/N) * Iin)。積分時間亦可調整輸出縮放。
圖49A、圖49B及圖49C描繪諸如圖33中之輸出電路3307等輸出電路之方塊圖。
在圖49A中，輸出電路4901包含ADC電路4911，其用於直接數位化類比神經元輸出4910以提供數位輸出位元4912。
在圖49B中，輸出電路4902包含神經元輸出電路4921及ADC 4911。神經元輸出電路4921接收神經元輸出4920並在由ADC電路4911數位化之前對其進行塑形以產生輸出4912。神經元輸出電路4921可用於正規化、縮放、移位、映射、算術運算、激發及/或溫度補償，諸如先前所描述。ADC電路可為串聯(傾斜或斜坡或計數)ADC、SAR ADC、管線ADC、積分三角ADC，或任何類型之ADC。
在圖49C中，輸出電路包含神經元輸出電路4921，其接收神經元輸出4930，且轉換器電路4931用於將來自神經元輸出電路4921之輸出轉換成輸出4932。轉換器4931可包含ADC、AAC (類比至類比轉換器，諸如電流至電壓轉換器)、APC (類比至脈衝轉換器)，或任何其他類型之轉換器。ADC 4911或轉換器4931可用於藉由例如位元映射(例如，量化)或剪輯(例如，剪輯ReLU)實施激發函數。ADC 4911及轉換器4931可諸如出於較低或較高精確度(例如，較低或較高位元數)、較低或較高效能(例如，較慢或較快速度)等而可組構。
用於縮放及移位之另一具體例係藉由組構用於將陣列(位元線)輸出轉換成諸如具有較低或較高位元精確度之數位位元的ADC(類比至數位)轉換電路(諸如串聯ADC、SAR ADC、管線ADC、斜坡ADC等)且接著根據特定函數(例如，線性或非線性、壓縮、非線性激發等)諸如經由正規化(例如，12位元至8位元)、移位或重新映射來操控數位輸出位元。ADC轉換電路之實施例描繪於在2019年11月11日由與本申請案相同之受讓人提交且標題為「用於深度學習人工神經網路中之類比神經記憶體之精確程式化方法及裝置(Precise Programming Method and Apparatus for Analog Neural Memory in a Deep Learning Artificial Neural Network)」之美國臨時專利申請案第62/933,809號中，該美國臨時專利申請案以引用之方式併入本文中。
表10描繪執行讀取、抹除及程式化操作之替代方法： 表10：快閃記憶體單元之操作
   SL BL WL CG EG P-Sub
讀取 0 0.5 1 0 0 0
抹除 0 0 0 0/-8 V 10-12 V/+8 V 0
程式化1 0-5 V 0 0 8 V -10至-12 V 0
-                  
程式化2 0 0 0 8 V 0-5 V -10 V
讀取及抹除操作類似於先前表格。然而，用於程式化之兩種方法藉由富雷-諾特海姆(FN)穿隧機構實施。
用於縮放輸入之具體例可諸如藉由一次啟用VMM之某一數目個列來進行，接著將結果組合在一起。
另一具體例為縮放輸入電壓，並適當地重新縮放輸出以供正規化。
用於縮放脈衝寬度調變輸入之另一具體例係藉由調變脈衝寬度之定時。此技術之實施例描繪於2019年6月21日由與本申請案相同之受讓人提交且標題為「用於深度學習人工神經網路中之類比神經記憶體之可組構輸入區塊及輸出區塊及實體佈局(Configurable Input Blocks and Output Blocks and Physical Layout for Analog Neural Memory in Deep Learning Artificial Neural Network)」之美國專利申請案第16/449,201號中，該美國專利申請案以引用之方式併入本文中。
用於縮放輸入之另一具體例係藉由例如針對8位元輸入IN7:0一次一個地啟用輸入二進位位元，分別按依序次序評估IN0、IN1、…、IN7，接著在適當二進位位元加權之情況下將輸出結果組合在一起。此技術之實施例描繪於2019年6月21日由與本申請案相同之受讓人提交且標題為「用於深度學習人工神經網路中之類比神經記憶體之可組構輸入區塊及輸出區塊及實體佈局(Configurable Input Blocks and Output Blocks and Physical Layout for Analog Neural Memory in Deep Learning Artificial Neural Network)」之美國專利申請案第16/449,201號中，該美國專利申請案以引用之方式併入本文中。
選擇地，在上文所描繪之具體例中，出於驗證或讀取電流的目的，量測單元電流可為取平均值或進行多次量測，例如8至32次，以降低雜訊(諸如RTN或任何隨機雜訊)之影響及/或偵測有缺陷且需要由冗餘位元替代之任何離群值位元。
應注意，如本文中所使用，術語「在…上方」及「在…上」兩者包括「直接在…上」(其間未設置有中間材料、元件或空間)及「間接地在…上」(其間設置有中間材料、元件或空間)。同樣地，術語「相鄰」包括「直接相鄰」(其間未設置有中間材料、元件或空間)及「間接相鄰」(其間設置有中間材料、元件或空間)，「安裝至」包括「直接安裝至」(其間未設置有中間材料、元件或空間)及「間接安裝至」(其間設置有中間材料、元件或空間)，且「電耦接」包括「直接電耦接至」(其間無將元件電連接在一起的中間材料或元件)及「間接電耦接至」(其間具有將元件電連接在一起的中間材料或元件)。舉例而言，「在基板上方」形成元件可包括直接在基板上形成元件而其間無中間材料/元件，以及間接地在基板上形成元件而其間具有一或多種中間材料/元件。
12:半導體基板 14:源極區 16:汲極區 18:通道區 20:浮動閘極 22:字線端子/選擇閘極/控制閘極端子 24:位元線端子 28:控制閘極(CG)端子 30:抹除閘極 31:數位至類比轉換器 32,32a,32b,32c,32d,32e,3300:向量矩陣乘法(VMM)系統 33:VMM陣列/非揮發性記憶體單元陣列 34:抹除閘極及字線閘極解碼器 35:控制閘極解碼器 36:位元線解碼器 37:源極線解碼器 38:差分求和器 39:激發函數電路 210,310,510:記憶體單元 410:四閘極記憶體單元 610:三閘極記憶體單元 710:堆疊閘極記憶體單元 1100,1200,1300,1400,1500,1600,1700,1800,1900,2000,2100, 2200,2300,2400:神經元VMM陣列 1101,1203,1303,1403,1503:非揮發性記憶體單元之記憶體陣列 1102:非揮發性參考記憶體單元之參考陣列 1103:控制閘極線 1104:抹除閘極線 1201,1301,1401,1501:第一非揮發性參考記憶體單元之參考陣列 1202,1302,1402,1502:第二非揮發性參考記憶體單元之參考陣列 1214,1412:二極體連接之貫穿多工器 1404:串疊電晶體 1405,2809,2810,3204:多工器 1514:二極體連接之參考單元貫穿多工器 2500:長短期記憶體(LSTM) 2501,2502,2503,2504,2901,2902,2903,2904:單元 2600,2700,2800:LSTM單元 2601,2602,2603,3001,3002:S型函數構件 2604,2605,3003:雙曲正切構件 2606,2607,2608,2803,3004,3005,3006,3203:乘法器構件 2609,2808,3007,3205:加法構件 2701,2801,3101,3201,3301:VMM陣列 2702,2802,3102,3202:激發電路區塊/激發函數區塊 2804,2805,2806,2807,3206,3207,3208:暫存器 2900:閘控循環單元(GRU) 2901-1-2901-N:位元線控制閘極 3000,3100,3200:GRU單元 3008,3209:互補構件 3302:列解碼器 3303:高電壓解碼器 3304:行解碼器 3305:位元線驅動器 3306:輸入電路 3307:輸出電路 3308,3316:控制邏輯 3309:偏壓產生器 3310:高電壓產生區塊 3311:電荷泵 3312:電荷泵調節器 3313:高電壓位準產生器 3314:演算法控制器 3315:類比電路系統 3317:測試控制邏輯 3400,3500:調校校正方法 3401,3402,3403,3404,3405A,3405B,3406A,3406B,3407,3408, 3409,3410,3501,3502,3503,3504,3505,3506,3508A,3508B,3509, 3510,3511,3512A,3512B,3513,3514:步驟 3507:扇區調校方法 3600,3700,3800,3900,4000,4100,4200:位元線補償電路 3610:位元線輸出電路 3620:資料漂移監測器 3701,3702,4301,4302,4404,4502,4603,4701,4702,4801,4802:可調電流源 3801,3901,4101,4201,4703,4706,4803,4806:運算放大器 3802,3803,4104,4704,4705,4707:可調電阻器 3902:電流源 3903,4204:可調積分輸出電容器 3904,4205,4206,4402,4403,4501,4602,4808,4809:開關 4010:電流鏡 4102:可調縮放電阻器 4103:可調移位電阻器 4202:輸入電流源 4203:電流移位器 4300,4400:神經元輸出電路 4401,4601,4804,4805,4807:可調電容器 4405,4604:控制電晶體 4500,4600,4700,4800:神經元電路 4901,4902:輸出電路 4910:類比神經元輸出 4911:ADC電路 4912,4932:輸出 4920,4930:神經元輸出 4921:神經元輸出電路 4931:轉換器 BL0-BLN,BL0-BLN:位元線 BLR0,BLR1,BLR2,BLR3:端子 c0,c1,c2:單元狀態向量 C1:特徵圖層 C2,C3,S1,S2:層 CB1:第一突觸 CB2,CB3,CB4:突觸 CG0,CG1,CG2,CG3,CG0 -CGN:控制閘極CG線/控制閘極電壓 EG0,EG1,EGR0,EGR1:抹除閘極EG線 h0,h1,h2,h3:輸出向量 P1,P2:激發函數 S0:輸入層 S3:輸出層 SL0,SL1,SL0-SLN:源極線 WL,WL0,WL1,WL2,WL3,WLA0,WLB0,WLA1,WLB1,WLA2, WLB2,WLA3,WLB3,WL0-WLM:字線 x0,x1,x2,x3:輸入向量
圖1為說明先前技術人工神經網路之圖。
圖2描繪先前技術分離閘式快閃記憶體單元。
圖3描繪另一先前技術分離閘式快閃記憶體單元。
圖4描繪另一先前技術分離閘式快閃記憶體單元。
圖5描繪另一先前技術分離閘式快閃記憶體單元。
圖6描繪另一先前技術分離閘式快閃記憶體單元。
圖7描繪先前技術堆疊閘極快閃記憶體單元。
圖8為說明利用一或多個VMM陣列之例示性人工神經網路之不同層級的圖。
圖9為說明包含VMM陣列之VMM系統及其他電路系統之方塊圖。
圖10為說明利用一或多個VMM系統之例示性人工神經網路的方塊圖。
圖11描繪VMM陣列之另一具體例。
圖12描繪VMM陣列之另一具體例。
圖13描繪VMM陣列之另一具體例。
圖14描繪VMM陣列之另一具體例。
圖15描繪VMM陣列之另一具體例。
圖16描繪VMM陣列之另一具體例。
圖17描繪VMM陣列之另一具體例。
圖18描繪VMM陣列之另一具體例。
圖19描繪VMM陣列之另一具體例。
圖20描繪VMM陣列之另一具體例。
圖21描繪VMM陣列之另一具體例。
圖22描繪VMM陣列之另一具體例。
圖23描繪VMM陣列之另一具體例。
圖24描繪VMM陣列之另一具體例。
圖25描繪先前技術長短期記憶體系統。
圖26描繪用於長短期記憶體系統中之例示性單元。
圖27描繪圖26的例示性單元之具體例。
圖28描繪圖26的例示性單元之另一具體例。
圖29描繪先前技術閘控循環單元系統。
圖30描繪用於閘控循環單元系統中之例示性單元。
圖31描繪圖30之例示性單元的具體例。
圖32描繪圖30的例示性單元之另一具體例。
圖33描繪VMM系統。
圖34描繪調校校正方法。
圖35A描繪調校校正方法。
圖35B描繪扇區調校校正方法。
圖36A說明溫度對儲存於單元中之值的效應。
圖36B說明在VMM系統之操作期間由資料漂移形成之問題。
圖36C描繪用於補償資料漂移之區塊。
圖36D描繪資料漂移監測器。
圖37描繪位元線補償電路。
圖38描繪另一位元線補償電路。
圖39描繪另一位元線補償電路。
圖40描繪另一位元線補償電路。
圖41描繪另一位元線補償電路。
圖42描繪另一位元線補償電路。
圖43描繪神經元電路。
圖44描繪另一神經元電路。
圖45描繪另一神經元電路。
圖46描繪另一神經元電路。
圖47描繪另一神經元電路。
圖48描繪另一神經元電路。
圖49A描繪輸出電路之方塊圖。
圖49B描繪另一輸出電路之方塊圖。
圖49C描繪另一輸出電路之方塊圖。
C1:特徵圖層
CB1:第一突觸
CB2:突觸
CB3:突觸
CB4:突觸
C2:層
C3:層
P1:激發函數
P2:激發函數
S0:輸入層
S1:層
S2:層
S3:輸出層

Claims (5)

  1. 一種調校非揮發性記憶體單元之一向量矩陣乘法陣列中之一選定非揮發性記憶體單元之方法，該方法包含：(i)針對該選定非揮發性記憶體單元設定一初始電流目標；(ii)對該向量矩陣乘法陣列中之所有非揮發性記憶體單元執行一軟抹除至中等弱抹除層級；(iii)對該選定記憶體單元執行一粗略程式化操作；(iv)對該選定記憶體單元執行一精細程式化操作；(v)對該選定記憶體單元執行一讀取操作並在該讀取操作期間判定由該選定記憶體單元所獲取之一電流；(vi)基於該所判定電流與該初始電流目標之間的差計算一輸出誤差；以及重複步驟(i)、(ii)、(iii)、(iv)、(v)及(vi)直至該輸出誤差小於一預定臨限值。
  2. 如請求項1之方法，其中，該初始電流目標係使用一數學函數導出。
  3. 如請求項1之方法，其中，該初始電流目標係自一查找表導出。
  4. 如請求項1之方法，其中，該粗略程式化及該精細程式化係使用富爾-諾罕穿隧(Fowler-Nordheim tunneling)。
  5. 如請求項1之方法，其中，該粗略程式化及該精細程式化係使用源極側注入。
TW109143997A 2020-01-03 2020-12-14 調校非揮發性記憶體單元之向量矩陣乘法陣列中之選定非揮發性記憶體單元之方法 TWI785435B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202062957013P 2020-01-03 2020-01-03
US62/957,013 2020-01-03
US16/829,757 2020-03-25
US16/829,757 US11636322B2 (en) 2020-01-03 2020-03-25 Precise data tuning method and apparatus for analog neural memory in an artificial neural network
WOPCT/US20/40755 2020-07-02
PCT/US2020/040755 WO2021137894A1 (en) 2020-01-03 2020-07-02 Precise data tuning method and apparatus for analog neural memory in an artificial neural network

Publications (2)

Publication Number Publication Date
TW202129552A TW202129552A (zh) 2021-08-01
TWI785435B true TWI785435B (zh) 2022-12-01

Family

ID=76654025

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109143998A TWI815065B (zh) 2020-01-03 2020-12-14 在向量矩陣乘法陣列之讀取操作期間補償漂移誤差之電路及方法
TW109143997A TWI785435B (zh) 2020-01-03 2020-12-14 調校非揮發性記憶體單元之向量矩陣乘法陣列中之選定非揮發性記憶體單元之方法
TW111140771A TWI799355B (zh) 2020-01-03 2020-12-14 精確資料調校方法及用於人工神經網路中之類比神經記憶體之裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109143998A TWI815065B (zh) 2020-01-03 2020-12-14 在向量矩陣乘法陣列之讀取操作期間補償漂移誤差之電路及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111140771A TWI799355B (zh) 2020-01-03 2020-12-14 精確資料調校方法及用於人工神經網路中之類比神經記憶體之裝置

Country Status (7)

Country Link
US (3) US11636322B2 (zh)
EP (2) EP4085461B1 (zh)
JP (3) JP7404542B2 (zh)
KR (2) KR20220104004A (zh)
CN (2) CN114930458A (zh)
TW (3) TWI815065B (zh)
WO (2) WO2021137894A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11475946B2 (en) * 2020-01-16 2022-10-18 International Business Machines Corporation Synapse weight update compensation
US11532354B2 (en) * 2020-03-22 2022-12-20 Silicon Storage Technology, Inc. Precision tuning of a page or word of non-volatile memory cells and associated high voltage circuits for an analog neural memory array in an artificial neural network
US11514326B2 (en) * 2020-06-18 2022-11-29 International Business Machines Corporation Drift regularization to counteract variation in drift coefficients for analog accelerators
US11335401B1 (en) * 2021-01-28 2022-05-17 National Tsing Hua University Memory unit with multiple word lines for nonvolatile computing-in-memory applications and current calibrating method thereof
CN113392591B (zh) * 2021-07-12 2022-04-19 哈尔滨工程大学 一种基于硅微结构分析的mems加速度计温漂误差估计方法
JP7209068B1 (ja) * 2021-10-19 2023-01-19 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11935603B2 (en) * 2021-11-04 2024-03-19 Infineon Technologies LLC Erase power loss indicator (EPLI) implementation in flash memory device
US11942144B2 (en) 2022-01-24 2024-03-26 Stmicroelectronics S.R.L. In-memory computation system with drift compensation circuit
TWI833192B (zh) * 2022-03-31 2024-02-21 國立陽明交通大學 電漿放電電流分類系統及方法
US20230325650A1 (en) * 2022-04-07 2023-10-12 Silicon Storage Technology, Inc. Vector-by-matrix-multiplication array utilizing analog outputs
WO2023196000A1 (en) * 2022-04-07 2023-10-12 Silicon Storage Technology, Inc. Vector-by-matrix-multiplication array utilizing analog inputs
US11894052B2 (en) 2022-04-12 2024-02-06 Stmicroelectronics S.R.L. Compensated analog computation for an in-memory computation system
EP4390934A1 (en) * 2022-12-23 2024-06-26 STMicroelectronics S.r.l. In-memory computation device having improved drift compensation
WO2024162979A1 (en) 2023-02-02 2024-08-08 Silicon Storage Technology, Inc. Current-to-voltage converter comprising common mode circuit
WO2024172829A1 (en) 2023-02-16 2024-08-22 Silicon Storage Technology, Inc. Output block for a vector-by-matrix multiplication array of non-volatile memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190164617A1 (en) * 2017-11-29 2019-05-30 Silicon Storage Technology, Inc. High Precision And Highly Efficient Tuning Mechanisms And Algorithms For Analog Neuromorphic Memory In Artificial Neural Networks
TW201939516A (zh) * 2018-03-14 2019-10-01 美商超捷公司 用於程式化深度學習人工類神經網路中的類比神經記憶體之方法及設備
CN209657299U (zh) * 2019-05-16 2019-11-19 北京知存科技有限公司 模拟向量-矩阵乘法运算电路以及芯片

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
JPH08249893A (ja) * 1995-03-07 1996-09-27 Toshiba Corp 半導体記憶装置
US6710670B2 (en) 2001-01-26 2004-03-23 True Circuits, Inc. Self-biasing phase-locking loop system
US6639852B2 (en) 2002-01-07 2003-10-28 Faraday Technology Corp. Sensing apparatus for a ROM memory device
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
JP2006114078A (ja) 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US7193898B2 (en) * 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
EP1865398A1 (en) 2006-06-07 2007-12-12 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH A temperature-compensated current generator, for instance for 1-10V interfaces
US7551028B1 (en) 2006-12-11 2009-06-23 Marvell International Ltd. Signal generators for current-mode three-level digital amplifiers
KR100843144B1 (ko) * 2006-12-20 2008-07-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR100891005B1 (ko) 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
KR20100074667A (ko) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 플래시 메모리 장치의 동작 방법
US7928784B2 (en) 2009-06-26 2011-04-19 Texas Instruments Incorporated Method and apparatus to improve and control the propagation delay in a current slewing circuit
TWI375224B (en) * 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
US8779777B2 (en) 2010-06-04 2014-07-15 Linear Technology Corporation Dynamic compensation of aging drift in current sense resistor
US9490023B2 (en) * 2014-03-19 2016-11-08 Apple Inc. Mitigation of retention drift in charge-trap non-volatile memory
JP6833873B2 (ja) 2016-05-17 2021-02-24 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 不揮発性メモリアレイを使用したディープラーニングニューラルネットワーク分類器
US10346740B2 (en) 2016-06-01 2019-07-09 Kla-Tencor Corp. Systems and methods incorporating a neural network and a forward physical model for semiconductor applications
US10340010B2 (en) * 2016-08-16 2019-07-02 Silicon Storage Technology, Inc. Method and apparatus for configuring array columns and rows for accessing flash memory cells
WO2018144957A1 (en) * 2017-02-04 2018-08-09 Monolithic 3D Inc. 3d semiconductor device and structure
KR102532204B1 (ko) 2017-09-15 2023-05-16 삼성전자 주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
US10510393B2 (en) * 2017-09-15 2019-12-17 Samsung Electronics Co., Ltd Resistive memory device including reference cell and operating method thereof
US10504587B2 (en) * 2017-12-20 2019-12-10 Intel Corporation Method and system for compensating for floating gate-to-floating gate (fg-fg) interference in flash memory cell read operations
US10475510B2 (en) * 2017-12-21 2019-11-12 Macronix International Co., Ltd. Leakage compensation read method for memory device
EP3743857A4 (en) * 2018-01-23 2021-12-29 Anaflash Inc. Neural network circuits having non-volatile synapse arrays
US10446246B2 (en) 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
US10522226B2 (en) * 2018-05-01 2019-12-31 Silicon Storage Technology, Inc. Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
KR102504836B1 (ko) * 2018-06-15 2023-02-28 삼성전자 주식회사 보상 회로를 구비하는 저항성 메모리 장치
US10643119B2 (en) 2018-07-24 2020-05-05 Sandisk Technologies Llc Differential non-volatile memory cell for artificial neural network
CN110189788A (zh) * 2019-04-24 2019-08-30 深圳市金泰克半导体有限公司 闪存的读电压确定方法、装置、计算机设备和存储介质
US20200364583A1 (en) 2019-05-14 2020-11-19 Robert D. Pedersen Iot sensor network artificial intelligence warning, control and monitoring systems and methods
US11507816B2 (en) * 2019-09-19 2022-11-22 Silicon Storage Technology, Inc. Precision tuning for the programming of analog neural memory in a deep learning artificial neural network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190164617A1 (en) * 2017-11-29 2019-05-30 Silicon Storage Technology, Inc. High Precision And Highly Efficient Tuning Mechanisms And Algorithms For Analog Neuromorphic Memory In Artificial Neural Networks
TW201939516A (zh) * 2018-03-14 2019-10-01 美商超捷公司 用於程式化深度學習人工類神經網路中的類比神經記憶體之方法及設備
CN209657299U (zh) * 2019-05-16 2019-11-19 北京知存科技有限公司 模拟向量-矩阵乘法运算电路以及芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
期刊 Bayat, F. Merrikh, et al. "Model-based high-precision tuning of NOR flash memory cells for analog computing applications." 2016 74th Annual Device Research Conference (DRC). IEEE, 2016.; *
期刊 Guo, Xinjie. Mixed signal neurocomputing based on floating-gate memories. University of California, Santa Barbara, 2017. *

Also Published As

Publication number Publication date
JP2023509636A (ja) 2023-03-09
TWI815065B (zh) 2023-09-11
JP7404542B2 (ja) 2023-12-25
EP4085461B1 (en) 2024-04-10
US11847556B2 (en) 2023-12-19
EP4085464A1 (en) 2022-11-09
CN114902339A (zh) 2022-08-12
KR20220104005A (ko) 2022-07-25
TWI799355B (zh) 2023-04-11
KR20220104004A (ko) 2022-07-25
TW202129552A (zh) 2021-08-01
WO2021137900A1 (en) 2021-07-08
EP4085461A1 (en) 2022-11-09
TW202309789A (zh) 2023-03-01
WO2021137894A1 (en) 2021-07-08
US20210209457A1 (en) 2021-07-08
CN114930458A (zh) 2022-08-19
TW202134910A (zh) 2021-09-16
US12056601B2 (en) 2024-08-06
US20210209456A1 (en) 2021-07-08
JP7329151B2 (ja) 2023-08-17
JP2023509635A (ja) 2023-03-09
JP2024028955A (ja) 2024-03-05
US20220374699A1 (en) 2022-11-24
US11636322B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
TWI785435B (zh) 調校非揮發性記憶體單元之向量矩陣乘法陣列中之選定非揮發性記憶體單元之方法
TWI759062B (zh) 深度學習人工神經網路中類比神經記憶體單元的超精確調節
JP7153802B2 (ja) 深層学習人工ニューラルネットワークのアナログニューラルメモリにおいて不揮発性メモリセルのプログラミング動作中に格納された値を検証するためのアルゴリズム及び回路
JP2024502798A (ja) 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリ用のデジタル出力機構
TWI809663B (zh) 用於人工神經網路中之類比神經記憶體之精確資料調校方法及裝置
US20210209458A1 (en) Precise data tuning method and apparatus for analog neural memory in an artificial neural network
US12124944B2 (en) Precise data tuning method and apparatus for analog neural memory in an artificial neural network
US20240120009A1 (en) Programming of a Selected Non-volatile Memory Cell by Changing Programming Pulse Characteristics
TW202437707A (zh) 包括共模電路的電流至電壓轉換器
TW202324211A (zh) 可配置為以類比形式或數位形式儲存神經記憶體權重資料的混合記憶體系統
KR20240141782A (ko) 아날로그 입력을 활용한 벡터와 행렬 간 승산 어레이
KR20240148895A (ko) 아날로그 출력을 활용한 벡터와 행렬 간 승산 어레이
KR20240137066A (ko) I-v 기울기 구성을 위한 기준 어레이를 포함하는 인공 신경망
WO2024162979A1 (en) Current-to-voltage converter comprising common mode circuit