TWI784808B - 觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置 - Google Patents

觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置 Download PDF

Info

Publication number
TWI784808B
TWI784808B TW110143489A TW110143489A TWI784808B TW I784808 B TWI784808 B TW I784808B TW 110143489 A TW110143489 A TW 110143489A TW 110143489 A TW110143489 A TW 110143489A TW I784808 B TWI784808 B TW I784808B
Authority
TW
Taiwan
Prior art keywords
output
pin
clock
input
signal input
Prior art date
Application number
TW110143489A
Other languages
English (en)
Other versions
TW202321883A (zh
Inventor
蘇芳毅
Original Assignee
敦泰電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 敦泰電子股份有限公司 filed Critical 敦泰電子股份有限公司
Priority to TW110143489A priority Critical patent/TWI784808B/zh
Application granted granted Critical
Publication of TWI784808B publication Critical patent/TWI784808B/zh
Publication of TW202321883A publication Critical patent/TW202321883A/zh

Links

Images

Abstract

一種觸控顯示檢測晶片串聯同步裝置包括一主檢測晶片以及一從檢測晶片。主檢測晶片包括一第一鎖相迴路連接至一第一時鐘信號輸入引腳；一第一除頻器連接至第一鎖相迴路的輸出；以及一第一同步暫存器連接至第一除頻器的輸出、及一第一啟動信號輸入引腳。從檢測晶片包括一第二鎖相迴路連接至一第二時鐘信號輸入引腳；一第二除頻器連接至第二鎖相迴路的輸出；以及一第二暫存器連接至第二除頻器的輸出、及一第二啟動信號輸入引腳。

Description

觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置
本發明係關於觸控顯示檢測的技術領域，尤指一種觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置。
在已知的專利文獻中，如中華民國專利號TW I721580的觸控式螢幕檢測晶片組合及終端設備中，已揭露將串聯之主檢測晶片及從檢測芯晶片應用在觸控式螢幕，如圖1所示習知觸控式螢幕檢測的示意圖，其中，主檢測晶片1及從檢測晶片2皆為相同規格的晶片，其利用主(Master)/從(Slave)配置選擇去扮演不同角色，例如，當晶片1,2的M/S引腳為電源電位時，此晶片1,2是配置為主檢測晶片1，而當晶片1,2的M/S引腳為接地電位時，則此晶片是配置為從檢測晶片2。此外，由於一觸控式螢幕5是由兩各別的晶片1,2所檢測，所以主檢測晶片1及從檢測晶片2需藉由時鐘信號(CLK)與啟動信號(Start)溝通，來達成同時啟動檢測觸控式螢幕5之狀態。
為了達成主檢測晶片1及從檢測晶片2之間的同步，如圖1所示，主檢測晶片1分別將時鐘信號及啟動信號經由設置於印刷電路軟板(FPC)上的導線12,11及導線22,21發送給主檢測晶片1和從檢 測晶片2，且在主檢測晶片1和從檢測晶片2中分別設置有鎖相迴路PLL來提供升頻之功能，用於將主檢測晶片1和從檢測晶片2各自接收到的低速的時鐘信號進行頻率提升，而使得主檢測晶片1和從檢測晶片2可分別以提升後頻率作為系統時脈來驅動各自的微控制器MCU以進行觸控檢測。
圖2A顯示前述習知觸控式螢幕檢測的一時序圖，其中，Main_clk_m為主檢測晶片1的鎖相迴路輸出的系統時脈，Main_clk_s為從檢測晶片2的鎖相迴路輸出的系統時脈，Scan_start_m為主檢測晶片1的啟動信號，Scan_start_s為從檢測晶片2的啟動信號，如圖2A之虛線箭頭201,202所示，當系統時脈Main_clk_m與Main_clk_s的上升緣(rising edge)或下降緣(falling edge)可穩定且正確敲擊並讀取啟動信號Scan_start_m與Scan_start_s，則系統處於同步狀態。
然而，在實際的應用中，基於導線21、11本身材質及線寬存在之誤差、印刷電路軟板負載之變異、及主、從檢測晶片1,2內的鎖相迴路PLL的相位延遲的差異，導致了主檢測晶片1的系統時脈Main_clk_m、從檢測晶片2的系統時脈Main_clk_s、主檢測晶片1的啟動信號Scan_start_m、從檢測晶片2的啟動信號Scan_start_s之間的相位關係的不可預測。參照圖2B顯示前述習知觸控式螢幕檢測的另一時序圖，其說明系統時脈Main_clk_m與Main_clk_s的上升緣或下降緣無法穩定且正確敲擊並讀取啟動信號Scan_start_m與Scan_start_s，因而導致系統時脈及啟動信號的抖動，造成系統處於不同步狀態。其中，如圖2B所示，波形的實線表示原本(圖2A)的時序，而波形的虛線則為抖動之主檢測晶片1的系統時脈Main_clk_m、從檢測晶片2的系統時脈Main_clk_s、主檢測晶片1的啟動信號 Scan_start_m、及從檢測晶片2的啟動信號Scan_start_s，當中，主檢測晶片1的系統時脈Main_clk_m的上升緣可能因抖動而提早(如虛線上升緣203所示)，而主檢測晶片1的啟動信號Scan_start_m則因抖動而延遲上升(如虛線上升緣204所示)，導致主檢測晶片1的系統時脈Main_clk_m無法正確敲擊主檢測晶片1的啟動信號Scan_start_m(如虛線箭頭205所示)，而是要等到下一個系統時脈Main_clk_m的上升緣才能正確敲擊啟動信號Scan_start_m(如虛線箭頭206所示)，然而，在此之前，從檢測晶片2的系統時脈Main_clk_s已先行敲擊從檢測晶片2的啟動信號Scan_start_s(如虛線箭頭207所示)，因而無法達成同步，造成觸摸檢測啟動時機的誤差，因此觸摸會產生噪聲，嚴重將導致錯誤判別觸摸。
因此，習知觸控顯示檢測晶片在串聯的同步設計上，實仍存在有諸多缺失而有予以改善之必要。
本發明之目的主要係在提供一種觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置，可藉由低成本且容忍度高的技術來達成同步效果，並能減少因外部因素導致無法同步的情形發生。
依據本發明之一特色，係提出一種觸控顯示檢測晶片串聯同步裝置，其包括一主檢測晶片以及一從檢測晶片。主檢測晶片包括：一第一啟動信號輸出引腳；一第一啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第一時鐘信號輸出引腳；一第一時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第一鎖相 迴路，具有一輸入連接至該第一時鐘信號輸入引腳、及一輸出；一第一除頻器，具有一輸入連接至該第一鎖相迴路的輸出、及一輸出；一第一啟動暫存器，具有一資料輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、及一資料輸出連接至該第一啟動信號輸出引腳；以及一第一同步暫存器，具有一時脈輸入連接至該第一除頻器的輸出、一資料輸入連接至該第一啟動信號輸入引腳、及一資料輸出。從檢測晶片包括：一第二啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第二時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第二鎖相迴路，具有一輸入連接至該第二時鐘信號輸入引腳、及一輸出；一第二除頻器，具有一輸入連接至該第二鎖相迴路的輸出、及一輸出；以及一第二同步暫存器，具有一時脈輸入連接至該第二除頻器的輸出、一資料輸入連接至該第二啟動信號輸入引腳、及一資料輸出。
依據本發明之另一特色，係提出一種觸控顯示檢測晶片串聯同步裝置，其包括一主檢測晶片以及一從檢測晶片。主檢測晶片包括：一第一啟動信號輸出引腳；一第一啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第一時鐘信號輸出引腳；一第一時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第一鎖相迴路，具有一輸入連接至該第一時鐘信號輸入引腳、及一輸出；一第一啟動暫存器，具有一資料輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、及一資料輸出連接至該第一啟動信號輸出引腳；一第一前級同步暫存器，具有一時脈輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、一資料輸入連接至由該第一啟動信號輸入引腳所輸入的啟動信號、及一資料輸出；以及一第一後級同步暫存器，具有一時脈輸入連接該第一鎖相迴路的輸出、一資料輸入連接至該第一前級同步 暫存器的資料輸出、及一資料輸出。從檢測晶片包括：一第二啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第二時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第二鎖相迴路，具有一輸入連接至該第二時鐘信號輸入引腳、及一輸出；一第二前級同步暫存器，具有一時脈輸入連接至由該第二時鐘信號輸入引腳所輸入的時鐘信號、一資料輸入連接至由該第二啟動信號輸入引腳所輸入的啟動信號、及一資料輸出；以及一第二後級同步暫存器，具有一時脈輸入連接該第二鎖相迴路的輸出、一資料輸入連接至該第二前級同步暫存器的資料輸出、及一資料輸出。
依據本發明之又一特色，係提出一種觸控顯示裝置，其包括一觸控式螢幕及一觸控顯示檢測晶片串聯同步裝置，觸控顯示檢測晶片串聯同步裝置連接至觸控式螢幕，以對觸控式螢幕進行觸控檢測，觸控顯示檢測晶片串聯同步裝置包括一主檢測晶片以及一從檢測晶片。主檢測晶片包括：一第一啟動信號輸出引腳；一第一啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第一時鐘信號輸出引腳；一第一時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第一鎖相迴路，具有一輸入連接至該第一時鐘信號輸入引腳、及一輸出用以輸出一第一系統時脈；一第一微控制器，連接至該第一鎖相迴路的輸出，且由該第一系統時脈所驅動以進行觸控檢測；一第一除頻器，具有一輸入連接至該第一鎖相迴路的輸出、及一輸出；一第一啟動暫存器，具有一資料輸入連接至該第一時鐘信號輸入引腳所輸入的時鐘信號、及一資料輸出連接至該第一啟動信號輸出引腳；以及一第一同步暫存器，具有一時脈輸入連接至該第一除頻器的輸出、一資料輸入連接至該第一啟動信號輸入引腳、及一資料輸出。從檢測晶片包括：一第二啟動信號 輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第二時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第二鎖相迴路，具有一輸入連接至該第二時鐘信號輸入引腳、及一輸出用以輸出一第二系統時脈；一第二微控制器，連接至該第二鎖相迴路的輸出，且由該第二系統時脈所驅動以進行觸控檢測；一第二除頻器，具有一輸入連接至該第二鎖相迴路的輸出、及一輸出；以及一第二同步暫存器，具有一時脈輸入連接至該第二除頻器的輸出、一資料輸入連接至該第二啟動信號輸入引腳、及一資料輸出。
依據本發明之再一特色，係提出一種觸控顯示裝置，其包括一觸控式螢幕及一觸控顯示檢測晶片串聯同步裝置，觸控顯示檢測晶片串聯同步裝置連接至觸控式螢幕，以對觸控式螢幕進行觸控檢測，觸控顯示檢測晶片串聯同步裝置包括一主檢測晶片以及一從檢測晶片。主檢測晶片包括：一第一啟動信號輸出引腳；一第一啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第一時鐘信號輸出引腳；一第一時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第一鎖相迴路，具有一輸入連接至該第一時鐘信號輸入引腳、及一輸出用以輸出一第一系統時脈；一第一微控制器，連接至該第一鎖相迴路的輸出，且由該第一系統時脈所驅動以進行觸控檢測；一第一啟動暫存器，具有一資料輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、及一資料輸出連接至該第一啟動信號輸出引腳；一第一前級同步暫存器，具有一時脈輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、一資料輸入連接至由該第一啟動信號輸入引腳所輸入的啟動信號、及一資料輸出；以及一第一後級同步暫存器，具有一時脈輸入連接該第一鎖相迴路的輸出、一資料輸入連接至該第一前級同步暫存器的資料輸 出、及一資料輸出。從檢測晶片，包括：一第二啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第二時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第二鎖相迴路，具有一輸入連接至該第二時鐘信號輸入引腳、及一輸出用以輸出一第二系統時脈；一第二微控制器，連接至該第二鎖相迴路的輸出，且由該第二系統時脈所驅動以進行觸控檢測；一第二前級同步暫存器，具有一時脈輸入連接至由該第二時鐘信號輸入引腳所輸入的時鐘信號、一資料輸入連接至由該第二啟動信號輸入引腳所輸入的啟動信號、及一資料輸出；以及一第二後級同步暫存器，具有一時脈輸入連接該第二鎖相迴路的輸出、一資料輸入連接至該第二前級同步暫存器的資料輸出、及一資料輸出。
以上概述與接下來的詳細說明皆為示範性質，是為了進一步說明本發明的申請專利範圍，而有關本發明的其他目的與優點，將在後續的說明與圖式加以闡述。
1,31:主檢測晶片
2,32:從檢測晶片
5,35:觸控式螢幕
11,12,21,22:導線
Start_out:啟動信號輸出引腳
Start_in:啟動信號輸入引腳
CLK_out:時鐘信號輸出引腳
CLK_in:時鐘信號輸入引腳
PLL:鎖相迴路
MCU:微控制器
201,202,205,206,207:虛線箭頭
203,204:上升緣
30:觸控顯示檢測晶片串聯同步裝置
DIV:除頻器
REG_sync,REG_sync1,REG_sync2,REG_start:暫存器
315,315-1,315-2,325,325-1,325-2:時脈輸入
313,316,316-1,316-2,326,326-1,326-2:資料輸入
314,317,317-1,317-2,327,327-1,327-2:資料輸出
FL:固定延遲時間
PM:可調整的容忍範圍
501,502,503:JK正反器
圖1為習知觸控式螢幕檢測的示意圖。
圖2A顯示習知觸控式螢幕檢測的一時序圖。
圖2B顯示習知觸控式螢幕檢測的另一時序圖。
圖3為本發明之觸控顯示裝置的一實施例的示意圖。
圖4為本發明之觸控顯示檢測晶片串聯同步裝置的參考時序圖。
圖5顯示依據本發明一實施例的除頻器的電路結構。
圖6為圖5的除頻器的運作波形圖。
圖7顯示本發明之觸控顯示檢測晶片串聯同步裝置的另一實施例的示意圖。
為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明的實施方式，並不用於限定本發明。
圖3所示為本發明之觸控顯示裝置的示意圖，觸控顯示裝置包括一觸控式螢幕35及一觸控顯示檢測晶片串聯同步裝置30，觸控顯示檢測晶片串聯同步裝置30連接至觸控式螢幕35，以對觸控式螢幕5進行觸控檢測，其中，觸控顯示檢測晶片串聯同步裝置30包括一主檢測晶片31及至少一從檢測晶片32，主檢測晶片31及至少一從檢測晶片32之間藉由時鐘信號(CLK)與啟動信號(Start)溝通，而達成同時啟動檢測觸控式螢幕35之狀態，此外，於本發明之描述中，係以觸控顯示檢測晶片串聯同步裝置30包括一主檢測晶片31及一從檢測晶片32為例說明以方便理解，但本發明不以此為限。也就是說，可視需求使用二個以上的檢測晶片，一個主檢測晶片及一個以上的從檢測晶片，或其它合適的配置方式。
於本發明一實施例中，主檢測晶片31具有一啟動信號輸出引腳Start_out、一啟動信號輸入引腳Start_in、一時鐘信號輸出引腳CLK_out、一時鐘信號輸入引腳CLK_in、一鎖相迴路PLL、一除頻器DIV、一啟動暫存器REG_start、一同步暫存器REG_sync、及一 微控制器MCU。從檢測晶片32與主檢測晶片31具有相同的結構，從檢測晶片32亦具有一啟動信號輸出引腳Start_out、一啟動信號輸入引腳Start_in、一時鐘信號輸出引腳CLK_out、一時鐘信號輸入引腳CLK_in、一鎖相迴路PLL、一除頻器DIV、一啟動暫存器REG_start、一同步暫存器REG_sync、及一微控制器MCU。
於前述主檢測晶片31中，啟動暫存器REG_start的資料輸入313連接至由時鐘信號輸入引腳CLK_in所輸入的時鐘信號，啟動暫存器REG_start的資料輸出314連接至啟動信號輸出引腳Start_out，以輸出啟動信號至啟動信號輸出引腳Start_out，因此，主檢測晶片31的啟動信號輸出與其時鐘信號輸入為同頻，鎖相迴路PLL的輸入連接至時鐘信號輸入引腳CLK_in，鎖相迴路PLL的輸出連接至微控制器MCU，除頻器DIV的輸入連接至鎖相迴路PLL的輸出，除頻器DIV的輸出連接至同步暫存器REG_sync的時脈輸入315，同步暫存器REG_sync的資料輸入316連接至啟動信號輸入引腳Start_in，以根據除頻器DIV的輸出來生成同步輸出信號Sync_out於資料輸出317，其中，主檢測晶片31的同步輸出信號Sync_out與其鎖相迴路PLL的輸出為同頻。在一實施例中，前述同步暫存器REG_sync或啟動暫存器REG_start可為一正反器(flip flop)電路，例如可由RS正反器、D正反器、JK正反器、T正反器等所實現。
同樣地，於前述從檢測晶片32中，鎖相迴路PLL的輸入連接至時鐘信號輸入引腳CLK_in，鎖相迴路PLL的輸出連接至微控制器MCU，除頻器DIV的輸入連接至鎖相迴路PLL的輸出，除頻器DIV的輸出連接至同步暫存器REG_sync的時脈輸入325，同步暫存器REG_sync的資料輸入326連接至啟動信號輸入引腳Start_in，以根據 除頻器DIV的輸出來生成同步輸出信號Sync_out於資料輸出327，其中，從檢測晶片32的同步輸出信號Sync_out與其鎖相迴路PLL的輸出為同頻。在一實施例中，前述同步暫存器REG_sync可為一正反器(flip flop)電路，例如可由RS正反器、D正反器、JK正反器、T正反器等所實現。
前述主檢測晶片31的啟動信號輸出引腳Start_out連接到主檢測晶片31和相鄰的從檢測晶片32的中間區域，並分別連接主檢測晶片31的啟動信號輸入引腳Start_in和從檢測晶片32的啟動信號輸入引腳Start_in，從而主檢測晶片31的啟動信號輸出引腳Start_out輸出的啟動信號經由設置於主、從檢測晶片31,32外部的印刷電路軟板(FPC)上的導線22及導線21而發送給主檢測晶片31的啟動信號輸入引腳(Start_in)和從檢測晶片32的啟動信號輸入引腳(Start_in)；相似地，主檢測晶片31的時鐘信號輸出引腳(CLK_out)連接到主檢測晶片31和相鄰的從檢測晶片32的中間區域，並分別連接主檢測晶片31的時鐘信號輸入引腳CLK_in和從檢測晶片32的時鐘信號輸入引腳CLK_in，從而主檢測晶片31的時鐘信號輸出引腳CLK_out輸出的時鐘信號經由設置於主、從檢測晶片31,32外部的印刷電路軟板(FPC)上的導線12及導線11而發送給主檢測晶片31的時鐘信號輸入引腳(CLK_in)和從檢測晶片32的時鐘信號輸入引腳CLK_in。據此，從檢測晶片32的啟動信號輸出與其時鐘信號輸入為同頻。
以本發明之主檢測晶片31及從檢測晶片32的結構，參考圖4所顯示的時序圖，其中，CLK_in為輸入至鎖相迴路PLL的時鐘信號，Main_clk_out為鎖相迴路PLL輸出的時脈，Main_clk_out/n為除頻器DIV輸出的除頻後時脈，Start_in為輸入之啟動信號， Sync-out為暫存器(REG)所生成的同步輸出信號，當中，由於Main_clk_out/n為以除頻器DIV對Main_clk_out進行數位式除頻所得(n為大於1之整數)，因此Main_clk_out/n與Main_clk_out屬於同一時域。基於鎖相迴路PLL的特性，由於輸入至鎖相迴路PLL的時鐘信號(CLK_in)與鎖相迴路(PLL)輸出的時脈Main_clk_out之間存在一固定的倍率(亦即，Main_clk_out=p×CLK_in，p為大於1之整數)與固定延遲時間(fixed latency)FL，故利用可調整的容忍範圍(programmable margin)PM來完成串聯技術的同步。
再請參照圖3，由主檢測晶片31的時鐘信號輸出引腳CLK_out輸出的時鐘信號經由主檢測晶片31的時鐘信號輸入引腳CLK_in和從檢測晶片32的時鐘信號輸入引腳CLK_in而分別輸入至主檢測晶片31的鎖相迴路PLL及從檢測晶片32的鎖相迴路PLL。由主檢測晶片31的啟動信號輸出引腳Start_out輸出的啟動信號經由主檢測晶片31的啟動信號輸入引腳Start_in和從檢測晶片32的啟動信號輸入引腳Start_in而分別輸入至主檢測晶片31的同步暫存器REG_sync及從檢測晶片32的同步暫存器REG_sync。
於主檢測晶片31中，鎖相迴路PLL根據輸入的時鐘信號(CLK_in)產生出系統時脈Main_clk_out(=p×CLK_in)，系統時脈Main_clk_out再經由除頻器DIV而產生除頻後時脈Mclk_n(=Main_clk_out/n)，除頻後時脈Mclk_n輸入至同步暫存器REG_sync的時脈輸入315，而去敲擊需同步的啟動信號Start_in，進而達成同步的效果。同樣地，於從檢測晶片32中，鎖相迴路根據輸入 的時鐘信號CLK_in產生出系統時脈Main_clk_out(=p×CLK_in)，系統時脈Main_clk_out再經由除頻器DIV而產生除頻後時脈Mclk_n(=Main_clk_out/n)，除頻後時脈Mclk_n輸入至同步暫存器REG_sync的時脈輸入325，而去敲擊需同步的啟動信號Start_in，進而達成同步的效果。
前述除頻器DIV可由至少一正反器(flip flop)所實現，藉由正反器具有兩種穩態的特性來實現除頻的效果。圖5顯示依據本發明一實施例的除頻器(DIV)的電路結構，其中，此除頻器DIV是由m個JK正反器所組成，m為大於1之整數，圖中顯示出一第一JK正反器501、一第二JK正反器502及一第三JK正反器503，所有JK正反器的J輸入與K輸入皆連接至高電位，欲除頻的信號S(例如系統時脈Main_clk_out)輸入至第一JK正反器501的時脈端CK，第一JK正反器501的Q1輸出作為一第一除頻輸出並連接至第二JK正反器502的時脈端CK；第二JK正反器502的Q2輸出作為一第二除頻輸出並連接至第三JK正反器503的時脈端CK；第三JK正反器503的Q3輸出作為一第三除頻輸出並依此類推可連接至下一級的JK正反器的時脈端CK。以此除頻器DIV之範例，如圖6之波形圖所示，可對欲除頻的信號S進行除2、除4、除8之除頻操作，而獲得除頻後的信號，如Q1、Q2、Q3所示。
以本實施例之觸控顯示檢測晶片串聯同步裝置，是分別利用主檢測晶片及從檢測晶片的鎖相迴路來產生出系統時脈main_clk_out，再經由以至少一正反器所實現的除頻電路來產生除頻 後時脈Mclk_n，而去敲擊需同步的啟動信號Start_in，進而達成同步的效果。其中暫存器電路REG可控制為正緣或是負緣敲擊選擇，裝置內部能設定單一時脈域(clock domain)由EDA工具(例如prime-time)在設計階段簡易控管晶片內部同步，以確保時序的正確。單一時脈域定義Main_clk_out為Mclk_n的n倍頻，且兩者為同一組時脈域(clock domain group)。而外部印刷電路軟板(FPC)延遲則可透過鎖相迴路PLL的倍率關係及除頻器DIV選擇不同除頻倍率，進而提高容忍度。其中主、從晶片內部訊號Sync_out即為穩定同步之啟動訊號。
圖7顯示本發明的觸控顯示檢測晶片串聯同步裝置的另一實施例的示意圖，其中，觸控顯示檢測晶片串聯同步裝置30包括一主檢測晶片31及至少一從檢測晶片32。主檢測晶片31具有一啟動信號輸出引腳Start_out、一啟動信號輸入引腳Start_in、一時鐘信號輸出引腳CLK_out、一時鐘信號輸入引腳CLK_in、一鎖相迴路PLL、一啟動暫存器REG_start、一前級同步暫存器REG_sync1、一後級同步暫存器REG_sync2、及一微控制器MCU。從檢測晶片32與主檢測晶片31具有相同的結構，從檢測晶片32亦具有一啟動信號輸出引腳Start_out、一啟動信號輸入引腳Start_in、一時鐘信號輸出引腳CLK_out、一時鐘信號輸入引腳CLK_in、一鎖相迴路PLL、一啟動暫存器REG_start、一前級同步暫存器REG_sync1、一後級同步暫存器REG_sync2、及一微控制器MCU。
本實施例與前一實施例之不同處在於主檢測晶片31或從檢測晶片32具有兩同步暫存器(前級同步暫存器REG_sync1、後級同 步暫存器REG_sync2)而非只具有單一同步暫存器。因此，以下說明將著重於此不同處，其餘相同處(啟動信號輸出引腳Start_out、啟動信號輸入引腳Start_in、時鐘信號輸出引腳CLK_out、時鐘信號輸入引腳CLK_in、啟動暫存器REG_start，微控制器MCU)之運作可由前一實施例之說明得知，故不再詳述。
於前述主檢測晶片31中，鎖相迴路PLL的輸入連接至時鐘信號輸入引腳CLK_in，前級同步暫存器REG_sync1的時脈輸入315-1連接至由時鐘信號輸入引腳CLK_in所輸入的時鐘信號，前級同步暫存器REG_sync1的資料輸入316-1連接至由啟動信號輸入引腳Start_in所輸入的啟動信號，前級同步暫存器REG_sync1的資料輸出317-1連接至後級同步暫存器REG_sync2的資料輸入316-2，後級同步暫存器REG_sync2的時脈輸入315-2連接鎖相迴路PLL的輸出，據此，以前級同步暫存器REG_sync1根據輸入至時鐘信號輸入引腳CLK_in的時鐘信號生成初階同步輸出信號Sync_out_s輸入至後級同步暫存器REG_sync2，再以後級同步暫存器REG_sync2根據鎖相迴路PLL的輸出生成同步輸出信號Sync_out於資料輸出317-2，其中，初階同步輸出信號Sync_out_s與時鐘信號輸出引腳CLK_out所輸出的時鐘信號為同頻，同步輸出信號Sync_out與鎖相迴路PLL的輸出為同頻。
同樣地，於前述從檢測晶片32中，鎖相迴路PLL的輸入連接至時鐘信號輸入引腳CLK_in，前級同步暫存器REG_sync1的時脈輸入325-1連接至由時鐘信號輸入引腳CLK_in所輸入的時鐘信號， 前級同步暫存器REG_sync1的資料輸入326-1連接至由啟動信號輸入引腳Start_in所輸入的啟動信號，前級同步暫存器REG_sync1的資料輸出327-1連接至後級同步暫存器REG_sync2的資料輸入326-2，後級同步暫存器REG_sync2的時脈輸入325-2連接鎖相迴路PLL的輸出，據此，以前級同步暫存器REG_sync1根據輸入至時鐘信號輸入引腳CLK_in的時鐘信號生成初階同步輸出信號Sync_out_s輸入至後級同步暫存器REG_sync2，再以後級同步暫存器REG_sync2根據鎖相迴路PLL的輸出生成同步輸出信號Sync_out於資料輸出327-2，其中，初階同步輸出信號Sync_out_s與時鐘信號輸出引腳CLK_out所輸出的時鐘信號為同頻，同步輸出信號Sync_out與鎖相迴路PLL的輸出為同頻。
本實施例藉由使用前級同步暫存器REG_sync1及後級同步暫存器REG_sync2進行兩階段的時脈同步處理，據此可取代除頻器DIV之除頻作用，進而達成同步的效果。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
31:主檢測晶片
32:從檢測晶片
35:觸控式螢幕
11,12,21,22:導線
30:觸控顯示檢測晶片串聯同步裝置
Start_out:啟動信號輸出引腳
Start_in:啟動信號輸入引腳
CLK_out:時鐘信號輸出引腳
CLK_in:時鐘信號輸入引腳
PLL:鎖相迴路
MCU:微控制器
DIV:除頻器
REG_sync,REG_start:暫存器
315,325:時脈輸入
313,316,326:資料輸入
314,317,327:資料輸出

Claims (13)

  1. 一種觸控顯示檢測晶片串聯同步裝置，包括：一主檢測晶片，包括：一第一啟動信號輸出引腳；一第一啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第一時鐘信號輸出引腳；一第一時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第一鎖相迴路，具有一輸入連接至該第一時鐘信號輸入引腳、及一輸出；一第一除頻器，具有一輸入連接至該第一鎖相迴路的輸出、及一輸出；一第一啟動暫存器，具有一資料輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、及一資料輸出連接至該第一啟動信號輸出引腳；以及一第一同步暫存器，具有一時脈輸入連接至該第一除頻器的輸出、一資料輸入連接至該第一啟動信號輸入引腳、及一資料輸出；以及一從檢測晶片，包括：一第二啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第二時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳； 一第二鎖相迴路，具有一輸入連接至該第二時鐘信號輸入引腳、及一輸出；一第二除頻器，具有一輸入連接至該第二鎖相迴路的輸出、及一輸出；以及一第二同步暫存器，具有一時脈輸入連接至該第二除頻器的輸出、一資料輸入連接至該第二啟動信號輸入引腳、及一資料輸出。
  2. 如請求項1所述之觸控顯示檢測晶片串聯同步裝置，其中，由該第一時鐘信號輸出引腳輸出的時鐘信號經由該第一時鐘信號輸入引腳和該第二時鐘信號輸入引腳而分別輸入至該第一鎖相迴路及該第二鎖相迴路；由該第一啟動信號輸出引腳輸出的啟動信號經由該第一啟動信號輸入引腳和該第二啟動信號輸入引腳而分別輸入至該第一同步暫存器及該第二同步暫存器。
  3. 如請求項2所述之觸控顯示檢測晶片串聯同步裝置，其中，該第一鎖相迴路根據由該第一時鐘信號輸入引腳所輸入的時鐘信號而產生出第一系統時脈；該第二鎖相迴路根據由該第二時鐘信號輸入引腳輸入的時鐘信號而產生出第二系統時脈。
  4. 如請求項3所述之觸控顯示檢測晶片串聯同步裝置，其中，該第一除頻器對該第一系統時脈除頻而產生第一除頻後時脈；該第二除頻器對該第二系統時脈除頻而產生第二除頻後時脈。
  5. 如請求項4所述之觸控顯示檢測晶片串聯同步裝置，其中，該第一除頻後時脈輸入至該第一同步暫存器的時脈輸入，以敲擊由該第一啟動信號輸入引腳輸入的啟動信號；該第二除頻後時脈輸入至該第二同步暫存器的時脈輸入，以敲擊由該第二啟動信號輸入引腳輸入的啟動信號。
  6. 如請求項5所述之觸控顯示檢測晶片串聯同步裝置，其中，該第一同步暫存器根據該第一除頻器的輸出來生成同步輸出信號於該第一同步暫存器的資料輸出；該第二同步暫存器根據該第二除頻器的輸出來生成同步輸出信號於該第二同步暫存器的資料輸出。
  7. 如請求項3所述之觸控顯示檢測晶片串聯同步裝置，其中，該主檢測晶片更包含一第一微控制器，該第一鎖相迴路的輸出連接至該第一微控制器，該第一微控制器由該第一系統時脈所驅動以進行觸控檢測；該從檢測晶片更包含一第二微控制器，該第二鎖相迴路的輸出連接至該第二微控制器，該第二微控制器由該第二系統時脈所驅動以進行觸控檢測。
  8. 如請求項1所述之觸控顯示檢測晶片串聯同步裝置，其中，該第一啟動暫存器、該第一同步暫存器及該第二同步暫存器分別為一正反器電路。
  9. 如請求項1所述之觸控顯示檢測晶片串聯同步裝置，其中，該第一除頻器及該第二除頻器分別是由至少一個JK正反器所組成。
  10. 一種觸控顯示檢測晶片串聯同步裝置，包括：一主檢測晶片，包括：一第一啟動信號輸出引腳；一第一啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第一時鐘信號輸出引腳；一第一時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳； 一第一鎖相迴路，具有一輸入連接至該第一時鐘信號輸入引腳、及一輸出；一第一啟動暫存器，具有一資料輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、及一資料輸出連接至該第一啟動信號輸出引腳；一第一前級同步暫存器，具有一時脈輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、一資料輸入連接至由該第一啟動信號輸入引腳所輸入的啟動信號、及一資料輸出；以及一第一後級同步暫存器，具有一時脈輸入連接該第一鎖相迴路的輸出、一資料輸入連接至該第一前級同步暫存器的資料輸出、及一資料輸出；以及一從檢測晶片，包括：一第二啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第二時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第二鎖相迴路，具有一輸入連接至該第二時鐘信號輸入引腳、及一輸出；一第二前級同步暫存器，具有一時脈輸入連接至由該第二時鐘信號輸入引腳所輸入的時鐘信號、一資料輸入連接至由該第二啟動信號輸入引腳所輸入的啟動信號、及一資料輸出；以及一第二後級同步暫存器，具有一時脈輸入連接該第二鎖相迴路的輸出、一資料輸入連接至該第二前級同步暫存器的資料輸出、及一資料輸出。
  11. 如請求項10所述之觸控顯示檢測晶片串聯同步裝置，其中，該主檢測晶片更包含一第一微控制器，該第一鎖相迴路的輸出連接至該第一微控制器，該第一微控制器由該第一鎖相迴路產生的第一系統時脈所驅動以進行觸控檢測；該從檢測晶片更包含一第二微控制器，該第二鎖相迴路的輸出連接至該第二微控制器，該第二微控制器由該第二鎖相迴路產生的第二系統時脈所驅動以進行觸控檢測。
  12. 一種觸控顯示裝置，包括一觸控式螢幕及一觸控顯示檢測晶片串聯同步裝置，該觸控顯示檢測晶片串聯同步裝置連接至該觸控式螢幕，以對該觸控式螢幕進行觸控檢測，該觸控顯示檢測晶片串聯同步裝置包括：一主檢測晶片，包括：一第一啟動信號輸出引腳；一第一啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第一時鐘信號輸出引腳；一第一時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第一鎖相迴路，具有一輸入連接至該第一時鐘信號輸入引腳、及一輸出用以輸出一第一系統時脈；一第一微控制器，連接至該第一鎖相迴路的輸出，且由該第一系統時脈所驅動以進行觸控檢測；一第一除頻器，具有一輸入連接至該第一鎖相迴路的輸出、及一輸出； 一第一啟動暫存器，具有一資料輸入連接至該第一時鐘信號輸入引腳所輸入的時鐘信號、及一資料輸出連接至該第一啟動信號輸出引腳；以及一第一同步暫存器，具有一時脈輸入連接至該第一除頻器的輸出、一資料輸入連接至該第一啟動信號輸入引腳、及一資料輸出；以及一從檢測晶片，包括：一第二啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第二時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第二鎖相迴路，具有一輸入連接至該第二時鐘信號輸入引腳、及一輸出用以輸出一第二系統時脈；一第二微控制器，連接至該第二鎖相迴路的輸出，且由該第二系統時脈所驅動以進行觸控檢測；一第二除頻器，具有一輸入連接至該第二鎖相迴路的輸出、及一輸出；以及一第二同步暫存器，具有一時脈輸入連接至該第二除頻器的輸出、一資料輸入連接至該第二啟動信號輸入引腳、及一資料輸出。
  13. 一種觸控顯示裝置，包括一觸控式螢幕及一觸控顯示檢測晶片串聯同步裝置，該觸控顯示檢測晶片串聯同步裝置連接至該觸控式螢幕，以對該觸控式螢幕進行觸控檢測，該觸控顯示檢測晶片串聯同步裝置包括：一主檢測晶片，包括：一第一啟動信號輸出引腳； 一第一啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第一時鐘信號輸出引腳；一第一時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳；一第一鎖相迴路，具有一輸入連接至該第一時鐘信號輸入引腳、及一輸出用以輸出一第一系統時脈；一第一微控制器，連接至該第一鎖相迴路的輸出，且由該第一系統時脈所驅動以進行觸控檢測；一第一啟動暫存器，具有一資料輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、及一資料輸出連接至該第一啟動信號輸出引腳；一第一前級同步暫存器，具有一時脈輸入連接至由該第一時鐘信號輸入引腳所輸入的時鐘信號、一資料輸入連接至由該第一啟動信號輸入引腳所輸入的啟動信號、及一資料輸出；以及一第一後級同步暫存器，具有一時脈輸入連接該第一鎖相迴路的輸出、一資料輸入連接至該第一前級同步暫存器的資料輸出、及一資料輸出；以及一從檢測晶片，包括：一第二啟動信號輸入引腳，經由外部導線連接該第一啟動信號輸出引腳；一第二時鐘信號輸入引腳，經由外部導線連接該第一時鐘信號輸出引腳； 一第二鎖相迴路，具有一輸入連接至該第二時鐘信號輸入引腳、及一輸出用以輸出一第二系統時脈；一第二微控制器，連接至該第二鎖相迴路的輸出，且由該第二系統時脈所驅動以進行觸控檢測；一第二前級同步暫存器，具有一時脈輸入連接至由該第二時鐘信號輸入引腳所輸入的時鐘信號、一資料輸入連接至由該第二啟動信號輸入引腳所輸入的啟動信號、及一資料輸出；以及一第二後級同步暫存器，具有一時脈輸入連接該第二鎖相迴路的輸出、一資料輸入連接至該第二前級同步暫存器的資料輸出、及一資料輸出。
TW110143489A 2021-11-23 2021-11-23 觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置 TWI784808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110143489A TWI784808B (zh) 2021-11-23 2021-11-23 觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110143489A TWI784808B (zh) 2021-11-23 2021-11-23 觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置

Publications (2)

Publication Number Publication Date
TWI784808B true TWI784808B (zh) 2022-11-21
TW202321883A TW202321883A (zh) 2023-06-01

Family

ID=85794654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143489A TWI784808B (zh) 2021-11-23 2021-11-23 觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置

Country Status (1)

Country Link
TW (1) TWI784808B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201706803A (zh) * 2015-08-14 2017-02-16 宸鴻科技（廈門）有限公司 觸壓式三維信號輸入裝置及多功能觸控面板
TW202036253A (zh) * 2019-03-22 2020-10-01 英屬開曼群島商敦泰電子有限公司 觸控式螢幕檢測晶片組合及終端設備
US20210034178A1 (en) * 2019-08-01 2021-02-04 Shenzhen GOODIX Technology Co., Ltd. Capacitance detection circuit, detection chip and electronic device
US20210268504A1 (en) * 2019-04-09 2021-09-02 Beijing Boe Technology Development Co., Ltd. Reaction device for detection chip and reaction system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201706803A (zh) * 2015-08-14 2017-02-16 宸鴻科技（廈門）有限公司 觸壓式三維信號輸入裝置及多功能觸控面板
TW202036253A (zh) * 2019-03-22 2020-10-01 英屬開曼群島商敦泰電子有限公司 觸控式螢幕檢測晶片組合及終端設備
US20210268504A1 (en) * 2019-04-09 2021-09-02 Beijing Boe Technology Development Co., Ltd. Reaction device for detection chip and reaction system
US20210034178A1 (en) * 2019-08-01 2021-02-04 Shenzhen GOODIX Technology Co., Ltd. Capacitance detection circuit, detection chip and electronic device

Also Published As

Publication number Publication date
TW202321883A (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US7652516B2 (en) Apparatus and method for generating a clock signal
US7826305B2 (en) Latency counter, semiconductor memory device including the same, and data processing system
US8803554B2 (en) Missing clock circuit switching clock from second to first clock
TWI449342B (zh) 串化器及資料串化方法
JPH10270998A (ja) デジタルｐｌｌ回路
KR20020002526A (ko) 링 딜레이와 카운터를 이용한 레지스터 제어 지연고정루프
CN103364602A (zh) 一种可产生多路同步时钟的示波器
JPH11306759A (ja) クロック信号遅延装置
US8472213B2 (en) Extending pulse width modulation phase offset
TWI784808B (zh) 觸控顯示檢測晶片串聯同步裝置及觸控顯示裝置
US10256823B2 (en) Clock generation circuit
KR101022669B1 (ko) 지연고정루프회로
US20130088271A1 (en) Semiconductor memory device and operating method thereof
KR100925393B1 (ko) 반도체 메모리 장치의 도메인 크로싱 회로
CN116149504A (zh) 触控显示检测芯片串联同步装置及触控显示装置
JP7031936B2 (ja) メタステーブル回避型同期化回路およびメタステーブル回避方法
US8258838B2 (en) Delay locked loop for expanding a delay range
US6801094B2 (en) Phase comparator
CN115021747A (zh) 一种延迟锁相环电路、时钟产生芯片和电子设备
TWI738606B (zh) 信號同步裝置
US8514005B2 (en) Circuit and method for generating multiphase clock signals and corresponding indication signals
TW202406302A (zh) 訊號產生電路
TWI552527B (zh) 時脈產生裝置、操作系統其控制方法
JP2004187245A (ja) 単一ディレイ線及び最小化工作ディレイセルを有するディレイロック回路
JP2003216267A (ja) クロック断検出回路