TWI783570B - 驅動裝置 - Google Patents

驅動裝置 Download PDF

Info

Publication number
TWI783570B
TWI783570B TW110125562A TW110125562A TWI783570B TW I783570 B TWI783570 B TW I783570B TW 110125562 A TW110125562 A TW 110125562A TW 110125562 A TW110125562 A TW 110125562A TW I783570 B TWI783570 B TW I783570B
Authority
TW
Taiwan
Prior art keywords
signal
regulated
pull
level
voltage
Prior art date
Application number
TW110125562A
Other languages
English (en)
Other versions
TW202303571A (zh
Inventor
林志隆
蔡佳凌
賴柏成
賴柏君
葉佳元
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW110125562A priority Critical patent/TWI783570B/zh
Priority to CN202111648101.6A priority patent/CN114283747B/zh
Application granted granted Critical
Publication of TWI783570B publication Critical patent/TWI783570B/zh
Publication of TW202303571A publication Critical patent/TW202303571A/zh

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Power Conversion In General (AREA)
  • Seal Device For Vehicle (AREA)
  • Valve Device For Special Equipments (AREA)
  • Vehicle Body Suspensions (AREA)

Abstract

一種驅動裝置，其包含第n級電路與第n+1級電路。第n級電路用以根據第一選擇信號或第二選擇信號以決定是否提供第一穩壓信號、第二穩壓信號或第三穩壓信號，第n級電路用以根據第一穩壓信號或第二穩壓信號以決定是否提供第一閘極信號。第n+1級電路用以根據第一選擇信號或第二選擇信號以決定是否提供下級第一穩壓信號、下級第二穩壓信號或下級第三穩壓信號，第n＋1級電路用以根據下級第一穩壓信號與下級第三穩壓信號以決定是否輸出下級第二閘極信號。

Description

驅動裝置
本案係與顯示裝置有關，且特別是有關於一種應用於有機發光二極體顯示器之閘極驅動裝置。
有機發光二極體(Organic Light-Emitting Diode,OLED)顯示器具有高對比、高色彩飽和度和發光效率佳等優點，使其成為下一世代熱門技術之一。傳統的閘極驅動裝置需要具備順向或反向傳輸功能，其內部節點漏電流會影響輸出，且電路內的薄膜電晶體若老化會導致閾值電壓（Threshold voltage,Vth）變異影響輸出。故，如何提供高顯示品質的有機發光二極體驅動裝置與顯示器，實為業界有待解決的技術問題。
發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本案實施例的重要/關鍵元件或界定本案的範圍。
本案內容之一技術態樣係關於一種驅動裝置。此驅動裝置包含第n級電路與第n+1級電路。第n級電路用以根據第一選擇信號或第二選擇信號以決定是否提供第一穩壓信號、第二穩壓信號或第三穩壓信號，第n級電路用以根據第一穩壓信號或第二穩壓信號以決定是否提供第一閘極信號。第n+1級電路用以根據第一選擇信號或第二選擇信號以決定是否提供下級第一穩壓信號、下級第二穩壓信號或下級第三穩壓信號，第n＋1級電路用以根據下級第一穩壓信號與下級第三穩壓信號以決定是否輸出下級第二閘極信號。第一閘極信號與下級第二閘極信號在同時序互為相同脈衝寬度的反相信號。第一穩壓信號、第二穩壓信號、第三穩壓信號、第一閘極信號、下級第一穩壓信號、該下級第二穩壓信號、下級第三穩壓信號與下級第二閘極信號對應第1級至第n級訊號，n為大於1之正整數。
因此，根據本案之技術內容，本案實施例所示之驅動裝置得以同時提供順向或反向產生的脈衝訊號，適用於高顯示品質的有機發光二極體驅動裝置。此外，本案之驅動裝置得以防止內部節點電壓在輸出訊號時受漏電流影響輸出，因此，可以改善顯示器亮度顯示不均的問題。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本案的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本案具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而，亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。
除非本說明書另有定義，此處所用的科學與技術詞彙之含義與本案所屬技術領域中具有通常知識者所理解與慣用的意義相同。此外，在不和上下文衝突的情形下，本說明書所用的單數名詞涵蓋該名詞的複數型；而所用的複數名詞時亦涵蓋該名詞的單數型。
另外，關於本文中所使用之「耦接」或「連接」，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
在本文中，用語『電路』泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。
第1圖係依照本揭露一實施例繪示一種驅動裝置100與顯示面板的示意圖。請同時參照第2圖，如圖所示，驅動裝置100包含n個驅動電路，驅動裝置100包含第n級電路與第n+1級電路。於連接關係上，第n級電路耦接於第n+1級電路。
為提供高顯示品質的有機發光二極體驅動電路技術，本案提供如第2圖所示之驅動電路200，其相關操作詳細說明如後。
在一實施例中，第n級電路200用以根據第一選擇信號或第二選擇信號以決定是否提供第一穩壓信號、第二穩壓信號或第三穩壓信號，第n級電路用以根據第一穩壓信號或第二穩壓信號以決定是否提供第一閘極信號。第n+1級電路200A用以根據第一選擇信號或第二選擇信號以決定是否提供下級第一穩壓信號、下級第二穩壓信號或下級第三穩壓信號，第n＋1級電路用以根據下級第一穩壓信號與下級第三穩壓信號以決定是否輸出下級第二閘極信號。第一閘極信號與下級第二閘極信號在同時序互為相同脈衝寬度的反相信號。第一穩壓信號、第二穩壓信號、第三穩壓信號、第一閘極信號、下級第一穩壓信號、該下級第二穩壓信號、下級第三穩壓信號與下級第二閘極信號對應第1級至第n級訊號，n為大於1之正整數。
為使驅動電路200之上述操作易於理解，請一併參閱第2圖至第4圖，第2圖係依照本案一實施例繪示一種驅動電路的詳細電路圖，第3圖係依照本案一實施例繪示一種驅動電路的詳細電路圖，第4圖係依照本案一實施例繪示多種控制信號位準的波形示意圖。
如第2圖至第4圖所示，第n級電路200用以根據第一選擇信號U2D或第二選擇信號D2U以決定是否提供第一穩壓信號Q[n]、第二穩壓信號P[n]或第三穩壓信號K[n]，第n級電路200用以根據第一穩壓信號Q[n]或第二穩壓信號P[n]以決定是否提供第一閘極信號G[n]。第一穩壓信號Q[n]、第二穩壓信號P[n]、第三穩壓信號K[n]與第一閘極信號G[n]對應第1級至第n級訊號，n為大於1之正整數。舉例而言，第n級電路200透過提供第一穩壓信號Q[n]至電晶體T1_1的閘極，或透過提供第二穩壓信號P[n]至電晶體T2_1的閘極，藉此控制是否提供第一閘極信號G[n]。此外，第一閘極信號G[n]可以為脈衝寬度調變(Pulse Width Modulation ,PWM)信號，電晶體T1_1與電晶體T2_1可以是低溫多晶矽(Low Temperature Poly-silicon,LTPS)薄膜電晶體。
隨後，第n+1級電路200A用以根據第一選擇信號U2D或第二選擇信號D2U以決定是否提供下級第一穩壓信號Q[n+1]、下級第二穩壓信號P[n+1]或下級第三穩壓信號K[n+1]，第n＋1級電路200A用以根據下級第一穩壓信號Q[n+1]與下級第三穩壓信號K[n+1]以決定是否輸出下級第二閘極信號GB[n+1]。下級第一穩壓信號Q[n+1]、下級第二穩壓信號P[n+1]、下級第三穩壓信號K[n+1]與下級第二閘極信號GB[n+1]對應第1級至第n級訊號，n為大於1之正整數。舉例而言，第n+1級電路200A透過提供下級第一穩壓信號Q[n+1]至電晶體T1_2的閘極，或透過提供下級第三穩壓信號K[n+1]至電晶體T2_2的閘極，藉此控制是否提供下級第二閘極信號GB[n+1]。此外，下級第二閘極信號GB[n+1]可以為脈衝寬度調變(Pulse Width Modulation ,PWM)信號，電晶體T1_2與電晶體T2_2可以是低溫多晶矽(Low Temperature Poly-silicon,LTPS)薄膜電晶體。
第一閘極信號G[n]與下級第二閘極信號GB[n+1]在同時序互為相同脈衝寬度的反相信號。舉例而言，當在第一時序時，第一閘極信號G[n]為高電位，則下級第二閘極信號GB[n+1]為低電位，當在第二時序時，第一閘極信號G[n]為低電位，則下級第二閘極信號GB[n+1]為高電位。此外，電晶體T3~T11可以是氧化銦鎵鋅(indium gallium zinc oxide,IGZO)薄膜電晶體。
請一併參照第2圖與第4圖，在一實施例中，第n級電路200包含啟動電路201、第一穩壓電路202、第一輸出電路203、第二穩壓電路204與第二輸出電路205。啟動電路203用以根據第三閘極信號G[n-1]與第四閘極信號G[n+1]以決定是否提供第一選擇信號U2D或第二選擇信號D2U。第一穩壓電路202用以根據第一時鐘信號CK2與第二時鐘信號CK4以決定是否提供第一穩壓信號Q[n]或第二穩壓信號P[n]。第一輸出電路203用以根據第一穩壓信號Q[n]或第二穩壓信號P[n]以決定是否提供第一閘極信號G[n]。第二穩壓電路204用以根據第一穩壓信號Q[n]與第一時鐘信號CK2以決定是否輸出第三穩壓信號K[n]。第二輸出電路205用以根據第一穩壓信號Q[n]與第三穩壓信號K[n]以決定是否輸出第二閘極信號GB[n]。上述第三閘極信號G[n-1]、第四閘極信號G[n+1]、第一穩壓信號Q[n]、第二穩壓信號P[n]、第三穩壓信號K[n]、第一閘極信號G[n]與第二閘極信號GB[n]對應第1級至第n級訊號，n為大於1之正整數。
請一併參照第3圖與第4圖，在另一實施例中，第n+1級電路200A包含啟動電路201A、第一穩壓電路202A、第一輸出電路203A、第二穩壓電路204A與第二輸出電路205A。啟動電路201A用以根據第一閘極信號G[n]與第五閘極信號G[n+2]以決定是否提供第一選擇信號U2D或第二選擇信號D2U。第一穩壓電路202A用以根據第三時鐘信號CK1與第四時鐘信號CK3以決定是否提供下級第一穩壓信號Q[n+1]或下級第二穩壓信號P[n+1]。第一輸出電路203A用以根據下級第一穩壓信號Q[n+1]或下級第二穩壓信號P[n+1]以決定是否提供第四閘極信號G[n+1]。第二穩壓電路204A用以根據下級第一穩壓信號Q[n+1]與第四時鐘信號CK3以決定是否輸出下級第三穩壓信號K[n+1]。第二輸出電路205A用以根據下級第一穩壓信號Q[n+1]與下級第三穩壓信號K[n+1]以決定是否輸出下級第二閘極信號GB[n+1]。上述第一閘極信號G[n]、第五閘極信號G[n+2]、下級第一穩壓信號Q[n+1]、下級第二穩壓信號P[n+1]、下級第三穩壓信號K[n+1]、第四閘極信號G[n+1]與下級第二閘極信號GB[n+1]對應第1級至第n級訊號，n為大於1之正整數。
請一併參照第4圖與第5圖，在一實施例中，第一穩壓電路202包含第一儲存電容C1，且第二穩壓電路204包含第二儲存電容C2。在第一階段P1時，第一儲存電容C1根據第三閘極信號G[n-1]而於第一端及第二端分別儲存第一選擇信號U2D與第一時鐘信號CK2。第一輸出電路203根據第一穩壓信號Q[n]提供第一時鐘信號CK2。第二儲存電容C2根據第三閘極信號G[n-1]而於第三端及第四端分別儲存第二選擇信號D2U與反時鐘信號XCK1。第二輸出電路205根據第一穩壓信號Q[n]提供反時鐘信號XCK1。舉例而言，第一選擇信號U2D流經電晶體T3，第一選擇信號U2D的電壓為VGH，故儲存於第一電容C1的第一端的電壓值為VGH-Vth_T3，第一穩壓信號Q[n]的電壓值同樣為VGH-Vth_T3，電晶體T1_1根據第一穩壓信號Q[n]開啟，第一電容的第二端儲存第一時鐘信號CK2的電壓值VGL，第一閘極信號G[n]的電壓值同樣為VGL。再者，電晶體T6根據第三閘極信號G[n-1]開啟，第二電容的第三端儲存第二選擇信號D2U的電壓值VGL，第二穩壓信號P[n]的電壓值同樣為VGL，電晶體T10根據第一穩壓信號Q[n]開啟，第二電容的第四端儲存反時鐘信號XCK1的電壓值VGL，第三穩壓信號K[n]的電壓值同樣為VGL。最後，電晶體T1_2根據第一穩壓信號Q[n]開啟，輸出之第二閘極信號GB[n]為反時鐘信號XCK1的電壓值VGL。
請一併參照第4圖與第6圖，在第二階段P2時，第一儲存電容C1根據第一穩壓信號Q[n]儲存第一時鐘信號CK2。第一輸出電路202根據第一穩壓信號Q[n]提供第一時鐘信號CK2。第二儲存電容根據第一時鐘信號CK2與第一穩壓信號Q[n]而於第三端及第四端分別儲存下拉信號VGL與上拉信號VGH。第二輸出電路205根據第一穩壓信號Q[n]提供反時鐘信號XCK1。舉例而言，電晶體T1_1根據第一穩壓信號Q[n]開啟，第一電容C1的第二端儲存第一時鐘信號CK2的電壓值VGH，第一閘極信號G[n]的電壓值同樣為VGH，第一穩壓信號Q[n]經由第一電容C1同步升壓為VQ，電壓值VQ大於VGH+VTH_LTPS。再者，電晶體T9根據第一時鐘信號CK2開啟，第二電容的第三端儲存下拉信號VGL，第二穩壓信號P[n]的電壓值同樣為VGL，電晶體T10根據第第一穩壓信號Q[n]開啟，電晶體T11根據第一時鐘信號CK2開啟，第二電容的第四端儲存反時鐘信號XCK1的電壓值VGH與上拉信號VGH，第三穩壓信號K[n]的電壓值同樣為VGH。最後，電晶體T1_2根據第一穩壓信號Q[n]開啟，輸出之第二閘極信號GB[n]為反時鐘信號XCK1的電壓值VGH。
請一併參照第4圖與第7圖，在第三階段P3時，第一儲存電容C1根據第四閘極信號G[n+1]而於第一端及第二端分別儲存第二選擇信號D2U與下拉信號VGL。第一輸出電路203根據第二穩壓信號P[n]提供下拉信號VGL。第二儲存電容C2根據第四閘極信號G[n+1]而儲存第一選擇信號U2D。第二輸出電路根據第三穩壓信號K[n]提供上拉信號VGH。舉例而言，電晶體T4根據第四閘極信號G[n+1]開啟，第一電容的第一端儲存第二選擇信號D2U的電壓值VGL，電晶體T2_1根據第二穩壓信號P[n]開啟，第一電容C1的第二端儲存下拉信號VGL。再者，電晶體T5根據第四閘極信號G[n+1]開啟，第一選擇信號U2D流經電晶體T5，第一選擇信號U2D的電壓為VGH，故儲存於第二電容C2的第一端的電壓值為VGH-Vth_T5，第二穩壓信號P[n]的電壓值同樣為VGH-Vth_T5，第三穩壓信號Q[n]經由第二電容C2同步升壓為VK，電壓值VK大於VGH+VTH_LTPS。最後，電晶體T2_2根據第三穩壓信號K[n]開啟，輸出之第二閘極信號GB[n]為上拉信號VGH。
請一併參照第4圖與第8圖，在第四階段P4時，第一儲存電容C1根據第二時鐘信號CK4與第二穩壓信號P[n]而儲存下拉信號VGL。第一輸出電路203根據第二穩壓信號P[n]而提供下拉信號VGL。第二儲存電容C2根據第二時鐘信號CK4而儲存上拉信號VGH。第二輸出電路205根據第三穩壓信號K[n]提供上拉信號VGH。舉例而言，電晶體T7根據第二時鐘信號CK4開啟，第一電容C1的第一端儲存上拉信號VGH，第一穩壓信號Q[n]的電壓值同樣為VGH，電晶體T2_1根據第二穩壓信號P[n]開啟，第一電容C1的第二端儲存下拉信號VGL，第一閘極信號G[n]的電壓值同樣為VGL。再者，電晶體T8根據第二時鐘信號CK4開啟，上拉信號VGH流經電晶體T8，故儲存於第二電容C2的第三端的電壓值為VGH-Vth_T8，第一穩壓信號P[n]的電壓值同樣為VGH-Vth_T8，第三穩壓信號K[n]經由第二電容C2同步升壓為VK，電壓值VK大於VGH+VTH_LTPS。最後，電晶體T2_2根據第三穩壓信號K[n]開啟，輸出之第二閘極信號GB[n]為上拉信號VGH。
請一併參照第4圖與第9圖，在第五階段P5時，第一儲存電容C1根據第二穩壓信號P[n]而儲存下拉信號VGL。第一輸出電路203根據第二穩壓信號P[n]而提供下拉信號VGL。第二儲存電容C2維持第四階段P4儲存的上拉信號VGH。第二輸出電路205根據第三穩壓信號K[n]提供上拉信號VGH。舉例而言，電晶體T2_1根據第二穩壓信號P[n]開啟，第一電容C1的第二端儲存下拉信號VGL，第一閘極信號G[n]的電壓值同樣為VGL，經由第一電容C1降第一穩壓信號Q[n]電壓值為VGL。再者，第二儲存電容C2維持第四階段P4的儲存狀態，第二儲存電容C2的第三端儲存電壓值為VGH-Vth_T8，第二穩壓信號P[n]的電壓值同樣為VGH-Vth_T8，第二儲存電容C2的第四端儲存電壓值為VK，電壓值VK大於VGH+VTH_LTPS，第三穩壓信號K[n]的電壓值同樣為VK。最後，電晶體T2_2根據第三穩壓信號K[n]開啟，輸出之第二閘極信號GB[n]為上拉信號VGH。
請一併參照第4圖與第10圖，在第六階段P6時，第一儲存電容C1維持第五階段P5儲存下拉信號VGL。第一輸出電路203維持第五階段P5而提供下拉信號VGL。第二儲存電容C2根據第一時鐘信號CK2而於第三端及第四端分別儲存下拉信號VGL與上拉信號VGH。第二輸出電路維持第五階段P5而提供上拉信號VGH。舉例而言，第一儲存電容C1維持第五階段P5的儲存狀態，第一儲存電容C1的第一端與第二端儲存電壓值皆為VGL，第一穩壓信號Q[n]與第一閘極信號G[n]的電壓值同樣為VGL。再者，電晶體T9根據第一時鐘信號CK2開啟，第二電容的第三端儲存下拉信號VGL，第二穩壓信號P[n]的電壓值同樣為VGL，電晶體T11根據第一時鐘信號CK2開啟，第一時鐘信號CK2流經電晶體T11，第一時鐘信號CK2的電壓值為VGH，故儲存於第二電容C2的第四端的電壓值為VGH-Vth_T11，第三穩壓信號K[n]的電壓值同樣為VGH-Vth_T11。最後，第二閘極信號GB[n]維持第五階段P5的輸出狀態，輸出之第二閘極信號GB[n]為上拉信號VGH。
請一併參照第4圖與第11圖，在第七階段P7時，第一儲存電容C1維持第五階段P5儲存下拉信號VGL。第一輸出電路203維持第五階段P5而提供下拉信號VGL。第二儲存電容C2維持第六階段P6而於第三端及第四端分別儲存下拉信號VGL與上拉信號VGH。第二輸出電路205維持第五階段P5而提供上拉信號。舉例而言，第一儲存電容C1維持第五階段P5的儲存狀態，第一儲存電容C1的第一端與第二端儲存電壓值皆為VGL，第一穩壓信號Q[n]與第一閘極信號G[n]的電壓值同樣為VGL。再者，第二儲存電容C2維持第六階段P6的儲存狀態，第二電容的第三端儲存下拉信號VGL，第二穩壓信號P[n]的電壓值同樣為VGL，儲存於第二電容C2的第四端的電壓值為VGH-Vth_T11，第三穩壓信號K[n]的電壓值同樣為VGH-Vth_T11。最後，第二閘極信號GB[n]維持第五階段P5的輸出狀態，輸出之第二閘極信號GB[n]為上拉信號VGH。
請一併參照第4圖與第12圖，在第八階段P8時，第一儲存電容C1根據第二時鐘信號CK4與第二穩壓信號P[n]儲存下拉信號VGL。第一輸出電路202根據第二穩壓信號P[n]而提供下拉信號VGL。第二儲存電容C2根據第二時鐘信號CK4而儲存上拉信號VGH。第二輸出電路203根據第三穩壓信號K[n]而提供上拉信號VGH。舉例而言，電晶體T7根據第二時鐘信號CK4開啟，第一電容C1的第一端儲存上拉信號VGH，第一穩壓信號Q[n]的電壓值同樣為VGH，電晶體T2_1根據第二穩壓信號P[n]開啟，第一電容C1的第二端儲存下拉信號VGL，第一閘極信號G[n]的電壓值同樣為VGL。再者，電晶體T8根據第二時鐘信號CK4開啟，上拉信號VGH流經電晶體T8，故儲存於第二電容C2的第三端的電壓值為VGH-Vth_T8，第一穩壓信號P[n]的電壓值同樣為VGH-Vth_T8，第三穩壓信號K[n]經由第二電容C2同步升壓為VK，電壓值VK大於VGH+VTH_LTPS。最後，電晶體T2_2根據第三穩壓信號K[n]開啟，輸出之第二閘極信號GB[n]為上拉信號VGH。
在另一實施例中，在第八階段P8後可接續第五階段P5操作，驅動裝置100藉此達到同時提供順向或反向產生的脈衝訊號之功效。
由上述本案實施方式可知，應用本案具有下列優點。本案實施例所示之驅動裝置100得以適用於高顯示品質與可同時提供順向或反向產生的脈衝訊號。此外，本案之驅動裝置100得以防止內部節點電壓在輸出訊號時受漏電流影響輸出，因此，可以改善顯示器亮度顯示不均的問題。
在參閱下文實施方式後，本案所屬技術領域中具有通常知識者當可輕易瞭解本案之基本精神及其他新型目的，以及本案所採用之技術手段與實施態樣。
200、200A:驅動電路 201、201A:啟動電路 202、202A:第一穩壓電路 203、203A:第一輸出電路 204、204A:第二穩壓電路 205、205A:第二輸出電路 Q[n]:第一穩壓信號 P[n]:第二穩壓信號 G[n]:第一閘極信號 K[n]:第三穩壓信號 GB[n]:第二閘極信號 U2D:第一選擇信號 D2U:第二選擇信號 CK2:第一時鐘信號 CK4:第二時鐘信號 G[n-1]:第三閘極信號 G[n+1]:第四閘極信號 VGH:上拉信號 VGL:下拉信號 C1:第一電容 C2:第二電容 XCK1:反時鐘信號 XCK2:下級反時鐘信號 T1～T2_2:電晶體 Q[n+1]:下級第一穩壓信號 P[n+1]:下級第二穩壓信號 K[n+1]:下級第三穩壓信號 GB[n+1]:下級第二閘極信號 P1～P8:第一階段～第八階段
為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖係依照本案一實施例繪示一種驅動裝置與顯示面板的示意圖。 第2圖係依照本案一實施例繪示一種驅動電路的詳細電路圖。 第3圖係依照本案一實施例繪示一種驅動電路的詳細電路圖。 第4圖係依照本案一實施例繪示多種控制信號位準的波形示意圖。 第5圖至第12圖係依照本案一實施例繪示如第2圖中所示之驅動電路的操作示意圖。 根據慣常的作業方式，圖中各種特徵與元件並未依比例繪製，其繪製方式是為了以最佳的方式呈現與本案相關的具體特徵與元件。此外，在不同圖式間，以相同或相似的元件符號來指稱相似的元件/部件。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:驅動電路
201:啟動電路
202:第一穩壓電路
203:第一輸出電路
204:第二穩壓電路
205:第二輸出電路
Q[n]:第一穩壓信號
P[n]:第二穩壓信號
G[n]:第一閘極信號
K[n]:第三穩壓信號
GB[n]:第二閘極信號
U2D:第一選擇信號
D2U:第二選擇信號
CK2:第一時鐘信號
CK4:第二時鐘信號
G[n-1]:第三閘極信號
G[n+1]:第四閘極信號
VGH:上拉信號
VGL:下拉信號
C1:第一電容
C2:第二電容
XCK1:反時鐘信號
T1~T2_2:電晶體

Claims (10)

  1. 一種驅動裝置，包含：一第n級電路，用以根據一第一選擇信號或一第二選擇信號以決定是否提供一第一穩壓信號、一第二穩壓信號或一第三穩壓信號，該第n級電路用以根據該第一穩壓信號或該第二穩壓信號以決定是否提供一第一閘極信號；以及一第n+1級電路，用以根據該第一選擇信號或該第二選擇信號以決定是否提供一下級第一穩壓信號、一下級第二穩壓信號或一下級第三穩壓信號，該第n+1級電路用以根據該下級第一穩壓信號與該下級第三穩壓信號以決定是否輸出一下級第二閘極信號，其中該第一閘極信號與該下級第二閘極信號在同時序互為相同脈衝寬度的反相信號，其中該第一穩壓信號、該第二穩壓信號、該第三穩壓信號、該第一閘極信號、該下級第一穩壓信號、該下級第二穩壓信號、該下級第三穩壓信號與該下級第二閘極信號對應第1級至第n級訊號，n為大於1之正整數。
  2. 如請求項1所述之驅動裝置，其中該第n級電路包含：一啟動電路，用以根據一第三閘極信號與一第四閘極信號以決定是否提供一第一選擇信號或一第二選擇信號；一第一穩壓電路，用以根據一第一時鐘信號與一第二時鐘信號以決定是否提供該第一穩壓信號或該第二穩壓信號； 一第一輸出電路，用以根據該第一穩壓信號或該第二穩壓信號以決定是否提供該第一閘極信號；一第二穩壓電路，用以根據該第一穩壓信號與該第一時鐘信號以決定是否輸出該第三穩壓信號；以及一第二輸出電路，用以根據該第一穩壓信號與該第三穩壓信號以決定是否輸出一第二閘極信號，其中該第三閘極信號、該第四閘極信號、該第一穩壓信號、該第二穩壓信號、該第三穩壓信號、該第一閘極信號與該第二閘極信號對應第1級至第n級訊號，n為大於1之正整數。
  3. 如請求項1所述之驅動裝置，其中該第n+1級電路包含：一啟動電路，用以根據該第一閘極信號與一第五閘極信號以決定是否提供一第一選擇信號或一第二選擇信號；一第一穩壓電路，用以根據一第三時鐘信號與一第四時鐘信號以決定是否提供該下級第一穩壓信號或一下級第二穩壓信號；一第一輸出電路，用以根據該下級第一穩壓信號或該下級第二穩壓信號以決定是否提供一第四閘極信號；一第二穩壓電路，用以根據該下級第一穩壓信號與該第四時鐘信號以決定是否輸出該下級第三穩壓信號；以及一第二輸出電路，用以根據該下級第一穩壓信號與該下級第三穩壓信號以決定是否輸出該下級第二閘極信號，其中該第一閘極信號、該第五閘極信號、該下級第一穩壓信 號、該下級第二穩壓信號、該下級第三穩壓信號、該第四閘極信號與該下級第二閘極信號對應第1級至第n級訊號，n為大於1之正整數。
  4. 如請求項2所述之驅動裝置，其中該第一穩壓電路包含一第一儲存電容，且該第二穩壓電路包含一第二儲存電容；其中在一第一階段時，該第一儲存電容根據第三閘極信號而於一第一端及一第二端分別儲存該第一選擇信號與該第一時鐘信號，其中該第一輸出電路根據該第一穩壓信號提供該第一時鐘信號，其中該第二儲存電容根據第三閘極信號而於一第三端及一第四端分別儲存該第二選擇信號與一反時鐘信號，其中該第二輸出電路根據該第一穩壓信號提供該反時鐘信號。
  5. 如請求項4所述之驅動裝置，其中在一第二階段時，該第一儲存電容根據該第一穩壓信號儲存該第一時鐘信號，其中該第一輸出電路根據該第一穩壓信號提供該第一時鐘信號，其中該第二儲存電容根據該第一時鐘信號與該第一穩壓信號而於該第三端及該第四端分別儲存一下拉信號與一上拉信號，其中該第二輸出電路根據該第一穩壓信號提供該反時鐘信號。
  6. 如請求項5所述之驅動裝置，其中在一第三 階段時，該第一儲存電容根據該第四閘極信號而於該第一端及該第二端分別儲存該第二選擇信號與該下拉信號，其中該第一輸出電路根據該第二穩壓信號提供該下拉信號，其中該第二儲存電容根據該第四閘極信號而儲存該第一選擇信號，其中該第二輸出電路根據該第三穩壓信號提供該上拉信號。
  7. 如請求項6所述之驅動裝置，其中在一第四階段時，該第一儲存電容根據該第二時鐘信號與該第二穩壓信號而儲存該下拉信號，其中該第一輸出電路根據該第二穩壓信號而提供該下拉信號，其中該第二儲存電容根據該第二時鐘信號而儲存該上拉信號，其中該第二輸出電路根據該第三穩壓信號提供該上拉信號。
  8. 如請求項7所述之驅動裝置，其中在一第五階段時，該第一儲存電容根據該第二穩壓信號而儲存該下拉信號，其中該第一輸出電路根據該第二穩壓信號而提供該下拉信號，其中該第二儲存電容維持該第四階段儲存的該上拉信號，其中該第三輸出電路根據該第三穩壓信號提供該上拉信號。
  9. 如請求項8所述之驅動裝置，其中在一第六階段時，該第一儲存電容維持該第五階段儲存該下拉信號，其中該第一輸出電路維持該第五階段而提供該下拉信號， 其中該第二儲存電容根據該第一時鐘信號而於該第三端及該第四端分別儲存該下拉信號與該上拉信號，其中該第二輸出電路維持該第五階段而提供該上拉信號。
  10. 如請求項9所述之驅動裝置，其中在一第七階段時，該第一儲存電容維持該第五階段儲存該下拉信號，其中該第一輸出電路維持該第五階段而提供該下拉信號，其中該第二儲存電容維持該第六階段而於該第三端及該第四端分別儲存該下拉信號與該上拉信號，其中該第二輸出電路維持該第五階段而提供該上拉信號；其中在一第八階段時，該第一儲存電容根據該第二時鐘信號與該第二穩壓信號儲存該下拉信號，其中該第一輸出電路根據該第二穩壓信號而提供該下拉信號，其中該第二儲存電容根據該第二時鐘信號而儲存該上拉信號，其中該第二輸出電路根據該第三穩壓信號而提供該上拉信號。
TW110125562A 2021-07-12 2021-07-12 驅動裝置 TWI783570B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110125562A TWI783570B (zh) 2021-07-12 2021-07-12 驅動裝置
CN202111648101.6A CN114283747B (zh) 2021-07-12 2021-12-30 驱动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110125562A TWI783570B (zh) 2021-07-12 2021-07-12 驅動裝置

Publications (2)

Publication Number Publication Date
TWI783570B true TWI783570B (zh) 2022-11-11
TW202303571A TW202303571A (zh) 2023-01-16

Family

ID=80878567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125562A TWI783570B (zh) 2021-07-12 2021-07-12 驅動裝置

Country Status (2)

Country Link
CN (1) CN114283747B (zh)
TW (1) TWI783570B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201614665A (en) * 2014-10-09 2016-04-16 Innolux Corp Display panel and bi-directional shift register circuit
US20200410948A1 (en) * 2018-11-30 2020-12-31 Wuhan China Star Optoelectronics Technology Co., Ltd Gate driver on array (goa) circuit and display panel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562443B (zh) * 2008-04-18 2011-09-28 群康科技(深圳)有限公司 过压保护电路和液晶显示装置驱动电路
KR20130119623A (ko) * 2012-04-24 2013-11-01 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
TWI553621B (zh) * 2015-03-19 2016-10-11 友達光電股份有限公司 移位暫存器
TWI544461B (zh) * 2015-05-08 2016-08-01 友達光電股份有限公司 閘極驅動電路
CN105162324B (zh) * 2015-10-26 2018-03-02 株洲中车时代电气股份有限公司 直流高压电源、高位取能装置及其供电方法
TWI567710B (zh) * 2015-11-16 2017-01-21 友達光電股份有限公司 顯示裝置及陣列上閘極驅動電路
TWI574276B (zh) * 2015-12-23 2017-03-11 友達光電股份有限公司 移位暫存器及其控制方法
CN208836102U (zh) * 2018-10-11 2019-05-07 扬州大学 一种基于脉冲变压器隔离的mosfet驱动电路
CN109785786B (zh) * 2018-12-25 2020-09-11 友达光电（昆山）有限公司 驱动电路及触控栅极驱动电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201614665A (en) * 2014-10-09 2016-04-16 Innolux Corp Display panel and bi-directional shift register circuit
US20200410948A1 (en) * 2018-11-30 2020-12-31 Wuhan China Star Optoelectronics Technology Co., Ltd Gate driver on array (goa) circuit and display panel

Also Published As

Publication number Publication date
CN114283747A (zh) 2022-04-05
TW202303571A (zh) 2023-01-16
CN114283747B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
CN107863061B (zh) 显示面板及其控制方法、显示装置
WO2018214613A1 (zh) 移位寄存器电路、其驱动方法、栅极驱动电路及显示面板
WO2016201862A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
US7286627B2 (en) Shift register circuit with high stability
CN108039150B (zh) 移位寄存电路及移位寄存单元
WO2015101261A1 (zh) 扫描驱动电路和有机发光显示器
TWI677865B (zh) 閘極驅動裝置
WO2017016190A1 (zh) 移位寄存器、显示装置及移位寄存器驱动方法
US20170323609A1 (en) Gate Driving Circuit And Display Panel
WO2018126687A1 (zh) 移位寄存器电路及其驱动方法、栅极驱动电路及显示装置
TWI720655B (zh) 畫素電路及其驅動方法
CN110930942B (zh) 移位寄存器及其控制方法、显示面板
US20220319379A1 (en) Pixel driving circuit, method, and display apparatus
US20180114498A1 (en) Goa electric circuit based on ltps semiconductor thin-film transistors
WO2018184271A1 (zh) 一种goa驱动电路
TWI783570B (zh) 驅動裝置
CN112527149A (zh) 一种提升显示稳定性的gip电路及驱动方法
CN111833820A (zh) 栅极扫描驱动电路、驱动方法及显示面板
CN214011960U (zh) 一种提升显示稳定性的gip电路
CN110164360B (zh) 栅极驱动装置
CN110164381B (zh) 栅极驱动装置
CN112509513A (zh) 移位寄存器、显示面板及显示装置
TWI802215B (zh) 驅動電路
TWI788971B (zh) 顯示器
TWI789846B (zh) 驅動電路