TWI781040B - 記憶體裝置 - Google Patents

記憶體裝置 Download PDF

Info

Publication number
TWI781040B
TWI781040B TW111101175A TW111101175A TWI781040B TW I781040 B TWI781040 B TW I781040B TW 111101175 A TW111101175 A TW 111101175A TW 111101175 A TW111101175 A TW 111101175A TW I781040 B TWI781040 B TW I781040B
Authority
TW
Taiwan
Prior art keywords
temperature
mentioned
flash memory
volatile memory
nand
Prior art date
Application number
TW111101175A
Other languages
English (en)
Other versions
TW202217807A (zh
Inventor
近藤敦志
米澤遼
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202217807A publication Critical patent/TW202217807A/zh
Application granted granted Critical
Publication of TWI781040B publication Critical patent/TWI781040B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Vehicle Body Suspensions (AREA)
  • Valve Device For Special Equipments (AREA)

Abstract

本發明之實施形態提供一種不會引起存取性能之不必要降低，且可防止非揮發性記憶體晶粒之溫度超出其動作保證溫度之上限的記憶體裝置。 記憶體裝置包含：第1非揮發性記憶體晶粒；第2非揮發性記憶體晶粒，其積層於第1非揮發性記憶體晶粒之上方；控制器；第1及第2溫度感測器，其等分別內置於第1及上述第2非揮發性記憶體晶粒。控制器自第1及第2非揮發性記憶體晶粒讀出由第1及第2溫度感測器測定出之溫度。於自第1及第2非揮發性記憶體晶粒讀出之溫度之至少一者為閾值溫度以上之情形時，控制器降低對第1及第2非揮發性記憶體晶粒之指令發行頻率、或對第1及第2非揮發性記憶體晶粒之存取速度。

Description

記憶體裝置
本發明之實施形態係關於包含非揮發性記憶體與控制器之記憶體裝置、記憶體裝置之控制方法、及記憶體裝置之製造方法。
近年來，開發有包含控制器與複數個非揮發性記憶體晶粒之記憶體裝置。
此種記憶體裝置中，謀求實現不招致記憶體裝置之存取性能之不必要降低，且用以防止非揮發性記憶體晶粒之溫度超出其動作保證溫度之上限之結構。
本發明所欲解決之問題在於提供一種可不招致存取性能之不必要降低，且防止非揮發性記憶體晶粒之溫度超出其動作保證溫度之上限的記憶體裝置、記憶體裝置之控制方法、及記憶體裝置之製造方法。
根據實施形態，記憶體裝置具備：第1非揮發性記憶體晶粒；第2非揮發性記憶體晶粒，其積層於上述第1非揮發性記憶體晶粒之上方；控制器，其控制上述第1及上述第2非揮發性記憶體晶粒；及第1及第2溫度感測器，其等分別內置於上述第1及上述第2非揮發性記憶體晶粒。上述控制器自上述第1及上述第2非揮發性記憶體晶粒讀出由上述第1及上述第2溫度感測器測定出之溫度。於自上述第1及上述第2非揮發性記憶體晶粒讀出之溫度之至少一者為閾值溫度以上之情形時，上述控制器降低對上述第1及上述第2非揮發性記憶體晶粒之指令發行頻率、或對上述第1及上述第2非揮發性記憶體晶粒之存取速度。
以下，參照圖式說明實施形態。
圖1係顯示實施形態之記憶體裝置10之構成例之圖。該記憶體裝置10係將控制器與積層之複數個NAND型快閃記憶體晶粒內置於一個封裝之裝置。
記憶體裝置10可連接於作為主機機器發揮功能之個人電腦、移動裝置等各種資訊處理裝置。記憶體裝置10亦可作為能安裝於在主機機器內之印製電路基板(PCB，Printed circuit boards)201安裝之未圖示之連接器(亦稱為插座)之可移除式記憶體裝置實現。或者，記憶體裝置10亦可作為安裝於主機機器內之印製電路基板201之表面安裝型記憶體裝置實現。
記憶體裝置10之封裝(本體)11具有沿Z軸方向之厚度，包含封裝11之下表面即第1面21、與封裝11之上表面即第2面22。第2面22為第1面21之相反側之面。
記憶體裝置10包含封裝基板12、NAND型快閃記憶體13、控制器14、及複數個端子P。NAND型快閃記憶體13與控制器14例如由鑄模樹脂40覆蓋且密封。
於封裝基板12之表面上，安裝有NAND型快閃記憶體13與控制器14。如圖1所示，封裝基板12之背面亦可作為第1面21露出於外部。複數個端子P配置於第1面21，於第1面21露出。於封裝基板12之背面作為第1面21露出於外部之情形時，複數個端子P配置於封裝基板12之背面。
複數個端子P例如包含複數個電源端子、複數個接地端子、複數個信號端子。
第2面22作為印刷面等使用，未於第2面22配置端子P。
NAND型快閃記憶體13包含於自第1面21朝第2面22之方向積層之複數個NAND型快閃記憶體晶粒(亦稱為NAND型快閃記憶體晶片)。該等複數個NAND型快閃記憶體晶粒於封裝基板12之表面上沿Z軸方向積層。
積層之複數個NAND型快閃記憶體晶粒之個數未限定，於圖1中，例示積層有8個NAND型快閃記憶體晶粒131～138之情形。位於最下層之NAND型快閃記憶體晶粒131配置於封裝基板12之表面上。NAND型快閃記憶體晶粒132積層於NAND型快閃記憶體晶粒131上。位於最上層之NAND型快閃記憶體晶粒138積層於NAND型快閃記憶體晶粒137上。NAND型快閃記憶體晶粒131～138為非揮發性記憶體晶粒之一例。
NAND型快閃記憶體晶粒131～138分別內置有溫度感測器TH_N0～TH_N7。溫度感測器TH_N0～TH_N7分別測定NAND型快閃記憶體晶粒131～138之溫度(亦稱為接面溫度)Tj_N0～Tj_N7。
溫度感測器TH_N0～TH_N7之各者例如包含溫度檢測電路與類比/數位轉換器。
控制器14亦安裝於封裝基板12之表面上。控制器14係以控制NAND型快閃記憶體晶粒131～138之方式構成之LSI(Large scale integrated circuit：大規模積體電路)。控制器14亦內置溫度感測器TH_C。
溫度感測器TH_C測定控制器14之溫度(亦稱為接面溫度)Tj_C。溫度感測器TH_C亦與溫度感測器TH_N0～TH_N7之各者同樣，例如包含溫度檢測電路與類比/數位轉換器。
由控制器14存取NAND型快閃記憶體13(即，NAND型快閃記憶體晶粒131～138)之期間，NAND型快閃記憶體晶粒131～138之各者產生對應於其之電力消耗量之熱量。
NAND型快閃記憶體晶粒131～138各者之熱量主要藉由熱傳導自第1面21散熱至主機機器之印製電路基板201。NAND型快閃記憶體晶粒131～138各者之一部分熱量亦藉由熱傳遞自第2面22散熱至空氣中，但藉由熱傳遞散熱至空氣中之熱量少於藉由熱傳導散熱至印製電路基板201之熱量。
NAND型快閃記憶體晶粒131～138各者之溫度不可超出NAND型快閃記憶體晶粒之動作保證溫度之上限。動作保證溫度為可保證各NAND型快閃記憶體晶粒安全動作之溫度範圍。
因此，為抑制NAND型快閃記憶體晶粒131～138各者之發熱，對控制器14安裝有降低對NAND型快閃記憶體晶粒131～138之指令發行頻率或對NAND型快閃記憶體晶粒131～138之存取速度之功能。該功能稱為熱控制(或熱調節)。
降低指令之發行頻率之動作為以下之動作，藉由縮減每1期間自控制器14對各NAND型快閃記憶體晶粒發行之指令數，而降低每1期間對各NAND型快閃記憶體晶粒發行之指令頻率。
降低存取速度之動作係以下之動作，藉由延長自控制器14發送至各NAND型快閃記憶體晶粒之控制信號(例如，讀取啟動信號、寫入啟動信號等)之週期，而延長讀取/寫入存取所需時間。
為了不使NAND型快閃記憶體晶粒131～138中之任何NAND型快閃記憶體晶粒之溫度皆不超出動作保證溫度之上限，控制器14執行熱控制。
此處，首先針對比較例之熱控制動作進行說明。
比較例之熱控制動作自由內置於控制器14之溫度感測器TH_C測定出之溫度Tj_C推測Tj_N_max。Tj_N_max為Tj_N0～Tj_N7中之最高溫度。
一般而言，多數情況下，Tj_C＞Tj_N_max成立。但，難以將Tj_C與Tj_N_max之相關性數式化。
因此，自Tj_C推測Tj_N_max之實例中，需要預留較大餘裕後求得Tj_N_max之推測值。其結果，多數情況下，推測出之Tj_N_max值高於實際之Tj_N_max。
藉此，導致於實際Tj_N_max上升至應開始熱控制之溫度前提早啟動熱控制，引起NAND型快閃記憶體13之存取性能之不必要降低。
接著，針對本實施形態之熱控制動作進行說明。
本實施形態中，控制器14並非自Tj_C推測Tj_N_max，而使用由分別內置於積層之NAND型快閃記憶體晶粒131～138之溫度感測器TH_N0～TH_N7測定之溫度Tj_N0～Tj_N7推測Tj_N_max。
該情形時，控制器14自NAND型快閃記憶體晶粒131～138讀出由溫度感測器TH_N0～TH_N7測定出之溫度Tj_N0～Tj_N7。且，控制器14使用讀出之溫度Tj_N0～Tj_N7中之最高溫度作為Tj_N_max。
控制器14於溫度Tj_N0～Tj_N7中之最高溫度Tj_N_max為閾值溫度以上之情形時，進行熱控制。
藉此，與自TH_C推測Tj_N_max之比較例之熱控制動作相比，可提高Tj_N_max之精度。因此，可較比較例之熱控制動作，延遲啟動熱控制之時序，故可延長NAND型快閃記憶體晶粒131～138能以最大存取性能動作之時間。換言之，可將存取性能提高至接近記憶體裝置10之熱設計之界限。
再者，本實施形態中，亦採用降低內置於NAND型快閃記憶體晶粒131～138之溫度感測器TH_N0～TH_N7各者之測定溫度誤差之構成。
接著，說明記憶體裝置10所含之控制器14之構成例。圖2係顯示控制器14之構成例之方塊圖。
控制器14包含主機介面控制電路141、控制部142、NAND介面控制電路143、緩存記憶體144、及ECC(Error Correcting Code：錯誤校正碼)編碼/解碼部145。
主機介面控制電路141、控制部142、NAND介面控制電路143、緩存記憶體144、及ECC編碼/解碼部145連接於匯流排140。
主機介面控制電路141以執行與主機機器之通信之方式構成。主機介面控制電路141自主機機器接收各種請求。各種請求中包含寫入請求、讀取請求等。
控制部142構成為控制主機介面控制電路141、NAND介面控制電路143、緩存記憶體144、及ECC編碼/解碼部145。控制部142由如CPU(Central Processing Unit：中央處理單元)之處理器實現。
控制部142藉由執行控制程式(韌體)，而進行包含寫入控制處理及讀取控制處理之各種處理。寫入控制處理為經由NAND介面控制電路143對寫入對象之NAND型快閃記憶體晶粒寫入資料之處理。讀取控制處理為經由NAND介面控制電路143自讀取對象之NAND型快閃記憶體晶粒讀出資料之處理。
再者，控制部142具有熱調節控制部142a。熱調節控制部142a分別自NAND型快閃記憶體13所含之複數個NAND型快閃記憶體晶粒131～138讀出溫度。自NAND型快閃記憶體晶粒131～138讀出之溫度為由內置於NAND型快閃記憶體晶粒131～138之溫度感測器TH_N0～TN_N7測定出之溫度。
熱調節控制部142a藉由將指定溫度取得用之特定位址之讀取指令發送至各NAND型快閃記憶體晶粒，而可自該NAND型快閃記憶體晶粒讀出由該NAND型快閃記憶體晶粒內之溫度感測器測定出之溫度。以下，亦將由溫度感測器測定出之溫度稱為「感測器輸出」或「溫度輸出」。
熱調節控制部142a使用分別自複數個NAND型快閃記憶體晶粒131～138讀出之複數個溫度輸出中之最高溫度，作為Tj_N_max。
熱調節控制部142a將Tj_N_max與閾值溫度進行比較，於Tj_N_max為閾值溫度以上之情形時，執行降低對NAND型快閃記憶體13所含之NAND型快閃記憶體晶粒131～138之指令發行頻率，或對NAND型快閃記憶體晶粒131～138之存取速度之熱控制。此處，已針對用於熱控制之閾值溫度為一個之情形進行說明，但亦可將互不相同之複數個閾值溫度用於熱控制。
NAND介面控制電路143為以在控制部142之控制下，控制複數個NAND型快閃記憶體晶粒之方式構成之記憶體控制電路。NAND介面控制電路143經由複數個通道Ch(Ch#0～Ch#n)連接於複數個NAND型快閃記憶體晶粒。
緩存記憶體144作為暫時儲存自主機機器接收到之寫入資料之寫入緩存器、及暫時儲存自NAND型快閃記憶體晶粒讀出之資料之讀取緩存器發揮功能。
ECC編碼/解碼部145藉由將寫入NAND型快閃記憶體晶粒之使用者資料編碼(ECC編碼)，而將錯誤校正碼(ECC)作為冗余碼賦予至使用者資料。自NAND型快閃記憶體晶粒讀出使用者資料時，ECC編碼/解碼部145使用附加於讀出之資料的ECC，進行使用者資料之錯誤校正(ECC解碼)。
接著，針對本實施形態之熱控制動作之順序例進行說明。圖3係顯示由控制器14執行之熱控制動作之順序之流程圖。
例如，如圖1所說明，積層有8個NAND型快閃記憶體晶粒131～138之情形時，使用Tj_N0～Tj_N7中之最大值作為Tj_N_max。
此處，假設各NAND型快閃記憶體晶粒之傳輸速度定義了互不相同之以下4個狀態(內部狀態)L1～L4之情形。傳輸速度例如表示讀取存取或寫入存取之吞吐量。
L1：將各NAND型快閃記憶體晶粒之傳輸速度設定為最大傳輸速度MAX。
L2：將各NAND型快閃記憶體晶粒之傳輸速度設定為傳輸速度A。傳輸速度A較最大傳輸速度MAX慢且較後述之傳輸速度B快。
L3：將各NAND型快閃記憶體晶粒之傳輸速度設定為傳輸速度B。傳輸速度B較傳輸速度A慢且較後述之傳輸速度C快。
L4：將各NAND型快閃記憶體晶粒之傳輸速度設定為傳輸速度C。傳輸速度C較傳輸速度B慢。
控制器14使用Tj_N_max與3個閾值溫度(TMT1、TMT2、TMT3)，控制各NAND型快閃記憶體晶粒之傳輸速度。此處，TMT1、TMT2、TMT3具有TMT1＜TMT2＜TMT3之關係。
首先，控制器14將Tj_N_max與閾值溫度TMT1進行比較，判定Tj_N_max是否未達閾值溫度TMT1(步驟S11)。於Tj_N_max未達閾值溫度TMT1之期間(步驟S11之是(YES))，控制器14以各NAND型快閃記憶體晶粒之內部狀態成為狀態L1之方式，控制對各NAND型快閃記憶體晶粒之存取(步驟S14)。該情形時，將各NAND型快閃記憶體晶粒之傳輸速度設定為最大傳輸速度MAX。
於Tj_N_max為閾值溫度TMT1以上之情形時(步驟S11之否(NO))，控制器14判定Tj_N_max是否為閾值溫度TMT1以上且未達閾值溫度TMT2之溫度(步驟S12)。
於Tj_N_max為閾值溫度TMT1以上且未達閾值溫度TMT2之溫度之期間(步驟S12之是)，控制器14以各NAND型快閃記憶體晶粒之內部狀態成為狀態L2之方式，控制對NAND型快閃記憶體晶粒之存取(步驟S15)。該情形時，將各NAND型快閃記憶體晶粒之傳輸速度，設定在較最大傳輸速度MAX慢之傳輸速度A。
Tj_N_max為閾值溫度TMT2以上之情形時(步驟S12之否)，控制器14判定Tj_N_max是否為閾值溫度TMT2以上且未達閾值溫度TMT3之溫度(步驟S13)。
於Tj_N_max為閾值溫度TMT2以上且未達閾值溫度TMT3之溫度之期間(步驟S13之是)，控制器14以各NAND型快閃記憶體晶粒之內部狀態成為狀態L3之方式，控制對各NAND型快閃記憶體晶粒之存取(步驟S16)。該情形時，將各NAND型快閃記憶體晶粒之傳輸速度設定在較傳輸速度A慢之傳輸速度B。
Tj_N_max為閾值溫度TMT3以上之情形時(步驟S13之否)，控制器14以使各NAND型快閃記憶體晶粒之內部狀態成為狀態L4之方式使用，控制對各NAND型快閃記憶體晶粒之存取(步驟S17)。該情形時，將各NAND型快閃記憶體晶粒之傳輸速度設定為較傳輸速度B慢之傳輸速度C。
此處，已說明使用3個閾值溫度之情形，但使用之閾值溫度之數量可為2個以下，亦可為4個以上。
圖4係顯示記憶體存取中之Tj_N_max與傳輸速度之關係之例之圖。
於圖4中，例示例示傳輸速度A為最大傳輸速度MAX之1/2，傳輸速度B為最大傳輸速度MAX之1/4，傳輸速度C為最大傳輸速度MAX之1/8之情形。傳輸速度A、B、C相對於最大傳輸速度MAX之比例不限定於該例，可使用滿足MAX＞A＞B＞C之關係之其他任意比例。例如，亦可使傳輸速度A為最大傳輸速度MAX之3/5，傳輸速度B為最大傳輸速度MAX之2/5，傳輸速度C為最大傳輸速度MAX之1/5。
於Tj_N_max未達TMT1之期間，將傳輸速度設定為最大傳輸速度MAX。若Tj_N_max變為TMT1以上(時序t1)，則傳輸速度自最大傳輸速度MAX降低至傳輸速度A。
藉由使傳輸速度降低至傳輸速度A，若Tj_N_max降低至未達TMT1(時序t2)，則傳輸速度自傳輸速度A增加至最大傳輸速度MAX。若於該狀態下，Tj_N_max再次變為TMT1以上(時序t3)，則傳輸速度再次自最大傳輸速度MAX降低至傳輸速度A。
若Tj_N_max繼續上升，且變為TMT2以上(時序t4)，則傳輸速度再次自傳輸速度A降低至傳輸速度B。藉此，若Tj_N_max降低至未達TMT2(時序t5)，則傳輸速度自傳輸速度B增加至傳輸速度A。若於該狀態下，Tj_N_max再次變為TMT2以上(時序t6)，則傳輸速度自傳輸速度A降低至傳輸速度B。
若Tj_N_max繼續上升，且變為TMT3以上(時序t7)，則傳輸速度自傳輸速度B降低至傳輸速度C。藉此，若Tj_N_max降低至未達TMT3(時序t8)，則傳輸速度自傳輸速度C增加至傳輸速度B。若於該狀態下，Tj_N_max再次變為TMT3以上(時序t9)，則傳輸速度自傳輸速度B降低至傳輸速度C。藉此，若Tj_N_max降低至未達TMT3(時序t10)，則傳輸速度自傳輸速度C增加至傳輸速度B。
接著，針對各NAND型快閃記憶體晶粒之構成例進行說明。圖5係顯示各NAND型快閃記憶體晶粒所含之胞陣列之階層構造之例之圖。
於圖5中，例示NAND型快閃記憶體晶粒131(亦作為NAND型晶粒#0參照)所含之胞陣列之階層構造。
NAND晶粒#0具有用以接收晶片啟動信號之晶片啟動端子CE。若晶片啟動信號確定，則可向NAND晶粒#0進行存取。
通常，NAND晶粒#0之胞陣列包含複數個平面。於圖5中，例示NAND晶粒#0之胞陣列包含2個平面(平面#0、平面#1)之情形。2個平面各自包含複數個區塊。各區塊為抹除資料之抹除動作之單位。各區塊包含複數個頁面。各頁面為資料寫入動作及資料讀出動作之單位。一個頁面包含連接於同一字元線之複數個記憶胞。
圖6係顯示控制器14與NAND型快閃記憶體晶粒131～138間之連接例之圖。
於圖6中，例示控制器14經由4個通道Ch#0～Ch#3連接於NAND型快閃記憶體晶粒131～138，於各通道連接有2個NAND型快閃記憶體晶粒之實例。
通道Ch#0～Ch#3各者例如包含8位元寬度之IO匯流排，及複數條控制信號線(指令鎖存啟動信號線、位址鎖存啟動信號線、讀取啟動信號線、寫入啟動信號線等)。
於通道Ch#0連接有NAND型快閃記憶體晶粒131、132。同樣，於通道Ch#1連接有NAND型快閃記憶體晶粒133、134，於通道Ch#2連接有NAND型快閃記憶體晶粒135、136，於通道Ch#3連接有NAND型快閃記憶體晶粒137、138。
又，對NAND型快閃記憶體晶粒131～138各者之晶片啟動端子，分別個別供給來自控制器14之晶片啟動信號CE0～CE7。
圖7係顯示藉由交錯並行存取NAND型快閃記憶體晶粒131～138之動作之例。於圖7中，例示藉由交錯並行寫入存取NAND型快閃記憶體晶粒131～138之動作。
於圖7中，DIN表示用以將一頁量之寫入資料(例如16 KB之資料)傳輸至NAND型快閃記憶體晶粒之資料輸入循環。於各NAND型快閃記憶體晶粒具有包含2個平面#0、#1之多平面構成之實例中，藉由2個連續之資料傳輸循環DIN(0)、DIN(1)，傳輸2頁量之寫入資料(例如32 KB之資料)。
資料傳輸循環DIN(0)中，將應寫入屬於平面#0之寫入對象區塊之一頁量之寫入資料傳輸至NAND型快閃記憶體晶粒，資料傳輸循環DIN(1)中，同樣將應寫入屬於NAND型快閃記憶體晶粒之平面#1之寫入對象區塊之一頁量之寫入資料傳輸至該NAND型快閃記憶體晶粒。
tPROG表示各NAND型快閃記憶體晶粒中執行頁面編程動作之編程時間。tPROG中，並行執行對應於平面#0之頁面編程動作、與對應於平面#1之頁面編程動作。
於通道Ch#0～Ch#3之各者，於某NAND型快閃記憶體晶粒執行編程動作之期間，執行向另一NAND型快閃記憶體晶粒傳輸寫入資料(交錯)。
如此，利用交錯並行存取NAND型快閃記憶體晶粒131～138，藉此可使所有NAND型快閃記憶體晶粒131～138並行動作。
接著，說明本實施形態之熱控制之細節。於說明本實施形態之熱控制之細節之前，首先針對比較例之熱控制進行說明。圖8係用以說明使用控制器14之溫度感測器TH_C執行之比較例之熱控制之圖。
比較例中，藉由自由控制器14之溫度感測器TH_C測定出之控制器14之溫度推測Tj_N_max而進行熱控制。
但，由於控制器14存在於與NAND型快閃記憶體晶粒131～138實體分開之位置，故難以精度良好地自控制器14之溫度推測Tj_N_max。又，亦存在溫度感測器TH_C之測定溫度本身所含之誤差(測定溫度誤差)。
因此，自控制器14之溫度推測Tj_N_max之實例中，以下情況必不可少，首先預留較大之餘裕，自溫度感測器TH_C之溫度輸出推測控制器14之溫度，進而自該控制器14之溫度之推測值推測Tj_N_max。比較例之熱控制中，例如需要自溫度感測器TH_C之測定值預留4°C之餘裕來推測控制器14之溫度。
圖9係用以說明使用NAND型快閃記憶體晶粒131～138中各自含之溫度感測器TH_N0～TH_N7執行之實施形態之熱控制之圖。
實施形態之熱控制中，控制器14自NAND型快閃記憶體晶粒131～138讀出溫度感測器TH_N0～TH_N7之溫度輸出，自讀出之溫度感測器TH_N0～TH_N7之溫度輸出推測Tj_N_max，從而進行熱控制。
積層之NAND型快閃記憶體晶粒131～138之溫度並不相同。又，積層之NAND型快閃記憶體晶粒131～138中之任何NAND型快閃記憶體晶之溫度皆不能超出NAND型快閃記憶體晶粒之動作保證溫度之上限。
因此，控制器14藉由自NAND型快閃記憶體晶粒131～138讀出所有溫度感測器TH_N0～TH_N7之溫度輸出，且使用讀出之溫度感測器TH_N0～TH_N7之溫度輸出中之最高溫度作為Tj_N_max，而進行熱控制。
顯示溫度感測器TH_N0～TH_N7各者之溫度輸出之資料可藉由對各NAND型快閃記憶體晶粒發送指定特定位址之讀取指令，而自各NAND型快閃記憶體晶粒讀出。
自各NAND型快閃記憶體晶粒讀出溫度感測器TH_N0～TH_N7各者之溫度輸出之處理係使用如不影響記憶體裝置10之存取性能之方法執行。
例如，控制器14亦可不始終監視所有溫度感測器TH_N0～TH_N7之測定值，而每隔特定時間(例如1秒)，自NAND型快閃記憶體晶粒131～138讀出所有溫度感測器TH_N0～TH_N7之溫度輸出。
本實施形態中，由於自由內置於NAND型快閃記憶體晶粒131～138之溫度感測器TH_N0～TH_N7測定出之溫度推測Tj_N_max，故推測Tj_N_max時，只要僅預留各溫度感測器TH_N0～TH_N7之測定溫度誤差作為餘裕即可。
因此，可消除比較例之熱控制中所需之4°C之餘裕。
又，本實施形態中，亦採用使用封裝11內之NAND型快閃記憶體晶粒131～138之散熱傾向，高速搜索最高之Tj_N之方法。
再者，本實施形態亦採用藉由改變溫度感測器之校準溫度而降低溫度感測器之測定溫度誤差之方法。
接著，針對封裝11內之NAND型快閃記憶體晶粒131～138之散熱傾向進行說明。圖10係用以說明將記憶體裝置10安裝於主機機器之印製電路基板201時，記憶體裝置10內積層之NAND型快閃記憶體晶粒131～138各者之溫度傾向之圖。
記憶體裝置10之熱量主要藉由熱傳導經由第1表面21散熱至主機機器之印製電路基板201。因此，接近第1表面21之位置處之散熱效率較高。另一方面，記憶體裝置10之熱量亦藉由熱傳遞經由第2表面22散熱至空氣中，但藉由熱傳遞散熱至空氣中之熱量較少。
因此，包含積層之NAND型快閃記憶體晶粒131～138之記憶體裝置10中，有接近印製電路基板201之一個以上之NAND型快閃記憶體晶粒之溫度相對較低，且存在於離開印製電路基板201之位置之一個以上之NAND型快閃記憶體晶粒之溫度相對較高之傾向。
因此，積層之NAND型快閃記憶體晶粒之總數為N(N為2以上之整數)之情形時，控制器14無須讀出所有N個之NAND型快閃記憶體晶粒之溫度。即，藉由考慮封裝11內之NAND型快閃記憶體晶粒131～138之散熱傾向，可高速搜索最高之Tj_N。
該情形時，控制器14自溫度監視對象之N-1個以下之NAND型快閃記憶體晶粒讀出由內置於自NAND型快閃記憶體晶粒131～138選擇之溫度監視對象之N-1個以下之NAND型快閃記憶體晶粒的N-1個以下之溫度感測器分別測定出之溫度。且，控制器14於讀出之溫度中之最高溫度為閾值溫度以上之情形時，執行熱控制。
位於積層之NAND型快閃記憶體晶粒131～138中位於最下層之NAND型快閃記憶體晶粒131配置於較第2面22更靠近第1面21之位置，在NAND型快閃記憶體晶粒131～138中溫度最低之可能性較高。因此，NAND型快閃記憶體晶粒131可自溫度監視對象排除。不僅NAND型快閃記憶體晶粒131，亦可將接近第1面21之2個以上之NAND型快閃記憶體晶粒自溫度監視對象排除。
因此，溫度監視對象之N-1個以下之NAND型快閃記憶體晶粒包含自NAND型快閃記憶體131～138至少排除NAND型快閃記憶體131之其他一個以上之非揮發性記憶體晶粒。
圖11係用以說明將記憶體裝置11安裝於主機機器之印製電路基板201且於記憶體裝置之上表面(第2面22)配置有如TIM(thermal interface material：熱介面材料)202之熱傳導構件時，記憶體裝置11內積層之NAND型快閃記憶體131～138各者之溫度傾向之圖。
如圖11，於第2面22貼附有TIM202之情形時，記憶體裝置10之熱量藉由熱傳導經由第2表面22散熱至TIM202，故亦改善存在於離開印製電路基板201之位置之1個以上之NAND型快閃記憶體晶粒之散熱效率。
因此，圖11之構造中，有積層之NAND型快閃記憶體晶粒131～138中，存在於中央部附近之一個以上之NAND型快閃記憶體晶粒之溫度最高之傾向。
該情形時，至少亦可將位於最下層之NAND型快閃記憶體晶粒131與位於最上層之NAND型快閃記憶體晶粒138自溫度監視對象排除。
可藉由事先學習存取積層之NAND型快閃記憶體晶粒131～138期間之NAND型快閃記憶體晶粒131～138各者之溫度，而精度良好地決定溫度監視對象之N-1個以下之NAND型快閃記憶體晶粒。
換言之，藉由事先進行學習積層之NAND型快閃記憶體晶粒131～138中之哪個NAND型快閃記憶體晶粒之溫度較高/較低之處理，控制器14可不讀出所有NAND型快閃記憶體晶粒131～138之溫度，而藉由僅讀出溫度更高之特定一個以上之NAND型快閃記憶體晶粒內之溫度感測器之溫度輸出，進行熱控制。
圖12係顯示事先確認記憶體存取中之NAND型快閃記憶體晶粒131～138各者之溫度傾向之學習處理之順序例之流程圖。
於學習處理中，控制器14進行對NAND型快閃記憶體晶粒131～138之順序存取(步驟S21)，於執行順序存取之期間，自NAND型快閃記憶體晶粒131～138讀出由溫度感測器TH_N0～TH_N7分別測定出之溫度(溫度感測器TH_N0～TH_N7各者之測定值)(步驟S22)。
控制器14保存讀出之溫度感測器TH_N0～TH_N7各者之測定值作為學習結果(步驟S23)。學習結果例如亦可保存於控制器14之韌體之表格中。
藉由進行此種學習處理，可特定具有溫度更高之傾向之NAND型快閃記憶體晶粒，作為溫度監視對象之NAND型快閃記憶體晶粒。因此，自積層於封裝11內之N個NAND型快閃記憶體晶粒中，僅讀出藉由學習處理作為溫度監視對象選擇之N-1個以下之NAND型快閃記憶體晶粒內之N-1個以下之溫度感測器之溫度輸出，藉此可進行熱控制。顯示作為溫度監視對象選擇之N-1個以下之NAND型快閃記憶體晶粒之資訊亦可作為用以特定溫度監視對象之NAND型快閃記憶體晶粒之資訊，保存於控制器14之韌體之表格中。
作為事先進行學習處理之時序之例，列舉下述者。
(1)記憶體裝置11之開發者於開發控制器14之韌體之期間進行學習處理。
(2)於記憶體裝置11出貨前之最終測試進行學習處理。
(3)製造主機機器之設備製造商於開發主機機器之期間進行學習處理。
圖13係顯示僅使用藉由圖12之學習處理作為溫度監視對象特定之N-1個以下之NAND型快閃記憶體晶粒各自包含之溫度感測器，執行熱控制之順序之流程圖。
記憶體裝置11出貨後，控制器14每隔特定時間(例如1秒)，自由學習處理特定之N-1個以下之NAND型快閃記憶體晶粒僅讀出該等特定之N-1個以下之NAND型快閃記憶體晶粒各自包含之溫度感測器之溫度輸出(步驟S31)。接著，控制器14藉由使用讀出之N-1個以下之溫度感測器之溫度輸出中之最高溫度作為Tj_N_max，而進行圖3之熱控制(步驟S32)。
另，亦可探討藉由進行與封裝11內積層之NAND型快閃記憶體晶粒131～138對應之複合熱阻之模擬而非學習之方法，來推測Tj_N_max。推測Tj_N_max時，使用溫度感測器TH_N0～TH_N7各者之溫度輸出、與對應於積層之NAND型快閃記憶體晶粒131～138之複合熱阻，計算熱阻模型。
接著，針對藉由改變進行溫度感測器之校準之溫度而減少溫度感測器之測定溫度值的誤差之方法進行說明。以下，為易於理解，使用具體之數值進行說明，但該等數值係作為一例而示者，本實施形態並非僅限定於該等數值者。
內置於各NAND型快閃記憶體晶粒之溫度感測器TH_N之校準於自晶圓切出各NAND型快閃記憶體晶粒之時序前，利用測試器進行。此處，TH_N表示晶圓所含之校準對象之任意溫度感測器。
測試器係使用探針儀檢查形成於晶圓之複數個LSI晶片(晶粒)之裝置。將包含複數個NAND型快閃記憶體晶粒之晶圓安裝於探針儀，接著，執行內置於晶圓內之各NAND型快閃記憶體晶粒之溫度感測器TH_N之校準。
圖14係用於說明利用測試器以室溫進行晶圓內之各NAND型快閃記憶體晶粒所含之溫度感測器TH_N之校準之比較例之校準動作的圖。
於NAND型快閃記憶體晶粒之實際溫度Tj_N與由溫度感測器TH_N測定出之溫度間存在以下2種誤差。
測試器誤差：比較例利用測試器以室溫(30°C左右)進行溫度感測器TH_N之校準。利用測試器設定之環境溫度之精度例如為30°C±1.5°C。因此，產生±1.5°C之誤差作為測試器誤差。
測定溫度誤差：測定溫度誤差為因溫度感測器TH_N之線性(直線性)而產生之誤差。即使以30°C進行溫度感測器TH_N之校準，隨著測定對象溫度與30°C間之溫度差變大，溫度感測器TH_N之測定溫度誤差亦增加。例如，90°C時，溫度感測器TH_N之溫度輸出中包含±1.5°C之測定溫度誤差。
因此，90°C時，產生測試器誤差±1.5°C與測定溫度誤差±1.5°C之合計±3.0°C之誤差。
當前之NAND型快閃記憶體晶粒中，熱控制在高於室溫(例如30°C)之溫度範圍(70°C以上之溫度範圍)內進行。該溫度範圍例如為70°C之前半(70°C～74°C)至85°C之範圍。
因此，本實施形態中，為減少溫度感測器TH_N之測定溫度誤差，以高於室溫之溫度進行溫度感測器TH_N之校準。藉此，可減少進行溫度感測器TH_N之校準之溫度與進行熱控制之溫度間之溫度差，故可減少需要熱控制之溫度範圍內之溫度感測器TH_N之測定溫度誤差。
圖15係用於說明利用測試器以接近熱控制開始之溫度，進行晶圓內之各NAND型快閃記憶體晶粒所含之溫度感測器TH_N之校準之實施形態之校準動作例之圖。
於圖15中，例示利用測試器以70°C進行溫度感測器TH_N之校準之情形。
將晶圓周圍之環境溫度利用測試器設定為70°C左右。接著，以由溫度感測器TH_N測定出之溫度(以下，亦作為溫度感測器TH_N之溫度輸出參照)成為70°C之方式，利用測試器校準溫度感測器TH_N。溫度感測器TH_N之校準例如可藉由調整表示溫度感測器TH_N之溫度特性之直線之斜率(增益)與截距(偏移)而執行。用於調整斜率與截距之修正值最終利用測試器非揮發地寫入NAND型快閃記憶體晶粒。
溫度感測器TH_N之溫度特性可藉由以下之一次函數而近似。
y=ax+b
x表示溫度感測器TH_N之周圍溫度(溫度輸入)，y表示由溫度感測器TH_N測定出之溫度(溫度輸出)，a表示顯示溫度感測器TH_N之溫度特性之直線(近似直線)之斜率，b表示該近似直線之截距(y截距)。
與圖14之情形同樣，產生±1.5°C之測試器誤差。但，由於以70°C進行溫度感測器TH_N之校準，故可減少進行溫度感測器TH_N之校準之溫度與進行熱控制之溫度間之溫度差。例如，90°C時，可將溫度感測器TH_N之測定值所含之誤差降低至±0.5°C。
因此，90°C時，測試器誤差±1.5°C與測定溫度誤差±0.5°C之合計降低至±2.0°C。其結果，因可精度更良好地進行熱控制，故可抑制記憶體裝置11之存取性能之不必要降低。
圖16係用於說明利用測試器以NAND型快閃記憶體晶粒之動作保證溫度之上限(例如85°C)，進行晶圓內之各NAND型快閃記憶體晶粒所含之溫度感測器TH_N之校準之實施形態之校準動作之另一例的圖。
將晶圓周圍之環境溫度利用測試器設定在85°C左右。且，以由溫度感測器TH_N測定之溫度(溫度感測器TH_N之溫度輸出)成為85°C之方式，利用測試器校準溫度感測器TH_N。
與圖14之情形同樣，產生±1.5°C之測試器誤差。但，由於以85°C進行溫度感測器TH_N之校準，故可減少進行溫度感測器TH_N之校準之溫度與進行熱控制之溫度間之溫度差。例如，90°C時，可將溫度感測器TH_N之測定值所含之誤差降低至±0.375°C。
因此，90°C時，測試器誤差±1.5°C與測定溫度誤差±0.375°C之合計降低至±1.875°C。其結果，因可精度更良好地測定Tj_N_max，故可抑制於Tj_N_max上升至應開始熱控制之閾值溫度前，在較早之時序啟動熱控制。
本實施形態中，記憶體裝置11內之NAND型快閃記憶體晶粒131～138各者中，以在高於室溫(30°C)之第1溫度(70°C或85°C)下，使溫度感測器TH_N之溫度輸出成為第1溫度(70°C或85°C)之方式，非揮發地儲存用以校準溫度感測器TH_N之溫度特性之修正值。再者，內置於NAND型快閃記憶體晶粒131～138各者之溫度感測器TH_N構成為使用非揮發地儲存於對應之NAND型快閃記憶體晶粒之修正值動作。因此，可降低進行熱控制之溫度範圍內之各溫度感測器TH_N之測定溫度誤差。
修正值可藉由使用檢查晶圓內之各NAND型快閃記憶體晶粒之測試器，以第1溫度校準內置於晶圓內之各非揮發性記憶體晶粒之溫度感測器TH_N而求得。該修正值包含溫度感測器TH_N之溫度特性之斜率及截距各者之修正值。
接著，針對用以進行溫度感測器TH_N之校準之方法例進行說明。圖17係顯示NAND型快閃記憶體晶粒所含之溫度感測器TH_N之構成例之方塊圖。
溫度感測器TH_N包含溫度檢測電路301及類比/數位轉換器(AD轉換器)302。AD轉換器302係將溫度檢測電路301之類比輸出值(輸出電壓)轉換為表示溫度之數位值(例如10位元)之電路。AD轉換器302例如包含逐次比較用數位/類比轉換器(DAC)311、比較器(CMP)312及逐次比較邏輯313。
逐次比較邏輯313指示DAC311逐漸提高輸出電壓。CMP312將DAC311之輸出電壓與溫度檢測電路301之輸出電壓進行比較，輸出顯示DAC311之輸出電壓與溫度檢測電路301之輸出電壓之大小關係之比較結果。
於DAC311之輸出電壓未達溫度檢測電路301之輸出電壓之期間，逐次比較邏輯313指示DAC311逐漸提高輸出電壓。DAC311之輸出電壓逐漸增加。當DAC311之輸出電壓變為溫度檢測電路301之輸出電壓以上時，比較器312之比較結果輸出反轉。逐次比較邏輯313輸出表示被分配比較結果輸出反轉時之溫度檢測電路301之輸出電壓值之溫度的數位值(例如10位元)。
溫度感測器TH_N之校準係藉由對逐次比較邏輯313設定修正值(斜率及截距)而進行。設定於逐次比較邏輯313之修正值(斜率及截距)係為了由AD轉換器302將溫度檢測電路301之輸出電壓轉換為溫度而使用。
另，內置於控制器14之溫度感測器TH_C亦可藉由與NAND型快閃記憶體晶粒所含之溫度感測器TH_N同樣之構成實現。
圖18係顯示由用以檢查晶圓之測試器執行之溫度感測器TH_N之校準處理順序之例之流程圖。
此處，例示以室溫(例如30°C)進行溫度感測器之校準處理之情形，說明校準處理之順序。
測試器將形成有複數個NAND型快閃記憶體晶粒之檢查對象晶圓周圍之環境溫度設定在30°C(例如30°C±1.25°C)(步驟S101)。
測試器將指定特定位址之讀取指令發送至檢查對象之NAND型快閃記憶體晶粒，自該檢查對象之NAND型快閃記憶體晶粒讀取由檢查對象之NAND型快閃記憶體晶粒所含之溫度感測器TH_N測定出之溫度(溫度輸出)(步驟S102)。
測試器依照測試程式，首先，自對應於環境溫度30°C之事先評估結果與讀取到之溫度輸出，求得應設定於溫度感測器TH_N之修正值(斜率之修正值)，接著將該斜率之修正值寫入溫度感測器TH_N之校準用暫存器等，藉此調整溫度感測器TH_N之溫度特性之斜率(步驟S103)。
步驟S102、S103之斜率調整中，如圖19所示，調整溫度感測器TH_N之溫度特性之斜率使之成為由修正值所示之斜率。圖19中，實線所示之直線表示調整斜率前之溫度感測器TH_N之溫度特性，虛線所示之直線表示調整斜率後之溫度感測器TH_N之溫度特性。
測試器再次將指定特定位址之讀取指令發送至檢查對象之NAND型快閃記憶體晶粒，自該檢查對象之NAND型快閃記憶體晶粒讀取由檢查對象之NAND型快閃記憶體晶粒所含之溫度感測器TH_N測定出之溫度(溫度輸出)(步驟S104)。
測試器自對應於環境溫度30°C之事先評估結果與讀取到之溫度輸出，求得應設定於溫度感測器TH_N之修正值(截距之修正值)，接著將該截距之修正值寫入溫度感測器TH_N之校準用暫存器等，藉此調整溫度感測器TH_N之溫度特性之截距(偏移)(步驟S105)。
步驟S104、S105之截距調整中，如圖20所示，調整溫度感測器TH_N之溫度特性之截距使之成為由修正值所示之截距。圖20中，實線所示之直線表示調整截距前之溫度感測器TH_N之溫度特性，虛線所示之直線表示調整截距後之溫度感測器TH_N之溫度特性。如此，以於環境溫度30°C下，自溫度感測器TH_N正確輸出溫度輸出30°C之方式進行截距之調整。
接著，測試器再次將指定特定位址之讀取指令發送至檢查對象之NAND型快閃記憶體晶粒，自該檢查對象之NAND型快閃記憶體晶粒讀取由檢查對象之NAND型快閃記憶體晶粒所含之溫度感測器TH_N測定出之溫度(溫度輸出)(步驟S106)。
測試器為了判定溫度感測器TH_N之校準是否成功，確認讀取到之溫度輸出為30°C±0.25°C之精度(步驟S107)。讀取到之溫度輸出為30°C±0.25°C之精度之情形時，判定溫度感測器TH_N之校準成功。
步驟S101中之誤差1.25°C與步驟S107中之誤差0.25°C之合計相當於上述之1.5°C之測試器誤差。
接著，測試器將修正值(斜率、截距)寫入檢查對象之NAND型快閃記憶體晶粒內之非揮發記憶區域(步驟S108)。NAND型快閃記憶體晶粒中，將修正值(斜率、截距)寫入用於儲存與使用者資料不同之控制資訊的可電性重寫之ROM(Read-Only Memory：唯讀記憶體)區域。該NAND型快閃記憶體晶粒作為記憶體裝置10被封裝後，該NAND型快閃記憶體晶粒內之溫度感測器TH_N使用儲存於ROM區域之修正值(斜率、截距)動作。
另，進行控制器14之溫度感測器TH_C之校準之情形時，將修正值(斜率、截距)寫入可作為控制器14內之非揮發記憶區域使用之電子熔絲(eFuse)。
測試器將檢查對象晶圓周圍之環境溫度設定在90°C(例如90°C±1.25°C)(步驟S109)。
測試器再次將指定特定位址之讀取指令發送至檢查對象之NAND型快閃記憶體晶粒，自該檢查對象之NAND型快閃記憶體晶粒讀取由檢查對象之NAND型快閃記憶體晶粒所含之溫度感測器TH_N測定出之溫度(溫度輸出)(步驟S110)。
測試器確認讀取到之溫度輸出例如為90°C±1.75°C之精度(步驟S111)。此時，讀取到之溫度輸出偏離90°C±1.75°C之情形時，將檢查對象之NAND型快閃記憶體晶粒作為不良晶片進行標記。1.75°C相當於步驟S107中之誤差0.25°C與90°C時之測定溫度誤差1.5°C之合計。
本實施形態中，步驟S102、S103之斜率調整及步驟S104、S105之截距調整係於將環境溫度設定在70°C(例如，70°C±1.25°C)或85°C(例如，85°C±1.25°C)之狀態下執行。
又，本實施形態中，於步驟S107中，確認讀取到之溫度輸出為70°C±0.25°C之精度，或讀取到之溫度輸出為85°C±0.25°C之精度。且，於步驟S108中，將修正值(斜率、截距)寫入檢查對象之NAND型快閃記憶體晶粒內之非揮發記憶區域。NAND型快閃記憶體晶粒中，將修正值(斜率、截距)寫入可電性重寫之ROM區域。該NAND型快閃記憶體晶粒作為記憶體裝置10被封裝後，該NAND型快閃記憶體晶粒內之溫度感測器TH_N可使用儲存於ROM區域之修正值(斜率、截距)動作。藉此，可降低進行熱控制之溫度範圍內之各溫度感測器TH_N之測定溫度誤差。
另，本實施形態中，以70°C進行校準之情形時，於步驟S111中，確認讀取到之溫度輸出例如為90°C±0.75°C之精度，以85°C進行校準之情形時，於步驟S111中，確認讀取到之溫度輸出例如為90°C±0.625°C之精度。
如此，本實施形態之校準方法於NAND型快閃記憶體晶粒131～138被封裝前，將與控制器14一起內置於記憶體裝置10之封裝11之積層之NAND型快閃記憶體晶粒131～138各者所內置之溫度感測器進行校準。
該情形時，本實施形態之校準方法(1)由檢查晶圓內之各NAND型快閃記憶體晶粒之測試器，以高於室溫之第1溫度(例如，70°C或85°C)校準內置於晶圓內之各NAND型快閃記憶體晶粒之溫度感測器之溫度特性，且(2)利用測試器，將藉由校準求得之溫度感測器之溫度特性之修正值寫入晶圓內之各NAND型快閃記憶體晶粒。
藉由如此將以70°C或85°C進行溫度感測器之校準後之NAND型快閃記憶體晶粒作為記憶體裝置10進行封裝，於記憶體裝置11中，控制器14可於進行熱控制之溫度範圍內，自積層之NAND型快閃記憶體晶粒131～138各者之溫度感測器讀取誤差較少之測定溫度。
接著，針對應用於記憶體裝置10之封裝之構造進行說明。圖21係顯示記憶體裝置10作為可移除式記憶體裝置實現時之封裝例之圖。
記憶體裝置10之封裝(本體)11例如形成為於Y軸方向延伸之大致矩形之板狀。Y軸方向為記憶體裝置10及封裝11之長邊方向。封裝(本體)11之外邊緣具有第1邊緣31、第2邊緣32、第3邊緣33、第4邊緣34、第1角部35、第2角部36、第3角部37及第4角部38。
第1邊緣31於X軸方向延伸，朝向Y軸之正方向。第2邊緣32於Y軸方向延伸，朝向X軸之負方向。第3邊緣33位於第2邊緣32之相反側且於Y軸方向延伸，朝向X軸之正方向。第4邊緣34位於第1邊緣31之相反側且於X軸方向延伸，朝向Y軸之負方向。
第2邊緣32及第3邊緣33各者之長度較第1邊緣31及第4邊緣34各者之長度長。第1邊緣31及第4邊緣34形成大致矩形之記憶體裝置10之短邊，第2邊緣32及第3邊緣33形成大致矩形之記憶體裝置10之長邊(側邊)。
第1角部35為第1邊緣31與第2邊緣32間之角部分，將第1邊緣31之X軸之負方向之端與第2邊緣32之Y軸之正方向之端連接。
第1角部35於第1邊緣31之X軸之負方向之端與第2邊緣32之Y軸之正方向之端間直線狀延伸。藉由將第1邊緣31與第2邊緣32之角設定為所謂之C1.1之倒斜角(亦稱為C倒角)，而設置第1角部35。根據其他表現，第1角部35為形成於第1邊緣31與第2邊緣32間之倒斜角部C。
第2角部36為第1邊緣31與第3邊緣33間之角部分，將第1邊緣31之X軸之正方向之端與第3邊緣33之Y軸之正方向之端連接。第2角部36於第1邊緣31之X軸之正方向之端與第3邊緣33之Y軸之正方向之端間圓弧狀延伸。藉由將第1邊緣31與第3邊緣33之角設定為所謂之R0.2之倒圓弧角(亦稱為R倒角)，而設置第2角部36。
第3角部37將第2邊緣32之Y軸之負方向之端與第4邊緣34之X軸之負方向之端連接。第4角部38將第3邊緣33之Y軸之負方向之端與第4邊緣34之X軸之正方向之端連接。第3角部37及第4角部38分別與第2角部36同樣圓弧狀延伸。
封裝11例如亦可將Y軸方向之長度設定為約18±0.10 mm，將X軸方向之長度設定為約14±0.10 mm，將Z軸方向之厚度設定為約1.4 mm±0.10 mm。
亦可於記憶體裝置10之第1面21，將複數個端子P配置為第1行R1、第2行R2、第3行R3之3行。於第1行R1，例如配置有如PCI Express(註冊商標)(PCIe)之高速串列介面用2信道量之信號端子。
圖21中，例示記憶體裝置10具有32個端子P之情形，但端子P之數目僅為一例，不限定於該例。即，端子P之數目可少於32個，亦可多於32個。
複數個端子P排列成3行，形成第1行R1、第2行R2及第3行R3。屬於第1行R1之端子群P例如作為用以傳遞依據PCIe規格之2信道量之差動信號對之信號端子使用。屬於第2行R2之端子群P亦可作為因每個製品而異之任意之可選信號用之信號端子使用。於屬於第3行R3之端子群，配置每個製品共通之控制信號及電源用端子。該端子主要作為差動時脈信號用之信號端子、共通之PCIe邊帶信號用之信號端子、電源端子及其他信號端子使用。
第1行R1包含於較第4邊緣34更靠近第1邊緣31之位置互相隔出間隔排列於X軸方向之13個端子P101～端子P113。端子P101～端子P113於第1邊緣31附近，沿該第1邊緣31於X軸方向排列。
第2行R2包含於較第1邊緣31更靠近第4邊緣34之位置互相隔出間隔排列於X軸方向之3個端子P114～端子P116。再者，第2行R2包含於較第1邊緣31更靠近第4邊緣34之位置互相隔出間隔排列於X軸方向之3個端子P117～端子P119。
端子P114～端子P116配置於X軸方向之記憶體裝置10之中心線(以一點鏈線表示)與第2邊緣32間，端子P117～端子P119配置於X軸方向之記憶體裝置10之中心線與第3邊緣33間。
端子P116與端子P117間之間隔較屬於行R2之另一端子間之X方向之間隔(具體而言，端子P114與端子P115之間隔、端子P115與端子P116之間隔、端子P117與端子P118之間隔、端子P118與端子P119之間隔)寛。
第3行R3包含於較第1邊緣31更靠近第4邊緣34之位置互相隔出間隔排列於X軸方向之13個端子P120～端子P132。屬於第3行R3之端子P120～端子P132於較屬於第2行R2之端子P114～端子P119更靠近第4邊緣34之位置排列。
Y軸方向之第1行R1與第3行R3間之距離D1，較Y軸方向之第1行R1與第1邊緣31間之距離D2、及Y軸方向之第3行R3與第4邊緣34間之距離D3長。
第1行R1、第2行R2及第3行R3各者之端子P之Y軸方向之長度設定為相同。即，第1行R1、第2行R2及第3行R3各者之端子P以該端子P之Y軸之負方向及Y軸之正方向之端皆一致之方式排列。
第1面21內以虛線所示之區域A1作為與貼附於主機機器之印製電路基板201之TIM接觸之接觸區域發揮功能。即，將記憶體裝置10安裝於印製電路基板201上之連接器之情形時，不僅第1面21內之各端子P與連接器之引線框架接觸，第1面21內之區域A1亦與貼附於印製電路基板201之TIM接觸。藉此，可充分提高利用熱傳導自第1面21向主機機器之印製電路基板201之散熱效率。
圖22係顯示記憶體裝置10作為表面安裝型記憶體裝置實現時之封裝例之圖。
此處，例示BGA(Ball Grid Array：球柵陣列)封裝作為表面安裝型記憶體裝置之封裝。BGA封裝為直接安裝於主機機器之印製電路基板201之表面安裝型封裝之一例。記憶體裝置10之BGA封裝中，內置控制器14、與積層之NAND型快閃記憶體晶粒131～138。再者，如圖22所示，複數個焊料球作為端子P配置於第1面21。
如上說明，根據本實施形態，控制器14藉由自NAND型快閃記憶體晶粒131～138讀出由溫度感測器TH_N0～TH_N7測定出之溫度，且使用讀出之溫度感測器TH_N0～TH_N7之溫度中之最高溫度作為Tj_N_max而進行熱控制。此處，例如假設記憶體裝置10內之NAND型快閃記憶體13包含第1NAND型快閃記憶體晶粒、與積層於第1NAND型快閃記憶體晶粒之上方之第2NAND型快閃記憶體晶粒之情形。該情形時，控制器14自第1NAND型快閃記憶體晶粒及第2NAND型快閃記憶體晶粒讀出由內置於第1NAND型快閃記憶體晶粒之第1溫度感測器測定出之溫度、及由內置於第2NAND型快閃記憶體晶粒之第2溫度感測器測定出之溫度。接著，於自第1及第2NAND型快閃記憶體晶粒讀出之溫度之至少一者為閾值溫度以上之情形時，控制器14降低對第1及第2NAND型快閃記憶體晶粒之指令發行頻率或對第1及第2NAND型快閃記憶體晶粒之存取速度。
所述情況下，控制器14內之溫度高於各NAND型快閃記憶體晶粒之溫度。因此，若使用由控制器14內之溫度感測器TH_C測定出之溫度推測Tj_N_max，則有在實際之Tj_N_max上升至應開始熱控制之溫度前便提早啟動熱控制之傾向，引起NAND型快閃記憶體13之存取性能之不必要降低。
本實施形態中，藉由使用由溫度感測器TH_N0～TH_N7測定出之溫度中之最高溫度作為Tj_N_max，較使用由控制器14內之溫度感測器TH_C測定出之溫度推測Tj_N_max之情形，可延遲啟動熱控制之時序，故可延長NAND型快閃記憶體晶粒131～138以最大存取性能動作之時間。因此，可不引起記憶體裝置10之存取性能之不必要降低，防止NAND型快閃記憶體晶粒131～138各者之溫度超出NAND型快閃記憶體晶粒之動作保證溫度之上限。
又，控制器14可僅讀出自積層於封裝11內之N個NAND型快閃記憶體晶粒中作為溫度監視對象選擇之N-1個以下之NAND型快閃記憶體晶粒內之N-1個以下之溫度感測器測定出之溫度，藉此進行熱控制。
藉此，可高速搜索積層於封裝11內之N個NAND型快閃記憶體晶粒之溫度中之最高溫度。又，藉此，可減少用以讀出溫度所需要之讀取存取之次數，故可改善使用者資料之讀取/寫入相關之存取性能。例如，假設以下之情形：記憶體裝置10內之NAND型快閃記憶體13除上述第1及第2NAND型快閃記憶體晶粒外，還包含第3NAND型快閃記憶體晶粒，第1NAND型快閃記憶體晶粒積層於第3NAND型快閃記憶體晶粒之上方，且第3NAND型快閃記憶體晶粒較第1及第2NAND型快閃記憶體晶粒更靠近第1面21。該情形時，控制器14自第1NAND型快閃記憶體晶粒及第2NAND型快閃記憶體晶粒讀出由內置於第1NAND型快閃記憶體晶粒之第1溫度感測器測定出之溫度、及由內置於第2NAND型快閃記憶體晶粒之第2溫度感測器測定出之溫度。且，於自第1及第2NAND型快閃記憶體晶粒讀出之溫度之至少一者為閾值溫度以上之情形時，控制器14降低對第1及第2NAND型快閃記憶體晶粒之指令發行頻率、及對第1及第2NAND型快閃記憶體晶粒之存取速度。即，控制器14不自第3NAND型快閃記憶體晶粒讀出由內置於第3NAND型快閃記憶體晶粒之第3溫度感測器測定出之溫度，或不將由第3溫度感測器測定出之溫度與閾值進行比較。
溫度監視對象之N-1個以下之非揮發性記憶體晶粒可藉由事先學習在存取積層之NAND型快閃記憶體晶粒131～138期間之NAND型快閃記憶體晶粒131～138各者之溫度而決定。藉此，可精度良好地決定溫度監視對象之N-1個以下之非揮發性記憶體晶粒。例如，記憶體裝置10內之NAND型快閃記憶體13為包含上述第1、第2及第3NAND型快閃記憶體晶粒之構成之情形時，控制器14記憶用以特定第1及第2NAND型快閃記憶體晶粒之資訊。
又，本實施形態中，積層之NAND型快閃記憶體晶粒131～138各者非揮發地儲存有如下求得之修正值，在高於室溫(30°C)之第1溫度(70°C或85°C)下，使溫度感測器TH_N之溫度輸出在對第1溫度(70°C或85°C)預先規定之容許溫度範圍內。再者，各溫度感測器TH_N構成為使用非揮發地儲存於對應之NAND型快閃記憶體晶粒之修正值動作。因此，可降低進行熱控制之溫度範圍內之各溫度感測器TH_N之測定溫度誤差。例如，於包含控制器14與第1及第2NAND型快閃記憶體晶粒之記憶體裝置10之製造方法中，首先，準備包含第1及第2NAND型快閃記憶體晶粒之晶圓。接著，將晶圓周圍之環境溫度設定在第1設定值。第1設定值如圖18所說明，例如為70°C±1.25°C，即68.75°C以上且71.25°C以下之溫度範圍，或85°C±1.25°C，即83.75°C以上且86.25°C以下之溫度範圍。將環境溫度設定在第1設定值後，使用第1溫度感測器測定第1溫度。使用第1溫度感測器之測定值，求得第1溫度感測器使用於溫度測定之第1修正值。將求得之第1修正值寫入第1非揮發性記憶體晶粒。同樣地，將環境溫度設定在第1設定值後，使用第2溫度感測器測定第2溫度。使用第2溫度感測器之測定值，求得第2溫度感測器使用於溫度測定之第2修正值。將求得之第2修正值寫入第2非揮發性記憶體晶粒。且，將環境溫度設定在高於第1設定值之第2設定值(例如，90°C±1.25°C)。將環境溫度設定在第2設定值後，使用第1溫度感測器測定第3溫度。將環境溫度設定在第2設定值後，使用第2溫度感測器測定第4溫度。且，判定第3溫度及第4溫度是否在閾值範圍內。其後，自晶圓切出第1及第2非揮發性記憶體晶粒。於第3溫度及第4溫度在閾值範圍內之情形時，將切出之第1及第2非揮發性記憶體晶粒作為記憶體裝置10進行封裝。如此，製造將控制器14與第1及第2非揮發性記憶體晶粒內置於一個封裝11之記憶體裝置10。
雖已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，未意欲限定發明之範圍。該等新穎的實施形態可以其他各種形態實施，可於不脫離發明主旨之範圍內，進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，且包含於申請專利範圍所記載之發明及與其均等之範圍內。 [相關申請案]
本申請案享有以日本專利申請案第2020-078368號(申請日：2020年4月27日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
10:記憶體裝置 11:封裝 12:封裝基板 13:NAND型快閃記憶體 14:控制器 21:第1面 22:第2面 31:第1邊緣 32:第2邊緣 33:第3邊緣 34:第4邊緣 35:第1角部 36:第2角部 37:第3角部 38:第4角部 40:鑄模樹脂 131~138:NAND型快閃記憶體晶粒 140:匯流排 141:主機介面控制電路 142:控制部 142a:熱調節控制部 143:NAND介面控制電路 144:緩存記憶體 145:ECC編碼/解碼部 201:印製電路基板 202:TIM 301:溫度檢測電路 302:AD轉換器 311:逐次比較用DAC 312:CMP 313:逐次比較邏輯 A:傳輸速度 A1:區域 B:傳輸速度 C:傳輸速度 CE0~CE7:晶片啟動信號 CH#0~CH#n:通道 D1:距離 D2:距離 D3:距離 DIN:資料傳輸循環 L1~L4:狀態 MAX:最大傳輸速度 P:端子 P101~P132:端子 R1:第1行 R2:第2行 R3:第3行 S11~S17:步驟 S21~S23:步驟 S31:步驟 S32:步驟 S101~S111:步驟 t1~t10:時序 TH_C:控制器內之溫度感測器 TH_N0~TH_N7:NAND型快閃記憶體晶粒內之溫度感測器 Tj_C:溫度 Tj_N0~Tj_N7:溫度 Tj_N_max:最高溫度 TMT1:閾值溫度 TMT2:閾值溫度 TMT3:閾值溫度 tPROG:編程時間
圖1係顯示實施形態之記憶體裝置之構成例之圖。 圖2係顯示實施形態之記憶體裝置所含之控制器之構成例之方塊圖。 圖3係顯示由圖2之控制器執行之熱控制動作之順序之例之流程圖。 圖4係顯示記憶體存取期間之Tj_N_max與傳輸速度之關係之例之圖。 圖5係顯示各NAND型快閃記憶體晶粒所含之胞陣列之階層構造之例之圖。 圖6係顯示實施形態之記憶體裝置中之控制器與複數個NAND型快閃記憶體晶粒間之連接例之圖。 圖7係顯示藉由交錯並行存取複數個NAND型快閃記憶體晶粒之動作之例之圖。 圖8係用以說明使用控制器之溫度感測器執行之比較例之熱控制之圖。 圖9係用以說明使用複數個NAND型快閃記憶體晶粒各自包含之複數個溫度感測器執行之實施形態之熱控制之圖。 圖10係用以說明將實施形態之記憶體裝置安裝於主機機器之印製電路基板時，記憶體裝置內之複數個NAND型快閃記憶體晶粒各者的溫度傾向之圖。 圖11係用以說明將實施形態之記憶體裝置安裝於主機機器之印製電路基板且於記憶體裝置之上表面配置有熱傳導構件時，記憶體裝置內之複數個NAND型快閃記憶體晶粒各者的溫度傾向之圖。 圖12係顯示事先確認記憶體存取中之複數個NAND型快閃記憶體晶粒各者的溫度傾向之學習處理之順序之流程圖。 圖13係顯示基於圖12之學習處理結果，自複數個NAND型快閃記憶體晶粒選擇特定一個以上之NAND型快閃記憶體晶粒，且僅使用選擇之特定一個以上之NAND型快閃記憶體晶粒各自包含之溫度感測器執行熱控制之順序的流程圖。 圖14係用於說明利用測試器以室溫進行晶圓內之各NAND型快閃記憶體晶粒所含的溫度感測器之校準之比較例之校準動作之圖。 圖15係用於說明利用測試器以接近熱控制開始之溫度進行晶圓內之各NAND型快閃記憶體晶粒所含的溫度感測器之校準之實施形態之校準動作例之圖。 圖16係用於說明利用測試器以NAND型快閃記憶體晶粒之動作保證溫度之上限進行晶圓內之各NAND型快閃記憶體晶粒所含的溫度感測器之校準之實施形態之校準動作之另一例之圖。 圖17係顯示各NAND型快閃記憶體晶粒所含之溫度感測器之構成例之方塊圖。 圖18係顯示利用測試器執行之溫度感測器之校準處理之順序之例之流程圖。 圖19係用於說明利用測試器調整溫度感測器之溫度特性之斜率之例之圖。 圖20係用於說明利用測試器調整溫度感測器之溫度特性之截距之例之圖。 圖21係顯示將實施形態之記憶體裝置作為可移除式記憶體裝置實現時之封裝之例之圖。 圖22係顯示將實施形態之記憶體裝置作為表面安裝型記憶體裝置實現時之封裝之例之圖。
10:記憶體裝置
11:封裝
12:封裝基板
13:NAND型快閃記憶體
14:控制器
21:第1面
22:第2面
40:鑄模樹脂
131~138:NAND型快閃記憶體晶粒
P:端子
TH_C:控制器內之溫度感測器
TH_N0~TH_N7:NAND型快閃記憶體晶粒內之溫度感測器

Claims (6)

  1. 一種記憶體裝置，其包含： 第1非揮發性記憶體晶粒； 第2非揮發性記憶體晶粒，其積層於上述第1非揮發性記憶體晶粒之上方； 第3非揮發性記憶體晶粒； 控制器，其控制上述第1、上述第2及上述第3非揮發性記憶體晶粒； 第1、第2及第3溫度感測器，其等分別內置於上述第1、上述第2及上述第3非揮發性記憶體晶粒； 第1面； 第2面，其位於上述第1面之相反側；及 複數個端子，其等於上述第1面露出；且 上述第1非揮發性記憶體晶粒係積層於上述第3非揮發性記憶體晶粒之上方； 上述第3非揮發性記憶體晶粒係：較上述第1及上述第2非揮發性記憶體晶粒靠近上述第1面； 上述控制器係構成為： 藉由事先學習積層之上述第1、上述第2及上述第3非揮發性記憶體晶粒被存取之期間之上述第1、上述第2及上述第3非揮發性記憶體晶粒之溫度的傾向，來決定將由上述第3溫度感測器測定之溫度不讀出或不與閾值溫度比較， 自上述第1及上述第2非揮發性記憶體晶粒，讀出由上述第1及上述第2溫度感測器測定之溫度，且 於自上述第1及上述第2非揮發性記憶體晶粒讀出之溫度之至少一者為上述閾值溫度以上之情形時，降低對上述第1、上述第2及上述第3非揮發性記憶體晶粒之指令發行頻率或對上述第1、上述第2及上述第3非揮發性記憶體晶粒之存取速度。
  2. 如請求項1之記憶體裝置，其中上述控制器記憶用於特定應讀出溫度之上述第1及上述第2非揮發性記憶體之資訊。
  3. 如請求項1之記憶體裝置，其中 上述閾值溫度設定在高於30°C之溫度； 上述第1、上述第2及上述第3非揮發性記憶體晶粒分別非揮發地儲存有第1、第2及第3修正值，該等第1、第2及第3修正值係：以在高於30°C之第1溫度，上述第1、上述第2及上述第3溫度感測器之溫度輸出為對上述第1溫度預先規定之容許溫度範圍內之方式求得； 上述第1、上述第2及上述第3修正值係於上述第1、上述第2及上述第3非揮發性記憶體晶粒被封裝前求得； 上述第1、上述第2及上述第3溫度感測器係構成為分別使用上述第1、上述第2及上述第3修正值。
  4. 如請求項3之記憶體裝置，其中上述第1溫度設定於上述第1、上述第2及上述第3非揮發性記憶體晶粒之各者之動作保證溫度之上限。
  5. 如請求項3之記憶體裝置，其中 上述第1修正值包含可自上述第1非揮發性記憶體晶粒之溫度特性獲得之近似直線之第1斜率及第1截距； 上述第2修正值包含可自上述第2非揮發性記憶體晶粒之溫度特性獲得之近似直線之第2斜率及第2截距； 上述第3修正值包含可自上述第3非揮發性記憶體晶粒之溫度特性獲得之近似直線之第3斜率及第3截距。
  6. 如請求項1之記憶體裝置，其中上述第1、上述第2及上述第3非揮發性記憶體晶粒之各者係：NAND型快閃記憶體晶粒。
TW111101175A 2020-04-27 2020-12-15 記憶體裝置 TWI781040B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-078368 2020-04-27
JP2020078368A JP2021174302A (ja) 2020-04-27 2020-04-27 メモリデバイス、および温度センサのキャリブレーション方法

Publications (2)

Publication Number Publication Date
TW202217807A TW202217807A (zh) 2022-05-01
TWI781040B true TWI781040B (zh) 2022-10-11

Family

ID=78279829

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109144176A TWI755970B (zh) 2020-04-27 2020-12-15 記憶體裝置、記憶體裝置之控制方法、及記憶體裝置之製造方法
TW111101175A TWI781040B (zh) 2020-04-27 2020-12-15 記憶體裝置
TW111133780A TW202301330A (zh) 2020-04-27 2020-12-15 控制記憶體裝置之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109144176A TWI755970B (zh) 2020-04-27 2020-12-15 記憶體裝置、記憶體裝置之控制方法、及記憶體裝置之製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111133780A TW202301330A (zh) 2020-04-27 2020-12-15 控制記憶體裝置之方法

Country Status (7)

Country Link
US (1) US11922030B2 (zh)
EP (1) EP4145294A1 (zh)
JP (1) JP2021174302A (zh)
KR (1) KR20220137008A (zh)
CN (1) CN115023690A (zh)
TW (3) TWI755970B (zh)
WO (1) WO2021220548A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230057785A (ko) * 2021-10-22 2023-05-02 삼성전자주식회사 비휘발성 메모리 장치
US11817168B2 (en) * 2021-11-30 2023-11-14 Micron Technology, Inc. Environmental condition tracking for a memory system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100231286A1 (en) * 2007-12-24 2010-09-16 Kimmo Kuusilinna Thermal Sensors For Stacked Dies
US20120042204A1 (en) * 2005-06-24 2012-02-16 Google, Inc. Memory systems and memory modules
JP2014153232A (ja) * 2013-02-11 2014-08-25 Denso Corp 検出温度誤差補正方法、及び検出温度誤差補正システム
TWI505089B (zh) * 2009-01-12 2015-10-21 Micron Technology Inc 監控記憶體系統之系統及方法
US20150373876A1 (en) * 2014-06-23 2015-12-24 Dell Products L.P. Systems and methods for temperature-based performance optimization of memory devices
US20190043559A1 (en) * 2018-08-29 2019-02-07 Jeffrey L. McVay Temperature management in open-channel memory devices
US10593650B2 (en) * 2015-04-08 2020-03-17 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US20200105722A1 (en) * 2019-12-03 2020-04-02 Intel Corporation Methods and apparatus for managing thermal behavior in multichip packages

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008093606A1 (ja) 2007-01-30 2010-05-20 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶システム、及びアクセス装置
JP2008269379A (ja) 2007-04-23 2008-11-06 Matsushita Electric Ind Co Ltd 温度管理機能を有するメモリカード
CN103890850B (zh) 2011-09-30 2016-11-09 英特尔公司 使用热数据对3d栈式存储器的动态操作
DE112011105998T5 (de) * 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
US9355024B2 (en) * 2012-10-10 2016-05-31 Apple Inc. Systems and methods for nonvolatile memory performance throttling
US10324642B2 (en) * 2013-06-07 2019-06-18 Sanmina Corporation Peripheral component interconnect express (PCIe) solid state drive (SSD) accelerator
JP2016167167A (ja) 2015-03-09 2016-09-15 株式会社東芝 半導体装置及びメモリシステム
WO2017020973A1 (en) * 2015-08-03 2017-02-09 Missio B.V. Data loggger and sampling and encoding methods for use in a data logger
US10248173B2 (en) 2016-03-31 2019-04-02 Intel Corporation Determining thermal margins in a multi-die processor
KR102462385B1 (ko) * 2017-07-17 2022-11-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US20190050153A1 (en) * 2017-08-08 2019-02-14 Western Digital Technologies, Inc. Routing data blocks during thermal throttling
JP2019046321A (ja) 2017-09-05 2019-03-22 東芝メモリ株式会社 メモリシステム
JP2019057194A (ja) 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリシステム、及び不揮発性メモリの制御方法
JP2020161098A (ja) 2019-03-20 2020-10-01 キオクシア株式会社 半導体記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120042204A1 (en) * 2005-06-24 2012-02-16 Google, Inc. Memory systems and memory modules
US20100231286A1 (en) * 2007-12-24 2010-09-16 Kimmo Kuusilinna Thermal Sensors For Stacked Dies
TWI505089B (zh) * 2009-01-12 2015-10-21 Micron Technology Inc 監控記憶體系統之系統及方法
JP2014153232A (ja) * 2013-02-11 2014-08-25 Denso Corp 検出温度誤差補正方法、及び検出温度誤差補正システム
US20150373876A1 (en) * 2014-06-23 2015-12-24 Dell Products L.P. Systems and methods for temperature-based performance optimization of memory devices
US10593650B2 (en) * 2015-04-08 2020-03-17 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US20190043559A1 (en) * 2018-08-29 2019-02-07 Jeffrey L. McVay Temperature management in open-channel memory devices
US20200105722A1 (en) * 2019-12-03 2020-04-02 Intel Corporation Methods and apparatus for managing thermal behavior in multichip packages

Also Published As

Publication number Publication date
KR20220137008A (ko) 2022-10-11
US20230004310A1 (en) 2023-01-05
TW202301330A (zh) 2023-01-01
TWI755970B (zh) 2022-02-21
US11922030B2 (en) 2024-03-05
CN115023690A (zh) 2022-09-06
TW202141477A (zh) 2021-11-01
EP4145294A1 (en) 2023-03-08
JP2021174302A (ja) 2021-11-01
WO2021220548A1 (ja) 2021-11-04
TW202217807A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
US11922030B2 (en) Temperature sensor management in nonvolatile die-stacked memory
US10199085B2 (en) Semiconductor device
US8103920B2 (en) Memory system configured by using a nonvolatile semiconductor memory
US8971123B2 (en) Memory system temperature calibration
US10679711B2 (en) Memory system including power supply control circuit and temperature sensor, and control method thereof
CN113760194B (zh) 存储器温度控制方法及存储器温度控制系统
CN113707192B (zh) 存储器温控调频方法及存储器温控调频系统
Micheloni et al. Non-volatile memories for removable media
TW202143040A (zh) 記憶體控制器、記憶體系統以及記憶體模組
US7822910B2 (en) Method of flexible memory segment assignment using a single chip select
US7266015B2 (en) Redundancy substitution method, semiconductor memory device and information processing apparatus
KR20070088845A (ko) 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
US20030060934A1 (en) Method and apparatus for regulation of electrical component temperature through component communication throttling based on corrected sensor information
US11579796B2 (en) Memory system
US7657798B2 (en) Semiconductor integrated circuit and the same checking method
KR101838776B1 (ko) 확률적 디코딩을 갖는 메모리 시스템에서의 비트 스트림 에일리어싱
US20230197134A1 (en) Magnetic storage device and control method of magnetic storage device
US7492650B2 (en) Semiconductor storage device having a user region and a redundancy region
CN113302583A (zh) 存储器子系统的温度的估计
US20230153014A1 (en) Storage device
TW202340905A (zh) 記憶體自適應溫控方法、儲存裝置及控制電路單元
CN116368470A (zh) 用于系统内封装存储架构的错误检测、预测和处理技术

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent