KR20220137008A - 메모리 디바이스, 메모리 디바이스의 제어 방법 및 메모리 디바이스의 제조 방법 - Google Patents

메모리 디바이스, 메모리 디바이스의 제어 방법 및 메모리 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20220137008A
KR20220137008A KR1020227026632A KR20227026632A KR20220137008A KR 20220137008 A KR20220137008 A KR 20220137008A KR 1020227026632 A KR1020227026632 A KR 1020227026632A KR 20227026632 A KR20227026632 A KR 20227026632A KR 20220137008 A KR20220137008 A KR 20220137008A
Authority
KR
South Korea
Prior art keywords
temperature
nonvolatile memory
memory die
nand
flash memory
Prior art date
Application number
KR1020227026632A
Other languages
English (en)
Inventor
아츠시 곤도
료 요네자와
Original Assignee
키오시아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키오시아 가부시키가이샤 filed Critical 키오시아 가부시키가이샤
Publication of KR20220137008A publication Critical patent/KR20220137008A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Valve Device For Special Equipments (AREA)
  • Vehicle Body Suspensions (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)

Abstract

메모리 디바이스는, 제1 불휘발성 메모리 다이와, 상기 제1 불휘발성 메모리 다이의 상방에 적층된 제2 불휘발성 메모리 다이와, 컨트롤러와, 제1 및 제2 불휘발성 메모리 다이에, 각각 내장된 제1 및 제2 온도 센서를 포함한다. 컨트롤러는, 제1 및 제2 온도 센서에 의해 측정된 온도를 제1 및 제2 불휘발성 메모리 다이로부터 읽어낸다. 컨트롤러는, 제1 및 제2 불휘발성 메모리 다이로부터 읽어낸 온도 중 적어도 하나가 임계값 온도 이상인 경우, 제1 및 제2 불휘발성 메모리 다이에 대한 커맨드의 발행 빈도 또는 제1 및 제2 불휘발성 메모리 다이에 대한 액세스 속도를 낮춘다.

Description

메모리 디바이스, 메모리 디바이스의 제어 방법 및 메모리 디바이스의 제조 방법
본 발명의 실시 형태는, 불휘발성 메모리와 컨트롤러를 포함하는 메모리 디바이스, 메모리 디바이스의 제어 방법 및 메모리 디바이스의 제조 방법에 관한 것이다.
근년, 컨트롤러와 복수의 불휘발성 메모리 다이를 포함하는 메모리 디바이스가 개발되고 있다.
이와 같은 메모리 디바이스에 있어서는, 메모리 디바이스의 액세스 성능의 불필요한 저하를 초래하지 않고 불휘발성 메모리 다이의 온도가 그 동작 보증 온도의 상한을 상회하는 것을 방지하기 위한 구조의 실현이 요구된다.
일본 특허 공개 제2016-167167호 공보
본 발명이 해결하고자 하는 과제는, 액세스 성능의 불필요한 저하를 초래하지 않고 불휘발성 메모리 다이의 온도가 그 동작 보증 온도의 상한을 상회하는 것을 방지할 수 있는 메모리 디바이스, 메모리 디바이스의 제어 방법 및 메모리 디바이스의 제조 방법을 제공하는 것이다.
실시 형태에 따르면, 메모리 디바이스는, 제1 불휘발성 메모리 다이와, 상기 제1 불휘발성 메모리 다이의 상방에 적층된 제2 불휘발성 메모리 다이와, 상기 제1 및 상기 제2 불휘발성 메모리 다이를 제어하는 컨트롤러와, 상기 제1 및 상기 제2 불휘발성 메모리 다이에, 각각 내장된 제1 및 제2 온도 센서를 구비한다. 상기 컨트롤러는, 상기 제1 및 상기 제2 온도 센서에 의해 측정된 온도를 상기 제1 및 상기 제2 불휘발성 메모리 다이로부터 읽어낸다. 상기 컨트롤러는, 상기 제1 및 상기 제2 불휘발성 메모리 다이로부터 읽어낸 온도 중 적어도 하나가 임계값 온도 이상인 경우, 상기 제1 및 상기 제2 불휘발성 메모리 다이에 대한 커맨드의 발행 빈도 또는 상기 제1 및 상기 제2 불휘발성 메모리 다이에 대한 액세스 속도를 낮춘다.
도 1은 실시 형태에 따른 메모리 디바이스의 구성예를 나타내는 도면.
도 2는 실시 형태에 따른 메모리 디바이스에 포함되는 컨트롤러의 구성예를 나타내는 블록도.
도 3은 도 2의 컨트롤러에 의해 실행되는 서멀 컨트롤 동작의 수순의 예를 나타내는 흐름도.
도 4는 메모리 액세스 중에 있어서의 Tj_N_max와 전송 속도의 관계의 예를 나타내는 도면.
도 5는 각 NAND형 플래시 메모리 다이에 포함되는 셀 어레이의 계층 구조의 예를 나타내는 도면.
도 6은 실시 형태에 따른 메모리 디바이스에 있어서의, 컨트롤러와 복수의 NAND형 플래시 메모리 다이 사이의 접속예를 나타내는 도면.
도 7은 복수의 NAND형 플래시 메모리 다이를 인터리브에 의해 병렬로 액세스하는 동작의 예를 나타내는 도면.
도 8은 컨트롤러의 온도 센서를 사용하여 실행되는, 비교예에 따른 서멀 컨트롤을 설명하기 위한 도면.
도 9는 복수의 NAND형 플래시 메모리 다이에 각각 포함되는 복수의 온도 센서를 사용하여 실행되는, 실시 형태에 따른 서멀 컨트롤을 설명하기 위한 도면.
도 10은 실시 형태에 따른 메모리 디바이스가 호스트 기기의 프린트 회로 기판에 실장된 경우에 있어서의 메모리 디바이스 내의 복수의 NAND형 플래시 메모리 다이 각각의 온도의 경향을 설명하기 위한 도면.
도 11은 실시 형태에 따른 메모리 디바이스가 호스트 기기의 프린트 회로 기판에 실장되고 또한 메모리 디바이스의 상면에 열전도 부재가 배치되어 있는 경우에 있어서의 메모리 디바이스 내의 복수의 NAND형 플래시 메모리 다이 각각의 온도의 경향을 설명하기 위한 도면.
도 12는 메모리 액세스 중의 복수의 NAND형 플래시 메모리 다이 각각의 온도의 경향을 사전에 체크하는 학습 처리의 수순을 나타내는 흐름도.
도 13은 도 12의 학습 처리의 결과에 기초하여 복수의 NAND형 플래시 메모리 다이로부터 특정의 하나 이상의 NAND형 플래시 메모리 다이를 선택하고 또한 선택한 특정의 하나 이상의 NAND형 플래시 메모리 다이에 각각 포함되는 온도 센서만을 사용하여 서멀 컨트롤을 실행하는 수순을 나타내는 흐름도.
도 14는 실온에서 테스터에 의해 웨이퍼 내의 각 NAND형 플래시 메모리 다이에 포함되는 온도 센서의 캘리브레이션을 행하는, 비교예에 따른 캘리브레이션 동작을 설명하기 위한 도면.
도 15는 서멀 컨트롤이 개시되는 온도 부근에서 테스터에 의해 웨이퍼 내의 각 NAND형 플래시 메모리 다이에 포함되는 온도 센서의 캘리브레이션을 행하는, 실시 형태에 따른 캘리브레이션 동작의 예를 설명하기 위한 도면.
도 16은 NAND형 플래시 메모리 다이의 동작 보증 온도의 상한에서 테스터에 의해 웨이퍼 내의 각 NAND형 플래시 메모리 다이에 포함되는 온도 센서의 캘리브레이션을 행하는, 실시 형태에 따른 캘리브레이션 동작의 다른 예를 설명하기 위한 도면.
도 17은 각 NAND형 플래시 메모리 다이에 포함되는 온도 센서의 구성예를 나타내는 블록도.
도 18은 테스터에 의해 실행되는 온도 센서의 캘리브레이션 처리의 수순의 예를 나타내는 흐름도.
도 19는 테스터에 의해 온도 센서의 온도 특성의 기울기를 조정하는 예를 설명하기 위한 도면.
도 20은 테스터에 의해 온도 센서의 온도 특성의 절편을 조정하는 예를 설명하기 위한 도면.
도 21은 실시 형태에 따른 메모리 디바이스가 리무버블 메모리 디바이스로서 실현되는 경우의 패키지의 예를 나타내는 도면.
도 22는 실시 형태에 따른 메모리 디바이스가 표면 실장형 메모리 디바이스로서 실현되는 경우의 패키지의 예를 나타내는 도면.
이하, 도면을 참조하여, 실시 형태를 설명한다.
도 1은, 실시 형태에 따른 메모리 디바이스(10)의 구성예를 나타내는 도면이다. 이 메모리 디바이스(10)는, 컨트롤러와, 적층된 복수의 NAND형 플래시 메모리 다이를 하나의 패키지에 내장한 디바이스이다.
메모리 디바이스(10)는, 호스트 기기로서 기능하는 퍼스널 컴퓨터, 모바일 디바이스와 같은 다양한 정보 처리 장치에 접속 가능하다. 메모리 디바이스(10)는, 호스트 기기 내의 프린트 회로 기판(PCB)(201)에 실장된 도시하지 않은 커넥터('소켓'이라고도 칭해짐)에 장착 가능한 리무버블 메모리 디바이스로서 실현되어도 된다. 또는, 메모리 디바이스(10)는, 호스트 기기 내의 프린트 회로 기판(201)에 실장되는 표면 실장형 메모리 디바이스로서 실현되어도 된다.
메모리 디바이스(10)의 패키지(본체)(11)는 Z축 방향을 따른 두께를 갖고 있으며, 패키지(11)의 하면인 제1 면(21)과, 패키지(11)의 상면인 제2 면(22)을 포함한다. 제2 면(22)은 제1 면(21)과 반대측의 면이다.
메모리 디바이스(10)는, 패키지 기판(12), NAND형 플래시 메모리(13), 컨트롤러(14), 복수의 단자 P를 포함한다. NAND형 플래시 메모리(13)와 컨트롤러(14)는, 예를 들어 몰드 수지(40)에 의해 덮이고 또한 밀봉되어 있다.
패키지 기판(12)의 표면 위에는, NAND형 플래시 메모리(13)와 컨트롤러(14)가 실장되어 있다. 도 1에 도시한 바와 같이, 패키지 기판(12)의 이면은 제1 면(21)으로서 외부에 노출되어 있어도 된다. 복수의 단자 P는 제1 면(21)에 배치되어 있으며, 제1 면(21)에서 노출된다. 패키지 기판(12)의 이면이 제1 면(21)으로서 외부에 노출되어 있는 경우, 복수의 단자 P는 패키지 기판(12)의 이면에 배치된다.
복수의 단자 P는, 예를 들어 복수의 전원 단자, 복수의 접지 단자, 복수의 신호 단자를 포함한다.
제2 면(22)은 인쇄면 등으로서 사용되며, 제2 면(22)에는 단자 P는 배치되어 있지 않다.
NAND형 플래시 메모리(13)는, 제1 면(21)으로부터 제2 면(22)으로의 방향으로 적층된 복수의 NAND형 플래시 메모리 다이('NAND형 플래시 메모리 칩'이라고도 칭해짐)를 포함한다. 이들 복수의 NAND형 플래시 메모리 다이는, 패키지 기판(12)의 표면 위에 있어서 Z축 방향을 따라서 적층되어 있다.
적층된 복수의 NAND형 플래시 메모리 다이의 개수는 한정되지 않지만, 도 1에서는, 8개의 NAND형 플래시 메모리 다이(131 내지 138)가 적층되어 있는 경우가 예시되어 있다. 최하층에 위치하는 NAND형 플래시 메모리 다이(131)는, 패키지 기판(12)의 표면 위에 배치되어 있다. NAND형 플래시 메모리 다이(132)는, NAND형 플래시 메모리 다이(131) 위에 적층되어 있다. 최상층에 위치하는 NAND형 플래시 메모리 다이(138)는, NAND형 플래시 메모리 다이(137) 위에 적층되어 있다. NAND형 플래시 메모리 다이(131 내지 138)는 불휘발성 메모리 다이의 일례이다.
NAND형 플래시 메모리 다이(131 내지 138)는, 온도 센서 TH_N0 내지 TH_N7을 각각 내장하고 있다. 온도 센서 TH_N0 내지 TH_N7은, NAND형 플래시 메모리 다이(131 내지 138)의 온도('정션 온도'라고도 칭해짐) Tj_N0 내지 Tj_N7을 각각 측정한다.
온도 센서 TH_N0 내지 TH_N7의 각각은, 예를 들어 온도 검출 회로와 아날로그/디지털 컨버터를 포함한다.
컨트롤러(14)도 패키지 기판(12)의 표면 위에 실장되어 있다. 컨트롤러(14)는, NAND형 플래시 메모리 다이(131 내지 138)를 제어하도록 구성된 LSI이다. 컨트롤러(14)도 온도 센서 TH_C를 내장하고 있다.
온도 센서 TH_C는, 컨트롤러(14)의 온도('정션 온도'라고도 칭해짐) Tj_C를 측정한다. 온도 센서 TH_C도, 온도 센서 TH_N0 내지 TH_N7의 각각과 마찬가지로, 예를 들어 온도 검출 회로와 아날로그/디지털 컨버터를 포함한다.
NAND형 플래시 메모리(13)(즉 NAND형 플래시 메모리 다이(131 내지 138))가 컨트롤러(14)에 의해 액세스되고 있는 동안에는, NAND형 플래시 메모리 다이(131 내지 138)의 각각은 그 전력 소비량에 따른 열을 발생시킨다.
NAND형 플래시 메모리 다이(131 내지 138)의 각각의 열은, 주로 제1 면(21)으로부터 호스트 기기의 프린트 회로 기판(201)으로의 열전도에 의해 방열된다. NAND형 플래시 메모리 다이(131 내지 138)의 각각의 열의 일부는 제2 면(22)으로부터 공기 중으로의 열전달에 의해서도 방열되지만, 공기 중으로의 열전달에 의해 방열되는 열량은 프린트 회로 기판(201)으로의 열전도에 의해 방열되는 열량보다도 적다.
NAND형 플래시 메모리 다이(131 내지 138)의 각각의 온도는, NAND형 플래시 메모리 다이의 동작 보증 온도의 상한을 넘어서는 안된다. 동작 보증 온도는, 각 NAND형 플래시 메모리 다이가 안전하게 동작하는 것을 보증 가능한 온도 범위이다.
이 때문에, 컨트롤러(14)는, NAND형 플래시 메모리 다이(131 내지 138)의 각각의 발열을 억제하기 위해서, NAND형 플래시 메모리 다이(131 내지 138)에 대한 커맨드의 발행 빈도 또는 NAND형 플래시 메모리 다이(131 내지 138)에 대한 액세스 속도를 낮추는 기능을 실장하고 있다. 이 기능은 서멀 컨트롤(또는 '서멀 슬롯 링')이라고 칭해진다.
커맨드의 발행 빈도를 낮추는 동작은, 어떤 1 기간당 컨트롤러(14)로부터 각 NAND형 플래시 메모리 다이에 발행되는 커맨드의 수를 씨닝함으로써, 1 기간당 각 NAND형 플래시 메모리 다이에 발행되는 커맨드의 빈도를 낮추는 동작이다.
액세스 속도를 낮추는 동작은, 컨트롤러(14)로부터 각 NAND형 플래시 메모리 다이에 송신되는 제어 신호(예를 들어, 리드 인에이블 신호, 라이트 인에이블 신호, 등)의 주기를 길게 함으로써, 리드/라이트 액세스에 요하는 시간을 길게 하는 동작이다.
NAND형 플래시 메모리 다이(131 내지 138) 중 어느 NAND형 플래시 메모리 다이의 온도도 동작 보증 온도의 상한을 넘지 않도록, 컨트롤러(14)는, 서멀 컨트롤을 실행한다.
여기서, 우선, 비교예에 따른 서멀 컨트롤 동작에 대하여 설명한다.
비교예에 따른 서멀 컨트롤 동작은, 컨트롤러(14)에 내장된 온도 센서 TH_C에 의해 측정되는 온도 Tj_C로부터 Tj_N_max를 추측한다. Tj_N_max는, Tj_N0 내지 Tj_N7 중 가장 높은 온도이다.
일반적으로, Tj_C>Tj_N_max가 성립되는 경우가 많다. 그러나, Tj_C와 Tj_N_max의 상관을 수식화하는 것은 어렵다.
이 때문에, Tj_C로부터 Tj_N_max를 추측하는 케이스에 있어서는, 큰 마진을 예측한 다음에 Tj_N_max의 추측값을 구하는 것이 필요하다. 이 결과, 추측되는 Tj_N_max의 값은 실제의 Tj_N_max보다도 높아지는 경우가 많다.
이에 의해, 실제의 Tj_N_max가 서멀 컨트롤을 개시해야 할 온도로 상승하기 전에 서멀 컨트롤이 일찍 발동되어버려, NAND형 플래시 메모리(13)의 액세스 성능의 불필요한 저하가 야기된다.
다음으로, 본 실시 형태에 따른 서멀 컨트롤 동작에 대하여 설명한다.
본 실시 형태에서는, 컨트롤러(14)는, Tj_C로부터 Tj_N_max를 추측하는 것이 아니라, 적층된 NAND형 플래시 메모리 다이(131 내지 138)에 각각 내장된 온도 센서 TH_N0 내지 TH_N7에 의해 측정된 온도 Tj_N0 내지 Tj_N7을 사용하여 Tj_N_max를 추측한다.
이 경우, 컨트롤러(14)는, 온도 센서 TH_N0 내지 TH_N7에 의해 측정된 온도 Tj_N0 내지 Tj_N7을 NAND형 플래시 메모리 다이(131 내지 138)로부터 읽어낸다. 그리고, 컨트롤러(14)는, 읽어낸 온도 Tj_N0 내지 Tj_N7 중 최고 온도를, Tj_N_max로서 사용한다.
컨트롤러(14)는, 온도 Tj_N0 내지 Tj_N7 중 최고 온도 Tj_N_max가 임계값 온도 이상인 경우에, 서멀 컨트롤을 행한다.
이에 의해, TH_C로부터 Tj_N_max를 추측하는 비교예에 따른 서멀 컨트롤 동작에 비해, Tj_N_max의 정밀도를 높이는 것이 가능해진다. 따라서, 비교예에 따른 서멀 컨트롤 동작보다도 서멀 컨트롤이 발동되는 타이밍을 늦출 수 있으므로, NAND형 플래시 메모리 다이(131 내지 138)가 최대 액세스 성능으로 동작 가능한 시간을 길게 할 수 있다. 다시 말해, 메모리 디바이스(10)의 열 설계의 한계 근처까지, 액세스 성능을 높이는 것이 가능해진다.
또한, 본 실시 형태에서는, NAND형 플래시 메모리 다이(131 내지 138)에 내장된 온도 센서 TH_N0 내지 TH_N7의 각각의 측정 온도 오차를 저감시키는 구성도 채용된다.
다음으로, 메모리 디바이스(10)에 포함되는 컨트롤러(14)의 구성예를 설명한다. 도 2는, 컨트롤러(14)의 구성예를 나타내는 블록도이다.
컨트롤러(14)는, 호스트 인터페이스 제어 회로(141), 제어부(142), NAND 인터페이스 제어 회로(143), 버퍼 메모리(144) 및 ECC 인코드/디코드부(145) 등을 포함한다.
호스트 인터페이스 제어 회로(141), 제어부(142), NAND 인터페이스 제어 회로(143), 버퍼 메모리(144) 및 ECC 인코드/디코드부(145)는, 버스(140)에 접속되어 있다.
호스트 인터페이스 제어 회로(141)는, 호스트 기기와의 통신을 실행하도록 구성되어 있다. 호스트 인터페이스 제어 회로(141)는, 호스트 기기로부터 다양한 요구를 수신한다. 다양한 요구에는, 라이트 요구, 리드 요구 등이 포함된다.
제어부(142)는, 호스트 인터페이스 제어 회로(141), NAND 인터페이스 제어 회로(143), 버퍼 메모리(144) 및 ECC 인코드/디코드부(145)를 제어하도록 구성되어 있다. 제어부(142)는, CPU와 같은 프로세서에 의해 실현된다.
제어부(142)는, 제어 프로그램(펌웨어)을 실행함으로써, 라이트 제어 처리 및 리드 제어 처리를 포함하는 다양한 처리를 행한다. 라이트 제어 처리는, NAND 인터페이스 제어 회로(143)를 통해 기입 대상의 NAND형 플래시 메모리 다이에 데이터를 기입하는 처리이다. 리드 제어 처리는, NAND 인터페이스 제어 회로(143)를 통해 리드 대상의 NAND형 플래시 메모리 다이로부터 데이터를 읽어내는 처리이다.
또한, 제어부(142)는, 서멀 슬롯 링 제어부(142a)를 갖는다. 서멀 슬롯 링 제어부(142a)는, NAND형 플래시 메모리(13)에 포함되는 복수의 NAND형 플래시 메모리 다이(131 내지 138)로부터 온도를 각각 읽어낸다. NAND형 플래시 메모리 다이(131 내지 138)로부터 읽어낸 온도는, NAND형 플래시 메모리 다이(131 내지 138)에 내장된 온도 센서 TH_N0 내지 TH_N7에 의해 측정된 온도이다.
서멀 슬롯 링 제어부(142a)는, 온도 취득용의 특정 어드레스를 지정하는 리드 커맨드를 각 NAND형 플래시 메모리 다이에 송신함으로써, 이 NAND형 플래시 메모리 다이 내의 온도 센서에 의해 측정된 온도를 이 NAND형 플래시 메모리 다이로부터 읽어낼 수 있다. 이하에서는, 온도 센서에 의해 측정된 온도는, 「센서 출력」 또는 「온도 출력」이라고도 칭한다.
서멀 슬롯 링 제어부(142a)는, 복수의 NAND형 플래시 메모리 다이(131 내지 138)로부터 각각 읽어낸 복수의 온도 출력 중 최고 온도를, Tj_N_max로서 사용한다.
서멀 슬롯 링 제어부(142a)는, Tj_N_max와 임계값 온도를 비교하여, Tj_N_max가 임계값 온도 이상인 경우, NAND형 플래시 메모리(13)에 포함되는 NAND형 플래시 메모리 다이(131 내지 138)에 대한 커맨드의 발행 빈도 또는 NAND형 플래시 메모리 다이(131 내지 138)에 대한 액세스 속도를 낮추는 서멀 컨트롤을 실행한다. 여기에서는, 서멀 컨트롤을 위해서 사용되는 임계값 온도가 하나인 경우에 대하여 설명하였지만, 서로 다른 복수의 임계값 온도가 서멀 컨트롤을 위해서 사용되어도 된다.
NAND 인터페이스 제어 회로(143)는, 제어부(142)의 제어하에 복수의 NAND형 플래시 메모리 다이를 제어하도록 구성된 메모리 제어 회로이다. NAND 인터페이스 제어 회로(143)는, 복수의 채널 Ch(Ch#0 내지 Ch#n)를 통해 복수의 NAND형 플래시 메모리 다이에 접속되어 있다.
버퍼 메모리(144)는, 호스트 기기로부터 수신되는 라이트 데이터를 일시적으로 저장하는 라이트 버퍼, 및 NAND형 플래시 메모리 다이로부터 읽어낸 데이터를 일시적으로 저장하는 리드 버퍼로서 기능한다.
ECC 인코드/디코드부(145)는, NAND형 플래시 메모리 다이에 기입해야 할 유저 데이터를 인코드(ECC 인코드)함으로써 유저 데이터에 에러 정정 코드(ECC)를 용장 코드로서 부가한다. NAND형 플래시 메모리 다이로부터 유저 데이터를 읽어내었을 때, ECC 인코드/디코드부(145)는, 읽어낸 데이터에 부가된 ECC를 사용하여, 유저 데이터의 에러 정정을 행한다(ECC 디코드).
다음으로, 본 실시 형태에 따른 서멀 컨트롤 동작의 수순의 예에 대하여 설명한다. 도 3은, 컨트롤러(14)에 의해 실행되는 서멀 컨트롤 동작의 수순을 나타내는 흐름도이다.
예를 들어, 도 1에서 설명한 바와 같이 8개의 NAND형 플래시 메모리 다이(131 내지 138)가 적층되어 있는 경우, Tj_N0 내지 Tj_N7 중 최댓값이 Tj_N_max로서 사용된다.
여기에서는, 각 NAND형 플래시 메모리 다이의 전송 속도가 서로 다른 이하의 4가지 상태(내부 상태) L1 내지 L4가 정의되어 있는 경우를 상정한다. 전송 속도는, 예를 들어 리드 액세스 또는 라이트 액세스의 스루풋을 나타낸다.
L1: 각 NAND형 플래시 메모리 다이의 전송 속도는 최대 전송 속도 MAX로 설정된다.
L2: 각 NAND형 플래시 메모리 다이의 전송 속도는 전송 속도 A로 설정된다. 전송 속도 A는 최대 전송 속도 MAX보다도 느리고 또한 후술하는 전송 속도 B보다도 빠르다.
L3: 각 NAND형 플래시 메모리 다이의 전송 속도는 전송 속도 B로 설정된다. 전송 속도 B는 전송 속도 A보다도 느리고 또한 후술하는 전송 속도 C보다도 빠르다.
L4: 각 NAND형 플래시 메모리 다이의 전송 속도는 전송 속도 C로 설정된다. 전송 속도 C는 전송 속도 B보다도 느리다.
컨트롤러(14)는, Tj_N_max와 3개의 임계값 온도(TMT1, TMT2, TMT3)를 사용하여, 각 NAND형 플래시 메모리 다이의 전송 속도를 제어한다. 여기서, TMT1, TMT2, TMT3은, TMT1<TMT2<TMT3이라고 하는 관계를 갖고 있다.
우선, 컨트롤러(14)는, Tj_N_max와 임계값 온도 TMT1을 비교하여, Tj_N_max가 임계값 온도 TMT1 미만인지 여부를 판정한다(스텝 S11). Tj_N_max가 임계값 온도 TMT1 미만인 동안에는(스텝 S11에 있어서의 "예"), 컨트롤러(14)는, 각 NAND형 플래시 메모리 다이의 내부 상태가 상태 L1이 되도록 각 NAND형 플래시 메모리 다이에 대한 액세스를 제어한다(스텝 S14). 이 경우, 각 NAND형 플래시 메모리 다이의 전송 속도는 최대 전송 속도 MAX로 설정된다.
Tj_N_max가 임계값 온도 TMT1 이상인 경우(스텝 S11에 있어서의 "아니오"), 컨트롤러(14)는, Tj_N_max가 임계값 온도 TMT1 이상이고 또한 임계값 온도 TMT2 미만의 온도인지 여부를 판정한다(스텝 S12).
Tj_N_max가 임계값 온도 TMT1 이상이고 또한 임계값 온도 TMT2 미만의 온도인 동안에는(스텝 S12에 있어서의 "예"), 컨트롤러(14)는, 각 NAND형 플래시 메모리 다이의 내부 상태가 상태 L2가 되도록 각 NAND형 플래시 메모리 다이에 대한 액세스를 제어한다(스텝 S15). 이 경우, 각 NAND형 플래시 메모리 다이의 전송 속도는 최대 전송 속도 MAX보다도 느린 전송 속도 A로 설정된다.
Tj_N_max가 임계값 온도 TMT2 이상인 경우(스텝 S12에 있어서의 "아니오"), 컨트롤러(14)는, Tj_N_max가 임계값 온도 TMT2 이상이고 또한 임계값 온도 TMT3 미만의 온도인지 여부를 판정한다(스텝 S13).
Tj_N_max가 임계값 온도 TMT2 이상이고 또한 임계값 온도 TMT3 미만의 온도인 동안에는(스텝 S13에 있어서의 "예"), 컨트롤러(14)는, 각 NAND형 플래시 메모리 다이의 내부 상태가 상태 L3이 되도록 각 NAND형 플래시 메모리 다이에 대한 액세스를 제어한다(스텝 S16). 이 경우, 각 NAND형 플래시 메모리 다이의 전송 속도는 전송 속도 A보다도 느린 전송 속도 B로 설정된다.
Tj_N_max가 임계값 온도 TMT3 이상인 경우(스텝 S13에 있어서의 "아니오"), 컨트롤러(14)는, 각 NAND형 플래시 메모리 다이의 내부 상태가 상태 L4가 되도록 사용하여 각 NAND형 플래시 메모리 다이에 대한 액세스를 제어한다(스텝 S17). 이 경우, 각 NAND형 플래시 메모리 다이의 전송 속도는 전송 속도 B보다도 느린 전송 속도 C로 설정된다.
여기에서는, 3개의 임계값 온도를 사용하는 경우를 설명하였지만, 사용하는 임계값 온도의 수는 2 이하여도 되고, 4 이상이어도 된다.
도 4는, 메모리 액세스 중에 있어서의 Tj_N_max와 전송 속도의 관계의 예를 나타내는 도면이다.
도 4에서는, 예를 들어 전송 속도 A가 최대 전송 속도 MAX의 1/2, 전송 속도 B가 최대 전송 속도 MAX의 1/4, 전송 속도 C가 최대 전송 속도 MAX의 1/8인 경우가 예시되어 있다. 최대 전송 속도 MAX에 대한 전송 속도 A, B, C의 비율은 이 예에 한정되지 않고, MAX>A>B>C의 관계를 충족하는 다른 임의의 비율을 사용할 수 있다. 예를 들어, 전송 속도 A가 최대 전송 속도 MAX의 3/5, 전송 속도 B가 최대 전송 속도 MAX의 2/5, 전송 속도 C가 최대 전송 속도 MAX의 1/5이어도 된다.
Tj_N_max가 TMT1 미만인 동안에는, 전송 속도는 최대 전송 속도 MAX로 설정된다. Tj_N_max가 TMT1 이상이 되면(타이밍 t1), 전송 속도는 최대 전송 속도 MAX로부터 전송 속도 A로 저하된다.
전송 속도가 전송 속도 A로 저하됨으로써, Tj_N_max가 TMT1 미만으로 저하되면(타이밍 t2), 전송 속도는 전송 속도 A로부터 최대 전송 속도 MAX로 증가된다. 이 상태에서 Tj_N_max가 다시 TMT1 이상이 되면(타이밍 t3), 전송 속도는 최대 전송 속도 MAX로부터 전송 속도 A로 다시 저하된다.
만약 Tj_N_max가 계속해서 상승하고, 그리고 TMT2 이상이 되면(타이밍 t4), 전송 속도는 전송 속도 A로부터 전송 속도 B로 다시 저하된다. 이에 의해, Tj_N_max가 TMT2 미만으로 저하되면(타이밍 t5), 전송 속도는 전송 속도 B로부터 전송 속도 A로 증가된다. 이 상태에서 Tj_N_max가 다시 TMT2 이상이 되면(타이밍 t6), 전송 속도는 전송 속도 A로부터 전송 속도 B로 저하된다.
만약 Tj_N_max가 계속해서 상승하고, 그리고 TMT3 이상이 되면(타이밍 t7), 전송 속도는 전송 속도 B로부터 전송 속도 C로 저하된다. 이에 의해, Tj_N_max가 TMT3 미만으로 저하되면(타이밍 t8), 전송 속도는 전송 속도 C로부터 전송 속도 B로 증가된다. 이 상태에서 Tj_N_max가 다시 TMT3 이상이 되면(타이밍 t9), 전송 속도는 전송 속도 B로부터 전송 속도 C로 저하된다. 이에 의해, Tj_N_max가 TMT3 미만으로 저하되면(타이밍 t10), 전송 속도는 전송 속도 C로부터 전송 속도 B로 증가된다.
다음으로, 각 NAND형 플래시 메모리 다이의 구성예에 대하여 설명한다. 도 5는, 각 NAND형 플래시 메모리 다이에 포함되는 셀 어레이의 계층 구조의 예를 나타내는 도면이다.
도 5에서는, NAND형 플래시 메모리 다이(131)(NAND 다이 #0으로서도 참조됨)에 포함되는 셀 어레이의 계층 구조가 예시되어 있다.
NAND 다이 #0은 칩 인에이블 신호를 수신하기 위한 칩 인에이블 단자 CE를 갖고 있다. 칩 인에이블 신호가 어서트되면, NAND 다이 #0으로의 액세스가 가능해진다.
통상, NAND 다이 #0의 셀 어레이는, 복수의 플레인을 포함한다. 도 5에서는, NAND 다이 #0의 셀 어레이가 2개의 플레인(플레인 #0, 플레인 #1)을 포함하는 경우가 예시되어 있다. 2개의 플레인의 각각은, 복수의 블록을 포함한다. 각 블록은, 데이터를 소거하는 소거 동작의 단위이다. 각 블록은, 복수의 페이지를 포함한다. 각 페이지는, 데이터 기입 동작 및 데이터 읽어내기 동작의 단위이다. 하나의 페이지는, 동일 워드선에 접속된 복수의 메모리 셀을 포함한다.
도 6은, 컨트롤러(14)와 NAND형 플래시 메모리 다이(131 내지 138) 사이의 접속예를 나타내는 도면이다.
도 6에서는, 컨트롤러(14)가 4개의 채널 Ch#0 내지 Ch#3을 통해 NAND형 플래시 메모리 다이(131 내지 138)에 접속되어 있고, 각 채널의 2개의 NAND형 플래시 메모리 다이가 접속되어 있는 케이스가 예시되어 있다.
채널 Ch#0 내지 Ch#3의 각각은, 예를 들어 8비트 폭의 IO 버스 및 복수의 제어 신호선(커맨드 래치 인에이블 신호선, 어드레스 래치 인에이블 신호선, 리드 인에이블 신호선, 라이트 인에이블 신호선 등)을 포함한다.
채널 Ch#0에는 NAND형 플래시 메모리 다이(131, 132)가 접속되어 있다. 마찬가지로, 채널 Ch#1에는 NAND형 플래시 메모리 다이(133, 134)가 접속되고, 채널 Ch#2에는 NAND형 플래시 메모리 다이(135, 136)가 접속되며, 채널 Ch#3에는 NAND형 플래시 메모리 다이(137, 138)가 접속되어 있다.
또한, NAND형 플래시 메모리 다이(131 내지 138) 각각의 칩 인에이블 단자에는, 컨트롤러(14)로부터의 칩 인에이블 신호 CE0 내지 CE7이 각각 개별로 공급된다.
도 7은, NAND형 플래시 메모리 다이(131 내지 138)를 인터리브에 의해 병렬로 액세스하는 동작의 예를 나타낸다. 도 7에서는, NAND형 플래시 메모리 다이(131 내지 138)를 인터리브에 의해 병렬로 라이트 액세스하는 동작이 예시되어 있다.
도 7에 있어서, DIN은, 1페이지분의 라이트 데이터(예를 들어 16KB의 데이터)를 NAND형 플래시 메모리 다이에 전송하기 위한 데이터 입력 사이클을 나타내고 있다. 각 NAND형 플래시 메모리 다이가 2개의 플레인 #0, #1을 포함하는 멀티브레인 구성을 갖는 케이스에 있어서는, 2개의 연속하는 데이터 전송 사이클 DIN(0), DIN(1)에 의해 2페이지분의 라이트 데이터(예를 들어 32KB의 데이터)가 전송된다.
데이터 전송 사이클 DIN(0)에서는, 플레인 #0에 속하는 기입 대상 블록에 기입해야 할 1페이지분의 라이트 데이터가 NAND형 플래시 메모리 다이에 전송되고, 데이터 전송 사이클 DIN(1)에서는, 동일한 NAND형 플래시 메모리 다이의 플레인 #1에 속하는 기입 대상 블록에 기입해야 할 1페이지분의 라이트 데이터가 이 NAND형 플래시 메모리 다이에 전송된다.
tPROG는, 각 NAND형 플래시 메모리 다이에 있어서 페이지 프로그램 동작이 실행되고 있는 프로그램 시간을 나타내고 있다. tPROG에 있어서는, 플레인 #0에 대응하는 페이지 프로그램 동작과 플레인 #1에 대응하는 페이지 프로그램 동작이 병렬로 실행된다.
채널 Ch#0 내지 Ch#3의 각각에 있어서는, 어떤 NAND형 플래시 메모리 다이가 프로그램 동작을 실행하고 있는 기간에, 다른 NAND형 플래시 메모리 다이로의 라이트 데이터의 전송이 실행된다(인터리브).
이와 같이, NAND형 플래시 메모리 다이(131 내지 138)를 인터리브에 의해 병렬로 액세스함으로써, 모든 NAND형 플래시 메모리 다이(131 내지 138)를 병렬로 동작시킬 수 있다.
다음으로, 본 실시 형태의 서멀 컨트롤의 상세를 설명한다. 본 실시 형태의 서멀 컨트롤의 상세의 설명에 앞서, 우선, 비교예에 따른 서멀 컨트롤에 대하여 설명한다. 도 8은, 컨트롤러(14)의 온도 센서 TH_C를 사용하여 실행되는, 비교예에 따른 서멀 컨트롤을 설명하기 위한 도면이다.
비교예에서는, 컨트롤러(14)의 온도 센서 TH_C에 의해 측정되는 컨트롤러(14)의 온도로부터 Tj_N_max를 추측함으로써 서멀 컨트롤을 행한다.
그러나, 컨트롤러(14)는 NAND형 플래시 메모리 다이(131 내지 138)로부터 물리적으로 떨어진 위치에 존재하기 때문에, 컨트롤러(14)의 온도로부터 Tj_N_max를 정밀도 좋게 추측하는 일은 어렵다. 또한 온도 센서 TH_C의 측정 온도 자체에 포함되는 오차(측정 온도 오차)도 존재한다.
따라서, 컨트롤러(14)의 온도로부터 Tj_N_max를 추측하는 케이스에 있어서는, 우선, 큰 마진을 예측하여 온도 센서 TH_C의 온도 출력으로부터 컨트롤러(14)의 온도를 추측하고, 또한, 이 컨트롤러(14)의 온도 추측값으로부터 Tj_N_max를 추측하는 일이 필요해진다. 비교예에 따른 서멀 컨트롤에서는, 예를 들어 온도 센서 TH_C의 측정값으로부터 4℃의 마진을 예측하여, 컨트롤러(14)의 온도를 추측하는 일이 필요해진다.
도 9는, NAND형 플래시 메모리 다이(131 내지 138)에 각각 포함되는 온도 센서 TH_N0 내지 TH_N7을 사용하여 실행되는, 실시 형태에 따른 서멀 컨트롤을 설명하기 위한 도면이다.
실시 형태에 따른 서멀 컨트롤에 있어서는, 컨트롤러(14)는, 온도 센서 TH_N0 내지 TH_N7의 온도 출력을 NAND형 플래시 메모리 다이(131 내지 138)로부터 읽어내고, 읽어낸 온도 센서 TH_N0 내지 TH_N7의 온도 출력으로부터 Tj_N_max를 추측함으로써 서멀 컨트롤을 행한다.
적층된 NAND형 플래시 메모리 다이(131 내지 138)의 온도는 동일하지 않다. 또한, 적층된 NAND형 플래시 메모리 다이(131 내지 138) 중 어느 하나의 NAND형 플래시 메모리 다이의 온도도, NAND형 플래시 메모리 다이의 동작 보증 온도의 상한을 넘어서는 안된다.
따라서, 컨트롤러(14)는, 모든 온도 센서 TH_N0 내지 TH_N7의 온도 출력을 NAND형 플래시 메모리 다이(131 내지 138)로부터 읽어내고, 그리고 읽어낸 온도 센서 TH_N0 내지 TH_N7의 온도 출력 중에서 가장 높은 온도를 Tj_N_max로서 사용함으로써, 서멀 컨트롤을 행한다.
온도 센서 TH_N0 내지 TH_N7의 각각의 온도 출력을 나타내는 데이터는, 각 NAND형 플래시 메모리 다이에 특정 어드레스를 지정하는 리드 커맨드를 송신함으로써, 각 NAND형 플래시 메모리 다이로부터 읽어낼 수 있다.
온도 센서 TH_N0 내지 TH_N7의 각각의 온도 출력을 각 NAND형 플래시 메모리 다이로부터 읽어내는 처리는, 메모리 디바이스(10)의 액세스 성능에 영향이 없는 방법을 이용하여 실행된다.
예를 들어, 컨트롤러(14)는, 모든 온도 센서 TH_N0 내지 TH_N7의 측정값을 상시 감시하는 것이 아니라, 일정 시간(예를 들어 1초) 간격으로, 모든 온도 센서 TH_N0 내지 TH_N7의 온도 출력을 NAND형 플래시 메모리 다이(131 내지 138)로부터 읽어내도 된다.
본 실시 형태에서는, NAND형 플래시 메모리 다이(131 내지 138)에 내장된 온도 센서 TH_N0 내지 TH_N7에 의해 측정된 온도로부터 Tj_N_max가 추측되므로, Tj_N_max의 추측 시에는, 각 온도 센서 TH_N0 내지 TH_N7의 측정 온도 오차만을 마진으로서 예측하면 된다.
그 때문에, 비교예에 따른 서멀 컨트롤에 있어서 필요한 마진 4℃를 캔슬할 수 있다.
또한, 본 실시 형태는, 패키지(11) 내의 NAND형 플래시 메모리 다이(131 내지 138)의 방열 경향을 이용하여 가장 높은 Tj_N을 고속으로 서치하는 방법도 채용하고 있다.
또한, 본 실시 형태는, 온도 센서의 캘리브레이션 온도를 바꿈으로써 온도 센서의 측정 온도 오차를 저감시키는 방법도 채용하고 있다.
다음으로, 패키지(11) 내의 NAND형 플래시 메모리 다이(131 내지 138)의 방열 경향에 대하여 설명한다. 도 10은, 메모리 디바이스(10)가 호스트 기기의 프린트 회로 기판(201)에 실장된 경우에 있어서의 메모리 디바이스(10) 내의 적층된 NAND형 플래시 메모리 다이(131 내지 138) 각각의 온도의 경향을 설명하기 위한 도면이다.
메모리 디바이스(10)의 열은, 주로 제1 표면(21)을 통한 호스트 기기의 프린트 회로 기판(201)으로의 열전도에 의해 방열된다. 이 때문에, 제1 표면(21)에 가까운 위치에 있어서의 방열 효율은 높다. 한편, 메모리 디바이스(10)의 열은 제2 표면(22)을 통한 공기 중으로의 열전달에 의해서도 방열되지만, 공기 중으로의 열전달에 의해 방열되는 열량은 적다.
따라서, 적층된 NAND형 플래시 메모리 다이(131 내지 138)를 포함하는 메모리 디바이스(10)에 있어서는, 프린트 회로 기판(201)에 가까운 하나 이상의 NAND형 플래시 메모리 다이의 온도가 비교적 낮고, 또한 프린트 회로 기판(201)으로부터 먼 위치에 존재하는 하나 이상의 NAND형 플래시 메모리 다이의 온도가 비교적 높다고 하는 경향이 있다.
따라서, 적층된 NAND형 플래시 메모리 다이의 총 수가 N(N은 2 이상의 정수)인 경우에는, 컨트롤러(14)는, 반드시, N개의 NAND형 플래시 메모리 다이의 온도를 전부 읽어낼 필요는 없다. 즉, 패키지(11) 내의 NAND형 플래시 메모리 다이(131 내지 138)의 방열 경향을 고려함으로써, 가장 높은 Tj_N을 고속으로 서치하는 것이 가능해진다.
이 경우, 컨트롤러(14)는, NAND형 플래시 메모리 다이(131 내지 138)로부터 선택된 온도 감시 대상의 N-1개 이하의 NAND형 플래시 메모리 다이에 내장된 N-1개 이하의 온도 센서에 의해 각각 측정된 온도를 온도 감시 대상의 N-1개 이하의 NAND형 플래시 메모리 다이로부터 읽어낸다. 그리고, 컨트롤러(14)는, 읽어낸 온도 중 최고 온도가 임계값 온도 이상인 경우에, 서멀 컨트롤을 실행한다.
적층된 NAND형 플래시 메모리 다이(131 내지 138) 중 최하층에 위치하는 NAND형 플래시 메모리 다이(131)는 제2 면(22)보다도 제1 면(21)에 가까운 위치에 배치되어 있어, NAND형 플래시 메모리 다이(131 내지 138) 중에서 가장 온도가 낮을 가능성이 높다. 따라서, NAND형 플래시 메모리 다이(131)는 온도 감시 대상으로부터 제외 가능하다. NAND형 플래시 메모리 다이(131)뿐만 아니라, 제1 면(21)에 가까운 2 이상의 NAND형 플래시 메모리 다이를 온도 감시 대상으로부터 제외해도 된다.
따라서, 온도 감시 대상의 N-1개 이하의 NAND형 플래시 메모리 다이는, NAND형 플래시 메모리 다이(131 내지 138)로부터 적어도 NAND형 플래시 메모리 다이(131)를 제외한 다른 하나 이상의 불휘발성 메모리 다이를 포함하게 된다.
도 11은, 메모리 디바이스(11)가 호스트 기기의 프린트 회로 기판(201)에 실장되고 또한 메모리 디바이스의 상면(제2 면(22))에 TIM(thermal interface matelial)(202)과 같은 열전도 부재가 배치되어 있는 경우에 있어서의 메모리 디바이스(11) 내의 적층된 NAND형 플래시 메모리 다이(131 내지 138) 각각의 온도의 경향을 설명하기 위한 도면이다.
도 11과 같이 제2 면(22)에 TIM(202)이 첩부되어 있는 경우에는, 메모리 디바이스(10)의 열은 제2 표면(22)을 통한 TIM(202)으로의 열전도에 의해서도 방열되므로, 프린트 회로 기판(201)으로부터 먼 위치에 존재하는 하나 이상의 NAND형 플래시 메모리 다이의 방열 효율도 개선된다.
따라서, 도 11의 구조에 있어서는, 적층된 NAND형 플래시 메모리 다이(131 내지 138) 중, 중앙부 부근에 존재하는 하나 이상의 NAND형 플래시 메모리 다이의 온도가 가장 높아지는 경향으로 된다.
이 경우, 적어도, 최하층에 위치하는 NAND형 플래시 메모리 다이(131)와 최상층에 위치하는 NAND형 플래시 메모리 다이(138)를 온도 감시 대상으로부터 제외해도 된다.
온도 감시 대상의 N-1개 이하의 NAND형 플래시 메모리 다이는, 적층된 NAND형 플래시 메모리 다이(131 내지 138)가 액세스되고 있는 동안의 NAND형 플래시 메모리 다이(131 내지 138) 각각의 온도를 사전에 학습함으로써, 정밀도 좋게 결정할 수 있다.
다시 말해, 적층된 NAND형 플래시 메모리 다이(131 내지 138) 중 어느 NAND형 플래시 메모리 다이의 온도가 높은지/낮은지를 학습하는 처리를 사전에 행함으로써, 컨트롤러(14)는, 모든 NAND형 플래시 메모리 다이(131 내지 138)의 온도를 읽어내는 것이 아니라, 보다 온도가 높은 특정의 하나 이상의 NAND형 플래시 메모리 다이 내의 온도 센서의 온도 출력만을 읽어냄으로써 서멀 컨트롤을 행할 수 있다.
도 12는, 메모리 액세스 중의 NAND형 플래시 메모리 다이(131 내지 138) 각각의 온도의 경향을 사전에 체크하는 학습 처리의 수순의 예를 나타내는 흐름도이다.
학습 처리에 있어서는, 컨트롤러(14)는, NAND형 플래시 메모리 다이(131 내지 138)에 대한 시퀀셜 액세스를 행하고(스텝 S21), 시퀀셜 액세스의 실행 중에, 온도 센서 TH_N0 내지 TH_N7에 의해 각각 측정된 온도(온도 센서 TH_N0 내지 TH_N7 각각의 측정값)를 NAND형 플래시 메모리 다이(131 내지 138)로부터 읽어낸다(스텝 S22).
컨트롤러(14)는, 읽어낸 온도 센서 TH_N0 내지 TH_N7 각각의 측정값을, 학습 결과로서 보존한다(스텝 S23). 학습 결과는, 예를 들어 컨트롤러(14)의 펌웨어의 테이블에 보존되어도 된다.
이와 같은 학습 처리를 행함으로써, 보다 온도가 높아지는 경향이 있는 NAND형 플래시 메모리 다이를 온도 감시 대상의 NAND형 플래시 메모리 다이로서 특정할 수 있다. 따라서, 패키지(11) 내에 적층된 N개의 NAND형 플래시 메모리 다이 중으로부터 학습 처리에 의해 온도 감시 대상으로서 선택된 N-1개 이하의 NAND형 플래시 메모리 다이 내의 N-1개 이하의 온도 센서의 온도 출력만을 읽어냄으로써 서멀 컨트롤을 행할 수 있다. 온도 감시 대상으로서 선택된 N-1개 이하의 NAND형 플래시 메모리 다이를 나타내는 정보는, 온도 감시 대상의 NAND형 플래시 메모리 다이를 특정하기 위한 정보로서, 컨트롤러(14)의 펌웨어의 테이블에 보존되어도 된다.
사전에 학습 처리를 행하는 타이밍의 예로서는, 하기를 들 수 있다.
(1) 메모리 디바이스(11)의 개발자가 컨트롤러(14)의 펌웨어의 개발 중에 학습 처리를 행한다.
(2) 메모리 디바이스(11)의 출하 전의 파이널 테스트로 학습 처리를 행한다.
(3) 호스트 기기를 제조하는 세트 메이커에 있어서, 호스트 기기의 개발 중에 학습 처리를 행한다.
도 13은, 도 12의 학습 처리에 의해 온도 감시 대상으로서 특정된 N-1개 이하의 NAND형 플래시 메모리 다이에 각각 포함되는 온도 센서만을 사용하여, 서멀 컨트롤을 실행하는 수순을 나타내는 흐름도이다.
메모리 디바이스(11)의 출하 후에 있어서는, 컨트롤러(14)는, 일정 시간(예를 들어 1초) 간격으로, 학습 처리에 의해 특정된 N-1개 이하의 NAND형 플래시 메모리 다이에 각각 포함되는 온도 센서의 온도 출력만을 이들 특정된 N-1개 이하의 NAND형 플래시 메모리 다이로부터 읽어낸다(스텝 S31). 그리고, 컨트롤러(14)는, 읽어낸 N-1개 이하의 온도 센서의 온도 출력 중 최고 온도를 Tj_N_max로서 사용함으로써, 도 3의 서멀 컨트롤을 행한다(스텝 S32).
또한, 학습이라고 하는 어프로치가 아니라, 패키지(11) 내의 적층된 NAND형 플래시 메모리 다이(131 내지 138)에 대응하는 복합 열저항의 시뮬레이션을 행함으로써, Tj_N_max를 추측하는 것도 검토 가능하다. Tj_N_max를 추측할 때에는, 온도 센서 TH_N0 내지 TH_N7 각각의 온도 출력과, 적층된 NAND형 플래시 메모리 다이(131 내지 138)에 대응하는 복합 열저항을 이용하여 열저항 모델을 계산한다.
다음으로, 온도 센서의 캘리브레이션을 행하는 온도를 바꿈으로써 온도 센서의 측정 온도값의 오차를 저감시키는 방법에 대하여 설명한다. 이하에서는, 이해를 용이하게 하기 위해서, 구체적인 수치를 사용하여 설명하지만, 이들 수치는 예로서 나타낸 것이며, 본 실시 형태는 이들 수치에만 한정되는 것은 아니다.
각 NAND형 플래시 메모리 다이에 내장되는 온도 센서 TH_N의 캘리브레이션은, 웨이퍼로부터 각 NAND형 플래시 메모리 다이를 잘라내는 다이싱의 전에, 테스터에 의해 행해진다. 여기서, TH_N은, 웨이퍼에 포함되는 캘리브레이션 대상의 임의의 온도 센서를 나타내고 있다.
테스터는, 웨이퍼에 형성된 복수의 LSI 칩(다이)을, 프로버를 사용하여 검사하는 장치이다. 복수의 NAND형 플래시 메모리 다이를 포함하는 웨이퍼가 프로버에 세트되고, 그리고 웨이퍼 내의 각 NAND형 플래시 메모리 다이에 내장되는 온도 센서 TH_N의 캘리브레이션이 실행된다.
도 14는, 실온에서 테스터에 의해 웨이퍼 내의 각 NAND형 플래시 메모리 다이에 포함되는 온도 센서 TH_N의 캘리브레이션을 행하는, 비교예에 따른 캘리브레이션 동작을 설명하기 위한 도면이다.
NAND형 플래시 메모리 다이의 실제의 온도 Tj_N과 온도 센서 TH_N에 의해 측정되는 온도의 사이에는 이하의 2종류의 오차가 존재한다.
테스터 오차: 비교예는, 실온(30℃ 부근)에서 테스터에 의해 온도 센서 TH_N의 캘리브레이션을 행한다. 테스터에 의해 설정되는 분위기 온도의 정밀도는, 예를 들어 30℃±1.5℃이다. 이 때문에, ±1.5℃의 오차가 테스터 오차로서 발생한다.
측정 온도 오차: 측정 온도 오차는 온도 센서 TH_N의 리니어리티(직선성)에 의해 발생하는 오차이다. 30℃에서 온도 센서 TH_N의 캘리브레이션을 행하여도, 측정 대상 온도와 30℃ 사이의 온도차가 커짐에 따라서 온도 센서 TH_N의 측정 온도 오차가 증가한다. 예를 들어 90℃에서는, 온도 센서 TH_N의 온도 출력에는 ±1.5℃의 측정 온도 오차가 포함된다.
따라서, 90℃에서는, 테스터 오차 ±1.5℃와 측정 온도 오차 ±1.5℃를 합계한 ±3.0℃의 오차가 발생한다.
현 상황의 NAND형 플래시 메모리 다이에 있어서는, 서멀 컨트롤은 실온(예를 들어 30℃)보다도 높은 온도 범위(70℃ 이상의 온도 범위)에 있어서 행해진다. 이 온도 범위는, 예를 들어 70℃의 전반 내지 85℃의 범위이다.
이 때문에, 본 실시 형태에서는, 온도 센서 TH_N의 측정 온도 오차를 저감시키기 위해서, 실온보다도 높은 온도에서 온도 센서 TH_N의 캘리브레이션을 행한다. 이에 의해, 온도 센서 TH_N의 캘리브레이션이 행해진 온도와 서멀 컨트롤이 행해지는 온도 사이의 온도차를 적게 할 수 있으므로, 서멀 컨트롤이 필요한 온도 범위에 있어서의 온도 센서 TH_N의 측정 온도 오차를 저감시키는 것이 가능해진다.
도 15는, 서멀 컨트롤이 개시되는 온도 부근에서 테스터에 의해 웨이퍼 내의 각 NAND형 플래시 메모리 다이에 포함되는 온도 센서 TH_N의 캘리브레이션을 행하는, 실시 형태에 따른 캘리브레이션 동작의 예를 설명하기 위한 도면이다.
도 15에서는, 70℃에서 테스터에 의해 온도 센서 TH_N의 캘리브레이션을 행하는 경우가 예시되어 있다.
웨이퍼 주위의 분위기 온도는 테스터에 의해 70℃ 부근으로 설정된다. 그리고, 온도 센서 TH_N에 의해 측정되는 온도(이하, 온도 센서 TH_N의 온도 출력으로서도 참조됨)가 70℃가 되도록, 테스터에 의해 온도 센서 TH_N이 캘리브레이션된다. 온도 센서 TH_N의 캘리브레이션은, 예를 들어 온도 센서 TH_N의 온도 특성을 표시하는 직선의 기울기(게인)와 절편(오프셋)을 조정함으로써 실행할 수 있다. 기울기와 절편을 조정하기 위한 보정값은, 최종적으로는, 테스터에 의해 NAND형 플래시 메모리 다이에 불휘발로 기입된다.
온도 센서 TH_N의 온도 특성은, 다음의 1차 함수에 의해 근사할 수 있다.
Figure pct00001
x는 온도 센서 TH_N의 주위 온도(온도 입력)를 나타내고, y는 온도 센서 TH_N에 의해 측정되는 온도(온도 출력)를 나타내고, a는 온도 센서 TH_N의 온도 특성을 표시하는 직선(근사 직선)의 기울기를 나타내며, b는 이 근사 직선의 절편(y절편)을 나타낸다.
도 14의 경우와 마찬가지로, 테스터 오차 ±1.5℃가 발생한다. 그러나, 온도 센서 TH_N의 캘리브레이션은 70℃에서 행해지기 때문에, 온도 센서 TH_N의 캘리브레이션이 행해진 온도와 서멀 컨트롤이 행해지는 온도 사이의 온도차를 적게 할 수 있다. 예를 들어, 90℃에서는, 온도 센서 TH_N의 측정값에 포함되는 오차를 ±0.5℃로 저감시킬 수 있다.
따라서, 90℃에서는, 테스터 오차 ±1.5℃와 측정 온도 오차 ±0.5℃의 합계는 ±2.0℃로 저감된다. 이 결과, 보다 정밀도 좋게 서멀 컨트롤을 행하는 것이 가능해지므로, 메모리 디바이스(11)의 액세스 성능의 불필요한 저하를 억제할 수 있다.
도 16은, NAND형 플래시 메모리 다이의 동작 보증 온도의 상한(예를 들어 85℃)에서 테스터에 의해 웨이퍼 내의 각 NAND형 플래시 메모리 다이에 포함되는 온도 센서 TH_N의 캘리브레이션을 행하는, 실시 형태에 따른 캘리브레이션 동작의 다른 예를 설명하기 위한 도면이다.
웨이퍼 주위의 분위기 온도는 테스터에 의해 85℃ 부근으로 설정된다. 그리고, 온도 센서 TH_N에 의해 측정되는 온도(온도 센서 TH_N의 온도 출력)가 85℃가 되도록, 테스터에 의해 온도 센서 TH_N이 캘리브레이션된다.
도 14의 경우와 마찬가지로, 테스터 오차 ±1.5℃가 발생한다. 그러나, 온도 센서 TH_N의 캘리브레이션은 85℃에서 행해지기 때문에, 온도 센서 TH_N의 캘리브레이션이 행해진 온도와 서멀 컨트롤이 행해지는 온도 사이의 온도차를 적게 할 수 있다. 예를 들어, 90℃에서는, 온도 센서 TH_N의 측정값에 포함되는 오차를 ±0.375℃로 저감시킬 수 있다.
따라서, 90℃에서는, 테스터 오차 ±1.5℃와 측정 온도 오차 ±0.375℃의 합계는 ±1.875℃로 저감된다. 이 결과, Tj_N_max를 보다 정밀도 좋게 측정하는 것이 가능해지므로, Tj_N_max가 서멀 컨트롤을 개시해야 할 임계값 온도로 상승하기 전에 서멀 컨트롤이 이른 타이밍에 발동되어버리는 것을 억제하는 것이 가능해진다.
본 실시 형태에서는, 메모리 디바이스(11) 내의 NAND형 플래시 메모리 다이(131 내지 138)의 각각에 있어서는, 실온(30℃)보다도 높은 제1 온도(70℃ 또는 85℃)에서 온도 센서 TH_N의 온도 출력이 제1 온도(70℃ 또는 85℃)가 되도록 온도 센서 TH_N의 온도 특성을 캘리브레이션하기 위한 보정값이 불휘발로 저장되어 있다. 또한, NAND형 플래시 메모리 다이(131 내지 138)의 각각에 내장된 온도 센서 TH_N은, 대응하는 NAND형 플래시 메모리 다이에 불휘발로 저장되어 있는 보정값을 사용하여 동작하도록 구성되어 있다. 따라서, 서멀 컨트롤이 행해지는 온도 범위에서의 각 온도 센서 TH_N의 측정 온도 오차를 저감시킬 수 있다.
보정값은, 웨이퍼 내의 각 NAND형 플래시 메모리 다이를 검사하는 테스터를 사용하여, 제1 온도에서 웨이퍼 내의 각 불휘발성 메모리 다이에 내장된 온도 센서 TH_N을 캘리브레이션함으로써 구할 수 있다. 이 보정값은, 온도 센서 TH_N의 온도 특성의 기울기 및 절편의 각각의 보정값을 포함한다.
다음으로, 온도 센서 TH_N의 캘리브레이션을 행하기 위한 방법의 예에 대하여 설명한다. 도 17은 각 NAND형 플래시 메모리 다이에 포함되는 온도 센서 TH_N의 구성예를 나타내는 블록도이다.
온도 센서 TH_N은, 온도 검출 회로(301) 및 아날로그/디지털 컨버터(AD 컨버터)(302)를 포함한다. AD 컨버터(302)는, 온도 검출 회로(301)의 아날로그 출력값(출력 전압)을, 온도를 나타내는 디지털값(예를 들어 10비트)으로 변환하는 회로이다. AD 컨버터(302)는, 예를 들어 축차 비교용 디지털/아날로그 컨버터(DAC)(311), 비교기(CMP)(312), 및 축차 비교 로직(313)을 포함한다.
축차 비교 로직(313)은, DAC(311)에 대하여 점차 출력 전압을 높이도록 지시를 행한다. CMP(312)는, DAC(311)의 출력 전압과 온도 검출 회로(301)의 출력 전압을 비교하여, DAC(311)의 출력 전압과 온도 검출 회로(301)의 출력 전압의 대소 관계를 나타내는 비교 결과를 출력한다.
DAC(311)의 출력 전압이 온도 검출 회로(301)의 출력 전압 미만인 동안에는, 축차 비교 로직(313)은, DAC(311)에 대하여 점차 출력 전압을 높이도록 지시를 행한다. DAC(311)의 출력 전압은 점차 증가한다. DAC(311)의 출력 전압이 온도 검출 회로(301)의 출력 전압 이상이 되면 비교기(312)의 비교 결과 출력이 반전된다. 축차 비교 로직(313)은, 비교 결과 출력이 반전되었을 때의 온도 검출 회로(301)의 출력 전압값에 할당된 온도를 나타내는 디지털값(예를 들어 10비트)을 출력한다.
온도 센서 TH_N의 캘리브레이션은, 축차 비교 로직(313)에 대하여 보정값(기울기 및 절편)을 설정함으로써 행해진다. 축차 비교 로직(313)으로 설정된 보정값(기울기 및 절편)은, AD 컨버터(302)에 의해 온도 검출 회로(301)의 출력 전압을 온도로 변환하기 위해서 사용된다.
또한, 컨트롤러(14)가 내장된 온도 센서 TH_C도, NAND형 플래시 메모리 다이에 포함되는 온도 센서 TH_N과 마찬가지의 구성에 의해 실현할 수 있다.
도 18은, 웨이퍼를 검사하기 위한 테스터에 의해 실행되는 온도 센서 TH_N의 캘리브레이션 처리의 수순의 예를 나타내는 흐름도이다.
여기에서는, 실온(예를 들어 30℃)에서 온도 센서의 캘리브레이션 처리가 행해지는 경우를 예시하여 캘리브레이션 처리의 수순을 설명한다.
테스터는, 복수의 NAND형 플래시 메모리 다이가 형성된 검사 대상 웨이퍼 주위의 분위기 온도를 30℃(예를 들어, 30℃±1.25℃)로 설정한다(스텝 S101).
테스터는, 특정 어드레스를 지정하는 리드 커맨드를 검사 대상의 NAND형 플래시 메모리 다이에 송신하여, 검사 대상의 NAND형 플래시 메모리 다이에 포함되는 온도 센서 TH_N에 의해 측정된 온도(온도 출력)를 이 검사 대상의 NAND형 플래시 메모리 다이로부터 읽어낸다(스텝 S102).
테스터는, 테스터 프로그램에 따라서, 우선, 분위기 온도 30℃에 대응하는 사전 평가 결과와, 판독한 온도 출력으로부터, 온도 센서 TH_N에 설정해야 할 보정값(기울기의 보정값)을 구하고, 그리고 이 기울기의 보정값을 온도 센서 TH_N의 캘리브레이션용 레지스터 등에 기입함으로써, 온도 센서 TH_N의 온도 특성의 기울기를 조정한다(스텝 S103).
스텝 S102, S103의 기울기 조정에 있어서는, 도 19에 도시한 바와 같이, 온도 센서 TH_N의 온도 특성의 기울기가 보정값에 의해 나타내어지는 기울기가 되도록 조정된다. 도 19에서는, 실선으로 나타내어지는 직선은, 기울기가 조정되기 전의 온도 센서 TH_N의 온도 특성을 나타내고, 파선으로 나타내어지는 직선은, 기울기가 조정된 후의 온도 센서 TH_N의 온도 특성을 나타내고 있다.
테스터는, 특정 어드레스를 지정하는 리드 커맨드를 검사 대상의 NAND형 플래시 메모리 다이에 다시 송신하여, 검사 대상의 NAND형 플래시 메모리 다이에 포함되는 온도 센서 TH_N에 의해 측정된 온도(온도 출력)를 이 검사 대상의 NAND형 플래시 메모리 다이로부터 판독한다(스텝 S104).
테스터는, 분위기 온도 30℃에 대응하는 사전 평가 결과와, 판독한 온도 출력과로부터, 온도 센서 TH_N에 설정해야 할 보정값(절편의 보정값)을 구하고, 그리고 이 절편의 보정값을 온도 센서 TH_N의 캘리브레이션용 레지스터 등에 기입함으로써, 온도 센서 TH_N의 온도 특성의 절편(오프셋)을 조정한다(스텝 S105).
스텝 S104, S105의 절편 조정에 있어서는, 도 20에 도시한 바와 같이, 온도 센서 TH_N의 온도 특성의 절편이 보정값에 의해 나타내어지는 절편이 되도록 조정된다. 도 20에서는, 실선으로 나타내어지는 직선은, 절편이 조정되기 전의 온도 센서 TH_N의 온도 특성을 나타내고, 파선으로 나타내어지는 직선은, 절편이 조정된 후의 온도 센서 TH_N의 온도 특성을 나타내고 있다. 이와 같이, 분위기 온도 30℃에 있어서 온도 출력 30℃가 온도 센서 TH_N으로부터 올바르게 출력되도록 절편의 조정이 행해진다.
다음으로, 테스터는, 특정 어드레스를 지정하는 리드 커맨드를 검사 대상의 NAND형 플래시 메모리 다이에 다시 송신하여, 검사 대상의 NAND형 플래시 메모리 다이에 포함되는 온도 센서 TH_N에 의해 측정된 온도(온도 출력)를 이 검사 대상의 NAND형 플래시 메모리 다이로부터 판독한다(스텝 S106).
테스터는, 온도 센서 TH_N의 캘리브레이션이 성공하였는지 여부를 판정하기 위해서, 판독한 온도 출력이 30℃±0.25℃의 정밀도인 것을 확인한다(스텝 S107). 판독한 온도 출력이 30℃±0.25℃의 정밀도인 경우에는, 온도 센서 TH_N의 캘리브레이션이 성공하였다고 판정된다.
스텝 S101에 있어서의 오차 1.25℃와 스텝 S107에 있어서의 오차 0.25℃의 합계가, 상술한 1.5℃의 테스터 오차에 상당한다.
다음으로, 테스터는, 보정값(기울기, 절편)을 검사 대상의 NAND형 플래시 메모리 다이 내의 불휘발 기억 영역에 기입한다(스텝 S108). NAND형 플래시 메모리 다이에 있어서는, 보정값(기울기, 절편)은, 유저 데이터와는 다른 제어 정보를 저장하기 위해서 사용되는, 전기적으로 재기입 가능한 ROM 영역에 기입된다. 이 NAND형 플래시 메모리 다이가 메모리 디바이스(10)로서 패키징된 후에 있어서는, 이 NAND형 플래시 메모리 다이 내의 온도 센서 TH_N은, ROM 영역에 저장되어 있는 보정값(기울기, 절편)을 사용하여 동작한다.
또한, 컨트롤러(14)의 온도 센서 TH_C의 캘리브레이션을 행한 경우에는, 보정값(기울기, 절편)은, 컨트롤러(14) 내의 불휘발 기억 영역으로서 사용 가능한 전자 퓨즈(eFuse)에 기입된다.
테스터는, 검사 대상 웨이퍼 주위의 분위기 온도를 90℃(예를 들어, 90℃±1.25℃)로 설정한다(스텝 S109).
테스터는, 특정 어드레스를 지정하는 리드 커맨드를 검사 대상의 NAND형 플래시 메모리 다이에 다시 송신하여, 검사 대상의 NAND형 플래시 메모리 다이에 포함되는 온도 센서 TH_N에 의해 측정된 온도(온도 출력)를 이 검사 대상의 NAND형 플래시 메모리 다이로부터 판독한다(스텝 S110).
테스터는, 판독한 온도 출력이, 예를 들어 90℃±1.75℃의 정밀도인 것을 확인한다(스텝 S111). 이때, 판독한 온도 출력이 90℃±1.75℃로부터 벗어난 경우에는 검사 대상의 NAND형 플래시 메모리 다이를 불량 칩으로서 마크한다. 1.75℃는, 스텝 S107에 있어서의 오차 0.25℃와, 90℃에 있어서의 측정 온도 오차 1.5℃의 합계에 상당한다.
본 실시 형태에서는, 스텝 S102, S103의 기울기 조정, 및 스텝 S104, S105의 절편 조정은, 분위기 온도를 70℃(예를 들어, 70℃±1.25℃) 또는 85℃(예를 들어, 85℃±1.25℃)로 설정된 상태에서 실행된다.
또한, 본 실시 형태에서는, 스텝 S107에 있어서, 판독한 온도 출력이 70℃±0.25℃의 정밀도인 것, 또는 판독한 온도 출력이 85℃±0.25℃의 정밀도인 것이 확인된다. 그리고, 스텝 S108에 있어서, 보정값(기울기, 절편)이 검사 대상의 NAND형 플래시 메모리 다이 내의 불휘발 기억 영역에 기입된다. NAND형 플래시 메모리 다이에 있어서는, 보정값(기울기, 절편)은, 전기적으로 재기입 가능한 ROM 영역에 기입된다. 이 NAND형 플래시 메모리 다이가 메모리 디바이스(10)로서 패키징된 후에 있어서는, 이 NAND형 플래시 메모리 다이 내의 온도 센서 TH_N은, ROM 영역에 저장되어 있는 보정값(기울기, 절편)을 사용하여 동작할 수 있다. 따라서, 서멀 컨트롤이 행해지는 온도 범위에서의 각 온도 센서 TH_N의 측정 온도 오차를 저감시키는 것이 가능해진다.
또한, 본 실시 형태에서는, 70℃에서 캘리브레이션을 행한 경우에는, 스텝 S111에 있어서, 판독한 온도 출력이 예를 들어 90℃±0.75℃의 정밀도인 것이 확인되고, 85℃에서 캘리브레이션을 행한 경우에는, 스텝 S111에 있어서, 판독한 온도 출력이 예를 들어 90℃±0.625℃의 정밀도인 것이 확인된다.
이와 같이, 본 실시 형태에 따른 캘리브레이션 방법은, 메모리 디바이스(10)의 패키지(11)에 컨트롤러(14)와 함께 내장되는 적층된 NAND형 플래시 메모리 다이(131 내지 138)의 각각에 내장되는 온도 센서를, NAND형 플래시 메모리 다이(131 내지 138)의 패키징 전에 캘리브레이션한다.
이 경우, 본 실시 형태에 따른 캘리브레이션 방법은, (1) 웨이퍼 내의 각 NAND형 플래시 메모리 다이를 검사하는 테스터에 의해, 실온보다도 높은 제1 온도 (예를 들어, 70℃ 또는 85℃)에서 웨이퍼 내의 각 NAND형 플래시 메모리 다이에 내장된 온도 센서의 온도 특성을 캘리브레이션하고, 그리고 (2) 테스터에 의해, 캘리브레이션에 의해 구해지는 온도 센서의 온도 특성의 보정값을 웨이퍼 내의 각 NAND형 플래시 메모리 다이에 기입한다.
이와 같이 70℃ 또는 85℃에서 온도 센서의 캘리브레이션이 행해진 NAND형 플래시 메모리 다이를 메모리 디바이스(10)로서 패키징함으로써, 메모리 디바이스(11)에 있어서는, 컨트롤러(14)는, 서멀 컨트롤이 행해지는 온도 범위에 있어서, 적층된 NAND형 플래시 메모리 다이(131 내지 138)의 각각의 온도 센서로부터 오차가 적은 측정 온도를 판독할 수 있다.
다음으로, 메모리 디바이스(10)에 적용되는 패키지의 구조에 대하여 설명한다. 도 21은, 메모리 디바이스(10)가 리무버블 메모리 디바이스로서 실현된 경우의 패키지의 예를 나타내는 도면이다.
메모리 디바이스(10)의 패키지(본체)(11)는, 예를 들어 Y축 방향으로 연장된 대략 직사각형의 판형으로 형성된다. Y축 방향은, 메모리 디바이스(10) 및 패키지(11)의 길이 방향이다. 패키지(본체)(11)의 외연은, 제1 에지(31)와, 제2 에지(32)와, 제3 에지(33)와, 제4 에지(34)와, 제1 모서리부(35)와, 제2 모서리부(36)와, 제3 모서리부(37)와, 제4 모서리부(38)를 갖는다.
제1 에지(31)는, X축 방향으로 연장되고, Y축의 정방향을 향한다. 제2 에지(32)는, Y축 방향으로 연장되고, X축의 부방향을 향한다. 제3 에지(33)는, 제2 에지(32)의 반대측에 위치하여 Y축 방향으로 연장되고, X축의 정방향을 향한다. 제4 에지(34)는, 제1 에지(31)의 반대측에 위치하여 X축 방향으로 연장되고, Y축의 부방향을 향한다.
제2 에지(32) 및 제3 에지(33)의 각각의 길이는, 제1 에지(31) 및 제4 에지(34)의 각각의 길이보다도 길다. 제1 에지(31) 및 제4 에지(34)는, 대략 직사각형의 메모리 디바이스(10)의 짧은 변을 형성하고, 제2 에지(32) 및 제3 에지(33)는, 대략 직사각형의 메모리 디바이스(10)의 긴 변(측변)을 형성한다.
제1 모서리부(35)는, 제1 에지(31)와 제2 에지(32) 사이의 모서리 부분이며, 제1 에지(31)의 X축 부방향에 있어서의 단부와, 제2 에지(32)의 Y축 정방향에 있어서의 단부를 접속한다.
제1 모서리부(35)는, 제1 에지(31)의 X축 부방향에 있어서의 단부와, 제2 에지(32)의 Y축 정방향에 있어서의 단부의 사이에서 직선형으로 연장된다. 제1 에지(31)와 제2 에지(32)의 모서리가, 소위 C1.1의 각 모따기('C 면취'라고도 함)로 설정됨으로써, 제1 모서리부(35)가 마련된다. 다른 표현에 의하면, 제1 모서리부(35)는, 제1 에지(31)와 제2 에지(32)의 사이에 형성된 각 모따기부 C이다.
제2 모서리부(36)는, 제1 에지(31)와 제3 에지(33) 사이의 모서리 부분이며, 제1 에지(31)의 X축 정방향에 있어서의 단부와, 제3 에지(33)의 Y축 정방향에 있어서의 단부를 접속한다. 제2 모서리부(36)는, 제1 에지(31)의 X축 정방향에 있어서의 단부와, 제3 에지(33)의 Y축 정방향에 있어서의 단부의 사이에서 원호형으로 연장된다. 제1 에지(31)와 제3 에지(33)의 모서리가, 소위 R0.2의 둥근 모따기('R 면취'라고도 함)로 설정됨으로써, 제2 모서리부(36)가 마련된다.
제3 모서리부(37)는, 제2 에지(32)의 Y축 부방향에 있어서의 단부와, 제4 에지(34)의 X축 부방향에 있어서의 단부를 접속한다. 제4 모서리부(38)는, 제3 에지(33)의 Y축 부방향에 있어서의 단부와, 제4 에지(34)의 X축 정방향에 있어서의 단부를 접속한다. 제3 모서리부(37) 및 제4 모서리부(38)는 각각, 제2 모서리부(36)와 마찬가지로 원호형으로 연장된다.
패키지(11)는, 예를 들어 Y축 방향에 있어서의 길이가 약 18±0.10㎜로 설정되고, X축 방향에 있어서의 길이가 약 14±0.10㎜로 설정되며, Z축 방향에 있어서의 두께가 약 1.4mm±0.10㎜로 설정되어도 된다.
메모리 디바이스(10)의 제1 면(21)에는, 복수의 단자 P가 제1 열 R1, 제2 열 R2, 제3 열 R3의 3열로 배치되어 있어도 된다. 제1 열 R1에는, 예를 들어 PCI Express(등록상표)(PCIe)와 같은 고속 시리얼 인터페이스용 2레인분의 신호 단자가 배치되어 있다.
도 21에서는, 메모리 디바이스(10)가 32개의 단자 P를 갖고 있는 경우를 예시하고 있지만, 단자 P의 수는 어디까지나 일례이지 이 예에 한정되지는 않는다. 즉, 단자 P의 수는 32개보다 적어도 되고, 32개보다 많아도 된다.
복수의 단자 P는 3열로 배열되고, 제1 열 R1, 제2 열 R2 및 제3 열 R3을 형성한다. 제1 열 R1에 속하는 단자군 P는, 예를 들어 PCIe 규격에 준거한 2레인분의 차동 신호 페어를 전달하기 위한 신호 단자로서 이용된다. 제2 열 R2에 속하는 단자군 P는, 제품마다 다른 임의의 옵션 신호용 신호 단자로서 사용되어도 된다. 제3 열 R3에 속하는 단자군에는, 제품마다 모두 도통한 제어 신호 및 전원용 단자가 배치된다. 이 단자는, 주로 차동 클럭 신호용 신호 단자, 공통의 PCIe 사이드 밴드 신호용 신호 단자, 전원 단자 및 다른 신호 단자로서 이용된다.
제1 열 R1은, 제4 에지(34)보다도 제1 에지(31)에 가까운 위치에서 서로 간격을 두고 X축 방향으로 배열된 13개의 단자 P101 내지 단자 P113을 포함한다. 단자 P101 내지 단자 P113은, 제1 에지(31)의 근방에서, 당해 제1 에지(31)를 따라 X축 방향으로 배열된다.
제2 열 R2는, 제1 에지(31)보다도 제4 에지(34)에 가까운 위치에서 서로 간격을 두고 X축 방향으로 배열된 3개의 단자 P114 내지 단자 P116을 포함한다. 또한, 제2 열 R2는, 제1 에지(31)보다도 제4 에지(34)에 가까운 위치에서 서로 간격을 두고 X축 방향으로 배열된 3개의 단자 P117 내지 단자 P119를 포함한다.
단자 P114 내지 단자 P116은, X축 방향에 있어서의 메모리 디바이스(10)의 중심선(일점쇄선으로 나타내어짐)과 제2 에지(32)의 사이에 배치되고, 단자 P117 내지 단자 P119는, X축 방향에 있어서의 메모리 디바이스(10)의 중심선과 제3 에지(33)의 사이에 배치된다.
단자 P116과 단자 P117 사이의 간격은, 열 R2에 속하는 다른 단자 간의 X 방향의 간격(구체적으로는, 단자 P114와 단자 P115의 간격, 단자 P115과 단자 P116의 간격, 단자 P117과 단자 P118의 간격, 단자 P118과 단자 P119의 간격)보다도 넓다.
제3 열 R3은, 제1 에지(31)보다도 제4 에지(34)에 가까운 위치에서 서로 간격을 두고 X축 방향으로 배열된 13개의 단자 P120 내지 단자 P132를 포함한다. 제3 열 R3에 속하는 단자 P120 내지 단자 P132는, 제2 열 R2에 속하는 단자 P114 내지 단자 P119보다도 제4 에지(34)에 가까운 위치에서 배열된다.
Y축 방향에 있어서의 제1 열 R1과 제3 열 R3 사이의 거리 D1은, Y축 방향에 있어서의 제1 열 R1과 제1 에지(31) 사이의 거리 D2, 및 Y축 방향에 있어서의 제3 열 R3과 제4 에지(34) 사이의 거리 D3보다도 길다.
제1 열 R1, 제2 열 R2 및 제3 열 R3 각각의 단자 P의 Y축 방향에 있어서의 길이는, 동일하게 설정된다. 즉, 제1 열 R1, 제2 열 R2 및 제3 열 R3 각각의 단자 P는, 당해 단자 P의 Y축의 부방향 및 Y축의 정방향에 있어서의 단부가 모두 일치되도록 배열되어 있다.
제1 면(21) 내의 파선으로 나타내어지는 영역 A1은, 호스트 기기의 프린트 회로 기판(201)에 첩부된 TIM과 접촉하는 접촉 영역으로서 기능한다. 즉, 메모리 디바이스(10)가 프린트 회로 기판(201) 위의 커넥터에 장착된 경우에는, 제1 면(21) 내의 각 단자 P가 커넥터의 리드 프레임에 접촉할뿐만 아니라, 제1 면(21) 내의 영역 A1이 프린트 회로 기판(201)에 첩부된 TIM과 접촉한다. 이에 의해, 제1 면(21)으로부터 호스트 기기의 프린트 회로 기판(201)으로의 열전도에 의한 방열 효율을 충분히 높일 수 있다.
도 22는, 메모리 디바이스(10)가 표면 실장형 메모리 디바이스로서 실현되는 경우의 패키지의 예를 나타내는 도면이다.
여기에서는, 표면 실장형 메모리 디바이스의 패키지로서 BGA 패키지가 예시되어 있다. BGA 패키지는 호스트 기기의 프린트 회로 기판(201)에 직접적으로 실장되는 표면 실장형 패키지의 일례이다. 메모리 디바이스(10)의 BGA 패키지에 있어서는, 컨트롤러(14)와, 적층된 NAND형 플래시 메모리 다이(131 내지 138)가 내장된다. 또한, 도 22에 도시한 바와 같이, 복수의 볼이 단자 P로서 제1 면(21)에 배치된다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 컨트롤러(14)는, 온도 센서 TH_N0 내지 TH_N7에 의해 측정된 온도를 NAND형 플래시 메모리 다이(131 내지 138)로부터 읽어내고, 그리고 읽어낸 온도 센서 TH_N0 내지 TH_N7의 온도 중 최고 온도를 Tj_N_max로서 사용함으로써 서멀 컨트롤을 행한다. 여기서, 예를 들어 메모리 디바이스(10) 내의 NAND형 플래시 메모리(13)가, 제1 NAND형 플래시 메모리 다이와, 제1 NAND형 플래시 메모리 다이의 상방에 적층된 제2 NAND형 플래시 메모리 다이를 포함하는 경우를 상정한다. 이 경우, 컨트롤러(14)는, 제1 NAND형 플래시 메모리 다이에 내장된 제1 온도 센서에 의해 측정된 온도, 및 제2 NAND형 플래시 메모리 다이에 내장된 제2 온도 센서에 의해 측정된 온도를, 제1 NAND형 플래시 메모리 다이 및 제2 NAND형 플래시 메모리 다이로부터 읽어낸다. 그리고 제1 및 제2 NAND형 플래시 메모리 다이로부터 읽어낸 온도 중 적어도 하나가 임계값 온도 이상인 경우, 컨트롤러(14)는, 제1 및 제2 NAND형 플래시 메모리 다이에 대한 커맨드의 발행 빈도 또는 제1 및 제2 NAND형 플래시 메모리 다이에 대한 액세스 속도를 낮춘다.
컨트롤러(14) 내의 온도는 각 NAND형 플래시 메모리 다이의 온도보다도 높은 경우가 많다. 따라서, 만약 컨트롤러(14) 내의 온도 센서 TH_C에 의해 측정되는 온도를 사용하여 Tj_N_max를 추측하면, 실제의 Tj_N_max가 서멀 컨트롤을 개시해야 할 온도로 상승하기 전에 서멀 컨트롤이 일찍 발동되는 경향으로 되어, NAND형 플래시 메모리(13)의 액세스 성능의 불필요한 저하가 야기된다.
본 실시 형태에서는, 온도 센서 TH_N0 내지 TH_N7에 의해 측정된 온도 중 최고 온도를 Tj_N_max로서 사용함으로써, 컨트롤러(14) 내의 온도 센서 TH_C에 의해 측정되는 온도를 사용하여 Tj_N_max를 추측하는 경우보다도, 서멀 컨트롤이 발동되는 타이밍을 늦출 수 있으므로, NAND형 플래시 메모리 다이(131 내지 138)가 최대 액세스 성능으로 동작하는 시간을 길게 할 수 있다. 따라서, 메모리 디바이스(10)의 액세스 성능의 불필요한 저하를 초래하지 않고 NAND형 플래시 메모리 다이(131 내지 138)의 각각의 온도가 NAND형 플래시 메모리 다이의 동작 보증 온도의 상한을 상회하는 것을 방지할 수 있다.
또한, 컨트롤러(14)는, 패키지(11) 내에 적층된 N개의 NAND형 플래시 메모리 다이 중에서 온도 감시 대상으로서 선택된 N-1개 이하의 NAND형 플래시 메모리 다이 내의 N-1개 이하의 온도 센서에 의해 측정된 온도만을 읽어냄으로써 서멀 컨트롤을 행할 수 있다.
이에 의해, 패키지(11) 내에 적층된 N개의 NAND형 플래시 메모리 다이의 온도 중에서 가장 높은 온도를 고속으로 서치하는 것이 가능해진다. 또한, 이에 의해, 온도를 읽어내기 위해서 필요한 리드 액세스의 횟수를 저감시킬 수 있으므로, 유저 데이터의 리드/라이트에 관한 액세스 성능을 개선할 수 있다. 예를 들어, 메모리 디바이스(10) 내의 NAND형 플래시 메모리(13)가, 상술한 제1 및 제2 NAND형 플래시 메모리 다이 외에도 제3 NAND형 플래시 메모리 다이를 포함하고, 제1 NAND형 플래시 메모리 다이가 제3 NAND형 플래시 메모리 다이의 상방에 적층되어 있으며, 또한 제3 NAND형 플래시 메모리 다이가, 제1 및 제2 NAND형 플래시 메모리 다이보다도 제1 면(21)에 가까운 경우를 상정한다. 이 경우, 컨트롤러(14)는, 제1 NAND형 플래시 메모리 다이에 내장된 제1 온도 센서에 의해 측정된 온도, 및 제2 NAND형 플래시 메모리 다이에 내장된 제2 온도 센서에 의해 측정된 온도를, 제1 NAND형 플래시 메모리 다이 및 제2 NAND형 플래시 메모리 다이로부터 읽어낸다. 그리고 제1 및 제2 NAND형 플래시 메모리 다이로부터 읽어낸 온도 중 적어도 하나가 임계값 온도 이상인 경우, 컨트롤러(14)는, 제1 및 제2 NAND형 플래시 메모리 다이에 대한 커맨드의 발행 빈도 또는 제1 및 제2 NAND형 플래시 메모리 다이에 대한 액세스 속도를 낮춘다. 즉, 컨트롤러(14)는, 제3 NAND형 플래시 메모리 다이에 내장된 제3 온도 센서에 의해 측정된 온도를 제3 NAND형 플래시 메모리 다이로부터 읽어내지 않거나, 또는 제3 온도 센서에 의해 측정된 온도를 임계값과 비교하지 않는다.
온도 감시 대상의 N-1개 이하의 불휘발성 메모리 다이는, 적층된 NAND형 플래시 메모리 다이(131 내지 138)가 액세스되고 있는 동안의 NAND형 플래시 메모리 다이(131 내지 138) 각각의 온도를 사전에 학습함으로써 결정할 수 있다. 이에 의해, 정밀도 좋게 온도 감시 대상의 N-1개 이하의 불휘발성 메모리 다이를 결정하는 것이 가능해진다. 예를 들어, 메모리 디바이스(10) 내의 NAND형 플래시 메모리(13)가, 상술한 제1, 제2 및 제3 NAND형 플래시 메모리 다이를 포함하는 구성인 경우에는, 컨트롤러(14)는, 제1 및 제2 NAND형 플래시 메모리 다이를 특정하기 위한 정보를 기억하고 있다.
또한, 본 실시 형태에서는, 적층된 NAND형 플래시 메모리 다이(131 내지 138)의 각각은, 실온(30℃)보다도 높은 제1 온도(70℃ 또는 85℃)에서 온도 센서 TH_N의 온도 출력이, 제1 온도(70℃ 또는 85℃)에 대하여 미리 정해지는 허용 온도 범위 내가 되도록 구해진 보정값을 불휘발로 저장하고 있다. 또한, 각 온도 센서 TH_N은, 대응하는 NAND형 플래시 메모리 다이에 불휘발로 저장되어 있는 보정값을 사용하여 동작하도록 구성되어 있다. 따라서, 서멀 컨트롤이 행해지는 온도 범위에서의 각 온도 센서 TH_N의 측정 온도 오차를 저감시킬 수 있다. 예를 들어, 컨트롤러(14)와, 제1 및 제2 NAND형 플래시 메모리 다이를 포함하는 메모리 디바이스(10)의 제조 방법에 있어서는, 우선, 제1 및 제2 NAND형 플래시 메모리 다이를 포함하는 웨이퍼가 준비된다. 다음으로, 웨이퍼 주위의 분위기 온도가, 제1 설정값으로 설정된다. 제1 설정값은, 도 18에서 설명한 바와 같이, 예를 들어 70℃±1.25℃, 즉 68.75℃ 이상이고 또한 71.25℃ 이하의 온도 범위, 또는 85℃±1.25℃, 즉 83.75℃ 이상이고 또한 86.25℃ 이하의 온도 범위이다. 분위기 온도가 제1 설정값으로 설정된 후, 제1 온도 센서를 사용하여 제1 온도가 측정된다. 제1 온도 센서의 측정값을 사용하여, 제1 온도 센서가 온도 측정에 사용하는 제1 보정값이 구해진다. 구해진 제1 보정값은, 제1 불휘발성 메모리 다이에 기입된다. 마찬가지로, 분위기 온도가 제1 설정값으로 설정된 후, 제2 온도 센서를 사용하여 제2 온도가 측정된다. 제2 온도 센서의 측정값을 사용하여, 제2 온도 센서가 온도 측정에 사용하는 제2 보정값이 구해진다. 구해진 제2 보정값은, 제2 불휘발성 메모리 다이에 기입된다. 그리고, 분위기 온도가 제1 설정값보다도 높은 제2 설정값(예를 들어, 90℃±1.25℃)으로 설정된다. 분위기 온도가 제2 설정값으로 설정된 후, 제1 온도 센서를 사용하여 제3 온도가 측정된다. 분위기 온도가 제2 설정값으로 설정된 후, 제2 온도 센서를 사용하여 제4 온도가 측정된다. 그리고, 제3 온도 및 제4 온도가 임계값 범위 내인지가 판정된다. 이 후, 웨이퍼로부터 제1 및 제2 불휘발성 메모리 다이가 잘라내어진다. 제3 온도 및 제4 온도가 임계값 범위 내인 경우, 잘라내어진 제1 및 제2 불휘발성 메모리 다이가 메모리 디바이스(10)로서 패키징된다. 이와 같이 하여, 컨트롤러(14)와 제1 및 제2 불휘발성 메모리 다이가 하나의 패키지(11)에 내장된 메모리 디바이스(10)가 제조된다.
본 발명의 몇몇 실시 형태를 설명하였지만, 이들 실시 형태는, 예로서 제시한 것이지 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 청구범위에 기재된 발명과 그 균등한 범위에 포함된다.
10: 메모리 디바이스
14: 컨트롤러
21: 제1 면
22: 제2 면
P: 단자
131 내지 138: NAND형 플래시 메모리 다이
142a: 서멀 슬롯 링 제어부
TH_C: 컨트롤러 내의 온도 센서
TH_N0 내지 TH_N7: NAND형 플래시 메모리 다이 내의 온도 센서
301: 온도 검출 회로
302: AD 컨버터

Claims (12)

  1. 제1 불휘발성 메모리 다이와,
    상기 제1 불휘발성 메모리 다이의 상방에 적층된 제2 불휘발성 메모리 다이와,
    제3 불휘발성 메모리 다이와,
    상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이를 제어하는 컨트롤러와,
    상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이에, 각각 내장된 제1, 제2 및 제3 온도 센서와,
    제1 면과,
    상기 제1 면의 반대측에 위치하는 제2 면과,
    상기 제1 면에서 노출된 복수의 단자를 구비하고,
    상기 제1 불휘발성 메모리 다이는, 상기 제3 불휘발성 메모리 다이의 상방에 적층되며,
    상기 제3 불휘발성 메모리 다이는, 상기 제1 및 상기 제2 불휘발성 메모리 다이보다도 상기 제1 면에 가깝고
    상기 컨트롤러는,
    적층된 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이가 액세스되고 있는 동안의 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이의 온도의 경향을 사전에 학습함으로써, 상기 제3 온도 센서에 의해 측정된 온도를 읽어내지 않거나, 또는 임계값 온도와 비교하지 않는 것을 결정하고,
    상기 제1 및 상기 제2 온도 센서에 의해 측정된 온도를 상기 제1 및 상기 제2 불휘발성 메모리 다이로부터 판독하고,
    상기 제1 및 상기 제2 불휘발성 메모리 다이로부터 읽어낸 온도 중 적어도 하나가 상기 임계값 온도 이상인 경우, 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이에 대한 커맨드의 발행 빈도 또는 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이에 대한 액세스 속도를 낮추도록 구성되어 있는, 메모리 디바이스.
  2. 제1항에 있어서,
    상기 컨트롤러는, 온도를 읽어내어야 할 상기 제1 및 상기 제2 불휘발성 메모리 다이를 특정하기 위한 정보를 기억하고 있는, 메모리 디바이스.
  3. 제1항에 있어서,
    상기 임계값 온도는 30℃보다도 높은 온도로 설정되어 있고,
    상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이는, 30℃보다도 높은 제1 온도에서 상기 제1, 상기 제2, 및 상기 제3 온도 센서의 온도 출력이 상기 제1 온도에 대하여 미리 정해진 허용 온도 범위 내가 되도록 구해진 제1, 제2 및 제3 보정값을 불휘발로 각각 저장하고 있으며,
    상기 제1, 상기 제2, 및 상기 제3 보정값은, 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이가 패키징되기 전에 구해지고,
    상기 제1, 상기 제2, 및 상기 제3 온도 센서는, 상기 제1, 상기 제2, 및 상기 제3 보정값을 각각 사용하도록 구성되어 있는, 메모리 디바이스.
  4. 제3항에 있어서,
    상기 제1 온도는 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이의 각각의 동작 보증 온도의 상한으로 설정되어 있는, 메모리 디바이스.
  5. 제3항에 있어서,
    상기 제1 보정값은, 상기 제1 불휘발성 메모리 다이의 온도 특성으로부터 얻어진 근사 직선의 제1 기울기 및 제1 절편을 포함하고,
    상기 제2 보정값은 상기 제2 불휘발성 메모리 다이의 온도 특성으로부터 얻어진 근사 직선의 제2 기울기 및 제2 절편을 포함하며,
    상기 제3 보정값은 상기 제3 불휘발성 메모리 다이의 온도 특성으로부터 얻어진 근사 직선의 제3 기울기 및 제3 절편을 포함하는, 메모리 디바이스.
  6. 제1항에 있어서,
    상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이의 각각은 NAND형 플래시 메모리 다이인, 메모리 디바이스.
  7. 제1항에 있어서,
    상기 메모리 디바이스는, 호스트 기기의 프린트 회로 기판에 배치되는 커넥터에 장착 가능한 리무버블 메모리 디바이스인, 메모리 디바이스.
  8. 제1항에 있어서,
    상기 메모리 디바이스는, 호스트 기기의 프린트 회로 기판에 실장되는 표면 실장형 메모리 디바이스인, 메모리 디바이스.
  9. 제1항에 있어서,
    패키지를 더 구비하고,
    상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이와, 상기 컨트롤러는, 상기 패키지에 내장되어 있는, 메모리 디바이스.
  10. 제1 불휘발성 메모리 다이와, 상기 제1 불휘발성 메모리 다이의 상방에 적층된 제2 불휘발성 메모리 다이와, 제3 불휘발성 메모리 다이와, 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이에 각각 내장된 제1, 제2 및 제3 온도 센서와, 제1 면과, 상기 제1 면의 반대측에 위치하는 제2 면과, 상기 제1 면에서 노출된 복수의 단자를 포함하는 메모리 디바이스를 제어하는 제어 방법이며,
    상기 제1 불휘발성 메모리 다이는 상기 제3 불휘발성 메모리 다이의 상방에 적층되고,
    상기 제3 불휘발성 메모리 다이는, 상기 제1 및 상기 제2 불휘발성 메모리 다이보다도 상기 제1 면에 가깝고,
    적층된 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이가 액세스되고 있는 동안의 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이의 온도의 경향을 사전에 학습함으로써, 상기 제3 온도 센서에 의해 측정된 온도를 읽어내지 않거나, 또는 임계값 온도와 비교하지 않는 것을 결정하고,
    상기 제1, 상기 제2, 및 상기 제3 온도 센서를 사용하여, 제1, 제2 및 제3 온도를 측정하고,
    상기 제1 온도의 측정값 및 상기 제2 온도의 측정값을 상기 제1 및 상기 제2 불휘발성 메모리 다이로부터 판독하고,
    상기 제1 온도의 측정값 및 상기 제2 온도의 측정값 중 적어도 하나가 상기 임계값 온도 이상인 경우, 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이에 대한 커맨드의 발행 빈도 또는 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이에 대한 액세스 속도를 낮추는, 제어 방법.
  11. 제10항에 있어서,
    상기 임계값 온도는 30℃보다도 높은 온도로 설정되어 있고,
    상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이는, 30℃보다도 높은 제4 온도에서 상기 제1, 상기 제2, 및 상기 제3 온도 센서 각각의 온도 출력이 상기 제4 온도에 대하여 미리 정해진 허용 온도 범위 내가 되도록 구해진 제1, 제2 및 제3 보정값을 불휘발로 각각 저장하고 있으며,
    상기 제1, 상기 제2, 및 상기 제3 보정값은, 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이가 패키징되기 전에 구해지고,
    상기 제1, 상기 제2, 및 상기 제3 보정값을 사용하여 상기 제1, 상기 제2, 및 상기 제3 온도를 각각 측정하는, 제어 방법.
  12. 제1 온도 센서를 구비한 제1 불휘발성 메모리 다이와, 제2 온도 센서를 구비한 제2 불휘발성 메모리 다이와, 제3 온도 센서를 구비한 제3 불휘발성 메모리 다이를 포함하는 웨이퍼를 준비하고,
    상기 웨이퍼 주위의 분위기 온도를 30℃보다도 높은 제1 설정값으로 설정하고,
    상기 분위기 온도를 상기 제1 설정값으로 설정 후, 상기 제1 온도 센서를 사용하여 제1 온도를 측정하고,
    상기 제1 온도 센서의 측정값을 사용하여, 상기 제1 온도 센서가 온도 측정에 사용하는 제1 보정값을 구하고,
    상기 제1 보정값을 상기 제1 불휘발성 메모리 다이에 기입하고,
    상기 분위기 온도를 상기 제1 설정값으로 설정 후, 상기 제2 온도 센서를 사용하여 제2 온도를 측정하고,
    상기 제2 온도 센서의 측정값을 사용하여, 상기 제2 온도 센서가 온도 측정에 사용하는 제2 보정값을 구하고,
    상기 제2 보정값을 상기 제2 불휘발성 메모리 다이에 기입하고,
    상기 분위기 온도를 상기 제1 설정값으로 설정 후, 상기 제3 온도 센서를 사용하여 제3 온도를 측정하고,
    상기 제3 온도 센서의 측정값을 사용하여, 상기 제3 온도 센서가 온도 측정에 사용하는 제3 보정값을 구하고,
    상기 제3 보정값을 상기 제3 불휘발성 메모리 다이에 기입하고,
    상기 분위기 온도를 상기 제1 설정값보다도 높은 제2 설정값으로 설정하고,
    상기 분위기 온도를 상기 제2 설정값으로 설정 후, 상기 제1 온도 센서를 사용하여 제4 온도를 측정하고,
    상기 분위기 온도를 상기 제2 설정값으로 설정 후, 상기 제2 온도 센서를 사용하여 제5 온도를 측정하고,
    상기 분위기 온도를 상기 제2 설정값으로 설정 후, 상기 제3 온도 센서를 사용하여 제6 온도를 측정하고,
    상기 제4, 상기 제5 및 상기 제6 온도가 임계값 범위 내인지를 판정하고,
    상기 웨이퍼로부터 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이를 잘라내고,
    상기 제4, 상기 제5 및 상기 제6 온도가 상기 임계값 범위 내인 경우, 잘라내어진 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이를, 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이가 적층되도록 메모리 디바이스로서 패키징하고, 제1 면과, 상기 제1 면의 반대측에 위치하는 제2 면과, 상기 제1 면에서 노출된 복수의 단자가, 상기 메모리 디바이스에 포함되며, 상기 제1 불휘발성 메모리 다이는, 상기 제3 불휘발성 메모리 다이의 상방에 적층되고, 상기 제2 불휘발성 메모리 다이는, 상기 제1 불휘발성 메모리 다이의 상방에 적층되며, 상기 제3 불휘발성 메모리 다이는, 상기 제1 및 상기 제2 불휘발성 메모리 다이보다도 상기 제1 면에 가깝고,
    상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이가 패키징된 후, 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이의 온도의 경향을 학습함으로써, 상기 제3 온도 센서에 의해 측정된 온도를 읽어내지 않거나, 또는 임계값 온도와 비교하지 않는 것을 결정하고,
    상기 메모리 디바이스에 있어서는, 상기 제1 및 상기 제2 온도 센서에 의해 측정된 온도가 상기 제1 및 상기 제2 불휘발성 메모리 다이로부터 읽어내어지고,
    상기 제1 및 상기 제2 불휘발성 메모리 다이로부터 읽어낸 온도 중 적어도 하나가 상기 임계값 온도 이상인 경우, 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이에 대한 커맨드의 발행 빈도 또는 상기 제1, 상기 제2, 및 상기 제3 불휘발성 메모리 다이에 대한 액세스 속도를 낮출 수 있는, 메모리 디바이스의 제조 방법.
KR1020227026632A 2020-04-27 2020-12-14 메모리 디바이스, 메모리 디바이스의 제어 방법 및 메모리 디바이스의 제조 방법 KR20220137008A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020078368A JP7500263B2 (ja) 2020-04-27 2020-04-27 メモリデバイス、および温度センサのキャリブレーション方法
JPJP-P-2020-078368 2020-04-27
PCT/JP2020/046533 WO2021220548A1 (ja) 2020-04-27 2020-12-14 メモリデバイス、メモリデバイスの制御方法、およびメモリデバイスの製造方法

Publications (1)

Publication Number Publication Date
KR20220137008A true KR20220137008A (ko) 2022-10-11

Family

ID=78279829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227026632A KR20220137008A (ko) 2020-04-27 2020-12-14 메모리 디바이스, 메모리 디바이스의 제어 방법 및 메모리 디바이스의 제조 방법

Country Status (7)

Country Link
US (1) US11922030B2 (ko)
EP (1) EP4145294A4 (ko)
JP (1) JP7500263B2 (ko)
KR (1) KR20220137008A (ko)
CN (1) CN115023690A (ko)
TW (3) TW202301330A (ko)
WO (1) WO2021220548A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230106101A1 (en) * 2021-10-02 2023-04-06 Innogrit Technologies Co., Ltd. Adaptive thermal calibration for throttling prevention
KR20230057785A (ko) * 2021-10-22 2023-05-02 삼성전자주식회사 비휘발성 메모리 장치
US11817168B2 (en) * 2021-11-30 2023-11-14 Micron Technology, Inc. Environmental condition tracking for a memory system
US12055988B1 (en) * 2022-06-06 2024-08-06 Apple Inc. Memory thermal protection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167167A (ja) 2015-03-09 2016-09-15 株式会社東芝 半導体装置及びメモリシステム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
JPWO2008093606A1 (ja) 2007-01-30 2010-05-20 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶システム、及びアクセス装置
JP2008269379A (ja) 2007-04-23 2008-11-06 Matsushita Electric Ind Co Ltd 温度管理機能を有するメモリカード
USRE45029E1 (en) 2007-12-24 2014-07-22 Uniforce Tech Limited Liability Company Thermal sensors for stacked dies
US8032804B2 (en) * 2009-01-12 2011-10-04 Micron Technology, Inc. Systems and methods for monitoring a memory system
EP2761620B1 (en) 2011-09-30 2020-04-29 Intel Corporation Dynamic operations for 3d stacked memory using thermal data
US9396787B2 (en) * 2011-12-23 2016-07-19 Intel Corporation Memory operations using system thermal sensor data
US9355024B2 (en) * 2012-10-10 2016-05-31 Apple Inc. Systems and methods for nonvolatile memory performance throttling
JP5904136B2 (ja) 2013-02-11 2016-04-13 株式会社デンソー 検出温度誤差補正方法、及び検出温度誤差補正システム
US10324642B2 (en) 2013-06-07 2019-06-18 Sanmina Corporation Peripheral component interconnect express (PCIe) solid state drive (SSD) accelerator
US20150089961A1 (en) * 2013-09-30 2015-04-02 Yacov Duzly Temperature-Controlled Storage Module
US9678490B2 (en) 2014-06-23 2017-06-13 Dell Products L.P. Systems and methods for temperature-based performance optimization of memory devices
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
WO2017020973A1 (en) * 2015-08-03 2017-02-09 Missio B.V. Data loggger and sampling and encoding methods for use in a data logger
US10248173B2 (en) 2016-03-31 2019-04-02 Intel Corporation Determining thermal margins in a multi-die processor
US10115471B1 (en) 2017-05-01 2018-10-30 Western Digital Technologies, Inc. Storage system and method for handling overheating of the storage system
KR20180130872A (ko) * 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10013194B1 (en) 2017-06-02 2018-07-03 Western Digital Technologies, Inc. Handling thermal shutdown for memory devices
KR102462385B1 (ko) * 2017-07-17 2022-11-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US20190050153A1 (en) * 2017-08-08 2019-02-14 Western Digital Technologies, Inc. Routing data blocks during thermal throttling
JP2019046321A (ja) 2017-09-05 2019-03-22 東芝メモリ株式会社 メモリシステム
JP2019057194A (ja) 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリシステム、及び不揮発性メモリの制御方法
US10803921B2 (en) 2018-08-29 2020-10-13 Intel Corporation Temperature management in open-channel memory devices
JP2020161098A (ja) 2019-03-20 2020-10-01 キオクシア株式会社 半導体記憶装置
US11164847B2 (en) * 2019-12-03 2021-11-02 Intel Corporation Methods and apparatus for managing thermal behavior in multichip packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167167A (ja) 2015-03-09 2016-09-15 株式会社東芝 半導体装置及びメモリシステム

Also Published As

Publication number Publication date
TW202217807A (zh) 2022-05-01
TWI755970B (zh) 2022-02-21
US11922030B2 (en) 2024-03-05
WO2021220548A1 (ja) 2021-11-04
JP2021174302A (ja) 2021-11-01
TW202141477A (zh) 2021-11-01
TWI781040B (zh) 2022-10-11
TW202301330A (zh) 2023-01-01
JP7500263B2 (ja) 2024-06-17
EP4145294A1 (en) 2023-03-08
EP4145294A4 (en) 2024-06-26
CN115023690A (zh) 2022-09-06
US20230004310A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
KR20220137008A (ko) 메모리 디바이스, 메모리 디바이스의 제어 방법 및 메모리 디바이스의 제조 방법
US10446242B2 (en) Temperature variation compensation
US10199085B2 (en) Semiconductor device
KR101184953B1 (ko) 플래시 메모리 타이밍 사전-특성화
US20100325498A1 (en) Memory system
US11387831B2 (en) Dynamic calibration of frequency and power storage interface
US8971123B2 (en) Memory system temperature calibration
US10679711B2 (en) Memory system including power supply control circuit and temperature sensor, and control method thereof
US10224078B2 (en) Semiconductor device and refresh rate control method of semiconductor device based on measured temperature
CN113760194B (zh) 存储器温度控制方法及存储器温度控制系统
CN113707192B (zh) 存储器温控调频方法及存储器温控调频系统
US10847205B2 (en) Memory system
Micheloni et al. Non-volatile memories for removable media
CN113302583B (zh) 存储器子系统的温度的估计
TWI810577B (zh) 半導體記憶裝置、記憶體系統，及控制方法
US20220011963A1 (en) Memory system
US20230197134A1 (en) Magnetic storage device and control method of magnetic storage device
US20230069479A1 (en) Semiconductor storage device and reading method
US20180374547A1 (en) Handling of the thermal disparity across multiple packages in high capacity ssd

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application