TWI773800B - 半導體裝置與鰭狀電晶體的形成方法 - Google Patents

半導體裝置與鰭狀電晶體的形成方法 Download PDF

Info

Publication number
TWI773800B
TWI773800B TW107126490A TW107126490A TWI773800B TW I773800 B TWI773800 B TW I773800B TW 107126490 A TW107126490 A TW 107126490A TW 107126490 A TW107126490 A TW 107126490A TW I773800 B TWI773800 B TW I773800B
Authority
TW
Taiwan
Prior art keywords
source
axis
fin
drain structure
drain
Prior art date
Application number
TW107126490A
Other languages
English (en)
Other versions
TW201911573A (zh
Inventor
羅威揚
程潼文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201911573A publication Critical patent/TW201911573A/zh
Application granted granted Critical
Publication of TWI773800B publication Critical patent/TWI773800B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半導體裝置包括：鰭狀結構，沿著第一軸延伸；第一源極/汲極結構，位於鰭狀結構的第一末端部份；以及約束層，位於鰭狀結構的第一末端部份的第一側，其中第一源極/汲極結構包括第一部份位於第一側，且第一部份包括沿著第二軸的較短延伸寬度；以及第二部份位於與第一側反向的第二側，且第二部份包括沿著第二軸的較長延伸寬度。

Description

半導體裝置與鰭狀電晶體的形成方法
本發明實施例一般關於鰭狀場效電晶體，更特別關於不對稱的源極/汲極結構。
積體電路通常包含大量構件，特別是電晶體。電晶體的種類之一為金氧半場效電晶體。金氧半場效電晶體裝置通常包含閘極結構於半導體基板的頂部上。摻雜閘極結構的兩側，以形成源極與汲極區。通道形成於閘極下方，且位於源極與汲極區之間。電流可流過通道或被通道阻擋，端視施加至閘極的偏壓而定。
在一些狀況下，通道可形成為鰭狀結構。此鰭狀物凸起超出基板的上表面，且垂直於基板及鰭狀物上的閘極結構。一般而言，採用鰭狀物為通道的場效電晶體稱作鰭狀場效電晶體。鰭狀場效電晶體亦包含自鰭狀通道的側部磊晶成長的源極/汲極結構。此源極/汲極結構通常對稱成長，並延伸超出鰭狀通道的幾何尺寸。
如上所述，積體電路通常包含多個電晶體(如鰭狀場效電晶體)形成於相同基板或晶片上。隨著技術節點演進，單一晶片上的鰭狀電晶體數目也快速增加。如此一來，習知的 鰭狀場效電晶體其源極/汲極結構具有對稱延伸的輪廓，可能面臨多種問題。舉例來說，當兩個相鄰的鰭狀場效電晶體彼此靠近，兩個相鄰的對稱延伸之源極/汲極結構可能引發不需要或無法容忍的寄生電容，而上述問題在進階技術節點變得更常見。
本發明一實施例提供之半導體裝置，包括：鰭狀結構，沿著第一軸延伸；以及第一源極/汲極結構，位於鰭狀結構的第一末端部份，其中第一源極/汲極結構包含不對稱的剖面形狀，其分別沿著第二軸的相反方向不同地延伸。
θ:角度
θ1:第一角度
θ2:第二角度
a-a:剖線
D1、D2:距離
H1、H2、241:高度
WL、WR:延伸寬度
100:方法
102、104、106、108、110、112、114、116、118、120、122:步驟
200:鰭狀場效電晶體
202、302:基板
203:主要表面
204:墊層
206:遮罩層
208:光敏層
210:開口
212、312、314、316:鰭狀物
213:溝槽
214:介電材料
215、220’:上表面
218:上側鰭狀物
219、239:側壁
220、320:隔離結構
230:虛置閘極堆疊
232:虛置閘極
234:間隔物層
236:約束層
236’、328:約束結構
244:凹陷
245:下表面
246、322、324、326:源極/汲極結構
246L:左側部份
246R:右側部份
247:象徵軸
250:介電層
252:閘極結構
254:閘極介電層
256:導電閘極
300:半導體裝置
324L、324R:寬度
332、334:n型金氧半場效電晶體
334、336:p型金氧半場效電晶體
351:共同象徵邊界
圖1A與1B係一些實施例中，形成半導體裝置的方法之流程圖。
圖2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、與12A係一些實施例中，依據圖1A與1B的方法形成之例示性半導體裝置，於多種製作階段中的透視圖。
圖2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、與12B係一些實施例中，圖2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、與12A的對應剖視圖。
圖13係一些實施例中，依據圖1A與1B的方法形成之半導體裝置的部份剖視圖。
下述揭露內容提供許多不同實施例或實例以實施 本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
本發明實施例提供鰭狀場效電晶體與其形成方法的多種實施例，其包含至少一不對稱的源極/汲極結構。在一些實施例中，此不對稱的源極/汲極結構朝第一側的磊晶成長速率(即延伸距離)較大，而第一側取決於約束結構(constraint structure)所在的一側為何。具體而言，在成長不對稱的源極/汲極結構之前，一些實施例形成約束結構於第二側(與第一側反向)，因此約束結構可限制不對稱的源極/汲極結構朝第二側延伸，並使不對稱的源極/汲極結構朝第一側的延伸距離較大。如此一來，可控制不對稱的源極/汲極結構朝特定側成長，比如構件(例如源極/汲極結構)密度較疏的一側。因此當形成於單一基板上的積體電路包含多個鰭狀場效電晶體時，可選擇性地形成約束結構至任何所需側(如積體電路將形成或已形成之密 度較密的其他構件)上，使個別不對稱的源極/汲極結構可朝反向側成長。
圖1A與1B係本發明一或多實施例中，形成半導體裝置的方法100之流程圖。值得注意的是，方法100僅用於舉例而非侷限本發明。在一些實施例中，半導體裝置為鰭狀場效電晶體的至少一部份。本發明實施例採用的鰭狀場效電晶體指的是任何鰭狀物為主的多閘極電晶體。值得注意的是，圖1A與1B的方法並未產生完整的鰭狀場效電晶體。完整的鰭狀場效電晶體之製作方法，可採用互補式金氧半製程技術。綜上所述，應理解在圖1A與1B的方法100之前、之中、或之後可進行額外步驟，且此處可只簡述一些其他步驟。
在一些實施例中，方法100一開始的步驟102提供半導體基板。方法100接著進行步驟104以形成一或多個鰭狀物，其延伸超出半導體基板的主要表面。方法100接著進行步驟106，以沉積介電材料於半導體基板上。方法100接著進行步驟108，以露出一或多個鰭狀物的個別上表面。方法100接著進行步驟110，以露出每一鰭狀物的上側鰭狀物。方法100接著進行步驟112，形成虛置閘極堆疊於上側鰭狀物的個別中心部份上，以露出上側鰭狀物的個別側部。方法100接著進行步驟114，以形成至少一毯覆性的約束層於上側鰭狀物的個別側部上。方法100接著進行步驟116，使毯覆性的約束層及上側鰭狀物的個別側部凹陷，以形成約束結構。方法100接著進行步驟118，以約束結構引導至少一不對稱的源極/汲極結構，朝未形成約束結構的一側成長。方法100接著進行步驟120，以移除(如蝕刻)虛 置閘極堆疊的至少一部份，以露出上側鰭狀物的個別中心部份。方法100接著進行步驟122，以形成閘極結構於每一上側鰭狀物的中心部份上。
在一些實施例中，方法100的步驟相關之半導體裝置於多種製作階段中的透視圖分別如圖2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、與12A所示，而對應的剖視圖分別如圖2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、與12B所示。在一些實施例中，半導體裝置可為鰭狀場效電晶體200。鰭狀場效電晶體200可包含於微處理器、記憶體、及/或其他積體電路中。此外，圖2A至12B已簡化以利了解本發明實施例的概念。舉例來說，雖然圖式主要顯示鰭狀場效電晶體200以達清楚的目標，但應理解積體電路可包含圖2A至12B未圖示的數個其他裝置(如電阻、電容、電感、熔絲、或類似物)。
圖2A對應圖1A的步驟102，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電晶體200包含基板202。圖2B係鰭狀場效電晶體200的剖視圖，其沿著圖2A的剖線a-a。如圖所示，基板202上覆蓋有墊層204、遮罩層206、與光敏層208，其經圖案化以具有一或多個開口210。圖案化光敏層208以形成鰭狀場效電晶體200的鰭狀物，其將說明於後續步驟中。
在一些實施例中，基板202包含結晶矽基板(如晶圓)。在一些其他實施例中，基板202的組成可為其他合適半導體元素如鑽石或鍺；合適的半導體化合物如砷化鎵、碳化矽、砷化銦、或磷化銦；或合適的半導體合金如碳化矽鍺、磷砷化 鎵、或磷化鎵銦。此外，基板202可包含磊晶層、可具有應變以增進效能、及/或可包含絕緣層上矽結構。
在一些實施例中，墊層204可為薄膜，其可包含熱氧化製程形成的氧化矽。墊層204可作為半導體的基板202與遮罩層206之間的黏著層。墊層204亦作為蝕刻遮罩層206時的蝕刻停止層。在一些實施例中，遮罩層206的組成為氮化矽，其形成方法可採用低壓化學氣相沉積或電漿增強化學氣相沉積。遮罩層206作為後續光微影製程時的硬遮罩。光敏層208形成於遮罩層206上。接著圖案化光敏層208以形成開口210於光敏層208中。
圖3A對應圖1A的步驟104，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電晶體200包含一或多個鰭狀物212。圖3B係鰭狀場效電晶體200的剖視圖，其沿著圖3A的剖線a-a。如圖所示，相鄰的鰭狀物212之間隔有中間的溝槽213。值得注意的是，雖然圖3A與3B與後續圖式的例示性實施例中只有兩個鰭狀物212，實際上可形成任何所需數目的鰭狀物於半導體的基板202上，且其形成方法可採用具有對應圖案的光敏層208(見圖2A與2B)。因此圖3A與3B中左側與右側的溝槽213，可各自位於圖示的一鰭狀物212與未圖示的另一鰭狀物之間。
在一些實施例中，鰭狀物212的形成方法可為下述製程的至少一些步驟。經由開口210(見圖2A與2B)蝕刻遮罩層206與墊層204，以露出下方之半導體的基板202。採用保留的墊層204與遮罩層206(如圖3A與3B所示)作為遮罩，接著蝕刻半 導體的基板202以形成溝槽213，以露出半導體的基板202之主要表面203。因此夾設於溝槽213之間之半導體的基板202的部份，可形成為鰭狀物212。鰭狀物212各自由主要表面203向上延伸。溝槽213可為彼此平行的帶狀結構(自鰭狀場效電晶體200的頂部的視角)，並彼此緊密排列。在形成鰭狀物212之後，移除光敏層208(未圖示於圖3A與3B以使圖式清楚)。接著可進行清潔製程以移除半導體的基板202之原生氧化物。清潔步驟可採用稀氫氟酸或類似物。
圖4A對應圖1A的步驟106，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電晶體200包含介電材料214形成於基板202、鰭狀物212、墊層204、與遮罩層206上。圖4B係鰭狀場效電晶體200的剖視圖，其沿著圖4A的剖線a-a。如圖所示，介電材料214形成於整個鰭狀場效電晶體200上，因此介電材料214填入所有的溝槽213。
在一實施例中，介電材料214沉積於基板202上的方法可採用高密度電漿化學氣相沉積製程，其反應前驅物可為矽烷與氧氣。在另一實施例中，介電材料沉積於基板202上的方法可採用次壓化學氣相沉積製程或高深寬比製程，且這些製程中採用的製程氣體可包含四乙氧基矽烷與臭氧。在又一實施例中，介電材料214沉積於基板202上的方法可採用旋轉塗佈介電層製程，且介電材料214可為氫倍半矽氧烷、甲基倍半矽氧烷、或類似物。
圖5A對應圖1A的步驟108，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電 晶體200包含上表面露出的鰭狀物212。圖5B係鰭狀場效電晶體200的剖視圖，其沿著圖5A的剖線a-a。在一些實施例中，為了露出上表面215，可在介電材料214(見圖4A與4B)上進行研磨製程，直到露出遮罩層206。接著移除遮罩層206與墊層204，以露出上表面215。在一些實施例中，遮罩層206的組成為氮化矽，其移除方法可採用熱磷酸的濕式製程。當墊層204的組成為氧化矽時，其移除方法可採用稀氫氟酸。在一些其他實施例中，可在使介電材料214凹陷的製程之後，再移除遮罩層206與墊層204，而凹陷製程將搭配圖6A與6B說明如下。
圖6A對應圖1A的步驟110，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電晶體200包含鰭狀物212之露出的個別上側鰭狀物218。圖6B係鰭狀場效電晶體200的剖視圖，其沿著圖6A的剖線a-a。如圖所示，隔離結構220形成於相鄰的鰭狀物212之個別的下側部份之間，以露出個別的上側鰭狀物218。在一些實施例中，在露出上側鰭狀物218之後，上側鰭狀物218的側壁219與個別上表面215一起露出。
在一些實施例中，隔離結構220的形成方法可為進行至少一蝕刻製程，使介電材料214(見圖5A與5B)的上側部份凹陷。在一實施例中，蝕刻製程可包含進行濕蝕刻製程，比如將基板202浸入氫氟酸溶液以使介電材料214的上側部份凹陷，直到分別露出上側鰭狀物218。在另一實施例中，蝕刻製程可包含進行乾蝕刻製程，比如採用蝕刻氣體如氟仿及/或三氟化硼以使介電材料214的上側部份凹陷，直到分別露出上側鰭狀 物218。
圖7A對應圖1A的步驟112，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電晶體200包含虛置閘極堆疊230，其沿著X軸延伸以覆蓋上側鰭狀物218，並沿著Y軸覆蓋上側鰭狀物218的個別中心部份。圖7B係鰭狀場效電晶體200的剖視圖，其沿著圖7A的剖線a-a。在一些實施例中，上側鰭狀物218的中心部份可作為鰭狀場效電晶體200的導電通道(沿著Y軸)，其上覆蓋有虛置閘極堆疊230。
在一些實施例中，虛置閘極堆疊230包含虛置閘極232，其將移除於之後的製程(如蝕刻)。虛置閘極堆疊230亦包含間隔物層234，其沿著虛置閘極232的側壁延伸。在一些實施例中，虛置閘極232可包含多晶矽材料。此外，虛置閘極232可為具有一致或不一致摻雜濃度的多晶矽材料。虛置閘極232的形成方法可採用合適製程，比如原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、或上述之組合。
在一些實施例中，間隔物層234可包含氧化矽、氮化矽、氮氧化矽、或其他合適材料。間隔物層234可包含單層或多層結構。在一些實施例中，間隔物層234的形成方法可為順應性地沉積間隔物層234的材料，且沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或其他合適技術。接著對間隔物層234的材料進行非等向蝕刻製程，以沿著虛置閘極232的側壁形成一對間隔物層234，如圖7A的例示性實施例所示。
圖8A對應圖1A的步驟114，其為一些實施例中鰭狀 場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電晶體200包含毯覆性的約束層236。圖8B係鰭狀場效電晶體200的剖視圖，其沿著圖8A的剖線a-a。如圖8A與8B的例示性實施例所示，毯覆性的約束層236形成於上側鰭狀物218之個別側部(比如虛置閘極堆疊230未覆蓋的部份)上。在一些實施例中，毯覆性的約束層236沉積於虛置閘極232上。
在一些實施例中，毯覆性的約束層236之組成為氮化矽及/或其他合適的介電材料，比如氮氧化矽、碳化矽、或類似物。在一些實施例中，毯覆性的約束層236形成於隔離結構220上，並形成於上側鰭狀度218的個別側部上，且其形成方法可採用低壓化學氣相沉積、電漿增強化學氣相沉積、或類似方法。
圖9A對應圖1A的步驟116，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電晶體200包含成形的約束層(之後稱作約束結構236’)與鰭狀物212中的凹陷244。圖9B係鰭狀場效電晶體200的剖視圖，其沿著圖9A的剖線a-a。在一些實施例中，此約束結構236’形成於每一鰭狀物212的兩側，使後續成長的源極/汲極結構朝相反兩側的成長不對稱，這將搭配圖10A與10B進一步詳述。如圖所示，約束結構236’形成於左側的鰭狀物212之右側上，以及右側鰭狀物212的左側上。虛置閘極堆疊230未覆蓋的上側鰭狀物218(見圖8A與8B)之個別側部將被移除，而鰭狀物212的個別上側部份亦被移除，以形成凹陷244。
在一些實施例中，約束結構236’形成為台地狀的結 構。具體而言，台地狀的約束結構236’包含隆起的上表面237連接至傾斜的側壁239，如圖9B所示。這些側壁239可自上側鰭狀物218的側壁219(亦為鰭狀物212的側壁投影)傾斜角度θ。舉例來說，角度θ可介於約15°至約40°之間，以提供源極/汲極結構成長所用的不同引導。在一些實施例中，源極/汲極結構的角度越小，則可被引導成長為越不對稱的結構如下詳述。在一些例子中，較大的角度導致不對稱的程度不足。此外，一些實施例中約束結構236’的最大高度241為約5nm至約20nm之間，使源極/汲極結構的成長結果最佳化。舉例來說，約束結構236’具有上述高度時，源極/汲極結構可成長為具有上述角度。在一些例子中，較大高度可能增加後續接點結構的形成步驟。在一些例子中，較小高度可能導致不對稱的等級不足。在一些其他實施例中，側壁239可為實質上垂直，比如角度θ可實質上近似0度。
在一些實施例中，凹陷244的下表面245向下延伸至低於隔離結構220的上表面220’，比如下表面245垂直地低於上表面220’。在一些其他實施例中，凹陷244的下表面245可垂直地高於上表面220’。在一些實施例中，約束結構236’與凹陷244可同時形成，比如在毯覆性的約束層236與上側鰭狀物218(見圖8A與8B)上進行一或多道的選擇性濕及/或乾蝕刻製程，直到分別形成台地狀的約束結構236’與鰭狀物212中的凹陷244。
圖10A對應圖1A的步驟118，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效 電晶體200包含不對稱的源極/汲極結構246。圖10B係鰭狀場效電晶體200的剖視圖，其沿著圖10A的剖線a-a。值得注意的是，圖10A的剖線a-a並未橫越虛置閘極堆疊230，而是橫越不對稱的源極/汲極結構246。如圖10B的例示性實施例所示，不對稱的源極/汲極結構246具有相對於象徵軸245的左側部份246L與右側部份246R，其中左側部份246L與右側部份246R具有實質上不同的幾何尺寸如下詳述。
如上所述，一些實施例中不對稱的源極/汲極結構246自鰭狀物212中的凹陷244磊晶成長，而約束結構236’設置以引導不對稱的源極/汲極結構246磊晶成長。具體而言，由於約束結構236’位於上側鰭狀物218的一側(亦為凹陷244的一側)，一些實施例中不對稱的源極/汲極結構246在約束結構236’形成處的一側之成長實質上受限，並傾向朝相反側成長。如此一來在圖10B所示的例子中，左側部份246L(比如約束結構236’所在的一側)沿著X軸的延伸寬度WL較短，而右側部份246R(比如與約束結構236’相反的一側)沿著X軸的延伸寬度WR較長。在一些實施例中，較短的延伸寬度WL與較長的延伸寬度WR之間的比例，可介於約65%至約95%之間，以符合不同的裝置效能。舉例來說，較小的寬度比例表示較不對稱的源極/汲極，其有利於降低對應的寄生電容(若存在)。如上所述，通道方向可沿著Y軸，其穿入或穿出紙面。綜上所述，不對稱的源極/汲極結構246可沿著相同軸向(如X軸)朝不同側/方向延伸不同的距離，而此軸向垂直於通道方向(如Y軸)。
在一些實施例中，不對稱的源極/汲極結構246的磊 晶成長方法可採用低壓化學氣相沉積製程及/或有機金屬化學氣相沉積製程。在一些實施例中，不對稱的源極/汲極結構246的組成可為含矽材料，比如用於n型鰭狀場效電晶體的磷化矽或者用於p型鰭狀場效電晶體的矽鍺。
雖然圖10B所示之不對稱的源極/汲極結構246其剖面為鑽石形，但應注意此形狀僅用以舉例說明。只要不對稱的源極/汲極結構246依據約束結構236’的形成處而具有不對稱的右側部份與左側部份，具有任何所需形狀(如五角形、六角形、八角形、或類似形狀)之不對稱的源極/汲極結構246均屬本發明實施例的範疇。
在形成習知的鰭狀場效電晶體的源極/汲極結構時，不存在約束結構236’。綜上所述，習知的源極/汲極結構係對稱地形成。如此一來，當兩個鰭狀場效電晶體設計為實質上彼此靠近時，朝左側與右側對稱延伸的個別源極/汲極結構可能會更靠近(若未合併)，這將造成多種不利的問題，比如這兩個相鄰的鰭狀場效電晶體之間形成的高寄生電容、兩個鰭狀場效電晶體之間的短路、或類似問題。相反地，在形成不對稱的個別源極/汲極結構246之前，位於左側的鰭狀物212之右側，及/或右側的鰭狀物212之左側之約束結構236’可避免這些問題。
圖11A對應圖1A的步驟120，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電晶體200的虛置閘極232被移除。圖11B係鰭狀場效電晶體200的剖視圖，其沿著圖1A的剖線a-a。為了說明目的，移除的虛置閘極232以虛線表示。如圖所示，移除虛置閘極232之後，可 露出個別上側鰭狀物218的中心部份(其上原本覆蓋有虛置閘極232)。
在一些實施例中，在移除虛置閘極232之前，可形成介電層250於不對稱的源極/汲極結構246上以保護不對稱的源極/汲極結構246。此介電層250包含的材料可為氧化矽、低介電常數材料、或上述之組合。低介電常數材料可包含氟化氧化矽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、摻雜碳的氧化矽、Black Diamond®(購自美國加州Santa Clara的Applied Materials)、乾凝膠、氣膠、非晶氟化碳、聚對二甲苯、苯并環丁烯、SiLK(購自美國密西根州的Midland之Dow Chemical)、聚醯亞胺、及/或其他未來發展的低介電常數介電材料。
此外，一些實施例在移除虛置閘極232的同時或之後，間隔物層234可維持完整。在虛置閘極232包含多晶矽材料的例子中，虛置閘極232的移除(蝕刻)方法可為一或多道選擇性的乾式及/或濕式蝕刻製程，直到虛置閘極232覆蓋的上側鰭狀物218之中心部份露出為止。具體而言，一些實施例的濕蝕刻製程可採用稀氫氟酸及/或胺衍生物的蝕刻劑(如氫氧化銨、氫氧化甲基銨、氫氧化四甲基銨、或類似物)，而乾蝕刻製程可採用碳氟化合物、氧、氯、三氯化硼、氮、氬、氦、或上述之組合的電漿或反應性氣體。
圖12A對應圖1A的步驟122，其為一些實施例中鰭狀場效電晶體200於製作的多種階段之一的透視圖。鰭狀場效電晶體200包含一或多個閘極結構252形成於上側鰭狀物218的個別露出部份(如個別的中心部份)上。圖12B係鰭狀場效電晶 體200的剖視圖，其沿著圖12A的剖線a-a。在一些實施例中，閘極結構252可包含閘極介電層254與導電閘極256，如圖12B的剖視圖所示。具體而言，上側鰭狀物218的中心部份上各自覆蓋有個別的導電閘極256，且個別的閘極介電層254夾設於上側鰭狀物218的中心部份與導電閘極256之間。雖然導電閘極256為各自覆蓋左側與右側的上側鰭狀物218之兩個分開的層狀物，但應注意導電閘極256可一起形成覆蓋左側與右側的上側鰭狀物218之單一層狀物，此仍屬本發明實施例的範疇。
在一些實施例中，閘極介電層254的組成可為高介電常數介電材料。此高介電常數介電材料的介電常數可大於約4.0，甚至大於約7.0。在此實施例中，閘極介電層254的材料可為氧化鋁、氧化鉿鋁、氮氧化鉿鋁、氧化鋁鋯、氧化鉿、氧化鉿矽、氧化鉿鋯矽、氮氧化鉿矽、氧化鑭鋁、氧化鋯、或上述之組合。閘極介電層254的形成方法可採用合適製程，比如原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、或上述之組合。
在一些實施例中，導電閘極256可包含金屬材料如鋁、銅、鎢、鈦、鉭、氮化鈦、氮化鈦鋁、氮化鉭、鎳矽、鈷矽、或上述之組合。在一些其他實施例中，導電閘極256可包含多晶矽材料，其中多晶矽材料可具有一致或不一致的摻雜濃度。導電閘極256的形成方法可採用合適製程，比如原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、或上述之組合。
圖13係一些實施例中，以圖1的方法100形成之半導體裝置300的部份剖視圖。在一些實施例中，半導體裝置300 為多電晶體的靜態隨機存取記憶裝置(如六電晶體的靜態隨機存取記憶裝置、八電晶體的靜態隨機存取記憶裝置、或類似物)，其包含彼此相連之個別多個n型金氧半場效電晶體與p型金氧半場效電晶體，且適於進行讀取與寫入等功能。值得注意的是，半導體裝置300實質上類似於鰭狀場效電晶體200，因此只簡述半導體裝置300如下。
如圖13所示，半導體裝置300包含基板302；多個鰭狀物312、314、與316形成於基板302上；多個隔離結構320位於鰭狀物312之間；多個源極/汲極結構322、324、與326形成於個別的鰭狀物上；以及約束結構328形成於源極/汲極結構324與326之間。在一些實施例中，鰭狀物312與源極/汲極結構322可形成前述靜態隨取存取記憶裝置之n型金氧半場效電晶體332的一部份；鰭狀物314與源極/汲極結構324可形成前述靜態隨機存取記憶體之n型金氧半場效電晶體334的一部份；而鰭狀物316與源極/汲極結構326可形成前述靜態隨機存取記憶體之p型金氧半場效電晶體336的一部份。在設計此靜態隨機存取記憶裝置時，具有相反極性的相鄰金氧半場效電晶體(如n型金氧半場效電晶體334與p型金氧半場效電晶體336)之間可佈局為具有較短的距離D2，而具有相同極性的相鄰金氧半場效電晶體(如n型金氧半場效電晶體332與334)之間可佈局為具有較長的距離D1。如上所述，約束結構328與前述的約束結構236’類似，係設置以引導對應的源極/汲極結構不對稱地成長(比如具有朝不同側延伸且各自具有不同寬度的兩個部份)，以降低源極/汲極結構之間誘發的寄生電容。在一些實施例中，由於n型 金氧半場效電晶體334與p型金氧半場效電晶體336之間的距離較短，形成於相鄰的n型金氧半場效電晶體334與p型金氧半場效電晶體336之間的約束結構328，可實質上減少n型金氧半場效電晶體334的源極/汲極結構324與p型金氧半場效電晶體336的源極/汲極結構326之間誘發的寄生電容。
在靜態隨機存取記憶體裝置的間距介於約300nm至320nm之間的例子中，n型金氧半場效電晶體332與334之間的距離D2介於約15nm至30nm之間，而p型金氧半場效電晶體334與336之間的距離D1介於約65nm至80nm之間。如此一來，約束結構328的厚度介於約8nm至12nm之間。每一源極/汲極結構可具有不對稱的輪廓，其各自朝著相反兩側水平地延伸不同寬度。以源極/汲極結構324作為例示性的例子，源極/汲極結構324的第一部份朝第一側(未形成約束結構328處)延伸的寬度324L介於約12nm至22nm之間，其自水平邊界傾斜的第一角度θ1介於約55°至66°之間。源極/汲極結構324的第二部份朝第二側(形成約束結構328處)延伸的寬度324R介於約10nm至20nm之間，其自水平邊界傾斜的第二角度θ2介於約58°至72°之間。在一些實施例中，寬度324R實質上小於寬度324L，因此第二角度θ2實質上大於第一角度θ1。在一些實施例中，約束結構328形成於源極/汲極結構324與326之間的隔離結構320上，而高度H1(自約束結構328的頂部邊界至共同象徵邊界351)可低於高度H2(自隔離結構320的頂部邊界至共同象徵邊界351)。舉例來說，高度H1可介於約30nm至60nm之間，而高度H2可介於約50nm至80nm之間。此外，一些實施例的鰭狀物312至316中的至少一者可包 含兩個橫向分隔的鰭狀物，其上覆蓋有個別的源極/汲極結構。這兩個橫向分隔的鰭狀物之間的距離可介於約30nm至40nm之間。如此一來，這兩個橫向分隔的鰭狀物之頂部邊界，其高度(自鰭狀物的頂部邊界至共同象徵邊界351)可介於約30nm至80nm之間。
在一實施例中，揭露半導體裝置。半導體裝置包括鰭狀結構，沿著第一軸延伸；以及第一源極/汲極結構，位於鰭狀結構的第一末端部份。在一些實施例中，第一源極/汲極結構包含不對稱的剖面形狀，其分別沿著第二軸的相反方向不同地延伸。
在一些實施例中，半導體裝置包括約束層，位於鰭狀結構的第一末端部份的第一側。
在一些實施例中，第一源極/汲極結構更包括：第一部份，位於第一側且沿著第二軸的延伸寬度較短；以及第二部份，位於與第一側對向的第二側，且沿著第二軸的延伸寬度較長。
在一些實施例中，半導體裝置包括閘極堆疊結構覆蓋鰭狀結構的中心上側部份。
在一些實施例中，閘極堆疊結構更包括：閘極介電層；以及導電閘極，位於閘極介電層上，其中閘極介電層耦接鰭狀結構的中心部份。
在一些實施例中，閘極介電層更包括高介電常數的介電層。
在一些實施例中，半導體裝置包括：第二源極/汲 極結構，位於鰭狀結構的第二末端部份，其中第二源極/汲極結構包括一不對稱的剖面形狀，其分別沿著第二軸的相反方向不同地延伸。
在一些實施例中，第一軸垂直於第二軸。
在另一實施例中，半導體裝置包括：第一鰭狀結構，沿著第一軸延伸；第二鰭狀結構，沿著第一軸延伸；第一源極/汲極結構，位於第一鰭狀結構的一端；以及第二源極/汲極結構，位於第二鰭狀結構的一端，其中第二源極/汲極結構與第一源極/汲極結構相鄰，其中第一源極/汲極結構包括：第一部份，包括沿著第二軸的較短延伸寬度；以及第二部份，包括沿著第二軸的較長延伸寬度，而第二源極/汲極結構包括：第三部份，包括延著第二軸的較短延伸寬度；以及第四部份，包括沿著第二軸的較長延伸寬度，且其中第一部份與第三部份朝向彼此延伸，而第二部份與第四部份彼此遠離。
在一些實施例中，第一軸垂直於第二軸。
在一些實施例中，半導體裝置包括：閘極堆疊結構，覆蓋第一鰭狀結構與第二鰭狀結構的個別中心上側部份。
在一些實施例中，閘極堆疊包括：閘極介電層；以及導電閘極，位於閘極介電層上，其中閘極介電層耦接個別的第一鰭狀結構與第二鰭狀結構的中心部份。
在一些實施例中，閘極介電層包括高介電常數的介電層。
在一些實施例中，半導體裝置包括：約束層位於第一源極/汲極結構的第一部份與第二源極/汲極結構的第三部 份之間。
在又一實施例中，鰭狀電晶體的形成方法包括：形成鰭狀物於基板上；以虛置閘極堆疊覆蓋鰭狀物的至少一上側中心部份；形成約束層於鰭狀物的末端部份的第一側；以及採用約束層引導形成源極/汲極結構，其中源極/汲極結構具有不對稱的剖面，其分別朝相反方向不同地延伸。
在一些實施例中，源極/汲極結構包括：第一部份，朝著第一側延伸；以及第二部份，朝著與第一側反向的第二側延伸，使水平邊界與第一部份的邊界之間形成的第一角度，實質上大於水平邊界與第二部份的邊界之間形成的第二角度。
在一些實施例中，形成源極/汲極結構的步驟包括：蝕刻鰭狀物的末端部份，以形成鰭狀物的凹陷部份；以及自鰭狀物的凹陷部份磊晶成長源極/汲極結構。
在一些實施例中，上述方法包括移除虛置閘極堆疊的至少一部份，以露出鰭狀物的上側中心部份；形成閘極介電層於鰭狀物的上側中心部份上；以及形成金屬閘極於閘極介電層上。
在一些實施例中，形成約束層的步驟包括：形成毯覆性的約束層於鰭狀物的末端部份之第一側；以及在蝕刻鰭狀物的末端部份時蝕刻毯覆性的約束層之一部份，以形成鰭狀物的凹陷部份。
在一些實施例中，鰭狀物沿著第一軸延伸，而不對稱的剖面沿著第二軸延伸，且第一軸垂直於第二軸。
本發明已以數個實施例揭露如上，以利本技術領 域中具有通常知識者理解本發明。本技術領域中具有通常知識者可採用本發明為基礎，設計或調整其他製程與結構，用以實施實施例的相同目的，及/或達到實施例的相同優點。本技術領域中具有通常知識者應理解上述等效置換並未偏離本發明之精神與範疇，並可在未偏離本發明之精神與範疇下進行這些不同的改變、置換、與調整。
WL、WR:延伸寬度
200:鰭狀場效電晶體
202:基板
212:鰭狀物
220:隔離結構
236’:約束結構
244:凹陷
246:源極/汲極結構
246L:左側部份
246R:右側部份
247:象徵軸

Claims (9)

  1. 一種半導體裝置，包括：一鰭狀結構，沿著一第一軸延伸；一第一源極/汲極結構，位於該鰭狀結構的第一末端部份；以及一約束層，位於該鰭狀結構的第一末端部份的第一側；其中該第一源極/汲極結構包含不對稱的剖面形狀，其分別沿著一第二軸的相反方向不同地延伸。
  2. 如請求項1之半導體裝置，其中該第一源極/汲極結構更包括：一第一部分，位於一第一側且沿著該第二軸的延伸寬度較短；以及一第二部分，位於與該第一側對向的一第二側，且沿著該第二軸的延伸寬度較長。
  3. 一種半導體裝置，包括：一第一鰭狀結構，沿著一第一軸延伸；一第二鰭狀結構，沿著該第一軸延伸；一第一源極/汲極結構，位於該第一鰭狀結構的一端；以及一第二源極/汲極結構，位於該第二鰭狀結構的一端，其中該第二源極/汲極結構與該第一源極/汲極結構相鄰，其中該第一源極/汲極結構包括：一第一部分，包括沿著一第二軸的較短延伸寬度；以及一第二部分，包括沿著該第二軸的較長延伸寬度，而該第二源極/汲極結構包括：一第三部分，包括延著該第二軸的較短延伸寬度；以及一第四 部分，包括沿著該第二軸的較長延伸寬度，且其中該第一部分與該第三部分朝向彼此延伸，而該第二部分與該第四部分彼此遠離。
  4. 如請求項3之半導體裝置，其中該第一軸垂直於該第二軸。
  5. 如請求項3或4之半導體裝置，更包括：一閘極堆疊結構，覆蓋該第一鰭狀結構與該第二鰭狀結構的個別中心上側部分。
  6. 一種鰭狀電晶體的形成方法，包括：形成一鰭狀物於一基板上；以一虛置閘極堆疊覆蓋該鰭狀物的至少一上側中心部分；形成一約束層於該鰭狀物的末端部分的第一側；以及採用該約束層引導形成一源極/汲極結構，其中該源極/汲極結構具有一不對稱的剖面形狀，其分別朝相反方向不同地延伸。
  7. 如請求項6之鰭狀電晶體的形成方法，其中該源極/汲極結構包括：一第一部分，朝著一第一側延伸；以及一第二部分，朝著與該第一側反向的一第二側延伸，使一水平邊界與該第一部分的邊界之間形成的一第一角度，實質上大於該水平邊界與該第二部分的邊界之間形成的一第二角度。
  8. 一種半導體裝置，包括：一鰭狀結構，沿著一第一軸延伸；一第一源極/汲極結構，位於該鰭狀結構的第一末端部分， 其中該源極/汲極結構包括一不對稱的剖面形狀，其分別沿著一第二軸的相反方向不同地延伸；以及一約束層，位於該鰭狀結構的第一末端部分的一第一側，其中該約束層設置為使該第一源極/汲極結構朝著一第二側不對稱地成長，且該第二側與該第一側對向，其中該約束層為台地狀的結構，其包括隆起的上表面與傾斜的側壁，其中傾斜的側壁以一角度自該約束層的下表面延伸至隆起的上表面，且延伸方向遠離該第一源極/汲極結構。
  9. 如請求項8之半導體裝置，其中該第一源極/汲極結構更包括：一第一部分，位於該第一側且沿著該第二軸的延伸寬度較短；以及一第二部分，位於與該第一側對向的一第二側，且沿著該第二軸的延伸寬度較長。
TW107126490A 2017-07-31 2018-07-31 半導體裝置與鰭狀電晶體的形成方法 TWI773800B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762538910P 2017-07-31 2017-07-31
US62/538,910 2017-07-31
US16/047,556 US10665719B2 (en) 2017-07-31 2018-07-27 FinFET device with asymmetrical drain/source feature
US16/047,556 2018-07-27

Publications (2)

Publication Number Publication Date
TW201911573A TW201911573A (zh) 2019-03-16
TWI773800B true TWI773800B (zh) 2022-08-11

Family

ID=65039048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126490A TWI773800B (zh) 2017-07-31 2018-07-31 半導體裝置與鰭狀電晶體的形成方法

Country Status (3)

Country Link
US (2) US10665719B2 (zh)
CN (1) CN109326646B (zh)
TW (1) TWI773800B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665719B2 (en) * 2017-07-31 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with asymmetrical drain/source feature
CN109904231B (zh) * 2017-12-11 2022-03-29 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
KR102476142B1 (ko) 2018-03-14 2022-12-09 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160111542A1 (en) * 2014-10-17 2016-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finfet) device and method for forming the same
US20160315146A1 (en) * 2015-04-23 2016-10-27 Jongki Jung Semiconductor device having asymmetrical source/drain

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054870A (zh) * 2010-10-26 2011-05-11 清华大学 一种半导体结构及其形成方法
CN102956453B (zh) * 2011-08-19 2017-02-22 联华电子股份有限公司 半导体装置及其制作方法
KR20160125208A (ko) * 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
US9768168B2 (en) * 2015-12-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
US20170263722A1 (en) * 2016-03-14 2017-09-14 Samsung Electronics Co., Ltd. Semiconductor device
US10665719B2 (en) * 2017-07-31 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with asymmetrical drain/source feature

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160111542A1 (en) * 2014-10-17 2016-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finfet) device and method for forming the same
US20160315146A1 (en) * 2015-04-23 2016-10-27 Jongki Jung Semiconductor device having asymmetrical source/drain

Also Published As

Publication number Publication date
TW201911573A (zh) 2019-03-16
US20200303552A1 (en) 2020-09-24
US10665719B2 (en) 2020-05-26
US20190035933A1 (en) 2019-01-31
CN109326646B (zh) 2023-11-07
CN109326646A (zh) 2019-02-12
US10910496B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
US10861975B2 (en) FinFET with rounded source/drain profile
US20200295051A1 (en) Mechanisms for forming finfet device
TWI644363B (zh) 半導體結構及其形成方法
TWI722218B (zh) 半導體裝置與其形成方法
US10991795B2 (en) Semiconductor device and manufacturing method thereof
TWI544529B (zh) 鰭狀場效電晶體裝置與其形成方法
TWI524464B (zh) ＦｉｎＦＥＴ元件與其形成方法
US10777664B2 (en) Epitaxy source/drain regions of FinFETs and method forming same
US11309423B2 (en) Fin field effect transistor (finFET) device structure and method for forming the same
TWI773800B (zh) 半導體裝置與鰭狀電晶體的形成方法
TW202127663A (zh) 半導體裝置
US10263073B2 (en) III-V semiconductor layers, III-V semiconductor devices and methods of manufacturing thereof
TW202220210A (zh) 半導體裝置
TW202020986A (zh) 半導體裝置
TW202029340A (zh) 半導體裝置及其形成方法
TW202209414A (zh) 半導體裝置
US10141429B2 (en) FinFET having isolation structure and method of forming the same
TWI604569B (zh) 半導體裝置及其形成方法
KR100897478B1 (ko) 피넛 형상의 채널층을 갖는 전계 효과 트랜지스터 및 그제조방법
US20170170293A1 (en) Integrated circuits with spacer chamfering and methods of spacer chamfering
TW201906171A (zh) 半導體裝置
WO2015008548A1 (ja) 半導体装置の製造方法
TW202301682A (zh) 半導體裝置