TW202301682A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202301682A
TW202301682A TW111111782A TW111111782A TW202301682A TW 202301682 A TW202301682 A TW 202301682A TW 111111782 A TW111111782 A TW 111111782A TW 111111782 A TW111111782 A TW 111111782A TW 202301682 A TW202301682 A TW 202301682A
Authority
TW
Taiwan
Prior art keywords
gate
layer
fin
dummy
semiconductor
Prior art date
Application number
TW111111782A
Other languages
English (en)
Inventor
蔡雅怡
馮玠寧
謝文碩
古淑瑗
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202301682A publication Critical patent/TW202301682A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體裝置包括第一半導體鰭狀物與第二半導體鰭狀物沿著第一方向延伸。半導體裝置包括介電鰭狀物沿著第一方向延伸且位於第一半導體鰭狀物與第二半導體鰭狀物之間。半導體裝置包括閘極隔離結構垂直地位於介電鰭狀物上。半導體裝置包括金屬閘極層沿著第二方向延伸，且第二方向垂直於第一方向，其中金屬閘極層包括第一部分跨過第一半導體鰭狀物以及第二部分跨過第二半導體鰭狀物。閘極隔離結構具有中心部分與一或多個側部，且中心部分朝介電鰭狀物延伸的距離大於一或多個側部的至少一者朝介電鰭狀物延伸的距離。

Description

半導體裝置
本發明實施例一般關於半導體裝置，更特別關於製造非平面電晶體裝置的方法。
由於多種電子構件(如電晶體、二極體、電阻、電容器、或類似物)的積體密度持續改良，半導體產業已經歷快速成長。積體電路改良主要來自於重複縮小最小結構的尺寸，以將更多構件整合至給定面積中。
本發明一實施例揭露半導體裝置。半導體裝置包括第一半導體鰭狀物與第二半導體鰭狀物沿著第一方向延伸。半導體裝置包括介電鰭狀物沿著第一方向延伸且位於第一半導體鰭狀物與第二半導體鰭狀物之間。半導體裝置包括閘極隔離結構垂直地位於介電鰭狀物上。半導體裝置包括金屬閘極層沿著第二方向延伸，且第二方向垂直於第一方向，其中金屬閘極層包括第一部分跨過第一半導體鰭狀物以及第二部分跨過第二半導體鰭狀物。閘極隔離結構具有中心部分與一或多個側部。中心部分朝介電鰭狀物延伸的距離大於一或多個側部的至少一者朝介電鰭狀物延伸的距離。
本發明另一實施例揭露半導體裝置。半導體裝置包括第一電晶體形成於基板上且包括：第一導電通道；以及金屬閘極層的第一部分位於第一導電通道上。半導體裝置包括第二電晶體形成於基板上且包括：第二導電通道；以及金屬閘極層的第二部分位於第二導電通道上。半導體裝置包括虛置通道位於第一導電通道與第二導電通道之間。半導體裝置包括閘極隔離結構垂直地位於虛置通道上。閘極隔離結構使金屬閘極層的第一部分與第二部分彼此分開，且包括中心部分與一或多個側部。中心部分朝著介電鰭狀物延伸的距離大於一或多個側部的至少一者朝著介電鰭狀物延伸的距離。
本發明又一實施例揭露半導體裝置的製作方法。方法包括形成第一半導體鰭狀物與第二半導體鰭狀物，其沿著第一方向延伸於基板上。方法包括形成介電鰭狀物，其亦沿著第一方向延伸，其中介電鰭狀物位於第一半導體鰭狀物與第二半導體鰭狀物之間。介電鰭狀物具有中心部分與側部。方法包括蝕刻介電鰭狀物，使中心部分比每一側部低。方法包括形成閘極隔離結構以耦接至介電鰭狀物。閘極隔離結構沿著第二方向分離金屬閘極層成第一部分與第二部分，第二方向垂直於第一方向，且第一部分與第二部分分別跨過第一半導體鰭狀物與第二半導體鰭狀物。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
本發明實施例的內容為形成鰭狀場效電晶體裝置，特別是形成鰭狀場效電晶體裝置的置換閘極。在一些實施例中，虛置閘極結構形成於數個鰭狀物上。鰭狀物可包含一或多個主動鰭狀物與一或多個虛置鰭狀物。此處所述的用語「主動鰭狀物」指的是作為主動通道的鰭狀物，在完成的半導體裝置(如下述的鰭狀場效電晶體裝置300)適當地設置與開啟時，主動鰭狀物可導通半導體裝置中的電流。此處所述的用語「虛置鰭狀物」指的是不作為主動通道的鰭狀物(比如虛置通道)，其於完成的半導體裝置(如下述的鰭狀場效電晶體裝置300)中不電性導通電流。在一實施例中，至少一虛置鰭狀物位於兩個相鄰的主動鰭狀物之間，且可蝕刻虛置鰭狀物使其具有v形上表面。在另一實施例中，至少一虛置鰭狀物位於兩個相鄰的主動鰭狀物之間，且虛置鰭狀物可包含不同蝕刻選擇性(相對於虛置閘極結構)的兩個層狀物。接著形成閘極間隔物於虛置閘極結構周圍。在形成層間介電層於閘極間隔物周圍以覆蓋鰭狀物的個別部分之後，移除至少一虛置鰭狀物上的虛置閘極結構的一部分以形成閘極切割溝槽。此外，此閘極切割溝槽偏離閘極隔離結構。此外，虛置閘極結構的其餘部分將取代成主動閘極結構，其可包含一或多個金屬閘極層。
以上述方法形成金屬閘極層於多個鰭狀物上，可提供多種優點於先進的製程節點中。閘極隔離結構形成於虛置鰭狀物上，以分離、截斷、或分開金屬閘極層。形成閘極隔離結構以切割金屬閘極層，可使金屬閘極層的不同部分電性耦接至個別的主動鰭狀物。然而現有技術所形成的閘極隔離結構的關鍵尺寸可能因製程變異而加大，這將不利地縮小金屬閘極層的個別關鍵尺寸。
舉例來說，現有技術形成的虛置閘極結構通常具有反v形上表面。由於製程變異(比如閘極切割溝槽橫向偏離所需位置，而閘極切割溝槽比預期寬)，閘極切割溝槽可能具有不想要的橫向擴張，而虛置鰭狀物的反v形上表面有利於形成這種閘極切割溝槽。此橫向擴張(有時視作陰影效應)會減少金屬閘極層的個別關鍵尺寸，進而負面影響後續製程(如形成主動閘極結構所用的接點的製程)的容許範圍。
藉由形成虛置鰭狀物的v形上表面或虛置鰭狀物中的兩個不同層，就算出現上述的製程變異，仍可明顯限制陰影效應。舉例來說，當虛置鰭狀物具有v形上表面時，虛置鰭狀物的中心部分低於個別的側部。至少一較高的側部可用於阻擋閘極切割溝槽的橫向擴張。在另一例中，當虛置鰭狀物具有兩層以分別形成其中心部分與側部時，中心部分的蝕刻選擇性(相對於虛置閘極結構)較低，而側部的蝕刻選擇性較高。如此一來，在形成閘極切割溝槽時，側部可維持實質上完整，其亦可阻擋閘極切割溝槽的橫向擴張。在此方式中，可消除現有技術中常見的問題。
圖1顯示多種實施例中的鰭狀場效電晶體裝置100。鰭狀場效電晶體裝置100包括基板102與凸起高於基板102的鰭狀物104。隔離區106形成於鰭狀物104的兩側上，而鰭狀物104凸起高於隔離區106。閘極介電層108沿著鰭狀物104的側壁與上表面，且閘極110位於閘極介電層108上。源極區112S與汲極區112D位於鰭狀物104中(或自鰭狀物104延伸)，且位於閘極介電層108與閘極110的兩側上。圖1可提供數個剖面以用於後續圖式。舉例來說，剖面B-B沿著鰭狀場效電晶體裝置100的閘極110的縱軸。剖面A-A垂直於剖面B-B並沿著鰭狀物104的縱軸，且在源極區112S與汲極區112D之間的電流方向中。後續圖式將依據這些參考剖面以清楚說明。
圖2顯示本發明一或多個實施例中，形成非平面電晶體裝置的方法200的流程圖。舉例來說，方法200的至少一些步驟可用於形成鰭狀場效電晶體裝置(鰭狀場效電晶體裝置100)、奈米片電晶體裝置、奈米線電晶體裝置、垂直電晶體裝置、全繞式閘極電晶體裝置、或類似物。值得注意的是，方法200僅為舉例而非侷限本發明實施例。綜上所述，應理解可在圖2的方法200之前、之中、與之後提供額外步驟，且一些其他步驟僅簡述於此。在一些實施例中，方法200的步驟分別與圖3、4、5、6、7、8A、8B、8C、9、10、11、12、13、14A、14B、14C、15A、15B、15C、及16所示的多種製作階段中的鰭狀場效電晶體裝置的剖視圖相關，其將進一步詳述於下。
簡要概述，方法200一開始的步驟202提供基板。方法200的步驟204接著形成一或多個主動鰭狀物。方法200的步驟206接著沉積隔離介電層。方法200的步驟208接著形成虛置鰭狀物溝槽。方法200的步驟210接著沉積虛置鰭狀物。方法200的步驟212接著蝕刻虛置鰭狀物。方法200的步驟216接著形成隔離區。方法200的步驟216接著形成虛置閘極結構於鰭狀物上。虛置閘極結構可包含虛置閘極介電層，以及虛置閘極位於虛置閘極介電層上。方法200的步驟218形成閘極間隔物。閘極間隔物可沿著虛置閘極結構的側壁延伸。方法200的步驟220接著成長源極/汲極區。方法200的步驟222接著形成層間介電層。方法200的步驟224接著切割虛置閘極結構。方法200的步驟226接著形成閘極隔離結構。方法200的步驟228接著將虛置閘極結構置換成主動閘極結構。
如上所述，圖3至16各自顯示鰭狀場效電晶體裝置300的一部分在圖2的方法200之多種製作階段的剖視圖。鰭狀場效電晶體裝置300與圖1所示的鰭狀場效電晶體裝置100類似，但具有多個鰭狀物。舉例來說，圖3至10與圖14至16顯示鰭狀場效電晶體裝置300沿著圖1所示的剖面B-B的剖視圖，而圖11到圖13A到13C顯示鰭狀場效電晶體裝置300沿著圖1所示的剖面A-A的剖視圖。雖然圖3至16顯示鰭狀場效電晶體裝置300，但應理解鰭狀場效電晶體裝置300可包含數個其他裝置如電感、熔絲、電容器、線圈、或類似物，其未顯示於圖3至16中以求圖式清楚。
圖3對應圖2的步驟202，係含有基板302的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖3的剖視圖沿著鰭狀場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
基板302可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p型或n型摻質)或未摻雜。基板302可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包括半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。提供絕緣層於基板上，通常為矽基板或玻璃基板上。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板302的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
圖4對應圖2的步驟204，係含有半導體鰭狀物404A及404B的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖4的剖視圖沿著鰭狀場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
半導體鰭狀物404A及404B可各自設置為主動鰭狀物，其可作為個別完成的鰭狀場效電晶體中的通道或主動(如電性功能)鰭狀物。半導體鰭狀物404A及404B之後可視作主動鰭狀物。雖然圖式中只有兩個半導體鰭狀物，但應理解鰭狀場效電晶體裝置可包含任何數目的半導體鰭狀物，其仍屬於本發明實施例的範疇。
舉例來說，半導體鰭狀物404A及404B的形成方法可為圖案化基板302，其可採用光微影與蝕刻技術。舉例來說，可形成遮罩層如墊氧化物層406與上方的墊氮化物層408於基板302上。舉例來說，墊氧化物層406可為含氧化矽的薄膜，其形成方法可採用熱氧化製程。墊氧化物層406可為基板302與上方的墊氮化物層408之間的黏著層。在一些實施例中，墊氮化物層408的組成為氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合。雖然圖式中只有一個墊氮化物層408，但墊氮化物層408可為多層結構(如氧化矽層形成於氮化矽層上)。舉例來說，墊氮化物層408的形成方法可為低壓化學氣相沉積或電漿輔助化學氣相沉積。
遮罩層的圖案化方法可採用光微影技術。一般而言，光微影技術採用光阻材料(未圖示)，其可沉積、照射(曝光)、與顯影光阻材料，以移除光阻材料的一部分。保留的光阻材料層部分可保護下方材料(如此例中的遮罩層)免於後續製程步驟如蝕刻。舉例來說，光阻材料用於圖案化墊氧化物層406與墊氮化物層408，以形成圖4所示的圖案化的遮罩410。
接著採用圖案化的遮罩410以圖案化基板302的露出部分以形成溝槽(開口) 411，進而定義主動鰭狀物如半導體鰭狀物404A及404B於相鄰的溝槽411之間，如圖4所示。在形成多個鰭狀物時，此溝槽可位於任何相鄰的鰭狀物之間。在一些實施例中，主動鰭狀物如半導體鰭狀物404A及404B的形成方法可為蝕刻溝槽於基板302中，且蝕刻方法可採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。在一些實施例中，溝槽411可為彼此平行且彼此緊鄰的帶狀物(在上視圖中)。在一些實施例中，溝槽411可連續圍繞主動鰭狀物如半導體鰭狀物404A及404B。
可由任何合適方法圖案化主動鰭狀物如半導體鰭狀物404A及404B。舉例來說，可採用一或多道光微影製程圖案化主動鰭狀物如半導體鰭狀物404A及404B，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程以沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，而保留的間隔物或芯之後可用於圖案化鰭狀物。
圖3及4所示的實施例形成主動鰭狀物如半導體鰭狀物404A及404B，但可由多種不同製程形成鰭狀物。舉例來說，可將基板302的頂部置換成合適材料，比如適於形成的半導體裝置的預定型態(如n型或p型)的磊晶材料。之後可圖案化具有磊晶材料於頂部的基板302，以形成含有磊晶材料的主動鰭狀物如半導體鰭狀物404A及404B。
在另一例中，可形成介電層於基板的上表面上、可蝕刻溝槽穿過介電層、可磊晶成長同質磊晶結構於溝槽中、可使介電層凹陷以使同質磊晶結構自介電層凸起而形成一或多個鰭狀物。
在又一例中，可形成介電層於基板的上表面上、可蝕刻溝槽穿過介電層、可磊晶成長材料不同於基板的異質磊晶結構於溝槽中、可使介電層凹陷以使異質磊晶結構自介電層凸起而形成一或多個鰭狀物。
在成長磊晶材料或磊晶結構(如異質磊晶結構或同質磊晶結構)的實施例中，可在成長時原位摻雜成長的材料或結構以省略之前或之後的佈植，但原位摻雜仍可搭配佈植摻雜。此外，在n型金氧半區與p型金氧半區中磊晶成長不同的材料具有優點。在多種實施例中，主動鰭狀物如半導體鰭狀物404A及404B可包含矽鍺、碳化矽、純鍺或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，形成III-V族半導體化合物的可行材料包括但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化鎵銦、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
圖5對應圖2的步驟206，係含有隔離介電層500的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖5的剖視圖沿著鰭狀場效電晶體裝置300的主動或虛置閘極結構的長度方向(比如圖1所示的剖面B-B)。
隔離介電層500可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化材料使其轉換成另一材料如氧化物)、類似方法、或上述之組合。亦可採用其他隔離介電層及/或其他形成製程。在一例中，隔離介電層500為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成隔離介電層500，即可進行退火製程。
在一些實施例中，隔離介電層500可包含襯墊層如襯墊氧化物(未圖示)位於隔離介電層500與基板302 (主動鰭狀物如半導體鰭狀物404A及404B)之間的界面。在一些實施例中，襯墊氧化物可減少基板302與隔離介電層500之間的界面處的結晶缺陷。類似地，襯墊氧化物亦可用於減少主動鰭狀物如半導體鰭狀物404A及404B與隔離介電層500之間的界面處的結晶缺陷。襯墊氧化物(如氧化矽)可為熱氧化基板302的表面層所形成的熱氧化物，但亦可採用其他合適方法以形成襯墊氧化物。
圖6對應圖2的步驟208，係含有虛置鰭狀物溝槽600的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖6的剖視圖沿著鰭狀場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
一旦沉積隔離介電層500於主動鰭狀物如半導體鰭狀物404A及404B之上，即可形成一或多個虛置鰭狀物溝槽於主動鰭狀物如半導體鰭狀物404A及404B之間。以圖6為例，虛置鰭狀物溝槽600形成於主動鰭狀物如半導體鰭狀物404A及404B之間。虛置鰭狀物溝槽600的形成方法可為圖案化隔離介電層500，其可採用光微影與蝕刻技術。舉例來說，可形成圖案化的遮罩於隔離介電層500上，以遮罩隔離介電層500的部分而形成虛置鰭狀物溝槽600。之後可蝕刻隔離介電層500的未遮罩部分，比如採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合，進而定義虛置鰭狀物溝槽600於相鄰的主動鰭狀物如半導體鰭狀物404A及404B之間(或圖4的溝槽411之一中)。在一些實施例中，蝕刻可為非等向。
以圖6為例，虛置鰭狀物溝槽600的下表面600'垂直地高於基板302的上表面302'。換言之，下表面600'與上表面302'隔有正值的距離D (如隔離介電層500的距離D)。可由上表面302'量測至下表面600'以得距離D。應理解距離D可為0或負值，此仍屬本發明實施例的範疇。舉例來說，一旦露出上表面302'的一部分即可停止形成虛置鰭狀物溝槽600，則距離D為0。在另一例中，露出上表面302'的一部分之後仍繼續形成虛置鰭狀物溝槽600 (在受控的方式中)，其可造成非0的負值的距離D。在下述內容中，圖6所示的實施例將繼續用於說明性的例子。
圖7對應圖2的步驟210，係含有虛置鰭狀物700的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖7的剖視圖沿著鰭狀場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
虛置鰭狀物700的形成方法可為採用沉積技術將介電材料填入虛置鰭狀物溝槽600，接著進行化學機械研磨製程以自共平面的隔離介電層500的上表面與主動鰭狀物如半導體鰭狀物404A及404B的上表面移除任何多餘的介電材料(未圖示)。在一些實施例中，可由平坦化製程移除圖案化的遮罩410。在一些實施例中，平坦化製程之後可保留圖案化的遮罩410。為了使圖式清楚，圖7未顯示圖案化的遮罩410。介電材料可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氧化矽、碳氮氧化矽、碳氧化矽、或上述之組合。在另一例中，介電材料可包含IV族為主的氧化物或IV族為主的氮化物，比如氮化鉭、氧化鉭、氧化鉿、或上述之組合。舉例來說，形成虛置鰭狀物700的沉積技術可包含低壓化學氣相沉積或電漿輔助化學氣相沉積。
在先進製程節點中，此虛置鰭狀物可與一或多個主動鰭狀物相鄰(比如位於兩個相鄰的主動鰭狀物之間)，以改善整體設計與半導體裝置的製作方法。舉例來說，虛置鰭狀物可用於光學鄰近校正，以增進設計半導體裝置的階段中的圖案密度與圖案一致性。在另一例中，添加虛置鰭狀物以與主動鰭狀物相鄰，可在製作半導體裝置時改善化學機械研磨效能。在適當設置與開啟半導體裝置十，虛置鰭狀物可設計為非主動或無電性功能。
圖8A、8B、及8C對應圖2的步驟212，各自為蝕刻鰭狀場效電晶體裝置300的虛置鰭狀物700的多種製作階段之一的剖視圖。圖8A至8C的剖視圖各自沿著鰭狀場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
一旦形成虛置鰭狀物700，可在工件上進行一或多道蝕刻製程801，使虛置鰭狀物700的上表面700'具有v形輪廓。蝕刻製程801可包含反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。在一些實施例中，可控制蝕刻製程801使隔離介電層500與虛置鰭狀物700之間具有高蝕刻選擇性。舉例來說，蝕刻製程801對虛置鰭狀物700的蝕刻速率較高，且對隔離介電層500的蝕刻速率較低。如此一來，可不需圖案化製程(如圖案化的遮罩)。在此蝕刻製程(不需圖案化的遮罩)時，圖案化的遮罩410仍覆蓋主動鰭狀物如半導體鰭狀物404A及404B。
如圖8A所示，上表面700'具有彼此相交的兩個邊緣(或晶面) 700'-1及700'-2，其中每一邊緣自隔離介電層500的上表面向下傾斜。在此方式中，虛置鰭狀物700可包含一或多個部分(其具有較低的高度)，以及一或多個其他部分(其具有較高的高度)。舉例來說，虛置鰭狀物700包括較低高度的一個中心部分700A，與較高高度的兩個側部700B。
雖然圖8A所示的實施例中的上表面700'具有兩個邊緣或晶面，但應理解上表面700'可包含任何數目的邊緣，只要虛置鰭狀物700的中心部分較低而一或多個側部較高即可，其仍屬於本發明實施例的範疇。以圖8B為例，上表面700'具有四個邊緣700'-3、700'-4、700'-5、及700'-6，使虛置鰭狀物700包含較低的中心部分與多個較高的側部。此外，雖然圖8A所示的實施例中的上表面700'具有邊緣為主或晶面為主的輪廓，應理解上表面700'可具有任何其他輪廓，只要虛置鰭狀物700的中心部分較低而一或多個側部較高即可，其仍屬於本發明實施例的範疇。以圖8C為例，上表面700'具有弧形為主的輪廓(其朝向基板302延伸)，使虛置鰭狀物700包含較低的中心部分與多個較高的側部。在下述內容中，以圖8A的實施例作為說明性的例子。
圖9對應圖2的步驟214，係含有一或多個隔離區900的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖9的剖視圖沿著鰭狀場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
隔離區900的形成方法為使隔離介電層500凹陷，如圖9所示的虛線。隔離區900有時可視作淺溝槽隔離區。由於隔離介電層500凹陷，半導體鰭狀物404A及404B的上側部分自相鄰的淺溝槽隔離區900之間凸起。淺溝槽隔離區900的上表面900'可為平坦表面(如圖示)、凸出表面、凹入表面(如碟化)、或上述之組合。可由合適蝕刻使淺溝槽隔離區900的上表面900'平坦、凸出、及/或凹入。採用可接受的蝕刻製程，比如對隔離介電層500的材料具有選擇性的蝕刻製程，使淺溝槽隔離區900凹陷。舉例來說，可進行乾蝕刻或採用稀氫氟酸的濕蝕刻，使淺溝槽隔離區900凹陷。雖然在圖9中，上表面900'垂直地高於虛置鰭狀物700的下表面700"，但應理解上表面900'可對準下表面700"，此亦屬本發明實施例的範疇。
圖10對應圖2的步驟216，係含有虛置閘極結構1000的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖10的剖視圖沿著鰭狀場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
在一些實施例中，虛置閘極結構1000包括虛置閘極介電層1002與虛置閘極1004。可形成遮罩1006於虛置閘極結構1000上。為了形成虛置閘極結構1000，可形成介電層於主動鰭狀物如半導體鰭狀物404A及404B與虛置鰭狀物700上。舉例來說，介電層可為氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、上述之多層、或類似物，且其形成方法可為沉積或熱氧化。
閘極層形成於介電層上，且遮罩層形成於閘極層上。可沉積閘極層於介電層上，接著以化學機械研磨等方法平坦化閘極層。遮罩層可沉積於閘極層上。舉例來說，閘極層的組成可為多晶矽，但亦可採用其他材料。舉例來說，遮罩層的組成可為氮化矽或類似物。
在形成層狀物如介電層、閘極層、與遮罩層之後，可採用合適的微影與蝕刻技術圖案化遮罩層以形成遮罩1006。接著以合適的蝕刻技術將遮罩1006的圖案轉移至閘極層與介電層，以分別形成虛置閘極1004與下方的虛置閘極介電層1002。虛置閘極1004與虛置閘極介電層1002跨過或覆蓋虛置鰭狀物700與每一主動鰭狀物如半導體鰭狀物404A及404B的個別部分(如通道區)。舉例來說，在形成一個虛置閘極結構時，虛置閘極結構的虛置閘極與虛置閘極介電層可跨過鰭狀物的個別中心部分。虛置閘極1004的長度方向(如圖1的剖面B-B)垂直於鰭狀物的長度方向(如圖1的剖面A-A)。
以圖10為例，虛置閘極介電層1002形成於主動鰭狀物如半導體鰭狀物404A及404B與虛置鰭狀物700上(比如形成於鰭狀物的個別上表面與側壁上)以及淺溝槽隔離區900上。在其他實施例中，虛置閘極介電層1002的形成方法可為熱氧化鰭狀物的材料，因此形成於鰭狀物上而不形成於淺溝槽隔離區900上。應理解這些與其他變化仍包含於本發明實施例的範疇中。
圖11至13係鰭狀場效電晶體裝置300的後續製程的剖視圖，其沿著主動鰭狀物如半導體鰭狀物404A及404B之一的長度方向(如圖1所示的剖面A-A)。舉例來說，圖式中的一個虛置閘極結構(如虛置閘極結構1000)位於圖11至13中的主動鰭狀物如半導體鰭狀物404B上。應理解更多或更少的虛置閘極結構可形成於半導體鰭狀物404B (以及其他的半導體鰭狀物404A與虛置鰭狀物700的每一者)上，此仍屬本發明實施例的範疇。
圖11對應圖2的步驟218，係含有閘極間隔物1100形成於虛置閘極結構1000周圍(比如沿著虛置閘極結構1000的側壁並接觸虛置閘極結構1000的側壁)的鰭狀場效電晶體裝置300的剖視圖。圖11的剖視圖沿著主動鰭狀物如半導體鰭狀物404B的長度方向(如圖1所示的剖面A-A)。
舉例來說，閘極間隔物1100可形成於虛置閘極結構1000的兩側側壁上。雖然圖11 (與後續圖式)所示的例子中，閘極間隔物1100為單一層狀物，但應理解閘極間隔物可具有任何數目的層狀物，其仍屬於本發明實施例的範疇。閘極間隔物1100可為低介電常數的間隔物，且其組成可為合適的介電材料如氧化矽、碳氮氧化矽、或類似物。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法以形成閘極間隔物1100。圖11所示的閘極間隔物1100的形狀與形成方法僅為非限制性的例子，且其他形狀與形成方法亦屬可能。這些與其他變化完全包含於本發明實施例的範疇。
圖12對應圖2的步驟214，係含有數個(如2個)源極/汲極區1200的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖12的剖視圖沿著主動鰭狀物如半導體鰭狀物404B的長度方向(如圖1所示的剖面A-A)。
源極/汲極區1200形成於主動鰭狀物如半導體鰭狀物404B其與虛置閘極結構1000相鄰的凹陷中，比如形成於相鄰的虛置閘極結構1000之間及/或與虛置閘極結構1000相鄰。在一些實施例中，凹陷的形成方法可為採用虛置閘極結構1000作為蝕刻遮罩的非等向蝕刻製程，但亦可採用任何其他合適的蝕刻製程。
源極/汲極區1200的形成方法可為磊晶成長半導體材料於凹陷中，其可採用合適的形成方法如有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。
如圖12所示，磊晶的源極/汲極區1200可具有自主動鰭狀物如半導體鰭狀物404B的上表面隆起的表面(比如隆起高於主動鰭狀物如半導體鰭狀物404B的非凹陷部分)且可具有晶面。在一些實施例中，相鄰的鰭狀物的源極/汲極區1200可合併以形成連續的磊晶源極/汲極區(未圖示)。在一些實施例中，相鄰的鰭狀物的源極/汲極區1200不合併在一起，且維持分開的源極/汲極區1200 (未圖示)。在一些實施例中，當最終的鰭狀場效電晶體裝置為n型鰭狀場效電晶體時，源極/汲極區1200可包含碳化矽、磷化矽、摻雜磷的碳化矽、或類似物。在一些實施例中，當最終的鰭狀場效電晶體裝置為p型鰭狀場效電晶體時，源極/汲極區1200可包含矽鍺與p型雜質如硼或銦。
磊晶的源極/汲極區可佈植摻質以形成源極/汲極區1200，接著進行退火製程。佈植製程可包含形成與圖案化遮罩如光阻，以覆蓋鰭狀場效電晶體裝置300的一些區域，並保護這些區域免於佈植製程。源極/汲極區1200的雜質(如摻質)濃度為約1x10 19cm -3至約1x10 21cm -3。可佈植p型雜質如硼或銦於p型電晶體的源極/汲極區1200中。可佈植n型雜質如磷或砷於n型電晶體的源極/汲極區1200中。在一些實施例中，可在成長時原位摻雜磊晶的源極/汲極區1200。
圖13對應圖2的步驟216，係含有層間介電層1300的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖13的剖視圖沿著主動鰭狀物如半導體鰭狀物404B的長度方向(如圖1所示的剖面A-A)。
一些實施例在形成層間介電層1300之前，形成接點蝕刻停止層1302於結構上，如圖13所示。接點蝕刻停止層1302可作為後續蝕刻製程中的蝕刻停止層，且可包含合適材料如氧化矽、氮化矽、氮氧化矽、上述之組合、或類似物，且其形成方法可為合適方法如化學氣相沉積、物理氣相沉積、上述之組合、或類似方法。
在一些實施例中，層間介電層1300的組成為介電材料如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在形成層間介電層1300之後，可視情況形成介電層1304於層間介電層1300上。介電層1304可作為保護層，以避免或減少層間介電層1300在後續蝕刻製程中的損失。介電層1304的組成可為合適材料如氮化矽、碳氮化矽、或類似物，且其形成方法可採用合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在形成介電層1304之後，可進行平坦化製程如化學機械研磨置成以達介電層1304所用的齊平上表面。化學機械研磨亦可移除虛置閘極1004上的接點蝕刻停止層1302的部分與遮罩1006 (圖12)。在一些實施例中，平坦化製程之後的介電層1304的上表面可與虛置閘極1004的上表面齊平。
接著可進行閘極後製製程(有時可視作製換閘極製程)，以將虛置閘極結構1000置換成主動閘極結構(有時亦可視作製換閘極結構或主動閘極結構)。在製換虛置閘極結構之前，可將虛置閘極結構位於主動鰭狀物之間的一部分置換成閘極隔離結構，使主動閘極結構分成不同部分以分開電性耦接至主動鰭狀物。圖14至16顯示鰭狀場效電晶體裝置300的後續製程的剖視圖，其將詳述於下。
圖14A、14B、及14C對應圖2的步驟224，各自為切割、截斷、或以其他方式分開虛置閘極結構1000以形成閘極切割溝槽(或開口)1400的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖14A至14C的剖視圖各自沿著鰭狀場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。具體而言，圖14A及14B所示的多種實施例中，相對於虛置鰭狀物700沿著虛置閘極結構1000的長度方向的關鍵尺寸CD D，閘極切割溝槽1400具有沿著相同方向的不同關鍵尺寸CD C。圖14C所示的實施例中，閘極切割溝槽1400橫向偏離虛置鰭狀物700。
為了形成閘極切割溝槽1400，可形成遮罩(未圖示)於虛置閘極結構1000上，以露出虛置閘極結構1000將移除的一部分(比如位於虛置鰭狀物700上的部分)，接著以蝕刻製程1401 (如圖14A)移除虛置閘極結構1000的部分。應理解的是，可在形成源極/汲極區1200 (如圖2的步驟214)之前切割虛置閘極結構1000，其仍屬於本發明實施例的範疇。在移除虛置閘極結構1000時，虛置鰭狀物700可作為蝕刻停止層，比如虛置鰭狀物700與虛置閘極結構1000具有足夠高的蝕刻選擇性。舉例來說，蝕刻製程1401對虛置閘極結構1000的蝕刻速率大於對虛置鰭狀物700的蝕刻速率。此外，多種實施例的虛置鰭狀物700的側部較高，可限制閘極切割溝槽1400橫向擴展。
舉例來說，蝕刻製程1401可設置為移除虛置閘極結構1000的部分，以至少部分露出虛置鰭狀物700的v形輪廓的上表面700'，如上所述。一旦露出上表面700'，虛置鰭狀物700的至少一側部將減慢蝕刻製程1401，因為側部的高度較高。換言之，虛置鰭狀物700的側部將限制蝕刻製程1401於虛置鰭狀物700的中心部分附近，進而限制蝕刻製程橫向穿入虛置閘極結構中的程度。如此一來，可避免閘極切割溝槽1400的橫向擴張。
在圖14A所示的實施例中，關鍵尺寸CD C小於關鍵尺寸CD D。在一些例子中，可刻意或無意地使關鍵尺寸CD C大於關鍵尺寸CD D，如圖14B所示。當發生此情況時，關鍵尺寸CD C可包含兩個部分如關鍵尺寸CD I及CD O。關鍵尺寸CD I對應閘極切割溝槽1400的內側部分的關鍵尺寸，其垂直投影近似於對準虛置鰭狀物700。關鍵尺寸CD O對應閘極切割溝槽1400的外側部分(位於內側部分之外)的關鍵尺寸。CD C可等於CD I+ 2xCD O。由於虛置鰭狀物700的側部具有較高的高度如上述，有利地限制關鍵尺寸CD O。如此一來，可避免不利地加大關鍵尺寸CD C。在一些其他例子中，閘極切割溝槽1400可能因圖案化製程對不準而偏離虛置鰭狀物700，如圖14C所示。當此狀況發生時，關鍵尺寸CD C可包含兩個部分如關鍵尺寸CD I及CD O。關鍵尺寸CD I對應閘極切割溝槽1400的內側部分的關鍵尺寸，其垂直投影近似於對準虛置鰭狀物700，而關鍵尺寸CD O對應閘極切割溝槽1400的外側部分(在內側部分之外)的關鍵尺寸。CD C可等於CD I+CD O。由於虛置鰭狀物700的側部具有較高的高度如上述，有利地限制關鍵尺寸CD O。如此一來，可避免不利地加大關鍵尺寸CD C。
蝕刻製程1401可設置為具有至少一些非等向蝕刻特性，以限制不想要的橫向蝕刻。舉例說，蝕刻製程1401可包含電漿蝕刻製程，其可具有一定程度的非等向特性。在此電漿蝕刻製程中(包含自由基電漿蝕刻、遠端電漿蝕刻、或其他合適的電漿蝕刻製程)，可採用氣體源(如氯氣、溴化氫、四氟化碳、氟仿、二氟甲烷、氟化甲烷、六氟-1,3-丁二烯、三氯化硼、六氟化硫、氫氣、三氟化氮、其他合適的氣體源、或上述之組合)與鈍化氣體(如氮氣、氧氣、二氧化碳、二氧化硫、一氧化碳、甲烷、四氯化矽、任何其他合適的鈍化氣體、或上述之組合)。此外，對電漿蝕刻製程而言，氣體源及/或鈍化氣體可由氬氣、氦氣、氖氣、其他合適的稀釋氣體、或上述之組合稀釋，以控制上述蝕刻速率。在非限制性的例子中，蝕刻製程1401採用的源功率可為10瓦至3000瓦，偏功率可為0瓦至3000瓦、壓力可為1 mTorr至5 Torr、且蝕刻氣體流速可為0 sccm至5000 sccm。然而值得注意的是亦可實施上述範圍之外的源功率、偏功率、壓力、與流速。
在另一例中，蝕刻製程1401可包含濕蝕刻製程(可具有特定程度的等向特性)以搭配電漿蝕刻製程。在此濕蝕刻製程中，可採用主要蝕刻化學劑(如氫氟酸、其他合適的主要蝕刻化學劑、或上述之組合)、輔助蝕刻化學劑(如硫酸、氯化氫、溴化氫、氨、磷酸、其他合適的輔助蝕刻化學劑、或上述之組合)、以及溶劑(如去離子水、醇類、丙酮、其他合適溶劑、或上述之組合)，以控制上述的蝕刻速率。
圖15A、15B、及15C對應圖2的步驟226，各自為含有閘極隔離結構1500的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖15A至15C的剖視圖各自沿著虛置閘極結構1000的長度方向(如圖1所示的剖面B-B)。具體而言，分別依據圖14A至14C的閘極切割溝槽1400形成圖15A至15C的閘極隔離結構1500。
將介電材料填入閘極切割溝槽1400，以形成閘極隔離結構1500，因此閘極隔離結構1500可延續閘極切割溝槽1400的輪廓或尺寸。如此一來，閘極隔離結構1500可包含中心部分1500A與一或多個側部1500B。中心部分1500A比側部1500B更延伸至虛置鰭狀物700中，如圖15A至15C所示。此外，中心部分的至少一下表面接觸虛置鰭狀物700的上表面700'，且可延續v形輪廓。在一些其他實施例中，中心部分的下表面與至少一側部的下表面可接觸上表面700'，且可延續v形輪廓。以圖15A為例，中心部分1500A與側部1500B的個別下表面可一起延續虛置鰭狀物700的v形輪廓。以圖15B及15C為另一例，至少中心部分1500A延續虛置鰭狀物700的v形輪廓。
在多種實施例中，虛置鰭狀物700的上表面700'的至少一部分與閘極隔離結構1500的至少一側壁可形成銳角。如圖15A所示，上表面700'的每一邊緣與閘極隔離結構1500的對應側壁可形成小於90度的角度θ。以圖15C為另一例，上表面700'的邊緣之一與閘極隔離結構1500的側壁之一可形成小於90度的角度θ。
在多種實施例中，閘極隔離結構1500亦可具有閘極切割溝槽1400的關鍵尺寸CD C。以圖15A為例，閘極隔離結構1500填入圖14A的閘極切割溝槽1400，且閘極隔離結構1500的關鍵尺寸CD C小於關鍵尺寸CD D。以圖15B為例，閘極隔離結構1500填入圖14B的閘極切割溝槽1400，且閘極隔離結構1500的關鍵尺寸CD C大於關鍵尺寸CD D並具有兩個部分如關鍵尺寸CD I及CD O。關鍵尺寸CD I及CD O可分別對應中心部分1500A與側部1500B的關鍵尺寸。以圖15C為例，閘極隔離結構1500填入圖14C的閘極切割溝槽1400，且閘極隔離結構1500的關鍵尺寸CD C可包含兩個部分如關鍵尺寸CD I及CD O。關鍵尺寸CD I及CD O可分別對應中心部分1500A與側部1500B的關鍵尺寸。在下述內容中，圖15A所示的實施例將作為說明性的例子。
舉例來說，形成閘極隔離結構1500所用的介電材料可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。閘極隔離結構1500的形成方法可為沉積介電材料於閘極切割溝槽1400中，其可採用任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在沉積之後，可進行化學機械研磨以自保留的虛置閘極結構1000移除任何多餘的介電材料。
雖然圖15A至15C的例子顯示填入閘極切割溝槽1400的閘極隔離結構1500為單一介電部分(其可包含上述的一或多種介電材料)，但應理解閘極隔離結構1500可包含多個部分。舉例來說，每一部分可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。舉例來說，閘極隔離結構1500可包含第一部分(如順應層以襯墊閘極切割溝槽1400)與第二部分(填入閘極切割溝槽1400且第一部分位於閘極切割溝槽與第二部分之間)。在另一例中，閘極隔離結構1500可包含第一部分(填入閘極切割溝槽1400的下側部分)與第二部分(填入閘極切割溝槽1400的上側部分)。
圖16對應圖2的步驟228，係含有主動閘極結構1600的鰭狀場效電晶體裝置300在多種製作階段之一的剖視圖。圖16的剖視圖沿著主動閘極結構1600的長度方向(如圖1所示的剖面B-B)。
可將虛置閘極結構1000取代成主動閘極結構1600。如圖所示，主動閘極結構1600可包含兩個部分1600A及1600B，其隔有閘極隔離結構1500與虛置鰭狀物700。部分1600A可覆蓋主動鰭狀物如半導體鰭狀物404A，而部分1600B可覆蓋主動鰭狀物如半導體鰭狀物404B。在形成主動閘極結構1600之後，鰭狀場效電晶體裝置300可包含數個電晶體。舉例來說，第一主動電晶體採用主動鰭狀物如半導體鰭狀物404A作為導電通道，並採用部分1600A作為主動閘極結構。第二電晶體採用主動鰭狀物如半導體鰭狀物404B作為導電通道，並採用部分1600B作為主動閘極結構。
主動閘極結構1600可包含閘極介電層1602、金屬閘極層1604、與一或多個其他層(未圖示以求圖式清楚)。舉例來說，主動閘極結構1600可進一步包含蓋層與黏著層。蓋層可保護下方的功函數層免於氧化。在一些實施例中，蓋層可為含矽層如矽層、氧化矽層、或氮化矽層。黏著層可作為下方層與後續形成於黏著層上的閘極材料(如鎢)之間的黏著層。黏著層的組成可為合適材料如氮化鈦。
閘極介電層1602沉積(如順應性地沉積)於對應的閘極溝槽中，以圍繞(如跨過)一或多個鰭狀物。舉例來說，部分1600A的閘極介電層1602 (有時可視作閘極介電層1602A)沉積於閘極溝槽中，而閘極溝槽的形成方法為移除虛置鰭狀物700的左側上的虛置閘極結構1000的一部分。閘極介電層1602A可覆蓋主動鰭狀物如半導體鰭狀物404A的上表面與側壁、虛置鰭狀物700的側壁之一、以及閘極隔離結構1500的側壁之一。部分1600B的閘極介電層1602 (有時可視作閘極介電層1602B)沉積於閘極溝槽中，而閘極溝槽的形成方法為移除虛置鰭狀物700的右側上的虛置閘極結構1000的一部分。閘極介電層1602B可覆蓋主動鰭狀物如半導體鰭狀物404B的上表面與側壁、虛置鰭狀物700的側壁之另一者、以及閘極隔離結構1500的側壁之另一者。
閘極介電層1602包括氧化矽、氮化矽、或上述之多層。在實施例中，閘極介電層1602包括高介電常數的介電材料。在這些實施例中，閘極介電層1602的介電常數可大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層1602的形成方法可包含分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。舉例來說，閘極介電層1602的厚度可介於約8 Å至約20 Å之間。
金屬閘極層1604形成於閘極介電層1602上。部分1600A的金屬閘極層1604 (有時可視作金屬閘極層1604A)沉積於閘極介電層1602A上的閘極溝槽中，而部分1600B的金屬閘極層1604 (有時可視作金屬閘極層1604B)沉積於閘極介電層1602B上的閘極溝槽中。在一些實施例中，金屬閘極層1604可為p型功函數層、n型功函數層、上述之多層、或上述之組合。綜上所述，金屬閘極層1604有時可視作功函數層。舉例來說，金屬閘極層1604可為n型功函數層。在此處所述的內容中，功函數層亦可視作功函數金屬。p型裝置所用的閘極結構中包含的p型功函數金屬的例子，可包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、氮化鎢、其他合適的p型功函數材料、或上述之組合。n型裝置所用的閘極結構中包含的n型功函數金屬的例子，可包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。
功函數值與功函數層的材料組成相關，因此可選擇功函數層的材料以調整其功函數值，以達欲形成的裝置其目標臨界電壓。功函數層的沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、及/或其他合適製程。舉例來說，p型功函數層的厚度可介於約8 Å至約15 Å之間，且n型功函數層的厚度可介於約15 Å至約30 Å之間。
值得注意的是，圖16所示的主動閘極結構1600其形成方法，依據圖15A中形成的閘極隔離結構1500。當閘極隔離結構1500的形成方法不同，主動閘極結構1600可具有不同輪廓。舉例來說，當閘極隔離結構1500的關鍵尺寸大於對應的虛置鰭狀物700的關鍵尺寸時(如圖15B)，閘極介電層1602的一部分與金屬閘極層1604的一部分(視情況，端視閘極介電層1602A或1602B的厚度而定)可位於每一側部1500B之下。若閘極介電層1602的厚度大於或等於關鍵尺寸CD O，則任何側部1500B之下不存在金屬閘極層1604。若閘極介電層1602的厚度小於關鍵尺寸CD O，則每一側部1500B之下可存在金屬閘極層1604的部分(如金屬閘極層1604A及1604B的一部分)。在圖15C所示的另一例中，閘極介電層1602的一部分與金屬閘極層1604的一部分(視情況，端視閘極介電層1602的厚度而定)可位於側部1500B之下。若閘極介電層1602的厚度大於或等於關鍵尺寸CD O，則側部1500B之下不存在金屬閘極層1604。若閘極介電層1602的厚度小於關鍵尺寸CD O，則金屬閘極層1604 (如金屬閘極層1604B的一部分)可存在於側部1500B之下。
圖17顯示本發明一或多個實施例中，形成非平面電晶體裝置的方法1700的流程圖。舉例來說，方法1700的至少一些步驟可用於形成鰭狀場效電晶體裝置(鰭狀場效電晶體裝置100)、奈米片電晶體裝置、奈米線電晶體裝置、垂直電晶體裝置、全繞式閘極電晶體裝置、或類似物。值得注意的是，方法1700僅為舉例而非侷限本發明實施例。綜上所述，應理解可在圖17的方法1700之前、之中、與之後提供額外步驟，且一些其他步驟僅簡述於此。在一些實施例中，方法1700的步驟分別與圖18、19、20、21、22、23、24、25、26、27、28、29A、29B、29C、30A、30B、30C、及31所示的多種製作階段中的鰭狀場效電晶體裝置的剖視圖相關，其將進一步詳述於下。
簡要概述，方法1700一開始的步驟1702提供基板。方法1700的步驟1704接著形成一或多個主動鰭狀物。方法1700的步驟1706接著沉積隔離介電層。方法1700的步驟1708接著形成虛置鰭狀物溝槽。方法1700的步驟1710接著沉積虛置鰭狀物的第一層。方法1700的步驟1712接著沉積虛置鰭狀物的第二層。方法1700的步驟1714接著形成隔離區。方法1700的步驟1716接著形成虛置閘極結構於鰭狀物上。虛置閘極結構可包含虛置閘極介電層，以及虛置閘極位於虛置閘極介電層上。方法1700的步驟1718形成閘極間隔物。閘極間隔物可沿著虛置閘極結構的側壁延伸。方法1700的步驟1720接著成長源極/汲極區。方法1700的步驟1722接著形成層間介電層。方法1700的步驟1724接著切割虛置閘極結構。方法1700的步驟1726接著形成閘極隔離結構。方法1700的步驟1728接著將虛置閘極結構置換成主動閘極結構。
如上所述，圖18至31各自顯示鰭狀場效電晶體裝置1800的一部分在圖17的方法1700之多種製作階段的剖視圖。鰭狀場效電晶體裝置1800與圖1所示的鰭狀場效電晶體裝置100類似，但具有多個鰭狀物。舉例來說，圖18至25與圖29A至31顯示鰭狀場效電晶體裝置1800沿著圖1所示的剖面B-B的剖視圖，而圖26至28顯示鰭狀場效電晶體裝置1800沿著圖1所示的剖面A-A的剖視圖。雖然圖18至31顯示鰭狀場效電晶體裝置1800，但應理解鰭狀場效電晶體裝置1800可包含數個其他裝置如電感、熔絲、電容器、線圈、或類似物，其未顯示於圖18至31中以求圖式清楚。
圖18對應圖17的步驟1702，係含有基板1802的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖18的剖視圖沿著鰭狀場效電晶體裝置1800的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
基板1802可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p型或n型摻質)或未摻雜。基板1802可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包括半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。提供絕緣層於基板上，通常為矽基板或玻璃基板上。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板1802的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
圖19對應圖17的步驟1704，係含有半導體鰭狀物1904A及1904B的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖19的剖視圖沿著鰭狀場效電晶體裝置1800的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
半導體鰭狀物1904A及1904B可各自設置為主動鰭狀物，其可作為個別完成的鰭狀場效電晶體中的通道或主動(如電性功能)鰭狀物。半導體鰭狀物1904A及1904B之後可視作主動鰭狀物。雖然圖式中只有兩個半導體鰭狀物，但應理解鰭狀場效電晶體裝置1800可包含任何數目的半導體鰭狀物，其仍屬於本發明實施例的範疇。
舉例來說，半導體鰭狀物1904A及1904B的形成方法可為圖案化基板1802，其可採用光微影與蝕刻技術。舉例來說，可形成遮罩層如墊氧化物層1906與上方的墊氮化物層1908於基板1802上。舉例來說，墊氧化物層1906可為含氧化矽的薄膜，其形成方法可採用熱氧化製程。墊氧化物層1906可為基板1802與上方的墊氮化物層1908之間的黏著層。在一些實施例中，墊氮化物層1908的組成可為氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合。雖然圖式中只有一個墊氮化物層1908，但可形成多層結構(比如氮化矽層與其上的氧化矽層)以作為墊氮化物層1908。舉例來說，墊氮化物層1908的形成方法可採用低壓化學氣相沉積或電漿輔助化學氣相沉積。
遮罩層的圖案化方法可採用光微影技術。一般而言，光微影技術採用光阻材料(未圖示)，其可沉積、照射(曝光)、與顯影光阻材料，以移除光阻材料的一部分。保留的光阻材料層部分可保護下方材料(如此例中的遮罩層)免於後續製程步驟如蝕刻。舉例來說，光阻材料用於圖案化墊氧化物層1906與墊氮化物層1908，以形成圖19所示的圖案化的遮罩1910。
接著採用圖案化的遮罩1910以圖案化基板1802的露出部分以形成溝槽(開口) 1911，進而定義主動鰭狀物如半導體鰭狀物1904A及1904B於相鄰的溝槽1911之間，如圖19所示。在形成多個鰭狀物時，此溝槽可位於任何相鄰的鰭狀物之間。在一些實施例中，主動鰭狀物如半導體鰭狀物1904A及1904B的形成方法可為蝕刻溝槽於基板1802中，且蝕刻方法可採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。在一些實施例中，溝槽1911可為彼此平行且彼此緊鄰的帶狀物(在上視圖中)。在一些實施例中，溝槽1911可連續圍繞主動鰭狀物如半導體鰭狀物1904A及1904B。
可由任何合適方法圖案化主動鰭狀物如半導體鰭狀物1904A及1904B。舉例來說，可採用一或多道光微影製程圖案化主動鰭狀物如半導體鰭狀物1904A及1904B，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程以沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，而保留的間隔物或芯之後可用於圖案化鰭狀物。
圖18及19所示的實施例形成主動鰭狀物如半導體鰭狀物1904A及1904B，但可由多種不同製程形成鰭狀物。舉例來說，可將基板1802的頂部置換成合適材料，比如適於形成的半導體裝置的預定型態(如n型或p型)的磊晶材料。之後可圖案化具有磊晶材料於頂部的基板1802，以形成含有磊晶材料的主動鰭狀物如半導體鰭狀物1904A及1904B。
在另一例中，可形成介電層於基板的上表面上、可蝕刻溝槽穿過介電層、可磊晶成長同質磊晶結構於溝槽中、可使介電層凹陷以使同質磊晶結構自介電層凸起而形成一或多個鰭狀物。
在又一例中，可形成介電層於基板的上表面上、可蝕刻溝槽穿過介電層、可磊晶成長材料不同於基板的異質磊晶結構於溝槽中、可使介電層凹陷以使異質磊晶結構自介電層凸起而形成一或多個鰭狀物。
在成長磊晶材料或磊晶結構(如異質磊晶結構或同質磊晶結構)的實施例中，可在成長時原位摻雜成長的材料或結構以省略之前或之後的佈植，但原位摻雜仍可搭配佈植摻雜。此外，在n型金氧半區與p型金氧半區中磊晶成長不同的材料具有優點。在多種實施例中，主動鰭狀物如半導體鰭狀物1904A及1904B可包含矽鍺、碳化矽、純鍺或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，形成III-V族半導體化合物的可行材料包括但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化鎵銦、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
圖20對應圖17的步驟1706，係含有隔離介電層2000的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖20的剖視圖沿著鰭狀場效電晶體裝置1800的主動或虛置閘極結構的長度方向(比如圖1所示的剖面B-B)。
隔離介電層2000可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化材料使其轉換成另一材料如氧化物)、類似方法、或上述之組合。亦可採用其他隔離介電層及/或其他形成製程。在一例中，隔離介電層2000為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成隔離介電層2000，即可進行退火製程。
在一些實施例中，隔離介電層2000可包含襯墊層如襯墊氧化物(未圖示)位於隔離介電層2000與基板1802 (主動鰭狀物如半導體鰭狀物1904A及1904B)之間的界面。在一些實施例中，襯墊氧化物可減少基板1802與隔離介電層2000之間的界面處的結晶缺陷。類似地，襯墊氧化物亦可用於減少主動鰭狀物如半導體鰭狀物1904A及1904B與隔離介電層2000之間的界面處的結晶缺陷。襯墊氧化物(如氧化矽)可為熱氧化基板1802的表面層所形成的熱氧化物，但亦可採用其他合適方法以形成襯墊氧化物。
圖21對應圖17的步驟1708，係含有虛置鰭狀物溝槽2100的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖21的剖視圖沿著鰭狀場效電晶體裝置1800的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
一旦沉積隔離介電層2000於主動鰭狀物如半導體鰭狀物1904A及1904B之上，即可形成一或多個虛置鰭狀物溝槽於主動鰭狀物如半導體鰭狀物1904A及1904B之間。以圖21為例，虛置鰭狀物溝槽2100形成於主動鰭狀物如半導體鰭狀物1904A及1904B之間。虛置鰭狀物溝槽2100的形成方法可為圖案化隔離介電層2000，其可採用光微影與蝕刻技術。舉例來說，可形成圖案化的遮罩於隔離介電層2000上，以遮罩隔離介電層2000的部分而形成虛置鰭狀物溝槽2100。之後可蝕刻隔離介電層2000的未遮罩部分，比如採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合，進而定義虛置鰭狀物溝槽2100於相鄰的主動鰭狀物如半導體鰭狀物1904A及1904B之間(或圖19的溝槽1911之一中)。在一些實施例中，蝕刻可為非等向。
以圖21為例，虛置鰭狀物溝槽2100的下表面2100'垂直地高於基板1802的上表面1802'。換言之，下表面2100'與上表面1802'隔有正值的距離D (如隔離介電層2000的距離D)。可由上表面1802'量測至下表面2100'以得距離D。應理解距離D可為0或負值，此仍屬本發明實施例的範疇。舉例來說，一旦露出上表面1802'的一部分即可停止形成虛置鰭狀物溝槽2100，則距離D為0。在另一例中，露出上表面1802'的一部分之後仍繼續形成虛置鰭狀物溝槽2100 (在受控的方式中)，其可造成非0的負值的距離D。在下述內容中，圖21所示的實施例將繼續用於說明性的例子。
圖22對應圖17的步驟1710，係含有第一層2202的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖22的剖視圖可沿著鰭狀場效電晶體裝置1800的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
第一層2202可包含介電材料，其可用於形成一或多個虛置鰭狀物。舉例來說，介電材料可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。在另一例中，介電材料可包含IV族為主的氧化物或IV族為主的氮化物，比如氮化鉭、氧化鉭、氧化鉿、或上述之組合。舉例來說，第一層2202的形成方法可採用低壓化學氣相沉積或電漿輔助化學氣相沉積。在多種實施例中，第一層2202可為順應性的層狀物以襯墊工件。以圖22為例，第一層2202襯墊虛置鰭狀物溝槽2100與隔離介電層2000的上表面。如此一來，虛置鰭狀物溝槽的一部分可維持未填滿或露出，之後可田有一或多種其他層。
圖23對應圖17的步驟1712，係含有第二層2204的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖23的剖視圖可沿著鰭狀場效電晶體裝置1800的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
第二層2204可包含介電材料，其可用於形成一或多個虛置鰭狀物。舉例來說，介電材料可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。在另一例中，介電材料可包含IV族為主的氧化物或IV族為主的氮化物，比如氮化鉭、氧化鉭、氧化鉿、或上述之組合。舉例來說，第二層2204的形成方法可採用低壓化學氣相沉積或電漿輔助化學氣相沉積。
在多種實施例中，可選擇第一層2202與第二層2204的介電材料，使第一層與第二層之間的蝕刻選擇性大於一定程度的臨界值。舉例來說，第二層2204與第一層2202的蝕刻選擇性可選擇為大於10，即第二層2204的蝕刻速率比第一層2202的蝕刻速率大十倍。如此一來，對第一層與第二層進行相同的蝕刻製程時，在完全移除第二層2204的一部分時，第一層2202可維持實質上完整，如下所述。此外，第二層2204相對於虛置閘極結構(之後形成)的蝕刻選擇性，可小於第一層2202相對於虛置閘極結構的蝕刻選擇性。如此一來，在蝕刻虛置閘極結構時，可蝕刻第二層2204的一部分而第一層2202維持實質上完整，如下所述。
在多種實施例中，第二層2204非順應性層。第二層2204可改為填滿其餘的虛置鰭狀物溝槽2100。在填滿其餘的虛置鰭狀物溝槽2100之後(第一層夾設於第二層與虛置鰭狀物溝槽之間)，可進行平坦化製程如化學機械研磨以移除任何多餘的介電材料，並使隔離介電層2000的上表面與半導體鰭狀物1904A及1904B的上表面共平面(未圖示)。在一些實施例中，平坦化製程可移除圖案化的遮罩1910。在一些實施例中，平坦化製程之後可保留圖案化的遮罩1910。為了使圖式清楚，圖23未顯示圖案化的遮罩1910。如此一來，可形成含有第一層2202與第二層2204的虛置鰭狀物2300，其中第一層2202襯墊第二層2204的下表面與側壁。
圖24對應圖17的步驟1714，係含有一或多個隔離區2400的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖24的剖視圖沿著鰭狀場效電晶體裝置1800的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
隔離區2400的形成方法為使隔離介電層2000凹陷，如圖24所示的虛線。隔離區2400有時可視作淺溝槽隔離區。由於隔離介電層2000凹陷，半導體鰭狀物1904A及1904B的上側部分自相鄰的淺溝槽隔離區2400之間凸起。淺溝槽隔離區2400的上表面2400'可為平坦表面(如圖示)、凸出表面、凹入表面(如碟化)、或上述之組合。可由合適蝕刻使淺溝槽隔離區2400的上表面2400'平坦、凸出、及/或凹入。採用可接受的蝕刻製程，比如對隔離介電層2000的材料具有選擇性的蝕刻製程，使淺溝槽隔離區2400凹陷。舉例來說，可進行乾蝕刻或採用稀氫氟酸的濕蝕刻，使淺溝槽隔離區2400凹陷。雖然在圖24中，上表面2400'垂直地高於虛置鰭狀物2300的下表面2300'，但應理解上表面2400'可對準下表面2300'，此亦屬本發明實施例的範疇。
圖25對應圖17的步驟1716，係含有虛置閘極結構2500的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖25的剖視圖沿著鰭狀場效電晶體裝置1800的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。
在一些實施例中，虛置閘極結構2500包括虛置閘極介電層2502與虛置閘極2504。可形成遮罩2506於虛置閘極結構2500上。為了形成虛置閘極結構2500，可形成介電層於主動鰭狀物如半導體鰭狀物1904A及1904B與虛置鰭狀物2300上。舉例來說，介電層可為氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、上述之多層、或類似物，且其形成方法可為沉積或熱氧化。
閘極層形成於介電層上，且遮罩層形成於閘極層上。可沉積閘極層於介電層上，接著以化學機械研磨等方法平坦化閘極層。遮罩層可沉積於閘極層上。舉例來說，閘極層的組成可為多晶矽，但亦可採用其他材料。舉例來說，遮罩層的組成可為氮化矽或類似物。
在形成層狀物如介電層、閘極層、與遮罩層之後，可採用合適的微影與蝕刻技術圖案化遮罩層以形成遮罩2506。接著以合適的蝕刻技術將遮罩2506的圖案轉移至閘極層與介電層，以分別形成虛置閘極2504與下方的虛置閘極介電層2502。虛置閘極2504與虛置閘極介電層2502跨過或覆蓋虛置鰭狀物2300與每一主動鰭狀物如半導體鰭狀物1904A及1904B的個別部分(如通道區)。舉例來說，在形成一個虛置閘極結構時，虛置閘極結構的虛置閘極與虛置閘極介電層可跨過鰭狀物的個別中心部分。虛置閘極2504的長度方向(如圖1的剖面B-B)垂直於鰭狀物的長度方向(如圖1的剖面A-A)。
以圖25為例，虛置閘極介電層2502形成於主動鰭狀物如半導體鰭狀物1904A及1904B與虛置鰭狀物2300上(比如形成於鰭狀物的個別上表面與側壁上)以及淺溝槽隔離區2400上。在其他實施例中，虛置閘極介電層2502的形成方法可為熱氧化鰭狀物的材料，因此形成於鰭狀物上而不形成於淺溝槽隔離區2400上。應理解這些與其他變化仍包含於本發明實施例的範疇中。
圖26至27係鰭狀場效電晶體裝置1800的後續製程的剖視圖，其沿著主動鰭狀物如半導體鰭狀物1904A及1904B之一的長度方向(如圖1所示的剖面A-A)。舉例來說，圖式中的一個虛置閘極結構(如虛置閘極結構2500)位於圖26至28中的主動鰭狀物如半導體鰭狀物1904B上。應理解更多或更少的虛置閘極結構可形成於半導體鰭狀物1904B (以及其他的半導體鰭狀物1904A與虛置鰭狀物2300的每一者)上，此仍屬本發明實施例的範疇。
圖26對應圖17的步驟1718，係含有閘極間隔物2600形成於虛置閘極結構2500周圍(比如沿著虛置閘極結構2500的側壁並接觸虛置閘極結構2500的側壁)的鰭狀場效電晶體裝置1800的剖視圖。圖26的剖視圖沿著主動鰭狀物如半導體鰭狀物1904B的長度方向(如圖1所示的剖面A-A)。
舉例來說，閘極間隔物2600可形成於虛置閘極結構2500的兩側側壁上。雖然圖26 (與後續圖式)所示的例子中，閘極間隔物2600為單一層狀物，但應理解閘極間隔物可具有任何數目的層狀物，其仍屬於本發明實施例的範疇。閘極間隔物2600可為低介電常數的間隔物，且其組成可為合適的介電材料如氧化矽、碳氮氧化矽、或類似物。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法以形成閘極間隔物2600。圖26所示的閘極間隔物2600的形狀與形成方法僅為非限制性的例子，且其他形狀與形成方法亦屬可能。這些與其他變化完全包含於本發明實施例的範疇。
圖27對應圖17的步驟1720，係含有數個(如2個)源極/汲極區2700的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖27的剖視圖沿著主動鰭狀物如半導體鰭狀物1904B的長度方向(如圖1所示的剖面A-A)。
源極/汲極區2700形成於主動鰭狀物如半導體鰭狀物1904B其與虛置閘極結構2500相鄰的凹陷中，比如形成於相鄰的虛置閘極結構2500之間及/或與虛置閘極結構2500相鄰。在一些實施例中，凹陷的形成方法可為採用虛置閘極結構2500作為蝕刻遮罩的非等向蝕刻製程，但亦可採用任何其他合適的蝕刻製程。
源極/汲極區2700的形成方法可為磊晶成長半導體材料於凹陷中，其可採用合適的形成方法如有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。
如圖27所示，磊晶的源極/汲極區2700可具有自主動鰭狀物如半導體鰭狀物1904B的上表面隆起的表面(比如隆起高於主動鰭狀物如半導體鰭狀物1904B的非凹陷部分)且可具有晶面。在一些實施例中，相鄰的鰭狀物的源極/汲極區2700可合併以形成連續的磊晶源極/汲極區(未圖示)。在一些實施例中，相鄰的鰭狀物的源極/汲極區2700不合併在一起，且維持分開的源極/汲極區2700 (未圖示)。在一些實施例中，當最終的鰭狀場效電晶體裝置為n型鰭狀場效電晶體時，源極/汲極區2700可包含碳化矽、磷化矽、摻雜磷的碳化矽、或類似物。在一些實施例中，當最終的鰭狀場效電晶體裝置為p型鰭狀場效電晶體時，源極/汲極區2700可包含矽鍺與p型雜質如硼或銦。
磊晶的源極/汲極區可佈植摻質以形成源極/汲極區2700，接著進行退火製程。佈植製程可包含形成與圖案化遮罩如光阻，以覆蓋鰭狀場效電晶體裝置1800的一些區域，並保護這些區域免於佈植製程。源極/汲極區2700的雜質(如摻質)濃度為約1x10 19cm -3至約1x10 21cm -3。可佈植p型雜質如硼或銦於p型電晶體的源極/汲極區2700中。可佈植n型雜質如磷或砷於n型電晶體的源極/汲極區2700中。在一些實施例中，可在成長時原位摻雜磊晶的源極/汲極區2700。
圖28對應圖17的步驟1722，係含有層間介電層2800的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖28的剖視圖沿著主動鰭狀物如半導體鰭狀物1904B的長度方向(如圖1所示的剖面A-A)。
一些實施例在形成層間介電層2800之前，形成接點蝕刻停止層2802於結構上，如圖28所示。接點蝕刻停止層2802可作為後續蝕刻製程中的蝕刻停止層，且可包含合適材料如氧化矽、氮化矽、氮氧化矽、上述之組合、或類似物，且其形成方法可為合適方法如化學氣相沉積、物理氣相沉積、上述之組合、或類似方法。
接著形成層間介電層2800於接點蝕刻停止層2802與虛置閘極結構2500上。在一些實施例中，層間介電層2800的組成為介電材料如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在形成層間介電層2800之後，可視情況形成介電層2804於層間介電層2800上。介電層2804可作為保護層，以避免或減少層間介電層2800在後續蝕刻製程中的損失。介電層2804的組成可為合適材料如氮化矽、碳氮化矽、或類似物，且其形成方法可為合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在形成介電層2804之後，可進行化學機械研磨製程以達介電層2804所用的齊平上表面。化學機械研磨亦可移除虛置閘極2504上的接點蝕刻停止層2802的部分與遮罩2506 (圖28)。在一些實施例中，平坦化製程之後的介電層2804的上表面可與虛置閘極2504的上表面齊平。
接著可進行閘極後製製程(有時可視作製換閘極製程)，以將虛置閘極結構2500置換成主動閘極結構(有時亦可視作製換閘極結構或主動閘極結構)。在製換虛置閘極結構之前，可將虛置閘極結構位於主動鰭狀物之間的一部分置換成閘極隔離結構，使主動閘極結構分成不同部分以分開電性耦接至主動鰭狀物。圖29A至31顯示鰭狀場效電晶體裝置1800的後續製程的剖視圖，其將詳述於下。
圖29A、29B、及29C對應圖17的步驟1724，各自為切割、截斷、或以其他方式分開虛置閘極結構2500以形成閘極切割溝槽(或開口)2900的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖29A至29C的剖視圖各自沿著鰭狀場效電晶體裝置1800的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面B-B)。具體而言，圖29A及29B所示的多種實施例中，相對於虛置鰭狀物2300沿著虛置閘極結構2500的長度方向的關鍵尺寸CD D，閘極切割溝槽2900具有沿著相同方向的不同關鍵尺寸CD C。圖29C所示的實施例中，閘極切割溝槽2900橫向偏離虛置鰭狀物2300。
為了形成閘極切割溝槽2900，可形成遮罩(未圖示)於虛置閘極結構2500上，以露出虛置閘極結構2500將移除的一部分(比如位於虛置鰭狀物2300上的部分)，接著以蝕刻製程2901 (如圖29A)移除虛置閘極結構2500的部分。應理解的是，可在形成源極/汲極區2700 (如圖17的步驟1720)之前切割虛置閘極結構2500，其仍屬於本發明實施例的範疇。在移除虛置閘極結構2500時，虛置鰭狀物2300的一部分可作為蝕刻停止層，比如虛置鰭狀物2300的第一層2202與第二層2204具有足夠高的蝕刻選擇性，如上所述。
舉例來說，蝕刻製程2901可設置為移除虛置閘極結構2500的部分，以至少部分露出虛置鰭狀物2300的上表面2300" (如虛線所示)。一旦露出上表面2300"，蝕刻製程2901蝕刻第二層2204的速率大於蝕刻第一層2202的速率(因為兩層之間的高蝕刻選擇性)。如此一來，移除第二層2204的上側部分時，第一層2202可維持實質上完整，使虛置鰭狀物2300的上表面具有階狀為主的輪廓，如圖所示。在一些實施例中，第一層2202有時可視作虛置鰭狀物2300的側部，而第二層2204有時可視作虛置鰭狀物2300的中心部分。在蝕刻製程2901之中及/或之後，蝕刻的中心部分如第二層2204的高度低於側部如第一層2202的高度。如此一來，虛置鰭狀物2300的至少一側部可減慢蝕刻製程2901，因至少一側部的高度較高。換言之，虛置鰭狀物2300的側部可限制蝕刻製程2901於虛置鰭狀物2300的中心部分附近，進而限制橫向穿透至虛置閘極結構中的蝕刻程度。如此一來，可避免閘極切割溝槽2900的橫向擴張。
在圖29A所示的實施例中，關鍵尺寸CD C小於關鍵尺寸CD D。在一些例子中，可刻意或無意地使關鍵尺寸CD C大於關鍵尺寸CD D，如圖29B所示。當發生此情況時，關鍵尺寸CD C可包含兩個部分如關鍵尺寸CD I及CD O。關鍵尺寸CD I對應閘極切割溝槽2900的內側部分的關鍵尺寸，其垂直投影近似於對準虛置鰭狀物2300的第二層2204。關鍵尺寸CD O對應閘極切割溝槽2900的外側部分(位於內側部分之外)的關鍵尺寸。CD C可等於CD I+ 2xCD O。由於虛置鰭狀物2300的側部具有較高的高度如上述，有利地限制關鍵尺寸CD O。如此一來，可避免不利地加大關鍵尺寸CD C。在一些其他例子中，閘極切割溝槽2900可能因圖案化製程對不準而偏離虛置鰭狀物2300，如圖29C所示。當此狀況發生時，
關鍵尺寸CD C可包含兩個部分如關鍵尺寸CD I及CD O。關鍵尺寸CD I對應閘極切割溝槽2900的內側部分的關鍵尺寸，其垂直投影近似於對準虛置鰭狀物2300的第二層2204，而關鍵尺寸CD O對應閘極切割溝槽2900的外側部分(在內側部分之外)的關鍵尺寸。CD C可等於CD I+CD O。由於虛置鰭狀物2300的側部具有較高的高度如上述，有利地限制關鍵尺寸CD O。如此一來，可避免不利地加大關鍵尺寸CD C。
蝕刻製程2901可設置為具有至少一些非等向蝕刻特性，以限制不想要的橫向蝕刻。舉例說，蝕刻製程2901可包含電漿蝕刻製程，其可具有一定程度的非等向特性。在此電漿蝕刻製程中(包含自由基電漿蝕刻、遠端電漿蝕刻、或其他合適的電漿蝕刻製程)，可採用氣體源(如氯氣、溴化氫、四氟化碳、氟仿、二氟甲烷、氟化甲烷、六氟-1,3-丁二烯、三氯化硼、六氟化硫、氫氣、三氟化氮、其他合適的氣體源、或上述之組合)與鈍化氣體(如氮氣、氧氣、二氧化碳、二氧化硫、一氧化碳、甲烷、四氯化矽、任何其他合適的鈍化氣體、或上述之組合)。此外，對電漿蝕刻製程而言，氣體源及/或鈍化氣體可由氬氣、氦氣、氖氣、其他合適的稀釋氣體、或上述之組合稀釋，以控制上述蝕刻速率。在非限制性的例子中，蝕刻製程2901採用的源功率可為10瓦至3000瓦，偏功率可為0瓦至3000瓦、壓力可為1 mTorr至5 Torr、且蝕刻氣體流速可為0 sccm至5000 sccm。然而值得注意的是亦可實施上述範圍之外的源功率、偏功率、壓力、與流速。
在另一例中，蝕刻製程2901可包含濕蝕刻製程(可具有特定程度的等向特性)以搭配電漿蝕刻製程。在此濕蝕刻製程中，可採用主要蝕刻化學劑(如氫氟酸、氟氣、其他合適的主要蝕刻化學劑、或上述之組合)、輔助蝕刻化學劑(如硫酸、氯化氫、溴化氫、氨、磷酸、其他合適的輔助蝕刻化學劑、或上述之組合)、以及溶劑(如去離子水、醇類、丙酮、其他合適溶劑、或上述之組合)，以控制上述的蝕刻速率。
圖30A、30B、及30C對應圖17的步驟1726，各自為含有閘極隔離結構3000的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖30A至30C的剖視圖各自沿著虛置閘極結構2500的長度方向(如圖1所示的剖面B-B)。具體而言，分別依據圖29A至29C的閘極切割溝槽2900形成圖30A至30C的閘極隔離結構3000。
將介電材料填入閘極切割溝槽2900，以形成閘極隔離結構3000，因此閘極隔離結構3000可延續閘極切割溝槽2900的輪廓或尺寸。如此一來，閘極隔離結構3000可包含中心部分3000A與一或多個側部3000B。中心部分3000A比側部3000B更延伸至虛置鰭狀物2300中，如圖30A至30C所示。此外，中心部分的至少一下表面接觸虛置鰭狀物2300的上表面2300"，且可延續階狀輪廓。在一些其他實施例中，中心部分的下表面與至少一側部的下表面可接觸上表面2300"，且可延續階狀輪廓。以圖30A及30B為例，中心部分3000A與側部3000B的個別下表面可一起延續虛置鰭狀物2300的階狀輪廓。以圖30C為另一例，中心部分3000A與至少一側部3000B一起延續虛置鰭狀物2300的階狀輪廓。
在多種實施例中，虛置鰭狀物2300的上表面2300"的至少一部分與閘極隔離結構3000的至少一側壁可形成直角。如圖30A所示，上表面2300"的橫向邊緣與閘極隔離結構3000的對應側壁可形成近似90度的角度θ。以圖30C為另一例，上表面2300"的橫向邊緣(或其延伸部分)與閘極隔離結構3000的側壁之一可形成近似90度的角度θ。
在多種實施例中，閘極隔離結構3000亦可具有閘極切割溝槽2900的關鍵尺寸CD C。以圖30A為例，閘極隔離結構3000填入圖29A的閘極切割溝槽2900，且閘極隔離結構3000的關鍵尺寸CD C小於關鍵尺寸CD D。以圖30B為例，閘極隔離結構3000填入圖29B的閘極切割溝槽2900，且閘極隔離結構3000的關鍵尺寸CD C大於關鍵尺寸CD D並具有兩個部分如關鍵尺寸CD I及CD O。關鍵尺寸CD I及CD O可分別對應中心部分3000A與側部3000B的關鍵尺寸。以圖30C為例，閘極隔離結構3000填入圖14C的閘極切割溝槽2900，且閘極隔離結構3000的關鍵尺寸CD C可包含兩個部分如關鍵尺寸CD I及CD O。關鍵尺寸CD I及CD O可分別對應中心部分3000A與側部3000B的關鍵尺寸。在下述內容中，圖30A所示的實施例將作為說明性的例子。
舉例來說，形成閘極隔離結構3000所用的介電材料可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。閘極隔離結構3000的形成方法可為沉積介電材料於閘極切割溝槽2900中，其可採用任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在沉積之後，可進行化學機械研磨以自保留的虛置閘極結構移除任何多餘的介電材料。
雖然圖30A至30C的例子顯示填入閘極切割溝槽2900的閘極隔離結構3000為單一介電部分(其可包含上述的一或多種介電材料)，但應理解閘極隔離結構3000可包含多個部分。舉例來說，每一部分可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。舉例來說，閘極隔離結構3000可包含第一部分(如順應層以襯墊閘極切割溝槽2900)與第二部分(填入閘極切割溝槽2900且第一部分位於閘極切割溝槽與第二部分之間)。在另一例中，閘極隔離結構3000可包含第一部分(填入閘極切割溝槽2900的下側部分)與第二部分(填入閘極切割溝槽2900的上側部分)。
圖31對應圖2的步驟1728，係含有主動閘極結構3100的鰭狀場效電晶體裝置1800在多種製作階段之一的剖視圖。圖31的剖視圖沿著主動閘極結構3100的長度方向(如圖1所示的剖面B-B)。
可將虛置閘極結構2500取代成主動閘極結構3100。如圖所示，主動閘極結構3100可包含兩個部分3100A及3100B，其隔有閘極隔離結構3000與虛置鰭狀物2300。部分3100A可覆蓋主動鰭狀物如半導體鰭狀物1904A，而部分3100B可覆蓋主動鰭狀物如半導體鰭狀物1904B。在形成主動閘極結構3100之後，鰭狀場效電晶體裝置1800可包含數個電晶體。舉例來說，第一主動電晶體採用主動鰭狀物如半導體鰭狀物1904A作為導電通道，並採用部分3100A作為主動閘極結構。第二電晶體採用主動鰭狀物如半導體鰭狀物1904B作為導電通道，並採用部分3100B作為主動閘極結構。
主動閘極結構3100可包含閘極介電層3102、金屬閘極層3104、與一或多個其他層(未圖示以求圖式清楚)。舉例來說，主動閘極結構3100可進一步包含蓋層與黏著層。蓋層可保護下方的功函數層免於氧化。在一些實施例中，蓋層可為含矽層如矽層、氧化矽層、或氮化矽層。黏著層可作為下方層與後續形成於黏著層上的閘極材料(如鎢)之間的黏著層。黏著層的組成可為合適材料如氮化鈦。
閘極介電層3102沉積(如順應性地沉積)於對應的閘極溝槽中，以圍繞(如跨過)一或多個鰭狀物。舉例來說，部分3100A的閘極介電層3102 (有時可視作閘極介電層3102A)沉積於閘極溝槽中，而閘極溝槽的形成方法為移除虛置鰭狀物2300的左側上的虛置閘極結構2500的一部分。閘極介電層3102A可覆蓋主動鰭狀物如半導體鰭狀物1904A的上表面與側壁、虛置鰭狀物2300的側壁之一、以及閘極隔離結構3000的側壁之一。部分3100B的閘極介電層3102 (有時可視作閘極介電層3102B)沉積於閘極溝槽中，而閘極溝槽的形成方法為移除虛置鰭狀物2300的右側上的虛置閘極結構2500的一部分。閘極介電層3102B可覆蓋主動鰭狀物如半導體鰭狀物1904B的上表面與側壁、虛置鰭狀物2300的側壁之另一者、以及閘極隔離結構3000的側壁之另一者。
閘極介電層3102包括氧化矽、氮化矽、或上述之多層。在實施例中，閘極介電層3102包括高介電常數的介電材料。在這些實施例中，閘極介電層3102的介電常數可大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層的形成方法可包含分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。舉例來說，閘極介電層3102的厚度可介於約8 Å至約20 Å之間。
金屬閘極層3104形成於閘極介電層3102上。部分3100A的金屬閘極層3104 (有時可視作金屬閘極層3104A)沉積於閘極介電層3102A上的閘極溝槽中，而部分3100B的金屬閘極層3104 (有時可視作金屬閘極層3104B)沉積於閘極介電層3102B上的閘極溝槽中。在一些實施例中，金屬閘極層3104可為p型功函數層、n型功函數層、上述之多層、或上述之組合。綜上所述，金屬閘極層3104有時可視作功函數層。舉例來說，金屬閘極層3104可為n型功函數層。在此處所述的內容中，功函數層亦可視作功函數金屬。p型裝置所用的閘極結構中包含的p型功函數金屬的例子，可包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、氮化鎢、其他合適的p型功函數材料、或上述之組合。n型裝置所用的閘極結構中包含的n型功函數金屬的例子，可包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。
功函數值與功函數層的材料組成相關，因此可選擇功函數層的材料以調整其功函數值，以達欲形成的裝置其目標臨界電壓。功函數層的沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、及/或其他合適製程。舉例來說，p型功函數層的厚度可介於約8 Å至約15 Å之間，且n型功函數層的厚度可介於約15 Å至約30 Å之間。
值得注意的是，圖31所示的主動閘極結構3100其形成方法，依據圖30A中形成的閘極隔離結構3000。當閘極隔離結構3000的形成方法不同，主動閘極結構3100可具有不同輪廓。舉例來說，當閘極隔離結構3000的關鍵尺寸大於對應的虛置鰭狀物2300的關鍵尺寸時(如圖30B)，閘極介電層3102的一部分與金屬閘極層3104的一部分(視情況，端視閘極介電層3102的厚度而定)可位於每一側部3000B之下。若閘極介電層3102的厚度大於或等於關鍵尺寸CD O，則任何側部3000B之下不存在金屬閘極層3104。若閘極介電層3102的厚度小於關鍵尺寸CD O，則每一側部3000B之下可存在金屬閘極層3104的部分(如金屬閘極層3104A及3104B的一部分)。在圖30C所示的另一例中，閘極介電層3102的一部分與金屬閘極層3104的一部分(視情況，端視閘極介電層3102的厚度而定)可位於側部3000B之下。若閘極介電層3102的厚度大於或等於關鍵尺寸CD O，則側部3000B之下不存在金屬閘極層3104。若閘極介電層3102的厚度小於關鍵尺寸CD O，則金屬閘極層3104 (如金屬閘極層3104B的一部分)可存在於側部3000B之下。
本發明一實施例揭露半導體裝置。半導體裝置包括第一半導體鰭狀物與第二半導體鰭狀物沿著第一方向延伸。半導體裝置包括介電鰭狀物沿著第一方向延伸且位於第一半導體鰭狀物與第二半導體鰭狀物之間。半導體裝置包括閘極隔離結構垂直地位於介電鰭狀物上。半導體裝置包括金屬閘極層沿著第二方向延伸，且第二方向垂直於第一方向，其中金屬閘極層包括第一部分跨過第一半導體鰭狀物以及第二部分跨過第二半導體鰭狀物。閘極隔離結構具有中心部分與一或多個側部。中心部分朝介電鰭狀物延伸的距離大於一或多個側部的至少一者朝介電鰭狀物延伸的距離。
在一些實施例中，閘極隔離結構使金屬閘極層的第一部分與第二部分彼此分開。
在一些實施例中，中心部分與一或多個側部的個別下表面一起形成v形輪廓。
在一些實施例中，中心部分與一或多個側部的個別下表面一起形成階狀輪廓。
在一些實施例中，閘極隔離結構的至少中心部分的下表面接觸介電鰭狀物的上表面的一部分。
在一些實施例中，半導體裝置更包括閘極介電層位於第一半導體鰭狀物及第二半導體鰭狀物的每一者與金屬閘極層之間。
在一些實施例中，閘極介電層沿著(i)介電鰭狀物的上表面的一部分、(ii)第一半導體鰭狀物與第二半導體鰭狀物的每一者的上表面與側壁、以及(iii)閘極隔離結構的側壁延伸。
在一些實施例中，介電鰭狀物的上表面的部分與閘極隔離結構的每一側壁形成銳角。
在一些實施例中，介電鰭狀物的上表面的部分與閘極隔離結構的每一側壁形成直角。
在一些實施例中，介電鰭狀物包括中心部分與一或多個側部以分別垂直對準閘極隔離結構的中心部分與一或多個側部，且其中介電鰭狀物的中心部分與一或多個側部具有個別的不同蝕刻速率。
本發明另一實施例揭露半導體裝置。半導體裝置包括第一電晶體形成於基板上且包括：第一導電通道；以及金屬閘極層的第一部分位於第一導電通道上。半導體裝置包括第二電晶體形成於基板上且包括：第二導電通道；以及金屬閘極層的第二部分位於第二導電通道上。半導體裝置包括虛置通道位於第一導電通道與第二導電通道之間。半導體裝置包括閘極隔離結構垂直地位於虛置通道上。閘極隔離結構使金屬閘極層的第一部分與第二部分彼此分開，且包括中心部分與一或多個側部。中心部分朝著介電鰭狀物延伸的距離大於一或多個側部的至少一者朝著介電鰭狀物延伸的距離。
在一些實施例中，中心部分與一或多個側部的個別下表面一起形成v形輪廓。
在一些實施例中，中心部分與一或多個側部的個別下表面一起形成階狀輪廓。
在一些實施例中，至少中心部分的下表面接觸介電鰭狀物的上表面的一部分。
在一些實施例中，介電鰭狀物的上表面的其餘部分與閘極隔離結構的每一側壁形成銳角。
在一些實施例中，介電鰭狀物的上表面的其餘部分與閘極隔離結構的每一側壁形成直角。
本發明又一實施例揭露半導體裝置的製作方法。方法包括形成第一半導體鰭狀物與第二半導體鰭狀物，其沿著第一方向延伸於基板上。方法包括形成介電鰭狀物，其亦沿著第一方向延伸，其中介電鰭狀物位於第一半導體鰭狀物與第二半導體鰭狀物之間。介電鰭狀物具有中心部分與側部。方法包括蝕刻介電鰭狀物，使中心部分比每一側部低。方法包括形成閘極隔離結構以耦接至介電鰭狀物。閘極隔離結構沿著第二方向分離金屬閘極層成第一部分與第二部分，第二方向垂直於第一方向，且第一部分與第二部分分別跨過第一半導體鰭狀物與第二半導體鰭狀物。
在一些實施例中，方法更包括：在蝕刻介電鰭狀物之後，形成虛置閘極層以跨過第一半導體鰭狀物與第二半導體鰭狀物，其中虛置閘極層沿著第二方向延伸；蝕刻虛置閘極層以形成凹陷，其朝著介電鰭狀物的至少中心部分延伸；以及將介電材料填入凹陷，以形成閘極隔離結構。
在一些實施例中，方法更包括在蝕刻介電鰭狀物之前，形成虛置閘極層以跨過第一半導體鰭狀物與第二半導體鰭狀物，其中虛置閘極層沿著第二方向延伸；蝕刻虛置閘極層以形成凹陷，其朝著介電鰭狀物的至少中心部分延伸，並蝕刻介電鰭狀物使中心部分低於每一側部；以及將介電材料填入凹陷，以形成閘極隔離結構。
在一些實施例中，介電鰭狀物的中心部分與側部具有個別的不同蝕刻速率。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
θ:角度 A-A,B-B:剖面 CD C,CD D,CD I,CD O:關鍵尺寸 D:距離 100,300,1800:鰭狀場效電晶體裝置 102,302,1802:基板 104:鰭狀物 106,900,2400:隔離區 108,1602,1602A,1602B,3102,3102A,3102B:閘極介電層 110:閘極 112D:汲極區 112S:源極區 200,1700:方法 202,204,206,208,210,212,214,216,218,220,222,224, 226,228,1702,1704,1706, 1708,1710,1712,1714,1716,1718, 1720,1722,1724,1726,1728:步驟 302',700',900',1802',2300",2400':上表面 404A,404B,1904A,1904B:半導體鰭狀物 406,1906:墊氧化物層 408,1908:墊氮化物層 410,1910:圖案化的遮罩 411,1911:溝槽 500,2000:隔離介電層 600,2100:虛置鰭狀物溝槽 600',700",2100',2300':下表面 700,2300:虛置鰭狀物 700A,1500A,3000A:中心部分 700B,1500B,3000B:側部 700'-1,700'-2,700'-3,700'-4,700'-5,700'-6:邊緣 801,1401,2901:蝕刻製程 1000,2500:虛置閘極結構 1002,2502:虛置閘極介電層 1004,2504:虛置閘極 1006,2506:遮罩 1100,2600:閘極間隔物 1200,2700:源極/汲極區 1300,2800:層間介電層 1302,2802:接點蝕刻停止層 1304,2804:介電層 1400,2900:閘極切割溝槽 1500,3000:閘極隔離結構 1600,3100:主動閘極結構 1600A,1600B,3100A,3100B:部分 1604,1604A,1604B,3104,3104A,3104B:金屬閘極層 2202:第一層 2204:第二層
圖1係一些實施例中，鰭狀場效電晶體裝置的透視圖。 圖2係一些實施例中，製造非平面電晶體裝置的方法的流程圖。 圖3、4、5、6、7、8A、8B、8C、9、10、11、12、13、14A、14B、14C、15A、15B、15C、及16係一些實施例中，由圖2的方法所製造的鰭狀場效電晶體裝置(或其部分)於多種製作階段的剖視圖。 圖17係一些實施例中，製造非平面電晶體裝置的另一方法的流程圖。 圖18、19、20、21、22、23、24、25、26、27、28、29A、29B、29C、30A、30B、30C、及31係一些實施例中，由圖17的方法所製造的鰭狀場效電晶體裝置(或其部分)於多種製作階段的剖視圖。
θ:角度
CDC,CDD:關鍵尺寸
300:鰭狀場效電晶體裝置
302:基板
404A,404B:半導體鰭狀物
700:虛置鰭狀物
700':上表面
700":下表面
900:隔離區
1000:虛置閘極結構
1002:虛置閘極介電層
1400:閘極切割溝槽
1500:閘極隔離結構
1500A:中心部分
1500B:側部

Claims (1)

  1. 一種半導體裝置，包括： 一第一半導體鰭狀物與一第二半導體鰭狀物，沿著一第一方向延伸； 一介電鰭狀物，沿著該第一方向延伸且位於該第一半導體鰭狀物與該第二半導體鰭狀物之間； 一閘極隔離結構，垂直地位於該介電鰭狀物上；以及 一金屬閘極層，沿著一第二方向延伸，且該第二方向垂直於該第一方向，其中該金屬閘極層包括一第一部分跨過該第一半導體鰭狀物以及一第二部分跨過該第二半導體鰭狀物； 其中該閘極隔離結構具有一中心部分與一或多個側部，且其中該中心部分朝該介電鰭狀物延伸的距離大於該或該些側部的至少一者朝該介電鰭狀物延伸的距離。
TW111111782A 2021-06-23 2022-03-29 半導體裝置 TW202301682A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/355,418 US11715736B2 (en) 2021-06-23 2021-06-23 Semiconductor devices with gate isolation structures and methods of manufacturing thereof
US17/355,418 2021-06-23

Publications (1)

Publication Number Publication Date
TW202301682A true TW202301682A (zh) 2023-01-01

Family

ID=83698869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111111782A TW202301682A (zh) 2021-06-23 2022-03-29 半導體裝置

Country Status (3)

Country Link
US (2) US11715736B2 (zh)
CN (1) CN115249739A (zh)
TW (1) TW202301682A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102553251B1 (ko) * 2018-04-06 2023-07-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102601000B1 (ko) * 2018-09-11 2023-11-13 삼성전자주식회사 반도체 장치 및 제조방법
US10770571B2 (en) * 2018-09-19 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET with dummy fins and methods of making the same
US11011626B2 (en) * 2019-05-07 2021-05-18 International Business Machines Corporation Fin field-effect transistor with reduced parasitic capacitance and reduced variability

Also Published As

Publication number Publication date
US20230343783A1 (en) 2023-10-26
US20220415886A1 (en) 2022-12-29
US11715736B2 (en) 2023-08-01
CN115249739A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
US20220359206A1 (en) Cut metal gate refill with void
US12107013B2 (en) Semiconductor devices and methods of manufacturing thereof
TW202209415A (zh) 半導體裝置與其形成方法
TWI777530B (zh) 半導體裝置與其形成方法
US20240321891A1 (en) Semiconductor devices and methods of manufacturing thereof
US11749681B2 (en) Fin field-effect transistor and method of forming the same
US20220310819A1 (en) Semiconductor devices and methods of manufacturing thereof
US20230061815A1 (en) Semiconductor devices and methods of manufacturing thereof
US11563105B2 (en) Semiconductor devices and methods of manufacturing thereof
TW202310162A (zh) 半導體裝置的製造方法
TW202226533A (zh) 半導體裝置
TWI792269B (zh) 半導體裝置與其製作方法
TW202301682A (zh) 半導體裝置
KR20200036698A (ko) 반도체 ＦｉｎＦＥＴ 디바이스 및 방법
TWI787817B (zh) 半導體元件的製造方法
US11842929B2 (en) Semiconductor devices and methods of manufacturing thereof
US20230369334A1 (en) Fin field-effect transistor and method of forming the same
US20230197521A1 (en) Semiconductor devices and methods of manufacturing thereof
TW202301480A (zh) 半導體裝置的製造方法
US20230122981A1 (en) Gapfill Structure and Manufacturing Methods Thereof
US20230063039A1 (en) Semiconductor devices and methods of manufacturing thereof
TW202303980A (zh) 半導體裝置
TW202310421A (zh) 半導體裝置
TW202245135A (zh) 半導體裝置
TW202236678A (zh) 半導體裝置