TW202310162A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW202310162A
TW202310162A TW111116943A TW111116943A TW202310162A TW 202310162 A TW202310162 A TW 202310162A TW 111116943 A TW111116943 A TW 111116943A TW 111116943 A TW111116943 A TW 111116943A TW 202310162 A TW202310162 A TW 202310162A
Authority
TW
Taiwan
Prior art keywords
layer
gate
layers
semiconductor layer
semiconductor
Prior art date
Application number
TW111116943A
Other languages
English (en)
Inventor
林士堯
李筱雯
林志翰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310162A publication Critical patent/TW202310162A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導體裝置的製造方法包括形成鰭狀結構，其沿著第一方向延伸並包括彼此交錯堆疊的多個犧牲層與多個通道層。方法包括形成虛置閘極結構於鰭狀結構上，而虛置閘極結構沿著第二方向延伸，且第二方向垂直於第一方向。方法包括沿著虛置閘極結構的個別上側側壁部分形成閘極間隔物，以定義閘極間隔物的下表面與最頂部的通道層的上表面之間的第一距離。第一距離為0或類似於分隔相鄰的通道層的第二距離。

Description

半導體裝置的製造方法
本發明實施例一般關於半導體裝置，更特別關於製造非平面電晶體裝置的方法。
由於多種電子構件(如電晶體、二極體、電阻、電容器、或類似物)的積體密度持續改善，半導體產業已經歷快速成長。積體密度的主要改善來自於重複縮小最小結構尺寸，使更多構件得以整合至給定面積中。
本發明一實施例揭露半導體裝置的製造方法。方法包括形成鰭狀結構，其沿著第一方向延伸並包括彼此交錯堆疊的多個犧牲層與多個通道層。方法包括形成虛置閘極結構於鰭狀結構上，虛置閘極結構沿著第二方向延伸，且第二方向垂直於第一方向。方法包括沿著虛置閘極結構的個別上側側壁部分形成閘極間隔物，以定義閘極間隔物的下表面與最頂部的通道層的上表面之間的第一距離。第一距離為0或類似於分隔相鄰的通道層的第二距離。
本發明另一實施例揭露半導體裝置的製造方法。方法包括形成鰭狀結構，其沿著第一方向延伸並包括彼此交錯堆疊的多個犧牲層與多個通道層。方法包括形成閘極間隔物，其沿著虛置閘極結構的圖案化的上側層的側壁延伸。上側層沿著沿著第二方向延伸，且第二方向垂直於第一方向。閘極間隔物接觸最頂部的通道層或與最頂部的通道層分開。
本發明又一實施例揭露半導體裝置。半導體裝置包括多個通道層，位於基板上。通道層沿著第一方向橫向延伸並彼此垂直分開。半導體裝置包括閘極結構，沿著第二方向延伸並包覆每一通道層，且第二方向垂直於第一方向。半導體裝置包括閘極間隔物，沿著閘極結構的上側側壁延伸。半導體裝置包括內側間隔物，位於閘極間隔物之下與相鄰的通道層之間。閘極間隔物接觸最頂部的通道層或與最頂部的通道層隔有內側間隔物的一部分。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
一般而言，虛置閘極結構可取代為置換閘極結構(如金屬閘極結構或其他主動閘極結構)，因此形成的主動閘極結構可延續虛置閘極結構的尺寸與輪廓。然而現有技術在形成主動閘極結構時面臨多種問題。舉例來說，與相鄰的半導體層之間的犧牲層各自的厚度相較，虛置閘極結構的較厚部分通常位於數個半導體通道層其最頂部的一者上。通常同時蝕刻虛置閘極結構的此部分與犧牲層各自的末端部分，以形成內側間隔物。由於尺寸差異，上述兩種部份的蝕刻速率通常不同。如此一來，虛置閘極結構的橫向蝕刻量較多，其縮短之後形成的主動閘極結構的尺寸(比如位於最頂部的通道層之上與延伸於源極/汲極結構之間的主動閘極結構的一部分的長度)。這可能不利地影響主動閘極結構的閘極控制。
本發明實施例的內容關於形成全繞式閘極場效電晶體裝置，更特別關於形成全繞式閘極場效電晶體裝置的置換閘極。舉例來說，本發明多種實施例的方法在將最頂部的通道層上的中間結構置換為內側間隔物及/或主動閘極結構之前，可精準控制中間結構的尺寸(如厚度)。中間結構可包括虛置閘極結構的一部分、硬遮罩層、或其他結構，其與通道層之間的犧牲層具有類似的蝕刻特性(如蝕刻速率)。在多種實施例中，上述尺寸可控制為近似0至犧牲層各自的厚度。如此一來，在形成內側間隔物之前，中間結構與犧牲層的個別橫向蝕刻量可精準控制到近似相同，以避免現有技術中的問題。
圖1顯示多種實施例中，全繞式閘極場效電晶體裝置300的透視圖。全繞式閘極場效電晶體裝置100包括基板102與數個半導體層104 (比如奈米片、奈米線、或其他奈米結構)位於基板102上。半導體層104彼此垂直分開，其可一起作為全繞式閘極場效電晶體裝置100的導電通道。隔離區106可形成於基板102的凸起部分的兩側上，而半導體層104位於凸起部分上。閘極結構108包覆每一半導體層104 (比如每一半導體層104的所有周長)。間隔物109沿著閘極結構108各自的側壁延伸。源極/汲極結構(如圖1所示的源極/汲極結構)位於閘極結構108的兩側上，而間隔物109位於其間。層間介電層112位於源極/汲極結構110上。
圖1所示的全繞式閘極場效電晶體裝置已簡化，因此應理解完成的全繞式閘極場效電晶體裝置的一或多個結構未圖示於圖1。舉例來說，圖1未顯示位於閘極結構108的另一側的其他源極/汲極結構(相對於源極/汲極結構110)，以及其他源極/汲極結構上的層間介電層。此外，圖1提供後續圖式所用的數個參考剖面。如圖所示，剖面A-A沿著閘極結構的縱軸，剖面B-B平行於剖面A-A且沿著間隔物109的縱軸，剖面C-C沿著半導體層104的縱軸且在源極/汲極結構之間的電流方向中，且剖面D-D平行於剖面C-C並偏離半導體層104。後續圖式將依據這些參考剖面以求圖式清楚。
圖2係本發明一或多個實施例中，形成非平面電晶體裝置的方法200的流程圖。舉例來說，可採用方法200的至少一些步驟形成鰭狀場效電晶體裝置、全繞式閘極場效電晶體裝置(如全繞式閘極場效電晶體裝置100)、奈米片電晶體裝置、奈米線電晶體裝置、垂直電晶體裝置、或類似物。值得注意的是，方法200僅用於舉例而非侷限本發明實施例。綜上所述，應理解在圖2的方法之前、之中、與之後提供額外步驟，且一些步驟僅簡述於此。在一些實施例中，方法200的步驟可分別與全繞式閘極場效電晶體裝置於圖3、4、5、6、7、8、9、10、11、12A、12B、13A、13B、14A、14B、15A、15B、16A、16B、17A、17B、18A、18B、19A、19B、20A、20B、21A、21B、21C、21D、22A、22B、22C、22D、23A、23B、23C、23D、24A、24B、24C、及24D所示的多種製作階段的剖視圖相關，其將詳述於下。
簡言之，方法200一開始的步驟202提供基板。方法200的步驟204接著形成鰭狀結構，其包括數個第一半導體層與數個第二半導體層。方法200的步驟206接著形成隔離結構。方法200的步驟208接著沉積虛置閘極的順應性層於無硬遮罩層的鰭狀結構上，或者步驟210接著沉積虛置閘極的毯覆性層於具有硬遮罩層的鰭狀結構上。在步驟210之後，方法200的步驟212接著移除硬遮罩層，而步驟214接著進一步沉積虛置閘極的毯覆性層。在步驟208、210、或214之後，方法200的步驟216形成虛置閘極結構與閘極間隔物。方法200的步驟218接著形成內側間隔物與主動閘極結構。
如上所述，圖3、4、5、6、7、8、9、10、11、12A、12B、13A、13B、14A、14B、15A、15B、16A、16B、17A、17B、18A、18B、19A、19B、20A、20B、21A、21B、21C、21D、22A、22B、22C、22D、23A、23B、23C、23D、24A、24B、24C、及24D各自顯示全繞式閘極場效電晶體裝置300的一部分於圖2的方法200之多種製作階段的剖視圖。全繞式閘極場效電晶體裝置300與圖1所示的全繞式閘極場效電晶體裝置100類似，茶別在於不顯示特定的結構或區域以簡化圖式。舉例來說，全繞式閘極場效電晶體裝置300的下述圖式不含源極/汲極結構(如圖1的源極/汲極結構110)。應理解全繞式閘極場效電晶體裝置300可進一步包括數個其他裝置(未圖示於下述圖式)如電感、熔絲、電容器、線圈、或類似物，其仍屬於本發明實施例的範疇。
圖3對應圖2的步驟202，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括半導體基板302。圖3的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。
半導體基板302可為基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p型摻質或n型摻質)或未摻雜。半導體基板302可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板可包括半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。可提供絕緣層於基板上，通常為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，半導體基板302可包括矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
圖4對應圖2的步驟204，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括數個第一半導體層410與數個第二半導體層420形成於半導體基板302上。圖4的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。
如圖所示，第一半導體層410與第二半導體層420彼此交錯以形成堆疊。舉例來說，第二半導體層420的一者位於第一半導體層410的一者上，而第一半導體層410的另一者位於第二半導體層420的一者上，以此類推。堆疊可包括任意數目的交錯的第一半導體層410與第二半導體層420。以圖4為例，堆疊包括交錯的三個第一半導體層410與三個第二半導體層420，且最頂部的半導體層為第二半導體層420。應理解全繞式閘極場效電晶體裝置300可包括任何數目的第一半導體層與任何數目的第二半導體層，且最頂部的半導體層可為第一半導體層或第二半導體層，其仍屬於本發明實施例的範疇。
第一半導體層410與第二半導體層420可具有個別的不同厚度。此外，第一半導體層410的厚度可彼此不同。第二半導體層420的厚度可彼此不同。第一半導體層410與第二半導體層420各自的厚度可為幾奈米至幾十奈米。堆疊的第一層可比其他的第一半導體層410與第二半導體層420厚。在一實施例中，第一半導體層410各自的厚度可為約5 nm至約20 nm，且第二半導體層420各自的厚度可為約5 nm至約20 nm。
兩種第一半導體層410與第二半導體層420可具有不同組成。在多種實施例中，兩種第一半導體層410與第二半導體層420的組成之間可提供不同的氧化速率及/或不同的蝕刻選擇性。在一實施例中，第一半導體層410包括矽鍺，而第二半導體層420包括矽。在一實施例中，第二半導體層420各自為矽，且可未摻雜或實質上無摻質(比如外加摻質濃度為約0 cm -3至約1x10 17cm -3)，即在形成第二半導體層420如矽時不刻意進行摻雜。
在多種實施例中，可刻意摻雜第二半導體層420。舉例來說，當全繞式閘極場效電晶體裝置300設置為n型電晶體(且在增進模式中操作)，第二半導體層420可各自為矽且摻雜p型摻質如硼、鋁、銦、或鎵。當全繞式閘極場效電晶體裝置300設置為p型電晶體(且在增進模式中操作)，第二半導體層420可各自為矽且摻雜n型摻質如磷、砷、或銻。在另一例中，當全繞式閘極場效電晶體裝置300設置為n型電晶體(且在空乏模式中操作)，第二半導體層420可各自為矽且改為摻雜n型摻質。當全繞式閘極場效電晶體裝置300設置為p型電晶體(且在空乏模式中操作)，第二半導體層420可各自為矽且改為摻雜p型摻質。在一些實施例中，第一半導體層410各自為矽鍺，其包括小於50莫耳%的鍺。舉例來說，矽鍺的第一半導體層410可包括約15莫耳%至35莫耳%的鍺。此外，第一半導體層410可包括不同組成，且第二半導體層420可包括不同組成。
第一半導體層410與第二半導體層420的任一者可包括其他材料，比如半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。第一半導體層410與第二半導體層420的材料選擇，可提供不同氧化速率及/或蝕刻速率。
可自半導體基板302磊晶成長第一半導體層410與第二半導體層420。舉例來說，第一半導體層410與第二半導體層420各自的成長方法可為分子束磊晶製程、化學氣相沉積製程如有基金屬化學氣相沉積製程、及/或其他合適的磊晶成長製程。在磊晶成長時，半導體基板302的結晶結構可向上延伸，造成第一半導體層410與第二半導體層420可與半導體基板302具有相同的結晶取向。
一旦成長第一半導體層410與第二半導體層420 於半導體基板302上(如堆疊)，可圖案化堆疊以形成一或多個鰭狀結構(如圖4所示的鰭狀結構401)。鰭狀結構各自沿著橫向方向延伸，且可包括圖案化的彼此交錯的第一半導體層410與第二半導體層420的堆疊。鰭狀結構401的形成方法可為圖案化第一半導體層410與第二半導體層420的堆疊與半導體基板302，且圖案化方法可採用光微影與蝕刻技術。
舉例來說，可形成遮罩層(可包括多個層狀物，比如墊氧化物層與上方的硬遮罩層430)於最頂部的半導體層(如圖4中的第二半導體層420)上。舉例來說，墊氧化物層可為含氧化矽的薄層，其形成方法可採用熱氧化製程。墊氧化物層可作為最頂部的第二半導體層420與硬遮罩層430之間的黏著層。在一些實施例中，硬遮罩層430可包括氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合。在一些其他實施例中，硬遮罩層430包括的材料可與第一半導體層410或第二半導體層420的材料類似，比如矽鍺、矽、或類似物，其中鍺的莫耳比例可與第一半導體層410的鍺莫耳比例不同或類似。舉例來說，在圖案化堆疊之前，可形成硬遮罩層430於堆疊上，且形成方法可採用低壓化學氣相沉積或電漿輔助化學氣相沉積。
可採用光微影技術圖案化遮罩層。一般而言，光微影技術沉積、照射(曝光)、與顯影光阻材料(未圖示)以移除光阻材料的一部分。保留的光阻材料可保護下方材料(如此例中的遮罩層)免於後續的製程步驟如蝕刻。舉例來說，光阻材料可用於圖案化墊氧化物層與墊氮化物層，以形成圖案化的遮罩。
圖案化的遮罩之後可用於圖案化第一半導體層410、第二半導體層420、與半導體基板302的露出部分，以形成一或多個鰭狀結構410，進而定義溝槽(或開口)於相鄰的鰭狀結構之間。形成多個鰭狀結構時，此溝槽可位於任何相鄰的鰭狀結構之間。在一些實施例中，鰭狀結構401的形成方法可為蝕刻溝槽於第一半導體層410、第二半導體層420、與半導體基板302中，且蝕刻方法可採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。在一些實施例中，溝槽可為彼此平行且彼此緊密排列的帶狀物(在上視圖中)。在一些實施例中，溝槽可連續地圍繞鰭狀結構401。
圖5對應圖2的步驟206，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括一或多個隔離結構502。圖5的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。
隔離結構502可包括多個部分，且可形成於相鄰的鰭狀結構之間或單一的鰭狀結構附近。隔離結構502的組成可為絕緣材料，且可使相鄰的鰭狀結構彼此電性隔離。絕緣材料可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化材料使其轉變成另一材料如氧化物)、類似製程、或上述之組合。亦可採用其他絕緣材料及/或其他形成製程。在一例中，絕緣材料為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料，即可進行退火製程。平坦化製程如化學機械研磨製程可移除任何多餘的絕緣材料，並形成絕緣材料的上表面與定義鰭狀結構401的圖案化遮罩(未圖示)的上表面。在多種實施例中，可由平坦化製程移除圖案化的遮罩(如硬遮罩層430或其部分)。
接著使絕緣材料凹陷以形成隔離結構502 (有時可視作淺溝槽隔離結構)，如圖5所示。隔離結構502凹陷，使鰭狀結構401自相鄰的隔離結構502的部分之間凸起。隔離結構(如淺溝槽隔離結構)502的上表面可為平坦表面(如圖示)、凸出表面、凹入表面(如碟化)、或上述之組合。可由合適蝕刻使隔離結構502的上表面平坦、凸出、及/或凹入。使隔離結構502凹陷的方法可採用可接受的蝕刻製程，比如對隔離結構502的材料具有選擇性的蝕刻製程。舉例來說，可進行乾蝕刻或採用稀氫氟酸的濕蝕刻，使隔離結構502凹陷。
圖6對應圖2的步驟208，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括虛置閘極的毯覆性層602。圖7對應圖2的步驟206之後的步驟210，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其替代地或額外地包括虛置閘極的毯覆性層702。圖6及7的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。
如圖6所示，形成毯覆性層602於鰭狀結構401與隔離結構502上，而無硬遮罩層430 (圖5)位於鰭狀結構401與毯覆性層602之間。如圖7所示，形成毯覆性層702於鰭狀結構401與隔離結構502上，而硬遮罩層430位於鰭狀結構401與毯覆性層702之間。雖然圖6及7所示的實施例中的毯覆性層602及702為單層，應理解毯覆性層602及702可各自包括彼此堆疊的數個層狀物，此仍屬本發明實施例的範疇。在一些實施例中，毯覆性層602及702可各自包括一或多個矽為主或矽鍺為主的材料，其可與第一半導體層410的材料如矽鍺類似(或與第一半導體層410的材料具有類似的蝕刻速率)。毯覆性層602及702的沉積方法可為化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、可流動的化學氣相沉積、或上述之組合。
之後可圖案化毯覆性層602及702以形成虛置閘極結構，其橫向延伸方向垂直於鰭狀結構401的橫向延伸方向。如此一來，虛置閘極結構可跨過鰭狀結構401的一部分，比如覆蓋鰭狀結構的上表面並沿著鰭狀結構的側壁延伸。在移除第一半導體層410的同時或之後，可將虛置閘極結構置換成主動(如金屬)閘極結構，使主動閘極結構可包覆每一第二半導體層，如下詳述。綜上所述，第一半導體層410與第二半導體層420有時可分別視作犧牲層與通道層。
在一些實施例中，方法200的步驟210之後可進行步驟212，即在形成毯覆性層702之後移除硬遮罩層430。圖8及9各自對應此步驟212，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖。圖8及9的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。
如圖8所示，在沉積毯覆性層702之後，可平坦化(如化學機械研磨)毯覆性層702以露出硬遮罩層430 (如虛線所示)。一旦露出硬遮罩層430，可由類似的蝕刻速率使硬遮罩層430與毯覆性層702凹陷，進而移除硬遮罩層430並保留毯覆性層702的一部分。在多種實施例中，可在形成硬遮罩層430與毯覆性層702時，控制硬遮罩層430與毯覆性層702的材料組成(比如鍺莫耳比例、結晶形式、或類似物)使其彼此不同，以達蝕刻速率不同的效果。如此一來，在移除硬遮罩層430的凹陷步驟之後，最頂部的第二半導體層420的上表面可與毯覆性層702的保留部分的上表面共平面，如圖8所示。
如圖9所示，在沉積毯覆性層702之後，可平坦化(如化學機械研磨)毯覆性層702以露出硬遮罩層430 (如虛線所示)。一旦露出硬遮罩層430，使硬遮罩層430與毯覆性層702凹陷的蝕刻速率不同，以移除硬遮罩層430而保留毯覆性層702的一部分。在多種實施例中，可在形成硬遮罩層430與毯覆性層702時，控制硬遮罩層430與毯覆性層702的材料組成(比如鍺莫耳比例、結晶形式、或類似物)使其彼此不同，以達蝕刻速率不同的效果。舉例來說，硬遮罩層430的材料組成的蝕刻速率，可大於毯覆性層702的材料組成的蝕刻速率。如此一來，在移除硬遮罩層430的凹陷步驟之後，最頂部的第二半導體層420的上表面可自毯覆性層702的保留部分的上表面凹陷，如圖9所示。凹陷的上表面的關鍵尺寸CD 4可介於約5 Å至約200 Å之間。
凹陷步驟可設置為具有至少一些非等向蝕刻特性。舉例來說，凹陷步驟可包括電漿蝕刻製程，其可具有一定程度的非等向特性。在此電漿蝕刻製程中(包括自由基電漿蝕刻、遠端電漿蝕刻、或其他合適的電漿蝕刻製程)，可採用氣體源(如氯氣、溴化氫、四氟化碳、氟仿、二氟甲烷、氟化甲烷、六氟-1,3-丁二烯、三氯化硼、六氟化硫、氫氣、三氟化氮、其他合適的氣體源、或上述之組合)搭配鈍化氣體(如氮氣、氧氣、二氧化碳、二氧化硫、一氧化碳、甲烷、四氯化矽、其他合適的鈍化氣體、或上述之組合)。此外，對凹陷步驟而言，可由稀釋氣體如氬氣、氦氣、氖氣、其他合適的稀釋氣體、或上述之組合稀釋氣體源及/或鈍化氣體，以控制上述蝕刻速率。在非限制性的例子中，凹陷步驟中採用的源功率可為10瓦至3000瓦，偏功率可為0瓦至3000瓦，壓力可為1 mTorr至5 Torr，且蝕刻氣體流速可為0 sccm至5000 sccm。然而值得注意的是亦可實施上述範圍之外的源功率、偏功率、壓力、與流速。
在另一例中，凹陷步驟可包括濕蝕刻製程(其可具有一定程度的等向特性)搭配電漿蝕刻製程。在此濕蝕刻製程中，可採用主要蝕刻化學劑(比如氫氟酸、氟氣、其他合適的主要蝕刻劑、或上述之組合)搭配輔助蝕刻化學劑(比如硫酸、氯化氫、溴化氫、氨、磷酸、其他合適的輔助蝕刻化學劑、或上述之組合)與溶劑(比如去離子水、醇類、丙酮、其他合適溶劑、或上述之組合)。
在一些實施例中，方法200的步驟212之後可進行步驟214，以沉積額外的虛置閘極的毯覆性層。圖10及11各自對應步驟214，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖。圖10及11的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。
在圖10中，全繞式閘極場效電晶體裝置300包括其他毯覆性層1002形成於圖8所示的第二半導體層420與保留的毯覆性層702上。綜上所述，毯覆性層1002可延續圖8所示的尺寸與輪廓，比如毯覆性層1002可接觸最頂部的第二半導體層420 (其與保留的毯覆性層702具有共平面的表面)。在圖11中，全繞式閘極場效電晶體裝置300包括其他毯覆性層1102形成於圖9所示的第二半導體層420與保留的毯覆性層702上。綜上所述，毯覆性層1102可延續圖9所示的尺寸與輪廓，比如毯覆性層1102具有凸起部分以接觸最頂部的第二半導體層420，以及凹陷部分以接觸保留的毯覆性層702。在一些實施例中，毯覆性層1002及1102可各自包括一或多個矽為主或矽鍺為主的材料如矽鍺。毯覆性層1002及1102的沉積方法可為化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、可流動的化學氣相沉積、或上述之組合。保留的毯覆性層702之後可視作毯覆性的下側層，而毯覆性層1002及1102之後可視作毯覆性的上側層。
一些實施例在步驟208、步驟210、或步驟214之後，方法200的步驟216接著圖案化虛置閘極的毯覆性層並形成閘極間隔物。這些不同實施例將分別以全繞式閘極場效電晶體裝置300的數個剖視圖說明。
圖12A對應圖2的步驟208之後的步驟216，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其圖案化毯覆性層602 (圖6)以形成虛置閘極結構1202。圖12B係全繞式閘極場效電晶體裝置300於多種製作階段之一的下一者的剖視圖，其形成閘極間隔物1204。圖12A的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。圖12B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向的方向，並越過閘極間隔物或內側間隔物(如圖1所示的剖面B-B)。
如圖12A及12B所示，可先圖案化(如蝕刻)毯覆性層602的側壁(面向進出平面的方向)以形成虛置閘極結構1202，並形成閘極間隔物1204於虛置閘極結構1202的兩側(蝕刻上述側壁處)上。特別是在圖12B中，蝕刻毯覆性層602的整個側壁，使閘極間隔物1204可接觸最頂部的第二半導體層420的上表面、沿著鰭狀結構401的側壁延伸、並接觸淺溝槽隔離結構502的上表面。
雖然圖12B的例子中的閘極間隔物1204為單層，應理解閘極間隔物可具有任何數目的層狀物，此仍屬於本發明實施例的範疇，如搭配圖25A及25B與圖26A及26B詳述於下的內容。閘極間隔物可為低介電常數的間隔物，且可為合適的介電材料如氧化矽、探氮氧化矽、或類似物。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法以形成閘極間隔物。圖12B所示的閘極間隔物1204的形狀與形成方法僅為非限制性的例子，而其他形狀與形成方法亦屬可能。這些變化與其他變化完全屬於本發明實施例的範疇。
圖13A對應圖2的步驟208之後的步驟216，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其圖案化毯覆性層602 (圖6)以形成虛置閘極結構1302。圖13B係全繞式閘極場效電晶體裝置300於多種製作階段之一的下一者的剖視圖，其形成閘極間隔物1304。圖13A的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)，而圖13B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向的方向並越過閘極間隔物或內側間隔物(如圖1所示的剖面B-B)。
如圖13A及13B所示，可先圖案化(如蝕刻)毯覆性層602的側壁(面對進出平面的方向)以形成虛置閘極結構1302，且閘極間隔物1304形成於虛置閘極結構1302的兩側(蝕刻上述側壁處)上。特別是在圖13B中，蝕刻毯覆性層602的側壁的個別上側部分，使閘極間隔物1304不接觸最頂部的第二半導體層420的上表面、不沿著鰭狀結構401的側壁、或不接觸淺溝槽隔離結構502的上表面。舉例來說，閘極間隔物1304的下表面可位於最頂部的第二半導體層420的上表面的頂部上，並與最頂部的第二半導體層420的上表面隔有虛置閘極的毯覆性層602的未蝕刻部分。毯覆性層602的未蝕刻部分(如上述中間結構的一例)的厚度，可表示為關鍵尺寸CD 2。在一些實施例中，控制關鍵尺寸CD 2以與分隔相鄰的第二半導體層420的距離(比如第一半導體層410的厚度，其可表示為關鍵尺寸CD 1如介於約20 Å至約300 Å之間)大致相同，在一些其他實施例中，關鍵尺寸CD 2與CD 1的比例(CD 2/CD 1)可介於約0.7至約1.3之間。藉由圖案化毯覆性層602的蝕刻製程(圖13A)，比如藉由蝕刻製程的蝕刻時間或蝕刻製程的蝕刻量，可控制關鍵尺寸CD 2。
雖然圖13B的例子中的閘極間隔物1304為單層，應理解閘極間隔物可具有任意數目的層狀物，此仍屬本發明實施例的範疇中，如搭配圖27A及27B與圖28A及28B詳述於下的內容。閘極間隔物可為低介電常數的間隔物，其組成可為合適的介電材料如氧化矽、碳氮氧化矽、或類似物。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法以形成閘極間隔物。圖13B所示的閘極間隔物1304的形狀與形成方法僅為非限制性的例子，而其他形狀與形成方法亦屬可能。這些變化與其他變化完全屬於本發明實施例的範疇。
圖14A對應圖2的步驟210之後的步驟216，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其圖案化毯覆性層702 (圖7)以形成虛置閘極結構1402。圖14B係全繞式閘極場效電晶體裝置300於多種製作階段之一的下一者的剖視圖，其形成閘極間隔物1404。圖14A的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。圖14B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向的方向，並越過閘極間隔物或內側間隔物(如圖1所示的剖面B-B)。
如圖14A及14B所示，可先圖案化(如蝕刻)毯覆性層702的側壁(面向進出平面的方向)以形成虛置閘極結構1402，並形成閘極間隔物1404於虛置閘極結構1402的兩側(蝕刻上述側壁處)上。特別是在圖14B中，蝕刻毯覆性層702的側壁的個別上側部分與硬遮罩層430的下方(如下端)部分，使閘極間隔物1404可接觸蝕刻的硬遮罩層430的上表面，但不沿著鰭狀結構401的側壁延伸或接觸淺溝槽隔離結構502的上表面。舉例來說，閘極間隔物1404的下表面可在最頂部的第二半導體層420的上表面的頂部上，並與最頂部的第二半導體層420的上表面隔有一段距離(如蝕刻的硬遮罩層430的厚度)。此距離可為上述的關鍵尺寸CD 2，其可介於約20 Å至約300 Å之間。在一些實施例中，可控制關鍵尺寸CD 2至與分隔相鄰的第二半導體層420的距離(比如第一半導體層410的厚度如關鍵尺寸CD 1)大致相同。在一些其他實施例中，關鍵尺寸CD 2與CD 1的比例(CD 2/CD 1)可介於約0.7至約1.3之間。藉由圖案化毯覆性層702的蝕刻製程(圖14A)，比如藉由蝕刻製程的蝕刻時間或蝕刻製程的蝕刻量，可控制關鍵尺寸CD 2。
雖然圖14B的例子中的閘極間隔物1404為單層，應理解閘極間隔物可具有任意數目的層狀物，此仍屬本發明實施例的範疇中，如搭配圖27A及27B與圖28A及28B詳述於下的內容。閘極間隔物可為低介電常數的間隔物，其組成可為合適的介電材料如氧化矽、碳氮氧化矽、或類似物。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法，以形成閘極間隔物。圖14B所示的閘極間隔物1404的形狀與形成方法僅為非限制性的例子，且其他形狀與形成方法亦屬可能。這些變化與其他變化完全屬於本發明實施例的範疇。
圖15A對應圖2的步驟214之後的步驟216，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其圖案化毯覆性的上側層如毯覆性層1002 (圖10)以形成虛置閘極結構1502。圖15B係全繞式閘極場效電晶體裝置300於多種製作階段之一的下一者的剖視圖，其形成閘極間隔物1504。圖15A的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。圖15B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向的方向，並越過閘極間隔物或內側間隔物(如圖1所示的剖面B-B)。
如圖15A及15B所示，可先圖案化(如蝕刻)毯覆性的上側層如毯覆性層1002的側壁(面向進出平面的方向)以形成虛置閘極結構1502，並形成閘極間隔物1504於虛置閘極結構1502的兩側(蝕刻上述側壁處)上。特別是在圖15B中，蝕刻毯覆性的上側層如毯覆性層1002的所有側壁，使閘極間隔物1504可接觸最頂部的第二半導體層420的上表面，但不沿著鰭狀結構401的側壁延伸或接觸淺溝槽隔離結構502的上表面。如此一來，閘極間隔物1504的下表面可接觸最頂部的第二半導體層420的上表面與毯覆性的下側層如毯覆性層702的上表面所共用的共平面表面。
雖然圖15B的例子中的閘極間隔物1504為單層，應理解閘極間隔物可具有任意數目的層狀物，此仍屬本發明實施例的範疇中，如搭配圖29A及29B與圖30A及30B詳述於下的內容。閘極間隔物可為低介電常數的間隔物，其組成可為合適的介電材料如氧化矽、碳氮氧化矽、或類似物。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法，以形成閘極間隔物。圖15B所示的閘極間隔物1504的形狀與形成方法僅為非限制性的例子，且其他形狀與形成方法亦屬可能。這些變化與其他變化完全屬於本發明實施例的範疇。
圖16A對應圖2的步驟214之後的步驟216，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其圖案化毯覆性的上側層如毯覆性層1102 (圖11)以形成虛置閘極結構1602。圖16B係全繞式閘極場效電晶體裝置300於多種製作階段之一的下一者的剖視圖，其形成閘極間隔物1604。圖16A的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。圖16B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向的方向，並越過閘極間隔物或內側間隔物(如圖1所示的剖面B-B)。
如圖16A及16B所示，可先圖案化(如蝕刻)毯覆性的上側層如毯覆性層1102的側壁(面向進出平面的方向)以形成虛置閘極結構1602，並形成閘極間隔物1604於虛置閘極結構1602的兩側(蝕刻上述側壁處)上。特別是在圖16B中，蝕刻毯覆性的上側層如毯覆性層1102的所有側壁，使閘極間隔物1604可接觸最頂部的第二半導體層420的上表面，但不沿著鰭狀結構401的側壁延伸或接觸淺溝槽隔離結構502的上表面。如此一來，閘極間隔物1604的下表面的凸起部分可接觸最頂部的第二半導體層420的上表面，而凹陷部分可接觸毯覆性的下側層如毯覆性層702的上表面。在一些實施例中，凸起部分與凹陷部分之間的差距可為上述的關鍵尺寸CD 4。
雖然圖16B的例子中的閘極間隔物1604為單層，應理解閘極間隔物可具有任意數目的層狀物，此仍屬本發明實施例的範疇中，如搭配圖31A及31B與圖32A及32B詳述於下的內容。閘極間隔物可為低介電常數的間隔物，其組成可為合適的介電材料如氧化矽、碳氮氧化矽、或類似物。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法，以形成閘極間隔物。圖16B所示的閘極間隔物1604的形狀與形成方法僅為非限制性的例子，且其他形狀與形成方法亦屬可能。這些變化與其他變化完全屬於本發明實施例的範疇。
在形成閘極間隔物1204、1304、1404、1504、及1604之後，可移除(如非等向蝕刻)虛置閘極結構1202、1302、1402、1502、及1602與對應的閘極間隔物，以露出鰭狀結構401的部分。一些實施例保留未圖案化的毯覆性層(未圖示)，而在移除鰭狀結構401的露出部分的同時或之後，可部分地移除此保留的毯覆性層。虛置閘極結構可作為遮罩以蝕刻鰭狀結構的露出部分(如未覆蓋部分)與保留的毯覆性層(若存在)，造成鰭狀結構401具有第一半導體層410與第二半導體層420的個別保留部分。如此一來，新形成的鰭狀結構401的側壁在面相進出平面的方向中，可垂直對準閘極間隔物的側壁。
接著移除每一第一半導體層410的個別末端部分。在移除第一半導體層410的末端部分時，可同時移除保留的毯覆性層及硬遮罩層的末端部分(若存在)。舉例來說，保留的毯覆性層與硬遮罩層的末端部分包括圖13B所示的保留的毯覆性層602的末端部分、圖14B所示的保留的毯覆性層702與硬遮罩層430的末端部分、圖15B所示的保留的毯覆性層702的末端部分、與圖16B所示的保留的毯覆性層702的末端部分。可採用拉回製程移除第一半導體層410的末端部分與保留的毯覆性層及硬遮罩層的末端部分(若存在)，使其拉回一段拉回距離。
在一例中，第二半導體層420包括矽而第一半導體層410包括矽鍺，且不保留毯覆性層(如圖12A及12B)。拉回製程可包括氯化氫氣體的等向蝕刻製程，其可蝕刻矽鍺而不攻擊矽。如此一來，此製程時的矽層如第二半導體層420可維持完整。因此可形成一對凹陷於每一第一半導體層410的末端上。在另一例中，第二半導體層420包括矽，而第一半導體層410、毯覆性層602及702、與硬遮罩層430包括矽鍺，且保留毯覆性層或硬遮罩層。拉回製程可包括氯化氫氣體的等向蝕刻製程，其可蝕刻矽鍺而不攻擊矽。如此一來，此製程時的矽層如第二半導體層420可維持完整。因此可形成一對凹陷於每一第一半導體層410的末端上，且可形成一對凹陷於每一毯覆性層602及702與硬遮罩層430的末端上。
在一些實施例中，最頂部的通道層如第二半導體層420的上表面與閘極間隔物1204、1304、1404、1504、及1604之間的距離如關鍵尺寸CD 2，可控制為0 (如圖12B、15B、及16B)或與相鄰的通道層如第二半導體層420之間的空間相同(比如圖13B及14B，關鍵尺寸CD 2與空間的比例介於0.7至1.3之間)。可等向蝕刻這些凹陷，使其具有一致的拉回距離。換言之，凹陷可共用不一致的橫向蝕刻量。如此一來，可避免現有的全繞式閘極場效電晶體裝置中常發生的上述問題，其可精準定義與控制主動閘極結構的尺寸。此凹陷將搭配圖17A、17B、18A、18B、19A、19B、20A、及20B的剖視圖分別詳述如下。
圖17A及17B係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括數個凹陷1702。圖17A的剖視圖沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖17B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。應理解圖式中的凹陷1702形成於第一半導體層410的一端上，而圖17A及17B的剖視圖僅顯示一半的全繞式閘極場效電晶體裝置300以求圖式清楚。
在一些實施例中，凹陷1702的形成方法可依據圖12A及12B所示的工件(其不保留毯覆性層)。如此一來，圖17B的剖視圖中不存在凹陷，而閘極間隔物1204自淺溝槽隔離結構502的上表面延伸至虛置閘極結構1202的上表面。如圖17A所示，凹陷1702各自的形成方法可為回蝕刻(如拉回)犧牲層如第一半導體層410的末端部分，而閘極間隔物1204與通道層如第二半導體層420維持實質上完整。由於閘極間隔物1204接觸最頂部的通道層如第二半導體層420，凹陷1702可具有一致的拉回距離。在一些實施例中，凹陷1702的拉回距離可為關鍵尺寸CD 5(沿著圖1中剖面C-C，如圖17A所示)。
圖18A及18B係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括數個凹陷1802。圖18A的剖視圖沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖18B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。應理解圖式中的凹陷1802形成於第一半導體層410的一端上，而圖18A及18B的剖視圖僅顯示一半的全繞式閘極場效電晶體裝置300以求圖式清楚。
在一些實施例中，凹陷1802的形成方法可依據圖13A及13B所示的工件(其保留毯覆性層602的一部分)，或圖14A及14B所示的工件(其保留蝕刻的硬遮罩層430與毯覆性層702的一部分)。如此一來，在回蝕刻(如拉回)犧牲層如第一半導體層410時，可同時移除毯覆性層602及702的保留部分與硬遮罩層430的保留部分，如圖18A及18B所示的虛線。閘極間隔物1304及1404與通道層如第二半導體層420可維持實質上完整。此外，由於毯覆性層602與硬遮罩層430的保留部分的厚度(如關鍵尺寸CD 2)控制為與相鄰的通道層如第二半導體層420之間的空間(比如犧牲層如第一半導體層410的厚度如關鍵尺寸CD 1)相同，凹陷1802可具有一致的拉回距離。在一些實施例中，凹陷1802的拉回距離可為關鍵尺寸CD 5(沿著圖1中剖面C-C，如圖18A所示)，且可為關鍵尺寸CD 6(沿著圖1中的剖面D-D，如圖18B所示)。關鍵尺寸CD 5及CD 6可各自介於20 Å至300 Å之間。
圖19A及19B係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括數個凹陷1902。圖19A的剖視圖沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖17B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。應理解圖式中的凹陷1902形成於第一半導體層410的一端上，而圖19A及19B的剖視圖僅顯示一半的全繞式閘極場效電晶體裝置300以求圖式清楚。
在一些實施例中，凹陷1902的形成方法可依據圖15A及15B所示的工件(其保留毯覆性層702的一部分)。如此一來，在回蝕刻(如拉回)犧牲層如第一半導體層410時，可同時移除毯覆性層702的保留部分，如圖19B所示的虛線。圖19A的剖視圖中不存在毯覆性層702的保留部分。閘極間隔物1504與通道層如第二半導體層420可維持實質上完整。此外，由於閘極間隔物1504接觸最頂部的通道層如第二半導體層420，凹陷1902可具有一致的拉回距離。在一些實施例中，凹陷1902的拉回距離可為關鍵尺寸CD 5(沿著圖1中剖面C-C，如圖19A所示)，且可為關鍵尺寸CD 6(沿著圖1中的剖面D-D，如圖19B所示)。關鍵尺寸CD 5及CD 6可各自介於20 Å至300 Å之間。
圖20A及20B係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括數個凹陷2002。圖20A的剖視圖沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖20B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。應理解圖式中的凹陷2002形成於第一半導體層410的一端上，而圖20A及20B的剖視圖僅顯示一半的全繞式閘極場效電晶體裝置300以求圖式清楚。
在一些實施例中，凹陷2002的形成方法依據圖16A及16B所示的工件，其保留毯覆性層702的一部分。如此一來，在回蝕刻(如拉回)犧牲層如第一半導體層410時，可同時移除毯覆性層702的保留部分，如圖20B所示。圖20A的剖視圖中不存在毯覆性層702的保留部分。閘極間隔物1604與通道層如第二半導體層420可維持實質上完整。此外，由於閘極間隔物1604接觸最頂部的通道層如第二半導體層420，凹陷2002可具有一致的拉回距離。在一些實施例中，凹陷2002的拉回距離可為關鍵尺寸CD 5(沿著圖1中剖面C-C，如圖20A所示)，且可為關鍵尺寸CD 6(沿著圖1中的剖面D-D，如圖20B所示)。關鍵尺寸CD 5及CD 6可各自介於20 Å至300 Å之間。值得注意的是，可保留上述的關鍵尺寸CD 4，如圖20B所示。
一旦形成凹陷1702、1802、1902、及2002，可填入凹陷以分別形成數個內側間隔物。舉例說，可沿著每一第一半導體層410的個別蝕刻末端、沿著保留的毯覆性層602及702的蝕刻末端、及/或沿著保留的硬遮罩層430的蝕刻末端形成數個內側間隔物。如此一來，內側間隔物可延續凹陷的尺寸與輪廓。此內側間隔物將搭配一些下述剖視圖詳述如下。
順應性形成內側間隔物的方法可為化學氣相沉積，或單層摻雜氮化物後進行反應性離子蝕刻。可採用順應性的沉積製程沉積內側間隔物，接著進行一或多道的後續等向及/或非等向回蝕刻製程，以移除鰭狀結構401的側壁上與半導體基板302的表面上的多餘間隔物材料。內側間隔物的組成可為氮化矽、碳氮硼化矽、碳氮化矽、碳氮氧化矽、或適於形成電晶體的絕緣閘極側壁間隔物的任何其他種類的介電材料(如介電常數小於約5的介電材料)。
接著形成源極/汲極結構於鰭狀結構401的側部上(且具有內側間隔物位於其間)，並形成層間介電層於源極/汲極結構上。一旦形成層間介電層，即可移除虛置閘極結構1202、1302、1402、1502、及1602與犧牲層如第一半導體層410。在多種實施例中，可由選擇性蝕刻(如氯化氫)移除(如同時移除)這些結構，而通道層如第二半導體層420維持實質上完整。在移除虛置閘極結構與犧牲層之後，可形成閘極溝槽而露出每一通道層如第二半導體層420的所有周長。接著形成主動閘極結構以包覆每一通道層如第二半導體層420。此主動閘極結構將搭配一些後續剖視圖詳述如下。
圖21A、21B、21C、及21D對應步驟218，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括主動閘極結構2100與數個內側間隔物2106。圖21A的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。圖21B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向的方向，並越過閘極間隔物或內側間隔物(如圖1所示的剖面B-B)。圖21C的剖視圖沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖21D的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。
主動閘極結構2100與內側間隔物2106的形成方法，可依據圖12A及12B與後續的圖17A及17B所示的工件。一些實施例中的主動閘極結構2100包括閘極介電層2102與閘極金屬2104。閘極介電層2102可包覆每一通道層如第二半導體層420。閘極金屬2104可包覆每一通道層如第二半導體層420，而閘極介電層2102位於其間。如圖21C及21D所示，閘極間隔物1204的下表面的一部分可接觸最頂部的通道層如第二半導體層420的上表面，而下表面的另一部分可接觸淺溝槽隔離結構502的上表面。
在一些實施例中，內側間隔物2106可延續關鍵尺寸CD 1及CD 5，如圖21C所示。如圖21C所示，全繞式閘極場效電晶體裝置300在通道層如第二半導體層420的一端上可包括源極/汲極結構2110，且層間介電層2120形成於源極/汲極結構2110上。
圖22A、22B、22C、及22D亦對應步驟218，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括主動閘極結構2200與數個內側間隔物2206。圖22A的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。圖22B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向的方向，並越過閘極間隔物或內側間隔物(如圖1所示的剖面B-B)。圖22C的剖視圖沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖22D的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。。
主動閘極結構2200與內側間隔物2206的形成方法，可依據圖13A及13B、圖14A及14B、與後續的圖18A及18B所示的工件。類似地，一些實施例中的主動閘極結構2200包括閘極介電層2202與閘極金屬2204。閘極介電層2202可包覆每一通道層如第二半導體層420。閘極金屬2204可包覆每一通道層如第二半導體層420，而閘極介電層2202位於其間。在一些實施例中，內側間隔物2206可延續關鍵尺寸CD 1、CD 2、CD 5、及CD 6，如圖22B至22D所示。如圖22C所示，全繞式閘極場效電晶體裝置300在通道層如第二半導體層420的一端上可包括源極/汲極結構2210，且層間介電層2220形成於源極/汲極結構2210上。
圖23A、23B、23C、及23D亦對應步驟218，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括主動閘極結構2300與數個內側間隔物2306。圖23A的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。圖23B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向的方向，並越過閘極間隔物或內側間隔物(如圖1所示的剖面B-B)。圖23C的剖視圖沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖23D的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。
主動閘極結構2300與內側間隔物2306的形成方法，可依據圖15A及15B與後續的圖19A及19B所示的工件。類似地，一些實施例中的主動閘極結構2300包括閘極介電層2302與閘極金屬2304。閘極介電層2302可包覆每一通道層如第二半導體層420。閘極金屬2304可包覆每一通道層如第二半導體層420，而閘極介電層2302位於其間。在一些實施例中，內側間隔物2306可延續關鍵尺寸CD 1、CD 5、及CD 6，如圖23C及23D所示。如圖23C所示，全繞式閘極場效電晶體裝置300在通道層如第二半導體層420的一端上可包括源極/汲極結構2310，且層間介電層2320形成於源極/汲極結構2310上。
圖24A、24B、24C、及24D亦對應步驟218，係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其包括主動閘極結構2400與數個內側間隔物2406。圖24A的剖視圖沿著全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向(如圖1所示的剖面A-A)。圖24B的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的主動閘極結構或虛置閘極結構的長度方向的方向，並越過閘極間隔物或內側間隔物(如圖1所示的剖面B-B)。圖24C的剖視圖沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖24D的剖視圖沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。。
主動閘極結構2400與內側間隔物2406的形成方法，可依據圖16A及16B與後續的圖20A及20B所示的工件。類似地，一些實施例中的主動閘極結構2400可包括閘極介電層2402與閘極金屬2404。閘極介電層2402可包覆每一通道層如第二半導體層420。閘極金屬2404可包覆每一通道層如第二半導體層420，而閘極介電層2402位於其間。在一些實施例中，內側間隔物2406可延續關鍵尺寸CD 1、CD 5、及CD 6，如圖24C及24D所示。如圖24C所示，全繞式閘極場效電晶體裝置300在通道層如第二半導體層420的一端上包括源極/汲極結構2410，且層間介電層2420形成於源極/汲極結構2410上。
閘極介電層2102、2202、2302、及2402包括氧化矽、氮化矽、或上述之多層。在實施例中，閘極介電層包括高介電常數的介電材料。在這些實施例中，閘極介電層的介電常數可大於約7.0，且可包括鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層的形成方法可包括分子束沉積、原子層沉積、電漿化學氣相沉積、或類似方法。舉例來說，閘極介電層的厚度可介於約8 Å至約20 Å之間。
閘極金屬2104、2204、2304、及2404可形成於對應的閘極介電層2102、2202、2302、及2402上。在一些實施例中，金屬閘極層可為p型功函數層、n型功函數層、上述之多層、或上述之組合。綜上所述，金屬閘極層有時可視作功函數層。舉例來說，金屬閘極層可為n型功函數層。在此處所述的內容中，功函數層亦可視作功函數金屬。P型裝置所用的閘極結構中包含的p型功函數金屬的例子可為氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。n型裝置所用的閘極結構中包含的n型功函數金屬的例子可為鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。
圖25A及25B與圖26A及26B係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其分別包括內側間隔物2106與閘極間隔物1204的其他實施例。圖25A及26A的剖視圖各自沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖25B及26B的剖視圖各自沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。
如圖25A及25B與圖26A及26B所示，閘極間隔物1204包括多個層狀物1204-1及1204-2的堆疊，且層狀物1204-1及1204-2可各自包括閘極間隔物1204的上述材料之一。雖然圖式顯示兩個層狀物，應理解閘極間隔物1204的堆疊可包括任何數目的層狀物，其仍屬於本發明實施例的範疇。在一些實施例中，多個層狀物的至少一者(如最底層)可具有L形的輪廓，如圖25A、25B、26A、及26B所示。
特別是在圖25A中，內側間隔物2106的弧形側壁面向主動閘極結構2100，而近似垂直的側壁背離主動閘極結構2100。在形成凹陷1702時可定義這些側壁。舉例來說，在形成凹陷1702時(圖17A及17B)，可由等向蝕刻製程形成弧形為主的側壁。可在延伸於鰭狀結構401 (仍包含第一半導體層410與第二半導體層420)的側壁的多餘材料上進行非等向(如垂直)蝕刻製程，以形成垂直側壁。舉例來說，內側間隔物2106的凹入側壁朝向主動閘極結構2100。如此一來，凹入側壁與通道層如第二半導體層420的上表面或下表面之間的角度可介於約20度至約88度之間。
如圖26A所示，內側間隔物2106的第一弧形為主的側壁面向主動閘極結構2100，而第二弧形為主的側壁背離主動閘極結構2100。在形成凹陷1702時(圖17A及17B)，可定義這些側壁。舉例來說，在形成凹陷1702時，可經由等向蝕刻製程形成第一弧形為主的側壁。可在延伸於鰭狀結構401 (仍包含第一半導體層410與第二半導體層420)的側壁的多餘材料上進行等向蝕刻製程，以形成第二弧形為主的側壁。舉例來說，內側間隔物2106可具有朝主動閘極結構2100凹入的側壁。如此一來，每一凹入側壁與通道層如第二半導體層420的上表面或下表面之間的角度可介於約20度至約88度之間。
圖27A及27B與圖28A及28B係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其分別包括內側間隔物2206與閘極間隔物1304及1404的其他實施例。圖27A及28A的剖視圖各自沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖27B及28B的剖視圖各自沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。
如圖27A及27B與圖28A及28B所示，閘極間隔物1304及1404包括多個層狀物1304-1、1304-2、1404-1、及1404-2的堆疊，且層狀物1304-1、1304-2、1404-1、及1404-2可各自包括閘極間隔物1304及1404的上述材料之一。雖然圖式顯示兩個層狀物，應理解閘極間隔物1304及1404的堆疊可包括任何數目的層狀物，其仍屬於本發明實施例的範疇。在一些實施例中，多個層狀物的至少一者(如最底層)可具有L形的輪廓，如圖27A、27B、28A、及28B所示。
特別是在圖27A中，內側間隔物2206的弧形為主的側壁面向主動閘極結構2200，而近似垂直的側壁背離主動閘極結構2200。在形成凹陷1802時，可定義這些側壁。舉例來說，在形成凹陷1802時(圖18A及18B)，可經由等向蝕刻製程形成弧形為主的側壁。可在延伸於鰭狀結構401 (仍包含第一半導體層410與第二半導體層420)的側壁的多餘材料上進行非等向(如垂直)蝕刻製程，以形成垂直側壁。舉例來說，內側間隔物2206可具有朝主動閘極結構2200凹入的側壁。如此一來，每一凹入側壁與通道層如第二半導體層420的上表面或下表面之間的角度可介於約20度至約88度之間。
如圖28A所示，內側間隔物2206的第一弧形為主的側壁面向主動閘極結構2200，而第二弧形為主的側壁背離主動閘極結構2200。在形成凹陷1802時，可定義這些側壁(圖18A及18B)。舉例來說，在形成凹陷1802時，可經由等向蝕刻製程形成第一弧形為主的側壁。可在延伸於鰭狀結構401 (仍包含第一半導體層410與第二半導體層420)的側壁的多餘材料上進行等向蝕刻製程，以形成第二弧形為主的側壁。舉例來說，內側間隔物2206可具有朝主動閘極結構2200凹入的側壁。如此一來，每一凹入側壁與通道層如第二半導體層420的上表面或下表面之間的角度可介於約20度至約88度之間。
圖29A及29B與圖30A及30B係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其分別包括內側間隔物2306與閘極間隔物1504的其他實施例。圖29A及30A的剖視圖各自沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖29B及30B的剖視圖各自沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。
如圖29A及29B與圖30A及30B所示，閘極間隔物1504包括多個層狀物1504-1及1504-2的堆疊，且層狀物1504-1及1504-2可各自包括閘極間隔物1504的上述材料之一。雖然圖式顯示兩個層狀物，應理解閘極間隔物1504的堆疊可包括任何數目的層狀物，其仍屬於本發明實施例的範疇。在一些實施例中，多個層狀物的至少一者(如最底層)可具有L形的輪廓，如圖29A、29B、30A、及30B所示。
特別是在圖29A中，內側間隔物2306的弧形為主的側壁面向主動閘極結構2300，而近似垂直的側壁背離主動閘極結構2300。在形成凹陷1902時，可定義這些側壁。舉例來說，在形成凹陷1902時(圖19A及19B)，可經由等向蝕刻製程形成弧形為主的側壁。可在延伸於鰭狀結構401 (仍包含第一半導體層410與第二半導體層420)的側壁的多餘材料上進行非等向(如垂直)蝕刻製程，以形成垂直側壁。舉例來說，內側間隔物2306可具有朝主動閘極結構2300凹入的側壁。如此一來，每一凹入側壁與通道層如第二半導體層420的上表面或下表面之間的角度可介於約20度至約88度之間。
如圖30A所示，內側間隔物2306的第一弧形為主的側壁面向主動閘極結構2300，而第二弧形為主的側壁背離主動閘極結構2300。在形成凹陷1902時(圖19A及19B)，可定義這些側壁。舉例來說，在形成凹陷1902時，可經由等向蝕刻製程形成第一弧形為主的側壁。可在延伸於鰭狀結構401 (仍包含第一半導體層410與第二半導體層420)的側壁的多餘材料上進行等向蝕刻製程，以形成第二弧形為主的側壁。舉例來說，內側間隔物2306可具有朝主動閘極結構2300凹入的側壁。如此一來，每一凹入側壁與通道層如第二半導體層420的上表面或下表面之間的角度可介於約20度至約88度之間。
圖31A及31B與圖32A及32B係全繞式閘極場效電晶體裝置300於多種製作階段之一的剖視圖，其分別包括內側間隔物2406與閘極間隔物1604的其他實施例。圖31A及32A的剖視圖各自沿著全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向(如圖1所示的剖面C-C)。圖31B及32B的剖視圖各自沿著平行於全繞式閘極場效電晶體裝置300的一或多個通道層的長度方向的方向，但不越過通道層(如圖1所示的剖面D-D)。
如圖31A及31B與圖32A及32B所示，閘極間隔物1604包括多個層狀物1604-1及1604-2的堆疊，且層狀物1604-1及1604-2可各自包括閘極間隔物1604的上述材料之一。雖然圖式顯示兩個層狀物，應理解閘極間隔物1604的堆疊可包括任何數目的層狀物，其仍屬於本發明實施例的範疇。在一些實施例中，多個層狀物的至少一者(如最底層)可具有L形的輪廓，如圖31A、31B、32A、及32B所示。
特別是在圖31A中，內側間隔物2406的弧形為主的側壁面向主動閘極結構2400，而近似垂直的側壁背離主動閘極結構2400。在形成凹陷2002時，可定義這些側壁。舉例來說，在形成凹陷2002時(圖20A及20B)，可經由等向蝕刻製程形成弧形為主的側壁。可在延伸於鰭狀結構401 (仍包含第一半導體層410與第二半導體層420)的側壁的多餘材料上進行非等向(如垂直)蝕刻製程，以形成垂直側壁。舉例來說，內側間隔物2406可具有朝主動閘極結構2400凹入的側壁。如此一來，每一凹入側壁與通道層如第二半導體層420的上表面或下表面之間的角度可介於約20度至約88度之間。
如圖32A所示，內側間隔物2406的第一弧形為主的側壁面向主動閘極結構2400，而第二弧形為主的側壁背離主動閘極結構2400。在形成凹陷2002時(圖20A及20B)可定義這些側壁。舉例來說，在形成凹陷2002時，可經由等向蝕刻製程形成第一弧形為主的側壁。可在延伸於鰭狀結構401 (仍包含第一半導體層410與第二半導體層420)的側壁的多餘材料上進行等向蝕刻製程，以形成第二弧形為主的側壁。舉例來說，內側間隔物2406可具有一對朝主動閘極結構2400凹入的側壁。如此一來，每一凹入側壁與通道層如第二半導體層420的上表面或下表面之間的角度可介於約20度至約88度之間。
本發明一實施例揭露半導體裝置的製造方法。方法包括形成鰭狀結構，其沿著第一方向延伸並包括彼此交錯堆疊的多個犧牲層與多個通道層。方法包括形成虛置閘極結構於鰭狀結構上，虛置閘極結構沿著第二方向延伸，且第二方向垂直於第一方向。方法包括沿著虛置閘極結構的個別上側側壁部分形成閘極間隔物，以定義閘極間隔物的下表面與最頂部的通道層的上表面之間的第一距離。第一距離為0或類似於分隔相鄰的通道層的第二距離。
在一些實施例中，第二距離等於犧牲層各自的厚度。
在一些實施例中，方法更包括：使閘極結構的兩側上的鰭狀結構的部分凹陷；移除虛置閘極結構的下側部分；形成源極/汲極結構於鰭狀結構的凹陷部分中；以及將犧牲層與虛置閘極結構置換成主動閘極結構。
在一些實施例中，在形成源極/汲極結構的步驟之前，更包括將每一犧牲層的個別末端部分置換成內側間隔物。
在一些實施例中，形成鰭狀結構的步驟更包括以硬遮罩層覆蓋鰭狀結構，且硬遮罩層與虛置閘極結構包括類似材料。
在一些實施例中，方法更包括：形成虛置閘極結構並保留硬遮罩層；以及在形成虛置閘極結構之後，使虛置閘極結構未覆蓋的硬遮罩層的部分凹陷，以硬遮罩層的保留部分的厚度定義第一距離。
在一些實施例中，方法更包括在形成虛置閘極結構之前移除硬遮罩層，以虛置閘極結構的下側部分的厚度定義第一距離。
在一些實施例中，方法更包括形成虛置閘極結構並保留硬遮罩層；形成虛置閘極結構的第一層；以類似的蝕刻速率使硬遮罩層與虛置閘極結構的第一層凹陷，進而形成最頂部的通道層的上表面與虛置閘極結構的第一層的上表面共用的共平面表面；形成虛置閘極結構的第二層；以及將虛置閘極結構的第二層的個別側壁部分置換成閘極間隔物。
在一些實施例中，方法更包括形成虛置閘極結構並保留硬遮罩；形成虛置閘極結構的第一層；以不同蝕刻速率使硬遮罩層與虛置閘極結構的第一層凹陷，造成最頂部的通道層的上表面低於虛置閘極結構的第一層的上表面；形成虛置閘極結構的第二層；以及將虛置閘極結構的第二層的個別側壁部分置換成閘極間隔物。
本發明另一實施例揭露半導體裝置的製造方法。方法包括形成鰭狀結構，其沿著第一方向延伸並包括彼此交錯堆疊的多個犧牲層與多個通道層。方法包括形成閘極間隔物，其沿著虛置閘極結構的圖案化的上側層的側壁延伸。上側層沿著沿著第二方向延伸，且第二方向垂直於第一方向。閘極間隔物接觸最頂部的通道層或與最頂部的通道層分開。
在一些實施例中，形成閘極間隔物的步驟更包括：形成虛置閘極結構，其包括毯覆性的上側層與毯覆性的下側層且位於硬遮罩層上，其中硬遮罩層位於鰭狀結構上；蝕刻毯覆性的上側層以形成圖案化的上側層；使圖案化的上側層未覆蓋的硬遮罩層的部分凹陷；以及形成閘極間隔物，使閘極間隔物與最頂部的通道層隔有硬遮罩層的保留部分。
在一些實施例中，形成閘極間隔物的步驟更包括移除硬遮罩層；形成虛置閘極結構，其包括毯覆性的上側層與毯覆性的下策層且位於鰭狀結構上；蝕刻毯覆性的上側層以形成圖案化的上側層；以及形成閘極間隔物，使閘極間隔物與最頂部的通道層隔有毯覆性的下側層的保留部分及/或圖案化的上側層的保留部分。
在一些實施例中，毯覆性的下側層的保留部分或圖案化的上側層的保留部分的厚度，大致等於分隔相鄰的通道層的距離。
在一些實施例中，形成閘極間隔物的步驟更包括：形成虛置閘極結構的毯覆性的下側層時，保留硬遮罩層；以類似蝕刻速率使硬遮罩層與毯覆性的下側層凹陷，進而使最頂部的通道層的上表面低於毯覆性的下側層的上表面；形成虛置閘極結構的毯覆性的上側層；
蝕刻毯覆性的上側層以形成圖案化的上側層；以及形成閘極間隔物，使閘極間隔物接觸最頂部的通道層。
在一些實施例中，形成閘極間隔物的步驟更包括：形成虛置閘極結構的毯覆性的下側層，並保留硬遮罩層；以不同蝕刻速率硬遮罩層與毯覆性的下側層凹陷，進而使最頂部的通道層的上表面低於毯覆性的下側層的上表面；形成虛置閘極結構的毯覆性的上側層；蝕刻毯覆性的上側層以形成圖案化的上側層；以及形成閘極間隔物，使閘極間隔物接觸最頂部的通道層。
在一些實施例中，硬遮罩層的保留部分的厚度，大致等於分隔相鄰的通道層的距離。
在一些實施例中，硬遮罩層與虛置閘極結構包括類似材料。
在一些實施例中，方法更包括：使閘極間隔物的兩側上的鰭狀結構的部分凹陷；依據圖案化的上側層，圖案化虛置閘極結構的毯覆性的下側層；形成源極/汲極結構於鰭狀結構的凹陷部分中；以及將犧牲層與虛置閘極結構置換成主動閘極結構。
本發明又一實施例揭露半導體裝置。半導體裝置包括多個通道層，位於基板上。通道層沿著第一方向橫向延伸並彼此垂直分開。半導體裝置包括閘極結構，沿著第二方向延伸並包覆每一通道層，且第二方向垂直於第一方向。半導體裝置包括閘極間隔物，沿著閘極結構的上側側壁延伸。半導體裝置包括內側間隔物，位於閘極間隔物之下與相鄰的通道層之間。閘極間隔物接觸最頂部的通道層或與最頂部的通道層隔有內側間隔物的一部分。
在一些實施例中，內側間隔物的一部分的厚度大致等於分隔相鄰的通道層的距離。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A,B-B,C-C,D-D:剖面 CD 1,CD 2,CD 4,CD 5,CD 6:關鍵尺寸 100,300:全繞式閘極場效電晶體裝置 102:基板 104:半導體層 106:隔離區 108:閘極結構 109:間隔物 110,2110,2210,2310,2410:源極/汲極結構 112,2120,2220,2320,2420:層間介電層 200:方法 202,204,206,208,210,212,214,216,218:步驟 302:半導體基板 401:鰭狀結構 410:第一半導體層 420:第二半導體層 430:硬遮罩層 502:隔離結構 602,702,1002,1102:毯覆性層 1202,1302,1402,1502,1602:虛置閘極結構 1204,1304,1404,1504,1604:閘極間隔物 1204-1,1204-2,1304-1,1304-2,1404-1,1404-2,1504-1, 1504-2,1604-1,1604-2:層狀物 1702,1802,1902,2002:凹陷 2100,2200,2300,2400:主動閘極結構 2102,2202,2302,2402:閘極介電層 2104,2204,2304,2404:閘極金屬 2106,2206,2306,2406:內側間隔物
圖1係一些實施例中，全繞式閘極場效電晶體裝置的透視圖。 圖2係一些實施例中，製造非平面電晶體裝置之方法的流程圖。 圖3、4、5、6、7、8、9、10、11、12A、12B、13A、13B、14A、14B、15A、15B、16A、16B、17A、17B、18A、18B、19A、19B、20A、20B、21A、21B、21C、21D、22A、22B、22C、22D、23A、23B、23C、23D、24A、24B、24C、及24D係一些實施例中，以圖2的方法製造的全繞式閘極場效電晶體裝置(或全繞式閘極場效電晶體裝的一部分)於多種製作階段的剖視圖。 圖25A、25B、26A、26B、27A、27B、28A、28B、29A、29B、30A、30B、31A、31B、32A、及32B係一些實施例中，以圖2的方法製造的全繞式閘極場效電晶體裝置(或全繞式閘極場效電晶體裝的一部分，其含有另一實施例的閘極間隔物與內側間隔物)於多種製作階段的剖視圖。
200:方法
202,204,206,208,210,212,214,216,218:步驟

Claims (1)

  1. 一種半導體裝置的製造方法，包括： 形成一鰭狀結構，其沿著一第一方向延伸並包括彼此交錯堆疊的多個犧牲層與多個通道層； 形成一虛置閘極結構於該鰭狀結構上，該虛置閘極結構沿著一第二方向延伸，且該第二方向垂直於該第一方向；以及 沿著該虛置閘極結構的個別上側側壁部分形成一閘極間隔物，以定義該閘極間隔物的下表面與該些通道層的一最頂部的通道層的上表面之間的一第一距離； 其中該第一距離為0或類似於分隔相鄰的該些通道層的一第二距離。
TW111116943A 2021-08-30 2022-05-05 半導體裝置的製造方法 TW202310162A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,039 2021-08-30
US17/461,039 US20230065476A1 (en) 2021-08-30 2021-08-30 Semiconductor devices and methods of manufacturing thereof

Publications (1)

Publication Number Publication Date
TW202310162A true TW202310162A (zh) 2023-03-01

Family

ID=85286948

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116943A TW202310162A (zh) 2021-08-30 2022-05-05 半導體裝置的製造方法

Country Status (2)

Country Link
US (1) US20230065476A1 (zh)
TW (1) TW202310162A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588052B2 (en) * 2018-08-06 2023-02-21 Intel Corporation Sub-Fin isolation schemes for gate-all-around transistor devices

Also Published As

Publication number Publication date
US20230065476A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
TW202013518A (zh) 半導體裝置的製作方法
TWI765577B (zh) 半導體裝置及其形成方法
TW201724523A (zh) 半導體元件及其製造方法
US20240170336A1 (en) Semiconductor devices and methods of manufacturing thereof
TWI822111B (zh) 半導體裝置與其形成方法
US20230009347A1 (en) Semiconductor devices and methods of manufacturing thereof
US20230067425A1 (en) Semiconductor devices and methods of manufacturing thereof
TW202301482A (zh) 半導體裝置
TW202240916A (zh) 半導體裝置
TW202213783A (zh) 半導體裝置
TW202310162A (zh) 半導體裝置的製造方法
TWI792269B (zh) 半導體裝置與其製作方法
US11842929B2 (en) Semiconductor devices and methods of manufacturing thereof
US20230352479A1 (en) Semiconductor devices and methods of manufacturing thereof
US20230068279A1 (en) Semiconductor devices and methods of manufacturing thereof
US20230069198A1 (en) Semiconductor devices and methods of manufacturing thereof
US20230061497A1 (en) Semiconductor devices and methods of manufacturing thereof
TWI794665B (zh) 半導體裝置及其形成方法
US11749681B2 (en) Fin field-effect transistor and method of forming the same
TWI755110B (zh) 半導體裝置及其形成方法
TW202301682A (zh) 半導體裝置
TW202303980A (zh) 半導體裝置
TW202245135A (zh) 半導體裝置
TW202414824A (zh) 半導體裝置及其製造方法
TW202347511A (zh) 半導體裝置及其製造方法