TWI771895B - 畫素電路及其驅動方法 - Google Patents

Abstract

一種畫素電路，包括一第一電晶體、一第二電晶體以及一驅動電晶體。該第一電晶體用以根據一發光控制訊號選擇性地導通，其中該第一電晶體的第一端耦接於一第一節點，且該第一電晶體的第二端耦接於一發光元件。該第二電晶體耦接於該第一電晶體，且用以根據一發光開關訊號選擇性地導通。該驅動電晶體的第一端接收一系統低電壓，且該驅動電晶體的第二端耦接於該第一節點。該發光控制訊號具有一第一脈衝頻率，該發光開關訊號具有一第二脈衝頻率，且該第一脈衝頻率高於該第二脈衝頻率。該發光控制訊號的占空比低於50%。

Description

畫素電路及其驅動方法

本揭示內容係有關於一種畫素電路及其驅動方法，特別是指一種以脈衝模式（Impulse Mode）驅動發光的畫素電路及其驅動方法。

傳統上，採用脈衝模式（Impulse Mode）驅動的顯示裝置在發光時會產生類似於以脈衝寬度調變（Pulse Width Modulation）的技術驅動而產生的閃爍現象。因此，若傳統的顯示裝置無法產生足夠高的閃爍頻率，則可能使得使用者容易產生頭痛、眼睛疲勞等問題。

本揭示內容的一態樣為一畫素電路。該畫素電路包括一第一電晶體、一第二電晶體以及一驅動電晶體。該第一電晶體用以根據一發光控制訊號選擇性地導通，其中該第一電晶體的第一端耦接於一第一節點，且該第一電晶體的第二端耦接於一發光元件。該第二電晶體耦接於該第一電晶體，且用以根據一發光開關訊號選擇性地導通。該驅動電晶體，用以產生一驅動電流，其中該驅動電晶體的第一端接收一系統低電壓，且該驅動電晶體的第二端耦接於該第一節點。其中，該發光控制訊號具有一第一脈衝頻率，該發光開關訊號具有一第二脈衝頻率，且該第一脈衝頻率高於該第二脈衝頻率。其中，該發光控制訊號的占空比低於50%。

本揭示內容的另一態樣為一驅動方法。該驅動方法適用於一畫素電路，包含：在一第一期間，控制一發光開關訊號切換至關斷電壓準位以斷開一驅動電晶體與一發光元件；以及在一第二期間，控制該發光開關訊號切換至導通電壓準位，使得該發光元件以一發光控制訊號的一第一脈衝頻率接收該驅動電晶體產生的一驅動電流；其中該發光開關訊號具有低於該第一脈衝頻率的一第二脈衝頻率，且該發光控制訊號的占空比低於50%。

綜上，透過特定的發光控制訊號（例如：具有高於400 Hz的脈衝頻率以及低於50%的占空比），本揭示內容的畫素電路在發光時得以提供足夠高的閃爍頻率，減少使用者發生不適的機會。

下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅用以解釋本案，並不用來限定本案，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭示內容所涵蓋的範圍。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭示之內容中與特殊內容中的平常意義。

關於本文中所使用之「耦接」或「連接」，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。

請參閱第1圖，第1圖描述根據本揭示內容的部分實施例所繪示的一畫素電路100。畫素電路100包括一驅動電晶體T2、一電晶體T1、一電容C1、一電晶體T3、一電晶體T4以及一發光元件LED。

結構上，驅動電晶體T2的第一端接收一系統低電壓VSS，且驅動電晶體T2的第二端耦接於電晶體T4的第一端。電晶體T4的第二端耦接於一節點N1，且電晶體T4的控制端接收一發光開關訊號SW-EM，使得電晶體T4用以根據發光開關訊號SW-EM選擇性地導通或關斷。電晶體T3的第一端耦接於節點N1，電晶體T3的第二端耦接於發光元件LED的陰極端，且電晶體T3的控制端接收一發光控制訊號EM，使得電晶體T3用以根據發光控制訊號EM選擇性地導通或關斷。發光元件LED的陽極端接收一系統高電壓VDD。由此可知，驅動電晶體T2的第二端透過電晶體T4的第一端與第二端耦接於節點N1。

電晶體T1的第一端接收一資料訊號Data，電晶體T1的第二端耦接於驅動電晶體T2的控制端，且電晶體T1的控制端接收一掃描訊號Scan，使得電晶體T1用以根據掃描訊號Scan選擇性地導通或關斷。電容C1的一端耦接於電晶體T1的第二端以及驅動電晶體T2的控制端之間，電容C1的另一端接收系統低電壓VSS。

請參閱第2圖，第2圖描述掃描訊號Scan、發光開關訊號SW-EM以及發光控制訊號EM的時序圖。於部分實施例中，如第2圖所示，掃描訊號Scan具有一脈衝頻率f3，發光開關訊號SW-EM具有一脈衝頻率f2，而發光控制訊號EM具有一脈衝頻率f1。脈衝頻率f1高於 脈衝頻率f2以及脈衝頻率f3，且脈衝頻率f2大致上等同於脈衝頻率f3。舉例來說，發光控制訊號EM的脈衝頻率f1高於400Hz，而掃描訊號Scan的脈衝頻率f3與發光開關訊號SW-EM的脈衝頻率f2可均為60Hz。

值得注意的是，發光控制訊號EM的占空比(duty ratio)低於50%。以第2圖中的發光控制訊號EM[n+1]的例子來說，發光控制訊號EM[n+1]的占空比即為發光控制訊號EM[n+1]維持於導通電壓準位的時間T1除以發光控制訊號EM[n+1]的週期T2，而時間T1除以週期T2所得到的數值會小於0.5。

接下來對畫素電路100的運作進行說明。如第2圖所示，畫素電路100的每一幀(1 frame)均包括一第一期間P1以及一第二期間P2。於部分實施例中，畫素電路100應用於顯示裝置(圖中未示)。上述顯示裝置包括一處理器、一源極驅動器、一閘極驅動器以及一顯示面板。顯示面板包括以陣列排列的複數個畫素電路100。處理器耦接源極驅動器與閘極驅動器。源極驅動器透過複數條資料線連接顯示面板中的畫素電路100。閘極驅動器設置於顯示面板的一側，且透過複數條掃描線連接顯示面板中的畫素電路100。顯示裝置的處理器會藉由源極驅動器與閘極驅動器依序驅動每一列的畫素電路100。因此，第2圖中的掃描訊號Scan[n]、發光開關訊號SW-EM[n]與發光控制訊號EM[n]代表用於控制第3A~3B圖中的畫素電路100的訊號。第2圖中的掃描訊號Scan[n+1]、發 光開關訊號SW-EM[n+1]與發光控制訊號EM[n+1]則代表用於驅動與畫素電路100相鄰的另一列的畫素電路的訊號。

於部分實施例中，畫素電路100於第一期間P1執行資料寫入的操作。如第2及3A圖所示，於第一期間P1，電晶體T3根據發光控制訊號EM[n]交替地導通與關斷。發光開關訊號SW-EM[n]切換至關斷電壓準位以關斷電晶體T4，進而斷開發光元件LED以及驅動電晶體T2。掃描訊號Scan[n]切換至導通電壓準位，使得電晶體T1導通。電晶體T1導通後，驅動電晶體T2的控制端便可接收資料訊號Data。於其他部分實施例中，畫素電路100於第一期間P1執行重置、資料寫入以及補償的操作。

於部分實施例中，畫素電路100於第二期間P2執行發光的操作。如第2及3B圖所示，於第二期間P2，掃描訊號Scan[n]維持於關斷電壓準位，使得電晶體T1關斷。驅動電晶體T2的控制端藉由電容C1維持於相應於資料訊號Data的一資料電壓Vdata。電晶體T3仍根據發光控制訊號EM[n]交替地導通與關斷。發光開關訊號SW-EM[n]由關斷電壓準位切換至導通電壓準位，使得電晶體T4導通。驅動電晶體T2根據資料電壓Vdata產生一驅動電流Id。發光元件LED在電晶體T3以及電晶體T4同時導通時接收驅動電流Id。換言之，發光元件LED會以發光控制訊號EM的脈衝頻率f1接收驅動電流Id，以在第二期間P2進行多次的發光。在一些實施例中，前述 補償操作指的是依據驅動電晶體T2的臨界電壓調整輸入畫素電路100的資料電壓Vdata，以減輕驅動電晶體T2的臨界電壓變異對驅動電流Id的影響。

請參閱第4圖，第4圖描述根據本揭示內容的其他部分實施例所繪示的一畫素電路200。畫素電路200包括一驅動電晶體T2、一電晶體T1、一電容C1、一電晶體T3、一電晶體T4、一電容C2以及一發光元件LED。

結構上，驅動電晶體T2的第一端接收系統低電壓VSS，且驅動電晶體T2的第二端耦接於節點N1。電晶體T3的第一端耦接於節點N1，且電晶體T3的第二端耦接於發光元件LED的陰極端。發光元件LED的陽極端接收系統高電壓VDD。電晶體T4的第一端耦接於電晶體T3的控制端，電晶體T4的第二端接收發光控制訊號EM，且電晶體T4的控制端接收發光開關訊號SW-EM，使得電晶體T4用以根據發光開關訊號SW-EM選擇性地導通或關斷。當電晶體T4導通時，電晶體T3的控制端接收發光控制訊號EM，使得電晶體T3用以根據發光控制訊號EM選擇性地導通或關斷。電容C2的一端耦接於電晶體T3的控制端以及電晶體T4的第一端之間，電容C2的另一端接收系統高電壓VDD。

電晶體T1的第一端接收資料訊號Data，電晶體T1的第二端耦接於驅動電晶體T2的控制端，且電晶體T1的控制端接收掃描訊號Scan，使得電晶體T1用以根據掃描訊號Scan選擇性地導通或關斷。電容C1的一端耦接於 電晶體T1的第二端以及驅動電晶體T2的控制端之間，電容C1的另一端接收系統低電壓VSS。

於第4圖所示的實施例中，掃描訊號Scan、發光開關訊號SW-EM以及發光控制訊號EM類似於第1及2圖所示的實施例，故在此不贅述。

接下來對畫素電路200的運作進行說明。畫素電路200的每一幀(1 frame)也均包括如第2圖所示的第一期間P1以及第二期間P2。

於部分實施例中，畫素電路200於第一期間P1執行資料寫入的操作。如第2及5A圖所示，於第一期間P1，發光開關訊號SW-EM[n]切換至關斷電壓準位以關斷電晶體T4。電晶體T3的控制端藉由電容C2維持於一關斷電壓Vgl以關斷電晶體T3，進而斷開發光元件LED以及驅動電晶體T2。掃描訊號Scan[n]切換至導通電壓準位，使得電晶體T1導通。電晶體T1導通後，驅動電晶體T2的控制端便可接收資料訊號Data。於其他部分實施例中，畫素電路200於第一期間P1執行重置、資料寫入以及補償的操作。

於部分實施例中，畫素電路200於第二期間P2執行發光的操作。如第2及5B圖所示，於第二期間P2，掃描訊號Scan[n]維持於關斷電壓準位，使得電晶體T1關斷。驅動電晶體T2的控制端藉由電容C1維持於相應於資料訊號Data的資料電壓Vdata。發光開關訊號SW-EM[n]由關斷電壓準位切換至導通電壓準位，使得電 晶體T4導通。如此一來，電晶體T3的控制端接收發光控制訊號EM[n]，使得電晶體T3根據發光控制訊號EM[n]交替地導通與關斷。驅動電晶體T2根據資料電壓Vdata產生驅動電流Id。發光元件LED在電晶體T3以及電晶體T4同時導通時接收驅動電流Id。換言之，發光元件LED會以發光控制訊號EM的脈衝頻率f1接收驅動電流Id，以在第二期間P2進行多次的發光。

當顯示裝置根據具有高脈衝頻率的發光控制訊號操作時，不同列的畫素電路的發光階段可能重疊。換言之，單位時間內可能有過多的發光元件接收驅動電流，使得顯示裝置中的顯示面板容易因為嚴重的電壓降(IR-drop)的影響而無法正常運作。於上述實施例中，本揭示內容的畫素電路100(或畫素電路200)透過用以接收發光開關訊號SW-EM的電晶體T4，得以避免上述問題。

於上述實施例中，電晶體T1,T3,T4和驅動電晶體T2皆為N型薄膜電晶體，但本案並不以此為限。於其他部分實施例中，本領域具有通常知識者亦可以P型薄膜電晶體據以實現。另外，於部分實施例中，發光元件LED可為有機發光二極體或微發光二極體等等。在一些實施例中，微發光二極體指的是二極體晶片尺寸在75μm以下，其中二極體晶片是先於二極體晶圓上生成，再透過巨量轉移技術轉移至顯示裝置的基板上以電性連接於電晶體。

綜上，透過特定的發光控制訊號EM(例如：具有高於400Hz的脈衝頻率以及低於50%的占空比)，本揭 示內容的畫素電路100,200在發光時得以提供足夠高的閃爍頻率，減少使用者發生不適的機會。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，所屬技術領域具有通常知識者在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100,200:畫素電路

T1,T3,T4:電晶體

T2:驅動電晶體

C1,C2:電容

N1:節點

LED:發光元件

Scan:掃描訊號

SW-EM:發光開關訊號

EM:發光控制訊號

Data:資料訊號

VDD:系統高電壓

VSS:系統低電壓

Vdata:資料電壓

Vgl:關斷電壓

Id:驅動電流

f1,f2,f3:脈衝頻率

T1:時間

T2:週期

P1,P2:期間

第1圖係根據本揭示內容的部分實施例繪示一種畫素電路的示意圖。 第2圖係根據本揭示內容的部分實施例繪示一種畫素電路中的掃描訊號、發光開關訊號與發光控制訊號的時序圖。 第3A~3B圖係根據本揭示內容的部分實施例繪示一種畫素電路運作於不同期間的示意圖。 第4圖係根據本揭示內容的其他部分實施例繪示一種畫素電路的示意圖。 第5A~5B圖係根據本揭示內容的其他部分實施例繪示一種畫素電路運作於不同期間的示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:畫素電路

T1,T3,T4:電晶體

T2:驅動電晶體

C1:電容

N1:節點

LED:發光元件

Scan:掃描訊號

SW-EM:發光開關訊號

EM:發光控制訊號

Data:資料訊號

VDD:系統高電壓

VSS:系統低電壓

Claims (10)

1. 一種畫素電路，包含：一第一電晶體，用以根據一發光控制訊號選擇性地導通，其中該第一電晶體的第一端耦接於一第一節點，且該第一電晶體的第二端耦接於一發光元件；一第二電晶體，耦接於該第一電晶體，且用以根據一發光開關訊號選擇性地導通；以及一驅動電晶體，用以產生一驅動電流，其中該驅動電晶體的第一端接收一系統低電壓，且該驅動電晶體的第二端耦接於該第一節點；其中，該發光控制訊號具有一第一脈衝頻率，該發光開關訊號具有一第二脈衝頻率，且該第一脈衝頻率高於該第二脈衝頻率；其中，該發光控制訊號的占空比低於50%。
2. 如請求項1所述之畫素電路，其中該第一電晶體的控制端接收該發光控制訊號，該第二電晶體的第一端耦接於該驅動電晶體的第二端，該第二電晶體的第二端耦接於該第一節點，且該第二電晶體的控制端接收該發光開關訊號，其中該驅動電晶體的第二端透過該第二電晶體的第一端與該第二電晶體的第二端耦接於該第一節點。
3. 如請求項1所述之畫素電路，其中該第二電晶體的第一端耦接於該第一電晶體的控制端，該第二電晶 體的第二端接收該發光控制訊號，且該第二電晶體的控制端接收該發光開關訊號。
4. 如請求項1所述之畫素電路，其中：在一第一期間，該發光開關訊號切換至關斷電壓準位使得該第二電晶體關斷，而該驅動電晶體的控制端接收一資料訊號；在一第二期間，該發光開關訊號切換至導通電壓準位使得該第二電晶體導通，該第一電晶體根據該發光控制訊號交替地導通與關斷，而該發光元件在該第一電晶體以及該第二電晶體同時導通時接收該驅動電流。
5. 如請求項1所述之畫素電路，其中：在一第一期間，該發光開關訊號切換至關斷電壓準位使得該第二電晶體關斷，該第一電晶體的控制端維持於一關斷電壓使得該第一電晶體關斷，而該驅動電晶體的控制端接收一資料訊號；在一第二期間，該發光開關訊號切換至導通電壓準位使得該第二電晶體導通，該第一電晶體根據該發光控制訊號交替地導通與關斷，而該發光元件在該第一電晶體以及該第二電晶體同時導通時接收該驅動電流。
6. 如請求項4或5所述之畫素電路，其更包含一第三電晶體，用以根據一掃描訊號選擇性地導通，其中 該第三電晶體的第一端接收該資料訊號，且該第三電晶體的第二端耦接於該驅動電晶體的控制端。
7. 一種驅動方法，適用於一畫素電路，包含：在一第一期間，控制一發光開關訊號切換至關斷電壓準位以斷開一驅動電晶體與一發光元件；以及在一第二期間，控制該發光開關訊號切換至導通電壓準位，使得該發光元件以一發光控制訊號的一第一脈衝頻率接收該驅動電晶體產生的一驅動電流；其中該發光開關訊號具有低於該第一脈衝頻率的一第二脈衝頻率，且該發光控制訊號的占空比低於50%。
8. 如請求項7所述之驅動方法，其中：在該第一期間，一第一電晶體根據具有關斷電壓準位的該發光開關訊號關斷，而該驅動電晶體的控制端接收一資料訊號；在該第二期間，該第一電晶體根據具有導通電壓準位的該發光開關訊號導通，一第二電晶體根據該發光控制訊號交替地導通與關斷，而該發光元件在該第一電晶體以及該第二電晶體同時導通時接收該驅動電流。
9. 如請求項7所述之驅動方法，其中：在該第一期間，一第一電晶體根據具有關斷電壓準位的該發光開關訊號關斷，一第二電晶體的控制端維持於一關 斷電壓使得該第二電晶體關斷，而該驅動電晶體的控制端接收一資料訊號；在該第二期間，該第一電晶體根據具有導通電壓準位的該發光開關訊號導通，該第二電晶體根據該發光控制訊號交替地導通與關斷，而該發光元件在該第一電晶體以及該第二電晶體同時導通時接收該驅動電流。
10. 如請求項8或9所述之驅動方法，其中：在該第一期間，控制一掃描訊號切換至導通電壓準位使得該驅動電晶體的控制端接收該資料訊號。

Images