TWI771248B - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWI771248B
TWI771248B TW110147049A TW110147049A TWI771248B TW I771248 B TWI771248 B TW I771248B TW 110147049 A TW110147049 A TW 110147049A TW 110147049 A TW110147049 A TW 110147049A TW I771248 B TWI771248 B TW I771248B
Authority
TW
Taiwan
Prior art keywords
pixel
display
display panel
packages
pixel unit
Prior art date
Application number
TW110147049A
Other languages
English (en)
Other versions
TW202326645A (zh
Inventor
吳明憲
蔡曜駿
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW110147049A priority Critical patent/TWI771248B/zh
Priority to US17/565,461 priority patent/US20230186795A1/en
Priority to JP2022020692A priority patent/JP7333844B2/ja
Application granted granted Critical
Publication of TWI771248B publication Critical patent/TWI771248B/zh
Publication of TW202326645A publication Critical patent/TW202326645A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

一種顯示面板，包括底板、多個顯示模組以及多個連接畫素封裝體。多個顯示模組以陣列方式相互拼接並配置於底板上。各顯示模組包括電路基板以及顯示畫素。電路基板具有多個連接電極。顯示畫素配置於電路基板，且顯示畫素具有至少一第二畫素單元。各連接畫素封裝體包括至少一第一畫素單元。多個連接畫素封裝體配置於相鄰的電路基板的多個連接電極以連接多個顯示模組。其中，至少一第一畫素單元的出光面與至少一第二畫素單元的出光面為共平面。

Description

顯示面板
本發明是有關於一種顯示裝置，且特別是有關於一種顯示面板。
習知技術中，顯示面板可區分為獨立顯示模組以及拼接顯示模組。其中，獨立顯示模組可定義為畫素間距小於或等於250微米，具有高畫素及週期密度。但由於製作難度較高，目前僅有小型面板進行展示。而拼接顯示模組則可定義為畫素間距小於或等於400微米，僅能適用較大週期密度的面板使用。因應良率及成本問題，無法於單一面板上實現量產規格。因此，目前缺少可適用於大尺寸面板及高畫素週期密度之解決方案
本發明提供一種顯示面板，可應用於大尺寸或高畫素密度拼接顯示器，相較於非拼接顯示器有較高的良率以及較低的成本。
本發明提供一種顯示面板，包括底板、多個顯示模組以 及多個連接畫素封裝體。多個顯示模組以陣列方式相互拼接於底板。各顯示模組包括電路基板以及顯示畫素。電路基板具有多個連接電極的。顯示畫素配置於電路基板。顯示畫素具有至少一第二畫素單元。各連接畫素封裝體包括至少一第一畫素單元。多個連接畫素封裝體配置於相鄰的電路基板的多個連接電極以連接多個顯示模組。其中，至少一第一畫素單元的出光面與至少一第二畫素單元的出光面為共平面。
基於上述，在本發明的顯示面板中，多個連接畫素封裝體包括至少一第一畫素單元，多個顯示模組上配置有至少一第二畫素單元，且多個顯示模組配置於底板，並藉由配置多個連接畫素封裝體於相鄰的電路基板上以相互拼接而形成顯示面板。因此，在相鄰的顯示模組之間也具有可顯示影像的畫素單元。如此一來，可應用於大尺寸或高畫素密度拼接顯示器，相較於非拼接顯示器有較高的良率以及較低的成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100,100A~100H:顯示面板
101:底板
102:中間層
105:顯示模組
110:電路基板
112:連接電極
120,120A,120B:連接畫素封裝體
121:載體
122:第一畫素單元
123:電路結構
124:共電極
125:封裝層
126:控制元件
127:介電層
128:遮光層
140,140A,140B:顯示畫素
H1,H2:最大高度
圖1A及圖1B分別為本發明一實施例的顯示面板的上視示意圖及剖面示意圖。
圖2為本發明一實施例的連接畫素封裝體的上視示意圖。
圖3為圖2覆蓋遮光層的連接畫素封裝體的上視示意圖。
圖4為圖3的連接畫素封裝體沿A-A’線的剖面示意圖。
圖5為本發明另一實施例的連接畫素封裝體的剖面示意圖。
圖6為本發明另一實施例的連接畫素封裝體的剖面示意圖。
圖7A及圖7B為本發明另一實施例的顯示面板的組裝剖面示意圖。
圖8為本發明另一實施例的顯示面板的剖面示意圖。
圖9為本發明另一實施例的顯示面板的剖面示意圖。
圖10A至圖10F分別為本發明不同實施例的顯示面板的上視示意圖。
圖1A及圖1B分別為本發明一實施例的顯示面板的上視示意圖及剖面示意圖。請參考圖1A及圖1B。本實施例提供一種顯示面板100，包括底板101、多個顯示模組105以及多個連接畫素封裝體120(以粗線顯示)。其中，底板101位於最底側，多個顯示模組105配置於底板101上，且以陣列方式相互拼接，如圖1B所顯示。顯示模組105包括具有多個連接電極112(見如圖7B)的電路基板110以及至少一顯示畫素140(以細線顯示)。多個連接畫素封裝體120配置於相鄰的電路基板110的多個連接電極112以連接多個顯示模組105。多個連接畫素封裝體120與多個顯示畫素140配置於電路基板110的同一側。其中，每個連接畫素封裝 體120以及每個顯示畫素140內皆具有用於顯示畫面的畫素單元，例如是包括紅色、藍色、綠色的微發光二極體(Micro Light Emitting Diode，Micro LED)晶片，且所有的畫素單元的發光面為共平面，詳細而言，連接畫素封裝體120的畫素單元的出光面與顯示畫素140的畫素單元的出光面為共平面。
因此，本實施例可藉由配置連接畫素封裝體120，將多個顯示模組105拼接後電性連接而形成大尺寸的顯示面板100。故本發明的顯示面板100可應用於大尺寸或高畫素密度拼接顯示器，相較於非拼接的顯示器有較高的良率以及較低的成本。在本實施例中，多個連接畫素封裝體120的尺寸皆相同。且值得一提的是，連接畫素封裝體120在單位尺寸的結構組成可相同於顯示模組105中的顯示畫素140，同顯示畫素140作為顯示畫素使用，且在外觀上具有一致性，本發明並不限於此。
圖2為本發明一實施例的連接畫素封裝體的上視示意圖。圖3為圖2覆蓋遮光層後的連接畫素封裝體的上視示意圖。圖4為圖3的連接畫素封裝體沿A-A’線的剖面示意圖。請參考圖1A至圖4。詳細而言，連接畫素封裝體120包括至少一第一畫素單元122，用以做為顯示面板100的部分顯示單元。第一畫素單元122例如是包括紅色、藍色、綠色的微發光二極體(Micro Light Emitting Diode，Micro LED)，但本發明並不限於此。第一畫素單元122的數量可以為多個。舉例而言，在本實施例中，一個連接畫素封裝體120中的第一畫素單元122的數量為四個，且以陣列 方式排列，但本發明亦不限於此。同理，多個顯示模組105的顯示畫素140具有至少一第二畫素單元(未顯示)，且第一畫素單元122與第二畫素單元呈陣列排列，本發明不以此為限。
更具體而言，在本實施例中，連接畫素封裝體120還包括載體121、電路結構123、共電極124、遮光層128以及封裝層125。為方便說明及顯示清楚，圖3省略顯示了封裝層125。其中，第一畫素單元122、電路結構123、共電極124以及遮光層128配置於載體121上，而封裝層125配置於第一畫素單元122以及遮光層128上。在本實施例中，載體121為用介電材料製成的薄板，例如是聚合物。因此，在本實施例連接畫素封裝體120的製程條件設定，載體121的莫氏硬度與一般陶瓷基板(例如Al2O3或AlN)、矽基板及玻璃基板的莫氏硬度不同並且較小，在本發明中例如是小於或等於6。另一方面，以結構尺寸而言，載體121的最大高度H1小於或等於20微米，而連接畫素封裝體120的整體的最大高度H2小於或等於100微米。換句話說，本實施例的多個連接畫素封裝體120直接以半導體製程製作而成，相較於傳統配置於電路基板的晶片封裝結構，有較高的排列密度，且不需進行切割製程，其精密程度可達公差為正負20微米以內，故具有較佳的良率。除此之外，電路結構123連接於第一畫素單元122與共電極124之間以進行畫素間的控制。電路結構123與載體121即為線路層，可由沉積製程形成導電物質，再以微影及蝕刻等類似的圖案化製程共同製作而成電路結構123以及載體121。遮光層128 配置於第一畫素單元122之間的間隙以暴露第一畫素單元122，可用以與第一畫素單元122切齊或略高於頂面以提供吸光效果，本發明並不限於此。在不同的實施例中，遮光層128亦可設計填充於第一畫素單元122中多個晶片之間以僅暴露晶片頂面，但本發明亦不限於此。封裝層125可以是任意種類且具有透光性質的封膠，並例如是藉由塗佈法、黏合法、溶膠凝膠法(Sol-Gel method)或壓合法以將透光封裝材料形成於遮光層128以及第一畫素單元122。在本實施例中，封裝層125的楊氏模量可以大於或等於1GPa，用以降低被封裝層125所包覆的第一畫素單元122及電路結構123受損的可能。
圖5為本發明另一實施例的連接畫素封裝體的剖面示意圖。請參考圖5。本實施例所顯示的連接畫素封裝體120A類似於圖4所顯示的連接畫素封裝體120。兩者不同之處在於，在本實施例中，連接畫素封裝體120A還包括至少一控制元件126，電性連接於畫素單元122，用以控制第一畫素單元122。在本實施例中，控制元件126與第一畫素單元122配置於同一平面。此外，控制元件126的數量小於或等於畫素單元122的數量，本發明並不限於此。
圖6為本發明另一實施例的連接畫素封裝體的剖面示意圖。本實施例所顯示的連接畫素封裝體120B類似於圖5所顯示的連接畫素封裝體120A。兩者不同之處在於，在本實施例中，連接畫素封裝體120B還包括介電層127，配置於載體121上，且控制 元件126嵌於介電層127中。
類似於上述的連接畫素封裝體120，顯示畫素140可為具有畫素單元的顯示畫素封裝體，其例如是可選擇上述任意實施例的連接畫素封裝體120、120A、120B作為顯示畫素封裝體。換句話說，顯示畫素140的結構可與連接畫素封裝體120、120A、120B相同。亦或者，顯示畫素140可僅包括畫素單元，且畫素單元包括以晶片直接封裝(chip on board,CoB)方式直接接合於電路基板110上的微發光二極體晶片，從而形成顯示畫素140，本發明並不限制顯示畫素的種類。
圖7A及圖7B為本發明另一實施例的顯示面板的組裝流程剖面示意圖。請參考圖7A及圖7B。在本實施例中，顯示面板100的組裝步驟可為：先製作多個顯示畫素140，並將多個顯示畫素140以巨量轉移方式轉移至多個電路基板110以形成多個顯示模組105；接著，配置多個顯示模組105至底板101以進行拼接；接著，在多個顯示模組105的連接位置，配置連接畫素封裝體120至不同電路基板110上的連接電極112，以分別連接相鄰至少二顯示模組105。在圖1A所顯示的實施例中，部分連接畫素封裝體120連接兩相鄰的顯示模組105，而部分連接畫素封裝體120則連接四相鄰的顯示模組105，本發明並不限於此。因此，相較於傳統做法，本實施例可藉由配置連接畫素封裝體120將多個顯示模組105拼接而形成大尺寸的顯示面板100。故本發明的顯示面板100可應用於大尺寸或高畫素密度拼接顯示器，相較於非拼接的顯示器有較 高的良率以及較低的成本。本實施例的顯示面板100的組裝流程可應用於前述所有實施例中。舉例而言，圖7A及圖7B所顯示的顯示模組105亦可包含如圖1A所顯示的四個顯示畫素140，或者是其他種數量或尺寸的設計，本發明不限於此。另一方面，在本實施例中，顯示面板100還包括中間層102，在配置多個顯示模組105至底板101的步驟前先配置中間層102於底板101上以進行後續步驟。中間層102例如為聚合物或矽膠，可用以黏著該些顯示模組105於底板101上。
圖8為本發明另一實施例的顯示面板的剖面示意圖。請參考圖8。本實施例所顯示的顯示面板100A類似於圖7B所顯示的顯示面板100。兩者不同之處在於，在本實施例中，顯示畫素140A的第二畫素單元，係以晶片直接接合(CoB)方式將微發光二極體晶片直接接合於電路基板110上以做為畫素單元而形成顯示模組105。
圖9為本發明另一實施例的顯示面板的剖面示意圖。請參考圖9。本實施例所顯示的顯示面板100B類似於圖8所顯示的顯示面板100A。兩者不同之處在於，在本實施例中，顯示畫素140B還包括了如連接畫素封裝體120的載體，藉此設計，可進一步便利於增高顯示畫素140B中畫素單元的出光面位置，進而與連接畫素封裝體120中的畫素單元出光面共平面。
圖10A至圖10F分別為本發明不同實施例的顯示面板的上視示意圖。請參考圖10A至圖10F。在不同實施例中，連接畫 素封裝體120與顯示畫素140的涵蓋面積及分布方式可視情況而設計為有所不同，其中連接畫素封裝體120的涵蓋範圍以粗線顯示，而顯示畫素140的涵蓋範圍以細線顯示。所謂涵蓋面積是指所有畫素所涵蓋的範圍，而畫素封裝體或畫素單元則可由不同尺寸的載體配合不同數量的畫素單元製作而成。換句話說，可依需求而設計在單一涵蓋範圍中具有單一個畫素單元或多個畫素單元，本發明並不限於此。舉例而言，在同一顯示裝置中，可配置有相同尺寸的連接畫素封裝體120以及不同尺寸的顯示畫素140，如圖10A所顯示的顯示面板100C。或者是，在同一顯示裝置中，可配置有不同涵蓋尺寸的連接畫素封裝體120以及相同尺寸的顯示畫素140，如圖10B所顯示的顯示面板100D。然而，本發明並不限於此。
此外，在不同的實施例中，連接畫素封裝體120以及顯示畫素140的涵蓋面積可因應不同實施例的需求而使大小設計有所不同。如圖10D、10E、10F所示之顯示面板100F、100G、100H，其包括了不同顯示畫素之涵蓋面積的設計，本發明不以此為限。而連接畫素封裝體120的配置位置可因應不同的需求而設計有所不同。舉例而言，可將連接畫素封裝體120的位置設計於兩相鄰電路基板110的位置，如圖10C、10D、10F所顯示的顯示面板100E、100F、100H。或者，可將連接畫素封裝體120的位置設計於四相鄰電路基板110的位置，如圖10E所顯示的顯示面板100G，但本發明並不限於此。
綜上所述，在本發明的顯示面板中，多個連接畫素封裝體包括至少一第一畫素單元，多個顯示模組上配置有至少一第二畫素單元，且多個顯示模組配置於底板，並藉由配置多個連接畫素封裝體於相鄰的電路基板上以相互拼接而形成顯示面板。因此，在相鄰的顯示模組之間也具有可顯示影像的畫素單元。如此一來，可應用於大尺寸或高畫素密度拼接顯示器，相較於非拼接顯示器有較高的良率以及較低的成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:顯示面板
110:底板
120:連接畫素封裝體
140:顯示畫素

Claims (15)

  1. 一種顯示面板，包括： 底板； 多個顯示模組，以陣列方式相互拼接於所述底板，各所述多個顯示模組包括： 電路基板，具有多個連接電極；以及 顯示畫素，配置於所述電路基板，所述顯示畫素具有至少一第二畫素單元；以及 多個連接畫素封裝體，各所述多個連接畫素封裝體包括至少一第一畫素單元，所述多個連接畫素封裝體配置於相鄰的所述電路基板的所述多個連接電極以連接所述多個顯示模組，其中所述至少一第一畫素單元的出光面與所述至少一第二畫素單元的出光面為共平面。
  2. 如請求項1所述的顯示面板，其中各所述多個連接畫素封裝體的所述至少一第一畫素單元的數量為多個。
  3. 如請求項1所述的顯示面板，其中所述至少一第一畫素單元及所述至少一第二畫素單元皆包括紅、藍、綠微發光二極體晶片。
  4. 如請求項1所述的顯示面板，其中所述多個連接畫素封裝體的最大高度小於或等於100微米。
  5. 如請求項1所述的顯示面板，其中所述多個連接畫素封裝體的莫氏硬度小於或等於6。
  6. 如請求項1所述的顯示面板，其中各所述多個連接畫素封裝體還包括載體，所述至少一第一畫素單元配置於所述載體，且所述載體的最大高度小於或等於20微米。
  7. 如請求項1所述的顯示面板，其中各所述多個連接畫素封裝體還包括至少一控制元件，電性連接於所述至少一第一畫素單元。
  8. 如請求項7所述的顯示面板，其中所述至少一控制元件的數量小於或等於所述至少一第一畫素單元的數量。
  9. 如請求項1所述的顯示面板，其中所述多個連接畫素封裝體的尺寸皆相同。
  10. 如請求項1所述的顯示面板，其中所述至少一第二畫素單元包括以晶片直接接合方式接合於所述電路基板上的微發光二極體晶片。
  11. 如請求項10所述的顯示面板，其中所述至少一第二畫素單元的數量為多個。
  12. 如請求項1所述的顯示面板，其中所述顯示畫素為至少一顯示畫素封裝體，且所述至少一顯示畫素封裝體包括所述至少一第二畫素單元。
  13. 如請求項12所述的顯示面板，其中所述至少一第二畫素單元的數量為多個。
  14. 如請求項12所述的顯示面板，其中所述多個連接畫素封裝體在單位尺寸的結構組成相同於與所述多個顯示畫素封裝體在單位尺寸的結構組成。
  15. 如請求項1所述的顯示面板，其中所述多個顯示畫素封裝體與所述多個連接畫素封裝體配置於所述多個電路基板的同一側。
TW110147049A 2021-12-15 2021-12-15 顯示面板 TWI771248B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110147049A TWI771248B (zh) 2021-12-15 2021-12-15 顯示面板
US17/565,461 US20230186795A1 (en) 2021-12-15 2021-12-30 Display panel
JP2022020692A JP7333844B2 (ja) 2021-12-15 2022-02-14 ディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110147049A TWI771248B (zh) 2021-12-15 2021-12-15 顯示面板

Publications (2)

Publication Number Publication Date
TWI771248B true TWI771248B (zh) 2022-07-11
TW202326645A TW202326645A (zh) 2023-07-01

Family

ID=83439526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147049A TWI771248B (zh) 2021-12-15 2021-12-15 顯示面板

Country Status (3)

Country Link
US (1) US20230186795A1 (zh)
JP (1) JP7333844B2 (zh)
TW (1) TWI771248B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201721618A (zh) * 2015-12-04 2017-06-16 財團法人工業技術研究院 顯示畫素及顯示面板
TW202131508A (zh) * 2020-01-31 2021-08-16 友達光電股份有限公司 顯示面板及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004191487A (ja) 2002-12-09 2004-07-08 Sony Corp タイリングディスプレイ
JP5089857B2 (ja) 2004-11-19 2012-12-05 アビックス株式会社 大画面ｌｅｄ表示システム
JP2007192977A (ja) 2006-01-18 2007-08-02 Seiko Epson Corp タイリングディスプレイ
JP2015194515A (ja) 2014-03-31 2015-11-05 ソニー株式会社 表示装置および表示装置の製造方法
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
JP2018087928A (ja) 2016-11-29 2018-06-07 Ｉｔｓ合同会社 Ｌｅｄディスプレイ装置
TWI635470B (zh) 2017-07-04 2018-09-11 錼創科技股份有限公司 發光模組及顯示裝置
JP6411685B1 (ja) 2017-10-12 2018-10-24 ルーメンス カンパニー リミテッド ディスプレイ用ｌｅｄモジュール組立体
TWI658307B (zh) 2017-10-30 2019-05-01 錼創科技股份有限公司 發光二極體顯示器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201721618A (zh) * 2015-12-04 2017-06-16 財團法人工業技術研究院 顯示畫素及顯示面板
TW202131508A (zh) * 2020-01-31 2021-08-16 友達光電股份有限公司 顯示面板及其製造方法

Also Published As

Publication number Publication date
US20230186795A1 (en) 2023-06-15
JP2023088818A (ja) 2023-06-27
JP7333844B2 (ja) 2023-08-25
TW202326645A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
JP7170809B2 (ja) 発光装置
US20220130804A1 (en) Display apparatus and method of manufacturing the same
WO2018097447A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
US10790267B2 (en) Light emitting element for pixel and LED display module
WO2022022044A1 (zh) Led芯片封装模块、显示屏及其制作方法
KR101529934B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US10256218B2 (en) Light emitting device package
US20120218318A1 (en) Light emitting apparatus, illumination apparatus and display apparatus
WO2021063035A1 (zh) 微发光二极管芯片及显示面板
WO2021219069A1 (zh) 一种堆叠结构、显示屏及显示装置
WO2021243750A1 (zh) 显示面板及其制造方法
CN104167485A (zh) 一种自支撑led阵列光源结构
US11031380B2 (en) Manufacturing method of micro LED display module
KR102585406B1 (ko) 발광소자 패키지
US11527516B2 (en) Micro light-emitting diode display
CN212011026U (zh) 具有悬臂电极的发光元件、具有其的显示面板及显示装置
TWI771248B (zh) 顯示面板
TW202206911A (zh) 發光裝置及其顯示裝置和背光裝置
TWI783724B (zh) 顯示面板
TWI801756B (zh) 發光模組與由發光模組拼接而成的發光裝置
JP7477647B2 (ja) 積層構造体、表示スクリーン、および表示装置
WO2022059562A1 (ja) 画像表示装置および画像表示装置の製造方法
WO2023024997A1 (zh) 一种显示基板及其制备方法、显示装置
KR20180127846A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021033822A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법