TWI763467B - 半導體結構的控制方法 - Google Patents

半導體結構的控制方法 Download PDF

Info

Publication number
TWI763467B
TWI763467B TW110115780A TW110115780A TWI763467B TW I763467 B TWI763467 B TW I763467B TW 110115780 A TW110115780 A TW 110115780A TW 110115780 A TW110115780 A TW 110115780A TW I763467 B TWI763467 B TW I763467B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
fuse structure
fuse
semiconductor
Prior art date
Application number
TW110115780A
Other languages
English (en)
Other versions
TW202209613A (zh
Inventor
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202209613A publication Critical patent/TW202209613A/zh
Application granted granted Critical
Publication of TWI763467B publication Critical patent/TWI763467B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Fuses (AREA)

Abstract

本揭露提供一種利用一熔絲結構的半導體結構以及該半導體元件的控制方法。該半導體結構具有一半導體基底、一電晶體以及一熔絲結構。該電晶體設置在該半導體基底上。該熔絲結構設置在該半導體基底上，並鄰近該電晶體設置。該熔絲結構具有一第一導電部、一可熔部以及一第二導電部。該第一導電部設置在該半導體基底中。該可熔部設置在該第一導電部上。該第二導電部設置在該可熔部上。在頂視圖中，該熔絲結構包圍該電晶體設置。

Description

半導體結構的控制方法
本申請案主張2020年5月6日申請之美國正式申請案第16/868,304號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構以及該半導體結構的控制方法。特別是有關於一種利用一熔絲結構的半導體結構以及該半導體元件的控制方法。
在積體電路中，熔絲元件針對各式不同的目的而為廣泛使用的功能，例如改善製造良率或客製化一通用積體電路(generic integrated circuit)。舉例來說，藉由以在相同晶片上之複製或多餘電路取代在一晶片上的缺陷電路，可大大地提昇製造良率。而藉由一雷射光束而斷開的一熔絲係表示為一雷射熔絲，同時藉由通過一電流而斷開(disconnected)或燒斷(blowing)的一熔絲係表示成一電熔絲或e-fuse。設計有多個熔絲並可選擇地燒斷的一積體電路，係可經濟地製造並適用於不同的客製化使用。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且 上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體結構，包括一半導體基底、一電晶體以及一熔絲結構。該電晶體設置在該半導體基底上。該熔絲結構設置在該半導體基底上，並鄰近該電晶體設置。該熔絲結構包括一第一導電部、一可熔部以及一第二導電部。該第一導電部設置在該半導體基底中。該可熔部設置在該第一導電部上。該第二導電部設置在該可熔部上。在頂視圖中，該熔絲結構包圍該電晶體設置。
在本揭露的一些實施例中，該半導體結構還包括一接地電極結構以及一驅動電極結構。該接地電極結構設置在該半導體基底上，並電性連接到該電晶體。該驅動電極結構設置在該半導體基底上，並電性連接到該電晶體。
在本揭露的一些實施例中，該接地電極結構包圍該熔絲結構與該電晶體設置。
在本揭露的一些實施例中，該熔絲結構包圍該接地電極結構與該電晶體設置。
在本揭露的一些實施例中，該接地電極結構提供有一接地電壓，且該驅動電極結構提供有一驅動電壓。
在本揭露的一些實施例中，在頂視圖中，該熔絲結構的該第一導電部包圍該電晶體設置。
在本揭露的一些實施例中，當該可熔部破裂(ruptured)時，該第二導電部與該半導體基底為電性連接。
在本揭露的一些實施例中，當該可熔部破裂時，在該電晶體 中流動的一第一電流係變成一第二電流，其中該第二電流小於該第一電流。
本揭露之另一實施例提供一種半導體結構，包括一半導體基底、一電晶體以及一熔絲結構。該電晶體設置在該半導體基底上。該熔絲結構設置在該半導體基底上，且鄰近該電晶體設置。該熔絲結構包括一第一導電部、一可熔部以及一第二導電部。該第一導電部設置在該半導體基底中。該可熔部設置在該第一導電部上。該第二導電部設置在該可熔部上。當該熔絲結構從一第一狀態改變到一第二狀態時，在該電晶體中流動的一第一電流係變成一第二電流，其中該第二電流係小於該第一電流。
在本揭露的一些實施例中，該半導體結構還包括一接地電極結構以及一驅動電極結構。該接地電極結構設置在該半導體基底上，並電性連接到該電晶體。該驅動電極結構設置在該半導體基底上，並電性連接到該電晶體。
在本揭露的一些實施例中，該接地電極結構包圍該熔絲結構與該電晶體設置。
在本揭露的一些實施例中，該熔絲結構包圍該接地電極結構與該電晶體設置。
在本揭露的一些實施例中，該接地電極結構提供有一接地電壓，且該驅動電極結構提供有一驅動電壓。
在本揭露的一些實施例中，在頂視圖中，該熔絲結構的該第一導電部環繞該電晶體設置。
在本揭露的一些實施例中，當該可熔部破裂時，該第二導電部與該半導體基底為電性連接。
本揭露之另一實施例提供一種半導體結構的控制方法。該 半導體結構包括一電晶體以及一熔絲結構。該控制方法的步驟包括：提供一接地電壓給該電晶體；提供一第一電壓給該熔絲結構；以及改變該第一電壓成為一第二電壓，且改變該接地電壓成為一驅動電壓。當該第二電壓提供給該熔絲結構時，在該電晶體中流動且對應該驅動電壓的一第一電流係變成一第二電流，其中該第二電流係小於該第一電流。
在本揭露的一些實施例中，當該第二電壓提供給該熔絲結構時，該熔絲結構係從一第一狀態改變成一第二狀態。
在本揭露的一些實施例中，當該熔絲結構在該第二狀態時，該熔絲結構的一可熔部係破裂。
在本揭露的一些實施例中，在提供該接地電壓給該電晶體之前，該驅動電壓提供給該電晶體。
在本揭露的一些實施例中，當該第一電壓提供給該熔絲結構時，該驅動電壓變成該接地電壓。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:控制方法
100:半導體結構
102:半導體基底
104:電晶體
106:熔絲結構
106a:第一導電部
108:隔離層
108a:可熔部
110:接觸栓塞層
110a:第二導電部
112:淺溝隔離區
300:半導體結構
310a:第二導電部
400:半導體結構
404:電晶體
406:熔絲結構
408:導電層
500:半導體結構
502:半導體基底
504:電晶體
506:熔絲結構
506a:第一導電部
508a:可熔部
510a:第二導電部
600:半導體結構
602:半導體基底
604:電晶體
606:熔絲結構
608a:可熔部
606a:第一導電部
610a:第二導電部
614:接地電極結構
616:驅動電極結構
618:深N型井
620:N型井
800:半導體結構
802:半導體基底
804:電晶體
806:熔絲結構
806a:第一導電部
808a:可熔部
810a:第二導電部
814:接地電極結構
816:驅動電極結構
818:深P型井
820:P型井
900:半導體結構
902:半導體基底
904:電晶體
906:熔絲結構
914:接地電極結構
916:驅動電極結構
D:汲極電極
G:閘極電極
GND:接地電壓
H1:接觸孔
H2:接觸孔
I1:第一電流
I2:第二電流
I3:漏電流
PR:光阻層
S:源極電極
S11:步驟
S12:步驟
S13:步驟
V1:第一電壓
V2:第二電壓
VDD:驅動電壓
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1為依據本揭露一些實施例之一種半導體結構的頂視示意圖。
圖2為沿圖1之剖線A-A的該半導體結構的剖視示意圖。
圖3為依據本揭露一些實施例之一種半導體結構的頂視示意圖。
圖4為一種相對比較半導體結構的頂視示意圖。
圖5為依據本揭露另一些實施例在圖1中之該半導體結構的剖視示意圖。
圖6為依據本揭露一些實施例一種半導體結構的頂視示意圖。
圖7為沿圖6之剖線A-A的該半導體結構的剖視示意圖。
圖8為依據本揭露另一些實施例在圖6中之該半導體結構的剖視示意圖。
圖9為依據本揭露一些實施例一種半導體結構的頂視示意圖。
圖10為在圖7中該半導體結構之控制方法的流程示意圖。
圖11、圖12、圖13以及圖14為在圖7中該半導體結構在多個控制步驟的不同狀態的剖視示意圖。
圖15、圖16、圖17、圖18、圖19以及圖20為在圖6中該半導體結構沿剖線A-A之不同製造階段的剖視示意圖。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
應當理解，雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可用於本文中以描述不同的元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些用語所限制。 這些用語僅用於從另一元件、部件、區域、層或部分中區分一個元件、部件、區域、層或部分。因此，以下所討論的「第一裝置(first element)」、「部件(component)」、「區域(region)」、「層(layer)」或「部分(section)」可以被稱為第二裝置、部件、區域、層或部分，而不背離本文所教示。
本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。
應當理解，為了清楚和簡單，在圖3、圖5到圖9以及圖11到圖20中的類似特徵係由相同的元件編號所界定。再者，在圖3、圖5到圖9以及圖11到圖20中的類似元件可包含類似材料，也因此為了簡潔起建，省略了這些描述。
依據本揭露的一些實施例，圖1為一半導體結構100的頂視示意圖，而圖2為在圖1中半導體結構100沿剖線A-A的剖視示意圖。請參考圖1及圖2，在一些實施例中，半導體結構100具有一半導體基底102、一電晶體104以及一熔絲結構106。在一些實施例中，半導體結構100還包括一隔離層108、一接觸栓塞層110以及一淺溝隔離(STI)區112。
在一些實施例中，半導體基底102可由半導體材料所製，且半導體基底102可為塊狀矽(bulk silicon)、一半導體晶圓、一絕緣體上覆矽(SOI)基底或一矽鍺基底，但並不以此為限。亦可使用其他包含III 族、IV族以及V族元素的半導體材料。
在一些實施例中，電晶體104設置在半導體基底102上。應當理解，電晶體104可具有形成在半導體基底102中的一些部分以及形成在半導體基底102上的一些部分。電晶體104可為一金屬氧化物半導體電晶體(MOS電晶體)或其他適合的電晶體。在一些實施例中，電晶體104可為一NMOSFET或一PMOSFET。電晶體104包括一閘極電極G、一源極電極S以及一汲極電極D。
舉一個例子，在文後係描述電晶體104為一NMOSFET。半導體基底102可為一P型半導體基底。換言之，半導體基底102可當作一P型井(P-well)工作。閘極電極G可由一多晶矽或一金屬所製。源極電極S與汲極電極D為N型擴散區，例如砷植入區。在一些實施例中，一閘極介電層(圖未示)形成在閘極電極G與半導體基底102之間。閘極介電層可為氧化物或低介電常數的材料。
在一些實施例中，熔絲結構106設置在半導體基底102上，並鄰近電晶體102設置。在一些實施例中，熔絲結構106包括一第一導電部106a、一可熔部(fusible portion)108a以及一第二導電部110a。
在一些實施例中，在頂視圖中(舉例來說，如圖1所示)，熔絲結構106包圍電晶體104設置。換言之，在頂視圖中，熔絲結構106可具有一封閉形狀，且電晶體104形成在該封閉形狀內側。在其他實施例中，熔絲結構106可不為封閉形狀，且熔絲結構106仍圍繞電晶體104。換言之，在頂視圖中，電晶體104設置在非封閉熔絲結構106內側。
第一導電部106a可為一P型擴散區。應當理解，第一導電部106a的導電類型與電晶體104的類型相關。舉例來說，當電晶體104為 一PMOSFET時，第一導電部106a可為一N型擴散區。在一些實施例中，在頂視圖中，熔絲結構106的第一導電部106a包圍電晶體104。如上所述，第一導電部106a可具有一封閉形狀或一非封閉形狀。在一些實施例中，第一導電部106a的形狀可為一環狀、一圓形、一矩形、一正方形或其他適合的形狀。
在一些實施例中，可熔部108a形成有隔離層108。可熔部108a的厚度可與破裂之可熔部108a的電場以及輸入電壓相關，其方程式(1)表示成E=V/d...(1)，其中E為電場，V為輸入電壓，d為可熔部108a的厚度。
在一些實施例中，破裂之可熔部108a的電場E等於或大於8mV/cm。在一些其他實施例中，破裂之可熔部108a的電場E可等於或大於10mV/cm。在一些實施例中，破裂之可熔部108a的輸入電壓V可介於大約4.2V到大約5V之間。在一些其他實施例中，破裂之可熔部108a的輸入電壓V可大約為6V。可熔部108a的厚度可取決於可熔部108a的材料(意即隔離層108)而有所不同。舉例來說，當可熔部108a的材料相對於輸入電壓(或電場)較為靈敏時，則可熔部108a的厚度可較小。
第二導電部110a形成有接觸栓塞層110。在一些實施例中，從第二導電部110a提供輸入電壓。當可熔部108a藉由輸入電壓而破裂(ruptured)(或燒斷(blown out))時，熔絲結構106係從一第一狀態變成一第二狀態。第一狀態為第二導電部110a藉由可熔部108a而與第一導電部106a電性絕緣的狀態。第二狀態為第二導電部110a電性連接到第一導電部106a的狀態。
應當理解，第一導電部106a上的任何位置相對於電晶體 104具有相同的電位(potential)。換言之，可熔部108a與第二導電部110a係沿著第一導電部106a而形成在任何位置。並未限制可熔部108a與第二導電部110a的數量與位置。
依據本揭露的一些其他實施例，圖3為一半導體結構300的頂視示意圖。請參考圖3，舉例來說，半導體結構300可具有四個第二導電部310a，並位在電晶體104的左側及右側，但並不以此為限。應當理解，可熔部(在圖3中未示)的數量與位置係對應第二導電部310a。
請往回參考圖1及圖2，在一些實施例中，當可熔部108a破裂時，第二導電部110a與半導體基底102則電性連接。換言之，來自熔絲結構106之第二導電部110a的輸入電壓可影響電流，而該電流係流經位在電晶體104的源極電極S與汲極電極D之間的半導體基底102。在一些實施例中，當可熔部108a破裂時，在電晶體104中流動的一第一電流I1則變成第二電流I2。第二電流I2係小於第一電流I1。在電晶體104中的電流下降(current drop)可從半導體基底102進行。這是因為當半導體基底102的電位位準(potential level)變得更負(more negative)(如在NMOSFET中)時，更多電洞(holes)係被吸引到半導體基底102。電晶體104的臨界電壓會增加，且該等電洞可被吸引到汲極電極D。當電晶體104導通(turned on)時，一漏電流I3可發生在汲極電極D與半導體基底102之間。此效應則稱為基板效應(body effect)。
在一些實施例中，隔離層108設置在半導體基底102上，並覆蓋電晶體104。隔離層108可包括介電材料，例如氧化物、氮化物、聚合物或類似物。在一些實施例中，多個接觸孔形成在隔離層108中。
在一些實施例中，接觸栓塞層110形成在隔離層108上。接 觸栓塞層110延伸進入隔離層108的該等接觸孔中。接觸栓塞層110用於電性連接電晶體104與熔絲結構106到其他電子元件。在一些實施例中，接觸栓塞層110藉由使用導電材料充填該等接觸孔所形成，而導電材料係例如鎢(W)、金(Au)、銀(Ag)、其他適合的導電材料或其組合。在一些實施例中，淺溝隔離區112形成在電晶體104與熔絲結構106之間。淺溝隔離區112用於電性絕緣在半導體基底102中的電晶體104與熔絲結構106。
圖4為一比較的半導體結構400的頂視示意圖。請參考圖4，半導體結構400具有一電晶體404以及一熔絲結構406。電晶體404與熔絲結構406藉由一導電層408而連接。在比較的半導體結構400中，熔絲結構406可具有與電晶體404相同的架構。每一電晶體404與熔絲結構406具有一多晶矽層以及一薄的閘極氧化物，多晶矽層係當作一閘極電極，薄的閘極氧化物係使多晶矽層與在下面的導電層408絕緣。
在破裂之前，熔絲結構406當作是一電容器。在熔絲結構406之薄的閘極氧化物破裂之後，熔絲結構406當作是一電阻器，其係連接到電晶體404。
比較的半導體結構400可具有如下所述的一些問題。熔絲結構406具有與電晶體404相同的架構，並占據與電晶體404相同的面積。再者，在比較的半導體結構400中，一個熔絲結構406係對應一個電晶體404。因此，當熔絲結構406的密度增加時，可增加半導體結構400的尺寸。
再者，在比較的半導體結構400中，熔絲結構406僅具有一個接觸點，其係為熔絲結構406的閘極電極，用於破裂薄的閘極氧化物。因此，當薄的閘極氧化物經由閘極電極而並未完全破裂時，熔絲結構406 不會是再可熔的(re-fusible)。再者，當熔絲結構406大致破裂但確定為不破裂時，則沒有其他方法檢測或破裂熔絲結構406。
請往回參考圖1及圖2，相較於在圖4中之比較的半導體結構400，本揭露的半導體結構100包括熔絲結構106，而在頂視圖中，熔絲結構106包圍電晶體104。熔絲結構106的面積係可小於在圖4中之比較的半導體結構400的面積。因此，相較於比較的半導體結構400，可縮減半導體結構100的尺寸。
再者，熔絲結構106可具有複數個第二導電部110a，並可經由任何一個第二導電部100a而破裂。換言之，當可熔部108a經由其中一第二導電部110a而未破裂時，可熔部108a可經由其他的第二導電部110a交替地破裂。
再者，來自熔絲結構106之第二導電部110a的輸入電壓可影響電流，而該電流係流經位在電晶體104的源極電擊S與汲極電極D之間的半導體基底102。因此，可以根據在電晶體104中流動的電流來確定熔絲結構106是否破裂。尤其是，當可熔部108a破裂時，電晶體104中流動的第一電流I1可變成第二電流I2。第二電流I2係小於第一電流I1。在電晶體104中的電流下降可從半導體基底102進行。這是因為當半導體基底102的電位變得更負(如在NMPSFET中)時，更多的電洞被吸引到半導體基底102。電晶體104的臨界電壓會改變，且該等電洞可被吸引到汲極電極D。當電晶體104導通時，一漏電流I3可發生在汲極電極D與半導體基底102之間。此效應係稱為基板效應。總而言之，熔絲結構106為再可熔的，且熔絲結構106的破裂狀態經由在電晶體104噌的電流是可檢測的。
依據本揭露的一些實施例，圖5為半導體結構500的剖視示 意圖。請參考圖5，在一些實施例中，半導體結構500具有一半導體基底502、一電晶體504以及一熔絲結構506。
半導體結構500與在圖25中的半導體結構100之間的差異，在於電晶體504為一PMOSFET。在一些實施例中，半導體基底502為一N型半導體基底。換言之，半導體基底502可如同一N型井(N-well)工作。源極電及S與汲極電極D為P型擴散區。
在一些實施例中，熔絲結構506的第一導電部506a為一N型擴散區。在一些實施例中，在頂視圖中，熔絲結構506的第一導電部506a包圍電晶體504設置。如上所述，第一導電部506可具有一封閉形狀或一非封閉形狀。在一些實施例中，第一導電部506a的形狀可為一環狀、一圓形、一矩形、一正方形或其他適合的形狀。
可熔部508a與第二導電部510a係類似於在圖2中的可熔部108a與第二導電部110a，且為了簡潔，係省略其重複的描述。
類似於在圖1及圖2中的半導體結構100，熔絲結構506的面積係小於在圖4中之比較的熔絲結構406的面積。因此，相較於比較的半導體結構400，係縮減半導體結構500的尺寸。再者，熔絲結構506可具有複數個第二導電部510a，並可經由任何一個第二導電部510a而破裂。再者，可以根據在電晶體405中流動的電流來確定熔絲結構506是否破裂。總而言之，熔絲結構506是再可容的，且熔絲結構506的破裂狀態經由在電晶體504中流動的電流是可檢測的。
依據本揭露的一些實施例，圖6為一半導體結構600的頂視示意圖，而圖7為在圖6中沿剖線A-A之半導體結構600的剖視示意圖。請參考圖6及圖7，在一些實施例中，半導體結構600具有一半導體基底 602、一電晶體604、一熔絲結構606、一接地電極結構614以及一驅動電極結構616。
半導體基底602、電晶體604以及熔絲結構606係類似於在圖1及圖2中的半導體基底102、電晶體104以及熔絲結構106，且為了簡潔，省略其重複的描述。
舉一個例子，在文後係描述電晶體604為一NMOSFET。半導體基底602可為一P型半導體基底。換言之，半導體基底602可當作一P型井工作。源極電極S與汲極電極D為N型擴散區，例如砷植入區。
熔絲結構606的第一導電部606a為一P型擴散區。應當理解，第一導電部606a的導電類型係與電晶體604的類型相關。如上所述，第一導電部606a可具有一封閉形狀或一非封閉形狀。在一些實施例中，第一導電部606a的形狀可為一環狀、一圓形、一矩形、一正方形或是其他適合的形狀。
接地電極結構614提供有一接地電壓。在一些實施例中，接地電極結構614可為一P型擴散區。應當理解，接地電極結構614的導電類型係與電晶體604的類型相關。舉例來說，當電晶體604為一PMOSFET時，接地電極結構614可為一N型擴散區。在一些實施例中，再頂視圖中，接地電極結構614包圍電晶體604與熔絲結構606。接地電極結構614可具有一封閉形狀或一非封閉形狀。在一些實施例中，接地電極結構614的形狀可為一環狀、一圓形、一矩形、一正方形或其他適合的形狀。應當理解，接地電極結構614的形狀與熔絲結構606之第一導電部606的形狀可為相同或不相同。
驅動電極結構614提供有一驅動電壓。在一些實施例中， 驅動電極結構616可為一N型擴散區。應當理解，驅動電極結構616的導電類型係與電晶體604的類型相關。舉例來說，當電晶體604為一PMOSFET時，驅動電極結構616可為一P型擴散區。在一些實施例中，在頂視圖中，驅動電極結構616包圍電晶體604、熔絲結構606以及接地電極結構614設置。驅動電極結構616可具有一封閉形狀或一非封閉形狀。在一些實施例中，驅動電極結構616的形狀可為一環狀、一圓形、一矩形、一正方形或其他適合的形狀。應當理解，驅動電極結構616、接地電極結構614以及熔絲結構606之第一導電部606a的形狀可為相同或不相同。
在一些實施例中，半導體結構600還包括一深N型井618以及一N型井620。在位置上，深N型井618係較深於N型井620，而N型井620係較深度摻雜於深N型井620。深N型井618與N型井620一起提供對於P型基底602之較佳的絕緣。在一些實施例中，在頂視圖中，N型井620可具有與驅動電極結構616相同的形狀。
類似於在圖1及圖2中的半導體結構100，熔絲結構606的面積係小於在圖4中之比較的熔絲結構406的面積。因此，相較於比較的半導體結構400，係縮減半導體結構600的尺寸。再者，熔絲結構606可具有複數個第二導電部610a，且可熔部608a可經由任何一個第二導電部610a而破裂。再者，可以根據在電晶體604中流動的電流來確定熔絲結構606是否破裂。總而言之，熔絲結構606為再可熔的，且熔絲結構606的破裂狀態係經由在電晶體604中流動的電流而可檢測的。
依據本揭露的一些實施例，圖8為半導體結構800的剖視示意圖。請參考圖8，在一些實施例中，半導體結構800具有一半導體基底802、一電晶體804以及一熔絲結構806。
半導體結構800與在圖7中的半導體結構600之間的差異，在於電晶體804為一PMOSFET。在一些實施例中，半導體基底802為一N型半導體基底。換言之，半導體基底802可如同一N型井工作。源極電極S與汲極電極D為P型擴散區。
在一些實施例中，熔絲結構806的第一導電部806a為一N型擴散區。在一些實施例中，在頂視圖中，熔絲結構806的第一導電部806a包圍電晶體804。如上所述，第一導電部806a可具有一封閉形狀或一非封閉形狀。在一些實施例中，第一導電部806a的形狀可為一環狀、一圓形、一矩形、一正方形或其他適合的形狀。
可熔部808a與第二導電部810a係類似於在圖7中的可熔部608a與第二導電部610a，為了簡潔，省略其重複的描述。
在一些實施例中，接地電極結構814為一N型擴散區，而驅動電極結構816為一P型擴散區。在一些實施例中，半導體結構800還包括一深P型井818以及一P型井820。在位置上，深P型井818係較深於P型井820，且P型井820係較高度摻雜於深P型井818。深P型井818與P型井820一起提供與N型基底802之較佳的絕緣。在一些實施例中，在頂視圖中，P型井820可具有與驅動電極結構816相同的形狀。
依據本揭露的一些實施例，圖9為一半導體結構900的頂視示意圖。請參考圖9，在一些實施例中，半導體結構900具有一半導體基底902、一電晶體904、一熔絲結構906、一接地電極結構914以及一驅動電極結構916。
半導體基底902、電晶體904以及熔絲結構906係類似於在圖6中的半導體基底602、電晶體604以及熔絲結構606，且為了簡潔，係 省略其重複的描述。
在半導體結構900與在圖6中的半導體結構600之間的差異，在於熔絲結構906包圍接地電極結構914與電晶體904。換言之，熔絲結構906位在接地電極結構914的外側。簡短來說，熔絲結構906可形成在一不同位置，其係取決於需求或製造步驟(manufacturing operations)。
依據本揭露的一些實施例，圖10為在圖7中之半導體結構600的控制方法的流程示意圖。
請參考圖10，在一些實施例中，控制方法10包括步驟S11到S13。在步驟S11中，提供一接地電壓到電晶體。在步驟S12中，提供一第一電壓到熔絲結構。在步驟S13中，第一電壓變成一第二電壓，且接地電壓變成一驅動電壓。當第二電壓提供到熔絲結構時，在電晶體中流動且對應驅動電壓的一第一電流係變成一第二電流，其中第二電流係小於第一電流。
依據本揭露的一些實施例，圖11、圖12、圖13及圖14為在圖7中的半導體結構600在該等控制步驟的不同狀態。請參考圖11，在一些實施例中，在提供接地電壓GND到電晶體604之前，一驅動電壓VDD係提供到電晶體604。在一些實施例中，提供到電晶體604(舉例來說，一NMOSFET)的驅動電壓VDD可為大約1.2V。應當理解，驅動電壓VDD並未以此為限；驅動電壓VDD可隨著不同種類的電晶體而有所不同。當驅動電壓VDD提供到電晶體604時，一第一電流I1係流經電晶體604。
請參考圖12以及在圖10中的步驟S11，在步驟S11中，接地電壓GND提供到電晶體604。在一些實施例中，驅動電壓VDD係從驅動電壓VDD變成接地電壓GND。
請參考圖13以及在圖10中的步驟S12，在步驟S12中，第一電壓V1提供到熔絲結構606。在一些實施例中，當第一電壓V1提供到熔絲結構606時，驅動電壓VDD係變成接地電壓GND。換言之，當第一電壓V1提供到熔絲結構606時，即關閉(turned off)電晶體604。
在一些實施例中，第一電壓V1係與可熔部608a的厚度相關，其係表示如方程式(2)：E=V1/d...(2)。其中E為電場，V1為第一電壓V1，而d為可熔部608a的厚度。
應當理解，第一電壓V1並不以此為限；第一電壓V1可隨著第一導電部606a之不同的導電類型而有所不同。舉例來說，當第一導電部606a為一P型擴散區時，用於破裂可熔部608a之第一電壓V1可介於大約4.2V到大約5V之間，但並不以此為限。在一些其他實施例中，用於破裂可熔部608a的第一電壓V1可大約為6V。應當理解，當第一導電部606a為一N型擴散區時，相較於P型擴散區，第一電壓V1可為一負電壓。
請參考圖14以及在圖10中的步驟S13，在步驟S13中，第一電壓V1變成一第二電壓V2，且接地電壓GND變成驅動電壓VDD。換言之，當第二電壓V2提供到熔絲結構606時，電晶體604即導通(turns on)。
在一些實施例中，當第二電壓V2提供到熔絲結構606時，在電晶體604中流動且對應驅動電壓VDD的第一電流I1係變成一第二電流I2。第二電流I2係小於第一電流I1。
在一些實施例中，當第二電壓V2提供到熔絲結構606時，熔絲結構606係從一第一狀態變成一第二狀態。第一狀態即第二導電部610a藉由可熔部608a而與第一導電部606a電性絕緣的狀態。第二狀態即第二導電部610a電性連接到第一導電部606a的狀態。換言之，當熔絲結 構606在第二狀態時，可熔部608a係破裂。
應當理解，第二電壓V2並不以此為限；第二電壓V2可隨著第一導電部606a之不同導電類型而有所不同。舉例來說，當第一導電部606a為一P型擴散區時，第二電壓V2可為大約-0.5V，但並不以此為限。應當理解，當第一導電部606a為一N型擴散區時，相較於P型擴散區，第二電壓V2可為一正電壓。
如上所述，來自熔絲結構606之第二導電部610a的第二電壓V2可影響電流，而該電流係流經位在電晶體604的源極電極S與汲極電極D之間的半導體基底102。舉例來說，在電晶體604中流動並對應驅動電壓VDD的第一電流I1可變成第二電流。因此，可以根據在電晶體604中流動的電流來確定熔絲結構606是否破裂。
尤其是，當可熔部608a破裂時，小於第一電流I1之第二電流I2係在電晶體604中被檢測到。在電晶體604上的干擾可從半導體基底602實施。這是因為當半導體基底602的電位變得更負(如在一NMOSFET中)時，更多的電動被吸引到半導體基底602。電晶體604的臨界電壓係改變，且該等電洞被吸引到汲極電極D。當電晶體604導通時，一漏電流I3可發生在汲極電極D與半導體基底602之間。此效應稱為基板效應。
再者，當第二電流I2不小於第一電流I1的一預定百分比時，可實施一額外步驟來破裂可熔部608a。舉例來說，當第二電流I2大於第一電流I1的40%(意即當I2>(0.4 x I1)時，可再次執行步驟S12，但並不以此為限。再者，由於電流下降是可檢測的，所以提供給破裂可熔部608a之重複步驟的電壓是可調的。換言之，當第二電流I2小於第一電流I1，但電流下降大於該預定百分比時，一較低電壓可提供給破裂可熔部608a之重 複的步驟。
總而言之，在本揭露中，熔絲結構606為再可容的，且熔絲結構606的破裂狀態係經由在電晶體604中的電流而是可檢測的。
依據本揭露的一些實施例，圖15、圖16、圖17、圖18、圖19以及圖20為在圖6中的半導體結構600沿剖線A-A之不同製造階段的剖視示意圖。請參考圖15，係形成電晶體604、熔絲結構606的第一導電部606a、接地電極結構614、驅動電極結構616、深N型井618、N型井620以及淺溝隔離區112。所提及的該等元件係在不同的步驟中或相同的步驟中所形成。應當理解，第一導電部606a與接地電極結構614為相同導電類型，因此可在相同步驟中形成。
請參考圖16，隔離層608係形成在半導體基底602上，並覆蓋電晶體604、第一導電部606a、接地電極結構614以及驅動電極結構616。隔離層608可包含介電材料，例如氧化物、氮化物或類似物。
請參考圖17，複數個接觸孔H1係形成在隔離層608中並對應第一導電部606a設置。在一些實施例中，係形成一光阻層PR以圖案化在隔離層608上的該等接觸孔H1。應當理解，該等接觸孔H1的數量與位置係對應第二導電部610a(如圖7所示)。在一些實施例中，該等接觸孔H1並未延伸進入第一導電部606a的上表面中。換言之，隔離層608位在該等接觸孔H1下方的一部份係保留完整，以當作是可熔部608a。請參考圖18，在該等接觸孔H1形成之後，係移除光阻層PR。
請參考圖19，複數個接觸孔H2係形成在隔離層608中，並對應電晶體604、接地電極結構614以及驅動電極結構616設置。在一些實施例中，係形成光阻層PR來圖案化在隔離層608上的該等接觸孔H2。在 該等接觸孔H2形成之後，係移除光阻層PR。
請參考圖20，接觸栓塞層610形成在隔離層608上。接觸栓塞層610形成在隔離層608的該等接觸孔H1與H2中。接觸栓塞層610用於電性連接電晶體604與熔絲結構606到其他電子元件。在一些實施例中，接觸栓塞層610係藉由以導電材料充填該等接觸孔H1與H2所形成，而導電材料係例如鎢、金、銀、其他適合的導電材料或其組合。
應當理解，參考圖8所描述的該等實施例係可使用參考圖15、圖16、圖17、圖18、圖19及圖20所描述的製造步驟所形成。
總而言之，熔絲結構606的面積可小於在圖4中之比較的熔絲結構406之面積。因此，相較於比較的半導體結構400，係可縮減半導體結構600的尺寸。再者，熔絲結構606的第一導電部606a以及接地電極結構614可以相同步驟所形成，因此可減少製造步驟。
應當理解，參考圖8所描述的該等實施例亦可使用參考圖15、圖16、圖17、圖18、圖19及圖20所描述的製造步驟所形成。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、 機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:半導體結構
102:半導體基底
104:電晶體
106:熔絲結構
106a:第一導電部
108:隔離層
108a:可熔部
110:接觸栓塞層
110a:第二導電部
112:淺溝隔離區
D:汲極電極
G:閘極電極
I1:第一電流
I2:第二電流
I3:漏電流
S:源極電極

Claims (5)

  1. 一種半導體結構的控制方法，該半導體結構包括一電晶體以及一熔絲結構，該方法包括：提供一接地電壓給該電晶體；提供一第一電壓給該熔絲結構；以及改變該第一電壓成為一第二電壓，且改變該接地電壓成為一驅動電壓；其中當該第二電壓提供給該熔絲結構時，在該電晶體中流動且對應該驅動電壓的一第一電流係變成一第二電流，其中該第二電流係小於該第一電流。
  2. 如請求項1所述之半導體結構的控制方法，其中當該第二電壓提供給該熔絲結構時，該熔絲結構係從一第一狀態改變成一第二狀態。
  3. 如請求項2所述之半導體結構的控制方法，其中當該熔絲結構在該第二狀態時，該熔絲結構的一可熔部係破裂。
  4. 如請求項1所述之半導體結構的控制方法，其中在提供該接地電壓給該電晶體之前，該驅動電壓提供給該電晶體。
  5. 如請求項3所述之半導體結構的控制方法，其中當該第一電壓提供給該熔絲結構時，該驅動電壓變成該接地電壓。
TW110115780A 2020-05-06 2021-04-30 半導體結構的控制方法 TWI763467B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/868,304 US11171087B1 (en) 2020-05-06 2020-05-06 Semiconductor structure and controlling method thereof
US16/868,304 2020-05-06

Publications (2)

Publication Number Publication Date
TW202209613A TW202209613A (zh) 2022-03-01
TWI763467B true TWI763467B (zh) 2022-05-01

Family

ID=78413166

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110115780A TWI763467B (zh) 2020-05-06 2021-04-30 半導體結構的控制方法
TW111108397A TWI780011B (zh) 2020-05-06 2021-04-30 半導體結構與其控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111108397A TWI780011B (zh) 2020-05-06 2021-04-30 半導體結構與其控制方法

Country Status (2)

Country Link
US (1) US11171087B1 (zh)
TW (2) TWI763467B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649240B2 (en) * 2006-02-09 2010-01-19 Samsung Electronics Co., Ltd. Semiconductor memory device with vertical fuse
US20110317467A1 (en) * 2010-06-25 2011-12-29 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070205485A1 (en) * 2006-03-02 2007-09-06 International Business Machines Corporation Programmable anti-fuse structures, methods for fabricating programmable anti-fuse structures, and methods of programming anti-fuse structures
JP4886353B2 (ja) * 2006-04-28 2012-02-29 株式会社東芝 抵抗変化型ヒューズ回路
JP2007324423A (ja) * 2006-06-01 2007-12-13 Toshiba Corp 半導体集積回路装置
US7312513B1 (en) * 2006-07-10 2007-12-25 Wilcox William J Antifuse circuit with well bias transistor
JP2008047702A (ja) * 2006-08-16 2008-02-28 Nec Electronics Corp 半導体記憶装置
US9842802B2 (en) * 2012-06-29 2017-12-12 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649240B2 (en) * 2006-02-09 2010-01-19 Samsung Electronics Co., Ltd. Semiconductor memory device with vertical fuse
US20110317467A1 (en) * 2010-06-25 2011-12-29 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
TW202224138A (zh) 2022-06-16
US11171087B1 (en) 2021-11-09
US20210351129A1 (en) 2021-11-11
TWI780011B (zh) 2022-10-01
TW202209613A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
KR100325553B1 (ko) 반도체 집적회로의 정전기 보호장치, 그의 제조방법 및 그를사용한 정전기 보호회로
US7157782B1 (en) Electrically-programmable transistor antifuses
US5672994A (en) Antifuse circuit using standard MOSFET devices
US8957482B2 (en) Electrical fuse and related applications
US8716831B2 (en) One time programmable structure using a gate last high-K metal gate process
TWI469339B (zh) 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列
JP3810246B2 (ja) 半導体装置および半導体装置の製造方法
US6913954B2 (en) Programmable fuse device
US20060102964A1 (en) Passive device and method for forming the same
TW201515156A (zh) 可程式化記憶體
US20140306750A1 (en) Semiconductor device
US7375371B2 (en) Structure and method for thermally stressing or testing a semiconductor device
TWI583978B (zh) 具有包含雙向保護二極體之測試結構的積體電路
TWI763467B (zh) 半導體結構的控制方法
US8467240B1 (en) Integrated circuits with nonvolatile memory elements
WO2006039669A2 (en) E-fuse with reverse bias p-n junction
CN111627912A (zh) 保险丝结构及存储单元
KR100621773B1 (ko) 전기적 퓨즈 회로 및 레이아웃 방법
CN212907739U (zh) 保险丝结构及存储单元
US8102019B1 (en) Electrically programmable diffusion fuse
TWI793710B (zh) 記憶體單元及用於自記憶體單元讀出資料的方法
CN220121842U (zh) 集成电路
TWI790838B (zh) 半導體裝置
TWI852269B (zh) 積體電路及用於形成其的方法
KR20020055936A (ko) 정전기 방전 보호 회로