TWI763396B - 記憶體元件、感測放大器及失配補償方法 - Google Patents

記憶體元件、感測放大器及失配補償方法 Download PDF

Info

Publication number
TWI763396B
TWI763396B TW110110940A TW110110940A TWI763396B TW I763396 B TWI763396 B TW I763396B TW 110110940 A TW110110940 A TW 110110940A TW 110110940 A TW110110940 A TW 110110940A TW I763396 B TWI763396 B TW I763396B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
transistors
trimming
clamping
Prior art date
Application number
TW110110940A
Other languages
English (en)
Other versions
TW202213335A (zh
Inventor
林谷峰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202213335A publication Critical patent/TW202213335A/zh
Application granted granted Critical
Publication of TWI763396B publication Critical patent/TWI763396B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一種記憶體元件，其包含第一記憶胞、第二記憶胞以及感測放大器。所述感測放大器包含第一支路及第二支路且經組態以在微調操作中將第一電壓及第二電壓分別輸出至第一記憶體及第二記憶體。所述感測放大器的第一箝位元件包含第一箝位電晶體及並聯耦接至所述第一箝位電晶體的多個第一微調電晶體。第一箝位電晶體及多個第一微調電晶體的閘極端是藉由固定箝位電壓偏壓。選擇性地導通所述多個第一微調電晶體中的每一者，以補償第一電壓與第二電壓之間的失配。

Description

記憶體元件、感測放大器及失配補償方法
本實施例是有關於一種記憶體元件、感測放大器及失配補償方法。
在記憶體元件中，感測放大器用以放大感測放大器的第一支路及第二支路中的信號之間的信號差。由於半導體製造製程中不可避免的變化，將存在感測放大器的第一支路與第二支路之間的失配或偏移。由於感測放大器中存在的失配，感測放大器的效能減小。需要匹配補償來達成感測放大器的令人滿意的效能。
本發明實施例提供一種記憶體元件，其包括第一記憶胞、第二記憶胞、以及感測放大器。感測放大器包括第一支路以及第二支路。第一支路包括第一箝位元件，經組態以在微調操作中輸出第一電壓至所述第一記憶胞。第二支路包括第二箝位元件，經組態以在所述微調操作中輸出第二電壓至所述第二記憶胞。所述第一箝位元件包括第一箝位電晶體及並聯耦接至所述第一箝位電晶體的多個第一微調電晶體，所述第一箝位電晶體及所 述多個第一微調電晶體的閘極端是藉由固定箝位電壓偏壓，且選擇性地導通所述多個第一微調電晶體中的每一者以補償所述第一電壓與所述第二電壓之間的失配。
本發明實施例提供一種感測放大器，其包括第一支路以及第二支路。第一支路包括第一箝位元件，經組態以輸出第一電壓。第二支路經組態以輸出第二電壓。所述第一箝位元件包括第一箝位電晶體及並聯耦接至所述第一箝位電晶體的多個第一微調電晶體，所述第一箝位電晶體及所述多個第一微調電晶體的閘極端是藉由固定箝位電壓偏壓，且選擇性地導通所述多個第一微調電晶體中的每一者以補償所述第一電壓與所述第二電壓之間的失配。
本發明實施例提供一種補償感測放大器中的第一電壓與第二電壓之間的失配的方法，其包括下列步驟：判定所述第一電壓與所述第二電壓之間的所述失配；根據所述第一電壓與所述第二電壓之間的所述失配，自多個第一微調電晶體中選擇並聯耦接至第一箝位電晶體的第一數目個微調電晶體；用固定箝位電壓偏壓所述第一箝位電晶體及所述多個第一微調電晶體的閘極端；以及，導通所述第一數目個所述微調電晶體以補償所述第一電壓與所述第二電壓之間的所述失配。
100:記憶體元件
110、120、310、320:箝位元件
130:電壓比較器
3101、3201:主支路
3102、3103、3104、3105、3106、3202、3203、3204、3205、3206:微調支路
510、520、530、540:操作
SA:感測放大器
MC:記憶胞
RMC:參考記憶胞
Q、Qi、QB、QBi:節點
ND1、ND2、ND3、ND4:共同節點
M0、M1、M2、M3、M4、M5、M6、M7、M8、M9、N3、N4、P1、P2、P5:電晶體
TA(0)、TA(1)、TA(N-1)、TA(N/2)、TA(x)、TB(0)、TB(N-1)、TB(x):微調電晶體
SW1、SW2、SW3、SW4、SW5、SW6:開關
SWA(0)、SWA(1)、SWA(N-1)、SWA(x)、SWB(0)、SWB(N-1)、SWB(x):微調開關
P0、P1、P2:點
VBL、VBL'、VRBL、VRBL':電壓
Icell、Iref:電流
LATENB、LATEN:啟用信號
SWEN:控制信號
PREB:信號
VDD:電源電壓
結合附圖閱讀自以下詳細描述會最佳地理解本揭露的各態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，出於論述清楚起見，可任意增加或減小各種特徵的尺寸。
圖1為根據一些實施例的包含感測放大器的記憶體元件的示意圖。
圖2為圖1中的根據一些實施例的感測放大器的電壓比較器電路的示意圖。
圖3A為根據一些實施例的感測放大器的第一支路中的箝位元件的示意圖。
圖3B為根據一些實施例的感測放大器的第二支路中的箝位元件的示意圖。
圖4為根據一些實施例說明箝位元件中的導通電晶體的總電晶體尺寸(或元件電晶體尺寸)與各微調步驟中的電壓之間的關係的圖。
圖5為說明根據一些實施例的補償感測放大器中的失配的方法的流程圖。
以下揭露內容提供用於實施本揭露的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，這些組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成，使得第一特徵及第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複參考標號及/或字母。此重複是出於簡化及清楚的目的，且自身並不指示所論述的各種實施例及/或組態之間的關係。
另外，為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及其類似者的空間相對術語，以描述如諸圖中所說明的一個元件或特徵相對於另一元件或特徵的關係。除圖中所描繪的定向以外，空間相對術語意欲涵蓋元件在使用中或操作中的不同定向。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
圖1說明根據一些實施例的包含感測放大器SA、記憶胞MC以及參考記憶胞RMC的記憶體元件100的示意圖。在一些實施例中，感測放大器SA可包含第一支路及第二支路，其中第一支路包含電晶體P2、節點QB以及箝位元件110；且第二支路包含電晶體P1、節點Q以及箝位元件120。節點Q耦接於電晶體P1與箝位元件120之間；且節點QB耦接於電晶體P2與箝位元件110之間。第一支路可經由參考位元線耦接至參考記憶胞RMC，以在對感測放大器SA的微調操作中將電壓VRBL輸出至參考記憶胞RMC；且第二支路可經由位元線耦接至記憶胞MC以在感測放大器中將電壓VBL輸出至記憶胞MC。在一些實施例中，微調操作經組態以補償電壓VBL與電壓VRBL之間的失配。由於半導體製造製程中的不可避免的變化，可存在電壓VBL與電壓VRBL之間的失配。在一些實施例中，記憶胞MC及參考記憶胞RMC位於耦接至感測放大器SA的記憶陣列(未示出)中。在一些替代性實施例中，記憶胞MC及參考記憶胞RMC位於耦接至感測放大器SA的不同記憶陣列(未示出)中。記憶胞MC及參考記憶胞RMC可為電阻隨機存取記憶體(resistive random-access memory；RRAM)、相變 隨機存取記憶體(phase-change random-access memory；PCRAM)、磁性隨機存取記憶體(magnetic random-access memory；MRAM)、靜態隨機存取記憶體(static random-access memory；SRAM)、鐵電隨機存取記憶體(ferroelectric random-access memory；RAM)、快閃記憶體或任何其他合適的記憶體類型的記憶胞。
在一些實施例中，感測放大器SA為電流感測放大器，其經組態以感測在讀取操作中流過記憶胞MC及第二記憶胞RMC的電流之間的電流差，由此判定在讀取操作中的記憶胞MC的邏輯狀態。舉例而言，在讀取操作中，感測放大器SA將恆定電壓施加至記憶胞MC及參考記憶胞RMC兩者。在將恆定電壓施加至記憶胞MC及參考記憶胞RMC時，分別藉由記憶胞MC及參考記憶胞RMC產生胞電流及參考電流。感測放大器SA可感測胞電流與參考電流之間的電流差。以此方式，感測放大器SA可判定儲存於記憶胞MC中的邏輯值。
在一些實施例中，電晶體P1及電晶體P2的源極端耦接至接收電源電壓VDD的參考節點。電晶體P1及電晶體P2的汲極端分別耦接至節點Q及節點QB。在一些實施例中，感測放大器SA進一步包含電晶體P5，所述電晶體P5的汲極端及源極端分別耦接至電晶體P1及電晶體P2的汲極端。電晶體P1、電晶體P2以及電晶體P5的閘極端彼此耦接。電晶體P1、電晶體P2以及電晶體P5可形成預充電電路，所述預充電電路經組態以在預充電週期中將感測放大器SA的節點Q及節點QB預充電及均衡至預定電壓位準。在一些實施例中，電晶體P1、電晶體P2以及電晶體P5為p型金屬氧化物半導體(p-type metal-oxide semiconductor； PMOS)電晶體，但本揭露不限於此。在一些替代性實施例中，電晶體P1、電晶體P2以及電晶體P5為NMOS電晶體。
在一些實施例中，感測放大器SA經組態以判定在正常操作(例如，讀取操作)中的記憶胞MC的邏輯狀態。感測放大器SA的讀取操作可包含多個相位。在預充電階段中，感測放大器SA經組態以將所選位元線(例如，位元線BL)及參考位元線(例如，參考位元線RBL)充電至目標恆定電壓位準(例如，VBL應與電壓VRBL相同)，且來自記憶胞MC的胞電流與參考電流之間的電流差藉由感測放大器SA感測。舉例而言，目標恆定電壓位準為電源電壓VDD的電壓位準的一半或源自電源電壓VDD的任何其他電壓位準。在評估階段中，將電流差轉換成電壓差，接著藉由感測放大器SA放大所述電壓差以產生經放大電壓差。記憶胞MC的邏輯狀態是基於經放大電壓差的值而判定。
由於感測放大器SA的第一支路及第二支路的對稱結構，電壓VBL應與參考電壓VRBL相同。換言之，失配或偏移不應存在於理想感測放大器的第一支路及第二支路中。然而，由於製造製程中的不可避免的變化，失配可存在於感測放大器SA的第一支路及第二支路中，從而導致電壓VBL與參考電壓VRBL之間的電壓差。舉例而言，第一支路中的電晶體N3的臨限電壓與理想感測放大器的第二支路中的電晶體N4的臨限電壓相同。然而，非理想感測放大器可存在電晶體N3及電晶體N4的臨限電壓的失配，從而導致非理想感測放大器的第一支路及第二支路中的電壓VBL及電壓VRBL的失配。感測放大器的第一支路及第二支路中的電晶體P1、電晶體P2或其他對稱組件的失配亦可導致非理想感測放大器 的第一支路及第二支路中的電壓VBL及電壓VRBL的失配。
電壓VBL與電壓VRBL之間的失配可導致記憶體元件的讀取操作中的讀取錯誤，因此降低記憶體元件的效能及可靠性。舉例而言，在讀取操作中，經由位元線及參考位元線將恆定電壓施加至記憶胞及參考記憶胞。在施加恆定電壓後，根據記憶胞及參考記憶胞的電阻值在記憶胞及參考記憶胞中產生胞電流及參考胞電流。感測胞電流與參考胞電流之間的電流差以判定記憶胞的邏輯狀態。箝位電晶體的失配將產生位元線與參考位元線之間的電壓VBL與參考電壓VRBL之間的偏移電壓差或失配，其將減小電流差。當感測放大器的電流差減小時，可發生讀取錯誤。在一些實施例中，箝位元件110及箝位元件120經組態以補償感測放大器SA的失配。
在一些實施例中，箝位元件110包含主支路及經由共同節點ND1及共同節點ND2並聯耦接至主支路的至少一個微調支路。箝位元件110的主支路可包含主電晶體N4及串聯耦接至主電晶體N4的主開關SW4。箝位元件110的至少一個微調支路可包含藉由微調電晶體TA(x)及微調開關SWA(x)形成的微調支路，其中微調開關SWA(x)串聯耦接至微調電晶體TA(x)。當微調支路並聯耦接至箝位元件110的主支路時，微調支路不會向流過箝位元件110的主支路的電流增添小電流。換言之，流過箝位元件110的主支路的電流並未減小，且感測放大器SA的感測容限得以改良。
在一些實施例中，在裝運晶圓或晶粒之前，在製造製程期間的晶圓測試流程中執行微調操作，以補償感測放大器SA的第 一支路及第二支路中的電壓VBL與電壓VRBL之間的失配。晶圓測試流程為包含至少一個測試以判定晶圓中的電路是否有缺陷的測試方法。晶圓測試流記錄微調結果且將微調結果儲存於非揮發性記憶體中。因而，不必在感測放大器的正常操作期間執行微調。晶圓測試流程可掃描所有微調選項以找到具有最小失效位元計數或最佳產量的最佳微調選項。對應於最佳微調選項的微調結果儲存於非揮發性記憶體中。
在一些實施例中，箝位元件120包含主支路及經由共同節點ND3及共同節點ND4並聯耦接至主支路的至少一個微調支路。箝位元件120的主支路可包含主電晶體N3及串聯耦接至主電晶體N3的主開關SW3。至少一個微調支路可包含藉由微調電晶體TB(x)及串聯耦接至所述微調電晶體TB(x)的微調開關SWB(x)形成的微調支路。當微調支路並聯耦接至箝位元件120的主支路時，微調支路不會向流過箝位元件120的主支路的電流增添小電流。換言之，流過箝位元件120的主支路的電流並未減小，且感測放大器SA的感測容限得以改良。
在一些實施例中，感測放大器SA進一步包含耦接於節點Q與節點QB之間的電壓比較器130。電壓比較器130經組態以判定感測放大器100的節點Q及節點QB處的電壓VBL'與電壓VRBL'之間的電壓差。參考圖1及圖2，電壓比較器130可包含多個電晶體M0至M9、多個開關SW1至SW6以及節點Qi及節點QBi。電晶體M0及電晶體M9經組態以分別根據啟用信號LATENB及啟用信號LATEN來啟用或停用電壓比較器130。電晶體M1及電晶體M3交叉耦接至電晶體M2及電晶體M4；且電晶體M5及電晶 體M7交叉耦接至電晶體M6及電晶體M8。更特定而言，電晶體M1、電晶體M3、電晶體M5以及電晶體M7的閘極端耦接至節點QBi，且電晶體M2、電晶體M4、電晶體M6以及電晶體M8的閘極端耦接至節點Qi。節點Qi及節點QBi分別經由開關SW3及開關SW4耦接至節點Q及節點QB。電晶體M1與電晶體M3之間的連接節點及電晶體M2與電晶體M4之間的連接節點分別經由開關SW1及開關SW2耦接至節點Q及節點QB。電晶體M5及電晶體M7之間的連接節點及電晶體M6及電晶體M8之間的連接節點分別經由開關SW5及開關SW6耦接至節點Q及節點QB。
節點Q及節點QB可充當電壓比較器130的輸入及輸出兩者。在一些實施例中，可基於控制信號SWEN接通開關SW3及開關SW4，以將節點Qi及節點QBi預充電至預定電壓位準。參考圖1及圖2，在預充電週期內，信號PREB可接通電晶體P1、電晶體P2以及電晶體P5，以將節點Q及節點QB預充電至預定電壓位準。當節點Qi及節點QBi耦接至節點Q及節點QB時，節點Qi及節點QBi預充電至預定電壓位準。可接通開關SW1、開關SW2、開關SW5以及開關SW6以將來自節點Q及節點QB的電壓VBL'及電壓VRBL'供應至比較器130。比較器130可基於自節點Q及節點QB輸入的電壓執行比較操作。當完成比較操作時，可接通開關SW3及開關SW4以將來自節點Qi及節點QBi的比較結果輸出至感測放大器SA的節點Q及節點QB。
圖3A說明根據一些實施例的箝位元件310的示意圖。圖3A中所說明的箝位元件310相較於圖1中所說明的箝位元件110示出微調支路的更多細節。圖3A中所示的箝位元件310及圖1中 所示的箝位元件110的相同組件由相同圖式元件符號指示。箝位元件310可包含主支路3101及多個微調支路3102至3106。主支路3101可包含主電晶體N4及串聯耦接至主電晶體N4的主開關SW4。微調支路3102至微調支路3106包含微調電晶體TA(0)至微調電晶體TA(N-1)及各別微調開關SWA(0)至微調開關SWA(N-1)，其中N為正整數。微調支路3102至微調支路3106的微調電晶體TA(0)至微調電晶體TA(N-1)中的每一者串聯耦接至微調開關SWA(0)至微調開關SWA(N-1)中的各別微調開關。
參考圖1及圖3A，圖1中的箝位元件110的微調電晶體TA(x)可為圖3A中的箝位元件310的微調電晶體TA(0)至微調電晶體TA(N-1)中的任一者。圖1中的箝位元件110的微調開關SWA(x)可為圖3A中的箝位元件310的微調開關SWA(0)至微調開關SWA(N-1)中的任一者。在一些實施例中，主支路3101與微調支路3102至微調支路3106經由共同節點ND1及共同節點ND2彼此並聯耦接。更特定言之，主電晶體N4的汲極端與微調電晶體TA(0)至微調電晶體TA(N-1)的汲極端經由共同節點ND1彼此耦接。主電晶體N4的源極端與微調電晶體TA(0)至微調電晶體TA(N-1)的源極端經由開關SW4及開關SWA(0)至開關SWA(N-1)耦接至共同節點ND2。在圖3A中所示的實施例中，開關SW4及開關SWA(0)至開關SWA(N-1)耦接於共同節點ND2與電晶體N4及電晶體TA(0)至電晶體TA(N-1)之間。在一些替代性實施例中，開關SW4及開關SWA(0)至開關SWA(N-1)耦接於共同節點ND1與電晶體N4及電晶體TA(0)至電晶體TA(N-1)之間。當微調電晶體在被導通時經由節點ND1及節點ND2並聯耦接至主支路3101中的主電 晶體N4時，流過主支路3101的電流Iref由於來自微調支路3102至微調支路3106的電流較小而不會減小。因此，改良感測放大器(例如，圖1中的感測放大器SA)的感測容限。
在一些實施例中，選擇性地接通(turn on)或關斷(turn off)箝位元件310的支路3101至支路3106中每一者，以調整電壓VRBL的電壓位準。換言之，基於開關SW4及開關SWA(0)至開關SWA(N-1)的開關操作而選擇性地導通主電晶體N4及微調電晶體TA(0)至微調電晶體TA(N-1)，以調整電壓VRBL的電壓位準。在一些實施例中，電壓VRBL隨著箝位元件310中經接通微調支路的數目增大而增大；且電壓VRBL隨著箝位元件310中經接通微調支路的數目減小而減小。在一些實施例中，電壓VRBL可經逐步(例如，微調步驟)調整，其中接通或關斷箝位元件310的一個微調支路，以在每一微調步驟中按電壓VRBL的預定百分比(例如，y%，其中y為正數)來調整電壓VRBL。在一些實施例中，箝位元件310包含遵循電晶體N4及電晶體TA(0)至電晶體TA(N-1)的飽和電流的公式的主支路及微調支路，其中流過電晶體N4及電晶體TA(0)至電晶體TA(N-1)中一者的電流與電晶體N4及電晶體TA(0)至電晶體TA(N-1)中一者的寬度成比例。若接通更多微調支路，則箝位元件310中導通電晶體的總電晶體尺寸較大，其可將較大電流供應至參考位元線且增加參考位元線電壓(VRBL)。
在一些實施例中，主電晶體N4的電晶體尺寸不同於微調電晶體TA(0)至微調電晶體TA(N-1)的電晶體尺寸，其中可基於特定電晶體的寬度或特定電晶體的長度來判定特定電晶體的電晶體尺寸。在一些實施例中，根據特定電晶體的寬度與長度的比率判 定特定電晶體的電晶體尺寸。微調支路3102至微調支路3106中微調電晶體TA(0)至調電晶體TA(N-1)中每一者的電晶體尺寸可彼此不同。
在一些實施例中，根據箝位元件310的經接通微調支路中的經導通電晶體的電晶體尺寸來計算箝位元件310中經導通電晶體的總電晶體尺寸。在一實施例中，箝位元件310中導通電晶體的總電晶體尺寸可為箝位元件310中導通電晶體的電晶體尺寸的總和。在一些實施例中，根據一個微調步驟中的電壓變化量(例如，電壓VRBL的y%)來判定微調支路3102至微調支路3106中微調電晶體TA(0)至微調電晶體TA(N-1)的電晶體尺寸。箝位元件310中導通電晶體的總電晶體尺寸可被稱作箝位元件310的有效寬度。
在一些實施例中，可藉由調整箝位元件310中導通電晶體的總電晶體尺寸來調整電壓VRBL的電壓位準。可藉由接通或關斷微調支路3102至微調支路3106來調整箝位元件310中導通電晶體的總電晶體尺寸。換言之，可藉由使用微調開關SWA(0)至微調開關SWA(N-1)控制微調電晶體TA(0)至微調電晶體TA(N-1)中每一者的導通來調整箝位元件310中導通電晶體的總電晶體尺寸。在一些實施例中，當單獨地導通時，微調電晶體TA(0)至微調電晶體TA(N-1)中每一者可按導通電晶體的總電晶體尺寸的預定尺寸百分比(例如，x%，其中x為正數)來調整箝位元件310中導通電晶體的總電晶體尺寸。舉例而言，為了使箝位元件中導通電晶體的總電晶體尺寸增加x%，接通一或多個微調支路(例如，一個微調支路中的微調電晶體自非導通狀態變為導通狀態)。為了 使箝位元件310中導通電晶體的總電晶體尺寸減少x%，關斷一個經接通的微調支路(例如，經接通的微調支路中的微調電晶體自導通狀態變為非導通狀態)。
在一些實施例中，當箝位元件110中導通電晶體的總電晶體尺寸改變達x%時，電壓VRBL的電壓位準改變達預定百分比(例如，x%)。換言之，當單獨地導通時，微調電晶體TA(0)至微調電晶體TA(N-1)中每一者可將導通電晶體的總電晶體尺寸調整x%，且可將電壓VRBL的電壓位準調整y%。參考圖4，根據一些實施例示出說明箝位元件(例如，圖2中的夾箝位元件310)中導通電晶體的總電晶體尺寸與每一微調步驟中的電壓VRBL之間的關係的圖。圖4中圖的縱軸說明箝位元件(例如，圖2中的箝位元件310)中導通電晶體的總電晶體尺寸；且圖4中圖的橫軸說明電壓VRBL的電壓位準。
非線性曲線C說明箝位元件中導通電晶體的總電晶體尺寸與每一微調步驟中的電壓VRBL之間的關係。非線性曲線C中的點P0說明預設方案下的導通電晶體的總電晶體尺寸及電壓VRBL，其中導通箝位元件310的主支路3101的主電晶體N4及微調支路3102至微調支路3104的微調電晶體TA(0)至微調電晶體TA(N/2)。在一些實施例中，在預設方案中，接通箝位元件310的主支路及微調支路的一半。微調支路的另一半(例如，微調支路3105至微調支路3106)被關斷。
當接通箝位元件110的微調支路3101至微調支路3106當中的一或多個微調支路時，導通電晶體的總電晶體尺寸增加x%且電壓VRBL增加x%。一或多個微調支路的接通表示為非線性曲 線C中的點P1。類似地，當關斷箝位元件110的微調支路3101至微調支路3106當中的一個經接通的微調支路時，導通電晶體的總電晶體尺寸減少x%且電壓VRBL減少y%。一個微調支路的關斷表示為非線性曲線C的點P2。在一些實施例中，箝位元件310可根據圖4中所說明的非線性曲線C來調整導通電晶體的總電晶體尺寸及電壓VRBL。
在一些實施例中，為了補償感測放大器的第一支路及第二支路中電壓VBL與電壓VRBL之間的失配，將會判定電壓VBL與電壓VRBL之間的失配。基於所述失配，來選擇微調電晶體TA(0)至微調電晶體TA(N-1)當中的許多微調電晶體。舉例而言，針對更大失配選擇更多微調電晶體，且針對更小失配選擇更少微調電晶體。在一些實施例中，接通微調支路的數目由微調結果決定，較低失效位元計數及較高產量可藉由匹配VBL與VRBL達成，因此微調支路選擇是基於如上文所提及的微調方法。導通所選微調電晶體以調整電壓VRBL，由此補償感測放大器(例如，圖1中的感測放大器SA)的第一支路與第二支路之間的失配。舉例而言，若每一微調步驟可將電壓VRBL改變1%(例如，y等於1)且電壓VBL與電壓VRBL之間的失配為4%，則導通微調支路中的四個以上的微調電晶體以補償失配。
在一些實施例中，當電壓VBL與電壓VRBL之間的失配經判定時，判定用於補償所述失配的箝位元件(例如，圖1中的箝位元件110或圖3A中的箝位元件310)中經導通電晶體的總電晶體尺寸的變化。可使用圖4中所示的非線性曲線C基於失配來判定箝位元件中導通電晶體的總電晶體尺寸的變化。基於箝位元件 中導通電晶體的總電晶體尺寸的變化，選擇微調電晶體TA(0)至微調電晶體TA(N-1)當中的許多微調電晶體以供導通。導通所選微調電晶體以調整箝位元件中導通電晶體的總電晶體尺寸，由此補償感測放大器(例如，圖1中的感測放大器SA)的第一支路與第二支路之間的失配。舉例而言，若微調可將箝位元件中經導通電晶體的總電晶體尺寸改變1%(例如，y等於1)且失配指示箝位元件中經導通電晶體的總電晶體尺寸必須增加4%，則導通微調支路中的四個以上微調電晶體以補償感測放大器。
圖3B說明根據一些實施例的箝位元件320的示意圖。圖3B中所示的箝位元件320及圖1中所示的箝位元件120的相同組件由相同圖式元件符號指示。箝位元件320可包含主支路3201及多個微調支路3202至3206。主支路3201可包含主電晶體N3及串聯耦接至主電晶體N3的主開關SW3。微調支路3202至微調支路3206可包含微調電晶體TA(0)至微調電晶體TA(N-1)及各別微調開關SWA(0)至微調開關SWA(N-1)，其中N為正整數。微調支路3202至微調支路3206中微調電晶體TA(0)至微調電晶體TA(N-1)中的每一者串聯耦接至各別微調開關。
參考圖1及圖3B，圖1中箝位元件120的微調電晶體TB(x)可為圖3B中箝位元件320的微調電晶體TB(0)至微調電晶體TB(N-1)中的任一者。圖1中箝位元件120的微調開關SWB(x)可為圖3B中箝位元件320的微調開關SWB(0)至微調開關SWB(N-1)中的任一者。在一些實施例中，主支路3201與微調支路3202至微調支路3206經由共同節點ND3及共同節點ND4彼此並聯耦接。更特定言之，主電晶體N3的汲極端與微調電晶體TB(0)至微 調電晶體TB(N-1)的汲極端可經由共同節點ND3彼此耦接。主電晶體N3的源極端及微調電晶體TB(0)至微調電晶體TB(N-1)的源極端經由開關SW3及開關SWB(0)至開關SWB(N-1)耦接至共同節點ND4。在圖3B中所示的實施例中，開關SW3及開關SWB(0)至開關SWB(N-1)耦接於共同節點ND4與電晶體N3及電晶體TB(0)至電晶體TB(N-1)之間。在一些替代性實施例中，開關SW3及開關SWB(0)至開關SWB(N-1)耦接於共同節點ND3與電晶體N3及電晶體TB(0)至電晶體TB(N-1)之間。當微調電晶體在被導通時經由節點ND3及節點ND4並聯耦接至主支路3201中的電晶體N3時，流過主支路3201的電流Icell由於來自微調支路3202至微調支路3206的電流較小而不會減小。因此，感測放大器(例如，圖1中的感測放大器SA)的感測容限將受到改良。
在一些實施例中，選擇性地接通或關斷箝位元件320的支路3201至支路3206中的每一者以調整電壓VBL的電壓位準。換言之，基於開關SW3及開關SWB(0)至開關SWB(N-1)的開關操作而選擇性地導通主電晶體N3及微調電晶體TB(0)至微調電晶體TB(N-1)，以調整電壓VBL的電壓位準。在一些實施例中，電壓VBL隨著箝位元件320中經接通微調支路的數目增大而增大；且電壓VBL隨著箝位元件320中經接通微調支路的數目減小而減小。在一些實施例中，電壓VBL可經逐步(例如，微調步驟)調整，其中接通或關斷箝位元件320的一個微調支路，以在每一微調步驟中將電壓VBL調整預定百分比(例如，y%，其中y為正數)。
在一些實施例中，主電晶體N3的電晶體尺寸與微調電晶體TB(0)至微調電晶體TB(N-1)的電晶體尺寸不同。微調支路3202 至微調支路3206中微調電晶體TB(0)至調電晶體TB(N-1)中每一者的電晶體尺寸可彼此不同。在一些實施例中，箝位元件320包含16個微調電晶體(N=16)，且微調電晶體的電晶體尺寸與主電晶體的電晶體尺寸的比率在0.045至0.114範圍內。在一些實施例中，箝位元件320中經導通電晶體的總電晶體尺寸為箝位元件320的經接通支路中經導通電晶體的電晶體尺寸的總和。
在一些實施例中，可藉由調整箝位元件320中導通電晶體的總電晶體尺寸來調整電壓VBL的電壓位準。可藉由接通或關斷微調支路3202至微調支路3206來調整箝位元件320中導通電晶體的總電晶體尺寸。換言之，可藉由使用微調開關SWB(0)至微調開關SWB(N-1)控制微調電晶體TB(0)至微調電晶體TB(N-1)中的每一者的導通來調整箝位元件320中導通電晶體的總電晶體尺寸。在一些實施例中，當單獨地導通時，微調電晶體TB(0)至微調電晶體TB(N-1)中的每一者可將箝位元件中導通電晶體的總電晶體尺寸調整預定尺寸百分比(例如，x%，其中x為正數)。舉例而言，為了使箝位元件中導通電晶體的總電晶體尺寸增加x%，接通一或多個微調支路(例如，一個微調支路中的微調電晶體自非導通狀態變為導通狀態)。為了使箝位元件320中導通電晶體的總電晶體尺寸減少x%，關斷一個接通的微調支路(例如，經接通的微調支路中的微調電晶體自導通狀態變為非導通狀態)。在一些實施例中，當箝位元件320中導通電晶體的總電晶體尺寸改變達x%時，電壓VBL的電壓位準改變達預定百分比(例如，y%)。
參考圖1及圖3B，在一些實施例中，為了補償感測放大器的第一支路及第二支路中電壓VBL與電壓VRBL之間的失配，判 定電壓VBL與電壓VRBL之間的失配。基於所述失配選擇微調電晶體TB(0)至微調電晶體TB(N-1)當中的許多微調電晶體以供導通。導通所選微調電晶體以調整電壓VBL，由此補償感測放大器(例如，圖1中的感測放大器SA)的第一支路與第二支路之間的失配。舉例而言，若每一微調步驟可將電壓VBL改變1%(例如，x等於1)且電壓VBL與電壓VRBL之間的失配為4%，則導通箝位元件320的微調支路中四個以上的微調電晶體以補償失配。
在一些實施例中，在電壓VBL與電壓VRBL之間的失配經判定時，判定用於補償所述失配的箝位元件(例如，圖1中的箝位元件120或圖3B中的箝位元件320)中導通電晶體的總電晶體尺寸的變化。基於箝位元件中導通電晶體的總電晶體尺寸的變化，選擇微調電晶體TB(0)至微調電晶體TB(N-1)當中的許多微調電晶體以供導通。導通所選微調電晶體以調整箝位元件中導通電晶體的總電晶體尺寸，由此補償感測放大器(例如，圖1中的感測放大器SA)的第一支路與第二支路之間的失配。舉例而言，若微調可將箝位元件中導通電晶體之總電晶體尺寸改變1%(例如，y等於1)且失配指示箝位元件中導通電晶體的總電晶體尺寸必須增加4%，則導通箝位元件(例如圖1中的箝位元件120及圖3B中的箝位元件320)的微調支路中四個以上微調電晶體以補償感測放大器。
參考圖1、圖3A及圖3B，在一些實施例中，為了補償感測放大器的第一支路及第二支路中的電壓VBL與電壓VRBL之間的失配，判定電壓VBL與電壓VRBL之間的失配。基於所述失配選擇箝位元件310的第一數目個微調電晶體及箝位元件320的第二數 目個微調電晶體。導通箝位元件310及箝位元件320中的所選微調電晶體以調整電壓VBL及電壓VRBL，以補償感測放大器(例如圖1中的感測放大器SA)的第一支路與第二支路之間的失配。舉例而言，若每一微調步驟可將電壓VBL及電壓VRBL改變1%(例如，x等於1)且電壓VBL與電壓VRBL之間的失配為4%，則箝位元件310的兩個微調電晶體可自非導通狀態變為導通狀態，且箝位元件320的兩個微調電晶體可自導通狀態變為非導通狀態，且反之亦然。以此方式，可在感測放大器(例如，圖1中的感測放大器SA)的第一支路及第二支路中使用箝位元件310及箝位元件320同時調整電壓VBL及電壓VRBL。因此，可更快執行失配補償。
在一些實施例中，可在使用感測放大器之前執行失配補償一次。在所選微調電晶體接通或關斷以供失配補償時，記錄所選微調電晶體的組態，且在感測放大器每次進行操作時均不存在對失配的補償。
圖5為說明根據一些實施例的補償感測放大器中的失配的方法的流程圖。在操作S510中，判定第一電壓與第二電壓之間的失配。在一些實施例中，第一電壓與第二電壓之間的失配是在製造製程期間的晶圓測試流程中判定。在操作S520中，根據第一電壓與第二電壓之間的失配選擇多個第一微調電晶體中的第一數目個微調電晶體。在一些實施例中，微調電晶體並聯耦接至第一箝位電晶體。在操作S530中，用固定箝位電壓來偏壓第一箝位電晶體及多個第一微調電晶體的閘極端。在操作S540中，導通第一數目個微調電晶體以補償第一電壓與第二電壓之間的失配。
根據本揭露，感測放大器的箝位元件包含並聯耦接至主支路的多個微調支路。箝位元件可藉由改變箝位元件中的導通電晶體的總電晶體尺寸來調整感測放大器中的電壓(例如，參考電壓VRBL或電壓VBL，或參考電壓VRBL與電壓VBL兩者)的電壓位準，其中主支路的電晶體及微調支路的電晶體藉由固定箝位電壓偏壓。由於調整了感測放大器中的電壓的電壓位準，因此可補償感測放大器的第一支路及第二支路中的失配而無需使流過感測放大器的第一支路及第二支路的電流減少。由於流過感測放大器的第一支路及第二支路的電流並未減少，因此感測放大器的感測容限得以改良。另外，微調電晶體的電晶體尺寸可經適當地設定以減少每一微調步驟中的電壓的調整的變化。此外，感測放大器的第一支路及第二支路中的箝位元件可同時調整第一支路及第二支路中的電壓，以更快地補償電壓之間的失配。
根據一些實施例，記憶體元件包含第一記憶胞、第二記憶胞以及感測放大器。感測放大器包含第一支路及第二支路，其用以在微調操作中將第一電壓及第二電壓分別輸出至第一記憶胞及第二記憶胞。感測放大器的第一箝位元件包含第一箝位電晶體及並聯耦接至第一箝位電晶體的多個第一微調電晶體。第一箝位電晶體及多個第一微調電晶體的閘極端是藉由固定箝位電壓偏壓。選擇性地導通多個第一微調電晶體中的每一者以補償第一電壓與第二電壓之間的失配。
根據一些實施例，所述第一箝位電晶體具有第一汲極端及第一源極端，所述多個第一微調電晶體具有多個第二汲極端及多個第二源極端，所述第一箝位電晶體的所述第一汲極端經由第 一共同節點耦接至所述多個第一微調電晶體的所述多個第二汲極端，以及所述第一箝位電晶體的所述第一源極端經由第二共同節點耦接至所述多個第一微調電晶體的所述多個第二源極端。根據一些實施例，所述第一箝位元件進一步包括：第一開關，其耦接於所述第一箝位電極端與所述第二共同節點之間，經組態以導通所述第一箝位電晶體或使所述第一箝位電晶體與所述第二共同節點隔絕；以及多個第一微調開關，其耦接於所述多個第一微調電晶體的所述多個第二源極端與所述第二共同節點之間，經組態以導通所述多個第一微調電晶體或使所述多個第一微調電晶體與第二共同節點隔絕。根據一些實施例，在經單獨導通時，所述多個第一微調電晶體中的每一者經組態以按所述第一電壓的第一百分比調整所述第一電壓的電壓位準，所述多個第一微調電晶體包含第一數目個導通微調電晶體，以及導通微調電晶體的所述第一數目是根據所述第一電壓的所述第一百分比及所述第一電壓與所述第二電壓之間的所述失配來判定。根據一些實施例，所述第一箝位電晶體的電晶體寬度大於所述多個第一微調電晶體中的每一者的電晶體寬度，所述多個第一微調電晶體中的一者的電晶體寬度不同於所述多個第一微調電晶體中的另一者的電晶體寬度。根據一些實施例，在經單獨導通時，所述多個第一微調電晶體中的每一者經組態以按所述第一箝位元件中的導通電晶體的總電晶體尺寸的第二百分比來調整所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸，所述多個第一微調電晶體包含第一數目個導通微調電晶體，以及導通微調電晶體的所述第一數目是根據所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸的所述第 二百分比及所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸的變化來判定，其中所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸的所述變化是根據所述第一電壓與所述第二電壓之間的所述失配判定。根據一些實施例，所述第二箝位元件包括：第二箝位電晶體；以及多個第二微調電晶體，其並聯耦接至所述第二箝位電晶體，其中所述第二箝位電晶體及所述多個第二微調電晶體的閘極端是藉由所述固定箝位電壓偏壓，且選擇性地導通所述多個第二微調電晶體中的每一者以調整所述第二電壓的電壓位準。根據一些實施例，在經單獨導通時，所述多個第二微調電晶體中的每一者經組態以按所述第二電壓的第三百分比調整所述第二電壓的所述電壓位準，以及所述多個第二微調電晶體包含第二數目個導通微調電晶體，以及導通微調電晶體的所述第二數目是根據所述第二電壓的所述第三百分比及所述第一電壓與所述第二電壓之間的所述失配來判定。根據一些實施例，在經單獨導通時，所述多個第二微調電晶體中的每一者經組態以按所述第二箝位元件中的導通電晶體的總電晶體尺寸的第四百分比來調整所述第二箝位元件中的所述導通電晶體的所述總電晶體尺寸，所述多個第二微調電晶體包含第二數目個導通微調電晶體，以及導通微調電晶體的所述第二數目是根據所述第二箝位元件中的所述導通電晶體的所述總電晶體尺寸的所述第四百分比及所述第二箝位元件中的所述導通電晶體的所述總電晶體尺寸的變化來判定，其中所述第二箝位元件中的所述導通電晶體的所述總電晶體尺寸的所述變化是根據所述第一電壓與所述第二電壓之間的所述失配判定。
根據一些實施例，引入一種感測放大器，其包含第一支路，所述第一分支包含第一箝位元件及第二箝位元件。第一支路及第二支路經組態以分別輸出第一電壓及第二電壓。第一箝位元件包含第一箝位電晶體及並聯耦接至所述第一箝位電晶體的多個第一微調電晶體。第一箝位電晶體及多個第一微調電晶體的閘極端是藉由固定箝位電壓偏壓。選擇性地導通多個第一微調電晶體中的每一者以補償第一電壓與第二電壓之間的失配。
根據一些實施例，所述第一箝位電晶體具有第一汲極端及第一源極端，所述多個第一微調電晶體具有多個第二汲極端及多個第二源極端，所述第一箝位電晶體的所述第一汲極端經由第一共同節點耦接至所述多個第一微調電晶體的所述多個第二汲極端，以及所述第一箝位電晶體的所述第一源極端經由第二共同節點耦接至所述多個第一微調電晶體的所述多個第二源極端。
根據一些實施例，引入一種補償感測放大器中的失配的方法。所述方法包含以下操作：判定第一電壓與第二電壓之間的失配；根據第一電壓與第二電壓之間的失配自多個第一微調電晶體中選擇並聯耦接至第一箝位電晶體的第一數目個微調電晶體；用固定箝位電壓來偏壓第一箝位電晶體及多個第一第一電晶體的閘極端；以及導通第一數目個微調電晶體以補償第一電壓與第二電壓之間的失配。
前述內容具有若干實施例的概述特徵以使得所屬領域的技術人員可更好地理解隨後的詳細描述。在所屬領域具有知識者應理解，其可易於使用本揭露作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他方法及結構的 基礎。所屬領域中具通常知識者亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
510、520、530、540:操作

Claims (10)

  1. 一種記憶體元件，其包括：第一記憶胞；第二記憶胞；以及感測放大器，其包括：第一支路，包括第一箝位元件，經組態以在微調操作中輸出第一電壓至所述第一記憶胞；第二支路，包括第二箝位元件，經組態以在所述微調操作中輸出第二電壓至所述第二記憶胞；其中所述第一箝位元件包括第一箝位電晶體及多個第一微調電晶體，所述多個第一微調電晶體並聯連接於所述第一箝位電晶體的汲極與源極，所述第一箝位電晶體及所述多個第一微調電晶體的閘極端是藉由固定箝位電壓偏壓，且選擇性地導通所述多個第一微調電晶體中的每一者以補償所述第一電壓與所述第二電壓之間的失配。
  2. 如請求項1所述的記憶體元件，其中在經單獨導通時，所述多個第一微調電晶體中的每一者經組態以按所述第一電壓的第一百分比調整所述第一電壓的電壓位準，所述多個第一微調電晶體包含第一數目個導通微調電晶體，以及導通微調電晶體的所述第一數目是根據所述第一電壓的所述第一百分比及所述第一電壓與所述第二電壓之間的所述失配來判定。
  3. 如請求項1所述的記憶體元件，其中所述第一箝位電晶體的電晶體寬度大於所述多個第一微調電晶體中的每一者的電晶體寬度，所述多個第一微調電晶體中的一者的電晶體寬度不同於所述多個第一微調電晶體中的另一者的電晶體寬度。
  4. 如請求項3所述的記憶體元件，在經單獨導通時，所述多個第一微調電晶體中的每一者經組態以按所述第一箝位元件中的導通電晶體的總電晶體尺寸的第二百分比來調整所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸，所述多個第一微調電晶體包含第一數目個導通微調電晶體，以及導通微調電晶體的所述第一數目是根據所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸的所述第二百分比及所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸的變化來判定，其中所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸的所述變化是根據所述第一電壓與所述第二電壓之間的所述失配判定。
  5. 如請求項1所述的記憶體元件，其中所述第二箝位元件包括：第二箝位電晶體；以及多個第二微調電晶體，其並聯耦接至所述第二箝位電晶體，其中所述第二箝位電晶體及所述多個第二微調電晶體的閘極端是藉由所述固定箝位電壓偏壓，且選擇性地導通所述多個第二微調 電晶體中的每一者以調整所述第二電壓的電壓位準。
  6. 如請求項5所述的記憶體元件，其中在經單獨導通時，所述多個第二微調電晶體中的每一者經組態以按所述第二電壓的第三百分比調整所述第二電壓的所述電壓位準，以及所述多個第二微調電晶體包含第二數目個導通微調電晶體，以及導通微調電晶體的所述第二數目是根據所述第二電壓的所述第三百分比及所述第一電壓與所述第二電壓之間的所述失配來判定。
  7. 一種感測放大器，其包括：第一支路，包括第一箝位元件，經組態以輸出第一電壓；以及第二支路，其經組態以輸出第二電壓，其中所述第一箝位元件包括第一箝位電晶體及多個第一微調電晶體，所述多個第一微調電晶體並聯連接於所述第一箝位電晶體的汲極與源極，所述第一箝位電晶體及所述多個第一微調電晶體的閘極端是藉由固定箝位電壓偏壓，且選擇性地導通所述多個第一微調電晶體中的每一者以補償所述第一電壓與所述第二電壓之間的失配。
  8. 如請求項7所述的感測放大器，其中在經單獨導通時，所述多個第一微調電晶體中的每一者經組態以按所述第一電壓的第一百分比調整所述第一電壓的電壓位準， 所述多個第一微調電晶體包含第一數目個導通微調電晶體，以及導通微調電晶體的所述第一數目是根據所述第一電壓的所述第一百分比及所述第一電壓與所述第二電壓之間的所述失配來判定。
  9. 如請求項7所述的感測放大器，在經單獨導通時，所述多個第一微調電晶體中的每一者經組態以按所述第一箝位元件中的導通電晶體的總電晶體尺寸的第二百分比來調整所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸，所述多個第一微調電晶體包含第一數目個導通微調電晶體，以及導通微調電晶體的所述第一數目是根據所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸的所述第二百分比及所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸的變化來判定，其中所述第一箝位元件中的所述導通電晶體的所述總電晶體尺寸的所述變化是根據所述第一電壓與所述第二電壓之間的所述失配判定。
  10. 一種補償感測放大器中的第一電壓與第二電壓之間的失配的方法，其包括：判定所述第一電壓與所述第二電壓之間的所述失配；根據所述第一電壓與所述第二電壓之間的所述失配，自具有並聯耦接至第一箝位電晶體的汲極與源極的多個第一微調電晶體中，選擇第一數目個微調電晶體； 用固定箝位電壓偏壓所述第一箝位電晶體及所述多個第一微調電晶體的閘極端；以及導通所述第一數目個所述微調電晶體以補償所述第一電壓與所述第二電壓之間的所述失配。
TW110110940A 2020-09-28 2021-03-25 記憶體元件、感測放大器及失配補償方法 TWI763396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/035,609 US11574657B2 (en) 2020-09-28 2020-09-28 Memory device, sense amplifier and method for mismatch compensation
US17/035,609 2020-09-28

Publications (2)

Publication Number Publication Date
TW202213335A TW202213335A (zh) 2022-04-01
TWI763396B true TWI763396B (zh) 2022-05-01

Family

ID=79274125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110940A TWI763396B (zh) 2020-09-28 2021-03-25 記憶體元件、感測放大器及失配補償方法

Country Status (5)

Country Link
US (3) US11574657B2 (zh)
KR (1) KR102520347B1 (zh)
CN (1) CN113936706A (zh)
DE (1) DE102020126059A1 (zh)
TW (1) TWI763396B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957366B2 (en) * 2018-05-24 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Circuits and methods for compensating a mismatch in a sense amplifier
US11574657B2 (en) * 2020-09-28 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, sense amplifier and method for mismatch compensation
US11881825B2 (en) * 2020-12-29 2024-01-23 Texas Instruments Incorporated Trimming operational amplifiers
CN117174137B (zh) * 2023-10-31 2024-02-06 长鑫存储技术有限公司 灵敏放大器及其修补方法、存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060152970A1 (en) * 2005-01-12 2006-07-13 International Business Machines Corporation Method and apparatus for current sense amplifier calibration in mram devices
US9613674B2 (en) * 2015-02-24 2017-04-04 International Business Machines Corporation Mismatch and noise insensitive sense amplifier circuit for STT MRAM
TW202004745A (zh) * 2018-05-24 2020-01-16 台灣積體電路製造股份有限公司 補償感測放大器失配的電路及用於補償電路失配的方法
US10714174B2 (en) * 2018-03-09 2020-07-14 SK Hynix Inc. Resistive memory device and operating method thereof
US10726897B1 (en) * 2019-05-14 2020-07-28 International Business Machines Corporation Trimming MRAM sense amp with offset cancellation

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761123A (en) * 1995-06-13 1998-06-02 Samsung Electronics, Co., Ltd. Sense amplifier circuit of a nonvolatile semiconductor memory device
JPH10162585A (ja) * 1996-12-03 1998-06-19 Sony Corp トリミング機能付きセンスアンプを備えた半導体メモリ素子
US6157259A (en) * 1999-04-15 2000-12-05 Tritech Microelectronics, Ltd. Biasing and sizing of the MOS transistor in weak inversion for low voltage applications
US6388521B1 (en) * 2000-09-22 2002-05-14 National Semiconductor Corporation MOS differential amplifier with offset compensation
US6573783B2 (en) * 2001-02-23 2003-06-03 National Semiconductor Corporation Method and apparatus for open-loop input offset adjustment in a differential amplifier
US6744087B2 (en) * 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
US7251178B2 (en) 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier
KR100748462B1 (ko) * 2006-09-13 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 리시버 회로
US7786799B2 (en) * 2008-03-21 2010-08-31 Cirrus Logic, Inc. Trimming technique for high voltage amplifiers using floating low voltage structures
US8022751B2 (en) * 2008-11-18 2011-09-20 Microchip Technology Incorporated Systems and methods for trimming bandgap offset with bipolar elements
US9589633B2 (en) * 2011-05-25 2017-03-07 Peter K. Nagey Memory devices and related methods
US8493806B1 (en) * 2012-01-03 2013-07-23 United Microelectronics Corporation Sense-amplifier circuit of memory and calibrating method thereof
US9165629B2 (en) * 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
US9140747B2 (en) * 2013-07-22 2015-09-22 Qualcomm Incorporated Sense amplifier offset voltage reduction
JP2019053656A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体記憶装置
US10211832B1 (en) * 2017-12-05 2019-02-19 Micron Technology, Inc. Input buffer circuit
US10360962B1 (en) * 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10714156B2 (en) * 2018-09-04 2020-07-14 Micron Technology, Inc. Apparatuses and method for trimming input buffers based on identified mismatches
US11574657B2 (en) * 2020-09-28 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, sense amplifier and method for mismatch compensation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060152970A1 (en) * 2005-01-12 2006-07-13 International Business Machines Corporation Method and apparatus for current sense amplifier calibration in mram devices
US9613674B2 (en) * 2015-02-24 2017-04-04 International Business Machines Corporation Mismatch and noise insensitive sense amplifier circuit for STT MRAM
US10714174B2 (en) * 2018-03-09 2020-07-14 SK Hynix Inc. Resistive memory device and operating method thereof
TW202004745A (zh) * 2018-05-24 2020-01-16 台灣積體電路製造股份有限公司 補償感測放大器失配的電路及用於補償電路失配的方法
US10726897B1 (en) * 2019-05-14 2020-07-28 International Business Machines Corporation Trimming MRAM sense amp with offset cancellation

Also Published As

Publication number Publication date
US20240087617A1 (en) 2024-03-14
CN113936706A (zh) 2022-01-14
US20230123830A1 (en) 2023-04-20
US11854650B2 (en) 2023-12-26
KR20220042975A (ko) 2022-04-05
US11574657B2 (en) 2023-02-07
TW202213335A (zh) 2022-04-01
DE102020126059A1 (de) 2022-03-31
KR102520347B1 (ko) 2023-04-10
US20220101890A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
TWI763396B (zh) 記憶體元件、感測放大器及失配補償方法
US10269404B2 (en) Resistance change memory
US7995379B2 (en) Semiconductor memory device
TWI705454B (zh) 補償感測放大器失配的電路及用於補償電路失配的方法
US8837210B2 (en) Differential sensing method and system for STT MRAM
US11887645B2 (en) Dual-precision analog memory cell and array
US11942150B2 (en) RRAM circuit
US20230282278A1 (en) Memory circuit and method of operating the same
TW202219966A (zh) 感測放大器以及非揮發性記憶體的操作方法
TW202209321A (zh) 記憶體電路與操作字元線驅動器的方法
US8134858B2 (en) Semiconductor device for supplying stable voltage to control electrode of transistor
US11727974B2 (en) Method for writing to magnetic random access memory
US11527285B2 (en) RRAM current limiting method
TWI742516B (zh) 記憶體裝置以及偏壓方法
TWI751921B (zh) 記憶體裝置及操作其的方法
US20240177770A1 (en) Non-volatile memory structure with single cell or twin cell sensing
CN112863559A (zh) 集成电路器件及其操作方法与偏压产生器电路
CN113539307A (zh) 基于操作参数的电流调节技术