CN113936706A - 存储器件、感测放大器及用于失配补偿的方法 - Google Patents

存储器件、感测放大器及用于失配补偿的方法 Download PDF

Info

Publication number
CN113936706A
CN113936706A CN202011634993.XA CN202011634993A CN113936706A CN 113936706 A CN113936706 A CN 113936706A CN 202011634993 A CN202011634993 A CN 202011634993A CN 113936706 A CN113936706 A CN 113936706A
Authority
CN
China
Prior art keywords
voltage
transistors
transistor
trimming
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011634993.XA
Other languages
English (en)
Inventor
林谷峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113936706A publication Critical patent/CN113936706A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明的实施例公开了一种存储器件，包括第一存储器单元、第二存储器单元和感测放大器。感测放大器包括第一支路和第二支路，并且被配置为在修调操作中分别将第一电压和第二电压输出至第一存储器单元和第二存储器单元。感测放大器的第一钳位器件包括第一钳位晶体管和并联连接至第一钳位晶体管的多个第一修调晶体管。用固定的钳位电压对第一钳位晶体管的栅极端子和多个第一修调晶体管的栅极端子进行偏置。使多个第一修调晶体管中的每一个均被选择性地导通以补偿第一电压与第二电压之间的失配。本发明的实施例还公开了一种用于对感测放大器中的第一电压与第二电压之间的失配进行补偿的方法。

Description

存储器件、感测放大器及用于失配补偿的方法
技术领域
本发明的实施例总体涉及电子电路领域，更具体地，涉及存储器件、感测放大器及用于失配补偿的方法。
背景技术
在存储器件中，感测放大器用于对感测放大器的第一支路与第二支路中的信号之间的信号差进行放大。由于半导体制造工艺中不可避免的变化，因此在感测放大器的第一支路与第二支路之间可能存在失配或偏移。由于感测放大器中存在的失配，因此感测放大器的性能变差。需要失配补偿来实现感测放大器的良好性能。
发明内容
本发明的实施例提供了一种存储器件，包括：第一存储器单元；第二存储器单元；以及感测放大器，所述感测放大器包括：第一支路，所述第一支路包括第一钳位器件，并且被配置为在修调操作中将第一电压输出至所述第一存储器单元；第二支路，所述第二支路包括第二钳位器件，并且被配置为在所述修调操作中将第二电压输出至所述第二存储器单元，其中，所述第一钳位器件包括第一钳位晶体管和并联连接至所述第一钳位晶体管的多个第一修调晶体管，所述第一钳位晶体管的栅极端子和所述多个第一修调晶体管的栅极端子被固定的钳位电压偏置，并且所述多个第一修调晶体管中的每一个均被选择性地导通以补偿所述第一电压与所述第二电压之间的失配。
本发明的另一实施例提供了一种感测放大器，包括：第一支路，所述第一支路包括第一钳位器件，并且被配置为输出第一电压；以及第二支路，所述第二支路被配置为输出第二电压，其中，所述第一钳位器件包括第一钳位晶体管和并联连接至所述第一钳位晶体管的多个第一修调晶体管，所述第一钳位晶体管的栅极端子和所述多个第一修调晶体管的栅极端子被固定的钳位电压偏置，并且所述第一修调晶体管中的每一个均被选择性地导通以补偿所述第一电压与所述第二电压之间的失配。
本发明的又一实施例提供了一种用于对感测放大器中的第一电压与第二电压之间的失配进行补偿的方法，包括：确定所述第一电压与所述第二电压之间的所述失配；根据所述第一电压与所述第二电压之间的所述失配，从并联连接至第一钳位晶体管的多个第一修调晶体管中选择第一数量的修调晶体管；用固定钳位电压对所述第一钳位晶体管的栅极端子和所述多个第一修调晶体管的栅极端子进行偏置；以及使所述第一数量的修调晶体管导通以补偿所述第一电压与所述第二电压之间的所述失配。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准制程，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的包括感测放大器的存储器件的示意图。
图2是根据一些实施例的图1中的感测放大器的电压比较器的示意图。
图3A是根据一些实施例的感测放大器的第一支路上的钳位器件的示意图。
图3B是根据一些实施例的感测放大器的第二支路上的钳位器件的示意图。
图4是示出了根据一些实施例的钳位器件中的导通晶体管的总晶体管尺寸(或器件晶体管尺寸)与每个修调步骤中的电压之间关系的图。
图5是示出了根据一些实施例的用于对感测放大器中的失配进行补偿的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
图1示出了根据一些实施例的包括感测放大器SA、存储器单元MC和参考存储器单元RMC的存储器件100的示意图。在一些实施例中，感测放大器SA包括第一支路和第二支路。其中，第一支路包括晶体管P2、节点QB和钳位器件110；并且第二支路包括晶体管P1、节点Q和钳位器件120。节点Q连接在晶体管P1和钳位器件120之间；并且节点QB连接在晶体管P2和钳位器件110之间。第一支路可以在对感测放大器SA的修调(trimming)操作中通过参考位线连接至参考存储器单元RMC以将电压VRBL输出至参考存储器单元RMC；并且第二支路可以通过位线连接至存储器单元MC以将电压VBL输出至感测放大器中的存储器单元MC。在一些实施例中，修调操作被配置为对电压VBL与电压VRBL之间的失配进行补偿。由于半导体制造工艺中不可避免的变化，因此在电压VBL与电压VRBL之间可能存在失配。在一些实施例中，存储器单元MC和参考存储器单元RMC位于连接至感测放大器SA的存储器阵列(未示出)中。在一些可选实施例中，存储器单元MC和参考存储器单元RMC位于连接至感测放大器SA的不同的存储器阵列(未示出)中。存储器单元MC和参考存储器单元RMC可以是以下的存储器单元：电阻式随机存取存储器(RRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)、静态随机存取存储器(SRAM)、铁电随机存取存储器(RAM)、闪存或任意其他适当的存储器类型。
在一些实施例中，感测放大器SA是被配置为对在读取操作中流过存储器单元MC和第二存储器单元RMC的电流之间的电流差进行感测的电流感测放大器，由此确定在读取操作中存储器单元的逻辑状态。例如，在读取操作中，感测放大器SA向存储器单元MC和参考存储器单元RMC均施加恒定的电压。由于向存储器单元MC和参考存储器单元RMC施加恒定电压，因此由存储器单元MC和参考存储器单元RMC分别生成单元电流和参考电流。感测放大器SA可对单元电流和参考电流之间的电流差进行感测。这样，感测放大器SA可以确定存储在存储器单元MC中的逻辑值。
在一些实施例中，晶体管P1和晶体管P2的源极端子连接至接收电源电压VDD的参考节点。晶体管P1和晶体管P2的漏极端子分别连接至节点Q和节点QB。在一些实施例中，感测放大器SA还包括具有漏极端子和源极端子的晶体管P5，其中漏极端子和源极端子分别连接至晶体管P1的漏极端子和晶体管P2的漏极端子。晶体管P1的栅极端子、晶体管P2的栅极端子和晶体管P5的栅极端子互相连接。晶体管P1、晶体管P2和晶体管P5可以形成预充电电路，该预充电电路被配置为在预充电周期内将感测放大器SA的节点Q和节点QB预充电和均衡至预定的电压电平。在一些实施例中，晶体管P1、晶体管P2和晶体管P5是p型金属氧化物半导体(PMOS)晶体管，但本发明不限于此。在一些可选实施例中，晶体管P1、晶体管P2和晶体管P5是NMOS晶体管。
在一些实施例中，感测放大器SA被配置为确定存储器单元MC在正常操作(例如，读取操作)下的逻辑状态。感测放大器SA的读取操作可以包括多个阶段。在预充电阶段，感测放大器SA被配置为将所选位线(例如BL)和参考位线(例如RBL)充电至目标恒定电压电平(例如，VBL应与电压VRBL相同)，并且由感测放大器SA对来自存储器单元MC的单元电流与参考电流之间的电流差进行感测。例如，目标恒定电压电平是电源电压VDD的电压电平的一半，或是由电源电压VDD得出的任意其他电压电平。在评估阶段，电流差被转化为接着被感测放大器SA放大的电压差以生成放大的电压差。基于该放大的电压差的值来确定存储器单元MC的逻辑状态。
由于感测放大器SA的第一支路和第二支路的对称结构，因此电压VBL应当与参考电压VRBL相同。换言之，理想的感测放大器的第一支路和第二支路上不应存在失配或偏移。然而，由于制造工艺中不可避免的变化，因此在感测放大器SA的第一支路和第二支路上可能存在失配，造成电压VBL与参考电压VRBL之间的电压差。例如，理想的感测放大器中第一支路上的晶体管N3的阈值电压与第二支路上的晶体管N4的阈值电压相同。然而，非理想感测放大器可能存在晶体管N3的阈值电压与晶体管N4的阈值电压之间的失配，造成非理想感测放大器的第一支路上的电压VBL与第二支路上的电压VRBL之间的失配。感测放大器的第一支路和第二支路上的晶体管P1和晶体管P2或其他对称部件之间的失配也会造成非理想感测放大器的第一支路上的电压VBL和第二支路上的电压VRBL之间的失配。
电压VBL与电压VRBL之间的失配可能造成存储器件中读取操作的读错误，因而降低了存储器件的性能和可靠性。例如，在读取操作中，恒定电压通过位线和参考位线被施加至存储器单元和参考存储器单元。一旦施加恒定电压，根据存储器单元的电阻值和参考存储器单元的电阻值，在存储器单元单元电流和参考存储器单元中生成单元电流和参考单元电流。对单元电流和参考单元电流之间的电流差进行感测以确定存储器单元的逻辑状态。钳位晶体管的失配会造成位线与参考位线之间、电压VBL和参考电压VRBL之间的偏移电压差或失配，这将劣化电流差。在感测放大器的电流差劣化的情况下，可能发生读错误。在一些实施例中，钳位器件110和钳位器件120被配置为对感测放大器SA的失配进行补偿。
在一些实施例中，钳位器件110包括主分支和通过公共节点ND1和公共节点ND2并联连接至该主分支的的至少一个修调分支。钳位器件110的主分支可以包括主晶体管N4和串联连接至主晶体管N4的主开关SW4。钳位器件110的至少一个修调分支可以包括由修调晶体管TA(x)和修调开关SWA(x)形成的修调分支，其中修调开关SWA(x)串联连接至修调晶体管TA(x)。由于修调分支并联连接至钳位器件110的主分支，因此修调分支未给流过钳位器件110的主分支的电流增加小电流。换言之，流过钳位器件110的主分支的电流没有劣化，并且改善了感测放大器SA的感测容限。
在一些实施例中，在运送晶圆或管芯之前的制造工艺期间，在晶圆测试流程中进行修调操作，以补偿感测放大器SA的第一支路上的电压VBL和第二支路上的电压VRBL之间的失配。晶圆测试流程是包括至少一个用于确定晶圆中的电路是否有缺陷的测试的测试方法。晶圆测试流程对修调结果进行记录并将该修调结果存储在非易失性存储器中。这样，在感测放大器的正常操作期间不需要进行修调。晶圆测试流程扫描全部的修调选项以找出具有最小失效位计数或最佳良率的最佳修调选项。将与最佳修调选项对应的修调结果存储于非易失性存储器中。
在一些实施例中，钳位器件120包括主分支和通过公共节点ND3和公共节点ND4并联连接至主分支的至少一个修调分支。钳位器件120的主分支可以包括主晶体管N3和串联连接至主晶体管N3的主开关SW3。至少一个修调分支可以包括由修调晶体管TB(x)和修调开关SWB(x)形成的修调分支，其中修调开关SWB(x)串联连接至修调晶体管TB(x)。由于修调分支并联连接至钳位器件120的主分支，因此修调分支未给流过钳位器件120的主分支的电流增加小电流。换言之，流过钳位器件120的主分支的电流没有劣化，并且改善了感测放大器SA的感测容限。
在一些实施例中，感测放大器SA还包括连接在节点Q和节点QB之间的电压比较器130。电压比较器130被配置为确定在感测放大器100的节点Q处的电压VBL’和节点QB处的电压VRBL’之间的电压差。参考图1和图2，电压比较器130包括多个晶体管M0至M9、多个开关SW1至SW6以及节点Qi和节点QBi。晶体管M0和晶体管M9被配置为分别根据使能信号LATENB和LATEN使能或禁止电压比较器130。晶体管M1和晶体管M3交叉连接至晶体管M2和晶体管M4；并且晶体管M5和晶体管M7交叉连接至晶体管M6和晶体管M8。更具体地，晶体管M1的栅极端子、晶体管M3的栅极端子、晶体管M5的栅极端子和晶体管M7的栅极端子连接至节点QBi，并且晶体管M2的栅极端子、晶体管M4的栅极端子、晶体管M6的栅极端子和晶体管M8的栅极端子连接至节点Qi。节点Qi和节点QBi分别通过开关SW3和开关SW4连接至节点Q和节点QB。晶体管M1与晶体管M3之间的连接节点和晶体管M2与晶体管M4之间的连接节点分别通过开关SW1和开关SW2连接至节点Q和节点QB。晶体管M5与晶体管M7之间的连接节点和晶体管M6与晶体管M8之间的连接节点分别通过开关SW5和开关SW6连接至节点Q和节点QB。
节点Q和节点QB可以用作为电压比较器130的输入和输出二者。在一些实施例中，可以基于控制信号SWEN来闭合开关SW3和开关SW4以将节点Qi和节点QBi预充电至预定的电压电平。参考图1和图2，在预充电周期期间，信号PREB可以导通晶体管P1、晶体管P2和晶体管P5以将节点Q和节点QB预充电至预定的电压电平。当节点Qi和节点QBi连接至节点Q和节点QB时，节点Qi和节点QBi被预充电至预定的电压电平。可以闭合开关SW1、开关SW2、开关SW5和开关SW6以将来自节点Q和节点QB的电压VBL’和电压VRBL’提供至比较器130。比较器130基于从节点Q和节点QB输入的电压进行比较操作。在比较操作完成的情况下，开关SW3和开关SW4可以闭合以将来自节点Qi和节点QBi的比较结果输出至感测放大器SA的节点Q和节点QB。
图3A示出了根据一些实施例的钳位器件310的示意图。图3A示出的钳位器件310示出了修调分支的比图1中示出的钳位器件110更多的细节。用相同的附图标号表示图3A中示出的钳位器件310和图1中示出的钳位器件110的相同部件。钳位器件310可以包括主分支3101和多个修调分支3102至3106。主分支3101可以包括主晶体管N4和串联连接至主晶体管N4的主开关SW4。修调分支3102至3106包括修调晶体管TA(0)至TA(N-1)和各自的修调开关SWA(0)至SWA(N-1)，其中N为正整数。修调分支3102至3106的修调晶体管TA(0)至TA(N-1)中的每一个均串联连接至修调开关SWA(0)至SWA(N-1)中相应的修调开关。
参考图1和图3A，图1中的钳位器件110的修调晶体管TA(x)可以是图3A中的钳位器件310的修调晶体管TA(0)至TA(N-1)中的任意一个。图1中的钳位器件110的修调开关SWA(x)可以是图3A中的钳位器件310的修调开关SWA(0)至SWA(N-1)中的任意一个。在一些实施例中，主分支3101和修调分支3102至3106通过公共节点ND1和公共节点ND2互相并联连接。更具体地，主晶体管N4的漏极端子和修调晶体管TA(0)至TA(N-1)的漏极端子经由公共节点ND1互相连接。主晶体管N4的源极端子和修调晶体管TA(0)至TA(N-1)的源极端子经由开关SW4以及开关SWA(0)至SWA(N-1)连接至公共节点ND2。在图3A所示的实施例中，开关SW4和开关SWA(0)至SWA(N-1)连接在公共节点ND2和晶体管N4及晶体管TA(0)至TA(N-1)之间。在一些可选实施例中，开关SW4以及开关SWA(0)至SWA(N-1)连接在公共节点ND1与晶体管N4及晶体管TA(0)至TA(N-1)之间。由于修调晶体管在导通时，通过节点ND1和节点ND2并联连接至主分支3101中的主晶体管N4，因此，流过主分支3101的电流Iref由于来自修调分支3102至3106的小电流而没有减少。从而，改善了感测放大器(例如，图1中的感测放大器SA)的感测容限。
在一些实施例中，钳位器件310的分支3101至3106中的每一个选择性地导通或关断以调整电压VRBL的电压电平。换言之，主晶体管N4和修调晶体管TA(0)至TA(N-1)基于开关SW4和开关SWA(0)至SWA(N-1)的开关操作而选择性地导通以调整电压VRBL的电压电平。在一些实施例中，电压VRBL随着钳位器件310中导通的修调分支的数量增加而增大；并且电压VRBL随着钳位器件310中导通的修调分支的数量减小而减小。在一些实施例中，可以逐步(例如，修调步骤)调整电压VRBL，其中在每个修调步骤中，将钳位器件310的一个修调分支导通或关断以将电压VRBL调整了电压VRBL的预定的百分比(例如，y％，其中y是正整数)。在一些实施例中，钳位器件310包括遵循晶体管N4以及TA(0)至TA(N-1)的饱和电流公式的主分支和修调分支，其中流过晶体管N4以及TA(0)至TA(N-1)中的一个晶体管的电流与晶体管N4以及TA(0)至TA(N-1)中的这个晶体管的宽度成正比。如果导通更多的修调分支，则钳位器件310的导通晶体管的总晶体管尺寸更大，这可以向参考位线提供更大的电流并且增大参考位线电压(VRBL)。
在一些实施例中，主晶体管N4的晶体管尺寸与修调晶体管TA(0)至TA(N-1)的晶体管尺寸不同，其中可以基于特定晶体管的宽度或特定晶体管的长度来确定特定晶体管的晶体管尺寸。在一些实施例中，根据特定晶体管的宽度与长度之比来确定特定晶体管的晶体管尺寸。修调分支3102至3106中的修调晶体管TA(0)至TA(N-1)中的每一个的晶体管尺寸均可以互不相同。
在一些实施例中，根据钳位器件310的导通的修调分支中的导通晶体管的晶体管尺寸来计算钳位器件310中的导通晶体管的总晶体管尺寸。在一个实施例中，钳位器件310的导通晶体管的总晶体管尺寸可以是钳位器件310中的导通晶体管的晶体管尺寸之和。在一些实施例中，根据一个修调步骤中的电压变化量(例如，电压VRBL的y％)来确定修调分支3102至3106中的修调晶体管TA(0)至TA(N-1)的晶体管尺寸。钳位器件310中的导通晶体管的总晶体管尺寸可以被称为钳位器件310中的有效宽度。
在一些实施例中，可以通过调整钳位器件310中的导通晶体管的总晶体管尺寸来调整电压VRBL的电压电平。可以通过导通或关断修调分支3102至3106来调整钳位器件310中的导通晶体管的总晶体管尺寸。换言之，通过使用修调开关SWA(0)至SWA(N-1)来控制修调晶体管TA(0)至TA(N-1)中的每一个的导通而调整钳位器件310中的导通晶体管的总晶体管尺寸。在一些实施例中，修调晶体管TA(0)至TA(N-1)中的每一个在单独导通时，均可以将钳位器件310中的导通晶体管的总晶体管尺寸调整了导通晶体管的总晶体管尺寸的预定尺寸百分比(例如，x％，其中x是正整数)。例如，为了将钳位器件中的导通晶体管的总晶体管尺寸增加x％，再导通一个修调分支(例如，将一个修调分支中的修调晶体管从非导通状态变为导通状态)。为了将钳位器件310中的导通晶体管的总晶体管尺寸减小x％，关断一个导通的修调分支(例如，将导通的修调分支中的修调晶体管从导通状态变为非导通状态)。
在一些实施例中，当钳位器件110中的导通晶体管的总晶体管尺寸变化了x％时，电压VRBL的电压电平变化了预定的百分比(例如，y％)。换言之，修调晶体管TA(0)至TA(N-1)中的每一个在单独导通时，均可以将导通晶体管的总晶体管尺寸调整x％并将电压VRBL的电压电平调整y％。参考图4，根据一些实施例，示出了表示在每个修调步骤中钳位器件(例如，图2中的钳位器件310)中的导通晶体管的总晶体管尺寸与电压VRBL之间关系的图。图4中的图的纵轴表示钳位器件(例如，图2中的钳位器件310)中的导通晶体管的总晶体管尺寸；并且图4中的图的横轴表示电压VRBL的电压电平。
非线性曲线C示出了在每个修调步骤中钳位器件中的导通晶体管的总晶体管尺寸与电压VRBL的关系。非线性曲线C上的点P0表示在默认方案中导通晶体管的总晶体管尺寸和电压VRBL，其中主分支3101的主晶体管N4和钳位器件310的修调分支3102至3104的修调晶体管TA(0)至TA(N/2)导通。在一些实施例中，在默认方案中，主分支和钳位器件310的一半修调分支是导通的。修调分支的另一半(例如，修调分支3105至3106)是关断的。
当钳位器件110中的修调分支3101至3106中的另外一个修调分支导通时，导通晶体管的总晶体管尺寸增加了x％并且电压VRBL增加了y％。用非线性曲线C中的点P1表示另外一个调分支导通。类似地，当钳位器件110的修调分支3101至3106中的一个导通的修调分支关断时，导通晶体管的总晶体管尺寸减小了x％并且电压VRBL减小了y％。用非线性曲线C中的点P2表示关断一个修调分支。在一些实施例中，钳位器件310可以根据图4中示出的非线性曲线C调整导通晶体管的总晶体管尺寸和电压VRBL。
在一些实施例中，为了补偿感测放大器的第一支路上的电压VBL和第二支路上的电压VRBL之间的失配，确定电压VBL和电压VRBL之间的失配。基于失配来选择修调晶体管TA(0)至TA(N-1)中的修调晶体管的数量。例如，选择较多的修调晶体管用于较大的失配，并且选择较少的修调分支用于较小的失配。在一些实施例中，通过修调结果来决定导通的修调分支的数量，通过将VBL和VRBL进行匹配来实现较低的失效位计数和较高的良率，因此修调分支的选择是基于以上提及的修调方法。将所选的修调晶体管导通以调整电压VRBL，由此对感测放大器(例如，图1中的感测放大器SA)的第一支路与第二支路之间的失配进行补偿。例如，如果每个修调步骤可以将电压VRBL改变1％(例如，y等于1)并且电压VBL和电压VRBL之间的失配为4％，则将修调分支中的另外四个修调晶体管导通以补偿该失配。
在一些实施例中，当确定电压VBL与电压VRBL之间的失配时，确定用于补偿该失配的钳位器件(例如，图1中的钳位器件110和图3A中的钳位器件310)中的导通晶体管的总晶体管尺寸的变化。可以基于使用图4示出的非线性曲线C的失配来确定钳位器件中的导通晶体管的总晶体管尺寸的变化。基于钳位器件中的导通晶体管的总晶体管尺寸的变化来选择修调晶体管TA(0)至TA(N-1)中的用于导通的修调晶体管的数量。将所选的修调晶体管导通以调整钳位器件中的导通晶体管的总晶体管尺寸，由此对感测放大器(例如，图1中的感测放大器SA)的第一支路和第二支路之间的失配进行补偿。例如，如果修调可以将钳位器件中的导通晶体管的总晶体管尺寸改变1％(例如，y等于1)并且失配指示钳位器件中的导通晶体管的总晶体管尺寸必须增加4％，那么将修调分支中的另外四个修调晶体管导通以补偿该感测放大器。
图3B示出了根据一些实施例的钳位器件320的示意图。用相同的附图标号表示图3B中示出的钳位器件320和图1中示出的钳位器件120的相同部件。钳位器件320可以包括主分支3201和多个修调分支3202至3206。主分支3201可以包括主晶体管N3和串联连接至主晶体管N3的主开关SW3。修调分支3202至3206包括修调晶体管TA(0)至TA(N-1)和各自的修调开关SWA(0)至SWA(N-1)，其中N为正整数。修调分支3202至3206中的修调晶体管TA(0)至TA(N-1)中的每一个串联均连接至各自的修调开关。
参考图1和图3B，图1中的钳位器件120的修调晶体管TB(x)可以是图3B中的钳位器件320的修调晶体管TB(0)至TB(N-1)中的任意一个。图1中的钳位器件120的修调开关SWB(x)可以是图3B中的钳位器件320的修调开关SWB(0)至SWB(N-1)中的任意一个。在一些实施例中，主分支3201和修调分支3202至3206通过公共节点ND3和公共节点ND4互相并联连接。更具体地，主晶体管N3的漏极端子和修调晶体管TB(0)至TB(N-1)的漏极端子经由公共节点ND3互相连接。主晶体管N3的源极端子和修调晶体管TB(0)至TB(N-1)的源极端子经由开关SW3以及开关SWB(0)至SWB(N-1)连接至公共节点ND4。在图3B中示出的实施例中，开关SW3以及开关SWB(0)至SWB(N-1)连接在公共节点ND4与晶体管N3以及晶体管TB(0)至TB(N-1)之间。在一些可选实施例中，开关SW3以及开关SWB(0)至SWB(N-1)连接在公共节点ND3与晶体管N3以及晶体管TB(0)至TB(N-1)之间。由于修调晶体管在导通时通过节点ND3和节点ND4并联连接至主分支3201中的主晶体管N3，因此，流过主分支3201的电流Icell不会由于来自修调分支3202至3206的小电流而劣化。从而，改善了感测放大器(例如，图1中的感测放大器SA)的感测容限。
在一些实施例中，钳位器件320的分支3201至3206中的每一个均被选择性地导通或关断以调整电压VBL的电压电平。换言之，主晶体管N3和修调晶体管TB(0)至TB(N-1)基于开关SW3和开关SWB(0)至SWB(N-1)的开关操作而选择性地导通以调整电压VBL的电压电平。在一些实施例中，电压VBL随着钳位器件320中导通的修调分支的数量增加而增大；并且电压VBL随着钳位器件320中导通的修调分支的数量的减小而减小。在一些实施例中，可以逐步(例如，修调步骤)调整电压VBL，其中在每个修调步骤中，将钳位器件320的一个修调分支导通或关断以将电压VBL调整预定的百分比(例如，y％，其中y是正整数)。
在一些实施例中，主晶体管N3的晶体管尺寸与修调晶体管TB(0)至TB(N-1)的晶体管尺寸不同。修调分支3202至3206中的修调晶体管TB(0)至TB(N-1)中的每一个的晶体管尺寸均可以互不相同。在一些实施例中，钳位器件320包括16个修调晶体管(N＝16)，并且修调晶体管的晶体管尺寸与主晶体管的晶体管尺寸之比的范围在0.045至0.114之间。在一些实施例中，钳位器件320中的导通晶体管的总晶体管尺寸可以是钳位器件320中的导通分支上的导通晶体管的晶体管尺寸之和。
在一些实施例中，可以通过调整钳位器件320中的导通晶体管的总晶体管尺寸来调整电压VBL的电压电平。可以通过导通或关断修调分支3202至3206来调整钳位器件320中的导通晶体管的总晶体管尺寸。换言之，通过使用修调开关SWB(0)至SWB(N-1)来控制修调晶体管TB(0)至TB(N-1)中每一个的导通而调整钳位器件320中的导通晶体管的总晶体管尺寸。在一些实施例中，修调晶体管TB(0)至TB(N-1)中的每一个在单独导通时，均可以将钳位器件中的导通晶体管的总晶体管尺寸调整了预定的尺寸百分比(例如，x％，其中x是正整数)。例如，为了将钳位器件中的导通晶体管的总晶体管尺寸增加x％，再导通一个修调分支(例如，将一个修调分支中的修调晶体管从非导通状态变为导通状态)。为了将钳位器件320中的导通晶体管的总晶体管尺寸减小x％，关断一个导通的修调分支(例如，将导通的修调分支中的修调晶体管从导通状态变为非导通状态)。在一些实施例中，当钳位器件320中的导通晶体管的总晶体管尺寸变化了x％时，电压VBL的电压电平变化了预定的百分比(例如，y％)。
参考图1和图3B，在一些实施例中，为了补偿感测放大器的第一支路上的电压VBL和第二支路上的电压VRBL之间的失配，确定电压VBL与电压VRBL之间的失配。基于失配来选择修调晶体管TB(0)至TB(N-1)中用于导通的修调晶体管的数量。将所选的修调晶体管导通以调整电压VBL，由此对感测放大器(例如，图1中的感测放大器SA)的第一支路和第二支路之间的失配进行补偿。例如，如果每个修调步骤可以将电压VBL改变1％(例如，x等于1)并且电压VBL和电压VRBL之间的失配为4％，则将钳位器件320的修调分支中的另外四个修调晶体管进行导通以补偿该失配。
在一些实施例中，当确定电压VBL和电压VRBL之间的失配时，确定用于对失配进行补偿的钳位器件(例如，图1中的钳位器件120或图3B中的钳位器件320)中的导通晶体管的总晶体管尺寸的变化。基于钳位器件中的导通晶体管的总晶体管尺寸的变化来选择修调晶体管TB(0)至TB(N-1)中用于导通的修调晶体管的数量。将所选的修调晶体管导通以调整钳位器件中的导通晶体管的总晶体管尺寸，由此对感测放大器(例如，图1中的感测放大器SA)的第一支路和第二支路之间的失配进行补偿。例如，如果修调可以将钳位器件中的导通晶体管的总晶体管尺寸改变1％(例如，y等于1)并且失配指示了钳位器件中的导通晶体管的总晶体管尺寸必须增加4％，则将钳位器件(例如，图1中的钳位器件120或图3B中的钳位器件320)的修调分支中的另外四个修调晶体管进行导通以补偿该感测放大器。
参考图1、图3A和图3B，在一些实施例中，为了补偿感测放大器的第一支路上的电压VBL和第二支路上的电压VRBL之间的失配，确定电压VBL和电压VRBL之间的失配。基于该失配来选择钳位器件310的修调晶体管的第一数量和钳位器件320的修调晶体管的第二数量。将钳位器件310和钳位器件320中所选的修调晶体管进行导通以调整电压VBL和电压VRBL，从而补偿感测放大器(例如，图1中的感测放大器SA)的第一支路和第二支路之间的失配。例如，如果每个修调步骤可以将电压VBL和电压VRBL改变1％(例如，x等于1)并且电压VBL和电压VRBL之间的失配为4％，则可以将钳位器件310的两个修调晶体管从非导通状态变为导通状态，并且将钳位器件320的两个修调晶体管从导通状态变为非导通状态，反之亦然。以这种方式，可以通过使用感测放大器(例如，图1中的感测放大器SA)的第一支路和第二支路上的钳位器件310和钳位器件320同时调整电压VBL和电压VRBL。因此，可以较快地对失配进行补偿。
在一些实施例中，可以在使用感测放大器之前执行一次对失配进行的补偿。在导通或关断所选的修调晶体管用于失配补偿时，对所选的修调晶体管的配置进行记录并且每次感测放大器工作时不进行失配补偿。
图5是示出了根据一些实施例的用于对感测放大器中的失配进行补偿的方法的流程图。在步骤S510中，确定第一电压与第二电压之间的失配。在一些实施例中，在制造工艺期间的晶圆测试流程中确定第一电压与第二电压之间的失配。在步骤S520中，根据第一电压与第二电压之间的失配从多个第一修调晶体管中选择第一数量的修调晶体管。在一些实施例中，修调晶体管并联连接至第一钳位晶体管。在步骤S530中，用固定的钳位电压对第一钳位晶体管的栅极端子和多个第一修调晶体管的栅极端子进行偏置。在步骤S540中，使第一数量的修调晶体管导通以补偿第一电压与第二电压之间的失配。
根据本发明的实施例，感测放大器的钳位器件包括并联连接至主分支的多个修调分支。钳位器件可以通过改变钳位器件中的导通晶体管的总晶体管尺寸来调整感测放大器中的电压(例如，参考电压VRBL或电压VBL，或参考电压VRBL和电压VBL二者)的电压电平，其中主分支的晶体管和修调分支的晶体管被固定的钳位电压偏置。由于调整了感测放大器中的电压的电压电平，因此可以在没有劣化流过感测放大器的第一支路和第二支路的电流的情况下对感测放大器的第一支路和第二支路之间的失配进行补偿。由于流过感测放大器的第一支路和第二支路的电流没有劣化，因此改善了感测放大器的感测容限。另外，可以适当设置修调晶体管的晶体管尺寸以减少在每个修调步骤中调整的电压的变化。此外，感测放大器中的第一支路和第二支路上的钳位器件可以同时调整第一支路和第二支路上的电压以较快地补偿电压之间的失配。
根据一些实施例，公开了一种存储器件，包括第一存储器单元、第二存储器单元和感测放大器。感测放大器包括第一支路和第二支路，配置为在修调操作中分别将第一电压和第二电压输出至第一存储器单元和第二存储器单元。感测放大器的第一钳位器件包括第一钳位晶体管和并联连接至该第一钳位晶体管的多个第一修调晶体管。用固定的钳位电压对第一钳位晶体管的栅极端子和多个第一修调晶体管的栅极端子进行偏置。使多个第一修调晶体管中的每一个均被选择性地导通以补偿第一电压与第二电压之间的失配。
在一些实施例中，所述第一钳位晶体管具有第一漏极端子和第一源极端子，所述多个第一修调晶体管具有多个第二漏极端子和多个第二源极端子，所述第一钳位晶体管的所述第一漏极端子通过第一公共节点连接至所述多个第一修调晶体管的所述多个第二漏极端子，以及所述第一钳位晶体管的所述第一源极端子通过第二公共节点连接至所述多个第一修调晶体管的所述多个第二源极端子。
在一些实施例中，所述第一钳位器件还包括：第一开关，连接在所述第一钳位晶体管的所述第一源极端子与所述第二公共节点之间，并且被配置为使所述第一钳位晶体管与所述第二公共节点导通或绝缘；以及多个第一修调开关，连接在所述多个第一修调晶体管的所述多个源极端子与所述第二公共节点之间，并且被配置为使所述多个第一修调晶体管与所述第二源极端子导通或绝缘。
在一些实施例中，所述多个第一修调晶体管中的每一个在单独导通时均被配置为将所述第一电压的电压电平调整了所述第一电压的第一百分比，所述多个第一修调晶体管包括第一数量的导通的修调晶体管，以及根据所述第一电压的所述第一百分比和所述第一电压与所述第二电压之间的所述失配来确定所述第一数量的导通的修调晶体管。
在一些实施例中，所述第一钳位晶体管的晶体管宽度大于所述多个第一修调晶体管中的每一个的晶体管宽度，所述多个第一修调晶体管中的一个晶体管的晶体管宽度与所述多个第一修调晶体管中的另一个晶体管的晶体管宽度不同。
在一些实施例中，所述多个第一修调晶体管中的每一个在单独导通时均被配置为将所述第一钳位器件中的导通的晶体管的总晶体管尺寸调整了所述第一钳位器件中的所述导通的晶体管的所述总晶体管尺寸的第二百分比，所述多个第一修调晶体管包括第一数量的导通的修调晶体管，以及根据所述第一钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述第二百分比和所述第一钳位器件中的所述导通的晶体管的所述总晶体管尺寸的变化，确定所述第一数量的导通的修调晶体管，其中，根据所述第一电压与所述第二电压之间的所述失配来确定所述第一钳位器件中的所述导通的晶体管的所述总晶体管尺寸的变化。
在一些实施例中，所述第二钳位器件包括：第二钳位晶体管；以及多个第二修调晶体管，并联连接至所述第二钳位晶体管，其中，所述第二钳位晶体管的栅极端子和所述多个第二修调晶体管的栅极端子被所述固定钳位电压偏置，并且所述多个第二修调晶体管中的每一个均被选择性地导通以调整所述第二电压的电压电平。
在一些实施例中，所述多个第二修调晶体管中的每一个在单独导通时均被配置为将所述第二电压的所述电压电平调整了所述第二电压的第三百分比，以及所述多个第二修调晶体管包括第二数量的导通的修调晶体管，以及根据所述第二电压的所述第三百分比和所述第一电压与所述第二电压之间的失配确定所述第二数量的导通的修调晶体管。
在一些实施例中，所述多个第二修调晶体管中的每一个在单独导通时均被配置为将所述第二钳位器件中的导通的晶体管的总晶体管尺寸调整了所述第二钳位器件中的所述导通的晶体管的所述总晶体管尺寸的第四百分比，所述多个第二修调晶体管包括第二数量的导通修调晶体管，以及根据所述第二钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述第四百分比和所述第二钳位器件中的所述导通的晶体管的所述总晶体管尺寸的变化，确定所述第二数量的导通的修调晶体管，其中，根据所述第一电压与所述第二电压之间的所述失配确定所述第二钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述变化。根据一些实施例，提出了包括第一支路和第二钳位支路的感测放大器，其中第一支路包括第一钳位器件。第一支路和第二支路被配置为分别输出第一电压和第二电压。第一钳位器件包括第一钳位晶体管和并联连接至第一钳位晶体管的多个第一修调晶体管。用固定的钳位电压对第一钳位晶体管的栅极端子和多个第一修调晶体管的栅极端子进行偏置。使多个第一修调晶体管中的每一个均被选择性地导通以补偿第一电压与第二电压之间的失配。
在一些实施例中，所述第一钳位晶体管具有第一漏极端子和第一源极端子，
所述多个第一修调晶体管具有多个第二漏极端子和多个第二源极端子，所述第一钳位晶体管的所述第一漏极端子通过第一公共节点连接至所述多个第一修调晶体管的所述多个第二漏极端子，以及所述第一钳位晶体管的所述第一源极端子通过第二公共节点连接至所述多个第一修调晶体管的所述多个第二源极端子。
在一些实施例中，感测放大器还包括：第一开关，连接在所述第一钳位晶体管的所述第一源极端子与所述第二公共节点之间，并且被配置为使所述第一钳位晶体管与所述第二公共节点导通或绝缘；以及多个第一修调开关，连接在所述多个第一修调晶体管的所述多个第二源极端子与所述第二公共节点之间，并且被配置为使所述多个第一修调晶体管与所述第二公共节点导通或绝缘。
在一些实施例中，所述多个第一修调晶体管中的每一个在单独导通时均被配置为将所述第一电压的电压电平调整了所述第一电压的第一百分比，所述多个第一修调晶体管包括第一数量的导通的修调晶体管，以及根据所述第一电压的所述第一百分比和所述第一电压与所述第二电压之间的所述失配来确定所述第一数量的导通的修调晶体管。
在一些实施例中，所述多个第一修调晶体管中的每一个在单独导通时均被配置为将所述第一钳位器件中的导通的晶体管的总晶体管尺寸调整了所述第一钳位器件中的所述导通的晶体管的所述总晶体管尺寸的第二百分比，所述多个第一修调晶体管包括第一数量的导通的修调晶体管，以及根据所述第一钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述第二百分比和所述第一钳位器件中的所述导通的晶体管的所述总晶体管尺寸的变化，确定所述第一数量的导通的修调晶体管，其中，根据所述第一电压与所述第二电压之间的所述失配确定所述第一钳位器件中的所述导通的晶体管的所述总晶体管尺寸的变化。
在一些实施例中，所述第二支路包括第二钳位器件，并且所述第二钳位器件包括：第二钳位晶体管；以及多个第二修调晶体管，并联连接至所述第二钳位晶体管，其中，所述第二钳位晶体管的栅极端子和所述多个第二修调晶体管的栅极端子被所述固定钳位电压偏置，并且所述多个第二修调晶体管中的每一个均被选择性地导通以调整所述第二电压的电压电平。
在一些实施例中，所述多个第二修调晶体管中的每一个在单独导通时均被配置为将所述第二电压的所述电压电平调整了所述第二电压的第三百分比，以及所述多个第二修调晶体管包括第二数量的导通的修调晶体管，以及根据所述第二电压的所述第三百分比和所述第一电压与所述第二电压之间的所述失配确定所述第二数量的导通的修调晶体管。
在一些实施例中，所述多个第二修调晶体管中的每一个在单独导通时均被配置为将所述第二钳位器件中的导通的晶体管的总晶体管尺寸调整了所述第二钳位器件中的所述导通的晶体管的所述总晶体管尺寸的第四百分比，所述多个第二修调晶体管包括第二数量的导通的修调晶体管，以及根据所述第二钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述第四百分比和所述第二钳位器件中的所述导通的晶体管的所述总晶体管尺寸的变化，确定所述第二数量的导通的修调晶体管，其中，根据所述第一电压与所述第二电压之间的所述失配确定所述第二钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述变化。
根据一些实施例，提出了一种对感测放大器中的失配进行补偿的方法。该方法包括以下步骤：确定第一电压与第二电压之间的失配；根据第一电压与第二电压之间的失配，从并联连接至第一钳位晶体管的多个第一修调晶体管中选择第一数量的修调晶体管；将第一钳位晶体管的栅极端子和多个第一修调晶体管的栅极端子偏置固定的钳位电压；以及将第一数量的修调晶体管进行导通以补偿第一电压与第二电压之间的失配。
在一些实施例中，上述方法还包括：根据所述第一电压与所述第二电压之间的所述失配，确定钳位器件中的导通的晶体管的总晶体管尺寸的变化，其中，所述多个第一修调晶体管中的每一个在单独导通时均被配置为将所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸调整了所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸的百分比，以及根据所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述百分比和所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述变化，确定所述第一数量的导通的修调晶体管。
在一些实施例中，上述方法还包括：根据所述第一电压与所述第二电压之间的所述失配，确定钳位器件中的导通的晶体管的总晶体管尺寸的变化，根据所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述变化，从并联连接至第二钳位晶体管的多个第二修调晶体管中选择第二数量的修调晶体管；用所述固定钳位电压对所述第二钳位晶体管的栅极端子和所述多个第二修调晶体管的栅极端子进行偏置；以及使所述第二数量的修调晶体管导通以补偿所述第一电压与所述第二电压之间的所述失配。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种存储器件，包括：
第一存储器单元；
第二存储器单元；以及
感测放大器，所述感测放大器包括：
第一支路，所述第一支路包括第一钳位器件，并且被配置为在修调操作中将第一电压输出至所述第一存储器单元；
第二支路，所述第二支路包括第二钳位器件，并且被配置为在所述修调操作中将第二电压输出至所述第二存储器单元，
其中，所述第一钳位器件包括第一钳位晶体管和并联连接至所述第一钳位晶体管的多个第一修调晶体管，所述第一钳位晶体管的栅极端子和所述多个第一修调晶体管的栅极端子被固定的钳位电压偏置，并且所述多个第一修调晶体管中的每一个均被选择性地导通以补偿所述第一电压与所述第二电压之间的失配。
2.根据权利要求1所述的存储器件，其中，
所述第一钳位晶体管具有第一漏极端子和第一源极端子，
所述多个第一修调晶体管具有多个第二漏极端子和多个第二源极端子，
所述第一钳位晶体管的所述第一漏极端子通过第一公共节点连接至所述多个第一修调晶体管的所述多个第二漏极端子，以及
所述第一钳位晶体管的所述第一源极端子通过第二公共节点连接至所述多个第一修调晶体管的所述多个第二源极端子。
3.根据权利要求2所述的存储器件，其中，所述第一钳位器件还包括：
第一开关，连接在所述第一钳位晶体管的所述第一源极端子与所述第二公共节点之间，并且被配置为使所述第一钳位晶体管与所述第二公共节点导通或绝缘；以及
多个第一修调开关，连接在所述多个第一修调晶体管的所述多个源极端子与所述第二公共节点之间，并且被配置为使所述多个第一修调晶体管与所述第二源极端子导通或绝缘。
4.根据权利要求1所述的存储器件，其中，
所述多个第一修调晶体管中的每一个在单独导通时均被配置为将所述第一电压的电压电平调整了所述第一电压的第一百分比，
所述多个第一修调晶体管包括第一数量的导通的修调晶体管，以及
根据所述第一电压的所述第一百分比和所述第一电压与所述第二电压之间的所述失配来确定所述第一数量的导通的修调晶体管。
5.一种感测放大器，包括：
第一支路，所述第一支路包括第一钳位器件，并且被配置为输出第一电压；以及
第二支路，所述第二支路被配置为输出第二电压，
其中，所述第一钳位器件包括第一钳位晶体管和并联连接至所述第一钳位晶体管的多个第一修调晶体管，所述第一钳位晶体管的栅极端子和所述多个第一修调晶体管的栅极端子被固定的钳位电压偏置，并且所述第一修调晶体管中的每一个均被选择性地导通以补偿所述第一电压与所述第二电压之间的失配。
6.根据权利要求5所述的感测放大器，其中，
所述第一钳位晶体管具有第一漏极端子和第一源极端子，
所述多个第一修调晶体管具有多个第二漏极端子和多个第二源极端子，
所述第一钳位晶体管的所述第一漏极端子通过第一公共节点连接至所述多个第一修调晶体管的所述多个第二漏极端子，以及
所述第一钳位晶体管的所述第一源极端子通过第二公共节点连接至所述多个第一修调晶体管的所述多个第二源极端子。
7.根据权利要求6所述的感测放大器，还包括：
第一开关，连接在所述第一钳位晶体管的所述第一源极端子与所述第二公共节点之间，并且被配置为使所述第一钳位晶体管与所述第二公共节点导通或绝缘；以及
多个第一修调开关，连接在所述多个第一修调晶体管的所述多个第二源极端子与所述第二公共节点之间，并且被配置为使所述多个第一修调晶体管与所述第二公共节点导通或绝缘。
8.一种用于对感测放大器中的第一电压与第二电压之间的失配进行补偿的方法，包括：
确定所述第一电压与所述第二电压之间的所述失配；
根据所述第一电压与所述第二电压之间的所述失配，从并联连接至第一钳位晶体管的多个第一修调晶体管中选择第一数量的修调晶体管；
用固定钳位电压对所述第一钳位晶体管的栅极端子和所述多个第一修调晶体管的栅极端子进行偏置；以及
使所述第一数量的修调晶体管导通以补偿所述第一电压与所述第二电压之间的所述失配。
9.根据权利要求8所述的方法，还包括：
根据所述第一电压与所述第二电压之间的所述失配，确定钳位器件中的导通的晶体管的总晶体管尺寸的变化，其中，
所述多个第一修调晶体管中的每一个在单独导通时均被配置为将所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸调整了所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸的百分比，以及
根据所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述百分比和所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述变化，确定所述第一数量的导通的修调晶体管。
10.根据权利要求8所述的方法，还包括：
根据所述第一电压与所述第二电压之间的所述失配，确定钳位器件中的导通的晶体管的总晶体管尺寸的变化，
根据所述钳位器件中的所述导通的晶体管的所述总晶体管尺寸的所述变化，从并联连接至第二钳位晶体管的多个第二修调晶体管中选择第二数量的修调晶体管；
用所述固定钳位电压对所述第二钳位晶体管的栅极端子和所述多个第二修调晶体管的栅极端子进行偏置；以及
使所述第二数量的修调晶体管导通以补偿所述第一电压与所述第二电压之间的所述失配。
CN202011634993.XA 2020-09-28 2020-12-31 存储器件、感测放大器及用于失配补偿的方法 Pending CN113936706A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/035,609 2020-09-28
US17/035,609 US11574657B2 (en) 2020-09-28 2020-09-28 Memory device, sense amplifier and method for mismatch compensation

Publications (1)

Publication Number Publication Date
CN113936706A true CN113936706A (zh) 2022-01-14

Family

ID=79274125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011634993.XA Pending CN113936706A (zh) 2020-09-28 2020-12-31 存储器件、感测放大器及用于失配补偿的方法

Country Status (5)

Country Link
US (3) US11574657B2 (zh)
KR (1) KR102520347B1 (zh)
CN (1) CN113936706A (zh)
DE (1) DE102020126059A1 (zh)
TW (1) TWI763396B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174137A (zh) * 2023-10-31 2023-12-05 长鑫存储技术有限公司 灵敏放大器及其修补方法、存储器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574657B2 (en) * 2020-09-28 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, sense amplifier and method for mismatch compensation
US11881825B2 (en) * 2020-12-29 2024-01-23 Texas Instruments Incorporated Trimming operational amplifiers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761123A (en) * 1995-06-13 1998-06-02 Samsung Electronics, Co., Ltd. Sense amplifier circuit of a nonvolatile semiconductor memory device
JPH10162585A (ja) * 1996-12-03 1998-06-19 Sony Corp トリミング機能付きセンスアンプを備えた半導体メモリ素子
US6157259A (en) * 1999-04-15 2000-12-05 Tritech Microelectronics, Ltd. Biasing and sizing of the MOS transistor in weak inversion for low voltage applications
US6388521B1 (en) * 2000-09-22 2002-05-14 National Semiconductor Corporation MOS differential amplifier with offset compensation
US6573783B2 (en) * 2001-02-23 2003-06-03 National Semiconductor Corporation Method and apparatus for open-loop input offset adjustment in a differential amplifier
US6744087B2 (en) * 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
US7251178B2 (en) 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier
US7239537B2 (en) 2005-01-12 2007-07-03 International Business Machines Corporation Method and apparatus for current sense amplifier calibration in MRAM devices
KR100748462B1 (ko) * 2006-09-13 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 리시버 회로
US7786799B2 (en) * 2008-03-21 2010-08-31 Cirrus Logic, Inc. Trimming technique for high voltage amplifiers using floating low voltage structures
US8022751B2 (en) * 2008-11-18 2011-09-20 Microchip Technology Incorporated Systems and methods for trimming bandgap offset with bipolar elements
US9589633B2 (en) * 2011-05-25 2017-03-07 Peter K. Nagey Memory devices and related methods
US8493806B1 (en) * 2012-01-03 2013-07-23 United Microelectronics Corporation Sense-amplifier circuit of memory and calibrating method thereof
US9165629B2 (en) * 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
US9140747B2 (en) * 2013-07-22 2015-09-22 Qualcomm Incorporated Sense amplifier offset voltage reduction
US9343131B1 (en) 2015-02-24 2016-05-17 International Business Machines Corporation Mismatch and noise insensitive sense amplifier circuit for STT MRAM
JP2019053656A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体記憶装置
US10211832B1 (en) * 2017-12-05 2019-02-19 Micron Technology, Inc. Input buffer circuit
US10360962B1 (en) * 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
KR102445560B1 (ko) 2018-03-09 2022-09-22 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그의 동작 방법
US10957366B2 (en) * 2018-05-24 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Circuits and methods for compensating a mismatch in a sense amplifier
US10714156B2 (en) * 2018-09-04 2020-07-14 Micron Technology, Inc. Apparatuses and method for trimming input buffers based on identified mismatches
US10726897B1 (en) 2019-05-14 2020-07-28 International Business Machines Corporation Trimming MRAM sense amp with offset cancellation
US11574657B2 (en) * 2020-09-28 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, sense amplifier and method for mismatch compensation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174137A (zh) * 2023-10-31 2023-12-05 长鑫存储技术有限公司 灵敏放大器及其修补方法、存储器
CN117174137B (zh) * 2023-10-31 2024-02-06 长鑫存储技术有限公司 灵敏放大器及其修补方法、存储器

Also Published As

Publication number Publication date
US20220101890A1 (en) 2022-03-31
DE102020126059A1 (de) 2022-03-31
KR20220042975A (ko) 2022-04-05
KR102520347B1 (ko) 2023-04-10
US20240087617A1 (en) 2024-03-14
TWI763396B (zh) 2022-05-01
US11574657B2 (en) 2023-02-07
US20230123830A1 (en) 2023-04-20
TW202213335A (zh) 2022-04-01
US11854650B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
CN113936706A (zh) 存储器件、感测放大器及用于失配补偿的方法
US8923040B2 (en) Accommodating balance of bit line and source line resistances in magnetoresistive random access memory
US7995379B2 (en) Semiconductor memory device
US10269404B2 (en) Resistance change memory
US9070466B2 (en) Mismatch error reduction method and system for STT MRAM
TWI705454B (zh) 補償感測放大器失配的電路及用於補償電路失配的方法
US8837210B2 (en) Differential sensing method and system for STT MRAM
US8036015B2 (en) Resistive memory
US8184476B2 (en) Random access memory architecture including midpoint reference
US11688436B2 (en) Sense amplifier and operating method for non-volatile memory with reduced need on adjusting offset to compensate the mismatch
US9443569B2 (en) Driver for a semiconductor memory and method thereof
US20230245692A1 (en) Midpoint sensing reference generation for stt-mram
US11887645B2 (en) Dual-precision analog memory cell and array
JP2015115083A (ja) 半導体装置
US11250898B2 (en) Non-volatile memory with multiplexer transistor regulator circuit
KR102290722B1 (ko) 자기 랜덤 액세스 메모리에 기입하는 방법
CN113539307A (zh) 基于操作参数的电流调节技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination