TWI755401B - 積體電路裝置及電子裝置 - Google Patents

積體電路裝置及電子裝置 Download PDF

Info

Publication number
TWI755401B
TWI755401B TW106119480A TW106119480A TWI755401B TW I755401 B TWI755401 B TW I755401B TW 106119480 A TW106119480 A TW 106119480A TW 106119480 A TW106119480 A TW 106119480A TW I755401 B TWI755401 B TW I755401B
Authority
TW
Taiwan
Prior art keywords
signal
controller
clock signal
wake
integrated circuit
Prior art date
Application number
TW106119480A
Other languages
English (en)
Other versions
TW201812513A (zh
Inventor
朴祥用
張在爀
李藝瑟
兪泰善
黃盛昱
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201812513A publication Critical patent/TW201812513A/zh
Application granted granted Critical
Publication of TWI755401B publication Critical patent/TWI755401B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明提供一種積體電路裝置和包含所述積體電路裝置 的電子系統。所述積體電路裝置可包含：中央處理單元，其經配置以在多個模式中的一個模式中操作；以及喚醒控制電路，其經配置以控制所述中央處理單元。所述喚醒控制電路可包含：時鐘產生器，其經配置以產生內部時鐘信號；多工器，其經配置以從外部信號和所述內部時鐘信號當中選擇信號且向所述中央處理單元提供所選信號作為操作時鐘信號；以及控制器，其經配置以基於所述外部信號而控制所述中央處理單元和所述時鐘產生器。本發明能夠在低功率模式中喚醒而無參考時鐘信號的積體電路裝置以減少積體電路裝置的功耗。

Description

積體電路裝置及電子裝置 [相關申請案的交叉參考]
本申請案主張2016年7月1日申請的第10-2016-0083289號韓國專利申請案的優先權，所述韓國專利申請案的公開內容特此以全文引用的方式併入。
本發明是有關於一種積體電路裝置和一種包含積體電路裝置的電子裝置，且特別是有關於一種能夠在低功率模式中喚醒而無參考時鐘信號的積體電路裝置和包含所述積體電路裝置的電子裝置。
電氣裝置中所使用的積體電路裝置可通常在用於正常操作的正常模式或用於節省電力的低功率模式中操作。此處，低功率模式可包含初始化模式和休眠模式。
需要刺激來喚醒在低功率模式中的積體電路裝置。刺激可為內部中斷或外部輸入。積體電路裝置可使用參考時鐘信號以 便對此刺激作出反應。然而，當使用參考時鐘信號時，積體電路裝置中的時鐘樹和監測邏輯部分地操作，從而增加積體電路裝置的功耗。因此，需要從低功率模式喚醒積體電路裝置而不使用參考時鐘信號以減少積體電路裝置的功耗。
根據本發明概念的一些實施例，提供一種積體電路裝置，其包含：中央處理單元(CPU)，其經配置以在多個模式中的一個模式中操作；以及喚醒控制電路，其經配置以控制所述CPU。所述喚醒控制電路包含：時鐘產生器，其經配置以產生內部時鐘信號；多工器，其經配置以從外部信號和所述內部時鐘信號當中選擇信號且向所述CPU提供所選信號作為操作時鐘信號；以及控制器，其經配置以基於所述外部信號而控制所述CPU和所述時鐘產生器。
根據本發明概念的其它實施例，提供一種電子系統，其包含：電子裝置；以及至少一個積體電路裝置，其經由內置積體電路(I2C)介面連接到所述電子裝置。所述至少一個積體電路裝置包含：CPU，其經配置以在多個模式中的一個模式中操作；時鐘產生器，其經配置以產生內部時鐘信號，控制器，其經配置以通過接收串列資料和串列時鐘信號來控制所述CPU和所述時鐘產生器；以及多工器，其經配置以選擇所述串列時鐘信號和所述內部時鐘信號中的一個且向所述CPU提供所選信號作為操作時鐘信 號。所述控制器可將從所述電子裝置接收的標識(ID)與所述至少一個積體電路裝置的位址比較。
根據本發明概念的其它實施例，提供一種積體電路裝置，其包含：CPU，其經配置以在多個模式中的一個模式中操作；以及控制器，其經配置以基於串列資料和串列時鐘信號而控制所述CPU的操作。所述控制器包含：檢測電路，其經配置以使用所述串列資料和所述串列時鐘信號來檢測開始旗標且基於檢測結果而產生檢測信號；以及觸發器電路，其經配置以基於所述檢測信號而更新喚醒信號。
根據本發明概念的又其它實施例，提供一種電子裝置，其包含積體電路裝置。所述積體電路裝置可包含：中央處理單元(CPU)，其經配置以選擇性地在低功率模式和正常模式中操作；控制器，其連接到介面匯流排，且經配置以在所述CPU的所述低功率模式中經由所述介面匯流排接收輸入信號且在所述輸入信號的邊緣的計數值達到第一參考值時產生喚醒信號；以及時鐘產生器，其經配置以在所述CPU的所述正常模式中產生內部時鐘信號。所述CPU經配置以基於所述喚醒信號和所述輸入信號而開始喚醒序列，基於所述內部時鐘信號而在所述正常模式中操作，且基於所述輸入信號而在所述低功率模式中操作。
10:電子系統
10':電子系統
100:電子裝置
200:積體電路裝置
200-1:積體電路裝置
200-2:積體電路裝置
200-n:積體電路裝置
210:中央處理單元
210B:中央處理單元
220:喚醒控制電路
220B:喚醒控制電路
221:控制器
221-1:檢測電路
221-2:觸發器電路
221A:控制器
221B:控制器
222:時鐘產生器
222B:時鐘產生器
223:多工器
223B:多工器
230:介面
230B:介面
240:匯流排
300:介面匯流排
ACK:確認
NACK:否定確認
DS:檢測信號
EN:時鐘啟用信號
ES:外部信號
IC:內部時鐘信號
ID:標識
OC:操作時鐘信號
S110:操作
S120:操作
S130:操作
S140:操作
S150:操作
S160:操作
S210:操作
S220:操作
S230:操作
S240:操作
S250:操作
S260:操作
S310:操作
S320:操作
S330:操作
S340:操作
SCL:串列時鐘信號
SDA:串列資料
SL:低功率信號
SW:切換信號
T0:週期
T1:週期
T2:週期
T3:週期
T4:週期
T5:週期
T6:週期
TA:預定時間
WU:喚醒信號
通過參考圖式詳細描述本發明概念的示範性實施例，本 發明概念的上述和其它特徵將變得更加顯而易見，在圖式中：圖1為根據本發明概念的一些示範實施例的電子系統的方塊圖；圖2為根據本發明概念的一些示範實施例的實施為通用序列匯流排(USB)C型插頭的介面的插頭結構的圖；圖3為根據本發明概念的一些示範實施例的喚醒控制電路的方塊圖；圖4為繪示根據本發明概念的一些示範實施例的圖3中所說明的喚醒控制電路的操作的時序圖；圖5為根據本發明概念的一些示範實施例的圖3中所說明的喚醒控制電路進入正常模式的程式的流程圖；圖6為根據本發明概念的一些示範實施例的圖3中所說明的喚醒控制電路進入低功率模式的程式的流程圖；圖7為根據本發明概念的一些示範實施例的圖3中所說明的控制器的方塊圖；圖8為繪示根據本發明概念的一些示範實施例的圖7中所說明的喚醒控制電路的操作的時序圖；圖9為根據本發明概念的一些示範實施例的圖7中所說明的喚醒控制電路的操作的流程圖；圖10為根據本發明概念的一些示範實施例的電子系統的方塊圖；且圖11為繪示根據本發明概念的一些示範實施例的圖10中所 說明的電子系統的操作的時序圖。
2015年4月3日公佈的通用序列匯流排C型電纜和連接器規範修訂版1.1的公開內容以全文引用的方式併入本文中。因此，除非另外定義，否則修訂版1.1中的術語和其描述與本文中所描述的那些術語和描述相同。並且，2014年4月4日公佈的內置積體電路(I2C)匯流排規範和使用者手冊的公開內容以全文引用的方式併入本文中。因此，除非另外定義，否則手冊中的術語和其描述與本文中所描述的那些術語和描述相同。
圖1為根據本發明概念的一些示範實施例的電子系統10的方塊圖。
如本文中所使用的電子系統可指包含例如電子裝置或積體電路裝置等裝置的產品。如本文中所使用的電子裝置可指包含相關聯積體電路裝置的裝置。
參考圖1，電子系統10可包含電子裝置100、積體電路裝置200和介面匯流排300。電子裝置100可經由介面匯流排300連接到積體電路裝置200。
第一電子裝置100可為主裝置，且可為第二電子裝置的積體電路裝置200可為從屬裝置。另一方面，積體電路裝置200可為主裝置，且電子裝置100可為從屬裝置。
電子裝置100可實施為個人電腦(PC)、充電器、存儲 裝置或移動裝置。電子裝置100可由積體電路裝置200和其它積體電路裝置實施。電子裝置100的結構可相同於或類似於積體電路裝置200的結構。移動裝置可為膝上電腦、蜂窩式電話、智慧手機、平板PC、個人數位助理(PDA)、企業數位助理(EDA)、數位相機、數位攝像機、可攜式多媒體播放機(PMP)、個人導航裝置或可攜式導航裝置(PND)、移動互聯網裝置(MID)、可穿戴電腦、物聯網(IoT)裝置、萬物互聯(IoE)裝置、無人機或電子書。
積體電路裝置200可包含中央處理單元(CPU)210、喚醒控制電路220、介面230和匯流排240。儘管未繪示，但電子裝置100或積體電路裝置200還可包含記憶體裝置。積體電路裝置200可(例如)作為應用程式處理器(AP)、電力管理積體電路、圖像信號處理器(ISP)、顯示控制器、記憶體控制器、觸控板控制器或數據機而實施。積體電路裝置200還可包含電池。積體電路裝置200還可包含半導體記憶體裝置(例如，記憶體裝置)、形成在半導體襯底中或上的一或多個邏輯裝置或記憶體單元、半導體晶片、記憶體晶片、記憶體裸片、邏輯晶片、封裝、包含一或多個記憶體晶片且任選地包含一或多個邏輯晶片的封裝，或其組合。半導體記憶體裝置可包括可包含堆疊在封裝襯底上的一或多個晶片的封裝，或包含多個封裝的疊層封裝裝置。
CPU 210、喚醒控制電路220、介面230和匯流排240可集成到單片系統中(SoC)。儘管本文中描述CPU 210在低功率 模式(或，休眠模式)或正常模式中操作，但其可意味著積體電路裝置200在低功率模式或正常模式中操作。CPU 210可控制喚醒控制電路220、介面230和匯流排240。可根據特定電路或特定裝置的不同功耗而提及本文中所描述的低功率模式和正常模式。舉例來說，在低功率模式中，特定裝置可消耗其正常運行(即，在正常模式中操作)時消耗的電流的約1/10的電流量。低功率模式還可被稱作休眠模式或省電模式。
喚醒控制電路220可基於從介面230接收的信號而喚醒CPU 210或控制施加到CPU 210的時鐘信號。喚醒控制電路220還可基於從CPU 210接收的信號而控制施加到CPU 210的時鐘信號。將稍後描述細節。在其它示範實施例中，喚醒控制電路220可與介面230成一體。在下文中，喚醒操作(或，喚醒序列)指積體電路裝置200從低功率模式進入正常模式的操作，且低功率操作指積體電路裝置200從正常模式進入低功率模式的操作。
介面230可經由介面匯流排300與電子裝置100通信。詳細地說，介面230可從電子裝置100接收時鐘信號或資料，或可將時鐘信號或資料傳輸到電子裝置100。
記憶體裝置共同地或概念上指示易失性記憶體裝置和非易失性記憶體裝置。易失性記憶體裝置包含隨機存取記憶體(RAM)、動態RAM(DRAM)和/或靜態RAM(SRAM)。非易失性記憶體包含唯讀記憶體(ROM)和/或快閃記憶體器。
電力管理積體電路可將操作電壓或電力供應到CPU 210、喚醒控制電路220、介面230和匯流排240。電力管理積體電路可包含電壓調節器，例如低壓差(LDO)電壓調節器。電池為可再充電電池，且可為電力管理積體電路提供電壓。電池可實施為柔性電池。
介面匯流排300可包含用於傳輸資料或時鐘信號的多個線。介面匯流排300可實施為通用序列匯流排(USB)功能全面的C型標準電纜組合件、USB 2.0 C型電纜組合件、USB C型到USB 3.1標準A電纜組合件、USB C型到USB 2.0標準A電纜組合件、USB C型到USB 3.1標準B電纜組合件、USB C型到USB 2.0標準B電纜組合件、USB C型到USB 2.0微型B電纜組合件、USB C型到USB 3.1微B電纜組合件或USB C型到USB 2.0微B電纜組合件；但本發明概念不限於這些實例。還可根據I2C標準使用資料線和時鐘線來實施介面匯流排300，但本發明概念不限於當前實施例。
當電子裝置100為充電器時，電子裝置100可被用作電源，且積體電路裝置200可被用作電力吸收器。當積體電路裝置200用作存儲裝置時，積體電路裝置200可實施為固態驅動器或固態磁片(SSD)、通用快閃記憶體存儲裝置(UFS)或硬碟驅動器(HDD)；但本發明概念不限於這些實例。
圖2為根據本發明概念的一些示範實施例的實施為USB C型插頭的介面230的插頭結構的圖。參考圖1和2，介面230可包含多個引腳A1到A12和B1到B12。USB C型電纜和連接器修 訂版1.1中公開了與引腳A1到A12和B1到B12中的每一個相關的信號的名稱和描述。因此，將省去其描述。
圖3為根據本發明概念的一些示範實施例的喚醒控制電路220的方塊圖。參考圖1和3，喚醒控制電路220可控制CPU 210以根據外部信號ES和低功率信號SL在低功率模式或正常模式中操作。可經由介面匯流排300從電子裝置100輸入外部信號ES。可從CPU 210輸出低功率信號SL。喚醒控制電路220可基於外部信號ES和低功率信號SL而將喚醒信號WU和操作時鐘信號OC輸出到CPU 210。
詳細地說，喚醒控制電路220可基於外部信號ES而確定CPU 210是否進入正常模式。當CPU 210進入正常模式時，喚醒控制電路220可產生內部時鐘信號IC作為操作時鐘信號OC。另外，喚醒控制電路220可啟用喚醒信號WU以傳輸到CPU 210。喚醒控制電路220可將操作時鐘信號OC從外部信號ES轉換成內部時鐘信號IC。
喚醒控制電路220可基於從CPU 210接收的低功率信號SL而確定CPU 210是否進入低功率模式。當CPU 210進入低功率模式時，喚醒控制電路220可將操作時鐘信號OC從內部時鐘信號IC轉換成外部信號ES。另外，喚醒控制電路220可禁用傳輸到CPU 210的喚醒信號WU且可停止產生內部時鐘信號IC。
參考圖3，喚醒控制電路220可包含控制器221、時鐘產生器222和多工器223。為了描述清楚起見，將CPU 210與喚 醒控制電路220一起說明。
控制器221可充當有限狀態機(FSM)或開始旗標檢測器。將稍後描述其細節。控制器221可從電子裝置100接收外部信號ES。控制器221可基於外部信號ES而確定CPU 210是否進入正常模式。
在示範實施例中，將描述控制器221充當FSM的情況。此時，外部信號ES可為由使用雙相標記碼或雙極性標記碼(BMC)編碼資料產生的BMC資料。BMC資料具有根據位元的不同切換。舉例來說，可編碼BMC資料，使得BMC資料在資料值為1時以全週期切換且在數據值為0時以半週期切換。控制器221可對外部信號ES的邊緣進行計數，且可根據計數結果來確定CPU 210是否進入正常模式。
在示範實施例中，控制器221充當開始旗標檢測器的情況將進行描述。此時，外部信號ES可包含串列時鐘信號SCL或串列資料SDA。控制器221可基於外部信號ES而檢測開始旗標。控制器221可基於檢測結果而確定CPU 210是否進入正常模式。將稍後描述細節。
當CPU 210進入正常模式時，控制器221可將時鐘啟用信號EN輸出到時鐘產生器222。舉例來說，當通過對外部信號ES的邊緣進行計數而獲得的計數值達到第一參考值時，控制器221可將時鐘啟用信號EN輸出到時鐘產生器222。當CPU 210進入低功率模式時，控制器221可開始對外部信號ES的邊緣進行計 數。控制器221可隨後啟用喚醒信號WU以控制CPU 210。舉例來說，當計數值達到第二參考值時，控制器221可啟用喚醒信號WU以控制CPU 210。第二參考值可大於第一參考值。
另外，控制器221可通過將切換信號SW輸出到多工器223以使得操作時鐘信號OC從外部信號ES轉換成內部時鐘信號IC來控制多工器223。舉例來說，當計數值達到第三參考值時，控制器221可將切換信號SW輸出到多工器223以將施加到CPU 210的操作時鐘信號OC轉換成內部時鐘信號IC，進而控制多工器223。舉例來說，控制器221可啟用切換信號SW。第三參考值可大於第二參考值。
控制器221可從CPU 210接收低功率信號SL。控制器221可基於從CPU 210接收的低功率信號SL而確定CPU 210是否進入低功率模式。當CPU 210進入低功率模式時，控制器221可通過將切換信號SW輸出到多工器223以將操作時鐘信號OC從內部時鐘信號IC轉換成外部信號ES來控制多工器223。舉例來說，控制器221可禁用切換信號SW。控制器221還可禁用傳輸到CPU 210的喚醒信號WU。控制器221可不將時鐘啟用信號EN輸出到時鐘產生器222，但本發明概念不限於當前實施例。
時鐘產生器222可根據時鐘啟用信號EN產生內部時鐘信號IC且將內部時鐘信號IC輸出到多工器223。在示範實施例中，時鐘產生器222可為振盪器。多工器223可根據切換信號SW選擇內部時鐘信號IC或外部信號ES，且可向CPU 210提供所選 信號作為操作時鐘信號OC。舉例來說，多工器223可在切換信號SW處於高電平時選擇內部時鐘信號IC，且可在切換信號SW處於低電平時選擇外部信號ES。然而，本發明概念不限於當前實施例。
在示範實施例中，外部信號ES可為資料或時鐘信號。外部信號ES的資料或時鐘信號中的每一個可具有規則樣式(例如，相同週期)或隨機樣式(例如，不同週期)。
在示範實施例中，如果外部信號ES的頻率高於內部時鐘信號IC的頻率，那麼控制器221可具有經配置以劃分外部信號ES的頻率的分頻器。分頻器可產生具有低於外部信號ES的頻率的經劃分信號且將所述經劃分信號輸出到多工器223。因此，CPU 210可通過在低功率模式中使用經劃分信號而非外部信號ES來減少功耗。
圖4為繪示根據本發明概念的一些示範實施例的圖3中所說明的喚醒控制電路220的操作的時序圖。圖4繪示控制器221充當FSM的情況。參考圖1、3和4，由於時鐘啟用信號EN在週期T0到T1期間處於低電平，因此時鐘產生器222可在低功率模式中操作。詳細地說，時鐘產生器222可不產生內部時鐘信號IC。
喚醒信號WU可處於低電平。因此，CPU 210的操作模式可為低功率模式，且低功率信號SL可處於高電平。儘管在當前實施例中外部信號ES在週期T0到T4期間以規則間隔切換，但本發明概念不限於當前實施例。如果在示範實施例中積體電路裝置 200為USB電力遞送(PD)裝置，那麼外部信號ES可為BMC資料，且喚醒控制電路220可通過對BMC資料的邊緣進行計數來檢測BMC資料的前導碼。BMC資料可具有規則週期的樣式。
並且，切換信號SW可處於低電平。因此，操作時鐘信號OC可為外部信號ES。可改變週期T0到T1的長度。
由於時鐘啟用信號EN在週期T1到T2期間處於高電平，因此時鐘產生器222可在初始化狀態下操作。舉例來說，在恰當地產生內部時鐘信號IC之前，時鐘產生器222可處於初始化狀態。喚醒信號WU可處於低電平。因此，CPU 210的操作模式可為低功率模式，且低功率信號SL可處於高電平。切換信號SW可處於低電平。因此，操作時鐘信號OC可為外部信號ES。可改變週期T1到T2的長度。
由於時鐘啟用信號EN在週期T2到T3期間處於高電平，因此時鐘產生器222可在初始化狀態下操作。舉例來說，在恰當地產生內部時鐘信號IC之前，時鐘產生器222可處於初始化狀態。喚醒信號WU可處於高電平。因此，CPU 210的操作模式可為插斷要求(IRQ)模式，在IRQ模式中，CPU 210暫時停止當前任務且首先處理輸入資訊。低功率信號SL可處於高電平。切換信號SW可處於低電平。因此，操作時鐘信號OC可與外部信號ES相同。可改變週期T2到T3的長度。
由於時鐘啟用信號EN在週期T3到T4期間處於高電平，因此時鐘產生器222可在正常模式中操作。舉例來說，時鐘 產生器222可處於正常模式，在正常模式中，恰當地產生內部時鐘信號IC。喚醒信號WU可處於高電平。因此，CPU 210可已停止IRQ模式並處於正常模式，且低功率信號SL可處於低電平。CPU 210可在時鐘產生器222開始在正常模式中操作之後的預定時間TA進入正常模式。然而，本發明概念不限於當前實施例。
切換信號SW可處於高電平。因此，操作時鐘信號OC可為內部時鐘信號IC。儘管圖4中未繪示，但可需要多工器223執行切換操作的切換時間。可改變週期T3到T4的長度。
在示範實施例中，在CPU 210的正常模式中的預定時間之後，喚醒信號WU可自動地轉變到低電平。在其它示範實施例中，喚醒信號WU可基於處於高電平的低功率信號SL而轉變到低電平。
圖5為根據本發明概念的一些示範實施例的圖3中所說明的喚醒控制電路220進入正常模式的程式的流程圖。參考圖1、3和5，在操作S110中，喚醒控制電路220可在低功率模式中接收外部信號ES。在操作S120中，喚醒控制電路220可基於外部信號ES而確定CPU 210是否進入正常模式。
當在操作S130中確定CPU 210進入正常模式(即，在是的情況下)時，在操作S140中，喚醒控制電路220可產生內部時鐘信號IC。在操作S150中，喚醒控制電路220可對CPU 210啟用喚醒信號WU。在操作S160中，喚醒控制電路220可基於切換信號SW而向CPU 210提供內部時鐘信號IC。
圖6為根據本發明概念的一些示範實施例的圖3中所說明的喚醒控制電路220進入低功率模式的程式的流程圖。參考圖1、3和6，在操作S210中，喚醒控制電路220可在正常模式中接收低功率信號SL。在操作S220中，喚醒控制電路220可基於低功率信號SL而確定CPU 210是否進入低功率模式。
當在操作S230中確定CPU 210進入低功率模式(即，在是的情況下)時，在操作S240中，喚醒控制電路220可基於切換信號SW而向CPU 210提供外部信號ES。在操作S250中，喚醒控制電路220可禁用喚醒信號WU且將經禁用喚醒信號WU發送到CPU 210。在操作S260中，喚醒控制電路220可停止產生內部時鐘信號IC。
圖7為根據本發明概念的一些示範實施例的控制器221A的方塊圖。在圖7中所說明的實施例中，控制器221A充當開始旗標檢測器。參考圖7，控制器221A可包含檢測電路221-1和觸發器電路221-2。儘管圖7中未繪示，但圖1中所說明的積體電路裝置200可經由I2C介面匯流排與電子裝置100通信。I2C介面匯流排可包含兩個雙向開路漏極線。雙向開路漏極線可包含串列資料SDA的線和串列時鐘信號SCL的線。由於I2C介面匯流排可經由資料線連接多個裝置，因此其可允許實現半雙工通信。
檢測電路221-1可從電子裝置100接收串列資料SDA和串列時鐘信號SCL。舉例來說，電子裝置100可包含積體電路裝置200和一或多個額外電子積體電路裝置。舉例來說，電子裝置 100可為AP。
檢測電路221-1可使用串列資料SDA和串列時鐘信號SCL來檢測開始旗標。根據I2C規範，當串列資料SDA在串列時鐘信號SCL處於高電平的狀態下從高電平轉變到低電平時，檢測電路221-1可檢測到開始旗標。當檢測到開始旗標時，檢測電路221-1可產生檢測信號DS。檢測電路221-1可產生可具有與開始旗標相同的週期的檢測信號DS。稍後將參考圖8描述細節。檢測電路221-1可將檢測信號DS輸出到觸發器電路221-2。
觸發器電路221-2可基於檢測信號DS而啟用已存儲在其中的喚醒信號WU。觸發器電路221-2還可基於從CPU 210接收的低功率信號SL而禁用已存儲在其中的喚醒信號WU。觸發器電路221-2可將喚醒信號WU輸出到CPU 210。
CPU 210可根據喚醒信號WU而從低功率模式進入正常模式。詳細地說，CPU 210可通過在接收具有高電平的喚醒信號WU時開始喚醒序列而進入正常模式。相反，當CPU 210進入低功率模式時，CPU 210可將低功率信號SL輸出到觸發器電路221-2以重定觸發器電路221-2並禁用喚醒信號WU。
圖8為繪示根據本發明概念的一些示範實施例的圖7中所說明的喚醒控制電路220的操作的時序圖。參考圖7和8，喚醒信號WU可在週期T0到T1中處於低電平。因此，CPU 210的操作模式可為低功率模式，且低功率信號SL可處於高電平。將不存在輸入，使得串列資料SDA和串列時鐘信號SCL可處於高電平。 串列資料SDA和串列時鐘信號SCL可已被上拉，使得開始旗標和檢測信號DS可處於低電平。當串列資料SDA在點T1處從高電平轉變到低電平時，可檢測到開始旗標。
喚醒信號WU可在週期T1到T2中處於高電平。因此，CPU 210的操作模式可為正常模式，且低功率信號SL可處於低電平。由於串列資料SDA處於低電平而串列時鐘信號SCL處於高電平，因此開始旗標可處於高電平。在檢測到開始旗標時，檢測信號DS可處於高電平。當串列資料SDA在點T2處轉變到高電平而串列時鐘信號SCL處於高電平時，開始旗標可轉變到低電平。
喚醒信號WU可在週期T2到T3中持續處於高電平。因此，CPU 210的操作模式可為正常模式，且低功率信號SL可處於低電平。串列時鐘信號SCL可在點T3處轉變到低電平，且開始旗標可處於低電平。因此，檢測信號DS可處於低電平。
喚醒信號WU可在週期T3到T4中持續處於高電平。因此，CPU 210的操作模式可為正常模式，且低功率信號SL可處於低電平。串列時鐘信號SCL可處於低電平，且開始旗標可處於低電平。因此，檢測信號DS可處於低電平。
圖9為根據本發明概念的一些示範實施例的圖7中所說明的喚醒控制電路220的操作的流程圖。參考圖7和9，在操作S310中，控制器221A可在低功率模式中接收串列資料SDA和串列時鐘信號SCL。在操作S320中，控制器221A可基於串列資料SDA和串列時鐘信號SCL而檢測開始旗標。舉例來說，當串列資 料SDA從高電平轉變到低電平而串列時鐘信號SCL處於高電平時，控制器221A可確定已產生開始旗標並檢測開始旗標。
當在操作S330中檢測到開始旗標(即，在是的情況下)時，在操作S340中，控制器221A可啟用喚醒信號WU並將其輸出到CPU 210。
圖10為根據本發明概念的一些示範實施例的電子系統10’的方塊圖。參考圖10，電子系統10’可包含電子裝置100和一組積體電路裝置200-1到200-n。然而，本發明概念不限於當前實施例，且在示範實施例中，電子系統10’可包含多個半導體裝置。所述組積體電路裝置200-1到200-n可經由I2C介面匯流排與電子裝置100連接。
電子裝置100可經由I2C介面匯流排連接到所述組積體電路裝置200-1到200-n，但其可一次與所述組積體電路裝置200-1到200-n中的僅一者通信。電子裝置100可實施為PC、充電器、存儲裝置或移動裝置。電子裝置100可由積體電路裝置200和其它積體電路裝置實施。電子裝置100的結構可相同於或類似於積體電路裝置200的結構。移動裝置可為膝上電腦、蜂窩式電話、智慧手機、平板PC、PDA、EDA、數位相機、數位攝像機、PMP、PND、MID、可穿戴電腦、IoT裝置、IoE裝置、無人機或電子書。
儘管出於便利目的在以下描述中將僅解釋第一積體電路裝置200-1，但所述組積體電路裝置200-1到200-n可具有大體上相同的結構。參考圖10，第一積體電路裝置200-1可包含CPU 210B、喚醒控制電路220B和介面230B。
CPU 210B可控制第一積體電路裝置200-1的操作。喚醒控制電路220B和介面230B可集成在一起。
喚醒控制電路220B可控制第一積體電路裝置200-1以根據已從電子裝置100接收的標識(ID)、串列資料SDA和串列時鐘信號SCL以及從CPU 210B接收的低功率信號SL而在低功率模式或正常模式中操作。串列資料SDA和串列時鐘信號SCL可為在I2C介面匯流排系統中使用的資料和時鐘信號。ID可為所述組積體電路裝置200-1到200-n中的每一個的位址資訊。
喚醒控制電路220B可確定ID是否與第一積體電路裝置200-1的位址相同。當ID與第一積體電路裝置200-1的位址相同時，喚醒控制電路220B可正常操作。然而，當ID與第一積體電路裝置200-1的位址不相同時，喚醒控制電路220B可不執行喚醒操作。
在確定是否改變CPU 210B的操作模式之後，控制器221B可執行ID匹配以便僅喚醒包含多個從屬裝置(例如，所述組積體電路裝置200-1到200-n)的電子系統10’中的目標從屬裝置(例如，第一積體電路裝置200-1)。詳細地說，多個從屬裝置中的每一個的控制器221B可將從電子裝置100接收的標識(ID)與多個從屬裝置中的每一個的位址比較。因此，經匹配從屬裝置的控制器可產生喚醒信號WU以開始經匹配從屬裝置的CPU 210B的喚醒序列。在下文中，假定ID與第一積體電路裝置200-1的位 址相同。
喚醒控制電路220B可基於串列資料SDA和串列時鐘信號SCL而確定CPU 210B是否進入正常模式。當CPU 210B進入正常模式時，喚醒控制電路220B可產生內部時鐘信號IC。喚醒控制電路220B還可啟用喚醒信號WU並將其輸出到CPU 210B。另外，喚醒控制電路220B可將施加到CPU 210B的操作時鐘信號OC從串列時鐘信號SCL轉換成內部時鐘信號IC。
喚醒控制電路220B可基於從CPU 210B接收的低功率信號SL而確定CPU 210B是否進入低功率模式。當CPU 210B進入低功率模式時，喚醒控制電路220B可將施加到CPU 210B的操作時鐘信號OC從內部時鐘信號IC轉換成外部信號ES。喚醒控制電路220B還可禁用喚醒信號WU並將喚醒信號WU輸出到CPU 210B。喚醒控制電路220B可停止產生內部時鐘信號IC。然而，本發明概念不限於當前實施例。
喚醒控制電路220B可包含控制器221B、時鐘產生器222B和多工器223B。控制器221B可經由I2C介面匯流排從電子裝置100接收串列資料SDA、串列時鐘信號SCL和ID。如上文所描述，控制器221B可控制喚醒控制電路220B以在ID與第一積體電路裝置200-1的位址相同時僅操作第一積體電路裝置200-1。
時鐘產生器222B可基於時鐘啟用信號EN而產生內部時鐘信號IC且將內部時鐘信號IC輸出到多工器223B。多工器223B可基於切換信號SW而選擇內部時鐘信號IC或串列時鐘信號 SCL，且可將所選信號作為操作時鐘信號OC傳輸到CPU 210B。舉例來說，多工器223B可在切換信號SW處於高電平時選擇內部時鐘信號IC，且可在切換信號SW處於低電平時選擇串列時鐘信號SCL。然而，本發明概念不限於當前實施例。
可通過檢測開始旗標或對串列時鐘信號SCL進行計數來實施控制器221B的操作。下文將分別描述兩種操作情況。
首先，當控制器221B檢測開始旗標時，電子裝置100可通過週期性地重複讀取操作而向積體電路裝置200持續提供串列時鐘信號SCL。控制器221B可基於串列資料SDA和串列時鐘信號SCL而檢測開始旗標。舉例來說，當串列資料SDA從高電平轉變到低電平而串列時鐘信號SCL處於高電平時，控制器221B可檢測到開始旗標。當檢測到開始旗標時，控制器221B可啟用時鐘啟用信號EN並將其輸出到時鐘產生器222B。在啟用時鐘啟用信號EN並將其輸出到時鐘產生器222B之後，控制器221B可啟用喚醒信號WU並將其輸出到CPU 210B。在啟用喚醒信號WU並將其輸出到CPU 210B之後，控制器221B可將切換信號SW輸出到多工器223B。舉例來說，控制器221B可啟用切換信號SW。
其次，當控制器221B對串列時鐘信號SCL的邊緣進行計數時，控制器221B可充當FSM。控制器221B可接收串列時鐘信號SCL。控制器221B可基於串列時鐘信號SCL而確定CPU 210B是否進入正常模式。舉例來說，控制器221B可對串列時鐘信號SCL的邊緣進行計數且可基於計數結果而確定CPU 210B是否進 入正常模式。
當CPU 210B進入正常模式時，控制器221B可將時鐘啟用信號EN輸出到時鐘產生器222B。舉例來說，當通過對串列時鐘信號SCL的邊緣進行計數而獲得的計數值達到第一參考值時，控制器221B可啟用時鐘啟用信號EN並將其輸出到時鐘產生器222B。在那時，控制器221B還可啟用傳輸到CPU 210B的喚醒信號WU。當開始旗標輸出時，控制器221B可開始對串列時鐘信號SCL的邊緣進行計數。對於另一實例，當計數值達到第二參考值時，控制器221B可啟用傳輸到CPU 210B的喚醒信號WU。第二參考值可大於第一參考值。
另外，控制器221B可通過將切換信號SW輸出到多工器223B以使得操作時鐘信號OC從串列時鐘信號SCL轉換成內部時鐘信號IC來控制多工器223B。舉例來說，當計數值達到第三參考值時，控制器221B可將切換信號SW輸出到多工器223B以將施加到CPU 210B的操作時鐘信號OC轉換成內部時鐘信號IC，進而控制多工器223B。換句話說，控制器221B可啟用切換信號SW。第三參考值可大於第二參考值。
控制器221B可從CPU 210B接收低功率信號SL。控制器221B可基於從CPU 210B接收的低功率信號SL而確定CPU 210B是否進入低功率模式。當CPU 210B進入低功率模式時，控制器221B可通過將切換信號SW輸出到多工器223B以將操作時鐘信號OC從內部時鐘信號IC轉換成外部信號ES來控制多工器 223B。舉例來說，控制器221B可禁用切換信號SW。控制器221B還可禁用傳輸到CPU 210B的喚醒信號WU。控制器221B可禁用時鐘啟用信號EN或可不將時鐘啟用信號EN輸出到時鐘產生器222B，但本發明概念不限於當前實施例。
圖11為繪示根據本發明概念的一些示範實施例的圖10中所說明的電子系統10’的操作的時序圖。儘管下文對電子系統10’的描述將限於控制器221B檢測開始旗標的情況，但此僅出於便於描述的目的，且本發明概念不限於當前實施例。在控制器221B對串列時鐘信號SCL的邊緣進行計數的情況下，電子系統10’可以類似于上文參考圖1到6所描述的方式操作。
參考圖10和11，由於時鐘啟用信號EN在週期T0到T1期間處於低電平，因此時鐘產生器222B可在低功率模式中操作。詳細地說，時鐘產生器222B可不產生內部時鐘信號IC。
喚醒信號WU可處於低電平。因此，CPU 210的操作模式可為低功率模式，且低功率信號SL可處於高電平。儘管出於便利目的圖11中示意性地說明串列資料SDA和串列時鐘信號SCL的波形，但本發明概念不限於當前實施例。當串列時鐘信號SCL處於高電平時，串列資料SDA可從高電平轉變到低電平。在此情況下，如上文所描述，控制器221B可檢測開始旗標。如圖11中所繪示，開始旗標可在週期T0到T1產生，且可在點T1處由控制器221B檢測到。然而，本發明概念不限於當前實施例。由於開始旗標仍待檢測，因此經ID匹配的旗標可處於低電平。切換信號 SW可處於低電平。因此，操作時鐘信號OC可與串列時鐘信號SCL相同。可改變週期T0到T1的長度。
由於時鐘啟用信號EN在週期T1到T3處於低電平，因此時鐘產生器222B可在低功率模式中操作。詳細地說，時鐘產生器222B可不產生內部時鐘信號IC。喚醒信號WU可處於低電平。因此，CPU 210B的操作模式可為低功率模式，且低功率信號SL可處於高電平。可由(例如)九個位元來傳輸串列時鐘信號SCL和串列資料SDA。串列資料SDA中的前七個位元可指資訊序列，第八位元可指示讀取操作或寫入操作，且第九位元可指示確認(ACK)或否定確認(NACK)。資訊序列可為傳輸到第一積體電路裝置200-1的資料或第一積體電路裝置200-1的位址。第一積體電路裝置200-1的位址可對應於ID。
控制器221B可在點T2處完成開始旗標檢測。此時，控制器221B可確定ID是否與第一積體電路裝置200-1的位址相同。因此，經ID匹配的旗標可轉變到高電平。切換信號SW可處於低電平。因此，操作時鐘信號OC可與串列時鐘信號SCL相同。可改變週期T1到T3的長度。
由於時鐘啟用信號EN在週期T3到T4期間處於高電平，因此時鐘產生器222B可在初始化模式中操作。詳細地說，直到初始化模式結束，時鐘產生器222B才可恰當地產生內部時鐘信號IC。喚醒信號WU可處於高電平。CPU 210B的操作模式可為執行喚醒序列的模式，或可為IRQ模式，且低功率信號SL可仍處 於高電平。然而，本發明概念不限於當前實施例，且可改變信號的操作時間點。
可由九個位元傳輸串列時鐘信號SCL和串列資料SDA。舉例來說，串列資料SDA的資訊序列為第一積體電路裝置200-1的位址。因此，控制器221B可確定ID是否與第一積體電路裝置200-1的位址相同。因此，經ID匹配的旗標可處於高電平。切換信號SW可處於低電平，且因此，操作時鐘信號OC可與串列時鐘信號SCL相同。可改變週期T3到T4的長度。
在示範實施例中，串列資料SDA可為週期T1到T3中的資料，且可為週期T3到T4中的地址。
由於時鐘啟用信號EN在週期T4到T5處於高電平，因此在初始化模式結束之後，時鐘產生器222B可在正常模式中操作。詳細地說，時鐘產生器222B可恰當地產生內部時鐘信號IC。喚醒信號WU可處於高電平。因此，CPU 210B可處於正常模式，且低功率信號SL可處於低電平。CPU 210B可在時鐘產生器222B開始在正常模式中操作之後的預定時間TA進入正常模式。然而，本發明概念不限於當前實施例。
如圖11中所繪示，當串列時鐘信號SCL處於高電平時，串列資料SDA可從低電平轉變到高電平。在此情況下，控制器221B可檢測停止旗標。停止旗標為與開始旗標相反的概念，且指示從屬裝置或半導體裝置停止經由I2C介面傳輸資料。如圖11中所繪示，停止旗標可在週期T4到T5產生。然而，本發明概念不 限於當前實施例。
控制器221B可在ID與第一積體電路裝置200-1的位址相同時操作，且可在ID與第一積體電路裝置200-1的位址不相同時不操作。此處，假定ID與第一積體電路裝置200-1的位址相同。
當已產生停止旗標時，開始旗標可從高電平轉變到低電平。當在點T4處終止ID匹配時，經ID匹配的旗標可處於低電平。切換信號SW可處於低電平，且因此，操作時鐘信號OC可與串列時鐘信號SCL相同。可改變週期T4到T5的長度。
由於時鐘啟用信號EN在週期T5到T6期間處於高電平，因此時鐘產生器222B可在正常模式中操作。詳細地說，時鐘產生器222B可恰當地產生內部時鐘信號IC。喚醒信號WU可處於高電平。因此，CPU 210B可處於正常模式，且低功率信號SL可處於低電平。串列時鐘信號SCL和串列資料SDA可保持處於上拉狀態。
在示範實施例中，在CPU 210的正常模式中的預定時間之後，喚醒信號WU可自動地轉變到低電平。在其它示範實施例中，喚醒信號WU可基於處於高電平的低功率信號SL而轉變到低電平。
由於根據上文所描述的假定ID與第一積體電路裝置200-1的位址相同，因此控制器221B可將經啟用的切換信號SW輸出到多工器223B。根據多工器223B的操作，操作時鐘信號OC可從串列時鐘信號SCL轉換成內部時鐘信號IC。
當ID與第一積體電路裝置200-1的位址不相同時，切換信號SW可保持處於禁用狀態。在此情況下，多工器223B可不操作，且操作時鐘信號OC可維持為串列時鐘信號SCL。可改變週期T5到T6的長度。
如上文所描述，根據本發明概念的一些實施例，積體電路裝置在低功率模式中停止產生內部時鐘信號，進而減少功耗。換句話說，喚醒控制電路和包含喚醒控制電路的AP減少低功率模式中所消耗的靜態電流且延長將電力供應到AP的電池的壽命。另外，積體電路裝置無需單獨的球映射(ball mapping)和通用輸入/輸出(GPIO)多工器來接收外部喚醒信號，進而降低產品的價格。積體電路裝置使用I2C的開始旗標作為喚醒信號，進而啟用快速喚醒操作。
雖然已特定參考本發明概念的示範性實施例繪示並描述了本發明，但所屬領域的技術人員將理解，在不脫離申請專利範圍所限定的本發明概念的精神和範圍的情況下，可進行形式和細節的各種改變。
10:電子系統
100:電子裝置
200:積體電路裝置
210:中央處理單元
220:喚醒控制電路
230:介面
240:匯流排
300:介面匯流排

Claims (18)

  1. 一種積體電路裝置，其包括：中央處理單元，其經配置以在多個模式中的一個模式中操作；以及喚醒控制電路，其經配置以控制所述中央處理單元，所述喚醒控制電路包括：時鐘產生器，其經配置以產生內部時鐘信號，多工器，其經配置以從外部信號和所述內部時鐘信號當中選擇信號且向所述中央處理單元提供所選信號作為操作時鐘信號，以及控制器，其經配置以基於所述外部信號而控制所述中央處理單元和所述時鐘產生器，對所述外部信號的邊緣進行計數，且在所述控制器的計數值達到第一參考值時產生時鐘啟用信號以啟動所述時鐘產生器，且在所述控制器的所述計數值達到大於所述第一參考值的第二參考值時將喚醒信號輸出到所述中央處理單元，使得所述中央處理單元的操作根據所述喚醒信號從所述多個模式中的第一模式變化成第二模式，其中所述時鐘產生器經配置以基於所述時鐘啟用信號而產生所述內部時鐘信號且將所述內部時鐘信號輸出到所述多工器。
  2. 如申請專利範圍第1項所述的積體電路裝置，其中所述控制器經配置以充當有限狀態機且對所述外部信號的邊緣進行計數。
  3. 如申請專利範圍第1項所述的積體電路裝置，其中所述控制器進一步經配置以在所述控制器的所述計數值達到大於所述第二參考值的第三參考值時將切換信號輸出到所述多工器，使得所述多工器根據所述切換信號選擇所述內部時鐘信號且向所述中央處理單元提供所述所選信號作為所述操作時鐘信號。
  4. 如申請專利範圍第3項所述的積體電路裝置，其中基於所述中央處理單元的插斷要求時間和所述時鐘產生器的初始化時間而設置所述第一參考值和所述第二參考值。
  5. 如申請專利範圍第3項所述的積體電路裝置，其中基於所述中央處理單元的插斷要求時間、所述時鐘產生器的初始化時間和所述多工器的切換時間而設置所述第二參考值和所述第三參考值。
  6. 如申請專利範圍第1項所述的積體電路裝置，其中所述多個模式包含第一模式和第二模式，且其中所述第一模式為減少應用程式處理器的功耗的低功率模式，且所述第二模式為所述應用程式處理器正常操作的正常模式。
  7. 如申請專利範圍第1項所述的積體電路裝置，其中已使用雙極性標記碼來編碼所述外部信號。
  8. 如申請專利範圍第1項所述的積體電路裝置，其進一步包括實施為通用序列匯流排電力遞送積體電路的介面。
  9. 一種電子系統，其包括： 電子裝置；以及至少一個積體電路裝置，其經由內置積體電路介面連接到所述電子裝置，所述至少一個積體電路裝置包括：中央處理單元中央處理單元，其經配置以在多個模式中的一個模式中操作，時鐘產生器，其經配置以產生內部時鐘信號，控制器，其經配置以通過接收串列資料和串列時鐘信號來控制所述中央處理單元和所述時鐘產生器，以及多工器，其經配置以選擇所述串列時鐘信號和所述內部時鐘信號中的一個且向所述中央處理單元提供所選信號作為操作時鐘信號，其中所述控制器經配置以將從所述電子裝置接收的標識與所述至少一個積體電路裝置的位址比較。
  10. 如申請專利範圍第9項所述的電子系統，其中所述控制器進一步經配置以基於所述串列資料和所述串列時鐘信號而檢測所產生的開始旗標。
  11. 如申請專利範圍第10項所述的電子系統，其中所述控制器進一步經配置以在所述控制器檢測到所述開始旗標時產生時鐘啟用信號，且其中所述時鐘產生器經配置以根據所述時鐘啟用信號而產生所述內部時鐘信號且將所述內部時鐘信號輸出到所述多工器。
  12. 如申請專利範圍第11項所述的電子系統，其中所述控 制器經配置以在所述控制器產生所述時鐘啟用信號之後產生喚醒信號，且其中所述中央處理單元經配置以根據所述喚醒信號開始喚醒序列。
  13. 如申請專利範圍第12項所述的電子系統，其中所述控制器經配置以在所述控制器產生所述喚醒信號之後產生切換信號，且其中所述多工器經配置以根據所述切換信號而選擇所述串列時鐘信號和所述內部時鐘信號中的一個且向所述中央處理單元提供所述所選信號作為所述操作時鐘信號。
  14. 如申請專利範圍第9項所述的電子系統，其中在週期性地重複所述電子裝置的讀取操作時，所述至少一個積體電路裝置被持續提供所述串列時鐘信號。
  15. 如申請專利範圍第9項所述的電子系統，其中所述控制器進一步經配置以充當有限狀態機且對所述串列時鐘信號的邊緣進行計數。
  16. 如申請專利範圍第15項所述的電子系統，其中所述控制器經配置以對所述串列時鐘信號的邊緣進行計數，且在所述控制器的計數值達到第一參考值時產生時鐘啟用信號以啟動所述時鐘產生器，且其中所述時鐘產生器經配置以基於所述時鐘啟用信號而產生所述內部時鐘信號且將所述內部時鐘信號輸出到所述多工器。
  17. 如申請專利範圍第16項所述的電子系統，其中所述控制器經配置以在所述控制器的所述計數值達到第二參考值時將喚醒信號輸出到所述中央處理單元，使得所述中央處理單元的操作根據所述喚醒信號從所述多個模式中的第一模式變化成第二模式，且其中所述第一模式為減少所述中央處理單元的功耗的低功率模式，且所述第二模式為所述中央處理單元正常操作的正常模式。
  18. 如申請專利範圍第17項所述的電子系統，其中所述控制器經配置以在所述控制器的所述計數值達到大於所述第二參考值的第三參考值時將切換信號輸出到所述多工器，使得所述多工器根據所述切換信號選擇所述串列時鐘信號和所述內部時鐘信號中的一個且向所述中央處理單元提供所述所選信號作為所述操作時鐘信號。
TW106119480A 2016-07-01 2017-06-12 積體電路裝置及電子裝置 TWI755401B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160083289A KR102618563B1 (ko) 2016-07-01 2016-07-01 집적 회로 장치와 이를 포함하는 전자 장치
KR10-2016-0083289 2016-07-01
??10-2016-0083289 2016-07-01

Publications (2)

Publication Number Publication Date
TW201812513A TW201812513A (zh) 2018-04-01
TWI755401B true TWI755401B (zh) 2022-02-21

Family

ID=60806112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119480A TWI755401B (zh) 2016-07-01 2017-06-12 積體電路裝置及電子裝置

Country Status (4)

Country Link
US (2) US10255079B2 (zh)
KR (1) KR102618563B1 (zh)
CN (1) CN107562172B (zh)
TW (1) TWI755401B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치
US10949546B2 (en) * 2017-08-02 2021-03-16 Samsung Electronics Co., Ltd. Security devices, electronic devices and methods of operating electronic devices
US10664424B2 (en) * 2017-11-02 2020-05-26 Texas Instruments Incorporated Digital bus activity monitor
JP7082311B2 (ja) * 2017-11-08 2022-06-08 株式会社村田製作所 データ通信装置
US10515670B1 (en) * 2018-06-13 2019-12-24 Nanya Technology Corporation Memory apparatus and voltage control method thereof
DE102018220302A1 (de) * 2018-11-26 2020-05-28 Festo Ag & Co. Kg Kommunikationseinheit, Steuergerät, Feldgerät, Kommunikationssystem und Verfahren
PT3767480T (pt) 2018-12-03 2022-05-02 Hewlett Packard Development Co Circuitos lógicos
US11544414B2 (en) * 2019-02-04 2023-01-03 Dell Products L.P. Secure wake-on of a computing device
US10795850B2 (en) 2019-02-26 2020-10-06 Texas Instruments Incorporated Methods and apparatus to transition devices between operational states
CN109947226A (zh) * 2019-04-03 2019-06-28 深圳芯马科技有限公司 一种mcu芯片的uart唤醒电路
TWI768543B (zh) * 2020-11-13 2022-06-21 新唐科技股份有限公司 積體電路及其系統內程式化電路
US11789071B2 (en) * 2021-01-12 2023-10-17 Texas Instruments Incorporated High speed integrated circuit testing
US11777237B1 (en) 2022-05-24 2023-10-03 Inventus Power, Inc. Disconnecting power from external USB connectors of conformable wearable battery packs in the presence of conducting fluids
US11588216B1 (en) 2022-05-24 2023-02-21 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs using unused pins
US11513158B1 (en) 2022-05-24 2022-11-29 Inventus Power, Inc. Detecting conducting fluids in external connectors of conformable wearable battery packs
CN117991671A (zh) * 2022-10-31 2024-05-07 开利公司 片上系统、包含片上系统的环境监测装置和控制系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040045330A1 (en) * 1999-12-08 2004-03-11 Moon Charles W. Electronic lock
US20120079160A1 (en) * 2010-09-24 2012-03-29 Venkatraman Iyer Method and system of adapting communication links to link conditions on a platform
US20120303768A1 (en) * 2011-05-26 2012-11-29 Electric Imp, Inc. Modularized control system to enable networked control and sensing of other devices
CN103631360A (zh) * 2013-11-15 2014-03-12 北京兆易创新科技股份有限公司 一种支持睡眠模式的芯片及方法
TW201602771A (zh) * 2014-03-28 2016-01-16 三星電子股份有限公司 系統單晶片、關於其之方法及包括該系統單晶片之裝置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
US5623234A (en) * 1996-03-04 1997-04-22 Motorola Clock system
US6079022A (en) 1996-10-11 2000-06-20 Intel Corporation Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity
JP2001117546A (ja) 1999-10-14 2001-04-27 Calsonic Kansei Corp 表示装置
US6799233B1 (en) 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
KR20040034747A (ko) 2002-10-15 2004-04-29 엘지전자 주식회사 다이나믹 직접 메모리 액세스 제어 장치 및 방법
KR100481873B1 (ko) * 2003-02-04 2005-04-11 삼성전자주식회사 절전모드를 갖는 매체 엑세스 제어기
US7653757B1 (en) 2004-08-06 2010-01-26 Zilker Labs, Inc. Method for using a multi-master multi-slave bus for power management
US6954810B2 (en) 2003-06-30 2005-10-11 Lsi Logic Corporation Transparent switch
US20060034611A1 (en) 2004-08-16 2006-02-16 Weidong Li Method and system for reducing power consumption of IrDA enabled handsets by turning on/off an IrDA port dynamically
US8509859B2 (en) 2005-03-11 2013-08-13 Qualcomm Incorporated Apparatus and methods for control of sleep modes in a transceiver
CN100576193C (zh) 2005-04-29 2009-12-30 Nxp股份有限公司 使用状态机增强i2c从/主接口的系统
US7818593B2 (en) 2005-09-28 2010-10-19 Qualcomm Incorporated Power conversation for devices on a shared bus using bus busy and free signals
US7587539B2 (en) 2006-04-25 2009-09-08 Texas Instruments Incorporated Methods of inter-integrated circuit addressing and devices for performing the same
CN100442204C (zh) * 2006-07-19 2008-12-10 北京天碁科技有限公司 片上系统芯片及其功耗控制方法
US7536570B2 (en) * 2006-10-02 2009-05-19 Silicon Laboratories Inc. Microcontroller unit (MCU) with suspend mode
JP4962396B2 (ja) * 2008-04-23 2012-06-27 日本電気株式会社 パケット処理装置
US20100146169A1 (en) 2008-12-05 2010-06-10 Nuvoton Technology Corporation Bus-handling
US8255722B2 (en) * 2009-03-09 2012-08-28 Atmel Corporation Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
DE102009041435A1 (de) 2009-09-16 2011-03-24 Robert Bosch Gmbh Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer
DE102009041434A1 (de) 2009-09-16 2011-03-24 Robert Bosch Gmbh Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer
US8892798B2 (en) 2010-09-27 2014-11-18 Stmicroelectronics (Rousset) Sas Identification, by a master circuit, of two slave circuits connected to a same bus
US8352642B2 (en) 2010-11-02 2013-01-08 Himax Technologies Limited Method and apparatus of controlling an operational status of an electronic device
KR101222107B1 (ko) 2010-12-09 2013-01-15 인텔릭스(주) Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 멀티플렉싱 장치 및 그 방법
CN102654532B (zh) * 2011-05-31 2014-09-03 万高(杭州)科技有限公司 电能计量芯片降低功耗的方法
TWI430614B (zh) 2011-10-21 2014-03-11 Realtek Semiconductor Corp 網路裝置、應用於網路裝置之網路通知裝置以及網路通知方法
US8664996B2 (en) * 2012-01-03 2014-03-04 Mediatek Inc. Clock generator and method of generating clock signal
JP5963512B2 (ja) 2012-04-13 2016-08-03 三菱電機株式会社 表示装置
KR101927096B1 (ko) * 2012-10-19 2018-12-10 삼성전자주식회사 어플리케이션 프로세서, 이를 구비하는 모바일 기기 및 어플리케이션 프로세서를 위한 클럭 신호 선택 방법
US9152598B2 (en) 2012-11-28 2015-10-06 Atmel Corporation Connecting multiple slave devices to a single master controller in bus system
US9959223B2 (en) 2013-05-08 2018-05-01 Nxp B.V. Method and system for interrupt signaling in an inter-integrated circuit (I2C) bus system
CN103327587B (zh) * 2013-05-29 2016-12-07 北京创毅讯联科技股份有限公司 一种终端睡眠周期控制方法和装置
KR102105410B1 (ko) * 2013-07-25 2020-04-29 삼성전자주식회사 Ddi, 상기 ddi를 포함하는 장치들, 및 이의 동작 방법
KR102169033B1 (ko) 2013-12-31 2020-10-22 엘지디스플레이 주식회사 전력 최적화 시스템과 이의 구동 방법
WO2015126983A1 (en) 2014-02-18 2015-08-27 Qualcomm Incorporated Technique to avoid metastability condition and avoid unintentional state changes of legacy i2c devices on a multi-mode bus
CN104977979B (zh) * 2014-04-09 2019-03-19 珠海全志科技股份有限公司 时钟源切换方法和系统
JP2016024561A (ja) 2014-07-17 2016-02-08 ローム株式会社 パワーマネージメント回路、それを用いた電子機器
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040045330A1 (en) * 1999-12-08 2004-03-11 Moon Charles W. Electronic lock
US20120079160A1 (en) * 2010-09-24 2012-03-29 Venkatraman Iyer Method and system of adapting communication links to link conditions on a platform
US20120303768A1 (en) * 2011-05-26 2012-11-29 Electric Imp, Inc. Modularized control system to enable networked control and sensing of other devices
CN103631360A (zh) * 2013-11-15 2014-03-12 北京兆易创新科技股份有限公司 一种支持睡眠模式的芯片及方法
TW201602771A (zh) * 2014-03-28 2016-01-16 三星電子股份有限公司 系統單晶片、關於其之方法及包括該系統單晶片之裝置

Also Published As

Publication number Publication date
US20180004541A1 (en) 2018-01-04
CN107562172B (zh) 2021-08-13
CN107562172A (zh) 2018-01-09
KR20180003771A (ko) 2018-01-10
US10678556B2 (en) 2020-06-09
KR102618563B1 (ko) 2023-12-27
US10255079B2 (en) 2019-04-09
US20190220288A1 (en) 2019-07-18
TW201812513A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
TWI755401B (zh) 積體電路裝置及電子裝置
US10635151B2 (en) Method and system of universal serial bus power-delivery which stops clock signal generation until attach event occurs
KR102108831B1 (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
KR102024915B1 (ko) 높은 아이들 노이즈 및 dc-레벨 거절을 가지는 저전력 타입-c 수신기
US7143215B2 (en) Communicating with devices over a bus and negotiating the transfer rate over the same
US8200852B2 (en) Multi-mode dongle for peripheral devices and associated methods
KR102138110B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것의 동작 방법
BR112012007906B1 (pt) aparelho e método para economizar potência para detectar hot plug
US9880608B2 (en) Application processor for adjusting clock signal using hardware power management unit and devices including the same
US11181941B2 (en) Using a stuttered clock signal to reduce self-induced voltage noise
JP2018007238A (ja) ＵＳＢ電力供給且つＴｙｐｅ−Ｃ ＳｏＣ用の設定可能な及び電力最適化された集積化ゲートドライバ
CN112583063A (zh) 控制器、充电线缆、识别充电线缆的系统及方法
US7542365B2 (en) Apparatus and method for accessing a synchronous serial memory having unknown address bit field size
KR20090103611A (ko) 전력 조절 집적 회로를 포함하는 반도체 장치
US7975157B2 (en) Host device with power-saving function
US20170177219A1 (en) Method of operating storage device using serial interface and method of operating data processing system including the same
TW201317996A (zh) 記憶體供電電路
TWI662764B (zh) 具有智能充電功能的主機板
KR20220027824A (ko) 억제된 메모리 리프레시들에 기초한 배터리 수명의 개선
US20140215118A1 (en) Switching circuit, semiconductor device, and electronic apparatus
JP2009272964A (ja) 通信システム、ホスト、クライアント、携帯電話機の電話機本体、バッテリおよび通信方法