TWI754670B - 極化碼之並列連續消除解碼與連續消除清單解碼的裝置和方法、製造方法及建立方法 - Google Patents

極化碼之並列連續消除解碼與連續消除清單解碼的裝置和方法、製造方法及建立方法 Download PDF

Info

Publication number
TWI754670B
TWI754670B TW106130497A TW106130497A TWI754670B TW I754670 B TWI754670 B TW I754670B TW 106130497 A TW106130497 A TW 106130497A TW 106130497 A TW106130497 A TW 106130497A TW I754670 B TWI754670 B TW I754670B
Authority
TW
Taiwan
Prior art keywords
level
decoding
parallel
tree structure
decoders
Prior art date
Application number
TW106130497A
Other languages
English (en)
Other versions
TW201815077A (zh
Inventor
莫斯塔法 伊爾－哈米
林憲平
正元 李
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201815077A publication Critical patent/TW201815077A/zh
Application granted granted Critical
Publication of TWI754670B publication Critical patent/TWI754670B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本揭露提供一種裝置和方法。裝置包括：接收器，接收長度mj 的極化碼字；處理器，為所接收的碼字決定mj 個葉節點的解碼節點樹狀結構，並接收表示應用於解碼節點樹狀結構的m階並列處理的層級的i，其中i表示解碼節點樹狀結構的層級，且mj 個葉節點位於層級j；及m個連續消除清單解碼器（SCLD），應用於位於解碼節點樹狀結構中層級i-1的每一節點的每一子節點，其中m個SCLD的每一者並列執行，以長度mj-i 的碼字決定對數似然比值，其中m個SCLD的每一者使用關聯母節點的對數似然比值，而非使用m個SCLD中其他SCLD的任何其他節點的硬決策或軟可靠度估計值。

Description

極化碼之並列連續消除解碼與連續消除清單解碼的裝置和方法、製造方法及建立方法
本揭露有關於極化碼的連續消除解碼與連續消除清單解碼的裝置與方法，且特別是有關於極化碼的並列連續消除解碼與連續消除清單解碼的裝置與方法。
極化碼為近來受到廣大關注的一種容量實現碼（capacity achieving code），被視為第五代（5G）通訊系統中通道碼的規格。極化碼也正被考量用於記憶體系統中的錯誤更正碼。
極化碼傳統上以連續消除解碼器解碼（successive cancellation decoder，SCD），而對於長度為N的碼，連續消除解碼器具有(N log N)個排序的運算複雜度，其中N為整數。然而，連續消除解碼器的串列的本質也造成了大量的(N log N)解碼延遲，其中N為碼長。藉由使用多維極化解碼，連續消除解碼器的解碼延遲可被減少為2N-2，其中解碼樹中的每一節點的多重度被並列解碼。藉由清單解碼極化碼，可以達成更佳的解碼效能。然而，在清單大小為L的情況下，極化碼的清單解碼具有O階(LN log N)的運算複雜度，會隨著極化碼的連續消除解碼增加，而以倍數L增加。
根據一實施例，一種裝置包括：接收器，包括用以接收長度為mj 的碼字的輸入，其中m與j各為整數；處理器，用以為所接收的所述碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在具有位於層級j的所述mj 個葉節點的所述解碼節點樹狀結構中，mi 個節點位於層級i；以及m個連續消除解碼器以並列的方式應用，其中在層級i的並列處理中，每一所述連續消除解碼器在所述解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有所述m個連續消除解碼器並列執行，且每一個所述連續消除解碼器為長度為mj-i 的子碼決定軟似然度量度，且其中每一所述m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用所述m個連續消除解碼器中任何其他所述連續消除解碼器所並列操作的所述節點的軟決策估計值或硬決策估計值，且其中每一所述並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k 的所述子碼的位元的節點的mj-k 多重度，其中k是從i到j表示所述解碼節點樹狀結構的層級的數字。
根據一實施例，一種裝置包括：接收器，包括用以接收長度為mj 的碼字的輸入，其中m與j各為整數；處理器，用以為所接收的所述碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj 個葉節點的所述解碼節點樹狀結構中，mi 個節點位於層級i；以及m個連續消除清單解碼器（successive cancellation list decoders，SCLD）以並列的方式應用，以決定長度為mj /m的L個部分字的清單，其中每一所述m個連續消除清單解碼器使用關聯母節點的對數似然比值（log likelihood ratios，LLR），而非使用所述m個連續消除清單解碼器中任何其他所述連續消除清單解碼器所並列操作的所述節點的軟決策估計值或硬決策估計值，其中L為整數。
根據一實施例，一種方法包括：藉由接收器接收長度為mj 的碼字，其中m與j各為整數；藉由處理器為所接收的所述碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj 個葉節點的所述解碼節點樹狀結構中，mi 個節點位於層級i；以及藉由並列應用的m個連續消除解碼器解碼，其中在層級i的並列處理中，每一所述連續消除解碼器在所述解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有所述m個連續消除解碼器並列執行，且每一個所述連續消除解碼器為長度為mj-i 的子碼決定軟似然度量度，且其中每一所述m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用所述m個連續消除解碼器中任何其他所述連續消除解碼器所並列操作的所述節點的軟決策估計值或硬決策估計值，且其中每一所述並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k 的所述子碼的位元的節點的mj-k 多重度，其中k是從i到j表示所述解碼節點樹狀結構的層級的數字。
根據一實施例，一種方法包括：藉由接收器接收長度為mj 的碼字，其中m與j各為整數；藉此處理器為所接收的所述碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj 個葉節點的所述解碼節點樹狀結構中，mi 個節點位於層級i；以及藉由並列應用的m個連續消除清單解碼器，決定長度為mj /m的L個部分字的清單，其中每一所述m個連續消除清單解碼器使用關聯母節點的對數似然比值，而非使用所述m個連續消除清單解碼器中任何其他所述連續消除清單解碼器所並列操作的所述節點的軟決策估計值或硬決策估計值。
根據一實施例，一種裝置的製造方法包括：在具有至少一個其他裝置的晶圓或封裝上形成所述裝置，其中所述裝置包括：接收器，包括用以接收長度為mj 的碼字的輸入，其中m與j各為整數；處理器，用以為所接收的所述碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj 個葉節點的所述解碼節點樹狀結構中，mi 個節點位於層級i；以及m個連續消除解碼器以並列的方式應用，其中在層級i的並列處理中，每一所述連續消除解碼器在所述解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有所述m個連續消除解碼器並列執行，且每一個所述連續消除解碼器為長度為mj-i 的子碼決定軟似然度量度，且其中每一所述m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用所述m個連續消除解碼器中任何其他所述連續消除解碼器所並列操作的所述節點的軟決策估計值或硬決策估計值，且其中每一所述並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k 的所述子碼的位元的節點的mj-k 多重度，其中k是從i到j表示所述解碼節點樹狀結構的層級的數字；以及測試所述裝置，其中測試所述裝置的步驟包括使用一個或多個電至光轉換器、可將一個光學訊號分割為兩個或多於兩個光學訊號的一個或多個分光器、以及一個或多個光至電轉換器，以測試所述裝置。
根據一實施例，一種建立積體電路的方法，包括：為所述積體電路的一層的一組特徵產生遮罩佈局，其中所述遮罩佈局包括一個或多個電路特徵的標準元件庫巨集，所述一個或多個電路特徵包括：接收器，包括用以接收長度為mj 的碼字的輸入，其中m與j各為整數；處理器，用以為所接收的所述碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj 個葉節點的所述解碼節點樹狀結構中，mi 個節點位於層級i；以及m個連續消除解碼器以並列的方式應用，其中在層級i的並列處理中，每一所述連續消除解碼器在所述解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有所述m個連續消除解碼器並列執行，且每一個所述連續消除解碼器為長度為mj-i 的子碼決定軟似然度量度，且其中每一所述m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用所述m個連續消除解碼器中任何其他所述連續消除解碼器所並列操作的所述節點的軟決策估計值或硬決策估計值，且其中每一所述並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k 的所述子碼的位元的節點的mj-k 多重度，其中k是從i到j表示所述解碼節點樹狀結構的層級的數字；在所述遮罩佈局的產生過程中，忽略符合佈局設計規則的所述巨集的相對位置；在所述遮罩佈局產生之後，檢查符合佈局設計規則的所述巨集的所述相對位置；一旦偵測到任何所述巨集不符合所述佈局設計規則，藉由修改每一個不符的所述巨集來修改所述遮罩佈局，以符合所述佈局設計規則；根據具有所述積體電路的所述層的所述組特徵的所述修改後的遮罩佈局，來產生遮罩；以及根據所述遮罩，製造所述積體電路層。
在下文中，將參照附圖對本揭露的實施例進行詳細闡述。須注意的是，相同的標號將用以標記相同的元件，即便這些元件出現在不同的圖示中。在以下說明中，詳細配置及元件等細節僅用以協助對本揭露實施例的全盤理解。因此，所屬領域技術人員應理解，在不脫離本揭露的精神和範圍內，可對在此描述的實施例作各種更動與潤飾。此外，為了清楚簡潔的目的，熟知功能及構造的描述將刪除。下述的用語為考慮本揭露中的功能後所定義的用語，而可能因使用者、使用者目的、或習慣而有所不同。因此，用語的定義應根據說明書全文的內容而定。
本揭露可具有各種潤飾及各種實施例，其中將參照附圖對實施例進行詳細闡述。然而，應理解的是，本揭露並不限定於以下實施例，而在不脫離本揭露的精神和範圍內，包含了所有的潤飾、等效替代以及替換方案。
雖然例如第一、第二等序數的用語可用以描述各種元件，但結構元件並不受限於該些用語。該些用語僅用於區分各個部件。例如，在不脫離本揭露的範圍內，第一結構元件可又被稱作為第二結構元件。同樣地，第二結構元件亦可又被稱作為第一結構元件。本文中所使用的用語「及／或」包含了一個或多個相關用語的任意及所有組合。
在此使用的用語僅用於對本揭露各種實施例進行說明而並非旨在限制本揭露。除非上下文中清楚地另外指明，否則單數形式亦包含複數形式。在本揭露中，應理解的是，「包括」或「具有」等用語是指明某特徵、數字、步驟、操作、結構元件、部件或其結合的存在，但不排除一個或多個其他特徵、數字、步驟、操作、結構元件、部件或其結合的存在或可能添加。
除非另行定義，否則在此使用的用語與本揭露領域的技術人員所理解的意義相同。該些在通用辭典中所定義的用語將解釋為和在相關領域中的上下文的意義相同，且除非清楚地在本揭露中定義，否則不該解釋為具有理想或過於正式的意義。
本揭露是關於一種並列解碼的裝置和方法，可減少連續消除解碼器及連續消除清單解碼器的極化碼的解碼延遲，其中連續消除解碼器為一種連續消除清單解碼器，且其中清單的長度為1。本揭露的一實施例提供解碼操作的彈性並列化，包括連續消除解碼器不同程度的並列化。並列化的程度可基於效能、硬體複雜度以及延遲等至少其一來調整。經並列化的解碼器操作可經由錯誤檢查機制與非並列化的解碼器的操作互相整合，以避免效能劣化。
本揭露應用於極化碼。然而，本揭露並非僅限於此。本揭露可應用於其他的碼（例如，任何使用類似如本揭露的連續消除解碼器及連續消除清單解碼器架構的碼，像是優化遞迴碼以及里德穆勒碼（Reed-Muller code）的變體）。
本揭露的一實施例並列化連續消除清單解碼器，而本揭露的一實施例將部分碼字的清單結合成完整碼字的清單。
圖1繪示用以解碼長度N = 4的極化碼的連續消除解碼器系統100的方塊圖。
請參考圖1，Y1至Y4代表接收的碼字位元。W 101、103、105、107中每一個分別代表接收Y1至Y4的通道且Y1至Y4可能包含雜訊。X1至X4代表無雜訊的碼字位元，為可能包含雜訊的Y1至Y4的原意。加法器109、111、113、115代表極化編碼器，可將輸入訊息位元U1至U4分別轉換成由X1至X4代表的極化碼字。連續消除解碼器藉由使用接收的符號Y1至Y4的似然比值或對數似然比值的估計值，來產生位元U1至U4的硬決策估計值，用以連續估計中間編碼位元值的似然比值，直到最終估計輸入位元的似然比值以及硬決策估計值。在軟連續消除解碼中，在節點間傳遞的是軟可靠度估計值而非硬決策。圖1繪示對應解碼器處理似然比值及作出硬決策的順序，其中處理的順序是由數字1、2、3、4、5以及6表示，且其中處理順序由較小值數字進行至較大值數字。假設解碼器使用多維解碼且具有足夠的解碼模組可並列執行N/2個解碼操作，因此解碼器可以同時在加法器109以及加法器113輸入時，獨立地計算中間位元的對數似然比值，該些對數似然比值接著分別被用來同時獨立計算X3及X4的對數似然比值。
圖2繪示圖1的連續消除解碼器的對應解碼樹的解碼排程。
請參考圖2，解碼處理順序由二元樹表示，其中二元樹中的每一節點代表多個操作。如同上文所述，具有N/2個解碼模組的連續消除解碼器可配置多維解碼並在加法器109以及加法器113輸入時同時計算對數似然比值。然而，若配置的解碼模組的數量小於N/2，在解碼樹中標示1的節點也可代表在加法器109輸入時以及在加法器113輸入時，如同習知的連續消除解碼器所執行的對數似然比值的依序計算。然而，本揭露並非僅限於二元極化碼。本揭露可使用m元極化碼，其中解碼排程可由m元樹表示，其中m為整數，其中m元樹中的每一節點具有m個後代，且其中在一個解碼順序中，m個解碼器被執行。
在習知的連續消除解碼器中，在每一節點（例如，母節點）處，母節點的一個子節點（例如，左子節點）的似然比值是藉由使用母節點（例如，Yi）的似然比值所計算，且硬決策是基於該子節點的所計算的似然比值所決定，以估計似然比值的值並傳播所估計的值給母節點。該母節點的其他子節點（例如，右子節點）的似然比值是藉由使用母節點的似然比值以及其他節點（例如，左子節點）的硬決策估計值所估計，且硬決策是基於其他節點（例如，右子節點）的似然比值所決定，以估計其他節點的似然比值的值並傳播所估計的值給母節點。
圖3繪示長度N = 8的極化碼的連續消除解碼器系統300的方塊圖。
請參考圖3，Y1至Y8代表接收的碼字位元。W 301、303、305、307、309、311、313、315中每一個分別代表接收Y1至Y8的通道且Y1至Y8可能包含雜訊。X1至X8代表無雜訊的碼字位元，分別為可能有雜訊的Y1至Y8的原意。加法器317、319、321、323、325、327、329、331、333、335、337、339代表極化編碼器，可將輸入訊息位元U1至U8分別轉換成由X1至X8代表的極化碼字。連續消除解碼器藉由使用接收的符號Y1至Y8的似然比值或對數似然比值的估計值來產生位元U1至U8的硬決策估計值，用以連續估計中間編碼位元值的似然比值，直到最終估計輸入位元的似然比值以及硬決策估計值。在軟連續消除解碼中，在節點間傳遞的是軟可靠度估計值而非硬決策。圖3繪示對應解碼器處理似然比值以及作出硬決策的順序，其中處理的順序是由數字1至14表示，且其中處理順序由較小值數字進行至較大值數字。假設解碼器使用多維解碼並且具有足夠的解碼模組可以並列執行N/2個解碼操作，因此解碼器可以同時在加法器317及加法器323輸入時和在加法器327及加法器331輸入時，獨立地計算中間位元的對數似然比值，該些對數似然比值接著分別被用來同時獨立計算X5及X6和X7及X8的對數似然比值。
圖4繪示圖3的連續消除解碼器的對應解碼樹的解碼排程。
請參考圖4，解碼處理順序由二元樹表示，其中每一節點代表多個操作。如同上文所述，具有N/2個解碼模組的連續消除解碼器可配置多維解碼並且在加法器317及加法器323和加法器327及加法器331輸入時，同時計算對數似然比值。然而，若配置的解碼模組的數量小於N/2，在解碼樹中標示1的節點也可代表在加法器317輸入時及在加法器323輸入時和在加法器327輸入時及在加法器331輸入時，如同習知的連續消除解碼器所執行的對數似然比值的依序計算。然而，本揭露並非僅限於二元極化碼。本揭露可使用m元極化碼，其中解碼排程可由m元樹表示，其中m為整數，其中m元樹中的每一節點具有m個後代，且其中在一個解碼順序中，m個碼器被執行。
在每一節點（例如，母節點）處，母節點的一個子節點（例如，左子節點）的似然比值是藉由使用母節點（例如，Yi）的似然比值所計算，且硬決策是基於該子節點所計算的似然比值所決定，以估計似然比值的值並傳播所估計的值給母節點。母節點的其他子節點（例如，右子節點）的似然比值是藉由使用母節點的似然比值以及其他節點（例如，左子節點）的硬決策估計值所估計，且硬決策是基於其他節點（例如，右子節點）的似然比值所決定，以估計其他節點的似然比值的值並傳播所估計的值給母節點。
在本揭露一實施例中，解碼器用於碼長為2，其中y1 及y2 為兩個接收的碼字位元Y1及Y2的似然比值。在習知的連續消除解碼器中，其中一個碼字位元Y1（例如，左碼字位元）的似然比值可由以下方程式（1）計算：
Figure 02_image002
…（1）
碼字位元u1 （例如，左碼字位元）的硬決策估計值為û1 ，是經由為值
Figure 02_image004
作出硬決策而得出。在二元解碼器中的其他碼字位元Y2（例如，右碼字位元i）的似然比值可由以下方程式（2）計算：
Figure 02_image006
…（2） 接著為值
Figure 02_image008
作出硬決策以決定û2 。在碼字長度N大於2的另一實施例中，該些左對數似然比值的計算接著在解碼樹中的每一節點處遞迴地執行，直到達到作出硬決策的葉節點處，然後該些對數似然比值及它們的硬決策遞迴地被傳播至它們在二元樹中的母節點，並且被用以計算位在右子節點處的位元的似然比值。因此，極化碼的多維連續消除解碼器的延遲可以
Figure 02_image010
被描述為在二元樹中被訪問的節點數量。當N = 8，多維連續消除解碼器中被訪問的節點的順序如同上述圖3以及圖4所繪示。然而，本揭露並非僅限於使用二元樹，而也可使用m元樹，其中每一節點具有m個後代。
碼的長度為N = 2n 的情況下，根節點可被視為位於層級0處，葉節點可被視為位於層級n處，且當i = 0, 1,…, n，位於層級i的節點具有2n-1 個葉節點作為後代。在本揭露一實施例中，並列處理在延遲為2N-2的樹狀結構解碼（例如，多維解碼）中執行。
圖5為依據本揭露一實施例所繪示的極化碼長度為8的並列連續消除解碼器的解碼排程。
請參考圖5，解碼排程具有並列化階層為2（換言之，並列化應用於解碼排程的二元樹中的層級2）。位於層級j的並列化造成位於層級j屬於同個母節點的所有節點被並行解碼，其中m（例如，2）個連續消除解碼器可被並列使用，且每一連續消除解碼器被用於長度為mn-j （例如，2n-j ）的碼。每一多維連續消除解碼器在層級j的每一節點處並列執行mn-j 個操作，而習知的連續消除解碼器則在層級j的每一節點處依序執行mn-j 個操作。在下述的圖6中，將比較圖5與圖4以決定當並列化階層為2時（例如，m = 2），非並列連續消除解碼器（亦即，圖4）與並列連續消除解碼器（亦即，圖5）之間解碼排程的差異。
舉例而言，碼的長度為mn 的情況下，層級-n的並列處理造成一次同時在葉節點處解碼m個資訊位元（長度為1的碼），因而省去N/m個步驟。在m=2的二元碼情況下，多維解碼的解碼延遲減少為1.5N-2。
在二元碼的情況下，上述層級1的並列處理造成並列解碼2個對應於碼的長度為N/2的子樹。因此，延遲減少為一半，造成解碼延遲為N-1。
通常二元碼的層級j的並列多維連續消除解碼器的延遲可由以下方程式（3）表示：
Figure 02_image014
…（3）
因此，層級(n-3)的並列解碼器具有解碼延遲1.0625N-2。
為了致能並列化，在某一層級上，m（例如，2）個解碼器可並列執行。其中一個解碼器（例如，左解碼器）使用如習知的非並列解碼器中的所有通道資訊，以決定一對數似然比值（例如，左對數似然比值）。另一解碼器（例如，右解碼器）未等待該解碼器（例如，左解碼器）的決策，便同時決定另一對數似然比值（例如，右對數似然比值）。因此，可省去解碼延遲。藉此，另一解碼器（例如，右解碼器）只使用可取得的通道資訊來估計來自該解碼器（例如，左解碼器）的決策。因此，可能造成效能劣化。
對於上述N=2極化碼的解碼區塊，因為û1 無法取得，
Figure 02_image008
可被決定為輸入碼字對數似然比值的函數f，如以下方程式（4）所示：
Figure 02_image016
…（4）
在本揭露一實施例中，在硬決策û1 分別為0或1的情況下，
Figure 02_image008
為對數似然比值之一（例如，左對數似然比值）的函數，如以下方程式（5）所表示：
Figure 02_image018
…（5）
在本揭露一實施例中，
Figure 02_image020
，與上述方程式（4）與（5）皆一致，因此f可直接忽略L(y1 )而具獨立性，且f’可為使用上述方程式（5）及方程式（2）的幾何平均數函數。其他函數（例如，算術平均數）也可被使用。此類函數（例如，幾何平均數函數、算術平均數函數等）可被稱為並列化函數。
為了避免先前已解碼的位元知識不完整而造成效能劣化，並列多維連續消除解碼器可與另一習知的多維連續消除解碼器以及錯誤檢查機制整合，並列多維連續消除解碼器與習知多維連續消除解碼器之間共享重疊的函數。舉例而言，資訊位元可用錯誤偵測碼（例如，循環冗餘檢查碼（cyclic redundancy check code））來編碼。具有預設並列化層級的並列解碼器可執行於用錯誤偵測碼編碼的已接收的資訊位元。用錯誤偵測碼編碼的資訊位元被解碼後，所產生的輸出字可藉由使用錯誤偵測機制來檢查錯誤。若未偵測到錯誤，代表解碼成功，解碼延遲減少。若偵測到錯誤，表示解碼不成功，用錯誤偵測碼編碼的資訊位元會由習知的非並列解碼器來解碼，且可能會重新使用並列解碼器的某些運算，以確保效能不會因為並列化而損失。然而，期望延遲會隨著並列解碼器的解碼錯誤的速率而增加，因為該些錯誤決定了習知的非並列解碼器被執行的頻率。
在本揭露一實施例中，並列連續消除解碼器與習知的多維連續消除解碼器之間共有的運算不需要重複，而可被習知的多維連續消除解碼器重新使用。在最糟的情況下，若沒有共有的運算，相同的元件可被用來同時執行並列連續消除解碼器與習知的多維連續消除解碼器，以在並列解碼器輸出時若偵測到錯誤，可節省習知的解碼器仍要執行的解碼操作的數量，其中並列連續消除解碼器與習知的多維連續消除解碼器可具有自己的記憶體暫存器。
圖6繪示極化碼長度為8的非並列連續消除解碼器與並列連續消除解碼器的解碼排程的比較。
請參考圖6，繪示了複合層級2的並列連續消除解碼器與習知的多維連續消除解碼器的解碼排程，其中並列連續消除解碼器的解碼順序由圓圈內的數字表示，而習知的多維非並列連續消除解碼器的解碼順序由不在圓圈內的數字表示，其中解碼順序由較小值數字進行至較大值數字。
最糟情況的延遲為習知的多維非並列連續消除解碼器的延遲，而最佳情況的延遲為並列連續消除解碼器的延遲。在許多通訊系統中，會為包括多個碼塊的傳輸區塊作出延遲要求，且藉由並列解碼器使用經驗平均碼塊錯誤率，每一碼塊的最終平均延遲可由以下方程式（6）表示： 複合解碼器的延遲=（並列解碼器的延遲）*（1-並列解碼器的碼塊錯誤率）+（習知的解碼器的延遲）*（並列解碼器的碼塊錯誤率）…（6）
在本揭露一實施例中，並列連續消除解碼可經由連續消除清單解碼器延伸至清單解碼。在習知（使用多維方法）的連續消除清單解碼器中，解碼延遲為3N-2，因為在葉節點的每一N個已解碼位元處的排序需要額外的N個循環，以排序2L個路徑量度來選擇最佳的L個路徑。為了達成該延遲，假設L個連續消除解碼器並列執行。因此，連續消除解碼器的並列化方案可應用於每一個並列連續消除解碼器，其中延遲以相同的因數減少，換言之，在層級j的並列解碼器的情況下，延遲為以下方程式（7）所示：
Figure 02_image022
…（7）
然而，每一並列解碼器產生一個部分字的清單（例如，具有層級1並列化的並列清單解碼）。然而，本揭露可延伸至其他並列化層級。
層級1並列化會造成並列解碼兩個長度各為N/2的子碼。藉由使用上述並列連續消除解碼器，一連續消除清單（例如，左連續消除清單）與另一連續消除清單（例如，右連續消除清單）可並列執行。左連續消除清單為精確的，因為不需要關於來自右側已解碼位元的假設資訊。然而，並列進行的右連續消除清單忽略關於左側N/2個已解碼位元的假設。兩個連續消除清單都同時輸出長度為N/2的L個字的清單。
在本揭露一實施例中，長度為N的字的清單是由並列產生的長度為N/2的部分字的兩個清單所產生。兩個清單的所有L2 個組合皆被考慮以產生長度為N的候選字，其中右清單中的每個字都與左清單中的一個字串接。產生的清單中每個字的似然比值為對應的連續消除清單解碼器輸出時對應的左似然比值和右似然比值的乘積。產生的清單中具有最大的乘積似然比值的L個字被選擇。然而，該乘積似然比值並不精確，因為「右」似然比值不精確。
在本揭露一實施例中，對於左清單和右清單的每一可能組合，長度為N的字是藉由將來自右清單長度為N/2的字附加至左清單長度為N/2的字來建立，以產生長度為N的候選字。長度為N的字被重新編碼，以產生長度為N的候選傳送碼字。根據清單中每個候選傳送碼字，接收序列y的似然度可被計算。該似然度可依候選傳送碼字與接收序列y之間的歐氏距離（Euclidean distance）的函數來計算。對應具有最大似然度量度的L個候選傳送碼字的該L個字（或是最佳一個字，如果只需要一個字）從清單中選出。
在本揭露一實施例中，並非如同上述產生大小為L2 的清單，而是只有產生最大2L個似然比值的組合可被選擇。在產生可能的組合之前，最佳
Figure 02_image024
個候選值可各從左清單及右清單選擇，如此一來，產生的清單大小為2L。最佳L個候選值（依據兩種方法中任一方法）或是最佳一個候選值（如果只請求單一個解碼輸出）可被選擇。
在本揭露一實施例中，提供並列連續消除解碼，而未造成解碼複雜度的指數增加，該解碼複雜度可能由組件碼的最大似然度解碼引起。此外，並列連續消除解碼器可與習知的多維非並列連續消除解碼器及錯誤檢查機制結合，以避免效能劣化。並且，在未造成運算複雜度的指數增加的情況下，提供並列連續消除清單解碼，其中在並列連續消除清單解碼中，部分字的清單與完整字的清單相結合。
圖7為依據本揭露一實施例所繪示的並列連續消除解碼器700的方塊圖。
請參考圖7，連續消除解碼器700包括接收器701、處理器703以及m個連續消除解碼器705。
接收器701包括用以接收長度為mj 的碼字的輸入以及輸出，其中m與j各為整數。
處理器703包括與接收器701的輸出相連接的輸入以及輸出。處理器703為接收的碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示解碼節點樹狀結構的層級的數字，且其中在位於層級j具有mj 個葉節點的解碼節點樹狀結構中，mi 個節點位於層級i。
該些m個連續消除解碼器705中每一個包括與處理器的輸出相連接的輸入以及輸出。該些m個連續消除解碼器705以並列的方式應用，其中在層級i的並列處理中，每一連續消除解碼器705在解碼節點樹狀結構中層級i處應用於m個子節點其中之一。所有m個連續消除解碼器705並列執行，且每一個連續消除解碼器705為長度為mj-i 的子碼決定軟似然度量度，且其中每一m個連續消除解碼器705使用關聯母節點的軟似然度量度，而非使用m個連續消除解碼器705中任何其他連續消除解碼器所並列操作的節點的軟決策估計值或硬決策估計值，且其中每一並列連續消除解碼器705也並列處理位於層級k處且對應於長度為mj-k 的子碼的位元的節點的mj-k 多重度，其中k是從i到j表示解碼節點樹狀結構的層級的數字。
圖8為依據本揭露一實施例所繪示的並列連續消除清單解碼器800的方塊圖。
請參考圖8，連續消除清單解碼器800包括接收器801、處理器803以及m個連續消除清單解碼器805。
接收器801包括用以接收長度為mj 的碼字的輸入以及輸出，其中m與j各為整數。
處理器803包括與接收器801的輸出相連接的輸入以及輸出。處理器803為接收的碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示解碼節點樹狀結構的層級的數字，且其中在位於層級j具有mj 個葉節點的解碼節點樹狀結構中，mi 個節點位於層級i。
該些m個連續消除清單解碼器805中每一個包括與處理器的輸出相連接的輸入以及輸出。該些m個連續消除清單解碼器805以並列的方式應用，以決定長度為mj /m的L個部分字的清單。每一m個連續消除清單解碼器805使用關聯母節點的對數似然比值，而非使用m個連續消除清單解碼器805中任何其他連續消除清單解碼器所並列操作的節點的軟決策估計值或硬決策估計值，其中L為整數。
圖9為依據本揭露一實施例所繪示的並列連續消除解碼器的方法流程圖。
請參考圖9，在901中，藉由接收器接收長度為mj 的碼字，其中m與j各為整數。
在903中，處理器為所接收的碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示解碼節點樹狀結構的層級的數字，且其中在位於層級j具有mj 個葉節點的解碼節點樹狀結構中，mi 個節點位於層級i。
在905中，解碼節點樹狀結構中位於層級i的每一節點的每一子節點被m個連續消除解碼器中的一個並列解碼，所有m個連續消除解碼器並列執行，且每一個連續消除解碼器為長度為mj-i 的子碼決定軟似然度量度，其中每一m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用m個連續消除解碼器中任何其他連續消除解碼器所並列操作的節點的軟決策估計值或硬決策估計值，且其中每一並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k 的子碼的位元的節點的mj-k 多重度，其中k是從i到j表示解碼節點樹狀結構的層級的數字。
圖10為依據本揭露一實施例所繪示的並列連續消除清單解碼器的方法流程圖。
請參考圖10，在1001中，藉由接收器接收長度為mj 的碼字，其中m與j各為整數。
在1003中，處理器為所接收的碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示解碼節點樹狀結構的層級的數字，且其中在位於層級j具有mj 個葉節點的解碼節點樹狀結構中，mi 個節點位於層級i。
在1005中，處理器藉由並列應用的m個連續消除清單解碼器決定長度為mj /m的L個部分字的清單。每一m個連續消除清單解碼器使用關聯母節點的對數似然比值，而非使用m個連續消除清單解碼器中任何其他連續消除清單解碼器所並列操作的節點的軟決策估計值或硬決策估計值。
圖11為依據本揭露一實施例所繪示的裝置製造方法流程圖。
請參考圖11，在1101中，在具有至少一個其他裝置的晶圓或封裝上形成裝置，其中該裝置包括：接收器，包括用以接收長度為mj 的碼字的輸入，其中m與j各為整數；處理器，用以為所接收的碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示解碼節點樹狀結構的層級的數字，且其中在位於層級j具有mj 個葉節點的解碼節點樹狀結構中，mi 個節點位於層級i；以及m個連續消除解碼器以並列的方式應用，其中在層級i的並列處理中，每一連續消除解碼器在解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有m個連續消除解碼器並列執行，且每一個連續消除解碼器為長度為mj-i 的子碼決定軟似然度量度，且其中每一m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用m個連續消除解碼器中任何其他連續消除解碼器所並列操作的節點的軟決策估計值或硬決策估計值，且其中每一並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k 的子碼的位元的節點的mj-k 多重度，其中k是從i到j表示解碼節點樹狀結構的層級的數字。
在1103中，測試該裝置的功能性。測試該裝置的步驟包括使用一個或多個電至光轉換器、可將一個光學訊號分割為兩個或多於兩個光學訊號的一個或多個分光器、以及一個或多個光至電轉換器，以測試該裝置。
圖12為依據本揭露一實施例所繪示的建立積體電路的流程圖。
請參考圖12，在1201中，建立初始佈局資料。舉例而言，為所述積體電路的一層的一組特徵產生遮罩佈局，其中遮罩佈局包括用於一個或多個電路特徵的標準元件庫巨集，所述一個或多個電路特徵包括：接收器，包括用以接收長度為mj 的碼字的輸入，其中m與j各為整數；處理器，用以為所接收的碼字決定具有mj 個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示解碼節點樹狀結構的層級的數字，且其中在位於層級j具有mj 個葉節點的解碼節點樹狀結構中，mi 個節點位於層級i；以及m個連續消除解碼器以並列的方式應用，其中在層級i的並列處理中，每一連續消除解碼器在解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有m個連續消除解碼器並列執行，且每一個連續消除解碼器為長度為mj-i 的子碼決定軟似然度量度，且其中每一m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用m個連續消除解碼器中任何其他連續消除解碼器所並列操作的節點的軟決策估計值或硬決策估計值，且其中每一並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k 的子碼的位元的節點的mj-k 多重度，其中k是從i到j表示解碼節點樹狀結構的層級的數字，並且在遮罩佈局的產生過程中，忽略符合佈局設計規則的巨集的相對位置。
在1203中，執行設計規則檢查。舉例而言，該方法可在產生遮罩佈局之後，檢查符合佈局設計規則的巨集的相對位置。
在1205中，調整佈局。舉例而言，一旦偵測到任何巨集不符合佈局設計規則，該方法可藉由修改每一個不符的巨集來修改遮罩佈局，以符合佈局設計規則。
在1207中，產生新的佈局資料。舉例而言，該方法可根據具有用於該積體電路的該層的該組特徵的修改後的遮罩佈局，來產生遮罩。然後，根據該遮罩，可製作該積體電路層。
雖然本揭露的一些實施例已在本揭露實施例中詳細描述，然而在不脫離本揭露的範圍內，本揭露當可作各種形式的更動。故本揭露的保護範圍不應當只基於上述實施例，而當視後附的申請專利範圍及其等效替換為準。
100‧‧‧連續消除解碼器系統101、103、105、107‧‧‧接收Y1至Y4的通道109、111、113、115‧‧‧加法器300‧‧‧連續消除解碼器系統301、303、305、307、309、311、313、315‧‧‧接收Y1至Y8的通道317、319、321、323、325、327、329、331、333、335、337、339‧‧‧加法器700‧‧‧連續消除解碼器701‧‧‧接收器703‧‧‧處理器705‧‧‧m個連續消除解碼器800‧‧‧連續消除清單解碼器801‧‧‧接收器803‧‧‧處理器805‧‧‧m個連續消除清單解碼器901、903、905、1001、1003、1005、1101、1103、1201、1203、1205、1207‧‧‧步驟U1~U8‧‧‧輸入訊息位元X1~X8、Y1~Y8‧‧‧碼字位元
藉由結合附圖閱讀以下詳細說明，將更清晰地理解本揭露實施例的以上及其他態樣、特徵及優點，在附圖中：
圖1繪示長度4的極化碼的連續消除解碼器系統的方塊圖。 圖2繪示圖1的連續消除解碼器的解碼排程。 圖3繪示長度8的極化碼的連續消除解碼器系統的方塊圖。 圖4繪示圖3的連續消除解碼器的解碼排程。 圖5為依據本揭露一實施例所繪示的極化碼長度為8的並列連續消除解碼器的解碼排程。 圖6繪示極化碼長度為8的非並列連續消除解碼器與並列連續消除解碼器的解碼排程的比較。 圖7為依據本揭露一實施例所繪示的並列連續消除解碼器的方塊圖。 圖8為依據本揭露一實施例所繪示的並列連續消除清單解碼器的方塊圖。 圖9為依據本揭露一實施例所繪示的並列連續消除解碼器的方法流程圖。 圖10為依據本揭露一實施例所繪示的並列連續消除清單解碼器的方法流程圖。 圖11為依據本揭露一實施例所繪示的並列連續消除解碼器的製造方法流程圖。 圖12為依據本揭露一實施例所繪示的建立積體電路的流程圖。
800‧‧‧連續消除清單解碼器
801‧‧‧接收器
803‧‧‧處理器
805‧‧‧m個連續消除清單解碼器

Claims (20)

  1. 一種極化碼之並列連續消除解碼與連續消除清單解碼的裝置，包括：接收器，包括用以接收長度為mj的碼字的輸入，其中m與j各為整數；處理器，用以為所接收的所述碼字決定具有mj個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有mj個葉節點的所述解碼節點樹狀結構中，mi個節點位於層級i；以及m個連續消除解碼器，以並列的方式應用，其中在層級i的並列處理中，每一所述連續消除解碼器在所述解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有所述m個連續消除解碼器並列執行，且每一個所述連續消除解碼器為長度為mj-i的子碼決定軟似然度量度，且其中每一所述m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用所述m個連續消除解碼器中任何其他所述連續消除解碼器所並列操作的節點的軟決策估計值或硬決策估計值，且其中並列的每一所述連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k的所述子碼的位元的節點的mj-k多重度，其中k是表示所述解碼節點樹狀結構的層級的數字。
  2. 如申請專利範圍第1項所述的裝置，其中m=2，且所 述m個連續消除解碼器其中之一使用以下用以決定對數似然比值的方程式的其中之一，來決定對數似然比值：
    Figure 106130497-A0305-02-0032-1
    Figure 106130497-A0305-02-0032-3
    ；以及
    Figure 106130497-A0305-02-0032-2
     其中y1與y2為所接收的所述碼字的所接收通道位元的對數似然比值，其中û1與û2分別為所述m個連續消除解碼器的硬決策估計值，且其中f’選自於幾何平均數函數或算術平均數函數的其中之一。
  3. 如申請專利範圍第1項所述的裝置，其中在使用極化碼編碼之前，所接收的所述碼字用錯誤偵測碼編碼。
  4. 如申請專利範圍第3項所述的裝置，其中所述錯誤偵測碼為循環冗餘檢查碼。
  5. 如申請專利範圍第4項所述的裝置，更包括錯誤檢查器，用以檢查並列的所述連續消除解碼器的結果中的錯誤，且若偵測到錯誤，所述裝置更包括非並列連續消除解碼器，藉由重新使用所述m個連續消除解碼器的運算，且藉由僅作出解碼所接收的所述碼字必須的額外運算，以解碼所接收的所述碼字。
  6. 一種極化碼之並列連續消除解碼與連續消除清單解碼的裝置，包括：接收器，包括用以接收長度為mj的碼字的輸入，其中m與j各為整數； 處理器，用以為所接收的所述碼字決定具有mj個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj個葉節點的所述解碼節點樹狀結構中，mi個節點位於層級i；以及m個連續消除清單解碼器，以並列的方式應用，且決定長度為mj/m的L個部分字的清單，其中每一所述m個連續消除清單解碼器使用關聯母節點的對數似然比值，而非使用所述m個連續消除清單解碼器中任何其他所述連續消除清單解碼器所並列操作的節點的軟決策估計值或硬決策估計值，其中L為整數。
  7. 如申請專利範圍第6項所述的裝置，其中所述處理器更用以結合來自每一所述m個清單的所述部分字以產生長度為mj的候選字、為每一候選字決定似然度量度、以及選擇具有最大的所述似然度量度的L個字。
  8. 如申請專利範圍第7項所述的裝置，其中所述處理器更用以重新編碼所述候選字、決定重新編碼的所述候選字為所接收的所述碼字的似然度、以及選擇L個字對應於具有最大的所述似然度量度的重新編碼的所述L個候選字。
  9. 如申請專利範圍第8項所述的裝置，其中每一重新編碼的所述候選字為所接收的所述碼字的所述似然度為重新編碼的所述候選字與所接收的所述碼字之間的歐氏距離的函數。
  10. 一種極化碼之並列連續消除解碼與連續消除清單解碼 的方法，包括：藉由接收器接收長度為mj的碼字，其中m與j各為整數；藉由處理器為所接收的所述碼字決定具有mj個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj個葉節點的所述解碼節點樹狀結構中，mi個葉節點位於層級i；以及藉由並列應用的m個連續消除解碼器解碼，其中在層級i的並列處理中，每一所述連續消除解碼器在所述解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有所述m個連續消除解碼器並列執行，且每一個所述連續消除解碼器為長度為mj-i的子碼決定軟似然度量度，且其中每一所述m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用所述m個連續消除解碼器中任何其他所述連續消除解碼器所並列操作的節點的軟決策估計值或硬決策估計值，且其中每一所述並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k的所述子碼的位元的節點的mj-k多重度，其中k是從i到j表示所述解碼節點樹狀結構的層級的數字。
  11. 如申請專利範圍第10項所述的方法，其中m=2，且以所述m個連續消除解碼器其中之一使用以下用以決定對數似然比值的方程式其中之一，來決定對數似然比值：
    Figure 106130497-A0305-02-0034-4
    Figure 106130497-A0305-02-0035-5
    ；以及
    Figure 106130497-A0305-02-0035-6
     其中y1與y2為所接收的所述碼字中所接收的通道位元的對數似然比值，其中û1與û2分別為所述m個連續消除解碼器的硬決策估計值，且其中f’選自於幾何平均數函數或算術平均數函數其中之一。
  12. 如申請專利範圍第10項所述的方法，更包括用極化碼編碼之前，用錯誤偵測碼編碼所述輸入。
  13. 如申請專利範圍第12項所述的方法，其中用錯誤偵測碼編碼所接收的所述碼字的步驟包括用循環冗餘檢查碼編碼所接收的所述碼字。
  14. 如申請專利範圍第12項所述的方法，更包括藉由錯誤檢查器檢查並列的所述連續消除解碼器的結果中的錯誤，且若偵測到錯誤，更包括藉由重新使用所述m個連續消除解碼器的運算以非並列連續消除解碼器解碼所接收的所述碼字，且藉由僅作出解碼所接收的所述碼字必須的額外運算。
  15. 一種極化碼之並列連續消除解碼與連續消除清單解碼的方法，包括：藉由接收器接收長度為mj的碼字，其中m與j各為整數；藉由處理器為所接收的所述碼字決定具有mj個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj個葉節點 的所述解碼節點樹狀結構中，mi個葉節點位於層級i；以及藉由並列應用的m個連續消除清單解碼器，決定長度為mj/m的L個部分字的清單，其中每一所述m個連續消除清單解碼器使用關聯母節點的對數似然比值，而非使用所述m個連續消除清單解碼器中任何其他所述連續消除清單解碼器所並列操作的節點的軟決策估計值或硬決策估計值。
  16. 如申請專利範圍第15項所述的方法，更包括藉由所述處理器結合來自每一所述m個清單的所述部分字以產生長度為mj的候選字、為每一候選字決定對數似然比值、以及選擇具有最大的所述對數似然比值的L個字。
  17. 如申請專利範圍第16項所述的方法，更包括藉由所述處理器重新編碼所述候選字、決定重新編碼的所述候選字為所接收的所述碼字的似然度、以及選擇L個字對應於具有最大的對數似然比值的重新編碼的所述L個候選字。
  18. 如申請專利範圍第17項所述的方法，其中決定重新編碼的所述候選字為所接收的所述碼字的似然度的步驟包括決定重新編碼的所述候選字與所接收的所述碼字之間的歐氏距離。
  19. 一種製造裝置的方法，包括：在具有至少一個其他裝置的晶圓或封裝上形成所述裝置，其中所述裝置包括：接收器，包括用以接收長度為mj的碼字的輸入，其中m與j各為整數；處理器，用以為所接收的所述碼字決定具有mj個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼 節點樹狀結構的m階並列處理的層級的整數i，其中i從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj個葉節點的所述解碼節點樹狀結構中，mi個節點位於層級i；以及m個連續消除解碼器以並列的方式應用，其中在層級i的並列處理中，每一所述連續消除解碼器在所述解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有所述m個連續消除解碼器並列執行，且每一個所述連續消除解碼器為長度為mj-i的子碼決定軟似然度量度，且其中每一所述m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用所述m個連續消除解碼器中任何其他所述連續消除解碼器所並列操作的節點的軟決策估計值或硬決策估計值，且其中每一所述並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k的所述子碼的位元的節點的mj-k多重度，其中k是從i到j表示所述解碼節點樹狀結構的層級的數字；以及測試所述裝置，其中測試所述裝置的步驟包括使用一個或多個電至光轉換器、可將一個光學訊號分割為兩個或多於兩個光學訊號的一個或多個分光器、以及一個或多個光至電轉換器，以測試所述裝置。
  20. 一種建立積體電路的方法，包括：為所述積體電路的一層的一組特徵產生遮罩佈局，其中所述遮罩佈局包括一個或多個電路特徵的標準元件庫巨集，所述一個或多個電路特徵包括：接收器，包括用以接收長度為mj的碼字的輸 入，其中m與j各為整數；處理器，用以為所接收的所述碼字決定具有mj個葉節點的解碼節點樹狀結構，並接收表示應用於所述解碼節點樹狀結構的m階並列處理的層級的整數i，其中i是從0到j表示所述解碼節點樹狀結構的層級的數字，且其中在位於層級j具有所述mj個葉節點的所述解碼節點樹狀結構中，mi個節點位於層級i；以及m個連續消除解碼器以並列的方式應用，其中在層級i的並列處理中，每一所述連續消除解碼器在所述解碼節點樹狀結構中層級i處應用於m個子節點其中之一，其中所有所述m個連續消除解碼器並列執行，且每一個所述連續消除解碼器為長度為mj-i的子碼決定軟似然度量度，且其中每一所述m個連續消除解碼器使用關聯母節點的軟似然度量度，而非使用所述m個連續消除解碼器中任何其他所述連續消除解碼器所並列操作的節點的軟決策估計值或硬決策估計值，且其中每一所述並列連續消除解碼器也並列處理位於層級k處且對應於長度為mj-k的所述子碼的位元的節點的mj-k多重度，其中k從i到j表示所述解碼節點樹狀結構的層級的數字；在所述遮罩佈局的產生過程中，忽略符合佈局設計規則的所述標準元件庫巨集的相對位置；在所述遮罩佈局產生之後，檢查符合佈局設計規則的所述標準元件庫巨集的所述相對位置；一旦偵測到任何所述標準元件庫巨集不符合所述佈局設計規則，藉由修改每一個不符的所述標準元件庫巨集來修改所述遮罩 佈局，以符合所述佈局設計規則；根據具有所述積體電路的所述層的所述組特徵的所述修改後的所述遮罩佈局，來產生遮罩；以及根據所述遮罩，製造所述積體電路的所述層。
TW106130497A 2016-09-20 2017-09-06 極化碼之並列連續消除解碼與連續消除清單解碼的裝置和方法、製造方法及建立方法 TWI754670B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662397053P 2016-09-20 2016-09-20
US62/397,053 2016-09-20
US15/398,378 2017-01-04
US15/398,378 US10153787B2 (en) 2016-09-20 2017-01-04 Apparatus and method for parallelized successive cancellation decoding and successive cancellation list decoding of polar codes

Publications (2)

Publication Number Publication Date
TW201815077A TW201815077A (zh) 2018-04-16
TWI754670B true TWI754670B (zh) 2022-02-11

Family

ID=61621431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130497A TWI754670B (zh) 2016-09-20 2017-09-06 極化碼之並列連續消除解碼與連續消除清單解碼的裝置和方法、製造方法及建立方法

Country Status (4)

Country Link
US (2) US10153787B2 (zh)
KR (1) KR102223968B1 (zh)
CN (1) CN107846261B (zh)
TW (1) TWI754670B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10389484B2 (en) * 2016-07-29 2019-08-20 Lg Electronics Inc. Method for performing polar coding and apparatus therefor
EP3520222A1 (en) * 2016-09-30 2019-08-07 Telefonaktiebolaget LM Ericsson (PUBL) Soft output decoding of polar codes
US10313056B2 (en) * 2017-02-06 2019-06-04 Mitsubishi Electric Research Laboratories, Inc. Irregular polar code encoding
GB2563419B (en) * 2017-06-15 2020-04-22 Accelercomm Ltd Polar decoder, communication unit, integrated circuit and method therefor
KR101940664B1 (ko) * 2018-04-06 2019-01-21 한국항공대학교산학협력단 저전력 연속-제거 극 복호기를 위한 포화 인식 llr 처리 장치 및 방법
CN110391868B (zh) * 2018-04-18 2022-04-12 华为技术有限公司 一种极化Polar码的译码方法及通信设备
CN108768411A (zh) * 2018-07-09 2018-11-06 中国计量大学 基于scl的极化码低复杂度分段译码器设计
CN111200439B (zh) * 2018-11-16 2022-05-06 华为技术有限公司 译码方法、装置及设备
WO2020106230A1 (en) * 2018-11-23 2020-05-28 Aselsan Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇ Hardware complexity reduction technique for successive cancellation list decoders
CN111817729B (zh) * 2019-04-10 2023-10-20 大唐移动通信设备有限公司 一种译码终止方法及装置
KR102144266B1 (ko) * 2019-05-10 2020-08-13 포항공과대학교 산학협력단 통신 시스템에서 폴라 코드에 기초한 디코딩 방법 및 장치
CN112583422A (zh) 2019-09-30 2021-03-30 深圳市中兴微电子技术有限公司 数据译码方法和装置及计算机存储介质
WO2021107746A1 (ko) 2019-11-29 2021-06-03 삼성전자 주식회사 통신 및 방송 시스템에서 극부호의 복호화 방법 및 장치
KR102242762B1 (ko) * 2019-12-27 2021-04-20 한국항공대학교산학협력단 연속 제거 극 복호기의 스토리지 구조를 갖는 장치 및 연속 제거 극 복호기의 스토리지 구조를 이용한 데이터 처리 방법
US11281529B2 (en) * 2020-02-14 2022-03-22 Micron Technology, Inc. Error detection code generation techniques
KR20210108789A (ko) 2020-02-26 2021-09-03 삼성전자주식회사 채널 코딩에서 디코딩을 위한 장치 및 방법
EP4115546A4 (en) * 2020-03-05 2023-11-29 Nokia Technologies Oy IMPROVED DECODING FOR POLARIZATION CODE
CN112187290B (zh) * 2020-10-13 2023-02-17 中山大学 一种基于Polar编译码树的多元码编译码方法及系统
US11463114B2 (en) 2021-02-22 2022-10-04 Mitsubishi Electric Research Laboratories, Inc. Protograph quasi-cyclic polar codes and related low-density generator matrix family
KR102607761B1 (ko) * 2021-09-16 2023-11-29 아주대학교산학협력단 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치
US11784751B1 (en) * 2022-05-16 2023-10-10 Qualcomm Incorporated List size reduction for polar decoding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130117344A1 (en) * 2011-11-08 2013-05-09 Warren GROSS Methods and Systems for Decoding Polar Codes
US20150188666A1 (en) * 2013-12-17 2015-07-02 Samsung Electronics Co., Ltd. Computing system with polar processing mechanism and method of operation thereof
CN105720992A (zh) * 2016-01-22 2016-06-29 哈尔滨工业大学深圳研究生院 一种极化码的简化译码方法
CN105811998A (zh) * 2016-03-04 2016-07-27 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统
TWI549435B (zh) * 2015-03-31 2016-09-11 旺宏電子股份有限公司 用以產生可變碼長之極化碼的方法及裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279977B2 (en) * 2010-12-14 2012-10-02 VeriSilicon MIMO signal detector, a method of detecting MIMO signals and a MIMO receiver
CN103220001B (zh) * 2012-01-20 2016-09-07 华为技术有限公司 与循环冗余校验级联的极性码的译码方法和译码装置
CN103368583B (zh) * 2012-04-11 2016-08-17 华为技术有限公司 极性码的译码方法和译码装置
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US9362956B2 (en) * 2013-01-23 2016-06-07 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
CN104038234B (zh) 2013-03-07 2017-09-29 华为技术有限公司 极性码的译码方法和译码器
CN104124979B (zh) * 2013-04-27 2018-04-17 华为技术有限公司 极性码的译码方法和译码装置
US9467253B2 (en) * 2013-07-09 2016-10-11 Samsung Electronics Co., Ltd. Computing system with coordinated multiple-access mechanism and method of operation thereof
US9467164B2 (en) * 2013-10-01 2016-10-11 Texas Instruments Incorporated Apparatus and method for supporting polar code designs
KR101496182B1 (ko) * 2013-12-16 2015-03-09 성균관대학교산학협력단 최소거리가 확장된 극 부호 생성 방법 및 장치
CN105009461B (zh) 2013-12-24 2017-12-22 华为技术有限公司 极性码的译码方法和译码装置
RU2571587C2 (ru) * 2014-04-10 2015-12-20 Самсунг Электроникс Ко., Лтд. Способ и устройство кодирования и декодирования данных в скрученном полярном коде
US10193578B2 (en) * 2014-07-10 2019-01-29 The Royal Institution For The Advancement Of Learning / Mcgill University Flexible polar encoders and decoders
CN105049061B (zh) * 2015-04-28 2018-06-01 北京邮电大学 基于超前计算的高维基极化码译码器和极化码译码方法
CN105141322B (zh) * 2015-09-16 2018-09-07 哈尔滨工业大学 一种基于极化码sc译码的部分和方法
CN105281785B (zh) * 2015-10-22 2018-08-31 东南大学 一种列表连续消除极化码译码方法、装置
WO2017091655A1 (en) * 2015-11-24 2017-06-01 Coherent Logix, Incorporated Memory management and path sorting in a polar code successive cancellation list decoder
US10305514B2 (en) * 2016-02-04 2019-05-28 The Royal Institution For The Advancement Of Learning/Mcgill University Multi-mode unrolled polar decoders
US10361717B2 (en) * 2016-06-17 2019-07-23 Huawei Technologies Co., Ltd. Apparatus and methods for error detection coding
US10361728B2 (en) * 2016-06-17 2019-07-23 Huawei Technologies Co., Ltd. Multiple-symbol combination based decoding for general polar codes
US10425107B2 (en) * 2016-09-09 2019-09-24 Huawei Technologies Co., Ltd. Partial sum computation for polar code decoding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130117344A1 (en) * 2011-11-08 2013-05-09 Warren GROSS Methods and Systems for Decoding Polar Codes
US20160056843A1 (en) * 2011-11-08 2016-02-25 Warren GROSS Methods and systems for decoding polar codes
US20150188666A1 (en) * 2013-12-17 2015-07-02 Samsung Electronics Co., Ltd. Computing system with polar processing mechanism and method of operation thereof
TWI549435B (zh) * 2015-03-31 2016-09-11 旺宏電子股份有限公司 用以產生可變碼長之極化碼的方法及裝置
CN105720992A (zh) * 2016-01-22 2016-06-29 哈尔滨工业大学深圳研究生院 一种极化码的简化译码方法
CN105811998A (zh) * 2016-03-04 2016-07-27 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
2015年6月1日公開文件Alexios Balatsoukas-Stimming et. al."LLR-Based Successive Cancellation List Decoding of Polar Codes" IEEE Transactions on Signal Processing ( Volume: 63, Issue: 19, Oct.1, 2015), https://doi.org/10.1109/TSP.2015.2439211 *

Also Published As

Publication number Publication date
CN107846261B (zh) 2021-08-10
KR102223968B1 (ko) 2021-03-10
CN107846261A (zh) 2018-03-27
KR20180031555A (ko) 2018-03-28
US20180083655A1 (en) 2018-03-22
US10673467B2 (en) 2020-06-02
TW201815077A (zh) 2018-04-16
US20190109604A1 (en) 2019-04-11
US10153787B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
TWI754670B (zh) 極化碼之並列連續消除解碼與連續消除清單解碼的裝置和方法、製造方法及建立方法
US10536171B2 (en) Encoding/decoding method, device, and system
JP4389373B2 (ja) ２元巡回符号を反復型復号するための復号器
US20030188253A1 (en) Method for iterative hard-decision forward error correction decoding
US9843414B2 (en) Low complexity error correction
KR20170097580A (ko) 폴라 코딩 장치
KR20120023403A (ko) 프로덕트 부호의 복호 방법 및 장치
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
JP6533039B2 (ja) メッセージパッシングを用いた訂正符号の復号、特にｌｄｐｃ符号又はターボ符号の復号改良方法
WO2019096184A1 (zh) 阶梯码的解码方法、装置及存储介质
Kestel et al. Polar code decoder exploration framework
US10298262B2 (en) Decoding low-density parity-check maximum-likelihood single-bit messages
JP4202161B2 (ja) 符号化装置および復号装置
JP5523064B2 (ja) 復号装置及び方法
Gilbert et al. FPGA implementation of error control codes in VHDL: An undergraduate research project
CN111277830B (zh) 一种编码方法、解码方法及装置
EP3529900B1 (en) Construction of ldpc convolutional turbo codes
JP2008154238A (ja) Ｒｓ復号化における重複度の計算方法、装置並びに復号器および復号方法
Jalaleddine Towards achieving ultra reliable low latency communications using guessing random additive noise decoding
Talasadar et al. BER performance comparison of HOVA and SOVA in AWGN channel
Leroux et al. A highly parallel turbo product code decoder without interleaving resource
KR102607761B1 (ko) 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치
Tang et al. Fast and Low-Complexity Soft-Decision Generalized Integrated Interleaved Decoder
KR20240067786A (ko) 낮은 게이트 카운트 및 높은 처리량의 리드-솔로몬 디코딩
KR101221062B1 (ko) 가변 ｕｓｃ 부호를 이용한 부호화 및 복호화 방법