KR102607761B1 - 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치 - Google Patents

극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치 Download PDF

Info

Publication number
KR102607761B1
KR102607761B1 KR1020210124141A KR20210124141A KR102607761B1 KR 102607761 B1 KR102607761 B1 KR 102607761B1 KR 1020210124141 A KR1020210124141 A KR 1020210124141A KR 20210124141 A KR20210124141 A KR 20210124141A KR 102607761 B1 KR102607761 B1 KR 102607761B1
Authority
KR
South Korea
Prior art keywords
decoding
bit string
control information
generating
stage
Prior art date
Application number
KR1020210124141A
Other languages
English (en)
Other versions
KR20230040702A (ko
Inventor
선우명훈
이우석
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020210124141A priority Critical patent/KR102607761B1/ko
Priority to US17/884,935 priority patent/US11894863B2/en
Publication of KR20230040702A publication Critical patent/KR20230040702A/ko
Application granted granted Critical
Publication of KR102607761B1 publication Critical patent/KR102607761B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6572—Implementations using a tree structure, e.g. implementations in which the complexity is reduced by a tree structure from O(n) to O (log(n))
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치가 개시된다. 본 발명의 일 실시예에 따른 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치는, 극 부호화(Polar encoding)된 부호어에 대해 복수 개의 노드(Node)를 계층 구조로 형성한 복호 트리(Tree)를 생성하는 단계, 연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 복호하는 단계 및 상기 복호된 부호어 중에서 재복호 시 회귀되는 비트의 위치를 기반으로 기 설정된 연산 관계를 통하여 제어 정보를 생성하는 단계를 포함한다.

Description

극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치{METHOD AND APPARATUS FOR GENERATING A DECODING POSITION CONTROL SIGNAL FOR DECODING USING POLAR CODES}
본 발명의 실시예들은 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 기술과 관련된다.
극 부호 (Polar Code)는 이산 비기억 채널에서 채널 용량을 달성할 수 있는 최초의 오류정정부호이다. 극 부호의 복호 알고리즘은 크게 SC (Successive Cancellation, 연속 제거) 기반의 알고리즘과 BP (Belief Propagation, 신뢰 전파) 기반의 알고리즘으로 나뉘는데, BP 기반 알고리즘에 비해 높은 오류정정성능을 달성하는 SC 기반의 복호 알고리즘에 관한 연구가 활발히 진행되고 있다. 특히, 극 부호는 그 우수성을 인정받아 5G 표준의 채널 부호로 채택되었으며, 활발한 연구가 진행 중이다. 극 부호는 부호 및 복호 시 낮은 복잡도를 보이는 장점이 있지만, 극 부호의 가장 기본적인 복호 방식인 연속 제거(Successive-Cancellation, SC)(이하, SC) 복호는 현재 사용되는 여타 오류정정부호인 LDPC(Low-Density Parity-Check) 부호와 터보(Turbo) 부호에 비해 낮은 오류정정성능을 가지고 있다.
이러한 단점을 해결하기 위해 SC 복호 방식 기반의 보완된 복호 방식들이 제안되었고, 그 중 하나가 연속 제거 비트 반전(Successive Cancellation Flip; SCF)(이하, SCF) 복호 방식이다. 이는 부호어(Codeword) 중 신뢰도가 낮아 오류 발생 가능성이 큰 비트(Bit)의 값을 바꾸는 비트-반전(Bit-flipping) 알고리즘을 통한 것이며, 해당 과정의 진행 여부를 판별하기 위해 순환중복검사(Cyclic Redundancy Check, CRC) (이하, CRC) 부호가 추가로 사용된다.
SCF 복호 과정은 다음과 같다. 기존 SC 복호 방식을 통한 1차 복호가 완료되면 CRC 부호를 통해 오류 검출을 진행한다. 이때, 오류가 검출되지 않으면 복호를 종료하고, 오류가 검출되었다면 로그 우도 비(Log-likelihood Ratio; LLR)(이하, LLR) 값이 가장 낮은 비트 위치로 돌아가 해당 비트를 반전시킨다. 그 후 해당 위치에서 재복호를 수행하며, 재복호가 완료될 때 CRC 검출을 다시 진행한다. 비트 반전을 수행하더라도 2차 CRC 검출에서 오류가 다시 검출되었다면, 제2 LLR 최솟값을 가진 비트를 반전시키고 해당 위치로 회귀한다. 이러한 과정을 최대 T회 반복한다.
SCF 복호 방식은 기존 SC 복호 방식의 낮은 오류정정성능을 개선하였지만, 하드웨어 구현 시 메모리 사용량이 매우 증가한다. SC 복호 방식은 부호어를 한 비트씩 순서대로 복호하며, 이전 비트 위치에서의 LLR, 부분합 등의 정보들이 다음 비트 복호 시 사용된다. 이를 기반으로 한 SCF 복호기는 오류 검출 시 이전 비트로 돌아가는 과정으로 인해, 해당 위치에서의 정보들을 최대 T회 저장해야 한다. 이에 따라, 이를 저장하기 위한 메모리가 추가로 필요하며, 때문에 전체 복호기의 메모리 사용량 및 소비 전력이 증가한다. 이러한 SCF 복호기의 하드웨어 구현 문제를 해결하기 위해 효율적인 복호기 구조를 통한 메모리 감소 기법이 필요한 실정이다.
대한민국 등록특허공보 제10-1817168호(2018.01.04.)
본 발명의 실시예들은 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치를 제공하기 위한 것이다.
본 발명의 예시적인 실시예에 따르면, 극 부호화(Polar encoding)된 부호어에 대해 복수 개의 노드(Node)를 계층 구조로 형성한 복호 트리(Tree)를 생성하는 단계, 연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 복호하는 단계, 및 상기 복호된 부호어 중에서 재복호 시 회귀되는 비트의 위치를 기반으로 기 설정된 연산 관계를 통하여 제어 정보를 생성하는 단계를 포함하는 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법이 제공된다.
상기 부호어를 복호하는 단계는 상기 복호 트리에서 최상위 스테이지의 노드로부터 최하위 스테이지의 노드를 깊이-우선 탐색(depth-first search, DFS) 방식으로 탐색(search)하여 상기 최하위 스테이지의 노드를 하나씩 순차적으로 복호할 수 있다.
상기 제어 정보를 생성하는 단계는 상기 재복호 시 회귀되는 비트의 위치를 나타내는 제1 비트열, 및 상기 제1 비트열과 상기 기 설정된 연산 관계를 통하여 연산된 제2 비트열을 기반으로 상기 제어 정보를 생성할 수 있다.
상기 제1 비트열 및 상기 제2 비트열은 log2N의 자릿수를 가지는 이진법으로 표현될 수 있다.
(여기서, N은 부호어의 부호 길이)
상기 기 설정된 연산 관계는 덧셈기를 이용하여 상기 제1 비트열과 1의 2의 보수를 덧셈하고, 배타적 논리합(XOR) 연산자를 이용하여 상기 제1 비트열과 상기 덧셈을 수행한 결과를 배타적 논리합 연산하여 상기 제2 비트열을 출력할 수 있다.
상기 제어 정보를 생성하는 단계는 상기 제2 비트열의 모든 자리에서 1의 개수를 통하여 상기 재복호 시 회귀되는 비트의 복호를 위해 필요한 클럭 사이클 정보를 생성하는 단계, 상기 제2 비트열의 자리 값을 통하여 연산이 수행되는 스테이지 정보를 생성하는 단계 및 상기 제1 비트열의 자리 값을 통하여 상기 스테이지 정보에서 수행되는 연산 정보를 생성하는 단계를 더 포함할 수 있다.
상기 스테이지 정보를 생성하는 단계는 상기 제2 비트열의 j번째 자리를 통하여 상기 복호 트리의 j번째 스테이지에서의 연산 수행 여부를 확인하되, 상기 제2 비트열의 j번째 자리값이 1이면, 상기 복호 트리의 j번째 스테이지에서 연산이 수행되는 것으로 판단할 수 있다.
(여기서, j는 좌측부터 내림차순으로 log2N-1부터 0까지)
상기 연산 정보를 생성하는 단계는 상기 제1 비트열의 j번째 자리를 통하여 상기 연산이 수행되는 것으로 판단된 j번째 스테이지에서 수행하는 연산을 확인하되, 상기 제1 비트열의 j번째 자리값이 0이면 상기 j번째 스테이지에서 수행하는 연산을 f 연산으로 판단하고, 상기 제1 비트열의 j번째 자리값이 1이면 상기 j번째 스테이지에서 수행하는 연산을 g 연산으로 판단할 수 있다.
본 발명의 예시적인 실시예에 따르면, 극 부호화(Polar encoding)된 부호어에 대해 복수 개의 노드(Node)를 계층 구조로 형성한 복호 트리(Tree)를 생성하는 복호 트리 생성부, 연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 복호하는 복호부 및 상기 복호된 부호어 중에서 재복호 시 회귀되는 비트의 위치를 기반으로 기 설정된 연산 관계를 통하여 제어 정보를 생성하는 제어 정보 생성부를 포함하는 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 장치가 제공된다.
상기 복호부는 상기 복호 트리에서 최상위 스테이지의 노드로부터 최하위 스테이지의 노드를 깊이-우선 탐색(depth-first search, DFS) 방식으로 탐색(search)하여 상기 최하위 스테이지의 노드를 하나씩 순차적으로 복호할 수 있다.
상기 제어 정보 생성부는 상기 재복호 시 회귀되는 비트의 위치를 나타내는 제1 비트열, 및 상기 제1 비트열과 상기 기 설정된 연산 관계를 통하여 연산된 제2 비트열을 기반으로 상기 제어 정보를 생성할 수 있다.
상기 제1 비트열 및 상기 제2 비트열은 log2N의 자릿수를 가지는 이진법으로 표현될 수 있다.
(여기서, N은 부호어의 부호 길이)
상기 기 설정된 연산 관계는 덧셈기를 이용하여 상기 제1 비트열과 1의 2의 보수를 덧셈하고, 배타적 논리합(XOR) 연산자를 이용하여 상기 제1 비트열과 상기 덧셈을 수행한 결과를 배타적 논리합 연산하여 상기 제2 비트열을 출력할 수 있다.
상기 제어 정보 생성부는 상기 제2 비트열의 모든 자리에서 1의 개수를 통하여 상기 재복호 시 회귀되는 비트의 복호를 위해 필요한 클럭 사이클 정보를 생성하고, 상기 제2 비트열의 자리 값을 통하여 연산이 수행되는 스테이지 정보를 생성하며, 상기 제1 비트열의 자리 값을 통하여 상기 스테이지 정보에서 수행되는 연산 정보를 생성할 수 있다.
상기 제어 정보 생성부는 상기 제2 비트열의 j번째 자리를 통하여 상기 복호 트리의 j번째 스테이지에서의 연산 수행 여부를 확인하되, 상기 제2 비트열의 j번째 자리값이 1이면, 상기 복호 트리의 j번째 스테이지에서 연산이 수행되는 것으로 판단하여 상기 스테이지 정보를 생성할 수 있다.
(여기서, j는 좌측부터 내림차순으로 log2N-1부터 0까지)
상기 제어 정보 생성부는 상기 제1 비트열의 j번째 자리를 통하여 상기 연산이 수행되는 것으로 판단된 j번째 스테이지에서 수행하는 연산을 확인하되, 상기 제1 비트열의 j번째 자리값이 0이면 상기 j번째 스테이지에서 수행하는 연산을 f 연산으로 판단하고, 상기 제1 비트열의 j번째 자리값이 1이면 상기 j번째 스테이지에서 수행하는 연산을 g 연산으로 판단하여 상기 연산 정보를 생성할 수 있다.
본 발명의 실시예들에 따르면, 복호 비트의 위치 및 기 설정된 연산 관계를 이용함으로써, 연속 제거(SC, Successive Cancellation) 복호 방법을 이용한 복호를 위해 요구되는 메모리 사용량을 감소시킬 수 있다.
또한, 본 발명의 실시예들에 따르면, 비트 위치의 이진 표현(binary representation)에 기반하여 log2N-비트 덧셈기, log2N-비트 XOR 게이트로 구현함으로써, 하드웨어 구현이 용이하고, 구조상 경로가 짧아 빠른 회로 설계 가능할 수 있다.
도 1은 본 발명의 일 실시예에 따른 복호 위치 제어 정보 생성 장치를 설명하기 위한 블록도
도 2는 본 발명의 일 실시예에 따른 복호 위치 제어 정보 생성 장치에서 생성된 복호 트리를 나타낸 도면
도 3은 본 발명의 일 실시예에 따른 복호 위치 제어 정보 생성 장치에서 비트의 위치를 기반으로 복호 위치 제어 정보를 생성하는 과정을 나타낸 도면
도 4는 본 발명의 일 실시예에 따른 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법을 설명하기 위한 흐름도
도 5는 일 실시예에 따르면 컴퓨팅 장치를 포함하는 컴퓨팅 환경을 예시하여 설명하기 위한 블록도
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 이하의 상세한 설명은 본 명세서에서 기술된 방법, 장치 및/또는 시스템에 대한 포괄적인 이해를 돕기 위해 제공된다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안된다.
도 1은 본 발명의 일 실시예에 따른 복호 위치 제어 정보 생성 장치(100)를 설명하기 위한 블록도이다.
한편, 본 발명에서는 통신 시스템에서 사용되는 극 부호 부호화 및 복호화 장치를 일 예로 설명할 수 있다. 극 부호 부호화 장치는 송신하고자 하는 데이터(정보 비트)를 극 부호를 이용하여 부호화하고, 채널을 통하여 부호화된 데이터(부호어)를 극 부호 복호화 장치로 전송할 수 있다. 여기서, 극 부호는 여러 개의 채널을 결합한 후 적절히 분리했을 때 발생하는 채널 양극화(Channel Polarization) 현상을 이용하여 채널 용량을 달성하는 부호이다. 또한, 극 부호 복호화 장치는 채널을 통하여 극 부호 부호화 장치로부터 수신한 부호어를 연속 제거(SC, Successive Cancellation) 복호 기법에 기반하여, 복호화하여 극 부호 부호화 장치가 부호한 데이터를 추정하여 출력할 수 있다. 이 때, SC 복호 기법에 따르면, 부호화된 데이터를 한 비트씩 순차적으로 복호해가며, 어떤 비트를 복호함에 있어서 그 이전까지 복호된 비트 결과를 이용할 수 있다. 성능 향상을 위해 사용되는 SCL(SClist) 복호, SCS(SC-stack) 복호, SCF(SC-flip) 복호 등도 기본적으로는 순차적인 복호 방식을 사용한다.
도 1을 참조하면, 일 실시예에 따른 복호 위치 제어 정보 생성 장치(100)는 복호 트리 생성부(110), 복호부(120) 및 제어 정보 생성부(130)를 포함할 수 있다.
이하의 실시예에서, 각 구성들은 이하에 기술된 것 이외에 상이한 기능 및 능력을 가질 수 있고, 이하에 기술되지 않은 것 이외에도 추가적인 구성을 포함할 수 있다.
또한, 이하의 실시예에서, 복호 트리 생성부(110), 복호부(120) 및 제어 정보 생성부(130)는 물리적으로 구분된 하나 이상의 장치를 이용하여 구현되거나, 하나 이상의 프로세서 또는 하나 이상의 프로세서 및 소프트웨어의 결합에 의해 구현될 수 있으며, 도시된 예와 달리 구체적 동작에 있어 명확히 구분되지 않을 수 있다.
복호 트리 생성부(110)는 극 부호화(Polar encoding)된 부호어와 부호어 길이를 수신하여 수신된 부호어와 부호어 길이를 만족하는 복호 트리(Tree)를 생성할 수 있다. 즉, 복호 트리 생성부(110)는 극 부호화된 부호어에 대해 복수 개의 노드를 계층 구조로 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 복호 위치 제어 정보 생성 장치(100)에서 생성된 복호 트리를 나타낸 도면이다.
도 2를 참조하면, 부호어의 전체 부호 길이가 8비트, 정보 비트가 4 비트일 때, 극 부호의 이진 트리 구조를 확인할 수 있다. 여기서, 좌측 분기는 f 연산, 우측 분기는 g 연산을 나타내고, Si는 복호 트리의 스테이지,
Figure 112021107781854-pat00001
i는 복호된 비트 위치, 분기 선상에 표기된 수는 복호 스케줄의 클럭 사이클(Clock Cycle, CC)를 나타낼 수 있다.
복호 트리 생성부(110)는 전체 부호 길이(N)가 8 비트이고, 그 중 4 비트가 정보 비트(Information Bit)(
Figure 112021107781854-pat00002
3,
Figure 112021107781854-pat00003
5,
Figure 112021107781854-pat00004
6,
Figure 112021107781854-pat00005
7)이고 나머지 4비트가 프로즌 비트(Frozen Bit)(
Figure 112021107781854-pat00006
0,
Figure 112021107781854-pat00007
1,
Figure 112021107781854-pat00008
2,
Figure 112021107781854-pat00009
4)로 구성된 부호어를 수신할 수 있다. 또한, 복호 트리 생성부(110)는 도 2에 도시된 바와 같이 수신한 부호어를 만족하는 복호 트리를 생성할 수 있다.
복호부(120)는 SC 복호 기법을 이용하여 부호어를 복호할 수 있다. 즉, 복호부(120)는 SC 복호 방법에 기반하여 수신된 부호어 전체를 순차적으로 한 비트씩 복호할 수 있다.
구체적으로, 복호부(120)는 복호 트리에서 루트 노드(root node; 최상위 스테이지의 노드)로부터 각 리프 노드(leaf node; 최하위 스테이지의 노드)를 깊이-우선 탐색(depth-first search, DFS) 방식으로 방문(visit) 또는 탐색(search)하여 리프 노드를 한 비트씩 순차적으로 복호할 수 있다. 여기서, 최상위 스테이지는 log2N이고, 복호 스케줄(클럭 사이클)은 2N-2일 수 있다. 예를 들어, 복호부(120)는 각 리프 노드를 DFS 방식으로 방문하는 과정에서, 트리의 왼쪽 노드(좌측 분기)를 방문할 때의 LLR(log-likelihood ratio) 값은 f 연산에 의해 계산되며, 트리의 오른쪽 노드(우측 분기)를 방문할 때의 LLR 값은 g 연산에 의해 계산될 수 있다. 여기서, f 연산 및 g 연산은 SC 복호 기법에서 LLR 값을 계산하기 위해 정의된 식으로 하기 수학식 1과 같이 표현할 수 있다. 한편, 극 부호의 복호 알고리즘에서 f 연산과 g 연산은 기 공지된 기술로서 자세한 설명은 생략하기로 한다.
Figure 112021107781854-pat00010
Figure 112021107781854-pat00011
이와 같이, 복호 트리에서의 DFS 방식의 방문에 의해 부모 노드(parent node)가 나타내는 노드들의 LLR 값들을 이용하여 자식 노드(child node)가 나타내는 노드들의 LLR 값을 노드의 위치에 따라 f 연산 혹은 g 연산으로 계산할 수 있다.
제어 정보 생성부(130)는 재복호 시 회귀되는 비트의 위치를 기반으로 기 설정된 연산 관계를 통하여 제어 정보를 생성할 수 있다. 구체적으로, 제어 정보 생성부(130)는 제1 비트열 및 제2 비트열을 이용하여 복호 위치 제어 정보를 생성할 수 있다. 여기서, 제1 비트열은 재복호 시 회귀되는 비트의 위치를 나타낼 수 있다. 또한, 제2 비트열은 제1 비트열, 덧셈기와 배타적 논리합(Exclusive OR; XOR) 연산자를 이용하여 연산될 수 있다. 또한, 제어 정보는 해당 비트의 복호를 위하여 수행되는 스테이지 별 연산의 종류 및 해당 비트에서 사용되는 클럭 사이클 정보일 수 있다.
도 3은 본 발명의 일 실시예에 따른 복호 위치 제어 정보 생성 장치(100)에서 비트의 위치를 기반으로 복호 위치 제어 정보를 생성하는 과정을 나타낸 도면이다.
도 3을 참조하면, 재복호 시 회귀되는 비트의 위치를 기반으로 비트의 위치를 나타내는 제1 비트열(Xi) 및 제1 비트열(Xi), 덧셈기와 XOR 연산자를 이용하여 연산된 제2 비트열(Yi)을 확인할 수 있다. 여기서, 비트열의 길이는 부호어의 부호 길이(N)에 따라 결정될 수 있으며, 예를 들어, 부호어의 부호 길이가 8인 경우, 비트열의 길이는 도 3에 도시된 예와 같이 길이가 3인 비트열일 수 있다.
제1 비트열(Xi)는 부호어의 비트 중 재복호 시 회귀되는 비트의 위치를 이진법으로 표현할 수 있다. 예를 들어, 십진수로 표현되는 부호어의 부호 길이(N)가 N 비트일 때, 재 복호 시 회귀되는 비트의 위치는 log2N비트의 길이를 가진 비트열로 나타낼 수 있다.
구체적인 예로, 재복호 되는 비트가 SC 복호 방식에 기초하여 1번째로 복호된 비트인 경우(
Figure 112021107781854-pat00012
0), 이 때 제1 비트열로 표현되는 해당 비트의 위치는 000으로 표현될 수 있다.
다른 예로, 재복호 되는 비트가 SC 복호 방식에 기초하여 6번째로 복호된 비트인 경우(
Figure 112021107781854-pat00013
5), 이 때 제1 비트열로 표현되는 해당 비트의 위치는 101으로 표현될 수 있다.
제2 비트열(Yi)는 제1 비트열(Xi), 덧셈기와 XOR 연산자를 이용하여 연산될 수 있다. 즉, 제2 비트열(Yi)는 덧셈기를 이용하여 제1 비트열(Xi)과 1의 2의 보수를 덧셈하고, XOR 연산자를 이용하여 제1 비트열과 덧셈을 수행한 결과를 배타적 논리합 연산되어 출력될 수 있다. 예를 들어, Xi에서 덧셈기를 이용하여 Xi-1을 계산하고, Xi와 Xi-1을 XOR 연산을 취하여 제2 비트열(Yi)를 연산할 수 있다.
구체적인 예로, 재복호 되는 비트가 SC 복호 방식에 기초하여 1번째로 복호된 비트인 경우(
Figure 112021107781854-pat00014
0), Xi은 000이고, Xi-1은 1의 2의 보수를 이용하면(001의 2의 보수 111을 Xi에 더함) 111이며, Xi와 Xi-1을 XOR 연산을 취하여 연산된 제2 비트열(Yi)는 111로 표현될 수 있다.
다른 예로, 재복호 되는 비트가 SC 복호 방식에 기초하여 6번째로 복호된 비트인 경우(
Figure 112021107781854-pat00015
5), Xi은 101이고, Xi-1은 1의 2의 보수를 이용하면(001의 2의 보수 111을 Xi에 더함) 100이며, Xi와 Xi-1을 XOR 연산을 취하여 연산된 제2 비트열(Yi)는 001로 표현될 수 있다.
복호 위치 제어 정보는 제1 비트열 및 제2 비트열을 이용하여 생성될 수 있다. 예를 들어, 제2 비트열의 모든 자리에서 1의 개수를 통하여 재복호 되는 비트의 복호를 위해 필요한 클럭 사이클 정보를 생성하고, 제2 비트열의 자리 값을 통하여 연산이 수행되는 스테이지 정보(Si)를 생성하며, 제1 비트열의 자리 값을 통하여 해당 스테이지 정보에서 수행되는 연산 정보(f 연산 또는 g 연산)를 생성할 수 있다. 복호 위치 제어 정보 생성 장치(100)는 스테이지 정보를 통하여 제2 비트열의 j번째 자리를 통하여 복호 트리의 j번째 스테이지에서의 연산 수행 여부를 확인하되, 제2 비트열의 j번째 자리값이 1이면, 복호 트리의 j번째 스테이지에서 연산이 수행되는 것으로 판단할 수 있다. 또한, 복호 위치 제어 정보 생성 장치(100)는 연산 정보를 통하여 제1 비트열의 j번째 자리를 통하여 연산이 수행되는 것으로 판단된 j번째 스테이지에서 수행하는 연산을 확인하되, 제1 비트열의 j번째 자리값이 0이면 j번째 스테이지에서 수행하는 연산을 f 연산으로 판단하고, 제1 비트열의 j번째 자리값이 1이면 j번째 스테이지에서 수행하는 연산을 g 연산으로 판단할 수 있다. 여기서, j는 좌측부터 내림차순으로 log2N-1부터 0까지로 표현될 수 있다.
구체적인 예로, Xi가 000이고, Yi가 111인 경우, Yi의 모든 자리의 1의 개수가 3개이므로, 총 3 클럭 사이클이 필요한 것으로 판단할 수 있다. 또한, Yi의 자리 값이 모두 1이므로, 각 자리 값에 대응하는 스테이지(S2, S1, S0)에서 연산이 수행되는 것으로 판단할 수 있다. 또한, 연산이 수행되는 스테이지(S2, S1, S0)와 대응하는 Xi의 자리 값이 각각 0이므로, 스테이지 S2, 스테이지 S1, 스테이지 S0에서 f 연산이 각각 수행되는 것으로 판단할 수 있다.
다른 예로, Xi가 101이고, Yi가 001인 경우, Yi의 모든 자리의 1의 개수가 1개이므로 총 1 클럭 사이클이 필요한 것으로 판단할 수 있다. 또한, Yi의 자리 값이 0번째에서만 1이므로, 해당 자리값에 대응하는 스테이지 S0에서만 연산이 수행되는 것으로 판단할 수 있다. 또한, 연산이 수행되는 스테이지 S0과 대응하는 Xi의 자리 값이 1이므로, 스테이지 S0에서 g 연산이 수행되는 것으로 판단할 수 있다.
종래 제어 정보 생성부는 이전 하위 스테이지 연산이 모두 완료되어 f 연산이 요구되는 초기 상태, f 연산이 완료되어 g 연산이 요구되는 상태, g 연산이 완료되어 하위 스테이지 연산이 요구되는 상태의 3가지 스테이지별 상태를 고려하여야 하며, 이를 저장하기 위한 제어 정보 상태 메모리(스테이지별 2비트) 및 초기화 로직이 필요하다.
반면, 일 실시예에 따른 제어 정보 생성부(130)는 비트 위치의 이진 표현(binary representation)에 기반하여 덧셈기와 배타적 논리합(Exclusive OR; XOR) 연산자를 이용함으로써, 복호 과정에서 요구되는 추가적인 메모리 사용량을 절감시키는 효과를 발휘할 수 있다.
도 4는 본 발명의 일 실시예에 따른 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법을 설명하기 위한 흐름도이다. 도 4에 도시된 방법은 도 1에 도시된 복호 위치 제어 정보 생성 장치(100)에 의해 수행될 수 있다.
또한, 도시된 흐름도에서는 상기 방법을 복수 개의 단계로 나누어 기재하였으나, 적어도 일부의 단계들은 순서를 바꾸어 수행되거나, 다른 단계와 결합되어 함께 수행되거나, 생략되거나, 세부 단계들로 나뉘어 수행되거나, 또는 도시되지 않은 하나 이상의 단계가 부가되어 수행될 수 있다.
도 4를 참조하면, 복호 위치 제어 정보 생성 장치(100)는 극 부호화(Polar encoding)된 부호어와 부호어 길이를 수신하여 수신된 부호어와 부호어 길이를 만족하는 복호 트리(Tree)를 생성한다(S410).
이후, 복호 위치 제어 정보 생성 장치(100)는 SC 복호 기법을 이용하여 부호어를 복호한다(S420).
이후, 복호 위치 제어 정보 생성 장치(100)는 재복호 시 회귀되는 비트의 위치를 기반으로 기 설정된 연산 관계를 통하여 제어 정보를 생성한다(S430).
도 5는 일 실시예에 따르면 컴퓨팅 장치(12)를 포함하는 컴퓨팅 환경(10)을 예시하여 설명하기 위한 블록도이다.
도시된 실시예에서, 각 컴포넌트들은 이하에 기술된 것 이외에 상이한 기능 및 능력을 가질 수 있고, 이하에 기술되지 않은 것 이외에도 추가적인 컴포넌트를 포함할 수 있다.
도시된 컴퓨팅 환경(10)은 컴퓨팅 장치(12)를 포함한다. 일 실시예에서, 컴퓨팅 장치(12)는 복호 위치 제어 정보 생성 장치(100)에 포함된 하나 이상의 컴포넌트일 수 있다.
컴퓨팅 장치(12)는 적어도 하나의 프로세서(14), 컴퓨터 판독 가능 저장 매체(16) 및 통신 버스(18)를 포함한다. 프로세서(14)는 컴퓨팅 장치(12)로 하여금 앞서 언급된 예시적인 실시예에 따라 동작하도록 할 수 있다. 예컨대, 프로세서(14)는 컴퓨터 판독 가능 저장 매체(16)에 저장된 하나 이상의 프로그램들을 실행할 수 있다. 상기 하나 이상의 프로그램들은 하나 이상의 컴퓨터 실행 가능 명령어를 포함할 수 있으며, 상기 컴퓨터 실행 가능 명령어는 프로세서(14)에 의해 실행되는 경우 컴퓨팅 장치(12)로 하여금 예시적인 실시예에 따른 동작들을 수행하도록 구성될 수 있다.
컴퓨터 판독 가능 저장 매체(16)는 컴퓨터 실행 가능 명령어 내지 프로그램 코드, 프로그램 데이터 및/또는 다른 적합한 형태의 정보를 저장하도록 구성된다. 컴퓨터 판독 가능 저장 매체(16)에 저장된 프로그램(20)은 프로세서(14)에 의해 실행 가능한 명령어의 집합을 포함한다. 일 실시예에서, 컴퓨터 판독 가능 저장 매체(16)는 메모리(랜덤 액세스 메모리와 같은 휘발성 메모리, 비휘발성 메모리, 또는 이들의 적절한 조합), 하나 이상의 자기 디스크 저장 디바이스들, 광학 디스크 저장 디바이스들, 플래시 메모리 디바이스들, 그 밖에 컴퓨팅 장치(12)에 의해 액세스되고 원하는 정보를 저장할 수 있는 다른 형태의 저장 매체, 또는 이들의 적합한 조합일 수 있다.
통신 버스(18)는 프로세서(14), 컴퓨터 판독 가능 저장 매체(16)를 포함하여 컴퓨팅 장치(12)의 다른 다양한 컴포넌트들을 상호 연결한다.
컴퓨팅 장치(12)는 또한 하나 이상의 입출력 장치(24)를 위한 인터페이스를 제공하는 하나 이상의 입출력 인터페이스(22) 및 하나 이상의 네트워크 통신 인터페이스(26)를 포함할 수 있다. 입출력 인터페이스(22) 및 네트워크 통신 인터페이스(26)는 통신 버스(18)에 연결된다. 입출력 장치(24)는 입출력 인터페이스(22)를 통해 컴퓨팅 장치(12)의 다른 컴포넌트들에 연결될 수 있다. 예시적인 입출력 장치(24)는 포인팅 장치(마우스 또는 트랙패드 등), 키보드, 터치 입력 장치(터치패드 또는 터치스크린 등), 음성 또는 소리 입력 장치, 다양한 종류의 센서 장치 및/또는 촬영 장치와 같은 입력 장치, 및/또는 디스플레이 장치, 프린터, 스피커 및/또는 네트워크 카드와 같은 출력 장치를 포함할 수 있다. 예시적인 입출력 장치(24)는 컴퓨팅 장치(12)를 구성하는 일 컴포넌트로서 컴퓨팅 장치(12)의 내부에 포함될 수도 있고, 컴퓨팅 장치(12)와는 구별되는 별개의 장치로 컴퓨팅 장치(12)와 연결될 수도 있다.
이상에서 본 발명의 대표적인 실시예들을 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10: 컴퓨팅 환경
12: 컴퓨팅 장치
14: 프로세서
16: 컴퓨터 판독 가능 저장 매체
18: 통신 버스
20: 프로그램
22: 입출력 인터페이스
24: 입출력 장치
26: 네트워크 통신 인터페이스
100 : 복호 위치 제어 정보 생성 장치
110 : 복호 트리 생성부
120 : 복호부
130 : 제어 정보 생성부

Claims (16)

  1. 극 부호화(Polar encoding)된 부호어에 대해 복수 개의 노드(Node)를 계층 구조로 형성한 복호 트리(Tree)를 생성하는 단계;
    연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 복호하는 단계;
    1차 복호 후, 상기 복호된 부호어 중에서 CRC(Cyclic redundancy check)에 따라 재복호를 수행하기 위한 비트의 위치를 기반으로 기 설정된 연산 관계를 통하여 복호 위치 제어 정보를 생성하는 단계; 및
    상기 복호 위치 제어 정보를 기반으로 상기 재복호를 수행하기 위한 비트의 위치로 회귀하여 재복호를 수행하는 단계를 포함하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법.
  2. 청구항 1에 있어서,
    상기 부호어를 복호하는 단계는,
    상기 복호 트리에서 최상위 스테이지의 노드로부터 최하위 스테이지의 노드를 깊이-우선 탐색(depth-first search, DFS) 방식으로 탐색(search)하여 상기 최하위 스테이지의 노드를 하나씩 순차적으로 복호하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법.
  3. 청구항 1에 있어서,
    상기 복호 위치 제어 정보를 생성하는 단계는,
    상기 재복호를 수행하기 위한 비트의 위치를 나타내는 제1 비트열, 및 상기 제1 비트열과 상기 기 설정된 연산 관계를 통하여 연산된 제2 비트열을 기반으로 상기 복호 위치 제어 정보를 생성하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법.
  4. 청구항 3에 있어서,
    상기 제1 비트열 및 상기 제2 비트열은,
    log2N의 자릿수를 가지는 이진법으로 표현되는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법.
    (여기서, N은 부호어의 부호 길이)
  5. 청구항 4에 있어서,
    상기 기 설정된 연산 관계는,
    덧셈기를 이용하여 상기 제1 비트열과 1의 2의 보수를 덧셈하고, 배타적 논리합(XOR) 연산자를 이용하여 상기 제1 비트열과 상기 덧셈을 수행한 결과를 배타적 논리합 연산하여 상기 제2 비트열을 출력하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법.
  6. 청구항 5에 있어서,
    상기 복호 위치 제어 정보를 생성하는 단계는,
    상기 제2 비트열의 모든 자리 값 중에서 표현되는 1의 개수를 통하여 상기 재복호를 수행하기 위한 비트의 복호를 위해 필요한 클럭 사이클 정보를 생성하는 단계;
    상기 제2 비트열에서 표현되는 자리 값을 기반으로 연산이 수행되는 스테이지 정보를 생성하는 단계; 및
    상기 제1 비트열에서 표현되는 자리 값을 기반으로 상기 스테이지 정보에서 수행되는 연산 정보를 생성하는 단계를 더 포함하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법.
  7. 청구항 6에 있어서,
    상기 스테이지 정보를 생성하는 단계는,
    상기 제2 비트열의 j번째 자리를 통하여 상기 복호 트리의 j번째 스테이지에서의 연산 수행 여부를 확인하되,
    상기 제2 비트열의 j번째 자리값이 1이면, 상기 복호 트리의 j번째 스테이지에서 연산이 수행되는 것으로 판단하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법.
    (여기서, j는 좌측부터 내림차순으로 log2N-1부터 0까지)
  8. 청구항 7에 있어서,
    상기 연산 정보를 생성하는 단계는,
    상기 제1 비트열의 j번째 자리를 통하여 상기 연산이 수행되는 것으로 판단된 j번째 스테이지에서 수행하는 연산을 확인하되,
    상기 제1 비트열의 j번째 자리값이 0이면 상기 j번째 스테이지에서 수행하는 연산을 f 연산으로 판단하고, 상기 제1 비트열의 j번째 자리값이 1이면 상기 j번째 스테이지에서 수행하는 연산을 g 연산으로 판단하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법.
  9. 극 부호화(Polar encoding)된 부호어에 대해 복수 개의 노드(Node)를 계층 구조로 형성한 복호 트리(Tree)를 생성하는 복호 트리 생성부;
    연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 복호하는 복호부; 및
    1차 복호 후, 상기 복호된 부호어 중에서 CRC(Cyclic redundancy check)에 따라 재복호를 수행하기 위한 비트의 위치를 기반으로 기 설정된 연산 관계를 통하여 복호 위치 제어 정보를 생성하는 제어 정보 생성부를 포함하며,
    상기 복호부는, 상기 복호 위치 제어 정보를 기반으로 상기 재복호를 수행하기 위한 비트의 위치로 회귀하여 재복호를 수행하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 장치.
  10. 청구항 9에 있어서,
    상기 복호부는,
    상기 복호 트리에서 최상위 스테이지의 노드로부터 최하위 스테이지의 노드를 깊이-우선 탐색(depth-first search, DFS) 방식으로 탐색(search)하여 상기 최하위 스테이지의 노드를 하나씩 순차적으로 복호하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 장치.
  11. 청구항 9에 있어서,
    상기 제어 정보 생성부는,
    상기 재복호를 수행하기 위한 비트의 위치를 나타내는 제1 비트열, 및 상기 제1 비트열과 상기 기 설정된 연산 관계를 통하여 연산된 제2 비트열을 기반으로 상기 복호 위치 제어 정보를 생성하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 장치.
  12. 청구항 11에 있어서,
    상기 제1 비트열 및 상기 제2 비트열은,
    log2N의 자릿수를 가지는 이진법으로 표현되는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 장치.
    (여기서, N은 부호어의 부호 길이)
  13. 청구항 12에 있어서,
    상기 기 설정된 연산 관계는,
    덧셈기를 이용하여 상기 제1 비트열과 1의 2의 보수를 덧셈하고, 배타적 논리합(XOR) 연산자를 이용하여 상기 제1 비트열과 상기 덧셈을 수행한 결과를 배타적 논리합 연산하여 상기 제2 비트열을 출력하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 장치.
  14. 청구항 13에 있어서,
    상기 제어 정보 생성부는,
    상기 제2 비트열의 모든 자리 값 중에서 표현되는 1의 개수를 통하여 상기 재복호를 수행하기 위한 비트의 복호를 위해 필요한 클럭 사이클 정보를 생성하고, 상기 제2 비트열에서 표현되는 자리 값을 기반으로 연산이 수행되는 스테이지 정보를 생성하며, 상기 제1 비트열에서 표현되는 자리 값을 기반으로 상기 스테이지 정보에서 수행되는 연산 정보를 생성하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 장치.
  15. 청구항 14에 있어서,
    상기 제어 정보 생성부는,
    상기 제2 비트열의 j번째 자리를 통하여 상기 복호 트리의 j번째 스테이지에서의 연산 수행 여부를 확인하되,
    상기 제2 비트열의 j번째 자리값이 1이면, 상기 복호 트리의 j번째 스테이지에서 연산이 수행되는 것으로 판단하여 상기 스테이지 정보를 생성하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 장치.
    (여기서, j는 좌측부터 내림차순으로 log2N-1부터 0까지)
  16. 청구항 15에 있어서,
    상기 제어 정보 생성부는,
    상기 제1 비트열의 j번째 자리를 통하여 상기 연산이 수행되는 것으로 판단된 j번째 스테이지에서 수행하는 연산을 확인하되,
    상기 제1 비트열의 j번째 자리값이 0이면 상기 j번째 스테이지에서 수행하는 연산을 f 연산으로 판단하고, 상기 제1 비트열의 j번째 자리값이 1이면 상기 j번째 스테이지에서 수행하는 연산을 g 연산으로 판단하여 상기 연산 정보를 생성하는, 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 장치.
KR1020210124141A 2021-09-16 2021-09-16 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치 KR102607761B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210124141A KR102607761B1 (ko) 2021-09-16 2021-09-16 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치
US17/884,935 US11894863B2 (en) 2021-09-16 2022-08-10 Method and apparatus for generating a decoding position control signal for decoding using polar codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210124141A KR102607761B1 (ko) 2021-09-16 2021-09-16 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20230040702A KR20230040702A (ko) 2023-03-23
KR102607761B1 true KR102607761B1 (ko) 2023-11-29

Family

ID=85478793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210124141A KR102607761B1 (ko) 2021-09-16 2021-09-16 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치

Country Status (2)

Country Link
US (1) US11894863B2 (ko)
KR (1) KR102607761B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4216443A1 (en) * 2022-01-25 2023-07-26 Nokia Solutions and Networks Oy Reduced-power ldpc decoding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361728B2 (en) * 2016-06-17 2019-07-23 Huawei Technologies Co., Ltd. Multiple-symbol combination based decoding for general polar codes
US10153787B2 (en) * 2016-09-20 2018-12-11 Samsung Electronics Co., Ltd Apparatus and method for parallelized successive cancellation decoding and successive cancellation list decoding of polar codes
KR101817168B1 (ko) 2016-11-16 2018-01-10 연세대학교 산학협력단 극 부호의 근사화된 신뢰전파 복호화 방법 및 장치
US10581465B2 (en) * 2018-01-11 2020-03-03 Samsung Electronics Co., Ltd Special node (constituent code) processing for fast/simplified polar successive cancellation list (SCL) decoder
TWI748739B (zh) * 2020-11-10 2021-12-01 國立清華大學 決定待翻轉比特位置的方法及極化碼解碼器

Also Published As

Publication number Publication date
KR20230040702A (ko) 2023-03-23
US11894863B2 (en) 2024-02-06
US20230084339A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US10673467B2 (en) Apparatus and method for parallelized successive cancellation decoding and successive cancellation list decoding of polar codes
Zhang et al. Reduced-latency SC polar decoder architectures
US9998148B2 (en) Techniques for low complexity turbo product code decoding
Sarkis et al. Flexible and low-complexity encoding and decoding of systematic polar codes
CN113032178B (zh) 存储器控制器及快闪存储器的存取方法
CN110771047B (zh) 具有f功能和g功能的llr域计算的极性解码器
US9450615B2 (en) Multi-bit error correction method and apparatus based on a BCH code and memory system
TW201933796A (zh) 使用硬選取硬解碼模式下的解碼器產生軟資訊的方法
US11177834B2 (en) Communication method and apparatus using polar codes
WO2017113507A1 (zh) 一种集合译码方法和集合译码器
US11381260B2 (en) Architecture for guessing random additive noise decoding (GRAND)
US9015548B2 (en) Error detection correction method and semiconductor memory apparatus
KR102607761B1 (ko) 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치
US11764901B2 (en) Apparatus and method for successive cancellation flip decoding of polar code
KR100302847B1 (ko) 유한필드에서의긴다항식제산장치
Hassan et al. A simplified radix-4 successive cancellation decoder with partial sum lookahead
Jeong et al. Fast multibit decision polar decoder for successive-cancellation list decoding
KR102523423B1 (ko) 극 부호 연속 제거 비트 반전 복호 장치 및 방법
JP2010535459A (ja) 線形計画法復号のための座標上昇法
KR101154923B1 (ko) 비씨에이치 디코더, 이를 포함하는 메모리 시스템 및 비씨에이치 디코딩 방법
Qamar et al. An efficient encoding algorithm for (n, k) binary cyclic codes
US10623018B2 (en) Method of arrangement of an algorithm in cyclic redundancy check
US11528037B1 (en) Hardware architecture for local erasure correction in SSD/UFS via maximally recoverable codes
Giard et al. Polar Codes
WO2019230371A1 (ja) 適応的線形計画復号方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant