KR102523423B1 - 극 부호 연속 제거 비트 반전 복호 장치 및 방법 - Google Patents

극 부호 연속 제거 비트 반전 복호 장치 및 방법 Download PDF

Info

Publication number
KR102523423B1
KR102523423B1 KR1020210018071A KR20210018071A KR102523423B1 KR 102523423 B1 KR102523423 B1 KR 102523423B1 KR 1020210018071 A KR1020210018071 A KR 1020210018071A KR 20210018071 A KR20210018071 A KR 20210018071A KR 102523423 B1 KR102523423 B1 KR 102523423B1
Authority
KR
South Korea
Prior art keywords
decoding
information
result
bit
shift operation
Prior art date
Application number
KR1020210018071A
Other languages
English (en)
Other versions
KR20220114724A (ko
Inventor
선우명훈
이우석
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020210018071A priority Critical patent/KR102523423B1/ko
Priority to US17/530,999 priority patent/US11664827B2/en
Publication of KR20220114724A publication Critical patent/KR20220114724A/ko
Application granted granted Critical
Publication of KR102523423B1 publication Critical patent/KR102523423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H03M13/3753—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding using iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6572—Implementations using a tree structure, e.g. implementations in which the complexity is reduced by a tree structure from O(n) to O (log(n))
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

일 실시예에 따른 극 부호 복호 장치는, 극 부호화(Polar encoding)된 부호어에 대해 하나 이상의 크리티컬 셋(Critical Set)을 포함한 복수 개의 노드(Node)를 계층 구조로 형성한 복호 트리(Tree)를 생성하고, 상기 복호 트리를 하나 이상의 파티션(Partition)으로 분할하되, 각 파티션이 상기 복호 트리의 최하위 노드를 균등하게 포함하도록 분할되는 분할부; 상기 각 파티션에 포함된 크리티컬 셋 개수에 기초하여 상기 하나 이상의 파티션 중 특정 파티션을 선택하고, 상기 특정 파티션에 기초하여 1차 복호 결과를 저장하는 메모리 크기를 결정하는 결정부; 및 연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 1차적으로 복호하는 복호부를 포함하되, 상기 복호부는, 상기 1차 복호 결과를 저장하는 메모리의 스테이지(Stage)들 각각의 노드들에 상기 크리티컬 셋 중 제1 비트에 대응되는 제1 정보 및 상기 크리티컬 셋의 제2 비트에 대응되는 제2 정보 중 적어도 하나를 재복호를 위한 정보로서 저장하고, 상기 복호부가 CRC(Cyclic Redundancy Check) 검출에 실패할 경우, 상기 재복호를 위한 정보에 기초하여 상기 부호어 중 로그 우도 비(LLR, Log-Likelihood ratio) 값이 가장 작은 비트를 반전시키고 상기 로그 우도 비 값이 가장 작은 비트부터 재복호한다.

Description

극 부호 연속 제거 비트 반전 복호 장치 및 방법{APPARATUS AND METHOD FOR SUCCESSIVE CANCELLATION FLIP DECODING OF POLAR CODE}
개시되는 실시예들은 극 부호 복호를 하기 위한 기술과 관련된다.
극 부호(Polar Code)는 채널 용량을 달성하는 최초의 부호이다. 극 부호는 우수한 오류 정정 능력으로 5G 제어 코드로 채택되는 등 통신 분야에 있어서 큰 관심을 받고 있다. 이와 관련하여, 극 부호를 위한 복호 방법에 대한 연구 또한 활발히 진행되고 있다.
그 중 극 부호의 기본적인 복호 방법으로 연속 제거(SC, Successive Cancellation) 알고리즘이 있다. 다만, 연속 제거 알고리즘은 유사 코드 길이의 LDPC(Low Density Parity Check) 코드나 터보 코드(Turbo Code)와 비교할 때, 오류 정정 성능이 우수하지 못하다는 단점을 가지고 있다.
이러한 단점을 극복하고자 새로운 극 부호 복호 방법으로, 오류 정정 성능이 향상된 SC-Flip(SCF, Successive Cancellation Flip) 알고리즘이 발표되었다. SC-Flip 알고리즘은 순환 중복 검사(CRC, Cyclic Redundancy Check)를 외부 코드(Outer Code)로 사용한다. 그리고, 오류가 검출된 경우, 로그 우도 비 (LLR, Log-likelihood ratio) 값이 가장 작은 비트를 찾아 해당 비트를 반전(Bit-flipping)시키고 해당 비트부터 복호 과정을 다시 수행한다.
구체적으로, SC-Flip의 알고리즘의 복호 과정은 다음과 같다. 복호기는 1차적으로 모든 비트에 대하여 SC 복호 과정을 수행한다. SC 복호 과정이 완료되면 CRC 검출을 수행한다. 다만, 검출에 실패할 경우 로그 우도 비 값이 가장 작은 위치의 비트를 찾고, 해당 비트를 반전시킨다. 그리고, 해당 비트부터 복호 과정을 다시 수행한다. 이러한 재복호 과정에도 불구하고, 복호기가 CRC 검출에 재차 실패할 경우 그 다음으로 작은 로그 우도 비 값의 비트 위치를 찾아 해당 비트 위치에서 비트를 반전시키고 이와 같은 복호 과정을 반복한다.
SC 복호 기반의 복호기가 한 비트씩 순차적으로 복호를 진행하여 이미 복호된 비트로 재귀하지 않는 것과 달리 SC-Flip 기반의 복호기는 1차적으로 SC 복호 과정을 거친 후 로그 우도 비 값이 가장 작은 비트로 돌아가 재복호를 진행한다.
즉, SC-Flip 기반의 복호기는 이미 복호하였던 비트로 재귀하여 재복호를 수행하기 때문에 SC-Flip 기반의 복호기는 SC 복호기와 대비, 1차 복호 결과를 저장하고 저장된 1차 복호 결과에 접근하는 과정이 더 필요하다.
대한민국 등록특허공보 제10-1817168호(2018.01.04. 등록)
개시되는 실시예들은 극 부호 복호 장치 및 방법을 제공하기 위한 것이다.
일 실시예에 따른 극 부호 복호 방법은 극 부호화(Polar encoding)된 부호어에 대해 하나 이상의 크리티컬 셋(Critical Set)을 포함한 복수 개의 노드(Node)를 계층 구조로 형성한 복호 트리(Tree)를 생성하는 단계; 상기 복호 트리를 하나 이상의 파티션(Partition)으로 분할하되, 각 파티션이 상기 복호 트리의 최하위 노드를 균등하게 포함하도록 분할되는 단계; 상기 각 파티션에 포함된 크리티컬 셋 개수에 기초하여 상기 하나 이상의 파티션 중 특정 파티션을 선택하고, 상기 특정 파티션에 기초하여 1차 복호 결과를 저장하는 메모리 크기를 결정하는 단계; 및 연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 1차적으로 복호하는 단계를 포함하되, 상기 복호하는 단계는, 상기 1차 복호 결과를 저장하는 메모리의 스테이지(Stage)들 각각의 노드들에 상기 크리티컬 셋 중 제1 비트에 대응되는 제1 정보 및 상기 크리티컬 셋의 제2 비트에 대응되는 제2 정보 중 적어도 하나를 재복호를 위한 정보로서 저장하고, 상기 복호하는 단계에서, CRC(Cyclic Redundancy Check) 검출에 실패할 경우, 상기 부호어 중 로그 우도 비(LLR, Log-Likelihood ratio) 값이 가장 작은 비트를 반전시키고 상기 재복호를 위한 정보에 기초하여 상기 로그 우도 비 값이 가장 작은 비트부터 재복호한다.
상기 메모리 크기를 결정하는 단계는, 상기 하나 이상의 파티션 중 크리티컬 셋을 가장 많이 포함하고 있는 파티션을 상기 특정 파티션으로 선택할 수 있다.
상기 메모리 크기를 결정하는 단계는, 상기 특정 파티션에 포함된 크리티컬 셋 개수에 기초하여 상기 1차 복호 결과를 저장하는 메모리 크기를 결정할 수 있다.
상기 제1 정보는, 상기 제1 비트를 재복호 할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보이고, 상기 제2 정보는, 상기 제2 비트를 재복호할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보일 수 있다.
상기 복호하는 단계는, 상기 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제1 노드에 상기 제1 정보를 저장하되, 상기 제1 비트 및 상기 제2 비트 각각에 대한 시프트(Shift) 연산을 수행한 결과에 기초하여 상기 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제2 노드에 상기 제2 정보를 저장할 수 있다.
상기 복호하는 단계는, 상기 제1 비트에 대한 제1 시프트 연산 결과가 상기 제2 비트에 대한 제2 시프트 연산 결과와 다를 경우에, 상기 제2 노드에 상기 제2 정보를 저장할 수 있다.
상기 제1 시프트 연산은, 상기 제1 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산이고, 상기 제2 시프트 연산은 상기 제2 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산일 수 있다.
상기 복호하는 단계는, 상기 제1 시프트 연산 결과 및 상기 제2 시프트 연산 결과에 기초하여 상기 제1 노드에 상기 제1 정보로서 제1 시프트 연산 결과의 누적 값을, 상기 제2 노드에 상기 제2 정보로서 제2 시프트 연산 결과의 누적 값을 저장할 수 있다.
상기 복호하는 단계는, 상기 제1 시프트 연산 결과 및 상기 제2 시프트 연산 결과가 동일할 경우, 사전 설정된 제1 값을, 상이할 경우 사전 설정된 제2 값을 상기 제1 노드 및 상기 제2 노드 각각에 더하여 상기 제1 시프트 연산 결과의 누적 값과 상기 제2 시프트 연산 결과의 누적 값을 저장할 수 있다.
일 실시예에 따른 극 부호 복호 장치는 극 부호화된 부호어에 대해 하나 이상의 크리티컬 셋을 포함한 복수 개의 노드를 계층 구조로 형성한 복호 트리(Tree)를 생성하고, 상기 복호 트리를 하나 이상의 파티션(Partition)으로 분할하되, 각 파티션이 상기 복호 트리의 최하위 노드를 균등하게 포함하도록 분할되는 분할부; 상기 각 파티션에 포함된 크리티컬 셋 개수에 기초하여 상기 하나 이상의 파티션 중 특정 파티션을 선택하고, 상기 특정 파티션에 기초하여 1차 복호 결과를 저장하는 메모리 크기를 결정하는 결정부; 및 연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 1차적으로 복호하는 복호부를 포함하되, 상기 복호부는, 상기 1차 복호 결과를 저장하는 메모리의 스테이지(Stage)들 각각의 노드들에 상기 크리티컬 셋 중 제1 비트에 대응되는 제1 정보 및 상기 크리티컬 셋의 제2 비트에 대응되는 제2 정보 중 적어도 하나를 재복호를 위한 정보로서 저장하고, 상기 복호부가 복호 과정에서 CRC(Cyclic Redundancy Check) 검출에 실패할 경우, 상기 부호어 중 로그 우도 비(LLR, Log-Likelihood ratio) 값이 가장 작은 비트를 반전시키고 상기 재복호를 위한 정보에 기초하여 상기 로그 우도 비 값이 가장 작은 비트부터 재복호한다.
상기 결정부는, 상기 하나 이상의 파티션 중 크리티컬 셋을 가장 많이 포함하고 있는 파티션을 상기 특정 파티션으로 선택할 수 있다.
상기 결정부는, 상기 특정 파티션에 포함된 크리티컬 셋 개수에 기초하여 상기 1차 복호 결과를 저장하는 메모리 크기를 결정할 수 있다.
상기 제1 정보는, 상기 제1 비트를 재복호 할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보이고, 상기 제2 정보는, 상기 제2 비트를 재복호할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보일 수 있다.
상기 복호부는, 상기 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제1 노드에 상기 제1 정보를 저장하되, 상기 제1 비트 및 상기 제2 비트 각각에 대한 시프트(Shift) 연산을 수행한 결과에 기초하여 상기 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제2 노드에 상기 제2 정보를 저장할 수 있다.
상기 복호부는, 상기 제1 비트에 대한 제1 시프트 연산 결과가 상기 제2 비트에 대한 제2 시프트 연산 결과와 다를 경우에, 상기 제2 노드에 상기 제2 정보를 저장할 수 있다.
상기 제1 시프트 연산은, 상기 제1 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산이고, 상기 제2 시프트 연산은 상기 제2 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산일 수 있다.
상기 복호부는, 상기 제1 시프트 연산 결과 및 상기 제2 시프트 연산 결과에 기초하여 상기 제1 노드에 상기 제1 정보로서 제1 시프트 연산 결과의 누적 값을, 상기 제2 노드에 상기 제2 정보로서 제2 시프트 연산 결과의 누적 값을 저장할 수 있다.
상기 복호부는, 상기 제1 시프트 연산 결과 및 상기 제2 시프트 연산 결과가 동일할 경우, 사전 설정된 제1 값을, 상이할 경우 사전 설정된 제2 값을 상기 제1 노드 및 상기 제2 노드 각각에 더하여 상기 제1 시프트 연산 결과의 누적 값과 상기 제2 시프트 연산 결과의 누적 값을 저장할 수 있다.
개시되는 실시예들에 따르면, 1차 복호 결과를 저장하는 메모리 크기를 적절히 결정하여 복호 장치에 불필요한 메모리가 포함되는 것을 방지하고, 복호에 필요한 효율적인 메모리 크기를 결정할 수 있다.
개시되는 실시예들에 따르면, 크리티컬 셋에 대한 1차 복호 결과만을 저장하여 종래 기술 대비, 복호 과정에 사용되는 메모리 사용량을 감소시킬 수 있다.
도 1은 일 실시예에 따른 극 부호 복호 장치를 설명하기 위한 블록도
도 2는 일 실시예에 따른 분할부가 복호 트리를 1개의 파티션으로 분할하는 과정을 설명하기 위한 도면
도 3은 일 실시예에 따른 분할부가 복호 트리를 복수 개의 파티션으로 분할하는 과정을 설명하기 위한 도면이다.
도 4는 모든 1차 복호 결과 저장을 고려한 SC-Flip 복호기의 메모리와 일 실시예 따른 극 부호 복호 장치의 메모리를 비교하기 위한 도면
도 5는 일 실시예에 따른 복호부가 1차 복호 결과를 저장하는 과정을 설명하기 위한 도면
도 6는 일 실시예에 따른 극 부호 장치 방법을 설명하기 위한 흐름도
도 7은 일 실시예에 따른 컴퓨팅 장치를 포함하는 컴퓨팅 환경을 예시하여 설명하기 위한 블록도
이하, 도면을 참조하여 일 실시예의 구체적인 실시형태를 설명하기로 한다. 이하의 상세한 설명은 본 명세서에서 기술된 방법, 장치 및/또는 시스템에 대한 포괄적인 이해를 돕기 위해 제공된다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
일 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 일 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 일 실시예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
도 1은 일 실시예에 따른 극 부호 복호 장치(100)를 설명하기 위한 블록도이다.
도 1을 참조하면, 일 실시예에 따른 극 부호 복호 장치(100)는 분할부(110), 결정부(120) 및 복호부(130)를 포함한다.
이하의 실시예에서, 각 구성들은 이하에 기술된 것 이외에 상이한 기능 및 능력을 가질 수 있고, 이하에 기술되지 않은 것 이외에도 추가적인 구성을 포함할 수 있다.
또한, 이하의 실시예에서, 분할부(110), 결정부(120) 및 복호부(130)는 물리적으로 구분된 하나 이상의 장치를 이용하여 구현되거나, 하나 이상의 프로세서 또는 하나 이상의 프로세서 및 소프트웨어의 결합에 의해 구현될 수 있으며, 도시된 예와 달리 구체적 동작에 있어 명확히 구분되지 않을 수 있다.
일 실시예 따른 분할부(110)는, 극 부호화(Polar encoding)된 부호어와 부호어 길이를 수신하여 수신된 부호어와 부호어 길이를 만족하는 복호 트리(Tree)를 생성할 수 있고, 부호어에 대한 크리티컬 셋(Critical Set)에 기초하여 생성한 복호 트리를 하나 이상의 파티션으로 분할할 수 있다.
즉, 분할부(110)는, 극 부호화된 부호어에 대해 하나 이상의 크리티컬 셋을 포함한 복수 개의 노드를 계층 구조로 형성한 복호 트리를 생성하고, 복호 트리를 하나 이상의 파티션으로 분할하되, 각 파티션이 복호 트리의 최하위 노드를 균등하게 포함하도록 분할한다. 한편, 이때 최하위 노드는 수신된 부호어를 의미할 수 있다.
도 2는 일 실시예에 따른 분할부(110)가 복호 트리를 1개의 파티션으로 분할하는 과정을 설명하기 위한 도면이다.
도 2를 참조하면, 분할부(110)는 전체 코드 길이가 16 비트이고, 그 중 9 비트가 정보 비트(u5, u6, u7, u10, u11, u12, u13, u14, u15)이고 나머지 7 비트가 프로즌(Frozen) 비트(u0, u1, u2, u3, u4, u8, u9)로 구성된 부호어를 수신할 수 있다. 그리고, 분할부(110)는 도 2에 도시된 바와 같이 수신한 부호어를 만족하는 복호 트리를 생성할 수 있다. 이때, 분할부(110)는 주어진 분할 수(P) 1에 기초하여 생성한 복호 트리를 1개의 파티션으로 분할할 수 있다.
일 실시예에 따른 분할부(110)는 복호 트리를 1개의 파티션으로 분할하기 위해, 최하위 노드 전체를 포함하는 하나의 파티션으로 복호 트리를 분할할 수 있다.
도 3은 일 실시예에 따른 분할부(110)가 복호 트리를 복수 개의 파티션으로 분할하는 과정을 설명하기 위한 도면이다.
도 3을 참조하면, 일 실시예에 따른 분할부(110)는 도 2의 부호어를 수신하여 주어진 분할 수(P) 4에 따라 복호 트리를 4개의 파티션으로 분할할 수 있다.
다시 말해, 일 실시예에 따른 분할부(110)는 수신한 16 비트의 부호어 중 4개의 파티션(P1, P2, P3, P4) 각각이 최하위 노드를 4개씩 균등하게 포함하도록 복호 트리를 도 3과 같이 4분할 할 수 있다.
결정부(120)는, 각 파티션에 포함된 크리티컬 셋 개수에 기초하여 하나 이상의 파티션 중 특정 파티션을 선택하고, 특정 파티션에 기초하여 1차 복호 결과를 저장하는 메모리 크기를 결정한다.
일 실시예에 따른 결정부(120)는, 하나 이상의 파티션 중 크리티컬 셋을 가장 많이 포함하고 있는 파티션을 특정 파티션으로 선택할 수 있다.
일 실시예에 따른 결정부(120)는, 특정 파티션에 포함된 크리티컬 셋 개수에 기초하여 1차 복호 결과를 저장하는 메모리 크기를 결정할 수 있다.
여기서 크리티컬 셋이란, 정보 비트만으로 이루어진 노드의 첫번째 비트의 집합을 의미할 수 있다. 다시 말해, SC-Flip 복호 과정에서 오류 발생 가능성이 높은 비트의 집합을 크리티컬 셋으로 볼 수 있다.
도 3을 참조하면, 일 실시예에 따른 결정부(120)의 1차 복호 결과를 저장하는 메모리의 크기를 결정하는 과정을 확인할 수 있다.
설명을 위해, 도 3에서는 부호어 u5, u6, u10 및 u12는 크리티컬 셋인 것으로 가정한다.
파티션 P1, P2, P3 및 P4은 크리티컬 셋을 각각 0개, 2개(u5, u6), 1개(u10), 1개(u12)개씩 포함한다. 이때, 일 실시예에 따른 결정부(120)는, 크리티컬 셋을 가장 많이 포함하고 있는 파티션인 P2를 특정 파티션으로 선택할 수 있다.
복호부(130)는 SC-Flip 복호 방법을 이용하여 부호어를 복호할 수 있다.
구체적으로, 복호부(130)는 SC 복호 기법을 이용하여 부호어를 1차적으로 복호한다.
즉, 복호부(130)는 1차적으로 SC 복호 방법에 기반하여 수신된 부호어를 전체를 순차적으로 1비트씩 복호할 수 있다.
이때, 복호부(130)는 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 노드들에 크리티컬 셋 중 제1 비트에 대응되는 제1 정보 및 크리티컬 셋의 제2 비트에 대응되는 제2 정보 중 적어도 하나를 재복호를 위한 정보로서 저장한다.
또한, 복호부(130)는 복호 과정에서 CRC 검출에 실패할 경우, 부호어 중 로그 우도 비(LLR, Log-Likelihood ratio) 값이 가장 작은 비트를 반전(flip)시키고 재복호를 위한 정보에 기초하여 로그 우도 비 값이 가장 작은 비트부터 재복호한다.
도 4는 모든 1차 복호 결과 저장을 고려한 SC-Flip 복호기의 메모리와 일 실시예 따른 극 부호 복호 장치(100)의 메모리를 비교하기 위한 도면이다.
도 4를 참조하면, 16비트의 부호어 길이를 갖는 부호어를 복호할 때 모든 1차 복호 결과 저장을 고려한 SC-Flip 복호기의 메모리(410, 420)와 일 실시예에 따른 극 부호 복호 장치(100)의 메모리(430, 440)를 설명할 수 있다.
도 4에 도시된 바와 같이, 모든 1차 복호 결과 저장을 고려한 SC-Flip 복호기는 SC 복호를 수행하기 위한 메모리(410)와 1차 복호 결과를 저장하는 메모리(420)를 포함할 수 있다.
한편, 일 실시예에 따른 극 부호 복호 장치(100)는 SC-Flip 기반의 복호 장치일 수 있는 점을 고려하면, 일 실시예에 따른 극 부호 복호 장치(100)는 도 4에 도시된 바와 같이, 모든 1차 복호 결과 저장을 고려한 SC-Flip 복호기의 메모리 구조와 동일할 수 있다.
이에 따라, 일 실시예에 따른 극 부호 복호 장치(100)는 도 4에 도시된 바와 같이 SC 복호를 수행하기 위한 메모리(430)와 1차 복호 결과를 저장하는 메모리(440)를 포함할 수 있다.
모든 1차 복호 결과 저장을 고려한 SC-Flip 복호 방법은 SC 복호 방식의 1차 복호 과정을 완료한다. 이후, CRC 검출에 실패할 경우, 가장 작은 로그 우도 비 값을 갖는 비트를 선정하여, 해당 비트를 반전시키고 해당 비트부터 재복호를 수행한다. 다만, 이러한 재복호에도 불구하고 CRC 검출에 여전히 실패할 경우, 그 다음으로 작은 로그 우도 비 값을 갖는 비트를 선정하여 해당 비트를 반전시키고 다시 해당 비트로 재귀하여 다시 해당 비트부터 1비트씩 재복호하는 과정을 반복한다. 이때, 재복호는 1차 복호 결과를 불러내어 수행되므로, 다시 해당 비트부터 순차적으로 재복호하기 위해서는 모든 비트에 대한 1차 복호 결과가 필요하다. 이에 따라, SC-Flip 기반의 복호기는 1차 복호 결과를 저장하고, 1차 복호 결과를 저장하기 위한 메모리가 필요하다.
즉, 모든 1차 복호 결과 저장을 고려한 SC-Flip 복호기는 1차 복호 결과를 저장하는 메모리(420)에 프로즌 비트를 포함한 모든 비트의 1차 복호 결과를 저장하여야 한다. 따라서, 모든 1차 복호 결과 저장을 고려한 SC-Flip 복호기에서 사용되는 1차 복호 결과를 저장하는 메모리(420)는 수신된 전체 비트에 대한 1차 복호 결과를 저장할 수 있을 정도의 크기를 가져야 한다.
반면, 일 실시예에 따른 극 부호 복호 장치(100)에서 1차 복호 결과를 저장하는 메모리(440)는 크리티컬 셋에 대한 1차 복호 결과만을 저장할 수 있다.
즉, 일 실시예에 따른 복호부(130)는 수신된 모든 비트 중 일부 비트에 대한 1차 복호 결과만을 선별하여 저장할 수 있다.
결국, 일 실시예에 따른 극 부호 복호 장치(100)는 모든 1차 복호 결과 저장을 고려한 SC-Flip 복호기에서 사용되는 메모리(410, 420) 대비, 보다 감소된 크기의 메모리(430, 440)를 이용하여 복호 과정을 수행할 수 있다.
도 5는 일 실시예에 따른 복호부(130)의 1차 복호 결과를 저장하는 과정을 설명하기 위한 도면이다.
도 5를 참조하면, 복호부(130)는 부호 길이(N) 16비트, 분할 수(P) 4의 조건에서 도 4의 1차 복호 결과를 저장하는 메모리(440)를 이용하여 1차 복호 결과를 저장한다.
복호부(130)는 복호하는 과정에서 CRC 검출에 실패할 경우, 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 노드들에 크리티컬 셋 중 제1 비트에 대응되는 제1 정보 및 크리티컬 셋의 제2 비트에 대응되는 제2 정보 중 적어도 하나를 재복호를 위한 정보로서 저장한다.
이때, 제1 비트는 하나 이상의 크리티컬 셋 중 첫 번째 크리티컬 셋의 비트를, 제2 비트는 두 번째 크리티컬 셋의 비트를 의미할 수 있다.
또한, 일 실시예에 따른 제1 정보는, 제1 비트를 재복호할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보이고, 제2 정보는, 제2 비트를 재복호할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보일 수 있다.
일 실시예에 따른 복호부(130)는, 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제1 노드(510, 530, 550)에 제1 정보를 저장하되, 제1 비트 및 제2 비트 각각에 대한 시프트(Shift) 연산을 수행한 결과에 기초하여 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제2 노드(520, 540)에 제2 정보의 저장 여부를 선택하여 제2 정보를 저장할 수 있다.
이때, 일 실시예에 따른 제1 시프트 연산은, 상기 제1 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산이고, 상기 제2 시프트 연산은 상기 제2 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산일 수 있다.
시프트 연산 결과는 제1 비트와 제2 비트의 노드 공유 여부를 알려줄 수 있다. 구체적으로, 제1 시프트 연산 결과와 제2 시프트 연산 결과가 다를 경우에는 제1 비트와 제2 비트는 동일한 노드를 공유하지 않을 수 있다.
이에 따라, 일 실시예에 따른 복호부(130)는 시프트 연산 결과를 이용하여 제1 비트에 대한 제1 시프트 연산 결과가 제2 비트에 대한 제2 시프트 연산 결과와 다를 경우에, 제2 노드(520, 540)에 제2 정보를 저장할 수 있다.
일 실시예에 따른 복호부(130)는, 제1 시프트 연산 결과 및 제2 시프트 연산 결과에 기초하여 상기 제1 노드(510, 530, 550)에 제1 정보로서 제1 시프트 연산 결과의 누적 값을, 제2 노드(520, 540)에 제2 정보로서 제2 시프트 연산 결과의 누적 값을 저장할 수 있다.
구체적으로, 일 실시예에 따른 복호부(130)는, 제1 시프트 연산 결과 및 제2 시프트 연산 결과가 동일할 경우, 사전 설정된 제1 값을, 상이할 경우 사전 설정된 제2 값을 제1 노드(510, 530, 550) 및 제2 노드(520, 540) 각각에 더하여 제1 시프트 연산 결과의 누적 값과 제2 시프트 연산 결과의 누적 값을 저장할 수 있다.
이때, 사전 설정된 제1 값은 예를 들어 0일 수 있으며, 사전 설정된 제2 값은 1일 수 있다.
시프트 연산 결과의 누적 값은 크리티컬 셋 비트의 1차 복호 결과를 저장하기 위한 메모리의 스테이지별 노드 블록 순서에 해당할 수 있다. 결국, 일 실시예에 따른 복호부(130)는 시프트 연산 결과 누적 값으로 로그 우도 비 값이 가장 작은 비트의 주소 값을 파악하여 로그 우도 비 값이 가장 작은 비트에서부터 재복호를 할 수 있다.
도 6은 일 실시예에 따른 극 부호 복호 방법을 설명하기 위한 흐름도이다.
도 6에 도시된 방법은 도 1에 도시된 극 부호 복호 장치(100)에 의해 수행될 수 있다.
도 6를 참조하면, 극 부호 복호 장치(100)는 극 부호화된 부호어에 대해 하나 이상의 크리티컬 셋을 포함한 복수 개의 노드를 계층 구조로 형성한 복호 트리를 생성한다(610).
이후, 극 부호 복호 장치(100)는 복호 트리를 하나 이상의 파티션으로 분할하되, 각 파티션이 복호 트리의 최하위 노드를 균등하게 포함하도록 분할된다(620).
이후, 극 부호 복호 장치(100)는 각 파티션에 포함된 크리티컬 셋 개수에 기초하여 하나 이상의 파티션 중 특정 파티션을 선택하고, 특정 파티션에 기초하여 재복호를 위해 사용할 1차 복호 결과를 저장하는 메모리 크기를 결정한다(630).
이후, 극 부호 복호 장치(100)는 연속 제거(SC, Success 복호 기법을 이용하여 부호어를 1차적으로 복호한다(640).
이후, 극 부호 복호 장치(100)는 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 노드들에 크리티컬 셋 중 제1 비트에 대응되는 제1 정보 및 크리티컬 셋의 제2 비트에 대응되는 제2 정보 중 적어도 하나를 재복호를 위한 정보로서 저장한다(650).
이후, 극 부호 복호 장치(100)는 CRC 검출에 실패하였는지 여부를 판단한다(660).
이후, 극 부호 복호 장치(100)가 CRC 검출에 실패한 것으로 판단된 경우, 극 부호 복호 장치(100)는 비트 반전 횟수(T)가 기 설정된 한계 비트 반전 횟수(Tmax) 초과하는지 여부를 판단한다(670).
이때, 비트 반전 횟수가 기 설정된 비트 한계 비트 반전 횟수를 초과하지 않는다고 판단된 경우, 극 부호 복호 장치(100)는 부호어 중 로그 우도 비 값이 가장 작은 비트를 반전시키고 재복호를 위한 정보에 기초하여 로그 우도 비 값이 가장 작은 비트부터 재복호한다(680).
이후, 극 부호 복호 장치(100)는 재복호를 수행한 후 다시 CRC 검출 실패 여부를 다시 판단한다(660)
반면, 극 부호 복호 장치(100)가 재복호를 수행한 후에도 CRC 검출에 실패할 경우, 극 부호 복호 장치(100)는 670 단계 및 680 단계를 재차 수행한다.
상기 도시된 도 6에서는 상기 방법을 복수 개의 단계로 나누어 기재하였으나, 적어도 일부의 단계들은 순서를 바꾸어 수행되거나, 다른 단계와 결합되어 함께 수행되거나, 생략되거나, 세부 단계들로 나뉘어 수행되거나, 또는 도시되지 않은 하나 이상의 단계가 부가되어 수행될 수 있다.
도 7는 일 실시예에 따르면 컴퓨팅 장치(12)를 포함하는 컴퓨팅 환경(10)을 예시하여 설명하기 위한 블록도이다. 도시된 실시예에서, 각 컴포넌트들은 이하에 기술된 것 이외에 상이한 기능 및 능력을 가질 수 있고, 이하에 기술되지 않은 것 이외에도 추가적인 컴포넌트를 포함할 수 있다.
도시된 컴퓨팅 환경(10)은 컴퓨팅 장치(12)를 포함한다. 일 실시예에서, 컴퓨팅 장치(12)는 극 부호 복호 장치(100)에 포함된 하나 이상의 컴포넌트일 수 있다.
컴퓨팅 장치(12)는 적어도 하나의 프로세서(14), 컴퓨터 판독 가능 저장 매체(16) 및 통신 버스(18)를 포함한다. 프로세서(14)는 컴퓨팅 장치(12)로 하여금 앞서 언급된 예시적인 실시예에 따라 동작하도록 할 수 있다. 예컨대, 프로세서(14)는 컴퓨터 판독 가능 저장 매체(16)에 저장된 하나 이상의 프로그램들을 실행할 수 있다. 상기 하나 이상의 프로그램들은 하나 이상의 컴퓨터 실행 가능 명령어를 포함할 수 있으며, 상기 컴퓨터 실행 가능 명령어는 프로세서(14)에 의해 실행되는 경우 컴퓨팅 장치(12)로 하여금 예시적인 실시예에 따른 동작들을 수행하도록 구성될 수 있다.
컴퓨터 판독 가능 저장 매체(16)는 컴퓨터 실행 가능 명령어 내지 프로그램 코드, 프로그램 데이터 및/또는 다른 적합한 형태의 정보를 저장하도록 구성된다. 컴퓨터 판독 가능 저장 매체(16)에 저장된 프로그램(20)은 프로세서(14)에 의해 실행 가능한 명령어의 집합을 포함한다. 일 실시예에서, 컴퓨터 판독 가능 저장 매체(16)는 메모리(랜덤 액세스 메모리와 같은 휘발성 메모리, 비휘발성 메모리, 또는 이들의 적절한 조합), 하나 이상의 자기 디스크 저장 디바이스들, 광학 디스크 저장 디바이스들, 플래시 메모리 디바이스들, 그 밖에 컴퓨팅 장치(12)에 의해 액세스되고 원하는 정보를 저장할 수 있는 다른 형태의 저장 매체, 또는 이들의 적합한 조합일 수 있다.
통신 버스(18)는 프로세서(14), 컴퓨터 판독 가능 저장 매체(16)를 포함하여 컴퓨팅 장치(12)의 다른 다양한 컴포넌트들을 상호 연결한다.
컴퓨팅 장치(12)는 또한 하나 이상의 입출력 장치(24)를 위한 인터페이스를 제공하는 하나 이상의 입출력 인터페이스(22) 및 하나 이상의 네트워크 통신 인터페이스(26)를 포함할 수 있다. 입출력 인터페이스(22) 및 네트워크 통신 인터페이스(26)는 통신 버스(18)에 연결된다. 입출력 장치(24)는 입출력 인터페이스(22)를 통해 컴퓨팅 장치(12)의 다른 컴포넌트들에 연결될 수 있다. 예시적인 입출력 장치(24)는 포인팅 장치(마우스 또는 트랙패드 등), 키보드, 터치 입력 장치(터치패드 또는 터치스크린 등), 음성 또는 소리 입력 장치, 다양한 종류의 센서 장치 및/또는 촬영 장치와 같은 입력 장치, 및/또는 디스플레이 장치, 프린터, 스피커 및/또는 네트워크 카드와 같은 출력 장치를 포함할 수 있다. 예시적인 입출력 장치(24)는 컴퓨팅 장치(12)를 구성하는 일 컴포넌트로서 컴퓨팅 장치(12)의 내부에 포함될 수도 있고, 컴퓨팅 장치(12)와는 구별되는 별개의 장치로 컴퓨팅 장치(12)와 연결될 수도 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 전술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
10: 컴퓨팅 환경
12: 컴퓨팅 장치
14: 프로세서
16: 컴퓨터 판독 가능 저장 매체
18: 통신 버스
20: 프로그램
22: 입출력 인터페이스
24: 입출력 장치
26: 네트워크 통신 인터페이스
100: 극 부호 복호 장치
110: 분할부
120: 결정부
130: 복호부

Claims (18)

  1. 극 부호화(Polar encoding)된 부호어에 대해 상기 부호어의 정보 비트 중에서 에러 발생 가능성이 있는 비트를 포함하는 크리티컬 셋(Critical Set)을 하나 이상 포함한 복수 개의 노드(Node)를 계층 구조로 형성한 복호 트리(Tree)를 생성하는 단계;
    상기 복호 트리를 하나 이상의 파티션(Partition)으로 분할하되, 각 파티션이 상기 복호 트리의 최하위 노드를 균등하게 포함하도록 분할되는 단계;
    상기 각 파티션에 포함된 크리티컬 셋 개수에 기초하여 상기 하나 이상의 파티션 중 특정 파티션을 선택하고, 상기 특정 파티션에 기초하여 1차 복호 결과를 저장하는 메모리 크기를 결정하는 단계; 및
    연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 1차적으로 복호하는 단계를 포함하되,
    상기 복호하는 단계는, 상기 1차 복호 결과를 저장하는 메모리의 스테이지(Stage)들 각각의 노드들에 상기 크리티컬 셋 중 제1 비트에 대응되는 제1 정보 및 상기 크리티컬 셋의 제2 비트에 대응되는 제2 정보 중 적어도 하나를 재복호를 위한 정보로서 저장하고,
    상기 복호하는 단계 이후에, CRC(Cyclic Redundancy Check) 검출을 수행하여 상기 CRC(Cyclic Redundancy Check) 검출에 실패할 경우, 상기 재복호를 위한 정보에 기초하여 상기 부호어 중 로그 우도 비(LLR, Log-Likelihood ratio) 값이 가장 작은 비트를 반전시키고 상기 로그 우도 비 값이 가장 작은 비트부터 재복호하는, 극 부호 복호 방법.
  2. 청구항 1항에 있어서,
    상기 메모리 크기를 결정하는 단계는,
    상기 하나 이상의 파티션 중 크리티컬 셋을 가장 많이 포함하고 있는 파티션을 상기 특정 파티션으로 선택하는, 극 부호 복호 방법.
  3. 청구항 1항에 있어서,
    상기 메모리 크기를 결정하는 단계는,
    상기 특정 파티션에 포함된 크리티컬 셋 개수에 기초하여 상기 1차 복호 결과를 저장하는 메모리 크기를 결정하는, 극 부호 복호 방법.
  4. 청구항 1항에 있어서,
    상기 제1 정보는, 상기 제1 비트를 재복호 할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보이고, 상기 제2 정보는, 상기 제2 비트를 재복호할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보인, 극 부호 복호 방법.
  5. 청구항 1항에 있어서,
    상기 복호하는 단계는,
    상기 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제1 노드에 상기 제1 정보를 저장하되, 상기 제1 비트 및 상기 제2 비트 각각에 대한 시프트(Shift) 연산을 수행한 결과에 기초하여 상기 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제2 노드에 상기 제2 정보를 저장하는, 극 부호 복호 방법.
  6. 청구항 5항에 있어서,
    상기 복호하는 단계는,
    상기 제1 비트에 대한 제1 시프트 연산 결과가 상기 제2 비트에 대한 제2 시프트 연산 결과와 다를 경우에, 상기 제2 노드에 상기 제2 정보를 저장하는, 극 부호 복호 방법.
  7. 청구항 6항에 있어서,
    상기 제1 시프트 연산은, 상기 제1 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산이고, 상기 제2 시프트 연산은 상기 제2 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산인, 극 부호 복호 방법.
  8. 청구항 6항에 있어서,
    상기 복호하는 단계는,
    상기 제1 시프트 연산 결과 및 상기 제2 시프트 연산 결과에 기초하여 상기 제1 노드에는 상기 제1 정보로서 상기 제1 시프트 연산 결과의 누적 값을 저장하고, 상기 제2 노드에는 상기 제2 정보로서 상기 제2 시프트 연산 결과의 누적 값을 저장하는, 극 부호 복호 방법.
  9. 청구항 8항에 있어서,
    상기 복호하는 단계는,
    상기 제1 시프트 연산 결과 및 상기 제2 시프트 연산 결과가 동일할 경우, 사전 설정된 제1 값을, 상이할 경우 사전 설정된 제2 값을 상기 제1 노드 및 상기 제2 노드 각각에 더하여 상기 제1 시프트 연산 결과의 누적 값과 상기 제2 시프트 연산 결과의 누적 값을 저장하는, 극 부호 복호 방법.
  10. 극 부호화(Polar encoding)된 부호어에 대해 상기 부호어의 정보 비트 중에서 에러 발생 가능성이 있는 비트를 포함하는 크리티컬 셋(Critical Set)을 하나 이상 포함한 복수 개의 노드(Node)를 계층 구조로 형성한 복호 트리(Tree)를 생성하고, 상기 복호 트리를 하나 이상의 파티션(Partition)으로 분할하되, 각 파티션이 상기 복호 트리의 최하위 노드를 균등하게 포함하도록 분할되는 분할부;
    상기 각 파티션에 포함된 크리티컬 셋 개수에 기초하여 상기 하나 이상의 파티션 중 특정 파티션을 선택하고, 상기 특정 파티션에 기초하여 1차 복호 결과를 저장하는 메모리 크기를 결정하는 결정부; 및
    연속 제거(SC, Successive Cancellation) 복호 기법을 이용하여 상기 부호어를 1차적으로 복호하는 복호부를 포함하되,
    상기 복호부는, 상기 1차 복호 결과를 저장하는 메모리의 스테이지(Stage)들 각각의 노드들에 상기 크리티컬 셋 중 제1 비트에 대응되는 제1 정보 및 상기 크리티컬 셋의 제2 비트에 대응되는 제2 정보 중 적어도 하나를 재복호를 위한 정보로서 저장하고,
    상기 복호부가 복호하는 과정 이후에, CRC(Cyclic Redundancy Check) 검출을 수행하여 상기 CRC(Cyclic Redundancy Check) 검출에 실패할 경우, 상기 재복호를 위한 정보에 기초하여 상기 부호어 중 로그 우도 비(LLR, Log-Likelihood ratio) 값이 가장 작은 비트를 반전시키고 상기 로그 우도 비 값이 가장 작은 비트부터 재복호하는, 극 부호 복호 장치.
  11. 청구항 10항에 있어서,
    상기 결정부는,
    상기 하나 이상의 파티션 중 크리티컬 셋을 가장 많이 포함하고 있는 파티션을 상기 특정 파티션으로 선택하는, 극 부호 복호 장치.
  12. 청구항 10항에 있어서,
    상기 결정부는,
    상기 특정 파티션에 포함된 크리티컬 셋 개수에 기초하여 상기 1차 복호 결과를 저장하는 메모리 크기를 결정하는, 극 부호 복호 장치.
  13. 청구항 10항에 있어서,
    상기 제1 정보는, 상기 제1 비트를 재복호 할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보이고, 상기 제2 정보는, 상기 제2 비트를 재복호할 때 연속 제거 복호를 수행하기 위한 메모리의 스테이지들 각각에 대한 상태 정보인, 극 부호 복호 장치.
  14. 청구항 10항에 있어서,
    상기 복호부는,
    상기 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제1 노드에 상기 제1 정보를 저장하되, 상기 제1 비트 및 상기 제2 비트 각각에 대한 시프트(Shift) 연산을 수행한 결과에 기초하여 상기 1차 복호 결과를 저장하는 메모리의 스테이지들 각각의 제2 노드에 상기 제2 정보를 저장하는, 극 부호 복호 장치.
  15. 청구항 14항에 있어서,
    상기 복호부는,
    상기 제1 비트에 대한 제1 시프트 연산 결과가 상기 제2 비트에 대한 제2 시프트 연산 결과와 다를 경우에, 상기 제2 노드에 상기 제2 정보를 저장하는, 극 부호 복호 장치.
  16. 청구항 15항에 있어서,
    상기 제1 시프트 연산은, 상기 제1 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산이고, 상기 제2 시프트 연산은 상기 제2 정보가 저장될 1차 복호 결과를 저장하는 메모리의 스테이지만큼 우측 시프트를 수행하는 연산인, 극 부호 복호 장치.
  17. 청구항 15항에 있어서,
    상기 복호부는,
    상기 제1 시프트 연산 결과 및 상기 제2 시프트 연산 결과에 기초하여 상기 제1 노드에는 상기 제1 정보로서 상기 제1 시프트 연산 결과의 누적 값을 저장하고, 상기 제2 노드에는 상기 제2 정보로서 상기 제2 시프트 연산 결과의 누적 값을 저장하는, 극 부호 복호 장치.
  18. 청구항 17항에 있어서,
    상기 복호부는,
    상기 제1 시프트 연산 결과 및 상기 제2 시프트 연산 결과가 동일할 경우, 사전 설정된 제1 값을, 상이할 경우 사전 설정된 제2 값을 상기 제1 노드 및 상기 제2 노드 각각에 더하여 상기 제1 시프트 연산 결과의 누적 값과 상기 제2 시프트 연산 결과의 누적 값을 저장하는, 극 부호 복호 장치.
KR1020210018071A 2021-02-09 2021-02-09 극 부호 연속 제거 비트 반전 복호 장치 및 방법 KR102523423B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210018071A KR102523423B1 (ko) 2021-02-09 2021-02-09 극 부호 연속 제거 비트 반전 복호 장치 및 방법
US17/530,999 US11664827B2 (en) 2021-02-09 2021-11-19 Apparatus and method for successive cancellation bit-flip decoding of polar code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210018071A KR102523423B1 (ko) 2021-02-09 2021-02-09 극 부호 연속 제거 비트 반전 복호 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20220114724A KR20220114724A (ko) 2022-08-17
KR102523423B1 true KR102523423B1 (ko) 2023-04-18

Family

ID=82704423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210018071A KR102523423B1 (ko) 2021-02-09 2021-02-09 극 부호 연속 제거 비트 반전 복호 장치 및 방법

Country Status (2)

Country Link
US (1) US11664827B2 (ko)
KR (1) KR102523423B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4216443A1 (en) * 2022-01-25 2023-07-26 Nokia Solutions and Networks Oy Reduced-power ldpc decoding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101817168B1 (ko) 2016-11-16 2018-01-10 연세대학교 산학협력단 극 부호의 근사화된 신뢰전파 복호화 방법 및 장치
US10523367B2 (en) * 2017-08-18 2019-12-31 Samsung Electronics Co., Ltd. Efficient survivor memory architecture for successive cancellation list decoding of channel polarization codes
WO2020213152A1 (ja) * 2019-04-19 2020-10-22 日本電気株式会社 整列処理装置、選別システム、整列処理方法、及び非一時的なコンピュータ可読媒体
US11271596B2 (en) * 2019-09-27 2022-03-08 Samsung Electronics Co., Ltd System and method for identifying and decoding Reed-Muller codes in polar codes
TWI748739B (zh) * 2020-11-10 2021-12-01 國立清華大學 決定待翻轉比特位置的方法及極化碼解碼器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Partitioned successive-cancellation flip decoding of Polar codes (IEEE International Conference on Communications, 2018)
Progressive bit-flipping decoding of Polar codes over layered critical sets (IEEE Global Communications Conference, 2018)

Also Published As

Publication number Publication date
KR20220114724A (ko) 2022-08-17
US20220255565A1 (en) 2022-08-11
US11664827B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
US10673467B2 (en) Apparatus and method for parallelized successive cancellation decoding and successive cancellation list decoding of polar codes
US10707899B2 (en) Bit-flipping decoder for G-LDPC codes with syndrome-decoding for component codes
JP4038518B2 (ja) 低密度パリティ検査コードを効率的に復号する方法及び装置
US10411735B1 (en) Systems and methods for an iterative decoding scheme
KR100703271B1 (ko) 통합노드 프로세싱을 이용한 저밀도 패리티 검사 코드복호 방법 및 장치
TWI496157B (zh) 決定同位元檢查陣列之方法以及快閃記憶體系統
US9432053B1 (en) High speed LDPC decoder
US10425107B2 (en) Partial sum computation for polar code decoding
Lin et al. A reduced latency list decoding algorithm for polar codes
US20110191653A1 (en) Quasi-cyclic ldpc encoding and decoding for non-integer multiples of circulant size
US10484020B2 (en) System and method for parallel decoding of codewords sharing common data
KR20100081551A (ko) 디코딩 방법 및 그 방법을 이용하는 메모리 시스템 장치
US11082069B1 (en) Decoding scheme for error correction code structure in data storage devices
WO2020108586A1 (zh) 一种极化码译码方法及装置、多级译码器、存储介质
US10205469B2 (en) Low latency soft decoder architecture for generalized product codes
Hashemi et al. Partitioned list decoding of polar codes: Analysis and improvement of finite length performance
CN110661533B (zh) 优化译码器存储极化码译码性能的方法
KR102523423B1 (ko) 극 부호 연속 제거 비트 반전 복호 장치 및 방법
TW201320091A (zh) 具有低密度奇偶校驗碼解碼能力的記憶體控制裝置及方法
US11764901B2 (en) Apparatus and method for successive cancellation flip decoding of polar code
US11894863B2 (en) Method and apparatus for generating a decoding position control signal for decoding using polar codes
CN110113058B (zh) 编译码方法、装置、设备及计算机可读存储介质
CN113131947A (zh) 译码方法、译码器和译码装置
KR102515337B1 (ko) 오류 정정 부호 삽입 방법 및 장치
KR20230142195A (ko) 극 부호 신뢰 전파 비트 반전 복호 장치 및 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant