TWI748739B - 決定待翻轉比特位置的方法及極化碼解碼器 - Google Patents

決定待翻轉比特位置的方法及極化碼解碼器 Download PDF

Info

Publication number
TWI748739B
TWI748739B TW109139184A TW109139184A TWI748739B TW I748739 B TWI748739 B TW I748739B TW 109139184 A TW109139184 A TW 109139184A TW 109139184 A TW109139184 A TW 109139184A TW I748739 B TWI748739 B TW I748739B
Authority
TW
Taiwan
Prior art keywords
bit position
paths
bit
reliability
path
Prior art date
Application number
TW109139184A
Other languages
English (en)
Other versions
TW202220389A (zh
Inventor
王忠炫
潘詣涵
林鈺恆
翁詠祿
王晉良
Original Assignee
國立清華大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立清華大學 filed Critical 國立清華大學
Priority to TW109139184A priority Critical patent/TWI748739B/zh
Priority to US17/156,647 priority patent/US11418221B2/en
Application granted granted Critical
Publication of TWI748739B publication Critical patent/TWI748739B/zh
Publication of TW202220389A publication Critical patent/TW202220389A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6572—Implementations using a tree structure, e.g. implementations in which the complexity is reduced by a tree structure from O(n) to O (log(n))
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3933—Decoding in probability domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本發明提供一種在執行列表連續消去翻轉操作時決定待翻轉比特位置的方法及極化碼解碼器。所述方法包括：取得極化碼樹，其中極化碼樹係經由對極化碼段執行列表連續消除操作而產生，極化碼段包括多個比特位置，且各比特位置在極化碼樹中包括多條存活路徑及多條經刪除路徑；在列表連續消除操作的後處理階段中，估計第i個比特位置的前述存活路徑及前述經刪除路徑個別的正確路徑機率，並據以估計所述第i個比特位置的可靠度；基於各比特位置的可靠度在前述比特位置中挑選特定比特位置；基於特定比特位置對極化碼樹執行列表連續消去翻轉操作。

Description

決定待翻轉比特位置的方法及極化碼解碼器
本發明是有關於一種極化碼解碼機制，且特別是有關於一種在執行列表連續消去翻轉操作時決定待翻轉比特位置的方法及極化碼解碼器。
經研究顯示，極化碼（polar code）是第一個能夠在理論上達到香農容量(Shannon Capacity)的編碼方式，且其也被選為第五代行動通訊技術中控制通道的編碼方式。
在對極化碼進行解碼時，主要的解碼方式大致包括列表連續消除演算法（Successive cancellation list，SCL）及置信傳播演算法（Belief Propagation）等。
一般而言，在採用SCL對包括多個比特位置的一段極化碼進行解碼而建構解碼樹時，每個比特位置將只會保留L條（例如4條）存活路徑（surviving path），而其餘路徑將被刪除（pruned），如圖1所示。在完成對每個比特位置的解碼之後，還需對當下所保留的L條存活路徑個別進行循環冗餘檢測（cyclic redundancy check，CRC）。然而，若所述L條存活路徑皆未通過CRC，則需宣告解碼失敗。此外，若有採用後處理解碼器，則還需在收集先前解碼過程中的資料之後，另經由一後處理操作來再次試圖找出正確的解碼路徑。
在現有技術中，常見的後處理操作包括列表連續消去翻轉（SCL flip）操作，其精神主要在於先基於一定的挑選原則在上述比特位置中挑選一待翻轉比特位置，並將此待翻轉比特位置中的路徑進行一定程度的翻轉（例如將原本的存活路徑刪除，並將原本被刪除的路徑改為存活路徑等）以再次進行SCL。
因此，對於本領域技術人員而言，如何設計一種可挑選到較佳的待翻轉比特位置的機制實為一項重要的議題。
有鑑於此，本發明提供一種在執行列表連續消去翻轉操作時決定待翻轉比特位置的方法及極化碼解碼器，其可用於解決上述技術問題。
本發明提供一種在執行列表連續消去翻轉操作時決定待翻轉比特位置的方法，包括：取得一極化碼樹，其中極化碼樹係經由對一極化碼段執行一列表連續消除操作而產生，極化碼段包括多個比特位置，且各比特位置在極化碼樹中包括多條存活路徑及多條經刪除路徑；在列表連續消除操作的一後處理階段中，對於前述比特位置中的第i個比特位置而言，估計所述第i個比特位置的前述存活路徑及前述經刪除路徑個別的一正確路徑機率，並據以估計所述第i個比特位置的一可靠度；基於各比特位置的可靠度在前述比特位置中挑選一第一特定比特位置作為待翻轉比特位置；基於第一特定比特位置對極化碼樹執行一列表連續消去翻轉操作。
本發明提供一種極化碼解碼器，包括儲存電路及處理器。儲存電路儲存多個模組。處理器耦接儲存電路，並存取前述模組以執行下列步驟：取得一極化碼樹，其中極化碼樹係經由對一極化碼段執行一列表連續消除操作而產生，極化碼段包括多個比特位置，且各比特位置在極化碼樹中包括多條存活路徑及多條經刪除路徑；在列表連續消除操作的一後處理階段中，對於前述比特位置中的第i個比特位置而言，估計所述第i個比特位置的前述存活路徑及前述經刪除路徑個別的一正確路徑機率，並據以估計所述第i個比特位置的一可靠度；基於各比特位置的可靠度在前述比特位置中挑選一第一特定比特位置作為待翻轉比特位置；基於第一特定比特位置對極化碼樹執行一列表連續消去翻轉操作。
請參照圖2，其是依據本發明之一實施例繪示的執行SCL翻轉的示意圖。在圖2中，假設所考慮的極化碼段可表徵為（4, 3）（即，長度為4個比特，且其中的3個比特為消息比特），所採用的L值為4，而此極化碼段經SCL後可得到如圖2所示的極化碼樹211。
具體而言，在SCL的過程中，除了對應於凍結比特（frozen bit）的比特位置之外，每個比特位置的每個節點會分裂出2條路徑，而當某比特位置的總路徑數超過L時，此比特位置僅會保留路徑度量（path metric，PM）較低的L條存活路徑，並刪除其他的路徑。
由極化碼樹211可看出，其共包括4個比特位置
Figure 02_image001
，且由於比特位置
Figure 02_image003
並未如其他的比特位置分裂為2條路徑，故可知比特位置
Figure 02_image003
為一凍結比特。
在圖2中，可看出極化碼樹211在比特位置
Figure 02_image005
的4（即，L）條存活路徑分別是0000、0001、0101及1000（實線為1，虛線為0）。假設上述4條存活路徑皆未通過CRC，則在後處理階段中，可在消息比特中選定一個位置來進行翻轉，但前log2L個消息比特無法被選取，因為在這些位置上沒有路徑被刪除。假設比特位置
Figure 02_image005
被選定為待翻轉比特位置，則比特位置
Figure 02_image005
所包括的4條存活路徑及4條經刪除路徑（pruned path）可基於所選定的翻轉方式進行翻轉。
舉例而言，假設所選定的翻轉方式為「Y. Yu, Z. Pan, N. Liu, and X. You, “Successive cancellation list bit-flip decoder for polar codes,”in Proc. 10th Int. Conf.Wireless Commun. Signal Process. (WCSP) pp. 1–6, Oct 2018」（下稱文獻1）所提出的方式（下稱翻轉方式1），則解碼樹211可被調整為解碼樹212的態樣。
在解碼樹212的比特位置
Figure 02_image005
中，某些存活路徑可被翻轉為經刪除路徑，而某些經刪除路徑可被翻轉為存活路徑，相關細節可參照文獻1中的說明，於此不另贅述。之後，解碼樹212可用於進行另一次的SCL，以試圖找出正確的解碼路徑。
舉另一例而言，假設所選定的翻轉方式為「C. Fengyi, L. Aijun, Z. Yingxian, and R. Jing “Bit-flip algorithm for successive cancellation list decoder for polar codes,”in IEEE Access pp. 1–7, May 2019」（下稱文獻2）所提出的方式（下稱翻轉方式2），則解碼樹211可被調整為解碼樹213的態樣。
在解碼樹213的比特位置
Figure 02_image005
中，原本的存活路徑可皆被翻轉為經刪除路徑，而原本的經刪除路徑可皆被翻轉為存活路徑，相關細節可參照文獻2中的說明，於此不另贅述。之後，解碼樹213可用於進行另一次的SCL，以試圖找出正確的解碼路徑。
如先前所提及的，若欲找出正確解碼路徑，如何挑選待翻轉比特位置是至關重要的。因此，本發明提出一種在執行列表連續消去翻轉操作時決定待翻轉比特位置的方法及極化碼解碼器，其可用於較佳地找到適合的待翻轉比特位置，從而提升解碼的效率。
請參照圖3，其是依據本發明之一實施例繪示的極化碼解碼器示意圖。如圖3所示，極化碼解碼器300包括儲存電路302及處理器304。儲存電路302例如是任意型式的固定式或可移動式隨機存取記憶體（Random Access Memory，RAM）、唯讀記憶體（Read-Only Memory，ROM）、快閃記憶體（Flash memory）、硬碟或其他類似裝置或這些裝置的組合，而可用以記錄多個程式碼或模組。
處理器304耦接於儲存電路302，並可為一般用途處理器、特殊用途處理器、傳統的處理器、數位訊號處理器、多個微處理器（microprocessor）、一個或多個結合數位訊號處理器核心的微處理器、控制器、微控制器、特殊應用積體電路（Application Specific Integrated Circuit，ASIC）、現場可程式閘陣列電路（Field Programmable Gate Array，FPGA）、任何其他種類的積體電路、狀態機、基於進階精簡指令集機器（Advanced RISC Machine，ARM）的處理器以及類似品。
在本發明的實施例中，處理器304可存取儲存電路302中記錄的模組、程式碼來實現本發明提出的在執行列表連續消去翻轉操作時決定待翻轉比特位置的方法，其細節詳述如下。
請參照圖4，其是依據本發明之一實施例繪示的在執行列表連續消去翻轉操作時決定待翻轉比特位置的方法流程圖。本實施例的方法可由圖3的極化碼解碼器300執行，以下即搭配圖3所示的元件說明圖4各步驟的細節。
首先，在步驟S410中，處理器304可取得極化碼樹，其中此極化碼樹（例如圖2的極化碼樹211）係經由對極化碼段執行SCL操作而產生，所述極化碼段可包括多個比特位置，且各比特位置在極化碼樹中包括多條存活路徑及多條經刪除路徑。在不同的實施例中，上述極化碼段例可以是極化碼解碼器300所接收到的訊號，或是待傳輸的碼字（codeword），但可不限於此。
之後，在步驟S420中，在列表連續消除操作的後處理階段中（即，上述極化碼樹的L條存活路徑皆未通過CRC），對於第i個比特位置（其中i為正整數，
Figure 02_image007
，N為極化碼段的長度）而言，處理器304可估計所述第i個比特位置的前述存活路徑及前述經刪除路徑個別的正確路徑機率，並據以估計所述第i個比特位置的可靠度。在一實施例中，某路徑的正確路徑例如是此路徑為一正確（解碼）路徑的機率，但可不限於此。
在一實施例中，處理器304可取得所述第i個比特位置的存活路徑及經刪除路徑個別的路徑度量，並據以將所述第i個比特位置的存活路徑及經刪除路徑進行升冪排序，以產生對應於所述第i個比特位置的路徑集合。由於所述第i個比特位置的存活路徑及經刪除路徑個別的路徑度量在先前進行SCL的過程中已計算過，故此處不需再進行額外計算。此外，由於所述第i個比特位置的L條存活路徑本就為PM較小的L條路徑，故所述第i個比特位置的路徑集合可理解為包括多條路徑，且這些路徑依序對應於上述存活路徑及上述經刪除路徑。簡言之，在所述路徑集合中排序在前的L條路徑皆為存活路徑，而排序在後的L條路徑皆為經刪除路徑。
接著，對於所述第i個比特位置的路徑集合中的第k條路徑而言，處理器304可計算
Figure 02_image009
作為所述第k條路徑的正確路徑機率，其中
Figure 02_image011
為所述第k條路徑的路徑度量。此處計算所述第k條路徑的正確路徑機率的細節可參照「A. Balatsoukas-Stimming, M. B. Parizi, and A. Burg, ‘‘LLR-based successive cancellation list decoding of polar codes,’’ IEEE Trans. Signal Process., vol. 63, no. 19, pp. 5165–5179, Oct. 2015.」的內容，於此不另贅述。
在一實施例中，處理器304可經配置以：基於所述第i個比特位置的各存活路徑的正確路徑機率估計第一參考值；基於所述第i個比特位置的各經刪除路徑的該正確路徑機率估計第二參考值；基於該第一參考值及第二參考值估計所述第i個比特位置的可靠度。
在第一實施例中，上述第一參考值可經計算為
Figure 02_image013
，上述第二參考值可經計算為
Figure 02_image015
，而所述第i個比特位置的可靠度可經計算為
Figure 02_image017
。由第一實施例的可靠度式子可看出，其將所述第i個比特位置的全部路徑皆納入考量，有別於文獻2中只考慮PM較大的後L條路徑的作法。此外，由第一實施例的可靠度式子還可看出，其將對應於凍結比特的比特位置亦納入考量，而此舉亦有別於文獻2中排除凍結比特的作法。
簡言之，第一實施例計算可靠度的方式相較於文獻2可達到更為全面的考量，從而能夠較精準地找到第一個出現錯誤的比特位置。
一般而言，
Figure 02_image019
越高代表所述第i個比特位置越可靠。然而，後處理操作的運行都是在解碼發生錯誤時才啟動，此時所計算而得的PM會受到錯誤傳播（Error Propagation）的影響而偏小。而且這個現象在比特位置越靠後越明顯。
為改善此問題，本發明另提出第二實施例的可靠度估計方式。具體而言，在第二實施例中，上述第一參考值可經計算為
Figure 02_image021
，上述第二參考值可經計算為
Figure 02_image023
（
Figure 02_image025
為大於1的修正參數），而所述第i個比特位置的可靠度可經計算為
Figure 02_image027
。
此外，為使估計而得的可靠度數值更易於判讀，本發明另提出第三實施例的可靠度估計方式。具體而言，在第二實施例中，上述第一參考值可經計算為
Figure 02_image021
，上述第二參考值可經計算為
Figure 02_image023
（
Figure 02_image025
為大於1的修正參數），而所述第i個比特位置的可靠度可經計算為
Figure 02_image029
。
此外，為使上述可靠度的運算更易於被硬體實現，本發明另提出第四實施例的可靠度估計方式。具體而言，在第四實施例中，上述第一參考值可經計算為
Figure 02_image031
，上述第二參考值可經計算為
Figure 02_image033
，而所述第i個比特位置的可靠度可經計算為
Figure 02_image035
，其中
Figure 02_image037
為大於1的修正參數。
在依據以上教示決定解碼樹中各比特位的可靠度之後，在步驟S430中，處理器304可基於各比特位置的可靠度在前述比特位置中挑選第一特定比特位置。
在一實施例中，所述第一特定比特位置在上述比特位置中可具有最低可靠度。亦即，處理器304可挑選可靠度最低的比特位置來進行後續的SCL翻轉。
之後，在步驟S440中，處理器304可基於第一特定比特位置對極化碼樹執行SCL翻轉操作。在不同的實施例中，處理器304可依據設計者的需求而採用不同的翻轉方式（例如圖2的翻轉方式1或2）來對上述解碼樹中的第一特定比特位置執行所述SCL翻轉操作。
舉例而言，假設上述解碼樹具有圖2中解碼樹211的態樣，且經本發明方法所選定的第一特定比特位置為比特位置
Figure 02_image005
，則處理器304可相應地採用翻轉方式1或2來對比特位置
Figure 02_image005
進行翻轉。
此外，在一實施例中，若處理器304在執行步驟S440之後判定出現一解碼失敗情形（即，所有的存活路徑皆未通過CRC），處理器304可基於各比特位置的可靠度在上述比特位置中挑選第二特定比特位置作為待翻轉比特位置，而此第二特定比特位置在上述比特位置中可具有次低可靠度。之後，處理器304可基於此第二特定比特位置對極化碼樹執行SCL翻轉操作。亦即，處理器304可挑選可靠度次低的比特位置來進行另一次SCL翻轉。
在其他實施例中，若處理器304在執行步驟S440之後判定再次出現一解碼失敗情形，則處理器304可另挑選可靠度第三低的比特位置來進行另一次SCL翻轉，而此行為可不斷地重複，直至找到正確的解碼路徑或已達到重解碼次數的上限，但可不限於此。
經實驗證明，本發明在重解碼次數上限不高時（例如10次），相較於文獻1、2的方法可達到更佳的解碼效能，而此即代表本發明挑選待翻轉比特位置的策略能更快找到第一個錯誤發生的比特位置。
綜上所述，本發明的方法及極化碼解碼器可更精準地找到第一個錯誤發生的比特位置，從而減少所需的平均解碼次數，進而降低解碼所需時間，並達到更佳的解碼效能。並且，在硬體實作上，本發明所提出的方法容易與現有的解碼器結合，並且還可透過簡化的可靠度計算方式來降低計算複雜度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
211, 212, 213:解碼樹 300:極化碼解碼器 302:儲存電路 304:處理器 S410~S440:步驟
圖1是習知的SCL示意圖。 圖2是依據本發明之一實施例繪示的執行SCL翻轉的示意圖。 圖3是依據本發明之一實施例繪示的極化碼解碼器示意圖。 圖4是依據本發明之一實施例繪示的在執行列表連續消去翻轉操作時決定待翻轉比特位置的方法流程圖。
S410~S440:步驟

Claims (10)

  1. 一種在執行列表連續消去翻轉操作時決定待翻轉比特位置的方法，包括：取得一極化碼樹，其中該極化碼樹係經由對一極化碼段執行一列表連續消除操作而產生，該極化碼段包括多個比特位置，且各該比特位置在該極化碼樹中包括多條存活路徑及多條經刪除路徑；在該列表連續消除操作的一後處理階段中，對於該些比特位置中的第i個比特位置而言，估計所述第i個比特位置的該些存活路徑及該些經刪除路徑個別的一正確路徑機率，並據以估計所述第i個比特位置的一可靠度；基於各該比特位置的該可靠度在該些比特位置中挑選一第一特定比特位置作為一待翻轉比特位置；基於該第一特定比特位置對該極化碼樹執行一列表連續消去翻轉操作。
  2. 如請求項1所述的方法，其中估計所述第i個比特位置的該些存活路徑及該些經刪除路徑個別的該正確路徑機率的步驟包括：取得所述第i個比特位置的該些存活路徑及該些經刪除路徑個別的一路徑度量，並據以將所述第i個比特位置的該些存活路徑及該些經刪除路徑進行一升冪排序，以產生對應於所述第i個比特位 置的一路徑集合，其中該路徑集合包括多條路徑，且該些路徑依序對應於該些存活路徑及該些經刪除路徑； 對於該路徑集合中該些路徑的第k條路徑而言，計算
    Figure 109139184-A0305-02-0016-7
    作 為所述第k條路徑的該正確路徑機率，其中
    Figure 109139184-A0305-02-0016-2
    為所述第k條路徑 的該路徑度量。
  3. 如請求項2所述的方法，其中所述第i個比特位置的 該可靠度經計算為
    Figure 109139184-A0305-02-0016-3
    ，其中L為一存活路徑保留數。
  4. 如請求項2所述的方法，其中所述第i個比特位置的 該可靠度經計算為
    Figure 109139184-A0305-02-0016-4
    ，其中α為大於1的一修正參 數，L為一存活路徑保留數。
  5. 如請求項2所述的方法，其中所述第i個比特位置的 該可靠度經計算為
    Figure 109139184-A0305-02-0016-6
    ，其中α為大於1的一修正 參數，L為一存活路徑保留數。
  6. 如請求項2所述的方法，其中所述第i個比特位置的 該可靠度經計算為
    Figure 109139184-A0305-02-0016-1
    ，其中α'為大於1的一 修正參數，L為一存活路徑保留數。
  7. 如請求項1所述的方法，其中估計所述第i個比特位置的該可靠度的步驟包括： 基於所述第i個比特位置的各該存活路徑的該正確路徑機率估計一第一參考值；基於所述第i個比特位置的各該經刪除路徑的該正確路徑機率估計一第二參考值；基於該第一參考值及該第二參考值估計所述第i個比特位置的該可靠度。
  8. 如請求項1所述的方法，其中該第一特定比特位置在該些比特位置中具有一最低可靠度。
  9. 如請求項8所述的方法，其中在基於該第一特定比特位置對該極化碼樹執行該列表連續消去翻轉操作的步驟之後，更包括：反應於判定出現一解碼失敗情形，基於各該比特位置的該可靠度在該些比特位置中挑選一第二特定比特位置作為該待翻轉比特位置，其中該第二特定比特位置在該些比特位置中具有一次低可靠度；基於該第二特定比特位置對該極化碼樹執行該列表連續消去翻轉操作。
  10. 一種極化碼解碼器，包括：一儲存電路，儲存多個模組；一處理器，耦接該儲存電路，並存取該些模組以執行下列步驟：取得一極化碼樹，其中該極化碼樹係經由對一極化碼段 執行一列表連續消除操作而產生，該極化碼段包括多個比特位置，且各該比特位置在該極化碼樹中包括多條存活路徑及多條經刪除路徑；在該列表連續消除操作的一後處理階段中，對於該些比特位置中的第i個比特位置而言，估計所述第i個比特位置的該些存活路徑及該些經刪除路徑個別的一正確路徑機率，並據以估計所述第i個比特位置的一可靠度；基於各該比特位置的該可靠度在該些比特位置中挑選一第一特定比特位置作為一待翻轉比特位置；基於該第一特定比特位置對該極化碼樹執行一列表連續消去翻轉操作。
TW109139184A 2020-11-10 2020-11-10 決定待翻轉比特位置的方法及極化碼解碼器 TWI748739B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109139184A TWI748739B (zh) 2020-11-10 2020-11-10 決定待翻轉比特位置的方法及極化碼解碼器
US17/156,647 US11418221B2 (en) 2020-11-10 2021-01-25 Method and polar code decoder for determining to-be-flipped bit position

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109139184A TWI748739B (zh) 2020-11-10 2020-11-10 決定待翻轉比特位置的方法及極化碼解碼器

Publications (2)

Publication Number Publication Date
TWI748739B true TWI748739B (zh) 2021-12-01
TW202220389A TW202220389A (zh) 2022-05-16

Family

ID=80680967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109139184A TWI748739B (zh) 2020-11-10 2020-11-10 決定待翻轉比特位置的方法及極化碼解碼器

Country Status (2)

Country Link
US (1) US11418221B2 (zh)
TW (1) TWI748739B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523423B1 (ko) * 2021-02-09 2023-04-18 아주대학교산학협력단 극 부호 연속 제거 비트 반전 복호 장치 및 방법
KR102607761B1 (ko) * 2021-09-16 2023-11-29 아주대학교산학협력단 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190068225A1 (en) * 2016-04-29 2019-02-28 Huawei Technologies Co., Ltd. Polar Polar Code Encoding And Decoding Method And Apparatus
EP3480957A1 (en) * 2016-08-12 2019-05-08 Huawei Technologies Co., Ltd. Decoding method and device, and decoder
TW201931781A (zh) * 2018-01-11 2019-08-01 南韓商三星電子股份有限公司 在極化連續消除列表解碼中用於組成碼處理的裝置及方法
US20200106462A1 (en) * 2017-05-27 2020-04-02 Huawei Technologies Co., Ltd. Decoding method and decoder
CN111384978A (zh) * 2018-12-29 2020-07-07 电信科学技术研究院有限公司 一种极化码译码方法、装置及通信设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312947B2 (en) * 2016-01-21 2019-06-04 Huawei Technologies Co., Ltd. Concatenated and sliding-window polar coding
US10361717B2 (en) 2016-06-17 2019-07-23 Huawei Technologies Co., Ltd. Apparatus and methods for error detection coding
CN106301387B (zh) 2016-08-15 2019-10-11 东南大学 一种分布式排序方法以及采用该方法构成crc辅助极化码连续消除列表译码器的方法
DE102018113351A1 (de) * 2017-06-08 2018-12-13 Samsung Electronics Co., Ltd. Polares Codieren und Decodieren unter Verwendung von vordefinierten Informationen
US10972127B2 (en) * 2019-06-20 2021-04-06 Macronix International Co., Ltd. Decoding system and decoding method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190068225A1 (en) * 2016-04-29 2019-02-28 Huawei Technologies Co., Ltd. Polar Polar Code Encoding And Decoding Method And Apparatus
EP3480957A1 (en) * 2016-08-12 2019-05-08 Huawei Technologies Co., Ltd. Decoding method and device, and decoder
US20200106462A1 (en) * 2017-05-27 2020-04-02 Huawei Technologies Co., Ltd. Decoding method and decoder
TW201931781A (zh) * 2018-01-11 2019-08-01 南韓商三星電子股份有限公司 在極化連續消除列表解碼中用於組成碼處理的裝置及方法
CN111384978A (zh) * 2018-12-29 2020-07-07 电信科学技术研究院有限公司 一种极化码译码方法、装置及通信设备

Also Published As

Publication number Publication date
TW202220389A (zh) 2022-05-16
US20220149868A1 (en) 2022-05-12
US11418221B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
JP4038518B2 (ja) 低密度パリティ検査コードを効率的に復号する方法及び装置
CN108702290B (zh) 级联极化编码和滑动窗口极化编码
TWI594583B (zh) 硬決定輸入之一般化低密度同位檢查軟解碼
WO2021000531A1 (zh) 一种基于llr的分段翻转极化码译码方法和智能终端
US10411735B1 (en) Systems and methods for an iterative decoding scheme
RU2677589C2 (ru) Способ и устройство генерирования гибридного полярного кода
KR101535225B1 (ko) 디코딩 방법 및 그 방법을 이용하는 메모리 시스템 장치
JP4777876B2 (ja) ターボデコーダの反復の早期終了
WO2013152605A1 (zh) 极性码的译码方法和译码装置
TWI748739B (zh) 決定待翻轉比特位置的方法及極化碼解碼器
WO2014075267A1 (zh) 译码处理方法及译码器
WO2018179246A1 (en) Check bit concatenated polar codes
KR102547476B1 (ko) 경로 메트릭 값 기반의 디코딩 프로세스 제어 방법, 연산 장치 및 모바일 장치
CN110730007B (zh) 极化码sscl译码路径分裂方法、存储介质和处理器
CN115173993B (zh) 极化码中一种EPS-SCL-Flip译码方法
CN110661533A (zh) 优化译码器存储极化码译码性能的方法
WO2016015288A1 (zh) 译码方法和译码器
TWI681639B (zh) 迴旋碼解碼器及迴旋碼解碼方法
TWI690168B (zh) 迴旋碼解碼器及迴旋碼解碼方法
US11750219B2 (en) Decoding method, decoder, and decoding apparatus
US11539380B2 (en) Decoding device, decoding method, control circuit, and storage medium
US8156412B2 (en) Tree decoding method for decoding linear block codes
TWI731441B (zh) 用於列表型連續消去的解碼器及其解碼方法
TWI759072B (zh) 極化碼解碼裝置及其操作方法
US20240097706A1 (en) Decoding method and decoding device