TWI754593B - 線路板的層間導通結構與其製造方法 - Google Patents
線路板的層間導通結構與其製造方法 Download PDFInfo
- Publication number
- TWI754593B TWI754593B TW110119894A TW110119894A TWI754593B TW I754593 B TWI754593 B TW I754593B TW 110119894 A TW110119894 A TW 110119894A TW 110119894 A TW110119894 A TW 110119894A TW I754593 B TWI754593 B TW I754593B
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- conduction structure
- interlayer conduction
- curved surface
- structure according
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一種層間導通結構適於形成在線路板中,其中線路板包括兩條走線與位於這些走線之間的絕緣部。絕緣部具有通孔。層間導通結構位於通孔中,並連接這些走線。層間導通結構包括柱體與一對凸出部。這些凸出部分別位於通孔的兩端,並連接柱體與這些走線。這些凸出部分別凸出於這些走線的外表面。各個凸出部具有凸出曲面,其中凸出曲面與通孔的軸心之間的距離小於通孔的半徑。
Description
本發明是有關於一種線路板與其製程,且特別是有關於一種線路板的層間導通結構與其製造方法。
現有多層線路板(multilayer wiring board)大多具有通孔、導電通孔結構(conductive through hole structure)與多層線路層。導電通孔結構形成於通孔內,而導電通孔結構的兩端分別連接兩層不共平面的線路層,以使這兩層線路層彼此電性連接。導電通孔結構與線路層之間相連接的部分,即導電通孔結構位在通孔的任一端附近的部分,具有較脆弱的結構而有時候會形成裂痕(crack),導致可靠度(reliability)降低,造成導電通孔結構與線路層之間可能出現斷路等缺陷。
本發明至少一實施例提供一種線路板的層間導通結構,以強化上述導電通孔結構與線路層之間相連接的部分的結構。
本發明至少一實施例還提供上述線路板的層間導通結構的製造方法。
本發明至少一實施例所提供的層間導通結構適於形成在線路板中,其中線路板包括兩條走線與位於這些走線之間的絕緣部。絕緣部具有通孔,而層間導通結構位於通孔中,並連接這些走線。層間導通結構包括柱體與一對凸出部。柱體位於通孔中,並具有相對兩端面。這些凸出部分別連接這些端面與這些走線,並分別位於通孔的兩端,其中各條走線具有連接絕緣部的內表面與遠離絕緣部的外表面,而這些凸出部分別凸出於這些走線的外表面。各個凸出部具有凸出曲面,其中凸出曲面與通孔的軸心之間的距離小於通孔的半徑。
在本發明至少一實施例中,各條走線更具有長軸,而通孔具有孔壁。各個凸出部相對於孔壁的壁厚從長軸沿著孔壁朝向遠離長軸的方向而遞減。
在本發明至少一實施例中,上述凸出曲面具有曲率半徑,其中曲率半徑、軸心與走線的長軸共平面,且曲率半徑大於或等於3微米。
在本發明至少一實施例中,上述柱體的形狀為筒狀,而柱體還具有最薄壁厚。
在本發明至少一實施例中,上述柱體包括一對末端部與中央段。這些末端部分別具有這些端面,而中央段連接於這些末端部之間,其中各個末端部的壁厚大於中央段的壁厚。
在本發明至少一實施例中,各個末端部的壁厚從端面朝向中央段遞減。
在本發明至少一實施例中,上述柱體還具有最薄壁厚,而最薄壁厚位於中央段。
在本發明至少一實施例中,各個凸出部還具有第一曲面與第二曲面。第一曲面從凸出曲面延伸至外表面,而第二曲面從凸出曲面延伸至中央段的內壁面。
在本發明至少一實施例中,各個凸出部還具有第一曲面,而第一曲面從凸出曲面延伸至外表面。
本發明至少一實施例所提供的線路板的層間導通結構的製造方法包括以下步驟。首先,提供線路基板,其中線路基板包括兩條初始走線與位於這些初始走線之間的一絕緣部。之後,形成通孔於線路基板中,其中通孔從其中一條初始走線延伸至另一條初始走線。形成兩圖案化遮蓋層,其中線路基板位於這些圖案化遮蓋層之間,而這些圖案化遮蓋層分別覆蓋通孔兩端的邊緣,但不覆蓋這些初始走線。這些圖案化遮蓋層分別具有兩開口,而這些開口與通孔連通。之後,以這些圖案化遮蓋層作為遮罩,對線路基板與通孔進行電鍍製程。在進行電鍍製程之後,移除這些圖案化遮蓋層。
在本發明至少一實施例中,上述製造方法還包括在形成這些圖案化遮蓋層之前,在線路基板上與通孔內形成種子層,其中種子層全面性覆蓋線路基板與通孔的孔壁。
在本發明至少一實施例中,上述製造方法還包括在移除這些圖案化遮蓋層之後,移除位在線路基板上的部分種子層。
在本發明至少一實施例中,上述移除部分種子層的方法包括微蝕刻(micro-etching)。
在本發明至少一實施例中,這些圖案化遮蓋層皆為經曝光與顯影之後的乾膜。
在本發明至少一實施例中,形成通孔的方法包括雷射鑽孔或機械鑽孔。
基於上述,由於位於通孔兩端的凸出部會凸出於走線的外表面,而且各個凸出部的凸出曲面與通孔軸心之間的距離小於通孔的半徑,因此層間導通結構在凸出部處具有相當厚的厚度,以強化層間導通結構與走線之間相連接的部分的結構,降低或避免裂痕的形成。
在以下的內文中,為了清楚呈現本案的技術特徵,圖式中的元件(例如層、膜、基板以及區域等)的尺寸(例如長度、寬度、厚度與深度)會以不等比例的方式放大。因此,下文實施例的說明與解釋不受限於圖式中的元件所呈現的尺寸與形狀,而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。例如,圖式所示的平坦表面可以具有粗糙及/或非線性的特徵,而圖式所示的銳角可以是圓的。所以,本案圖式所呈示的元件主要是用於示意,並非旨在精準地描繪出元件的實際形狀,也非用於限制本案的申請專利範圍。
其次,本案內容中所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍,而且也涵蓋發明所屬技術領域中具有通常知識者所能理解的可允許偏差範圍,其中此偏差範圍可由測量時所產生的誤差來決定,而此誤差例如是起因於測量系統或製程條件兩者的限制。此外,「約」可表示在上述數值的一個或多個標準偏差內,例如±30%、±20%、±10%或±5%內。本案文中所出現的「約」、「近似」或「實質上」等這類用字可依光學性質、蝕刻性質、機械性質或其他性質來選擇可以接受的偏差範圍或標準偏差,並非單以一個標準偏差來套用以上光學性質、蝕刻性質、機械性質以及其他性質等所有性質。
圖1至圖9是本發明至少一實施例的線路板的層間導通結構的製造方法的示意圖。請參閱圖1與圖2,在本實施例的製造方法中,首先,提供線路基板10,其中圖1是線路基板10的俯視示意圖,而圖2是圖1中沿線2-2剖面而繪製的剖面示意圖。線路基板10實質上為線路板,並且具有至少兩層線路層。
在本實施例中,線路基板10實質上可以是雙面線路板(double-sided wiring board),並具有兩層線路層,其中各層線路層包括至少一條走線。以圖2為例,線路基板10包括兩層不共平面的線路層,而各層線路層包括一條初始走線11,其中絕緣部12位於上述兩層線路層之間。也就是說,絕緣部12位於這兩條初始走線11之間。
在其他實施例中,線路基板10實質上也可以是多層線路板(multilayer wiring board),並具有超過兩層的線路層,其中至少一層線路層可以位在絕緣部12內。具體而言,絕緣部12可以包括多層彼此堆疊的絕緣層(未繪示),而至少一層線路層可夾置在相鄰兩層絕緣層之間。上述絕緣層的材料可以是樹脂或陶瓷。例如,絕緣層可由樹脂片(prepreg)所形成。
特別一提的是,當線路基板10具有超過兩層的線路層時,線路基板還可以包括至少一個導電盲孔結構(conductive blind via structure,未繪示)。導電盲孔結構配置在絕緣部12內,並連接相鄰兩層線路層,以使相鄰兩層線路層能透過導電盲孔結構而彼此電性連接。此外,各層線路層也可以更包括至少一個接墊(pad,未繪示)。接墊可供電子元件裝設,而至少一條初始走線11可以連接至少一個接墊。
由於線路基板10可以具有超過兩層的線路層,因此線路基板10所具有的線路層的數量可以是三層或三層以上,不限制為兩層。此外,在其他實施例中,各層線路層可以包括多條走線。因此,即使線路基板10實質上為具有兩層線路層的雙面線路板,線路基板10也可以包括兩條以上的初始走線11,其中至少兩條初始走線11可設置在絕緣部12的上表面12a或下表面12b。
請參閱圖3與圖4,其中圖3是線路基板10的俯視示意圖,而圖4是圖3中沿線4-4剖面而繪製的剖面示意圖。接著,形成至少一個通孔13於線路基板10中,其中形成通孔13的方法可以是雷射鑽孔或機械鑽孔。須說明的是,圖3與圖4各別僅繪示一個通孔13,但在其他實施例中,也可以形成多個通孔13。所以,圖3與圖4並不限制通孔13的數量。
通孔13是貫穿線路基板10而形成,其中通孔13從其中一條初始走線11(例如位於上表面12a的初始走線11)延伸至另一條初始走線11(例如位於下表面12b的初始走線11),並形成於絕緣部12的內部。因此,絕緣部12具有至少一個顯露於上表面12a與下表面12b的通孔13。此外,在形成通孔13的過程中,不僅部分絕緣部12被移除,部分初始走線11也可被移除。
請參閱圖5,其是依據圖4而繪製的剖面示意圖。在形成通孔13以後,在線路基板10上與通孔13內形成種子層15,其中種子層15全面性覆蓋線路基板10與通孔13。具體而言,通孔13具有孔壁13s,而種子層15全面性覆蓋這些初始走線11、絕緣部12的上表面12a與下表面12b以及孔壁13s。種子層15可以透過無電電鍍(electroless plating)或物理氣相沉積(Physical Vapor Deposition,PVD)而形成,其中物理氣相沉積例如是濺鍍或蒸鍍。此外,種子層15具有相當薄的厚度15t,其例如是在0.2微米與1.2微米之間。
請參閱圖6與圖7,接著,形成兩層圖案化遮蓋層60。這些圖案化遮蓋層60分別覆蓋線路基板10的相對兩側,其中圖6繪示被這些圖案化遮蓋層60覆蓋的線路基板10的俯視示意圖,而圖7繪示圖6中沿線7-7剖面而繪製的剖面示意圖。線路基板10位於這些圖案化遮蓋層60之間,而這些圖案化遮蓋層60可以不覆蓋初始走線11。
這些圖案化遮蓋層60分別具有兩開口61,即各個圖案化遮蓋層60具有一個開口61,其中這些開口61會對準通孔13,以使這些開口61能與通孔13連通。在本實施例中,開口61的孔徑R60小於通孔13的孔徑R13,以使這些圖案化遮蓋層60能分別覆蓋通孔13兩端的邊緣13e(請參考圖3)。由於圖案化遮蓋層60可不覆蓋初始走線11,所以位在初始走線11處的部分邊緣13e不被圖案化遮蓋層60所覆蓋,如圖6所示。此外,這些圖案化遮蓋層60可以皆為經曝光與顯影之後的乾膜。
須說明的是,由於在其他實施例中,通孔13可以形成多個,所以不僅絕緣部12可以具有多個通孔13,而且各個圖案化遮蓋層60也可以具有多個對準這些通孔13的開口61。也就是說,各個圖案化遮蓋層60具有至少一個開口61。因此,各個圖案化遮蓋層60所具有的開口61的數量不限制僅為一個。
請參閱圖8,之後,以這些圖案化遮蓋層60作為遮罩,對線路基板10與通孔13進行電鍍製程。具體而言,在形成這些圖案化遮蓋層60之前,種子層15已全面性覆蓋線路基板10與孔壁13s,因此可對種子層15施加電流以進行電鍍製程,以在未被圖案化遮蓋層60覆蓋的區域沉積金屬,從而在通孔13中形成層間導通結構100以及在各條初始走線11上形成一層金屬層18。從圖8來看,層間導通結構100包括位在通孔13內的部分種子層15,而這些初始走線11位於這些金屬層18之間。
上述電鍍製程包括通孔電鍍(Plating Through Hole,PTH)製程,而電鍍製程所採用的電鍍液可以包括低濃度的平整劑(leveler),或是不含平整劑。平整劑含有多個正電離子,並且容易附著在負電荷密度高的地方,以阻礙金屬沉積。因此,以上採用低濃度平整劑,或是無平整劑的電鍍製程能使較多金屬沉積在通孔13兩端的邊緣13e(標示於圖7)處。
請參閱圖8與圖9,在進行電鍍製程之後,即形成層間導通結構100之後,移除這些圖案化遮蓋層60。在移除這些圖案化遮蓋層60之後,移除位在線路基板10上的部分種子層15,並保留被金屬層18與層間導通結構100所覆蓋的其他種子層15,其中被保留的種子層15位在孔壁13s與線路層(例如初始走線11)上。至此,一種包括絕緣部12、層間導通結構100與多條走線910(圖9繪示兩條)的線路板900基本上已製造完成,其中各條走線910包括初始走線11、金屬層18與部分種子層15,而部分種子層15位在初始走線11與金屬層18之間。
移除部分種子層15的方法可以包括微蝕刻。微蝕刻通常是溼蝕刻,所以在進行微蝕刻的過程中,不僅部分種子層15被移除,而且部分層間導通結構100也會被移除。然而,種子層15的厚度15t相當薄(例如在0.2微米與1.2微米之間),而且微蝕刻的蝕刻量例如約0.2微米與0.6微米之間。因此,在經過微蝕刻之後,層間導通結構100與金屬層18兩者的厚度與外觀基本上不會有顯著的變化。換句話說,層間導通結構100與金屬層18兩者的厚度與外觀基本上是不受微蝕刻的影響。
圖10A是圖9中的線路板的剖面立體示意圖,其中圖10A繪示出經剖面後的導通孔113與走線910,以使圖10A能呈現導通孔113的內部結構與走線910的初始走線11、種子層15以及金屬層18。此外,圖10A中的走線910可以是沿著平行於走線910的延伸方向剖面而繪製。
請參閱圖9與圖10A,在線路板900中,絕緣部12位於這些走線910之間,而適於形成在線路板900中的層間導通結構100連接這些走線910,並包括柱體110與一對凸出部120。為了在圖9中清楚呈現柱體110、凸出部120與走線910,圖9以虛線表示柱體110、凸出部120與走線910三者之間的邊界(boundary)。須說明的是,圖9所示的虛線為虛擬的輔助線,而柱體110、凸出部120與走線910三者之間的邊界在實際情況中不是明顯可見。
柱體110位於通孔13中,並具有相對兩端面111。這些凸出部120分別位於通孔13的兩端,並分別連接這些端面111與這些走線910。所以,柱體110位在這些凸出部120之間,而在通孔13的任一端,凸出部120會凸出於端面111。另外,由於層間導通結構100包括位於通孔13內的部分種子層15,因此柱體110與凸出部120每一者也包括部分種子層15,如圖9所示。
在本實施例中,層間導通結構100可以是中空的。具體而言,柱體110的形狀可以是筒狀,並具有導通孔113,其中導通孔113與通孔13兩者實質上可以是同軸的(coaxial)。柱體110包括一對末端部119與中央段115,其中中央段115連接於這些末端部119之間。這些末端部119分別具有這些端面111,所以這些末端部119分別連接這些凸出部120。
必須說明的是,雖然在本實施例中,層間導通結構100可以是中空的,但在其他實施例中,層間導通結構100也可以是實心的。具體而言,其他實施例中的柱體110可以是實心金屬柱,並且不具有導通孔113。因此,層間導通結構100不限制是中空的。此外,在其他實施例中,層間導通結構100可以還包括填滿導通孔113的填充材料,其例如是油墨、銀膠或銅膏。
各個末端部119的壁厚T19可以大於中央段115的壁厚T15,其中圖9所示的壁厚T15可以是柱體110的最薄壁厚。換句話說,柱體110所具有的最薄壁厚(即圖9所示的壁厚T15)位於中央段115。此外,各個末端部119的壁厚T19可從端面111朝向中央段115遞減,如圖9所示。因此,導通孔113具有不均勻的孔徑。
各個凸出部120具有凸出曲面129。在進行上述電鍍製程以形成層間導通結構100的過程中,可採用包括低濃度平整劑或是不含平整劑的電鍍液,以使較多金屬能沉積在通孔13的兩端。如此,這些凸出部120得以形成,而凸出曲面129與通孔13的軸心13a之間的距離D9可以明顯小於通孔13的半徑r13,其中半徑r13等於一半的孔徑R13(請參考圖7)。
各條走線910具有外表面911與內表面912。內表面912連接絕緣部12,而外表面911遠離絕緣部12,其中這些凸出部120分別凸出於這些走線910的外表面911。各個凸出部120可以還具有第一曲面121以及第二曲面122。第一曲面121從凸出曲面129延伸至外表面911,而第二曲面122從凸出曲面129延伸至中央段115的內壁面115s,如圖9所示。
圖10B是圖9中的線路板的俯視示意圖,而圖10C是圖10A中的線路板的剖面立體示意圖,其中圖10C是沿著端面111與種子層15的壁面剖面,並移除位在端面111正上方的部分凸出部120而繪製。因此,在圖10C中,大部分的凸出部120被省略,而圖10C未標示剩下的凸出部120。
請參閱圖10B與圖10C,各條走線910更具有長軸910a,其中圖9可以是沿著圖10B中的長軸910a剖面而繪製的剖面示意圖,而長軸910a可以實質上通過軸心13a。此外,圖10A所示的走線910可以是沿著平行於長軸910a的方向剖面而繪製,以呈現出走線910的初始走線11、種子層15與金屬層18。
從圖10B可以得知,各個凸出部120相對於孔壁13s的壁厚T20可以是從長軸910a沿著孔壁13s朝向遠離長軸910a的方向而遞減,如圖10B所示。
圖10D是圖10B中的線路板的剖面示意圖,其中圖10D是沿著圖10B中的長軸910a剖面繪製而成。請參閱圖10D,在層間導通結構100中,凸出曲面129具有曲率半徑129r,其可大於或等於3微米。因此,層間導通結構100的凸出部120具有足夠的厚度,以使層間導通結構100與走線910之間相連接的部分具有一定的結構強度,從而有效降低或避免裂痕的形成。此外,從圖10D所示的剖面示意圖可以明顯得知曲率半徑129r、軸心13a以及長軸910a三者是共平面。
值得一提的是,以上實施例所揭示的層間導通結構100可以是導電通孔結構。然而,在其他實施例中,層間導通結構100也可以是導電埋孔結構(conductive buried hole structure)。具體而言,線路板900可以是線路板的半成品,而在後續製程中,可以在線路板900的相對兩側額外製作多層線路層,其中這些線路層可以用增層法來形成。在製作這些線路層的過程中,層間導通結構100的兩端可以分別覆蓋兩層絕緣層,其中此絕緣層可由樹脂片所形成。如此,層間導通結構100能被埋設在線路板內,從而形成導電埋孔結構。
綜上所述,本發明至少一實施例所提供的層間導通結構包括一對位於通孔兩端的凸出部。由於凸出部會凸出於走線的外表面,且各個凸出部的凸出曲面與通孔軸心之間的距離小於通孔的半徑,因此層間導通結構在凸出部處具有相當厚的厚度。如此,凸出部能強化層間導通結構與走線之間相連接的部分的結構,以降低或避免裂痕的形成,進而維持或提升可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不脫離本發明精神和範圍內,當可作些許更動與潤飾,因此本發明保護範圍當視後附的申請專利範圍所界定者為準。
10:線路基板
11:初始走線
12:絕緣部
12a:上表面
12b:下表面
13:通孔
13a:軸心
13e:通孔13兩端的邊緣
13s:孔壁
15:種子層
15t:厚度
18:金屬層
60:圖案化遮蓋層
61:開口
100:層間導通結構
110:柱體
111:端面
113:導通孔
115:中央段
115s:內壁面
119:末端部
120:凸出部
121:第一曲面
122:第二曲面
129:凸出曲面
129r:曲率半徑
900:線路板
910:走線
910a:長軸
911:外表面
912:內表面
D9:凸出曲面129與通孔13的軸心13a之間的距離
R13:通孔13的孔徑
R60:開口61的孔徑
r13:通孔13的半徑
T15、T19、T20:壁厚
圖1至圖9是本發明至少一實施例的線路板的層間導通結構的製造方法的示意圖。
圖10A是圖9中的線路板的剖面立體示意圖。
圖10B是圖9中的線路板的俯視示意圖。
圖10C是圖10A中的線路板的剖面立體示意圖。
圖10D是圖10B中的線路板的剖面示意圖。
11:初始走線11
15:種子層
18:金屬層
12:絕緣部
100:層間導通結構
110:柱體
111:端面
113:導通孔
120:凸出部
900:線路板
910:走線
Claims (15)
- 一種層間導通結構,適於形成在一線路板中,其中該線路板包括兩條走線與位於該些走線之間的一絕緣部,該絕緣部具有一通孔,而該層間導通結構位於該通孔中,並連接該些走線,該層間導通結構包括: 一柱體,位於該通孔中,並具有相對兩端面;以及 一對凸出部,分別連接該些端面與該些走線,並分別位於該通孔的兩端,其中各該走線具有一連接該絕緣部的內表面與一遠離該絕緣部的外表面,而該些凸出部分別凸出於該些走線的該外表面,各該凸出部具有一凸出曲面,而該凸出曲面與該通孔的一軸心之間的距離小於該通孔的半徑。
- 如請求項1所述的層間導通結構,其中各該走線更具有一長軸,而該通孔具有一孔壁,各該凸出部相對於該孔壁的一壁厚從該長軸沿著該孔壁朝向遠離該長軸的方向而遞減。
- 如請求項1所述的層間導通結構,其中該凸出曲面具有一曲率半徑,該曲率半徑、該軸心與該走線的一長軸共平面,且該曲率半徑大於或等於3微米。
- 如請求項3所述的層間導通結構,其中該柱體的形狀為筒狀,而該柱體還具有一最薄壁厚。
- 如請求項1所述的層間導通結構,其中該柱體包括: 一對末端部,分別具有該些端面;以及 一中央段,連接於該些末端部之間,其中各該末端部的壁厚大於該中央段的壁厚。
- 如請求項5所述的層間導通結構,其中各該末端部的壁厚從該端面朝向該中央段遞減。
- 如請求項5所述的層間導通結構,其中該柱體還具有一最薄壁厚,而該最薄壁厚位於該中央段。
- 如請求項5所述的層間導通結構,其中各該凸出部還具有: 一第一曲面,從該凸出曲面延伸至該外表面;以及 一第二曲面,從該凸出曲面延伸至該中央段的一內壁面。
- 如請求項1所述的層間導通結構,其中各該凸出部還具有一第一曲面,該第一曲面從該凸出曲面延伸至該外表面。
- 一種線路板的層間導通結構的製造方法,包括: 提供一線路基板,其中該線路基板包括兩條初始走線與位於該些初始走線之間的一絕緣部; 形成一通孔於該線路基板中,其中該通孔從其中一該初始走線延伸至另一該初始走線; 形成兩圖案化遮蓋層,其中該線路基板位於該些圖案化遮蓋層之間,而該些圖案化遮蓋層分別覆蓋該通孔兩端的邊緣,但不覆蓋該些初始走線,該些圖案化遮蓋層分別具有兩開口,而該些開口與該通孔連通; 以該些圖案化遮蓋層作為遮罩,對該線路基板與該通孔進行一電鍍製程;以及 在進行該電鍍製程之後,移除該些圖案化遮蓋層。
- 如請求項10所述的層間導通結構的製造方法,還包括: 在形成該些圖案化遮蓋層之前,在該線路基板上與該通孔內形成一種子層,其中該種子層全面性覆蓋該線路基板與該通孔的孔壁。
- 如請求項11所述的層間導通結構的製造方法,還包括: 在移除該些圖案化遮蓋層之後,移除位在該線路基板上的部分該種子層。
- 如請求項12所述的層間導通結構的製造方法,其中移除部分該種子層的方法包括微蝕刻。
- 如請求項10所述的層間導通結構的製造方法,其中該些圖案化遮蓋層皆為經曝光與顯影之後的乾膜。
- 如請求項10所述的層間導通結構的製造方法,其中形成該通孔的方法包括雷射鑽孔或機械鑽孔。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110119894A TWI754593B (zh) | 2021-06-01 | 2021-06-01 | 線路板的層間導通結構與其製造方法 |
US17/377,280 US11895772B2 (en) | 2021-06-01 | 2021-07-15 | Interlayer connective structure of wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110119894A TWI754593B (zh) | 2021-06-01 | 2021-06-01 | 線路板的層間導通結構與其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI754593B true TWI754593B (zh) | 2022-02-01 |
TW202249546A TW202249546A (zh) | 2022-12-16 |
Family
ID=81329451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110119894A TWI754593B (zh) | 2021-06-01 | 2021-06-01 | 線路板的層間導通結構與其製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11895772B2 (zh) |
TW (1) | TWI754593B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201014487A (en) * | 2008-09-16 | 2010-04-01 | Unimicron Technology Corp | Wiring board and process for fabricating the same |
TW201637522A (zh) * | 2014-12-01 | 2016-10-16 | 通用電機股份有限公司 | 具有輪廓化導電層的印刷電路板及其製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080169124A1 (en) | 2007-01-12 | 2008-07-17 | Tonglong Zhang | Padless via and method for making same |
TW200922413A (en) * | 2007-11-14 | 2009-05-16 | Inventec Corp | Circuit board and conductive through hole structure thereof |
US10512174B2 (en) | 2016-02-15 | 2019-12-17 | Rohm And Haas Electronic Materials Llc | Method of filling through-holes to reduce voids and other defects |
CN105682350A (zh) | 2016-04-05 | 2016-06-15 | 苏州市惠利源科技有限公司 | 半孔环电路板 |
CN111511102B (zh) * | 2019-01-31 | 2023-12-15 | 奥特斯奥地利科技与系统技术有限公司 | 在通孔中具有符合最小距离设计原则的桥结构的部件承载件 |
CN111508924B (zh) * | 2019-01-31 | 2023-12-15 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件的通孔中的悬伸部补偿式环形镀层 |
-
2021
- 2021-06-01 TW TW110119894A patent/TWI754593B/zh active
- 2021-07-15 US US17/377,280 patent/US11895772B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201014487A (en) * | 2008-09-16 | 2010-04-01 | Unimicron Technology Corp | Wiring board and process for fabricating the same |
TW201637522A (zh) * | 2014-12-01 | 2016-10-16 | 通用電機股份有限公司 | 具有輪廓化導電層的印刷電路板及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20220386460A1 (en) | 2022-12-01 |
TW202249546A (zh) | 2022-12-16 |
US11895772B2 (en) | 2024-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100295932B1 (ko) | 인쇄회로기판제조방법및이에의해형성된인쇄회로기판 | |
TWI513385B (zh) | 具有孔洞的印刷電路板及其製造方法 | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
US20060137904A1 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP6508589B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
US20150101857A1 (en) | Printed circuit board and method for manufacturing the same | |
CN109673111B (zh) | 电路板的制作方法 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JPH04283992A (ja) | プリント回路基板の製造方法 | |
US11917751B2 (en) | Multilayer wiring board and method of producing the same | |
TWI754593B (zh) | 線路板的層間導通結構與其製造方法 | |
JP2019036607A (ja) | 回路付きガラス基板含有多層配線板及びその製造方法 | |
JP2022147360A (ja) | 多層配線基板およびその製造方法 | |
CN115442959A (zh) | 线路板的层间导通结构与其制造方法 | |
TWI747751B (zh) | 具導通孔之電路板線路結構製作方法及所製成的具導通孔之電路板線路結構 | |
TWI731745B (zh) | 內埋式元件結構及其製造方法 | |
KR20220065014A (ko) | 배선 기판 | |
TWI835219B (zh) | 減成法細線路電路板製造方法 | |
JP5407316B2 (ja) | 半導体装置の製造方法 | |
WO2023090197A1 (ja) | 配線基板及びその製造方法 | |
JP4548047B2 (ja) | 配線基板の製造方法 | |
TWI827128B (zh) | 具有半通孔結構的線路板及其製作方法 | |
TWI804017B (zh) | 電路板製造方法 | |
TWI792566B (zh) | 電路板的製作方法 | |
TWM623368U (zh) | 電路板 |