TWI750977B - 記憶體裝置中的陣列邊緣中繼器 - Google Patents

記憶體裝置中的陣列邊緣中繼器 Download PDF

Info

Publication number
TWI750977B
TWI750977B TW109146470A TW109146470A TWI750977B TW I750977 B TWI750977 B TW I750977B TW 109146470 A TW109146470 A TW 109146470A TW 109146470 A TW109146470 A TW 109146470A TW I750977 B TWI750977 B TW I750977B
Authority
TW
Taiwan
Prior art keywords
memory device
signal
logic
repeater
delay
Prior art date
Application number
TW109146470A
Other languages
English (en)
Other versions
TW202143222A (zh
Inventor
朴山河
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202143222A publication Critical patent/TW202143222A/zh
Application granted granted Critical
Publication of TWI750977B publication Critical patent/TWI750977B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

在本發明提供一種記憶體裝置。記憶體裝置包括多個子陣列、列控制器、行控制器、多個感測放大器、多個子字驅動器以及中繼器。子陣列中的每一個彼此電性耦接。列控制器控制子陣列中的至少一列。行控制器控制子陣列中的至少一行。感測放大器適用於子陣列中的每一個，感測放大器在資料存取操作期間週期性地啟用。子字驅動器鄰近於子陣列中的每一個進行佈置且提供對應於子陣列的驅動訊號。中繼器佈置在子陣列的邊緣上。

Description

記憶體裝置中的陣列邊緣中繼器
本發明是有關於一種記憶體裝置，且特別是有關一種記憶體裝置中的陣列邊緣中繼器。
當今，記憶體裝置廣泛用於人工智慧AI、機器學習應用領域。對於那些應用來說，記憶體裝置的陣列大小較大，其通過使用較長的行選擇器線和列選擇器線致使陣列存取速度下降。隨著處理技術的發展，記憶體裝置的總面積減小，使得存儲密度增加。增加的存儲密度通過採用較長的寄生電容和寄生電阻而致使陣列存取速度下降。
習知技術已提出若干架構來克服在資料存取操作期間的陣列存取速度下降，例如將記憶體裝置中的記憶體單元中的每一個拆分成多個庫(bank)。在另一實例中，在記憶體單元的中間部(中心)中添加中繼器(repeater)來減小負載應力。通過在記憶體裝置中採用中繼器來減小從行解碼器發射到記憶體庫(memory bank)的行選擇器線和從列解碼器發射到記憶體庫的列選擇器線的負載。然而，陣列存取速度下降雖已通過以上架構解決，但卻通過在記憶體裝置中使用額外虛設框(dummy block)來增大總面積。
舉例來說，參看圖1，其示出傳統記憶體裝置的框圖。傳統記憶體裝置100包括多個記憶體單元110。記憶體單元110中的每一個拆分成多個記憶體庫A到記憶體庫H和對應多個行解碼器120、多個列解碼器130、多個感測放大器(sense amplifier)140。
記憶體陣列100更包括中繼器150，所述中繼器150佈置於記憶體陣列的中心中。詳細地說，中繼器150佈置於記憶體庫A到記憶體庫D與記憶體庫E到記憶體庫H之間。
記憶體庫A到記憶體庫H中的每一個包括至少一個行解碼器120、至少一個列解碼器130以及至少一個感測放大器140以在記憶體庫A到記憶體庫H中執行資料存取操作。
如上所述的記憶體裝置100的佈局結構在所屬領域中是眾所周知的，因此本文中省略了對結構和操作的詳細描述。
基於以上佈局佈置，記憶體單元110中的每一個需要拆分成多個庫A到庫H，使得能夠增加資料線(即，位元線和字線)、行解碼器120以及列解碼器130以存取記憶體單元110中的每個記憶體庫A到記憶體庫H。此外，在記憶體單元110中針對額外電路(例如週邊電路)需要額外虛設框以用於存取每個記憶體庫A到記憶體庫H，從而使得記憶體裝置100的晶片大小增加。
除了需要克服陣列存取速度下降且無額外虛設框之外，可能需要研發一種無需將記憶體單元拆分成多個庫並提高此技術領域中的某些應用的記憶體單元中的陣列存取速度的記憶體裝置。
有鑑於此，本發明提供一種記憶體裝置，其可提高陣列存取速度，而無需將記憶體單元拆分成多個庫且無需額外虛設框。
在本發明的一實施例中，提供一種記憶體裝置。記憶體裝置包括多個子陣列、列控制器、行控制器、多個感測放大器、多個子字驅動器以及中繼器。子陣列中的每一個彼此電性耦接。列控制器配置為控制子陣列中的至少一列。行控制器配置為控制子陣列中的至少一行。感測放大器適用於子陣列中的每一個，感測放大器在資料存取操作期間週期性地啟用。子字驅動器鄰近於子陣列中的每一個進行佈置且提供對應於子陣列的驅動訊號。中繼器配置為佈置在子陣列的邊緣上。
基於上述，在本公開的實施例中，改善了從行解碼器發射的行選擇器線和從列解碼器發射的列選擇器線的負載，這使得能夠在無需將記憶體單元中的每一個拆分成多個庫的情況下提高列存取速度和行存取速度。此外，通過在子陣列的邊緣處採用中繼器來避免額外虛設框。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。
100、200、300:記憶體裝置
110、210、310:記憶體單元
120:行解碼器
130:列解碼器
140、252、352:感測放大器
150、400、600:中繼器
220、320:列位址解碼器
225、325:列控制器
230、330:行位址解碼器
235、335:行控制器
250、350:子陣列
251、351:子字驅動器
270:行中繼器
370:列中繼器
410、510、610、615:延遲電路
420、520、620、625:邏輯電路
430、630:上拉電晶體
530、635:下拉電晶體
A、B、C、D、E、F、G、H:記憶體庫
CS、CS1、CS2:控制訊號
DS、DS1、DS2:延遲訊號
FLS、FLS1、FLS2:邏輯訊號
GND:接地電位
INV1、INV2:反相器
L1、L2、L3、L4、L11、L12、L21、L22:邏輯閘
M1:P-MOS電晶體/上拉電晶體
M2:N-MOS電晶體/下拉電晶體
RST、RSTB:重置訊號
SL:選擇器線
VDD:電源
圖1是傳統記憶體裝置的方塊圖。
圖2是本揭露之一實施例中的記憶體裝置的方塊圖。
圖3是本揭露之一實施例中的記憶體裝置的方塊圖。
圖4是本揭露之一實施例中的中繼器的電路圖。
圖5是本揭露之一實施例中的中繼器的電路圖。
圖6是本揭露之一實施例中的中繼器的電路圖。
應理解，在不脫離本發明的範圍的情況下，可利用其它實施例且可作出結構性改變。同樣，應理解，本文中所使用的措詞和術語是出於描述的目的且不應視為是限制性的。本文中使用“包括”、“包括”或“具有”以及其變化形式意在涵蓋其後列出的項目和其等效物以及額外項目。除非另有限制，否則本文中的術語“連接”、“耦接”以及“安裝”以及其變化形式是廣義上使用的並且涵蓋直接和間接連接、耦接以及安裝。
圖2是本揭露之一實施例中的記憶體裝置的方塊圖。參看圖2，記憶體裝置200包括多個記憶體單元210。記憶體單元210中的每一個細分成多個子陣列250。根據記憶體裝置200的密度來 確定記憶體單元210中的每一個中的子陣列250數量。
記憶體裝置200可以是揮發性記憶體裝置和/或非揮發性記憶體裝置，因此記憶體裝置200的類型不限於本公開。記憶體裝置200在每個記憶體單元中包括多個記憶體單元，通常為8到64個陣列。通常，子陣列250的大小可以是16×8Kb、64×8Kb、512×8Kb，但本公開中的子陣列250的大小不限於此。
記憶體單元210中的每一個更包括列位址解碼器220、列控制器225、行位址解碼器230、行控制器235、多個子字驅動器(sub word drivers，SWD)251、多個感測放大器(sense amplifiers，SA)252以及行中繼器270。
子陣列250耦接到對應子字驅動器251和感測放大器252。子字驅動器251鄰近於子陣列250的兩側佈置且配置為提供對應於子陣列250的驅動訊號。通過內部資料匯流排來內部連接多個子陣列250，且可執行多個子陣列250之間的資料移動和/或資料存取操作。
列控制器225和行控制器235可從位址暫存器(未繪示)接收控制訊號以存取對應於子陣列250的資料。列控制器225配置為控制子陣列250中的一列。類似地，行控制器235配置為控制子陣列250中的一行。本公開中的存取資料是指讀取操作、寫入操作和/或備份操作。因此，本公開中的存取資料的功能不受限制。基於來自用以存取資料的位址暫存器的控制訊號，列控制器225向列位址解碼器220提供列控制訊號。另一方面，行控制器 235向行位址解碼器230提供行控制訊號。
與記憶體單元210中的每一個相關聯的列位址解碼器220配置為選擇記憶體單元210中的至少一列。類似地，與記憶體單元210中的每一個相關聯的行位址解碼器230配置為選擇記憶體單元210中的至少一行。
感測放大器252適用於子陣列250中的每一個。感測放大器252在資料存取操作期間在子陣列250中週期性地啟用/停用。
行中繼器270佈置在記憶體單元210的邊緣上。基於這種佈置，不必將記憶體單元210拆分成多個庫，且記憶體單元210的陣列存取速度提高。
圖3是本揭露之一實施例中的記憶體裝置的方塊圖。參看圖3，記憶體裝置300包括多個記憶體單元310。將記憶體單元310中的每一個劃分成多個子陣列350。
記憶體單元310中的每一個更包括列位址解碼器320、列控制器325、行位址解碼器330、行控制器335、多個子字驅動器(SWD)351、多個感測放大器(SA)352以及列中繼器370。列位址解碼器320、列控制器325、行位址解碼器330、行控制器335、子字驅動器351以及感測放大器352分別類似於列位址解碼器220、列控制器225、行位址解碼器230、行控制器235、多個子字驅動器251以及多個感測放大器252(參考圖2)，因此本文中省略了對列位址解碼器320、列控制器325、行位址解碼器330、行控制器335、子字驅動器351以及感測放大器352的結構和操作的 詳細描述。
列中繼器370佈置在記憶體單元310的邊緣上。基於這種佈置，不必將記憶體單元拆分成多個庫，且記憶體單元310的陣列存取速度提高。
圖4是本揭露之一實施例中的中繼器的電路圖。中繼器400包括延遲電路410、邏輯電路420以及上拉電晶體430。
延遲電路410包括兩個反相器：反相器INV1到反相器INV2。延遲電路410從選擇器線SL接收選擇器訊號並產生延遲訊號DS。詳細地說，反相器INV1從選擇器線SL接收選擇器訊號並產生輸出，且反相器INV2從反相器INV1接收輸出並產生延遲訊號DS。在這個實施例中，延遲電路410中的反相器的數目是串聯連接的兩個反相器(反相器INV1、反相器INV2)。然而，在一些實施例中，反相器的數目大於兩個。通過選擇延遲電路410中的反相器的數目來改變延遲訊號DS的時間延遲。
邏輯電路420包括兩個邏輯閘：邏輯閘L1到邏輯閘L2。在這個實施例中，邏輯閘L1是二輸入(2-input)NOR閘，且邏輯閘L2是二輸入NAND閘。邏輯閘L1和邏輯閘L2串聯連接。邏輯電路420配置為從延遲電路410接收延遲訊號DS並產生控制訊號CS。詳細地說，邏輯閘L1接收延遲訊號DS作為一個輸入，且另一輸入是重置訊號RST，以用於產生邏輯訊號FLS。接著，邏輯閘L2從邏輯閘L1接收邏輯訊號FLS作為一個輸入，且另一輸入是來自選擇器線SL的選擇器訊號，以用於產生控制訊號CS。 在一些實施例中，邏輯閘L1到邏輯閘L2可以是任何邏輯閘，例如AND、OR、NOT、EXOR、EXNOR、觸發器等。因此，本公開中的邏輯閘L1到邏輯閘L2不限於此。
在這個實施例中，上拉電晶體430包括P-MOS電晶體M1。P-MOS電晶體M1具有閘極端、源極端以及汲極端。源極端耦接到電源VDD，汲極端耦接到選擇器線SL且閘極端耦接到邏輯電路420。上拉電晶體430配置為從邏輯電路420接收控制訊號CS，且通過列位址解碼器220和行位址解碼器230(參考圖2)來執行記憶體裝置中的資料存取。詳細地說，上拉電晶體430的控制端從邏輯閘L2接收控制訊號CS並在記憶體裝置中執行資料存取。
在一個實施例中，參考圖2，由延遲電路410、邏輯電路420以及上拉電晶體430接收的來自選擇器線SL的選擇器訊號可以是用於存取記憶體裝置中的至少一行的行選擇器線。
在一個實施例中，參考圖3，由延遲電路410、邏輯電路420以及上拉電晶體430接收的來自選擇器線SL的選擇器訊號可以是用於存取記憶體裝置中的至少一列的列選擇器線。
通過這種配置，改善了從行解碼器發射的行選擇器線和從列解碼器發射的列選擇器線的負載，這使得能夠在無需在記憶體裝置中將記憶體單元中的每一個拆分成多個庫的情況下提高列存取速度和行存取速度。
圖5是本揭露之一實施例中的中繼器的電路圖。中繼器 500包括延遲電路510、邏輯電路520以及下拉電晶體530。
延遲電路510和邏輯電路520分別類似於延遲電路410和邏輯電路420(參考圖4)，因此本文中省略了對延遲電路510和邏輯電路520的結構和操作的詳細描述。
邏輯電路520包括邏輯閘L3到邏輯閘L4。在這個實施例中，邏輯閘L3是二輸入NAND閘，且邏輯閘L4是二輸入NOR閘。類似地，邏輯電路520配置為從延遲電路510接收延遲訊號DS並產生控制訊號CS。詳細地說，邏輯閘L3接收延遲訊號DS作為一個輸入，且另一輸入是重置訊號RSTB，以用於產生邏輯訊號FLS。邏輯閘L4從邏輯閘L3接收邏輯訊號FLS作為一個輸入，且另一輸入是來自選擇器線SL的選擇器訊號，以用於產生控制訊號CS。
在這個實施例中，下拉電晶體530包括N-MOS電晶體。N-MOS電晶體M2具有閘極端、源極端以及汲極端。源極端耦接到接地電位GND，汲極端耦接到選擇器線SL，且閘極端耦接到邏輯電路520。
下拉電晶體530配置為從邏輯電路520接收控制訊號CS，且通過列位址解碼器220和行位址解碼器230(參考圖2)來執行記憶體裝置中的資料存取。詳細地說，下拉電晶體430的控制端從邏輯閘L4接收控制訊號CS並在記憶體裝置中執行資料存取。
在一個實施例中，參考圖2，由延遲電路510、邏輯電路 520以及上拉電晶體530接收的來自選擇器線SL的選擇器訊號可以是用於存取記憶體裝置中的至少一行的行選擇器線。
在一個實施例中，參考圖3，由延遲電路510、邏輯電路520以及上拉電晶體530接收的來自選擇器線SL的選擇器訊號可以是用於存取記憶體裝置中的至少一列的列選擇器線。
圖6是本揭露之一實施例中的中繼器的電路圖。中繼器600包括多個延遲電路610和延遲電路615、多個邏輯電路620和邏輯電路625、上拉電晶體630以及下拉電晶體635。
延遲電路610和延遲電路615配置為從選擇器線SL接收選擇器訊號並產生對應的延遲訊號DS1和延遲訊號DS2。
邏輯電路620接收延遲訊號DS1並產生控制訊號CS1。類似地，邏輯電路625接收延遲訊號DS2並產生控制訊號CS2。邏輯電路620包括邏輯閘L11到邏輯閘L12。類似地，邏輯電路625包括邏輯閘L21到邏輯閘L22。
邏輯閘L11從延遲電路610接收延遲訊號DS1作為一個輸入，且另一輸入是重置訊號RST，以用於產生邏輯訊號FLS1。邏輯閘L12接收邏輯訊號FLS1作為一個輸入，且另一輸入是來自選擇器線SL的選擇器訊號，以用於產生控制訊號CS1來驅動上拉電晶體M1。類似地，邏輯閘L21從延遲電路615接收延遲訊號DS2作為一個輸入，且另一輸入是重置訊號RSTB，以用於產生邏輯訊號FLS2。邏輯閘L22接收邏輯訊號FLS2作為一個輸入，且另一輸入是來自選擇器線SL的選擇器訊號，以用於產生控制訊號 CS2來驅動下拉電晶體M2。
上拉電晶體630從邏輯電路620接收控制訊號CS1，且下拉電晶體635從邏輯電路625接收控制訊號CS2。
延遲電路610、邏輯電路620以及上拉電晶體630分別類似於延遲電路410、邏輯電路420以及上拉電晶體430(參考圖4)。此外，延遲電路615、邏輯電路625以及下拉電晶體635分別類似於延遲電路510、邏輯電路520以及下拉電晶體530(參考圖5)，因此本文中省略詳細描述。
值得一提的是，中繼器600包含了上拉電晶體630及下拉電晶體635，因此可理解的是中繼器600為一推挽式中繼器。
綜上所述，在在基於所述佈局佈置本發明的實施例中，改善了從行解碼器發射的行選擇器線和從列解碼器發射的列選擇器線的負載，這使得能夠在無需在記憶體裝置中將記憶體單元中的每一個拆分成多個庫的情況下提高列存取速度和行存取速度。
對本領域的技術人員顯而易見的是，可在不脫離本公開的範圍或精神的情況下對所公開的實施例作出各種修改和變化。鑒於以上內容，本公開旨在涵蓋修改和變化，只要所述修改和變化屬於所附權利要求書和其等效物的範圍內即可。
200：記憶體裝置 210：記憶體單元 220：列位址解碼器 225：列控制器 230：行位址解碼器 235：行控制器 250：子陣列 251：子字驅動器 252：感測放大器 270：行中繼器

Claims (17)

  1. 一種記憶體裝置，包括：多個子陣列，其中所述多個子陣列中的每一個彼此電性耦接；列控制器，配置為控制所述多個子陣列中的至少一列；行控制器，配置為控制所述多個子陣列中的至少一行；多個感測放大器，適用於所述多個子陣列中的每一個，所述感測放大器在資料存取操作期間週期性地啟用；多個子字驅動器，鄰近於所述多個子陣列中的每一個進行佈置且提供對應於所述多個子陣列的驅動訊號；以及中繼器，佈置在所述多個子陣列的邊緣上，其中所述中繼器包括：延遲電路，包括串聯連接的多個反相器，其中所述延遲電路配置為在所述資料存取操作期間接收選擇器訊號並產生延遲訊號；以及邏輯電路，配置為接收所述延遲訊號並產生控制訊號，其中所述延遲電路包括：第一邏輯閘，配置為接收重置訊號和所述延遲訊號以產生第一邏輯訊號；以及第二邏輯閘，配置為接收所述第一邏輯訊號和所述選擇器訊號以產生所述控制訊號，其中所述第一邏輯閘和所述第二邏輯閘串聯連接。
  2. 如請求項1所述的記憶體裝置，其中所述中繼器為行中繼器，配置為通過使用行選擇器線來存取所述記憶體裝置中的至少一行。
  3. 如請求項1所述的記憶體裝置，其中所述中繼器是列中繼器，配置為通過使用列選擇器線來存取所述記憶體裝置中的至少一列。
  4. 如請求項1所述的記憶體裝置，其中所述中繼器是上拉中繼器。
  5. 如請求項4所述的記憶體裝置，其中所述中繼器更包括：上拉電晶體，配置為從所述邏輯電路接收所述控制訊號。
  6. 如請求項5所述的記憶體裝置，其中所述上拉電晶體包括：源極端，耦接到電源；汲極端，耦接到所述選擇器訊號；以及控制端，耦接到所述邏輯電路的輸出端。
  7. 如請求項5所述的記憶體裝置，其中所述邏輯電路包括：第一邏輯閘，其中所述第一邏輯閘是二輸入NOR閘；以及第二邏輯閘，其中所述第二邏輯閘是二輸入NAND閘。
  8. 如請求項1所述的記憶體裝置，其中所述中繼器是下拉中繼器。
  9. 如請求項8所述的記憶體裝置，其中所述中繼器更包括：下拉電晶體，配置為從所述邏輯電路接收所述控制訊號。
  10. 如請求項9所述的記憶體裝置，其中所述下拉電晶體包括：源極端，耦接到地；汲極端，耦接到所述選擇器訊號；以及控制端，耦接到所述邏輯電路的輸出端。
  11. 如請求項9所述的記憶體裝置，其中所述邏輯電路包括：第一邏輯閘，其中所述第一邏輯閘是二輸入NAND閘；以及第二邏輯閘，其中所述第二邏輯閘是二輸入NOR閘。
  12. 如請求項1所述的記憶體裝置，其中所述中繼器是推挽式中繼器。
  13. 如請求項12所述的記憶體裝置，其中所述中繼器更包括：多個延遲電路，其中所述延遲電路中的每一個包括串聯連接的多個反相器；多個邏輯電路，其中所述邏輯電路中的每一個配置為接收對應於所述延遲電路中的每一個的延遲訊號並產生第一控制訊號和第二控制訊號； 上拉電晶體；配置為從所述邏輯電路接收所述第一控制訊號；以及下拉電晶體，配置為從所述邏輯電路接收所述第二控制訊號。
  14. 如請求項13所述的記憶體裝置，其中所述延遲電路包括：第一延遲電路，配置為在所述資料存取操作期間接收選擇器訊號並產生第一延遲訊號；以及第二延遲電路，配置為在所述資料存取操作期間接收所述選擇器訊號並產生第二延遲訊號。
  15. 如請求項14所述的記憶體裝置，其中所述邏輯電路包括：第一邏輯電路，配置為接收所述第一延遲訊號並產生第一控制訊號；以及第二邏輯電路，配置為接收所述第二延遲訊號並產生第二控制訊號。
  16. 如請求項13所述的記憶體裝置，其中所述上拉電晶體包括：源極端，耦接到電源；汲極端，耦接到所述選擇器訊號；以及控制端，耦接到所述邏輯電路的輸出端。
  17. 如請求項13所述的記憶體裝置，其中所述下拉電晶體包括：源極端，耦接到地；汲極端，耦接到所述選擇器訊號；以及控制端，耦接到所述逻辑電路的输出端。
TW109146470A 2020-01-09 2020-12-28 記憶體裝置中的陣列邊緣中繼器 TWI750977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/739,099 2020-01-09
US16/739,099 US11100966B2 (en) 2020-01-09 2020-01-09 Array edge repeater in memory device

Publications (2)

Publication Number Publication Date
TW202143222A TW202143222A (zh) 2021-11-16
TWI750977B true TWI750977B (zh) 2021-12-21

Family

ID=76710164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146470A TWI750977B (zh) 2020-01-09 2020-12-28 記憶體裝置中的陣列邊緣中繼器

Country Status (3)

Country Link
US (1) US11100966B2 (zh)
CN (1) CN113113060B (zh)
TW (1) TWI750977B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184342A1 (en) * 2002-04-02 2003-10-02 Gerhard Mueller Repeater with reduced power consumption
US20040066691A1 (en) * 2002-05-14 2004-04-08 Perner Frederick A. Systems and methods for communicating with memory blocks
US20080205177A1 (en) * 2007-02-27 2008-08-28 Samsung Electronics Co., Ltd. Layout structure of semiconductor memory device having iosa
US20160005453A1 (en) * 2014-07-04 2016-01-07 SK Hynix Inc. Semiconductor device
CN108172251A (zh) * 2016-12-07 2018-06-15 三星电子株式会社 半导体存储器装置和操作半导体存储器装置的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124951A (en) * 1990-09-26 1992-06-23 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequenced latched row line repeaters
US5128897A (en) 1990-09-26 1992-07-07 Sgs-Thomson Microelectronics, Inc. Semiconductor memory having improved latched repeaters for memory row line selection
US5406526A (en) 1992-10-01 1995-04-11 Nec Corporation Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed
CA2313954A1 (en) * 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
US6930914B2 (en) * 2003-04-29 2005-08-16 Hewlett-Packard Development Company, L.P. Methods for isolating memory elements within an array
JP2010192052A (ja) * 2009-02-19 2010-09-02 Hitachi Ulsi Systems Co Ltd 半導体装置
JP2012123878A (ja) * 2010-12-09 2012-06-28 Elpida Memory Inc 半導体装置及びその制御方法
CN103456356A (zh) * 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
JP2014010845A (ja) * 2012-06-27 2014-01-20 Ps4 Luxco S A R L 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184342A1 (en) * 2002-04-02 2003-10-02 Gerhard Mueller Repeater with reduced power consumption
US20040066691A1 (en) * 2002-05-14 2004-04-08 Perner Frederick A. Systems and methods for communicating with memory blocks
US20080205177A1 (en) * 2007-02-27 2008-08-28 Samsung Electronics Co., Ltd. Layout structure of semiconductor memory device having iosa
US20160005453A1 (en) * 2014-07-04 2016-01-07 SK Hynix Inc. Semiconductor device
CN108172251A (zh) * 2016-12-07 2018-06-15 三星电子株式会社 半导体存储器装置和操作半导体存储器装置的方法

Also Published As

Publication number Publication date
US11100966B2 (en) 2021-08-24
CN113113060A (zh) 2021-07-13
US20210217452A1 (en) 2021-07-15
TW202143222A (zh) 2021-11-16
CN113113060B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
US10789998B2 (en) Memory bank signal coupling buffer and method
US7339850B2 (en) Semiconductor memory device allowing high-speed data reading
US6614710B2 (en) Semiconductor memory device and data read method thereof
JP2000100172A (ja) 半導体記憶装置
US10867681B2 (en) SRAM memory having subarrays with common IO block
JP2002100187A (ja) 半導体メモリ装置
JP2004111027A (ja) マルチポートｓｒａｍセル書き込み回路及び方法
US5319595A (en) Semiconductor memory device with split read data bus system
US6215721B1 (en) Multi-bank memory device and method for arranging input/output lines
US5392242A (en) Semiconductor memory device with single data line pair shared between memory cell arrays
JPH05325557A (ja) 半導体記憶装置
TWI750977B (zh) 記憶體裝置中的陣列邊緣中繼器
KR100280468B1 (ko) 반도체 메모리장치의 워드라인 드라이버
US7212460B1 (en) Line amplifier to supplement line driver in an integrated circuit
US6678201B2 (en) Distributed FIFO in synchronous memory
JP6797010B2 (ja) 半導体装置
KR102324988B1 (ko) 메모리 장치의 어레이 에지 리피터
US6597201B1 (en) Dynamic predecoder circuitry for memory circuits
US5896345A (en) Row decoder for a semiconductor memory device
US20060176747A1 (en) Circuit for interfacing local bitlines with global bitline
JP2002352581A (ja) 半導体集積回路
JP2016062625A (ja) 半導体装置
KR100367159B1 (ko) 반도체 메모리소자
JPH10228777A (ja) 半導体メモリ装置
US6847579B2 (en) Semiconductor memory device