TWI750812B - 半導體裝置和其製造方法以及多次可編程的記憶體裝置 - Google Patents

半導體裝置和其製造方法以及多次可編程的記憶體裝置 Download PDF

Info

Publication number
TWI750812B
TWI750812B TW109131942A TW109131942A TWI750812B TW I750812 B TWI750812 B TW I750812B TW 109131942 A TW109131942 A TW 109131942A TW 109131942 A TW109131942 A TW 109131942A TW I750812 B TWI750812 B TW I750812B
Authority
TW
Taiwan
Prior art keywords
layer
gate
spacer
substrate
oxide layer
Prior art date
Application number
TW109131942A
Other languages
English (en)
Other versions
TW202141751A (zh
Inventor
葛貝夫 辛格
莊坤蒼
陳信吉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202141751A publication Critical patent/TW202141751A/zh
Application granted granted Critical
Publication of TWI750812B publication Critical patent/TWI750812B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體裝置包括基板、閘極氧化物層其形成在基板上、閘極其形成在閘極氧化物層上、以及間隔物其形成在相鄰於閘極和在基板上方。間隔物包括填充空氣的空隙以預防電荷洩露至閘極或從閘極洩漏，從而減少資料損失並提供更好的記憶體保持。電荷洩漏的減少歸因於減小的寄生電容、邊緣電容、和交疊電容，這是由於空氣相對於其他間隔物材料有低的介電常數所致。間隔物可以包括多層，諸如多個氧化物和氮化物層。在一些實施方式中，半導體裝置是多次可編程的(MTP)記憶體裝置。

Description

半導體裝置和其製造方法以及多次可編程的記憶體裝置
本揭示內容係關於半導體裝置和用於製造半導體裝置的方法，特別是多次可編程的記憶體裝置。
本揭示內容大致上涉及半導體裝置和用於製造半導體裝置的方法，特別是涉及具有改善的資料保持的多次可編程的(multiple-time programmable)記憶體裝置的形成。
半導體裝置用在各式各樣的電子器件中，並且通常很期望關於半導體裝置的生產和性能的改進。利用高介電的(高k)間隔物材料的多次可編程的記憶體裝置可能包括高電荷捕獲中心並且可能形成電流洩露和減少的資料保持的路徑。因此，改進的多次可編程的記憶體裝置及其形成方法是需要的。
本揭示內容的一些實施方式提供了一種半導體裝置，包含：基板、閘極氧化物層、閘極、以及間隔物。閘 極氧化物層形成在基板上。閘極形成在閘極氧化物層上。間隔物形成在相鄰於閘極和在基板上方，間隔物包含填充空氣的空隙。
本揭示內容的另一些實施方式提供了一種製造半導體裝置的方法，包含：在基板之上形成閘極氧化物層；在閘極氧化物層之上形成閘極；在閘極上方和在基板上方沉積第一間隔物層；在第一間隔物層上方沉積第二間隔物層；以及使用蝕刻製程在第二間隔物層之內形成填充空氣的空隙。
本揭示內容的又另一些實施方式提供了一種多次可編程的(MTP)記憶體裝置，包含：基板、閘極氧化物層、閘極、以及間隔物。閘極氧化物層形成在基板之上。閘極形成在閘極氧化物層之上。間隔物包含：氧化物層和氮化物層。氧化物層相鄰於閘極且在基板上方。氮化物層接觸氧化物層且包含填充空氣的空隙。
100:半導體裝置
110:基板
120:閘極氧化物層
130:閘極
142:間隔物層
144:間隔物層
146:間隔物層
147:凹陷
148:間隔物層
152:間隔物層
154:間隔物層
156:間隔物層
158:間隔物層
162:空隙
164:空隙
200:半導體裝置
210:基板
220:閘極氧化物層
230:閘極
242:間隔物層
244:間隔物層
246:間隔物層
248:間隔物層
252:間隔物層
254:間隔物層
256:間隔物層
258:間隔物層
262:空隙
264:空隙
290:製程
291、292、293、294、295、296、297、298、299:步驟
300:半導體裝置
310:基板
320:閘極氧化物層
330:閘極
342:間隔物層
348:間隔物層
344:間隔物層
346:間隔物層
352:間隔物層
354:間隔物層
356:間隔物層
358:間隔物層
362:空隙
364:空隙
370:接觸蝕刻停止層
382:電極
384:電極
386:電極
390:製程
391、392、393、394、395、396、397、398、399:步驟
400:半導體裝置
410:基板
420:閘極氧化物層
430:閘極
452:間隔物層
454:間隔物層
456:間隔物層
458:間隔物層
462:空隙
464:空隙
470:接觸蝕刻停止層
500:製程
501、502、503、504、505:步驟
HG:變量
HSP:變量
TSP1:變量
TSP2:變量
TSP3:變量
TSP4:變量
TSP1+3:變量
TV:變量
本揭示內容的各方面，可由以下的詳細描述，並與所附圖式一起閱讀，而得到最佳的理解。值得注意的是，根據業界的標準慣例，各個特徵並未按比例繪製。事實上，為了清楚地討論，各個特徵的尺寸可任意地增加或減小。
第1A圖是根據一些實施方式的附圖，顯示具有帶有氣隙(air-void)的間隔物的一示例性半導體裝置的截面視 圖。
第1B圖是根據一些實施方式的附圖，顯示第1A圖的示例性半導體裝置的各個尺寸的特徵。
第2A圖是根據一些實施方式的附圖，顯示具有帶有氣隙的間隔物的另一個示例性半導體裝置的截面視圖。
第2B圖是根據一些實施方式的流程圖，顯示用於製造第2A圖的示例性半導體裝置的製程。
第2C圖至第2K圖是根據一些實施方式的一系列的附圖，顯示在第2B圖的製程中的多個步驟。
第3A圖是根據一些實施方式的附圖，顯示具有帶有氣隙的間隔物的另一個示例性半導體裝置的截面視圖。
第3B圖是根據一些實施方式的一流程圖，顯示用於製造第3A圖的示例性半導體裝置的製程。
第3C圖至第3K圖是根據一些實施方式的一系列的附圖，顯示在第3B圖的製程中的多個步驟。
第4圖是根據一些實施方式的附圖，顯示具有帶有氣隙的間隔物的另一個示例性半導體裝置的截面視圖。
第5圖是根據一些實施方式的一流程圖，顯示用於製造具有帶有氣隙的間隔物的半導體裝置的製程。
之後的揭示內容提供了許多不同的實施方式或實施例，以實現所提供的主題的不同的特徵。以下描述組件和配置的具體實施例，以簡化本揭示內容。當然，這些僅 是實施例，並不旨在限制本揭示內容。例如，在隨後的描述中，第二特徵形成於第一特徵之上方或之上，可能包括其中第一和第二特徵形成直接接觸的實施方式，並且還可能包括在第一和第二特徵之間可以形成附加的特徵，因此第一和第二特徵不為直接接觸的實施方式。此外，本揭示內容可能在各個實施例中重複參考標號和/或字母。這樣的重複，是為了是簡化和清楚起見，重複本身並不是意指所討論的各個實施方式之間和/或配置之間的關係。
此外，為了便於描述一個元件或特徵與另一個元件或特徵之間，如圖式中所繪示的關係，在此可能使用空間上的相對用語，諸如「之下」、「低於」、「較低」、「高於」、「較高」、和類似者。除了圖式中所繪示的方向以外，空間上的相對用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可能有其他方向(旋轉90度或其他方向)，並且此處所使用的空間上相對用語也可相應地進行解釋。
本揭示內容提供了半導體裝置的各個實施方式，所述半導體裝置利用一或多個間隔物其具有形成在其中的氣隙，這有利地導致更好的隔離和因此更好的資料保持。氣隙可能具有為間隔物提供較低的有效介電常數的作用。這繼而可能有利地減小邊緣/重疊電容，並因此也減小了介於浮動閘極和間隔物之間的洩漏路徑。
現在參看第1A圖，根據一些實施方式，示出了半導體裝置100其具有間隔物，此間隔物帶有氣隙。半導體裝置100可能通常是提供資料保持的記憶體裝置。例如， 半導體裝置100可以提供非揮發性記憶體，從而即使沒有電源也保持著資料。在一些實施方式中，半導體裝置100是多次可編程的(MTP)記憶體裝置，其允許多於一次的寫入操作。通常，多次可編程的單元可以包括電晶體、電容、導體、和其他合適的材料和裝置。例如，可以使用互補式金屬氧化物半導體(CMOS)裝置、金屬氧化物半導體場效電晶體(MOSFET)、鰭式場效電晶體(FinFET)、和絕緣體上矽(SOI)裝置，來形成多次可編程的記憶體單元。然而，也構思其他類似型式的材料和裝置。
示出了半導體裝置100，其包括基板110、閘極氧化物層120、和閘極130。基板110可以實施為n型基板或p型基板。例如，基板110可以由摻雜有n型摻雜劑(諸如砷、磷、和其他類似的摻雜劑)的矽材料(例如，結晶矽)形成。基板110也可以摻雜有p型摻雜劑，諸如硼和其他類似的摻雜劑。實施基板110可以使用絕緣體上矽(SOI)結構、藍寶石上矽(silicon-on-sapphire,SOS)、塊體半導體結構(bulk semiconductor structure)、合金半導體、化合物半導體、鍺、和各種其他合適的材料以及其組合。再者，源極和汲極區域都可以在基板110中形成。在一些實施方式中，使用離子佈植製程來形成源極和汲極區域。可以使用包括n型和p型前驅物材料的任何合適的摻雜材料，以形成源極和汲極區域，例如磷、磷化氫(phosphine)、硼、鎵、銦、和其他類似的材料。基板可能還包括在外圍處的隔離結構，以預防裝置之間的串擾 (crosstalk)。
閘極氧化物層120通常是形成在基板110上的介電層，此介電層將閘極130相隔於基板110和形成在其中的源極和汲極端子。因此，在一些實施方式中，在形成於基板110之內的源極和汲極端子之間形成閘極氧化物層120。在基板110上形成閘極氧化物層120可以使用多個製程，諸如熱氧化、覆蓋式沉積(blanket deposition)、圖案化、和蝕刻。閘極氧化物層120可以由具有高介電常數的材料形成，例如矽氮化物、鋁氧化物、二氧化矽、和其他合適的材料。在一些實施方式中，閘極氧化物層120具有約3.5或更高的介電常數。
如在第1A圖中所示，在閘極氧化物層120上形成閘極130。在一些實施方式中，閘極130是浮動閘極結構，其被電性隔離並且由多晶矽材料形成。從這個意義上講，閘極130可能僅電容性地連接到半導體裝置100的其他區域，諸如源極和汲極區域。閘極130可能也是金屬閘極，並且可以包括各種結構，諸如覆蓋層、蝕刻停止層、阻障層、閘極介電層、功函數層、填充金屬層、和其他合適的材料。施加在閘極130處的電壓通常可以控制半導體裝置100的操作。
還示出了半導體裝置100其包括用於電性隔離閘極130的各個間隔物結構。由於電荷洩漏，記憶體裝置通常遭受資料損失的問題。圍繞閘極130的整體間隔物結構的設計和結構可以減少或預防電荷洩漏，並且可以在關於 半導體裝置100的資料保持上提高整體效能。一些先前的方式已包括了彎曲的閘極頭部其延伸高於周圍的間隔物結構。這種結構會產生不完全的屏蔽，特別是在間隔物結構與閘極相接觸的緊鄰的邊界上。在這些方式中，電荷可以通過間隔物結構從閘極洩漏到附近的電極(例如，源極和汲極端子)，並且可以從附近的電極洩漏到閘極。利用包括具有高介電常數的材料的閘極和/或間隔物結構可以創建一結構，此結構具有高的寄生電容、高的邊緣電容(內部和外部二者)、以及高的重疊電容。這些現象會導致電荷洩露和資料損失。
所示出了半導體裝置100包括間隔物結構，此間隔物結構在閘極130的每一側上具有四個主要層面。整體間隔物結構形成在相鄰於閘極130和在基板110上方，以預防電荷洩漏並改善資料保持。在閘極130的左側上是與閘極130相接觸的間隔物層154、與間隔物層154相接觸的間隔物層144、與間隔物層144相接觸的間隔物層152、以及與間隔物層152相接觸的間隔物層142。在閘極130的右側上是與閘極130相接觸的間隔物層156、與間隔物層156相接觸的間隔物層146、與間隔物層146相接觸的間隔物層158、以及與間隔物層158相接觸的間隔物層148。值得注意地，在間隔物層144之內存在空隙162，並且在間隔物層146之內存在空隙164。這些材料共同地形成整體間隔物，此整體間隔物形成在相鄰於閘極130和在基板110上方，以預防電荷洩露並改善資料保持。值得 注意的是，閘極130具有平坦的頭部或幾乎是平坦的頭部其與間隔物的頂表面齊平或幾乎齊平。
在一些實施方式中，間隔物層152、154、156、和158是氧化物層。例如，這些層中的每一層可以由矽氧化物材料形成，此矽氧化物材料具有約3.9的介電常數。在一些實施方式中，間隔物層142、144、146、和148是氮化物層。例如，這些層中的每一層可以由矽氮化物材料形成，此矽氮化物材料具有約7.5的介電常數。這些材料共同地提供具有相對高的介電常數的所謂「高-k(高介電常數)」間隔物。如在第1A圖中所示，間隔物層152、154、156、和158與基板110的頂表面相接觸，然而，間隔物層142、144、146、和148不與基板110的頂表面相接觸。儘管本文描述了氧化物和氮化物層，但會理解的是，可以使用其他合適的材料來形成間隔物結構，以電性隔離閘極130。
空隙162和空隙164都填充了空氣，當與周圍的間隔物材料相比時，其介電常數特別地低得多，約為1.0。如以上所述和如在第1A圖中所示，在間隔物層144之內形成空隙162，和在間隔物層146之內形成空隙164。在一些實施方式中，空隙162被間隔物層144的氮化物材料完全地圍繞，並且空隙164被間隔物層146的氮化物材料完全地圍繞。在一些實施方式中，使用濕式蝕刻製程來形成空隙162和空隙164。因為空隙162和空隙164填充了空氣，所以減小了間隔物結構的整體介電常數，並且因 此減小了相關聯的邊緣電容、寄生電容、和重疊電容。這些現象為裝置結構提供了更好的資料保持並且減少了電荷洩漏。
參看第1B圖，示出了根據一些實施方式的另一個示例性半導體裝置100。第1B圖提供了與半導體裝置100相關聯的相關尺寸的繪示。變量HG代表閘極130的高度，其從基板110的頂表面垂直地測量。變量HSP代表間隔物層154的高度，其從基板110垂直地測量。變量TSP1代表間隔物層156的厚度，其在水平方向(亦即，在與基板110的頂表面平行的方向)上測量。變量TSP2代表間隔物層146的厚度，其在水平方向上測量並且包括空隙162的厚度。變量TSP3代表間隔物層158的厚度，其在水平方向上測量。變量TV代表空隙164的厚度，其在水平方向上測量。變量TSP4代表間隔物層148的厚度，其在水平方向上測量。變量TSP1+3代表來自間隔物層156和158的組合的材料的厚度，此組合的材料位在低於間隔物層146和148的底部且高於基板110，此厚度為從基板110的頂表面垂直地測量。會理解的是，半導體裝置100本質上是對稱的或接近對稱的，因此，例如，間隔物層154的厚度會與間隔物層156的厚度(TSP1)相同或幾乎相同。
關於HG和HSP，在一些實施方式中，HSP與HG的比率大於0.95。以這種方式確保閘極130具有平坦或接近平坦的頭部(其相對於相鄰於閘極130並在基板110上方形成的整體間隔物結構)，可以提供有效的結構，以減 少電荷洩漏。關於TSP1，在一些實施方式中，此厚度在大約10-150埃(angstroms)的範圍內，然而，也考慮這個範圍之外的厚度。關於TSP3，在一些實施方式中，此厚度在大約50-300埃的範圍內，然而，也考慮這個範圍之外的厚度。因此，TSP3通常大於TSP1，並且在一些實施方式中，TSP1與TSP3的比率在大約0.025至0.5的範圍內，然而，也考慮這個範圍之外的厚度。關於TSP1+3，在一些實施方式中，此厚度等於或大約等於TSP1和TSP3的總和(例如，在此總和的10%之內)，然而，也考慮這個範圍之外的厚度。
關於TV和空隙164的尺寸，通常，在一些實施方式中，空隙164的截面的面積的範圍為間隔物層146的截面的面積的5%至80%，然而，也考慮這個範圍之外的截面的面積。在一些實施方式中，空隙164被間隔物層146完全地圍繞並且完全地形成在間隔物層146之內。然而，也可以形成空隙164使得空隙164僅被間隔物層146部分地圍繞，並且與間隔物層156、間隔物層158、基板110中的其中一者或多者相接觸。在一些實施方式中，空隙164的垂直高度的範圍為間隔物層146的高度的10%至80%，然而，也考慮這個範圍之外的高度。類似地，在一些實施方式中，空隙162被間隔物層144完全地圍繞並且完全地形成在間隔物層144之內。然而，也可以形成空隙162使得空隙162僅部分地由間隔物層144圍繞並且與間隔物層152、間隔物層154、和基板110中的其中一者或多者相 接觸。在一些實施方式中，空隙162的截面的面積的範圍為間隔物層144的截面的面積的5%至80%，然而，也考慮這個範圍之外的截面的面積。在一些實施方式中，空隙162的垂直高度的範圍為間隔物層144的高度的10%至80%，然而，也考慮這個範圍之外的高度。可以根據期望的應用來調整空隙162和空隙164分別在間隔物層144和間隔物層146之內的位置(例如，更靠近基板110，更靠近閘極230等)。在一些實施方式中，TV與TSP2的比率在0.1-1的範圍內，然而，也考慮這個範圍之外的厚度。
在第1B圖中也示出了顯示半導體裝置100的頂表面的放大圖。具體地，示出了在間隔物層146的頂表面之內形成凹陷147。在一些實施方式中，如所示出的，將凹陷147蝕刻在間隔物層146的頂表面中，以減小邊緣電容並預防電荷洩漏。可以將類似的凹陷蝕刻在間隔物層144的頂表面中。會理解的是，這些尺寸作為實施例提供，並且可以根據半導體裝置100的具體實施方式而變化。
現在參看第2A圖至第2K圖，示出了根據一些實施方式的示例性半導體裝置200和用於製造半導體裝置200的示例性製程290。半導體裝置200在許多方面類似於半導體裝置100。參看第2A圖，具體地，示出了半導體裝置200，其包括基板210、閘極氧化物層220、和閘極230。這些結構類似於以上描述的基板110、閘極氧化物層120、和閘極130。所示出的半導體裝置200也具有間隔物結構，此間隔物結構在閘極230的左側包括間隔物 層254、間隔物層244、間隔物層252、和間隔物層242，以及在閘極230的右側包括間隔物層256、間隔物層246、間隔物層258、和間隔物層248。間隔物層242、244、246、和248是氮化物層，例如由矽氮化物材料形成。間隔物層252、254、256、和258是氧化物層，例如由矽氧化物材料形成。在間隔物層244之內形成填充空氣的空隙262，在間隔物層246之內形成填充空氣的空隙264。這些結構類似於以上描述的間隔物層142、144、146、148、152、154、156、和158、以及空隙162和164。
參看第2B圖，具體地，示出了繪示製程290的多個步驟的流程圖。參看第2C圖至第2K圖，具體地，示出了繪示製程290的多個步驟的各個附圖。製程290提供了一種在間隔物自身形成期間在間隔物中形成空隙的方法。製程290提供了一種可能的製程的實施例，用於生產半導體裝置其在間隔物結構中具有氣隙。關於第3A圖至第3K圖和第4圖的進一步的實施例在以下提供。
在步驟291中，在半導體基板上形成閘極(第2C圖)。步驟291可以包括在基板210上形成閘極氧化物層220，和在閘極氧化物層220上形成閘極230。在一些實施方式中，閘極230由多晶矽材料形成，並且閘極氧化物層220是介電材料其將閘極230與形成在基板210之內的源極端子和汲極端子分開。閘極氧化物層220可以使用熱氧化製程形成並且可以在厚度範圍內。在一些實施方式中，閘極230是電性隔離的浮動閘極，例如作為浮動閘極 金屬氧化物半導體場效電晶體(MOSFET)的部分或通常為浮動閘極電晶體的部分。如所繪示的，閘極氧化物層220形成在基板210上，而閘極230形成閘極氧化物層220上。
在步驟292中，第一氧化物層沉積在閘極上方和在基板上方(第2D圖)。步驟292可以包括沉積氧化物層其形成間隔物層254和256。第一氧化物層是與閘極230相接觸的第一層，作為較大的間隔物結構的一部分，此較大的間隔物結構設計為電性隔離閘極230並用以預防電荷洩漏。在一些實施方式中，在步驟292中沉積的第一氧化物層具有80埃的厚度。然而，第一氧化物層可以稍微更厚或更薄，例如厚度在大約65至95埃的範圍內。根據應用，也考慮這個範圍之外的厚度。第一氧化物層可以由矽氧化物或另一種類似的氧化物材料形成。如所繪示的，第一氧化物層沉積在閘極230上方和在基板210上方。
在步驟293中，在第一氧化物層上方沉積第一氮化物層(第2E圖)。步驟293可以包括沉積矽氮化物的層其形成間隔物層244和246。因此，第一氮化物層與第一氧化物層相接觸，並形成電性隔離閘極230的較大的間隔物結構的第二層。在一些實施方式中，在步驟293中沉積的第一氮化物層具有150埃的厚度。然而，第一氮化物層可以稍微更厚或更薄，例如厚度在大約120-180埃的範圍內。根據應用，也考慮這個範圍之外的厚度。第一氮化物層可以由矽氮化物或另一種類似的材料形成。如以上所述， 矽氮化物具有約7.5的介電常數，這高於矽氧化物的介電常數。如所繪示的，在第一氧化物層上方沉積第一氮化物層。
在步驟294中，蝕刻第一氮化物層(第2F圖)。步驟294可以包括使第一氮化物層成形，如在第2F圖中所繪示，使得第一氮化物層的兩個垂直的部分保留。如所示出的，這些垂直的部分的頂表面與第一氧化物層的頂表面齊平或近似齊平。作為在步驟294中執行的蝕刻製程的結果，在一些實施方式中，第一氮化物層的剩餘的垂直的部分的厚度為約120埃。然而，這些垂直的部分的厚度可能更厚或更薄，例如厚度在大約100-140埃的範圍內。根據應用，也考慮這個範圍之外的厚度。在一些實施方式中，在步驟294中執行的蝕刻製程是乾式蝕刻製程。
在步驟295中，在第一氧化物層和經蝕刻的第一氮化物層上方沉積第二氧化物層(第2G圖)。步驟295可以包括沉積氧化物層其形成間隔物層252和258。在一些實施方式中，在步驟295中沉積的第二氧化物層具有500埃的厚度。然而，第二氧化物層可能稍微更厚或更薄，例如在大約300-700埃的範圍內。根據應用，也考慮這個範圍之外的厚度。像第一氧化物層一樣，第二氧化物層可以由矽氧化物或另一種類似的氧化物材料形成。如在第2G圖中所繪示，在第一氧化物層和經蝕刻的第一氮化物層上方沉積二氧化物層。
在步驟296中，蝕刻第二氧化物層(第2H圖)。 步驟296可以包括使第二氧化物層成形，如在第2H圖中所繪示，使得第二氧化物層的兩個垂直的部分保留。如所示出的，這些垂直的部分的頂表面與經蝕刻的第一氮化物層的頂表面和第一氧化物層的頂表面齊平或近似齊平。作為在步驟296中執行的蝕刻製程的結果，在一些實施方式中，第二氧化物層的剩餘的垂直的部分的厚度為300埃。然而，這些垂直的部分的厚度可能更厚或更薄，例如厚度在大約250-350埃的範圍內。根據應用，也考慮這個範圍之外的厚度。在一些實施方式中，在步驟296中執行的蝕刻製程是乾式蝕刻製程。
在步驟297中，蝕刻第一氮化物層以形成空隙(第2I圖)。步驟297可以包括分別地在間隔物層244和246之內形成空隙262和264。在一些實施方式中，在步驟297中執行的蝕刻製程是濕式蝕刻製程。在步驟297中執行的蝕刻製程可以完全地或部分地移除設置在介於第一氧化物層和經蝕刻的第二氧化物層之間的經蝕刻的第一氮化物層，以形成空隙262和空隙264。在一些實施方式中，空隙262的截面的面積的範圍為間隔物層244的截面的面積的5%至80%，並且空隙264的截面的面積的範圍為間隔物層246的截面的面積的5%至80%，然而，根據應用，也考慮這個範圍之外的截面的面積。在一些實施方式中，空隙262的垂直高度的範圍為間隔物層244的高度的10%至80%，並且空隙264的垂直高度的範圍為間隔物層246的高度的10%至80%，然而，根據應用，也考慮這 個範圍之外的高度。空隙262和空隙264都可以分別地被間隔物層244和間隔物層246完全地或者部分地圍繞。空隙262和空隙264都填充空氣，以預防電荷洩漏並為半導體裝置200提供更好的記憶體保持。
在步驟298中，在第一氧化物層、經蝕刻的第二氧化物層、和現在經兩次蝕刻並具有形成在其中的空隙的第一氮化物層上方沉積第二氮化物層(第2J圖)。步驟298可以包括沉積氮化物層其形成間隔物層242和248。在一些實施方式中，在步驟298中沉積的第二氮化物層具有150埃的厚度。然而，第二氮化物層可能稍微更厚或更薄，例如在大約100-200埃的範圍內。根據應用，也考慮這個範圍之外的厚度。像第一氮化物層一樣，第二氮化物層可以由矽氮化物或另一種類似的氮化物材料形成。如在第2J圖中所繪示，在第一氧化物層、經蝕刻的第二氧化物層、和現在經兩次蝕刻並具有形成在其中的空隙262和空隙264的第一氮化物層上方沉積第二氮化物層。步驟298通常完成了在整體間隔物結構之內的空隙的形成。
在步驟299中，蝕刻第二氮化物層(第2K圖)。步驟299可以包括使第二氮化物層、第一氧化物層、第二氧化物層、和第一氮化物層成形，以形成間隔物層242、252、244、254、256、246、258、和248。如在第2K圖中所繪示，步驟299包括縮短這些層中的每個層的高度，使得這些層中的每個層的頂表面相對於彼此齊平或近似齊平。在第2K圖中也示出了步驟299包括移除第二 氮化物層的水平的部分，以形成變成間隔物層242和248的兩個垂直的部分。此外，間隔物層242和248成形為成角度的頂表面，此頂表面向下傾斜並遠離閘極230。
現在參看第3A圖至第3K圖，示出了根據一些實施方式的示例性半導體裝置300和用於製造半導體裝置300的示例性製程390。半導體裝置300在許多方面也類似於半導體裝置100。參看第3A圖，具體地，示出了半導體裝置300，其包括基板310、閘極氧化物層320、和閘極330。這些結構類似以上描述的基板110、閘極氧化物層120、和閘極130。半導體裝置300也被示出為具有間隔物結構，此間隔物結構在閘極330的左側包括間隔物層354、空隙362、和間隔物層352，並且在閘極330的右側包括間隔物層356、空隙364、和間隔物層358。間隔物層352、354、356、和358是氧化物層，例如由矽氧化物材料形成。空隙362和空隙364填充空氣。這些結構類似於以上描述的間隔物層152、154、156、和158、以及空隙162和164。
然而，在第3A圖中也示出的是接觸蝕刻停止層(CESL)370以及電極382、384、和386。在半導體裝置300中，接觸蝕刻停止層370基本上替代了半導體裝置100的間隔物層142、144、146、和148。接觸蝕刻停止層370可以由諸如矽氧化物、矽氧化物及矽氮化物、矽氮化物及/或矽碳化物、以及其他合適的材料及其組合來形成。電極382、384、和386可以由鎳矽化物或其他合適 的材料、或合適的材料的組合來形成。在一些實施方式中，電極382提供用於半導體裝置300的源極區域的導電端子，電極384提供用於閘極330的導電端子，並且電極386提供用於半導體裝置300的汲極區域的導電端子。如以下進一步詳細討論的，與製程290不同，在製程390中，空隙362和364的形成是由於沉積接觸蝕刻停止層370的結果而完成的，而不是像在製程290中那樣經由沉積第二氮化物層而完成的。此外，在製程390中，空隙362和364的形成發生在電極382、384、和386的形成之後，如以下更詳細討論的。
參看第3B圖，具體的，示出了繪示製程390的多個步驟的流程圖。參看第3C圖至第3K圖，具體地，示出了繪示製程390的多個步驟的各個附圖。製程390提供了一種在間隔物本身形成之後、以及在對半導體裝置的源極、閘極、和汲極區域進行金屬化之後，在間隔物中形成空隙的方法。製程390提供了用於生產在間隔物結構中帶有氣隙(air-voids)的半導體裝置的另一種可能的製程的實施例。關於第4圖以下提供了可以使用類似的製程形成的另一種示例性結構。
在步驟391中，在半導體基板上形成閘極，在閘極上方和在基板上方沉積第一氧化物層，以及在第一氧化物層上方沉積第一氮化物層(第3C圖)。步驟391類似於製程290中的291、292、和293。步驟391可以包括在基板310上形成閘極氧化物層320，在閘極氧化物層 320上形成閘極330，在閘極330上方和在基板310上方沉積氧化物層其形成間隔物層354和356，以及在氧化物層上方沉積氮化物層(最終在閘極330的相對側上形成層344和層346)，類似於在製程290中的步驟293中沉積氮化物層。在一些實施方式中，在步驟391中沉積的第一氧化物層具有80埃的厚度。然而，第一氧化物層可以稍微更厚或更薄，例如厚度在大約65至95埃的範圍內。根據應用，也考慮這個範圍之外的厚度。第一氧化物層可以由矽氧化物或另一種類似的氧化物材料形成。如以上所述，矽氧化物具有約3.9的介電常數。如在第3C圖中所繪示，在閘極330上方和在基板310上方沉積第一氧化物層。在一些實施方式中，在步驟391中沉積的第一氮化物層具有150埃的厚度。然而，第一氮化物層可以稍微更厚或更薄，例如厚度在大約120-180埃的範圍內。根據應用，也考慮這個範圍之外的厚度。第一氮化物層可以由矽氮化物或另一種類似的材料形成。如以上所述，矽氮化物具有約7.5的介電常數，這高於矽氧化物的介電常數。如在第3C圖中所繪示，在第一氧化物層上方沉積第一氮化物層。
在步驟392中，蝕刻第一氮化物層(第3D圖)。步驟392類似於製程290的步驟294。步驟392可以包括使第一氮化物層成形，如在第3D圖中所繪示，使得第一氮化物層的兩個垂直的部分保留。如所示出的，垂直的部分的頂表面與第一氧化物層的頂表面齊平或近似齊平。作為在步驟392中執行的蝕刻製程的結果，在一些實施方 式中，第一氧化物層的剩餘的垂直的部分的厚度為大約120埃。然而，這些垂直的部分的厚度可能更厚或更薄，例如厚度在大約100-140埃的範圍內。根據應用，也考慮這個範圍之外的厚度。在一些實施方式中，在步驟392中執行的蝕刻製程是乾式蝕刻製程。
在步驟393中，在矽氮化物的經蝕刻的第一層和第一氧化物層上方沉積第二氧化物層(第3E圖)。步驟393類似於製程290的步驟295。步驟393可以包括沉積氧化物層其形成間隔物層352和358。在一些實施方式中，在步驟393中沉積的第二氧化物層具有500埃的厚度。然而，第二氧化物層可能稍微更厚或更薄，例如在大約300-700埃的範圍內。根據應用，也考慮這個範圍之外的厚度。像第一氧化物層一樣，第二氧化物層可以由矽氧化物或另一種類似的氧化物層材料形成。如所繪示的，在第一氧化物層和經蝕刻的第一氮化物層上方沉積第二氧化物層。
在步驟394中，蝕刻第二氧化物層(第3F圖)。步驟394類似製程290的步驟296。步驟394可以包括如所繪示的使第二氧化物層成型，使得第二氧化物層的兩個垂直的部分保留。如所示出的，這些垂直的部分的頂表面與經蝕刻的第一氮化物層的頂表面和第一氧化物層的頂表面齊平或近似齊平。作為在步驟394中執行的蝕刻製程的結果，在一些實施方式中，第二氧化物層的剩餘的垂直的部分的厚度為300埃。然而，這些垂直的部分的厚度可能更厚或更薄，例如厚度在大約250-350埃的範圍內。根 據應用，也考慮這個範圍之外的厚度。在一些實施方式中，在步驟394中執行的蝕刻製程是乾式蝕刻製程。
在步驟395中，在第一氧化物層、經蝕刻的第一氮化物層、和經蝕刻的第二氧化物層上方沉積第二氮化物層(第3G圖)。明顯地，與製程290不一樣，在蝕刻第一氮化物層以形成空隙之前，沉積第二氮化物層。因此，也與製程290不一樣，沉積第二氮化物層通常不會完成空隙的形成。在一些實施方式中，在步驟395中沉積的第二氮化物層具有150埃的厚度。然而，在步驟395中沉積的第二氮化物層可能稍微更厚或更薄，例如在大約100-150埃的範圍內，並且根據應用，，也考慮這個範圍之外的厚度。像第一氮化物層一樣，第二氮化物層可以由矽氮化物或另一種類似的氮化物材料形成。如在第3G圖中所繪示，在第一氧化物層、經蝕刻的第二氧化物層、和經蝕刻的第一氮化物層上方沉積第二氮化物層。
在步驟396中，蝕刻第二氮化物層和第一氧化物層(第3H圖)。步驟396可以包括使第二氮化物層、第一氧化物層、第二氧化物層、和第一氮化物層成形，以形成間隔物層342、352、344、354、356、346、358、和348。如所繪示的，步驟396包括縮短這些層中的每個層的高度，使得這些層中的每個層的頂表面相對於彼此齊平或近似齊平。在第3H圖中也示出了步驟396包括移除第二氮化物層的水平的部分，以形成間隔物層342和348。此外，間隔物層342和348中的各者均成形為具有呈角度 的頂表面其向下傾斜並遠離閘極330。
在步驟397中，在閘極上以及在基板的源極和汲極區域上形成矽化物金屬化(silicide metallization)(第3I圖)。步驟397可以包括以上描述的電極382、384、和386的形成。在基板310之內形成源極和汲極區域可以使用多個製程，諸如佈植、沉積、摻雜、熱處理、和其他合適的製程、以及其組合。然後可以執行矽化金屬沉積(salicidation)製程，以在這些區域上方和在閘極上方形成多個導電端子。值得注意地，步驟397發生在間隔物結構之內形成空隙之前。
在步驟398中，蝕刻第一氮化物層，以形成空隙(第3J圖)。步驟398類似於製程290的步驟297。步驟398包括形成空隙362和364。在一些實施方式中，在步驟398中執行的蝕刻製程是濕式蝕刻製程。在步驟398中執行的蝕刻製程可能完全地或部分地移除間隔物層344和346，以形成空隙362和364。在一些實施方式中，空隙362的截面的面積的範圍為間隔物層344的截面的面積的5%至80%，並且空隙364的截面的面積的範圍為間隔物層346的截面的面積的5%至80%，然而，根據應用，也考慮這個範圍之外的截面的面積。在一些實施方式中，空隙362的垂直高度的範圍為間隔物層344的高度的10%至80%，並且空隙364的垂直高度的範圍為間隔物層346的高度的10%至80%，然而，根據應用，也考慮這個範圍之外的高度。空隙362和空隙364都可以分別地被間隔 物層344和接觸蝕刻停止層370以及間隔物層346和接觸蝕刻停止層370完全地或部分地圍繞。空隙362和364填充了空氣，以預防電荷洩漏並為半導體裝置300提供更好的記憶體保持。
在步驟399中，在裝置結構上方沉積接觸蝕刻停止層(第3K圖)。步驟399可以包括沉積以上討論的接觸蝕刻停止層370。在執行步驟399之後，通常完成了空隙362和364的形成。在一些實施方式中，當在步驟398中移除了用於形成第一氮化物層和第二氮化物層的所有的氮化物材料時，接觸蝕刻停止層材料可能填充在步驟398中形成的空隙周圍的間隙中，使得空隙完全地被接觸蝕刻停止層材料圍繞。在其他的實施方式中，一些氮化物材料在步驟398完成之後保留，並且接觸蝕刻停止層填充在剩餘的氮化物材料上方，使得空隙被剩餘的氮化物材料完全地圍繞。在進一步的實施方式中，在步驟399之後，空隙被氮化物和接觸蝕刻停止層材料的組合圍繞。
參看第4圖，根據一些實施方式，示出了另一個示例性半導體裝置400其具有帶有氣隙的間隔物。半導體裝置400類似於半導體裝置100。例如，半導體裝置400被示出為包括基板410、閘極氧化物層420、和閘極430。這些結構類似於以上描述的基板110、閘極氧化物層120、和閘極130。半導體裝置400也被示出為具有間隔物結構，此間隔物結構在閘極430的左側包括間隔物層454、空隙462、和間隔物層452，並且在閘極430的右側包括間隔 物層456、空隙464、和間隔物層458。間隔物層452、454、456、和458是氧化物層，例如由矽氧化物材料形成。空隙462和空隙464填充了空氣。這些結構類似於以上描述的間隔物層152、154、156、和158、以及空隙162、和164。
類似於半導體裝置300，半導體裝置400被示出為包括接觸蝕刻停止層470。類似於接觸蝕刻停止層370，接觸蝕刻停止層470基本上替代了半導體裝置100的間隔物層142、144、146、和148。接觸蝕刻停止層470可以由諸如矽氮化物、矽氧化物及矽氮化物、矽氮化物及矽碳化物、以及其他合適的材料和其組合而形成。然而，與半導體裝置300不一樣，半導體裝置400未示出包括類似於電極382、384、和386的電極。會理解的是，可以在沉積接觸蝕刻停止層470之後形成諸如電極382、384、和386的電極，如第4圖所建議。例如，可以改變製程390，使得步驟398和399發生在步驟397之前。
現在參看第5圖，根據一些實施方式，示出了一流程圖其繪示用於製造具有帶有氣隙的間隔物的半導體裝置的示例性製程500。製程500類似於以上描述的製程290和390，然而，製程500提供了更通用的製程流程，此流程可被實施以製造具有帶有氣隙的間隔物的半導體裝置。
在步驟501中，在半導體基板之上形成閘極氧化物層。例如，步驟501可以包括在半導體裝置100的基板 110之上形成閘極氧化物層120。在步驟502中，在閘極氧化物層之上形成閘極。例如，步驟502可以包括在閘極氧化物層120之上形成閘極130。在步驟503中，在閘極上方和在基板上方形成第一間隔物層。例如，步驟503可以包括沉積間隔物層，此間隔物層在被蝕刻時在閘極130的相對側上形成間隔物層154和156。在步驟504中，在第一間隔物層上方形成第二間隔物層。例如，步驟504可以包括沉積間隔物層，此間隔物層在被蝕刻時在閘極130的相對側上形成間隔物層144和146。
在步驟505中，使用蝕刻製程在第二間隔物層中形成空隙。如以上所討論的，在一些實施方式中，使用濕式蝕刻製程在第二間隔物中形成空隙。在關於製程290所描述的實施例中，在間隔物自身的形成期間以及在接觸蝕刻停止層的任何矽化金屬沉積(salicidation)或沉積發生之前，形成空隙262和264。在關於製程390所描述的實施例中，在發生矽化金屬沉積之後但在發生接觸蝕刻停止層370的沉積之前，形成空隙362和364。在關於半導體裝置400所描述的實施例中，在發生矽化金屬沉積之前和在發生接觸蝕刻停止層470的沉積之前，形成空隙462和464。如以上所討論的，當完成了整體間隔物結構的形成時，也可能沉積第三和第四間隔物層(甚至可能還有更多的附加層)。會理解的是，可能採用多種不同的製程來製造具有帶有氣隙的間隔物的半導體裝置。
如以上詳細描述的內容，在半導體裝置的間隔物中 形成填充空氣的空隙可以在諸如多次可編程的記憶體裝置的記憶體裝置中提供改善的資料保持。此外，如所討論的，可以執行不同的製程來製造這種半導體裝置。因為填充空氣的空隙相對於可用於形成間隔物的其他材料具有低的介電常數，所以可以減小寄生電容、邊緣電容、和重疊電容。這些現象可以導致減少的電荷洩漏和較好的資料保持。
本揭示內容的一實施方式是半導體裝置。半導體裝置包括基板、形成在基板上的閘極氧化物層、形成在閘極氧化物層上的閘極、以及形成在相鄰於閘極和在基板上方的間隔物。間隔物包括填充空氣的空隙。
本揭示內容的另一實施方式是製造半導體裝置的方法。方法包括：在基板之上形成閘極氧化物層，在閘極氧化物層之上形成閘極，在相鄰於閘極和在基板上方沉積第一間隔物層，在第一間隔物層上方沉積第二間隔物層，以及使用蝕刻製程在第二間隔物層之內形成填充空氣的空隙。
本揭示內容的又另一實施方式是多次可編程的記憶體裝置。裝置包括基板、形成在基板之上的閘極氧化物層、形成在閘極氧化物層之上的閘極、以及間隔物。間隔物包括氧化物層其相鄰於閘極並在基板上方，以及氮化物層其與氧化物層相接觸且包含填充空氣的空隙。
本揭示內容的一些實施方式提供了一種半導體裝置，包含：基板、閘極氧化物層、閘極、以及間隔物。閘極氧化物層形成在基板上。閘極形成在閘極氧化物層上。 間隔物形成在相鄰於閘極和在基板上方，間隔物包含填充空氣的空隙。
在一些實施方式中，在半導體裝置中，間隔物包含：氧化物層以及氮化物層。氧化物層接觸閘極。氮化物層接觸氧化物層，其中填充空氣的空隙形成在氮化物層之內。
在一些實施方式中，在半導體裝置中，填充空氣的空隙被氮化物層完全地圍繞。
在一些實施方式中，氧化物層包含第一氧化物層，且氮化物層包含第一氮化物層，並且其中間隔物更包含：第二氧化物層以及第二氮化物層。第二氧化物層接觸第一氮化物層。第二氮化物層接觸第一氧化物層。
在一些實施方式中，在半導體裝置中，氮化物層包含一凹陷其形成在氮化物層的與基板相對的頂表面中。
在一些實施方式中，在半導體裝置中，從基板的頂表面測量的閘極的高度與從基板的頂表面測量的第一氧化物層的高度的比率大於0.95。
在一些實施方式中，在半導體裝置中，在平行於基板的頂表面的方向上測量的氧化物層的厚度在10至150埃之間；以及在平行於基板的頂表面的方向上測量的氮化物層的厚度在50至300埃之間。
本揭示內容的另一些實施方式提供了一種製造半導體裝置的方法，包含：在基板之上形成閘極氧化物層；在閘極氧化物層之上形成閘極；在閘極上方和在基板上方沉積第一間隔物層；在第一間隔物層上方沉積第二間隔物 層；以及使用蝕刻製程在第二間隔物層之內形成填充空氣的空隙。
在一些實施方式中，在製造半導體裝置的方法中，形成第一間隔物層包含形成氧化物層，並且其中形成第二間隔物層包含形成氮化物層。
在一些實施方式中，製造半導體裝置的方法更包含：沉積第三間隔物層其接觸第二間隔物層，第三間隔物層包含第二氧化物層；以及沉積第四間隔物層其接觸第三間隔物層，第四間隔物層包含第二氮化物層。
在一些實施方式中，在製造半導體裝置的方法中，使用蝕刻製程在第二間隔物層之內形成填充空氣的空隙包含：使用濕式蝕刻製程在第二間隔物層之內形成填充空氣的空隙。
在一些實施方式中，製造半導體裝置的方法更包含：在使用蝕刻製程在第二間隔物層之內形成填充空氣的空隙之前，在基板的源極區域上方或汲極區域上方形成矽化物電極。
在一些實施方式中，製造半導體裝置的方法更包含：在使用蝕刻製程在第二間隔物層之內形成填充空氣的空隙之前，沉積第三間隔物層其接觸第二間隔物層，第三間隔物層包含第二氧化物層；以及在使用蝕刻製程在第二間隔物層之內形成填充空氣的空隙之後，在閘極上方、在第一間隔物層上方、和在第三間隔物層上方沉積接觸蝕刻停止層。
在一些實施方式中，製造半導體裝置的方法更包含：在形成矽化物電極之前，沉積第三間隔物層其接觸第二間隔物層，和沉積第四間隔物層其接觸第三間隔物層。
本揭示內容的又另一些實施方式提供了一種多次可編程的(MTP)記憶體裝置，包含：基板、閘極氧化物層、閘極、以及間隔物。閘極氧化物層形成在基板之上。閘極形成在閘極氧化物層之上。間隔物包含：氧化物層和氮化物層。氧化物層相鄰於閘極且在基板上方。氮化物層接觸氧化物層且包含填充空氣的空隙。
在一些實施方式中，在多次可編程的記憶體裝置中，填充空氣的空隙完全地被氮化物層圍繞。
在一些實施方式中，在多次可編程的記憶體裝置中，氮化物層包含一凹陷其形成在氮化物層的與基板相對的頂表面中。
在一些實施方式中，在多次可編程的記憶體裝置中，閘極包含浮動閘極，並且其中，從基板的頂表面測量的浮動閘極的高度與從基板的頂表面測量的第一氧化物層的高度的比率大於0.95。
在一些實施方式中，在多次可編程的記憶體裝置中，氧化物層包含第一氧化物層並且氮化物層包含第一氮化物層，並且其中間隔物更包含：第二氧化物層以及第二氮化物層。第二氧化物層接觸第一氮化物層。第二氮化物層接觸第二氧化物層。
在一些實施方式中，在多次可編程的記憶體裝置中， 在平行於基板的頂表面的方向上測量的第一氧化物層的厚度與在平行於基板的頂表面的方向上測量的第二氧化物層的厚度的比率在0.025和0.5之間。
以上概述了數個實方式的特徵，以便本領域技術人員可能更好地理解本揭示內容的各方面。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其他製程和結構之設計和修改的基礎，以實現與在此介紹的實施方式的相同的目的，或是達到相同的優點。本領域技術人員亦應理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可能在不脫離本揭示內容的精神和範圍的情況下，進行各種改變、替換、和變更。
100:半導體裝置
110:基板
120:閘極氧化物層
130:閘極
142:間隔物層
144:間隔物層
146:間隔物層
148:間隔物層
152:間隔物層
154:間隔物層
156:間隔物層
158:間隔物層
162:空隙
164:空隙

Claims (10)

  1. 一種半導體裝置，包含：一基板；一閘極氧化物層其形成在該基板上；一閘極其形成在該閘極氧化物層上；以及一間隔物其形成在相鄰於該閘極和在該基板上方，該間隔物包含：一第一層，由第一介電質材料所形成，該第一層鄰近於該閘極；和一第二層，由第二介電質材料所形成，其中該第二層相鄰於該第一層，該第二層包含一填充空氣的空隙，該第二層的側部經由該第一層而與該閘極分隔，並且該第二層的底部經由該第一層而與該基板分隔。
  2. 如請求項1所述之半導體裝置，其中：該第一層是一第一氧化物層其接觸該閘極；以及該第二層是一第一氮化物層其接觸該氧化物層，其中該填充空氣的空隙形成在該第一氮化物層之內。
  3. 如請求項2所述之半導體裝置，其中該填充空氣的空隙被該第一氮化物層完全地圍繞。
  4. 如請求項2所述之半導體裝置，其中該間隔物更包含： 一第二氧化物層其接觸該第一氮化物層；以及一第二氮化物層其接觸該第一氧化物層。
  5. 一種製造半導體裝置的方法，該方法包含：在一基板之上形成一閘極氧化物層；在該閘極氧化物層之上形成一閘極；在該閘極上方和在該基板上方沉積一第一間隔物層；在該第一間隔物層上方沉積一第二間隔物層；以及使用一蝕刻製程在該第二間隔物層之內形成一填充空氣的空隙。
  6. 如請求項5所述之製造半導體裝置的方法，其中形成該第一間隔物層包含形成一氧化物層，並且其中形成該第二間隔物層包含形成一氮化物層。
  7. 如請求項5所述之製造半導體裝置的方法，其中使用該蝕刻製程在該第二間隔物層之內形成該填充空氣的空隙包含：使用一濕式蝕刻製程在該第二間隔物層之內形成該填充空氣的空隙。
  8. 一種多次可編程的(MTP)記憶體裝置，包含：一基板；一閘極氧化物層其形成在該基板之上；一閘極其形成在該閘極氧化物層之上；以及 一間隔物其包含：一氧化物層其相鄰於該閘極且在該基板上方；和一氮化物層其接觸該氧化物層且包含一填充空氣的空隙，其中該氮化物層的側部經由該氧化物層而與該閘極分隔，並且該氮化物層的底部經由該氧化物層而與該基板分隔。
  9. 如請求項8所述之多次可編程的記憶體裝置，其中該氮化物層包含一凹陷其形成在該氮化物層的與該基板相對的一頂表面中。
  10. 如請求項8所述之多次可編程的記憶體裝置，其中該閘極包含一浮動閘極，並且其中，從該基板的一頂表面測量的該浮動閘極的一高度與從該基板的該頂表面測量的該氧化物層的一高度的比率大於0.95。
TW109131942A 2020-04-17 2020-09-16 半導體裝置和其製造方法以及多次可編程的記憶體裝置 TWI750812B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/851,329 US11404537B2 (en) 2020-04-17 2020-04-17 Semiconductor device with air-void in spacer
US16/851,329 2020-04-17

Publications (2)

Publication Number Publication Date
TW202141751A TW202141751A (zh) 2021-11-01
TWI750812B true TWI750812B (zh) 2021-12-21

Family

ID=76507719

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131942A TWI750812B (zh) 2020-04-17 2020-09-16 半導體裝置和其製造方法以及多次可編程的記憶體裝置

Country Status (5)

Country Link
US (2) US11404537B2 (zh)
KR (1) KR102453508B1 (zh)
CN (1) CN113053903A (zh)
DE (1) DE102020110764A1 (zh)
TW (1) TWI750812B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404537B2 (en) * 2020-04-17 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with air-void in spacer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201725726A (zh) * 2016-01-05 2017-07-16 聯華電子股份有限公司 半導體結構及其製造方法
US20180204927A1 (en) * 2017-01-18 2018-07-19 Globalfoundries Inc. Air-gap gate sidewall spacer and method
WO2019005109A1 (en) * 2017-06-30 2019-01-03 Intel Corporation TRANSISTOR WITH SPACERS FORMING REINFORCED HOUSING
TW201923897A (zh) * 2017-11-15 2019-06-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US20200111886A1 (en) * 2017-11-21 2020-04-09 International Business Machines Corporation Full air-gap spacers for gate-all-around nanosheet field effect transistors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229869B2 (en) * 2005-03-08 2007-06-12 Texas Instruments Incorporated Method for manufacturing a semiconductor device using a sidewall spacer etchback
TWI287868B (en) * 2005-11-17 2007-10-01 Ememory Technology Inc Single-poly non-volatile memory device
US7411245B2 (en) * 2005-11-30 2008-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer barrier structure to prevent spacer voids and method for forming the same
JP4703669B2 (ja) 2008-02-18 2011-06-15 株式会社東芝 半導体記憶装置及びその製造方法
WO2013040083A2 (en) * 2011-09-15 2013-03-21 The Regents Of The University Of California Electro-mechanical diode non-volatile memory cell for cross-point memory arrays
US8637930B2 (en) 2011-10-13 2014-01-28 International Business Machines Company FinFET parasitic capacitance reduction using air gap
KR101813513B1 (ko) 2011-11-30 2018-01-02 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
US9035365B2 (en) * 2013-05-02 2015-05-19 International Business Machines Corporation Raised source/drain and gate portion with dielectric spacer or air gap spacer
US9461055B2 (en) 2014-05-16 2016-10-04 Qualcomm Incorporated Advanced metal-nitride-oxide-silicon multiple-time programmable memory
DE102017113681A1 (de) 2016-12-14 2018-06-14 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-bauelement mit luft-abstandshalter
US10522642B2 (en) 2016-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor device with air-spacer
US10861953B2 (en) 2018-04-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same
US11508827B2 (en) 2018-09-26 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer for a gate structure of a transistor
US11031485B2 (en) * 2019-06-04 2021-06-08 International Business Machines Corporation Transistor with airgap spacer
US11404537B2 (en) * 2020-04-17 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with air-void in spacer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201725726A (zh) * 2016-01-05 2017-07-16 聯華電子股份有限公司 半導體結構及其製造方法
US20180204927A1 (en) * 2017-01-18 2018-07-19 Globalfoundries Inc. Air-gap gate sidewall spacer and method
WO2019005109A1 (en) * 2017-06-30 2019-01-03 Intel Corporation TRANSISTOR WITH SPACERS FORMING REINFORCED HOUSING
TW201923897A (zh) * 2017-11-15 2019-06-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US20200111886A1 (en) * 2017-11-21 2020-04-09 International Business Machines Corporation Full air-gap spacers for gate-all-around nanosheet field effect transistors

Also Published As

Publication number Publication date
US11404537B2 (en) 2022-08-02
KR102453508B1 (ko) 2022-10-11
US20220352307A1 (en) 2022-11-03
CN113053903A (zh) 2021-06-29
DE102020110764A1 (de) 2021-10-21
TW202141751A (zh) 2021-11-01
US20210328009A1 (en) 2021-10-21
KR20210129562A (ko) 2021-10-28

Similar Documents

Publication Publication Date Title
US20210328014A1 (en) Method for making superimposed transistors
US9966456B1 (en) Methods of forming gate electrodes on a vertical transistor device
US20060170066A1 (en) Hybrid-fet and its application as sram
CN110299320B (zh) 半导体装置以及其制作方法
US11915982B2 (en) Method of forming vertical field-effect transistor devices having gate liner
CN107026126B (zh) 半导体元件及其制作方法
KR102332872B1 (ko) 데이터 보존이 향상된 메모리 디바이스
TWI722790B (zh) 記憶體裝置
TW202018953A (zh) 在閘極與源極／汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
US9793378B2 (en) Fin field effect transistor device with reduced overlap capacitance and enhanced mechanical stability
TWI750812B (zh) 半導體裝置和其製造方法以及多次可編程的記憶體裝置
TW202029354A (zh) 半導體元件及其製作方法
US20230084374A1 (en) Semiconductor device and method for fabricating the same
CN113206090B (zh) 一种cfet结构、其制备方法以及应用其的半导体器件
TWI769524B (zh) 金屬氧化物半導體場效電晶體裝置及其製造方法
TW201926437A (zh) 溝槽式閘極金氧半場效電晶體的製造方法
TW202230611A (zh) 半導體裝置及其形成方法
TWI491025B (zh) 垂直雙閘極電路結構
US8148243B2 (en) Zero capacitor RAM with reliable drain voltage application and method for manufacturing the same
CN105405890A (zh) 包括带电荷体侧墙的半导体器件及其制造方法
CN108962908B (zh) 闪存存储器存储单元
TW202347774A (zh) 半導體裝置及其製作方法
TW202218168A (zh) 具有上部通道及下部通道的半導體元件及其製造方法
KR20220056088A (ko) 반도체 디바이스 및 형성 방법들
CN115692419A (zh) 半导体结构及其形成方法