TWI748847B - 形成具有finfet分離閘非揮發性記憶體單元和finfet邏輯裝置之裝置的方法 - Google Patents

形成具有finfet分離閘非揮發性記憶體單元和finfet邏輯裝置之裝置的方法 Download PDF

Info

Publication number
TWI748847B
TWI748847B TW110102042A TW110102042A TWI748847B TW I748847 B TWI748847 B TW I748847B TW 110102042 A TW110102042 A TW 110102042A TW 110102042 A TW110102042 A TW 110102042A TW I748847 B TWI748847 B TW I748847B
Authority
TW
Taiwan
Prior art keywords
silicon
region
gate
silicon substrate
insulated
Prior art date
Application number
TW110102042A
Other languages
English (en)
Other versions
TW202147580A (zh
Inventor
周峰
祥 呂
金珍浩
謝爾蓋 喬巴
凱瑟琳 迪柯柏
恩漢 杜
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Application granted granted Critical
Publication of TWI748847B publication Critical patent/TWI748847B/zh
Publication of TW202147580A publication Critical patent/TW202147580A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor

Abstract

一種形成裝置之方法，該裝置具有矽基板，該矽基板具有向上延伸的第一及第二鰭。第一植入於第一矽鰭中形成第一源極區域。第二植入於第一矽鰭中形成第一汲極區域，及於第二矽鰭中形成第二源極及汲極區域。第一通道區域於第一源極與汲極區域之間延伸。第二通道區域於第二源極與汲極區域之間延伸。使用第一多晶矽沉積來形成包覆於第一通道區域之第一部分周圍的浮動閘。使用第二多晶矽沉積來形成包覆於第一源極區域周圍的抹除閘、包覆於第一通道區域之第二部分周圍的字線閘、及包覆於第二通道區域周圍的虛擬閘。該虛擬閘經金屬閘取代。

Description

形成具有FINFET分離閘非揮發性記憶體單元和FINFET邏輯裝置之裝置的方法
[優先權聲明] 本申請案主張2020年2月27日提出申請之美國專利申請案第16/803,876號，標題「形成具有FINFET分離閘非揮發性記憶體單元和FINFET邏輯裝置之裝置的方法(Method Of Forming A Device With FINFET Split Gate Non-volatile Memory Cells And FINFET Logic Devices)」之優先權。
本發明係關於一種非揮發性快閃記憶體單元，其具有位在與具有邏輯閘之邏輯裝置相同之半導體基板上的字線閘(word line gate)、浮動閘(floating gate)、及抹除閘(erase gate)。
技藝中熟知具有字線閘、浮動閘及抹除閘的分離閘非揮發性快閃記憶體單元。參見，例如，美國專利10,217,850，該案以引用的方式併入本文。亦知曉在與記憶體裝置相同的半導體(例如，矽)晶片上形成邏輯裝置(即低電壓及/或高電壓邏輯裝置)，且在如此實行時，共用用來形成記憶體及邏輯裝置兩者之部分之一些加工步驟(例如，使用相同的多晶矽沉積製程來形成用於記憶體單元及邏輯裝置兩者的閘)。然而，在形成記憶體單元中的其他加工步驟會不利地影響先前製造的邏輯裝置，及反之亦然，因此在相同晶圓上形成兩種類型的裝置通常可係困難且複雜的。
為藉由減小微影尺寸來解決通道寬度減小的問題，已提出將FinFET型結構用於記憶體單元結構。在FinFET型結構中，半導體材料的鰭狀元件將源極連接至汲極區域。鰭狀元件具有一頂表面及兩個(相對)側表面。自源極至汲極區域之電流可接著沿鰭狀元件的頂表面以及兩個側表面流動。因此，通道區域的有效寬度增加，藉此增加電流流動，而沒有總體橫向寬度的相稱增加。明確言之，經由將通道區域「折疊」成兩個側表面，通道區域之有效寬度增加，而不用犧牲更多的半導體不動產(semiconductor real estate)，藉此減小通道區域的「覆蓋區(footprint)」。已知曉在與三閘分離閘記憶體單元(其等係形成於半導體基板的平面上表面上)相同的基板上形成FinFET邏輯裝置。參見，例如，U.S.9,985,042，該案以引用的方式併入本文。
已揭示以FinFET組態形成的非揮發性記憶體單元。已知FinFET非揮發性記憶體結構的一些實例包括美國專利第7,423,310、7,410,913及8,461,640號，該等案各者之全體內容以引用的方式併入本文。此等先前技藝參考文獻所未涵蓋者係於相同基板上同時形成FinFET型組態之邏輯裝置、及亦為FinFET型組態之三閘、分離閘非揮發性記憶體單元的有效方法。
前述問題及需求藉由一種形成一裝置之方法來解決，該方法包括： 提供一矽基板，該矽基板具有一上表面且具有第一及第二區域； 移除在該矽基板之該第一區域中之部分的矽基板以形成一向上延伸的第一矽鰭，該第一矽鰭具有一對向上延伸且終止於一頂表面的側表面，及移除在該矽基板之該第二區域中之部分的矽基板以形成一向上延伸的第二矽鰭，該第二矽鰭具有一對向上延伸且終止於一頂表面的側表面； 進行一第一植入，以在該第一矽鰭中形成一第一源極區域； 進行一第二植入，以在該第一矽鰭中形成一第一汲極區域及在該第二矽鰭中形成一第二源極區域及一第二汲極區域，其中該第一源極區域及該第一汲極區域界定於其間延伸之該第一矽鰭的一第一通道區域，且其中該第二源極區域及該第二汲極區域界定於其間延伸之該第二矽鰭的一第二通道區域； 使用一第一多晶矽沉積形成設置於該第一通道區域之一第一部分上方且與其絕緣的一浮動閘，其中該浮動閘包覆於該第一矽鰭之該等頂表面及側表面周圍； 使用一第二多晶矽沉積形成設置於該第一源極區域上方且與其絕緣的一抹除閘、及設置於該第一通道區域之一第二部分上方且與其絕緣的一字線閘、及設置於該第二通道區域上方且與其絕緣的一虛擬閘，其中： 該抹除閘包覆於該第一矽鰭的該等頂表面及側表面周圍， 該字線閘包覆於該第一矽鰭的該等頂表面及側表面周圍， 該虛擬閘包覆於該第二矽鰭的該等頂表面及側表面周圍；及 用設置於該第二通道區域上方且與其絕緣的一金屬閘取代該虛擬閘，其中該金屬閘包覆於該第二矽鰭的該等頂表面及側表面周圍。
一種形成一裝置之方法，其包括： 提供一矽基板，該矽基板具有一上表面且具有第一及第二區域； 移除在該矽基板之該第一區域中之部分的矽基板以形成複數個向上延伸的第一矽鰭，該等第一矽鰭各具有一對向上延伸且終止於一頂表面的側表面，及移除在該矽基板之該第二區域中之部分的矽基板以形成複數個向上延伸的第二矽鰭，該等第二矽鰭各具有一對向上延伸且終止於一頂表面的側表面； 進行一第一植入，以在該等第一矽鰭之各者中形成一第一源極區域； 進行一第二植入，以在該等第一矽鰭之各者中形成一第一汲極區域及在該等第二矽鰭之各者中形成一第二源極區域及一第二汲極區域，其中針對該等第一矽鰭之各者，該第一源極區域及該第一汲極區域界定於其間延伸之該第一矽鰭的一第一通道區域，且其中針對該等第二矽鰭之各者，該第二源極區域及該第二汲極區域界定於其間延伸之該第二矽鰭的一第二通道區域； 使用一第一多晶矽沉積形成各設置於該等第一通道區域之一者之一第一部分上方且與其絕緣的複數個浮動閘，其中該等浮動閘之各者包覆於該等第一矽鰭之一者之該等頂表面及側表面周圍； 使用一第二多晶矽沉積形成各設置於該等第一源極區域之一者上方且與其絕緣的複數個抹除閘、及各設置於該等第一通道區域之一者之一第二部分上方且與其絕緣的複數個字線閘、及各設置於該等第二通道區域之一者上方且與其絕緣的複數個虛擬閘，其中： 該等抹除閘之各者包覆於該等第一矽鰭之一者的該等頂表面及側表面周圍， 該等字線閘之各者包覆於該等第一矽鰭之一者的該等頂表面及側表面周圍， 該等虛擬閘之各者包覆於該等第二矽鰭之一者的該等頂表面及側表面周圍；及 用設置於該等第二通道區域之一者上方且與其絕緣的一金屬閘取代該等虛擬閘之各者，其中該等金屬閘之各者包覆於該等第二矽鰭之一者的該等頂表面及側表面周圍。
本發明之其他目的及特徵將經由審視說明書、申請專利範圍及隨附圖式而明白。
參照圖1A至1Q，其顯示製造位於半導體晶圓基板(亦稱為基板)10之記憶體單元區域2、及位於基板10之邏輯裝置區域4中之邏輯裝置之配對之製程中之步驟的橫截面透視圖。製程經由於半導體基板10之上表面11上形成一層二氧化矽12(亦稱為氧化物)來開始，其中半導體基板10可由P型單晶矽形成。氧化物層12可經由沉積或經由熱氧化形成。然後使用光微影遮蔽製程來將氧化物層12圖案化(即選擇性地移除層的一些部分但不移除其他部分)。光微影遮蔽製程包括將光阻材料塗布於氧化物層12上，隨後經由將光阻暴露及顯影以自記憶體單元區域2移除光阻材料同時保留邏輯裝置區域4中之光阻。然後使用氧化物蝕刻來自記憶體單元區域2移除氧化物層12的經暴露部分從而留下基板10經暴露(光阻保護氧化物層12免於邏輯裝置區域4中之蝕刻)。使用矽蝕刻來使記憶體單元區域2中之基板10的經暴露上表面凹入。氧化物層12及光阻保護邏輯裝置區域4免於此矽蝕刻。所得之結構顯示於圖1A(於光阻移除後)，其中記憶體單元區域2中之基板10之上表面以一凹入量R凹入至邏輯裝置區域4中之基板10之上表面下方。
於結構上形成氧化物層14。於氧化物層14上形成氮化矽(「氮化物」)層16。於氮化物層16上形成絕緣層18(例如，非晶碳)。經由形成光阻，選擇性地移除記憶體單元及邏輯裝置區域2/4中之光阻的條狀物，及移除下伏之絕緣層18之經暴露部分來將絕緣層18圖案化，以於絕緣層18中形成向下延伸至下伏氮化物層16且使該氮化物層16暴露的溝槽20。於移除光阻後，接著將氧化物間隔物22形成於溝槽20中。間隔物之形成係技藝中熟知，且涉及將材料沉積於結構輪廓上方，隨後接著各向異性蝕刻製程，藉此自結構之水平表面移除材料，同時材料在結構之垂直定向表面(通常具有圓形上表面)上大致保持完整。在本情況中，氧化物間隔物22係沿著溝槽20之側壁形成，如圖1B所示。
經由用光阻覆蓋結構，隨後接著部分移除光阻，使得氧化物間隔物22之部分經暴露(例如，記憶體單元區域2中之某些間隔物22完全經暴露，同時邏輯裝置區域4中僅各間隔物22之部分經暴露)，來移除溝槽20中之部分的氧化物間隔物22。接著藉由氧化物蝕刻移除間隔物22之經暴露部分，從而留下位在溝槽20中之間隔物22的片段。於光阻移除後，經由各別蝕刻(例如，碳蝕刻)移除絕緣層18之殘留部分。然後使用氮化物蝕刻來移除氮化物層16之經暴露部分(即大致在殘留氧化物間隔物22下方之部分的氮化物層16)，隨後接著氧化物蝕刻以移除氧化物層14之經暴露部分及殘留的氧化物間隔物22)。然後使用矽蝕刻來使基板10之經暴露的表面部分凹入，從而形成位於記憶體單元區域2中之矽基板的鰭10a及位於邏輯裝置區域4中之矽基板的鰭10b，如圖1C所示。鰭10a及10b相對於下方的本體矽具有相同高度，但鰭10b垂直延伸高出鰭10a凹入量R。
結構經覆蓋於一厚層氧化物(即STI氧化物)24中，其接著經平面化(例如，經由化學機械拋光-CMP)，以暴露邏輯裝置區域4中之氮化物層16的頂表面。於經平面化的氧化物層24上方形成氮化物層26。於氮化物層26上方形成光阻，及自記憶體單元區域2將其移除。使用蝕刻來移除經暴露的氮化物層26/16及氧化物層14，及在記憶體單元區域2中使氧化物層24凹入至矽鰭10a之頂部下方。於光阻移除後，於結構上形成氧化物層28。經由第一多晶矽沉積於氧化物層28上形成多晶矽(「多晶」)層30。使用氧化物層28作為停止層，使用化學機械拋光來平面化多晶層30，其自邏輯裝置區域4移除多晶層30。使用多晶回蝕來使記憶體單元區域2中之多晶層30凹入。然後將多晶層30圖案化(光阻形成、暴露、及部分移除，接著多晶蝕刻)，使得殘留各於記憶體單元區域2中沿著鰭10a之一者之頂部及側壁延伸之多晶層30的條狀物，如圖1D所示。
於結構上方形成氧化物層32，及於氧化物層32上方形成氮化物層34。於結構上方形成光阻，及將其自記憶體單元區域2部分移除，從而留下在經暴露的記憶體單元區域2中跨越鰭10a延伸之氮化物層34的條狀物部分。使用氮化物蝕刻來移除氮化物層34之經暴露的部分，及使用氧化物蝕刻來移除氧化物層32之經暴露的部分，從而暴露位於記憶體單元區域2中之部分的多晶層30。使用多晶蝕刻來移除多晶層30之經暴露部分，從而留下位於記憶體單元區域2中之多晶層30的區塊30a，如圖1E所示(於光阻移除後)。
然後經由氧化物沉積及各向異性蝕刻形成氧化物間隔物36，以覆蓋多晶區塊30a之側壁。於結構上方形成光阻，及將其部分移除以暴露記憶體單元區域2之部分(即於相同鰭10a上介於毗鄰多晶區塊30a之間的區域)。進行植入製程以在鰭10a中於毗鄰多晶區塊30a之間形成源極區域52。使用各向同性氧化物蝕刻來移除位在多晶區塊30a之經暴露側壁(即在相同鰭10a上之毗鄰多晶區塊30a中彼此面對的該等側壁)上的氧化物間隔物36。於光阻移除後，將一層氧化物(隧道氧化物)38形成於多晶區塊30a之經暴露側壁上(例如，經由高溫氧化 – HTO)。所得之結構顯示於圖1F(除源極區域52外，其更佳地顯示於圖1K及2)。在此階段，針對相同鰭10a上之毗鄰多晶區塊30a，藉由隧道氧化物層38覆蓋彼此面對之側壁及藉由氧化物間隔物36覆蓋彼此背離的側壁。
將光阻形成於結構上方，及部分地移除以暴露記憶體單元區域2之部分(即針對位在相同鰭10a上之毗鄰多晶區塊30a，使環繞彼此背離之側壁之區域暴露，從而留下氧化物間隔物36經暴露)。進行植入製程以將材料植入至毗鄰位在多晶區塊30a之側壁上之氧化物間隔物36之部分的鰭10a中。鰭10a之此等經植入區域最終將設置在稍後形成的字線閘下方。然後使用氧化物蝕刻來自方才植入之鰭10a的頂表面及側表面部分移除氧化物，及留下其等經暴露。於光阻移除後，將氧化物層40(字線氧化物)形成於鰭10a之經暴露的頂表面及側表面上，如圖1G所示。
將光阻形成於結構上方，及自邏輯裝置區域4移除。進行一系列蝕刻來移除氧化物及氮化物層直至STI氧化物層24，及使氧化物層24凹入，使得鰭10b突出且於邏輯裝置區域4中部分地暴露，如圖1H所示(於光阻移除後)。然後形成氧化物層(未圖示)以覆蓋邏輯裝置區域4中之鰭10b的經暴露頂表面及側表面。然後經由第二多晶沉積將多晶層44形成於結構上方。經由CMP(使用在記憶體單元區域中之多晶區塊30a上方的氮化物層34或氮化物層34上的氧化物作為CMP停止層)將多晶層44平面化。將光阻形成於結構上及自記憶體單元區域2移除。使用各向同性多晶蝕刻來使記憶體單元區域2中之多晶層44凹入。所得結構顯示於圖1I(於光阻移除後)。
將光阻形成於結構上方，及選擇性地移除從而留下在記憶體單元及邏輯裝置區域2/4兩者中延伸跨越鰭10a/10b之光阻的條狀物。使用多晶蝕刻來移除多晶層44之經暴露部分(除在光阻之條狀物下方的彼等部分外)。於光阻移除後，經由沉積及各向異性蝕刻將間隔物46形成於多晶層44之側面上。間隔物46較佳由低K材料諸如SiON形成。所得結構顯示於圖1J。在記憶體單元區域2中，多晶層44的條狀物44a/44b殘留，其各延伸跨越鰭10a且橫向毗鄰於多晶區塊30a(即多晶區塊30a係介於條狀物44a及44b之間)。在邏輯裝置區域中，多晶層44的條狀物44c殘留，其各延伸跨越鰭10b(為簡單起見僅顯示一組鰭10b及一個條狀物44c)。
使用各向同性蝕刻來使在邏輯裝置區域4中毗鄰於多晶條狀物44c之鰭10b暴露。將硬遮罩層48(例如，SiCN)形成於結構上方。將光阻50形成於結構上及圖案化以選擇性地暴露在記憶體單元區域2中介於毗鄰多晶條狀物44a及毗鄰多晶條狀物44b之間之部分的硬遮罩層48，及在邏輯裝置區域4中毗鄰於多晶條狀物44c之部分的硬遮罩層48。使用蝕刻來移除記憶體單元區域2中之硬遮罩層48及氧化物層40的經暴露部分，從而使介於多晶條狀物44a與毗鄰多晶條狀物44b之間之部分的鰭10a暴露。此等蝕刻亦移除在邏輯裝置區域4中在多晶條狀物44c之兩側面上之鰭10b上之硬遮罩層48及氧化物(先前未圖示)的經暴露部分。然後進行植入至記憶體單元區域2中之鰭10a的經暴露部分中以於其中形成汲極區域53(及增強源極區域52)。此植入亦在邏輯區域4中在多晶條狀物44c之相對側面上於鰭10b中形成源極及汲極區域52L及53L。所得結構顯示於圖1K(除源極/汲極區域52L/53L外，其更佳地顯示於圖4)。
於移除光阻50後，將磊晶層54生長於記憶體單元區域2中之鰭10a之經暴露的源極及汲極區域52/53上，及於邏輯裝置區域4中之鰭10b之經暴露的源極及汲極區域52L/53L上。磊晶層54擴大源極/汲極區域之尺寸(以更容易形成接點及可靠性)及提高鰭10a/10b中之載子移動率用於更佳的傳導。然後經由蝕刻移除硬遮罩層48的殘留部分。然後將結構覆蓋一層氮化物56。將一厚層的氧化物58形成於結構上方，及藉由CMP平面化。所得結構顯示於圖1L。
將光阻形成於結構上方，及自邏輯裝置區域4選擇性地移除。使用氧化物蝕刻來暴露多晶條狀物44c。然後使用多晶蝕刻來自邏輯裝置區域4移除多晶條狀物44c。於光阻移除後，使用氧化物蝕刻來移除在先前位於多晶條狀物44c下方之鰭10b上的氧化物，從而留下邏輯裝置區域4中之部分的鰭10b經暴露。然後形成氧化物層60，其覆蓋邏輯裝置區域4中之經暴露的鰭10b，如圖1M所示。將一層高K材料62(即具有較氧化物大的介電常數K，該氧化物諸如HfO 2、ZrO 2、TiO 2、Ta 2O 5、或其他適當材料)形成於結構上(即於氧化物層60上)。然後將一或多個金屬層形成於結構上。例如，將TiN層64形成於結構上，隨後接著一厚層的鎢66，隨後接著使用邏輯裝置區域4中之高K層62作為停止層進行CMP。所得結構顯示於圖1N，其中邏輯裝置區域4中之金屬64/66的條狀物延伸跨越鰭10b(有效地取代先前經移除的虛擬多晶條狀物44c)。
將氮化物層68形成於結構上方，及將氧化物層70形成於氮化物層68上。將光阻形成於結構上方，及進行圖案化以暴露在記憶體單元區域2中之多晶條狀物44b上方之部分的氧化物層70。進行蝕刻以移除在多晶條狀物44b上方之部分的氧化物層70、氮化物層68及氧化物層50，及暴露多晶條狀物44b之頂部。於光阻移除後，經由Ti/Pt沉積及退火將矽化金屬72形成於多晶條狀物44b之頂表面上。若需要，藉由Ti蝕刻移除任何過量的Ti。沉積氧化物73以填充在矽化金屬72上方的區域。所得結構顯示於圖1O。
將光阻74形成於結構上方，及進行圖案化以移除在記憶體區域2中垂直位於源極/汲極區域52/53上方，及在邏輯裝置區域4中垂直位於源極/汲極區域52L/53L上方之部分的光阻74。然後藉由一系列蝕刻在光阻74經移除處形成向下延伸至且暴露各別源極或汲極區域的接觸孔洞。明確言之，在記憶體單元區域2中之接觸孔洞76各向下延伸至且暴露汲極區域53中之一者。記憶體區域2中之接觸孔洞78(為簡單起見僅顯示一者)向下延伸至且暴露源極區域52。邏輯裝置區域4中之接觸孔洞80向下延伸至且暴露源極區域52L。邏輯裝置區域4中之接觸孔洞82向下延伸至且暴露汲極區域53L。所得結構顯示於圖1P。
於移除光阻74後，將一層TiN 84沉積於結構上，及將一層鎢86沉積於TiN層84上。使用CMP來移除層84/86，僅除了於接觸孔洞76/78/80/82中外。接觸孔洞76中之層84/86形成向下延伸至汲極區域53且與其形成電接觸的汲極接點88。接觸孔洞78中之層84/86形成向下延伸至源極區域52且與其形成電接觸的源極接點90。接觸孔洞80中之層84/86形成向下延伸至源極區域52L且與其形成電接觸的源極接點92。接觸孔洞82中之層84/86形成向下延伸至汲極區域53L且與其形成電接觸的汲極接點94。最終結構顯示於圖1Q。可植入其他接點加工來進一步延伸及安排接點88/90/92/94路徑。
圖2顯示沿記憶體單元區域2中鰭10a之一者形成的一對記憶體單元100，但應明瞭其他對的記憶體單元係端對端地形成於各鰭10a上。各記憶體單元100包括源極區域52及汲極區域53，其界定介於其間之半導體基板的通道區域96。通道區域96沿源極與汲極區域52/53間之鰭10a的頂表面及側表面10c及10d延伸。多晶區塊30a係包覆於鰭10a之頂表面及側表面10c及10d周圍且與其絕緣，用來控制通道區域96之第一部分之傳導性的浮動閘，如最佳地顯示於圖3。類似地，多晶區塊44b係包覆於鰭10a之頂表面及側表面10c及10d周圍且與其絕緣，用來控制通道區域96之第二部分之傳導性的字線閘，如最佳地顯示於圖4。最後，多晶區塊44a係包覆於鰭10a之源極區域52周圍且與其絕緣的抹除閘，如最佳地顯示於圖5。汲極接點88及源極接點90進一步顯示於圖2。
圖6顯示沿邏輯裝置區域4中鰭10b之一者形成之邏輯裝置102的一部分，其包括界定介於其間之半導體基板之通道區域98的源極區域52L及汲極區域53L。通道區域98沿源極與汲極區域52L/53L間之鰭10b的頂表面及側表面10e及10f延伸。剩餘的TiN層64及鎢層66一起為邏輯閘，其包覆於鰭10b之頂表面及側表面10e及10f周圍用來控制通道區域98之傳導性，如最佳地顯示於圖7。關於圖中的邏輯裝置102，由剩餘的TiN層64及鎢層66、源極接點92及汲極接點94形成之邏輯閘皆延伸跨越八個鰭10b，使得在八個鰭10b上的八個通道區域98同時操作為單一邏輯裝置102，以提供由僅形成於單一鰭上之邏輯裝置所可供應者之八倍的操作電流。然而，包括於各邏輯裝置102中之鰭的數目可取決於邏輯裝置所需之操作電流而為任何數目(一或更大)。另外，雖然邏輯區域4中僅顯示一個邏輯裝置102，但可於邏輯區域4中同時形成相同或不同電流容量的多個邏輯裝置102。
以上於相同基板10上形成邏輯裝置及記憶體單元的技術具有許多優點。首先，記憶體單元的所有三個閘(由多晶區塊30a形成之浮動閘、由多晶區塊44a形成之抹除閘、由多晶區塊44b形成之字線閘)包覆於鰭10a的頂表面及側表面周圍，其經由增加通道區域96之有效面積提高效能而無相稱的橫向尺寸增加，因此容許將記憶體單元縮放至較小橫向尺寸。其次，由邏輯裝置102之剩餘的TiN層64及鎢層66形成之邏輯閘包覆於鰭10b的頂表面及側表面周圍，其經由增加通道區域98之有效面積提高效能而無相稱的橫向尺寸增加，因此容許將邏輯裝置縮放至較小橫向尺寸。第三，記憶體單元係形成於基板10之凹入的記憶體單元區域2(相對於邏輯裝置區域4)中，從而容許記憶體單元之較厚的多晶層44而不超過邏輯裝置區域4中之較短邏輯裝置的高度，且其簡化區域2/4兩者中的共同形成步驟。第四，僅需要兩個多晶矽沉積來形成記憶體單元的所有三個閘。第五，用來形成記憶體區域2中之字線閘(即多晶區塊44b)及抹除閘(即多晶區塊44a)之相同的多晶矽沉積亦用來形成邏輯裝置區域4(其稍後經由剩餘的TiN層64及鎢層66形成之金屬邏輯閘取代)中之虛擬多晶矽條狀物44c(即虛擬閘)以簡化加工。第六，字線閘(即多晶區塊44b)的頂部經矽化金屬化以減小沿著形成由一列記憶體單元100之多晶區塊44b形成之字線閘之多晶矽條狀物的電阻。第七，由剩餘的TiN層64及鎢層66形成之邏輯閘的金屬提供較高傳導性及效能，同時由各別多晶區塊30a/44a形成之記憶體單元浮動及抹除閘的多晶矽提供隧穿通過中介隧道氧化物38之較佳控制，及因此抹除效率之較佳控制。第八，記憶體單元之大部分的製程製造(包括形成記憶體單元之所有三個多晶閘)係在形成金屬邏輯閘之前進行，其降低對CMOS基線的加工影響。第九，為容易製造及閘互連起見，由一列記憶體單元之多晶區塊44b形成之字線閘係作為多晶矽之連續條狀物一起連續地形成，由一列記憶體單元之多晶區塊44a形成之抹除閘係作為多晶矽之連續條狀物一起連續地形成，及由複數個鰭10b之剩餘的TiN層64及鎢層66形成之邏輯閘係作為金屬之條狀物一起連續地形成。
應瞭解本發明並不受限於以上所述及說明於文中的具體例。舉例來說，文中提及本發明並不意欲限制任何申請專利範圍或請求項的範疇，而僅係提及一或多個可由一或多個請求項涵蓋的特徵。以上說明的材料、製程及數值實例僅係例示性，而不應將其視為限制申請專利範圍。此外，如由申請專利範圍及說明書所明瞭，並非所有方法步驟皆需以所說明或所主張之確切順序進行，而係以容許恰當形成本發明之記憶體單元及邏輯裝置之任何順序進行(除非對任何順序存在明確引述的限制)。最後，可形成單層材料作為多層該等或類似材料，及反之亦然。
應注意如文中所使用，術語「於…上方」及「於…上」皆包括性地包含「直接位於…上」(其間未設置中間材料、元件或空間)及「間接位於…上」(其間設置中間材料、元件或空間)。同樣地，術語「毗鄰」包括「直接毗鄰」(其間未設置中間材料、元件或空間)及「間接毗鄰」(其間設置中間材料、元件或空間)，「安裝至」包括「直接安裝至」(其間未設置中間材料、元件或空間)及「間接安裝至」(其間設置中間材料、元件或空間)，及「電耦合」包括「直接電耦合」(其間無將元件電連接在一起之中間材料或元件)及「間接電耦合」(其間有將元件電連接在一起之中間材料或元件)。舉例來說，「於一基板上方」形成一元件可包括直接於基板上形成元件，其間沒有中間材料／元件，以及間接地於基板上形成元件，其間具有一或多個中間材料／元件。
2:記憶體單元區域 4:邏輯裝置區域 10:基板 10a:鰭 10b:鰭 10c:頂表面 10d:側表面 10e:頂表面 10f:側表面 11:上表面 12:氧化物層 14:氧化物層 16:氮化物層 18:絕緣層 20:溝槽 22:氧化物間隔物 24:氧化物 26:氮化物層 28:氧化物層 30:多晶矽層 30a:多晶區塊 32:氧化物層 34:氮化物層 36:氧化物間隔物 38:隧道氧化物層 40:氧化物層 44:多晶層 44a:多晶條狀物 44b:多晶條狀物 44c:多晶條狀物 46:間隔物 48:硬遮罩層 50:光阻 52:源極區域 52L:源極區域 53:汲極區域 53L:汲極區域 54:磊晶層 56:氮化物 58:氧化物 60:氧化物層 62:高K材料 64:TiN層 66:鎢 68:氮化物層 70:氧化物層 72:矽化金屬 73:氧化物 74:光阻 76:接觸孔洞 78:接觸孔洞 80:接觸孔洞 82:接觸孔洞 84:TiN 86:鎢 88:汲極接點 90:源極接點 92:源極接點 94:汲極接點 96:通道區域 98:通道區域 100:記憶體單元 102:邏輯裝置 R:凹入量
圖1A至1Q係顯示於半導體基板上形成非揮發性記憶體單元及邏輯裝置之步驟的橫截面透視圖。
圖2至5係於半導體基板之記憶體單元區域中之記憶體單元的橫截面側視圖。
圖6及7係於半導體基板之邏輯裝置區域中之邏輯裝置的橫截面側視圖。
10a:鰭
30a:多晶區塊
44a:多晶條狀物
44b:多晶條狀物
52:源極區域
53:汲極區域
72:矽化金屬
88:汲極接點
90:源極接點
96:通道區域
100:記憶體單元

Claims (18)

  1. 一種形成一裝置之方法，其包括： 提供一矽基板，該矽基板具有一上表面且具有第一及第二區域； 移除在該矽基板之該第一區域中之部分的矽基板以形成一向上延伸的第一矽鰭，該第一矽鰭具有一對向上延伸且終止於一頂表面的側表面，及移除在該矽基板之該第二區域中之部分的矽基板以形成一向上延伸的第二矽鰭，該第二矽鰭具有一對向上延伸且終止於一頂表面的側表面； 進行一第一植入，以在該第一矽鰭中形成一第一源極區域； 進行一第二植入，以在該第一矽鰭中形成一第一汲極區域及在該第二矽鰭中形成一第二源極區域及一第二汲極區域，其中該第一源極區域及該第一汲極區域界定於其間延伸之該第一矽鰭的一第一通道區域，且其中該第二源極區域及該第二汲極區域界定於其間延伸之該第二矽鰭的一第二通道區域； 使用一第一多晶矽沉積形成設置於該第一通道區域之一第一部分上方且與其絕緣的一浮動閘，其中該浮動閘包覆於該第一矽鰭之該等頂表面及側表面周圍； 使用一第二多晶矽沉積形成設置於該第一源極區域上方且與其絕緣的一抹除閘、及設置於該第一通道區域之一第二部分上方且與其絕緣的一字線閘、及設置於該第二通道區域上方且與其絕緣的一虛擬閘，其中： 該抹除閘包覆於該第一矽鰭的該等頂表面及側表面周圍， 該字線閘包覆於該第一矽鰭的該等頂表面及側表面周圍， 該虛擬閘包覆於該第二矽鰭的該等頂表面及側表面周圍；及 用設置於該第二通道區域上方且與其絕緣的一金屬閘取代該虛擬閘，其中該金屬閘包覆於該第二矽鰭的該等頂表面及側表面周圍。
  2. 如請求項1之方法，其中，在該移除在該矽基板之該等第一及第二區域中之部分的矽基板以形成該向上延伸的第一及第二矽鰭之前，該方法進一步包括： 使該矽基板之該第一區域中的該上表面凹入，而不使該矽基板之該第二區域中的該上表面凹入。
  3. 如請求項1之方法，其中，該用該金屬閘取代該虛擬閘包括： 自該第二通道區域上方移除該虛擬閘；及 使用至少一個金屬沉積形成位在該第二通道區域上方且與其絕緣的該金屬閘。
  4. 如請求項1之方法，其中，該進行該第一植入係在該第一多晶矽沉積之後及在該第二多晶矽沉積之前進行。
  5. 如請求項1之方法，其中，該移除該等部分的矽基板以形成該等向上延伸的第一及第二矽鰭包括： 於該矽基板上形成一第一絕緣層； 於該第一絕緣層上形成一第二絕緣層； 於該第二絕緣層上形成材料之條狀物； 於該第二絕緣層上且沿著該等材料之條狀物形成間隔物； 移除該等材料之條狀物； 移除介於該等間隔物之間之部分的該等第一及第二絕緣層以暴露出部分的該矽基板；及 進行該矽基板之該等經暴露部分的蝕刻。
  6. 如請求項1之方法，其中， 該移除該等部分的矽基板以形成該等向上延伸的第一及第二矽鰭進一步包括移除在該矽基板之該第二區域中之部分的矽基板以形成一向上延伸的第三矽鰭，該第三矽鰭具有一對向上延伸且終止於一頂表面的側表面； 該進行該第二植入進一步包括在該第三矽鰭中形成一第三源極區域及一第三汲極區域，其中該第三源極區域及該第三汲極區域界定於其間延伸之該第三矽鰭的一第三通道區域； 該形成該虛擬閘係經進行使得虛擬閘係設置於該第三通道區域上方且與其絕緣且包覆於該第三矽鰭的該等頂表面及側表面周圍；及 該用該金屬閘取代該虛擬閘係經進行使得該金屬閘係設置於該第三通道區域上方且與其絕緣且包覆於該第三矽鰭的該等頂表面及側表面周圍。
  7. 如請求項1之方法，其進一步包括： 於該字線閘之一頂表面上形成矽化金屬。
  8. 如請求項1之方法，其中，該字線閘係藉由一第一氧化物層與該第一通道區域之該第二部分絕緣，且該金屬閘係藉由一層高K材料及不同於該第一氧化物層之一第二氧化物層與該第二通道區域絕緣。
  9. 如請求項1之方法，其中，該浮動閘係藉由一第一氧化物層與該第一通道區域之該第一部分絕緣，該字線閘係藉由不同於該第一氧化物層之一第二氧化物層與該第一通道區域之該第二部分絕緣，且該金屬閘係藉由一層高K材料及不同於該第二氧化物層之一第三氧化物層與該第二通道區域絕緣。
  10. 一種形成一裝置之方法，其包括： 提供一矽基板，該矽基板具有一上表面且具有第一及第二區域； 移除在該矽基板之該第一區域中之部分的矽基板以形成複數個向上延伸的第一矽鰭，該等第一矽鰭各具有一對向上延伸且終止於一頂表面的側表面，及移除在該矽基板之該第二區域中之部分的矽基板以形成複數個向上延伸的第二矽鰭，該等第二矽鰭各具有一對向上延伸且終止於一頂表面的側表面； 進行一第一植入，以在該等第一矽鰭之各者中形成一第一源極區域； 進行一第二植入，以在該等第一矽鰭之各者中形成一第一汲極區域及在該等第二矽鰭之各者中形成一第二源極區域及一第二汲極區域，其中針對該等第一矽鰭之各者，該第一源極區域及該第一汲極區域界定於其間延伸之該第一矽鰭的一第一通道區域，且其中針對該等第二矽鰭之各者，該第二源極區域及該第二汲極區域界定於其間延伸之該第二矽鰭的一第二通道區域； 使用一第一多晶矽沉積形成各設置於該等第一通道區域之一者之一第一部分上方且與其絕緣的複數個浮動閘，其中該等浮動閘之各者包覆於該等第一矽鰭之一者之該等頂表面及側表面周圍； 使用一第二多晶矽沉積形成各設置於該等第一源極區域之一者上方且與其絕緣的複數個抹除閘、及各設置於該等第一通道區域之一者之一第二部分上方且與其絕緣的複數個字線閘、及各設置於該等第二通道區域之一者上方且與其絕緣的複數個虛擬閘，其中： 該等抹除閘之各者包覆於該等第一矽鰭之一者的該等頂表面及側表面周圍， 該等字線閘之各者包覆於該等第一矽鰭之一者的該等頂表面及側表面周圍， 該等虛擬閘之各者包覆於該等第二矽鰭之一者的該等頂表面及側表面周圍；及 用設置於該等第二通道區域之一者上方且與其絕緣的一金屬閘取代該等虛擬閘之各者，其中該等金屬閘之各者包覆於該等第二矽鰭之一者的該等頂表面及側表面周圍。
  11. 如請求項10之方法，其中，在該移除在該矽基板之該等第一及第二區域中之部分的矽基板以形成該等向上延伸的第一及第二矽鰭之前，該方法進一步包括： 使該矽基板之該第一區域中的該上表面凹入，而不使該矽基板之該第二區域中的該上表面凹入。
  12. 如請求項10之方法，其中，該用該等金屬閘取代該等虛擬閘包括： 自該等第二通道區域上方移除該等虛擬閘；及 使用至少一個金屬沉積形成位在該等第二通道區域上方且與其絕緣的該等金屬閘。
  13. 如請求項10之方法，其中，該進行該第一植入係在該第一多晶矽沉積之後及在該第二多晶矽沉積之前進行。
  14. 如請求項10之方法，其中，該移除該等部分的矽基板以形成該等向上延伸的第一及第二矽鰭包括： 於該矽基板上形成一第一絕緣層； 於該第一絕緣層上形成一第二絕緣層； 於該第二絕緣層上形成材料之條狀物； 於該第二絕緣層上且沿著該等材料之條狀物形成間隔物； 移除該等材料之條狀物； 移除介於該等間隔物之間之部分的該等第一及第二絕緣層以暴露出部分的該矽基板；及 進行該矽基板之該等經暴露部分的蝕刻。
  15. 如請求項10之方法，其進一步包括： 於該等字線閘之各者之一頂表面上形成矽化金屬。
  16. 如請求項10之方法，其中，該等字線閘係藉由一第一氧化物層與該等第一通道區域之該等第二部分絕緣，且該等金屬閘係藉由高K材料層及不同於該第一氧化物層之一第二氧化物層與該等第二通道區域絕緣。
  17. 如請求項10之方法，其中，該等浮動閘係藉由一第一氧化物層與該等第一通道區域之該等第一部分絕緣，該等字線閘係藉由不同於該第一氧化物層之一第二氧化物層與該等第一通道區域之該等第二部分絕緣，且該等金屬閘係藉由一層高K材料及不同於該第二氧化物層之一第三氧化物層與該等第二通道區域絕緣。
  18. 如請求項10之方法，其中， 該複數個抹除閘係形成為多晶矽之連續條狀物， 該複數個字線閘係形成為多晶矽之連續條狀物，及 該複數個金屬閘係形成為金屬之連續條狀物。
TW110102042A 2020-02-27 2021-01-20 形成具有finfet分離閘非揮發性記憶體單元和finfet邏輯裝置之裝置的方法 TWI748847B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/803,876 2020-02-27
US16/803,876 US11114451B1 (en) 2020-02-27 2020-02-27 Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
PCT/US2020/048835 WO2021173186A1 (en) 2020-02-27 2020-08-31 Method of forming a device with finfet split gate non-volatile memory cells and finfet logic devices
WOPCT/US20/48835 2020-08-31

Publications (2)

Publication Number Publication Date
TWI748847B true TWI748847B (zh) 2021-12-01
TW202147580A TW202147580A (zh) 2021-12-16

Family

ID=72521715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102042A TWI748847B (zh) 2020-02-27 2021-01-20 形成具有finfet分離閘非揮發性記憶體單元和finfet邏輯裝置之裝置的方法

Country Status (7)

Country Link
US (1) US11114451B1 (zh)
EP (1) EP4111500A1 (zh)
JP (1) JP7364801B2 (zh)
KR (1) KR20220114108A (zh)
CN (1) CN115152020B (zh)
TW (1) TWI748847B (zh)
WO (1) WO2021173186A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362100B2 (en) * 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150035039A1 (en) * 2013-07-31 2015-02-05 Qualcomm Incorporated Logic finfet high-k/conductive gate embedded multiple time programmable flash memory
US20160064398A1 (en) * 2014-09-02 2016-03-03 Globalfoundries Singapore Pte. Ltd. Integrated circuits with finfet nonvolatile memory
US20160379987A1 (en) * 2015-06-25 2016-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure with emedded efs3 and finfet device
US20170084625A1 (en) * 2015-09-18 2017-03-23 Renesas Electronics Corporation Semiconductor device
TWI642168B (zh) * 2017-06-20 2018-11-21 台灣積體電路製造股份有限公司 製造半導體裝置的方法及半導體裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7423310B2 (en) 2004-09-29 2008-09-09 Infineon Technologies Ag Charge-trapping memory cell and charge-trapping memory device
KR101100428B1 (ko) 2005-09-23 2011-12-30 삼성전자주식회사 ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8461640B2 (en) 2009-09-08 2013-06-11 Silicon Storage Technology, Inc. FIN-FET non-volatile memory cell, and an array and method of manufacturing
US9634018B2 (en) 2015-03-17 2017-04-25 Silicon Storage Technology, Inc. Split gate non-volatile memory cell with 3D finFET structure, and method of making same
CN107750396B (zh) * 2015-06-26 2022-02-11 英特尔公司 具有鳍间浮栅的半易失性嵌入式存储器装置和方法
EP3371829B1 (en) 2015-11-03 2020-11-25 Silicon Storage Technology, Inc. Integration of split gate non-volatile flash memory with finfet logic
JP6591291B2 (ja) 2016-01-07 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6620034B2 (ja) * 2016-02-24 2019-12-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107305892B (zh) 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US9985042B2 (en) 2016-05-24 2018-05-29 Silicon Storage Technology, Inc. Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells
US10312247B1 (en) 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10468428B1 (en) 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
US10727240B2 (en) * 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
TWI694592B (zh) * 2018-11-09 2020-05-21 物聯記憶體科技股份有限公司 非揮發性記憶體及其製造方法
US10886287B2 (en) * 2019-01-14 2021-01-05 Globalfoundries Inc. Multiple-time programmable (MTP) memory device with a wrap-around control gate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150035039A1 (en) * 2013-07-31 2015-02-05 Qualcomm Incorporated Logic finfet high-k/conductive gate embedded multiple time programmable flash memory
US20160064398A1 (en) * 2014-09-02 2016-03-03 Globalfoundries Singapore Pte. Ltd. Integrated circuits with finfet nonvolatile memory
US20160379987A1 (en) * 2015-06-25 2016-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure with emedded efs3 and finfet device
US20170084625A1 (en) * 2015-09-18 2017-03-23 Renesas Electronics Corporation Semiconductor device
TWI642168B (zh) * 2017-06-20 2018-11-21 台灣積體電路製造股份有限公司 製造半導體裝置的方法及半導體裝置

Also Published As

Publication number Publication date
US20210272973A1 (en) 2021-09-02
WO2021173186A1 (en) 2021-09-02
KR20220114108A (ko) 2022-08-17
TW202147580A (zh) 2021-12-16
EP4111500A1 (en) 2023-01-04
JP7364801B2 (ja) 2023-10-18
JP2023505612A (ja) 2023-02-09
CN115152020B (zh) 2023-05-05
US11114451B1 (en) 2021-09-07
CN115152020A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
EP3769338B1 (en) Two transistor finfet-based split gate non-volatile floating gate flash memory and method of fabrication
TWI752727B (zh) 形成具有分離閘極非揮發性記憶體單元、具有平面通道區域之高電壓(hv)元件及鰭式場效電晶體(finfet)邏輯元件之裝置的方法
KR102380362B1 (ko) 확장형 소스 라인 핀펫을 갖는 핀펫 기반 분리형 게이트 비휘발성 플래시 메모리, 및 제조 방법
TWI709247B (zh) 具有三維鰭狀場效電晶體(finfet)結構之分離閘非揮發性記憶體單元及其製造方法
TWI757123B (zh) 具有強化浮動閘至浮動閘電容耦合之finfet分離閘非揮發性記憶體單元
TWI748847B (zh) 形成具有finfet分離閘非揮發性記憶體單元和finfet邏輯裝置之裝置的方法
US11315940B2 (en) Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and FinFET logic devices
TWI809514B (zh) 具有鰭式場效電晶體（finfet）結構的分離閘非揮發性記憶體單元，高壓（hv）與邏輯裝置及其製造方法
US20230290864A1 (en) Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate
JP7425929B2 (ja) 平面状のスプリットゲート不揮発性メモリセル、高電圧デバイス、及びｆｉｎｆｅｔ論理デバイスを有するデバイスを形成する方法
WO2023172279A1 (en) Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate