CN115152020A - 形成具有finfet分裂栅非易失性存储器单元和finfet逻辑器件的设备的方法 - Google Patents

形成具有finfet分裂栅非易失性存储器单元和finfet逻辑器件的设备的方法 Download PDF

Info

Publication number
CN115152020A
CN115152020A CN202080097412.5A CN202080097412A CN115152020A CN 115152020 A CN115152020 A CN 115152020A CN 202080097412 A CN202080097412 A CN 202080097412A CN 115152020 A CN115152020 A CN 115152020A
Authority
CN
China
Prior art keywords
region
silicon
gate
insulated
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080097412.5A
Other languages
English (en)
Other versions
CN115152020B (zh
Inventor
周锋
X·刘
金珍浩
S·乔尔巴
C·德科贝尔特
N·多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN115152020A publication Critical patent/CN115152020A/zh
Application granted granted Critical
Publication of CN115152020B publication Critical patent/CN115152020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种以具有向上延伸的第一鳍片和第二鳍片的硅衬底形成设备的方法。第一注入形成第一硅鳍片中的第一源极区。第二注入形成第一硅鳍片中的第一漏极区、以及第二硅鳍片中的第二源极区和第二漏极区。第一沟道区在第一源极区与第一漏极区之间延伸。第二沟道区在第二源极区与第二漏极区之间延伸。使用第一多晶硅沉积形成缠绕第一沟道区的第一部分的浮动栅极。使用第二多晶硅沉积形成缠绕第一源极区的擦除栅极、缠绕第一沟道区的第二部分的字线栅极、以及缠绕第二沟道区的虚设栅极。虚设栅极被金属栅极替换。

Description

形成具有FINFET分裂栅非易失性存储器单元和FINFET逻辑器 件的设备的方法
优先权声明
本申请要求于2020年2月27日提交的标题为“Method Of Forming A Device WithFINFET Split Gate Non-volatile Memory Cells And FINFET Logic Devices”的美国专利申请第16/803,876号的优先权。
技术领域
本发明涉及一种非易失性闪存单元，其在与具有逻辑栅极的逻辑器件相同的半导体衬底上具有字线栅极、浮动栅极、和擦除栅极。
背景技术
具有字线栅极、浮动栅极和擦除栅极的分裂栅非易失性闪存单元是本领域所熟知的。参见例如美国专利10,217,850，该专利以引用方式并入本文。也已知在与存储器器件相同的半导体(例如硅)芯片上形成逻辑器件(即，低电压和/或高电压逻辑器件)，并且这样做共享用于形成存储器和逻辑器件两者的部分的处理步骤中的一些(例如，使用相同的多晶硅沉积工艺形成存储器单元和逻辑器件两者的栅极)。然而，形成存储器单元的其他处理步骤可不利地影响先前制备的逻辑器件，并且反之亦然，所以在相同的晶片上形成两种类型的器件常常是困难和复杂的。
为了通过缩小光刻尺寸来解决减小的沟道宽度的问题，已经提出了用于存储器单元结构的FinFET类型的结构。在FinFET类型的结构中，半导体材料的鳍形构件将源极区连接到漏极区。鳍形构件具有顶表面和两个(相对)侧表面。然后，从源极区到漏极区的电流可沿鳍形构件的顶表面以及两个侧表面流动。因此，沟道区的有效宽度增加，从而增加电流，而没有总横向宽度的相当增加。具体地，通过将沟道区“折叠”到两个侧表面中来增加沟道区的有效宽度而不牺牲更多的半导体基板面，从而减少沟道区的“覆盖区”。已知在与形成在半导体衬底的平坦上表面上的三个栅极分裂栅存储器单元相同的衬底上形成FinFET逻辑器件。参见例如美国专利9,985,042，该专利以引用方式并入本文。
已经公开了在FinFET配置中形成的非易失性存储器单元。已知的FinFET非易失性存储器结构的一些示例包括美国专利号7,423,310、7,410,913和8,461,640，这些专利中的每一者的全部内容以引用方式并入本文。这些现有技术参考文献没有考虑在同一衬底上同时形成FinFET类型配置的逻辑器件、以及也为FinFET类型配置的三栅极、分裂栅非易失性存储器单元的有效方法。
发明内容
前述问题和需求通过一种形成设备的方法来解决，该方法包括：
提供硅衬底，所述硅衬底具有上表面并且具有第一区域和第二区域；
移除所述硅衬底的所述第一区域中所述硅衬底的部分以形成向上延伸的第一硅鳍片，以及移除所述硅衬底的所述第二区域中所述硅衬底的所述部分以形成向上延伸的第二硅鳍片，所述向上延伸的第一硅鳍片具有向上延伸并终止于顶表面的一对侧表面，所述向上延伸的第二硅鳍片具有向上延伸并终止于顶表面的一对侧表面；
执行第一注入以在所述第一硅鳍片中形成第一源极区；
执行第二注入以在所述第一硅鳍片中形成第一漏极区并且在所述第二硅鳍片中形成第二源极区和第二漏极区，其中所述第一源极区和所述第一漏极区限定在其间延伸的所述第一硅鳍片的第一沟道区，并且其中所述第二源极区和所述第二漏极区限定在其间延伸的所述第二硅鳍片的第二沟道区；
利用第一多晶硅沉积形成设置在所述第一沟道区的第一部分上方并与所述第一沟道区的所述第一部分绝缘的浮动栅极，其中所述浮动栅极缠绕所述第一硅鳍片的所述顶表面和所述侧表面；
利用第二多晶硅沉积形成设置在所述第一源极区上方并与所述第一源极区绝缘的擦除栅极、以及设置在所述第一沟道区的第二部分上方并与所述第一沟道区的所述第二部分绝缘的字线栅极、以及设置在所述第二沟道区上方并与所述第二沟道区绝缘的虚设栅极，其中：
所述擦除栅极缠绕所述第一硅鳍片的所述顶表面和所述侧表面，
所述字线栅极缠绕所述第一硅鳍片的所述顶表面和所述侧表面，
所述虚设栅极缠绕所述第二硅鳍片的所述顶表面和所述侧表面；
以及
用设置在所述第二沟道区上方并与所述第二沟道区绝缘的金属栅极替换所述虚设栅极，其中所述金属栅极缠绕所述第二硅鳍片的所述顶表面和所述侧表面。
一种形成器件的方法包括：
提供硅衬底，所述硅衬底具有上表面并且具有第一区域和第二区域；
移除所述硅衬底的所述第一区域中所述硅衬底的部分以形成多个向上延伸的第一硅鳍片，以及移除所述硅衬底的所述第二区域中所述硅衬底的所述部分以形成多个向上延伸的第二硅鳍片，每个所述向上延伸的第一硅鳍片具有向上延伸并终止于顶表面的一对侧表面，每个所述向上延伸的第二硅鳍片具有向上延伸并终止于顶表面的一对侧表面；
执行第一注入以在每个所述第一硅鳍片中形成第一源极区；
执行第二注入以在每个所述第一硅鳍片中形成第一漏极区并且在每个所述第二硅鳍片中形成第二源极区和第二漏极区，其中对于每个所述第一硅鳍片，所述第一源极区和所述第一漏极区限定在其间延伸的所述第一硅鳍片的第一沟道区，并且其中对于每个所述第二硅鳍片，所述第二源极区和所述第二漏极区限定在其间延伸的所述第二硅鳍片的第二沟道区；
利用第一多晶硅沉积形成各自设置在一个所述第一沟道区的第一部分上方并与所述一个所述第一沟道区的所述第一部分绝缘的多个浮动栅极，其中每个所述浮动栅极缠绕一个所述第一硅鳍片的所述顶表面和所述侧表面；
利用第二多晶硅沉积形成各自设置在一个所述第一源极区上方并与所述一个所述第一源极区绝缘的多个擦除栅极、以及各自设置在一个所述第一沟道区的第二部分上方并与所述一个所述第一沟道区的所述第二部分绝缘的多个字线栅极、以及各自设置在一个所述第二沟道区上方并与所述一个所述第二沟道区绝缘的多个虚设栅极，其中：
每个所述擦除栅极缠绕一个所述第一硅鳍片的所述顶表面和所述侧表面，
每个所述字线栅极缠绕一个所述第一硅鳍片的所述顶表面和所述侧表面，
每个所述虚设栅极缠绕一个所述第二硅鳍片的所述顶表面和所述侧表面；以及
用设置在一个所述第二沟道区上方并与所述一个所述第二沟道区绝缘的金属栅极替换每个所述虚设栅极，其中每个所述金属栅极缠绕一个所述第二硅鳍片的所述顶表面和所述侧表面。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1A至图1Q是示出在半导体衬底上形成非易失性存储器单元和逻辑器件的步骤的透视剖视图。
图2至图5是半导体衬底的存储器单元区域中的存储器单元的侧面剖视图。
图6至图7是半导体衬底的逻辑器件区域中的逻辑器件的侧面剖视图。
具体实施方式
参考图1A至图1Q，示出了在制备半导体晶片衬底(也称为衬底)10的存储器单元区域2中的存储器单元与衬底10的逻辑器件区域4中的逻辑器件的对的工艺中的步骤的透视剖视图。该工艺始于在半导体衬底10的上表面11上形成二氧化硅(也称为氧化物)层12，其中半导体衬底10可由P型单晶硅形成。氧化物层12可通过沉积或通过热氧化来形成。然后，使用光刻掩模工艺来图案化氧化物层12(即，选择性地移除该层的一些部分而不移除其他部分)。光刻掩模工艺包括将光致抗蚀剂材料涂覆在氧化物层12上，之后对光致抗蚀剂进行曝光和显影，以从存储器单元区域2移除光致抗蚀剂材料，而保持逻辑器件区域4中的光致抗蚀剂。然后使用氧化物蚀刻从存储器单元区域2移除氧化物层12的暴露部分，从而使衬底10暴露(在逻辑器件区域4中光致抗蚀剂保护氧化物层12免受蚀刻)。使用硅蚀刻来凹陷存储器单元区域2中衬底10的暴露上表面。氧化物层12和光致抗蚀剂保护逻辑器件区域4免受这个硅蚀刻。所得结构示于图1A中(在光致抗蚀剂移除之后)，其中存储器单元区域2中衬底10的上表面以凹陷量R凹陷低于逻辑器件区域4中衬底10的上表面。
氧化物层14形成在该结构上。在氧化物层14上形成氮化硅(“氮化物”)层16。在氮化物层16上形成隔离层18(例如，无定形碳)。隔离层18通过以下方式图案化：形成光致抗蚀剂；选择性地移除存储器单元和逻辑器件区域2/4中的光致抗蚀剂的条带；以及移除隔离层18的下面的暴露部分以形成隔离层18中的向下延伸到下面的氮化物层16并暴露该下面的氮化物层的沟槽20。在光致抗蚀剂被移除之后，然后在沟槽20中形成氧化物间隔物22。间隔物的形成是本领域众所周知的，并且涉及材料在结构的轮廓上方的沉积，之后进行各向异性蚀刻工艺，由此将该材料从该结构的水平表面移除，同时该材料在该结构的竖直取向表面上在很大程度上保持完整(常常具有圆化的上表面)。在这种情况下，氧化物间隔物22沿着沟槽20的侧壁形成，如图1B所示。
通过用光致抗蚀剂覆盖所述结构然后部分地移除光致抗蚀剂使得氧化物间隔物22的部分被暴露(例如，存储器单元区域2中的某些间隔物22被完全暴露，而逻辑器件区域4中的每个间隔件22仅部分被暴露)来移除沟槽20中的氧化物间隔物22的部分。然后通过氧化物蚀刻移除间隔件22的暴露部分，从而留下沟槽20中间隔物22的区段。在光致抗蚀剂移除之后，通过相应蚀刻(例如，碳蚀刻)移除隔离层18的剩余部分。然后使用氮化物蚀刻移除氮化物层16的暴露部分(即，除了氮化物层16的在剩余氧化物间隔物22下方的部分之外的全部)，然后进行氧化物蚀刻以移除氧化物层14的暴露部分和剩余氧化物间隔物22)。然后使用硅蚀刻来凹陷衬底10的暴露表面部分，从而形成存储器单元区域2中硅衬底的鳍片10a以及逻辑器件区域4中硅衬底的鳍片10b，如图1C所示。鳍片10a和10b相对于下面的本体硅具有相同的高度，但是鳍片10b以凹陷量R比鳍片10a竖直地延伸更高。
该结构被覆盖在氧化物(即，STI氧化物)厚层24中，其然后被平面化(例如，通过化学机械抛光-CMP)以暴露逻辑器件区域4中氮化物层16的顶表面。在平面化的氧化物层24上方形成氮化物层26。光致抗蚀剂形成在氮化物层26上方，并且从存储器单元区域2移除。使用蚀刻来移除暴露的氮化物层26/16和氧化物层14、以及在存储器单元区域2中将氧化物层24凹陷低于硅鳍片10a的顶部。在光致抗蚀剂移除后，在该结构上形成氧化物层28。通过第一多晶硅沉积在氧化物层28上形成多晶硅(“多晶”)层30。使用化学机械抛光来平面化多晶层30，使用氧化物层28作为停止层，其从逻辑器件区域4移除多晶层30。使用多晶回蚀刻在存储器单元区域2中凹陷多晶层30。然后对多晶层30进行图案化(光致抗蚀剂形成、曝光、和部分移除，随后进行多晶蚀刻)，使得多晶层30的条带保持，每个条带沿存储器单元区域2中鳍片10a中一者的顶壁和侧壁延伸，如图1D所示。
氧化物层32形成在该结构上方，并且氮化物层34形成在氧化物层32上方。光致抗蚀剂形成在该结构上方，并且从存储器单元区域2部分地移除，使存储器单元区域2中延伸跨鳍片10a的氮化物层34的条带部分暴露。使用氮化物蚀刻来移除氮化物层34的暴露部分，并且使用氧化物蚀刻来移除氧化物层32的暴露部分，从而在存储器单元区域2中暴露多晶层30的部分。使用多晶蚀刻来移除多晶层30的暴露部分，从而在存储器单元区域2中留下多晶层30的块30a，如图1E所示(在光致抗蚀剂移除之后)。
然后通过氧化物沉积和各向异性蚀刻形成氧化物间隔物36，以覆盖多晶块30a的侧壁。光致抗蚀剂形成在该结构上方，并且被部分地移除以暴露存储器单元区域2的部分(即，相同鳍片10a上相邻多晶块30a之间的区域)。执行注入工艺以在相邻多晶块30a之间的鳍片10a中形成源极区52。使用各向同性氧化物蚀刻来移除多晶块30a的暴露侧壁上的氧化物间隔物36(即，相同鳍片10a上相邻多晶块30a的彼此面对的那些侧壁)。在光致抗蚀剂移除之后，在多晶块30a的暴露侧壁上形成氧化物(隧道氧化物)层38(例如，通过高温氧化-HTO)。所得结构在图1F中示出(除了源极区52，其在图1K和图2中更好地示出)。在此阶段，对于相同鳍片10a上的相邻多晶块30a，彼此面对的侧壁被隧道氧化物层38覆盖，并且彼此背离的侧壁被氧化物间隔物36覆盖。
光致抗蚀剂形成在该结构上方，并且被部分地移除以暴露存储器单元区域2的部分(即，对于相同鳍片10a上的相邻多晶块30a，围绕彼此背离的侧壁的区域被暴露，从而使氧化物间隔物36暴露)。执行注入工艺以将材料注入到多晶块30a的侧壁上与氧化物间隔物36相邻的鳍片10a的部分中。鳍片10a的这些注入区域最终将设置在稍后形成的字线栅极下方。然后使用氧化物蚀刻从刚刚被注入的鳍片10a的顶表面部分和侧表面部分移除氧化物并使该刚刚被注入的鳍片的顶表面部分和侧表面部分暴露。在光致抗蚀剂移除之后，在鳍片10a的暴露的顶表面和侧表面上形成氧化物层40(字线氧化物)，如图1G所示。
光致抗蚀剂形成在该结构上方，并且从逻辑器件区域4移除。执行一系列蚀刻以将氧化物和氮化物层向下移除到STI氧化物层24，并且凹陷氧化物层24，使得鳍片10b突出并在逻辑器件区域4中部分地暴露，如图1H所示(在光致抗蚀剂移除之后)。然后形成氧化物层(未示出)以覆盖逻辑器件区域4中鳍片10b的暴露的顶表面和侧表面。通过第二多晶沉积来在该结构上方形成多晶层44。多晶层44通过CMP(利用氮化物层34或氮化物层34上的氧化物，在存储器单元区域中的多晶块30a上方，作为CMP停止层)来平面化。光致抗蚀剂形成在该结构上，并且从存储器单元区域2移除。使用各向同性多晶蚀刻来凹陷存储器单元区域2中的多晶层44。所得结构示于图1I中(在光刻胶移除之后)。
光致抗蚀剂形成在该结构上方，并且被选择性地移除，从而在存储器单元和逻辑器件区域2/4两者中留下延伸跨鳍片10a/10b的光致抗蚀剂的条带。使用多晶蚀刻来移除多晶层44的暴露部分(除了在光致抗蚀剂的条带下方的那些部分之外)。在光致抗蚀剂移除之后，通过沉积和各向异性蚀刻在多晶层44的侧面上形成间隔物46。间隔物46优选地由低K材料形成，诸如SiON。所得结构示于图1J中。在存储器单元区域2中，多晶层44的条带44a/44b保留，各自延伸跨鳍片10a并且横向相邻于多晶块30a(即，多晶块30a在条带44a和44b之间)。在逻辑器件区域中，多晶层44的条带44c保留，各自延伸跨鳍片10b(为了简单起见仅示出一组鳍片10b和一个条带44c)。
使用各向同性蚀刻来暴露逻辑器件区域4中与多晶条带44c相邻的鳍片10b。在该结构上方形成硬掩膜层48(例如，SiCN)。光致抗蚀剂50形成在该结构上并且被图案化以选择性地暴露存储器单元区域2中相邻多晶条带44a以及相邻多晶条带44b之间的硬掩模层48的部分、以及逻辑器件区域4中相邻于多晶条带44c的硬掩模层48的部分。使用蚀刻来移除存储器单元区域2中硬掩模层48和氧化物层40的暴露部分，从而暴露多晶条带44a和相邻多晶条带44b之间鳍片10a的部分。这些蚀刻也移除逻辑器件区域4中多晶条带44c的两侧上鳍片10b上的硬掩模层48和氧化物(先前未示出)的暴露部分。然后执行注入到存储器单元区域2中鳍片10a的暴露部分中，以在其中形成漏极区53(并且增强源极区52)。该注入也在逻辑区域4中多晶条带44c的相对侧上的鳍片10b中形成源极区52L和漏极区53L。所得结构在图1K中示出(除了源/漏极区52L/53L，其更好地示于图4中)。
在光致抗蚀剂50被移除之后，外延层54在存储器单元区域2中鳍片10a的暴露的源极区52和漏极区53上、以及在逻辑器件区域4中鳍片10b的暴露的源极区52L和漏极区53L上生长。外延层54扩展源/漏极区的大小(用于更容易地触点形成和可靠性)，并且增加鳍片10a/10b中的载流子迁移率以用于更好传导。然后通过蚀刻移除硬掩模层48的剩余部分。然后通过氮化物层56覆盖该结构。氧化物厚层58形成在该结构上方，并且通过CMP平面化。所得结构示于图1L中。
光致抗蚀剂形成在该结构上方，并且从逻辑器件区域4选择性地移除。使用氧化物蚀刻来暴露多晶条带44c。然后，使用多晶蚀刻从逻辑器件区域4移除多晶条带44c。在光致抗蚀剂移除之后，使用氧化物蚀刻移除先前在多晶条带44c下方的鳍片10b上的氧化物，使逻辑器件区域4中鳍片10b的部分暴露。然后形成氧化物层60，其覆盖逻辑器件区域4中暴露的鳍片10b，如图1M所示。在该结构上(即，在氧化物层60上)形成高K材料层62(即，具有大于氧化物(诸如HfO2、ZrO2、TiO2、Ta2O5)或其他适当的材料的介电常数的介电常数K)。然后在该结构上形成一个或多个金属层。例如，TiN层64形成在该结构上，然后是钨厚层66，然后利用逻辑器件区域4中的高K层62作为停止层进行CMP。所得结构在图1N中示出，其中逻辑器件区域4中的金属64/66的条带延伸跨鳍片10b(有效地替换先前移除的虚设多晶条带44c)。
氮化物层68形成在该结构上方，并且氧化物层70形成在氮化物层68上。光致抗蚀剂形成在该结构上方，并且被图案化以暴露存储器单元区域2中多晶条带44b上方氧化物层70的部分。执行蚀刻以移除在多晶条带44b的顶部上方的氧化物层70、氮化物层68和氧化物层50的部分，并且暴露多晶条带44b的顶部。在光致抗蚀剂移除之后，通过Ti/Pt沉积和退火在多晶条带44b的顶表面上形成自对准多晶硅化物72。如果需要，通过Ti蚀刻移除任何过量Ti。沉积氧化物73以填充在自对准多晶硅化物72上方的区域中。所得结构示于图1O中。
光致抗蚀剂74形成在该结构上方，并且被图案化以移除存储器区域2中的源/漏极区52/53垂直上方以及逻辑器件区域4中的源极/漏极区52L/53L竖直上方的光致抗蚀剂74的部分。然后形成通过一系列蚀刻移除其中的光致抗蚀剂74的接触孔，其向下延伸到相应源极区或漏极区并暴露该相应源极区或漏极区。具体地，存储器单元区域2中的接触孔76各自向下延伸到漏极区53中的一个并暴露该漏极区中的一个。存储器区域2中的接触孔78(为简单起见仅示出一个)向下延伸到源极区52并暴露该源极区。逻辑器件区域4中的接触孔80向下延伸到源极区52L并暴露该源极区。逻辑器件区域4中的接触孔82向下延伸到漏极区53L并暴露该漏极区。所得结构示于图1P中。
在光致抗蚀剂74被移除之后，TiN层84被沉积在该结构上，并且钨层86被沉积在TiN层84上。除了在接触孔76/78/80/82中之外，使用CMP移除层84/86。接触孔76中的层84/86形成漏极触点88，其向下延伸到漏极区53并与该漏极区电接触。接触孔78中的层84/86形成源极触点90，其向下延伸到源极区52并与该源极区电接触。接触孔80中的层84/86形成源极触点92，其向下延伸到源极区52L并与该源极区电接触。接触孔82中的层84/86形成漏极触点94，其向下延伸到漏极区53L并与该漏极区电接触。最终结构示于图1Q中。可注入进一步的接触处理以进一步延伸和路由触点88/90/92/94。
图2示出了沿存储器单元区域2中的鳍片10a之一形成的一对存储器单元100，但是应当理解，附加对的存储器单元端对端地形成在每个鳍片10a上。每个存储器单元100包括源极区52和漏极区53，其在它们之间限定半导体衬底的沟道区96。沟道区96沿鳍片10a的顶表面10c和侧表面10d在源极区52与漏极区53之间延伸。多晶块30a是浮动栅极，其缠绕鳍片10a的顶表面10c和侧表面10d并与其绝缘，用于控制沟道区96的第一部分的电导率，如图3最佳所示。类似地，多晶块44b是字线栅极，其缠绕鳍片10a的顶表面10c和侧表面10d并与其绝缘，用于控制沟道区96的第二部分的电导率，如图4最佳所示。最后，多晶块44a是擦除栅极，其缠绕鳍片10a的源极区52并与其绝缘，如图5最佳所示。在图2中进一步示出了漏极触点88和源极触点90。
图6示出了沿逻辑器件区域4中的鳍片10b之一形成的逻辑器件102的一部分，其包括源极区52L和漏极区53L，它们在其之间限定半导体衬底的沟道区98。沟道区98沿鳍片10b的顶表面10e和侧表面10f在源极区52L与漏极区53L之间延伸。TiN层64和钨层66的其余部分一起是逻辑栅极，其缠绕鳍片10b的顶表面10e和侧表面10f，用于控制沟道区98的电导率，如图7最佳所示。对于附图中的逻辑器件102，由TiN层64和钨层66的其余部分形成的逻辑栅极、源极触点92和漏极触点94全部延伸跨八个鳍片10b，使得八个鳍片10b上的八个沟道区98作为单个逻辑器件102同时操作，以提供由仅在单个鳍片上形成的逻辑器件供应的操作电流的八倍。然而，包括在每个逻辑器件102中的鳍片的数量可以是任何数量(一或更多)，具体取决于逻辑器件所需的操作电流。另外，虽然在逻辑区域4中仅示出了一个逻辑器件102，但是可在逻辑区域4中同时形成相同或不同电流容量的多个逻辑器件102。
用于在同一衬底10上形成逻辑器件和存储器单元的上述技术具有许多优点。首先，存储器单元的所有三个栅极(由多晶块30a形成的浮动栅极、由多晶块44a形成的擦除栅极、由多晶块44b形成的字线栅极)缠绕鳍片10a的顶表面和侧表面，这通过增大沟道区96的有效区域而提高性能，而没有相当的横向尺寸增加，从而允许存储器单元缩放到较小的横向尺寸。其次，逻辑器件102的由TiN层64和钨层66的其余部分形成的逻辑栅极缠绕鳍片10b的顶表面和侧表面，这通过增大沟道区98的有效区域提高性能而没有相当的横向尺寸增加，从而允许逻辑器件缩放到较小的横向尺寸。第三，存储器单元形成在衬底10的凹陷的存储器单元区域2中(相对于逻辑器件区域4)，从而允许存储器单元的较厚的多晶层44，而不超过逻辑器件区域4中较短逻辑器件的高度，并且这简化了区域2/4两者中的公共形成步骤。第四，仅需要两个多晶硅沉积来形成存储器单元的所有三个栅极。第五，用于形成存储器区域2中字线栅极即多晶块44b和擦除栅极即多晶块44a的相同多晶硅沉积也用于形成逻辑器件区域4中的虚设多晶硅条带44c(即，虚设栅极)(其稍后被由TiN层64和钨层66的剩余部分形成的金属逻辑栅极替换)以简化处理。第六，字线栅极的顶部，即多晶块44b，被自对准硅化以减小沿着形成由一行存储器单元100的多晶块44b形成的字线栅极的多晶硅条带的电阻。第七，由TiN层64和钨层66的剩余部分形成的逻辑栅极的金属提供更高的电导率和性能，而由相应多晶块30a/44a形成的存储器单元浮动和擦除栅极的多晶硅提供对隧穿通过中间隧道氧化物38的更好控制，并且因此更好地控制擦除效率。第八，在形成金属逻辑栅极之前执行用于存储器单元的大部分工艺制造(包括用于存储器单元的所有三个多晶栅极的形成)，这减少了对CMOS基线的处理影响。第九，用于一行存储器单元的多晶块44b形成的字线栅极连续地一起形成为多晶硅的连续条带，用于一行存储器单元的多晶块44a形成的擦除栅极连续地一起形成为多晶硅的连续条带，并且用于多个鳍片10b的TiN层64和钨层66的剩余部分形成的逻辑栅极连续地一起形成为金属的条带，以便于制造和栅极互连。
应当理解，本发明不限于上述和本文所示的一个或多个实施方案。例如，对本文中本发明的引用不旨在限制任何权利要求书或权利要求术语的范围，而是仅参考可由一项或多项权利要求书覆盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。另外，根据权利要求和说明书显而易见的是，并非所有方法步骤都需要以所示出或所受权利要求保护的精确次序实行，而是以允许本发明的存储器单元和逻辑器件的适当形成的任何次序(除非存在对任何次序的明确描绘的限制)来实行。最后，单个材料层可被形成为多个此类或类似材料层，反之亦然。
应当指出的是，如本文所用，术语“在……上方”和“在……上”均包括性地包括“直接在……上”(之间没有设置中间材料、元件或空间)和“间接在……上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“被安装到”包括“被直接安装到”(之间没有设置中间材料、元件或空间)和“被间接安装到”(之间设置有中间材料、元件或空间)，并且“被电耦合到”包括“被直接电耦合到”(之间没有将元件电连接在一起的中间材料或元件)和“被间接电耦合到”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。

Claims (18)

1.一种形成设备的方法，所述方法包括：
提供硅衬底，所述硅衬底具有上表面并且具有第一区域和第二区域；
移除所述硅衬底的所述第一区域中所述硅衬底的部分以形成向上延伸的第一硅鳍片，以及移除所述硅衬底的所述第二区域中所述硅衬底的所述部分以形成向上延伸的第二硅鳍片，所述向上延伸的第一硅鳍片具有向上延伸并终止于顶表面的一对侧表面，所述向上延伸的第二硅鳍片具有向上延伸并终止于顶表面的一对侧表面；
执行第一注入以在所述第一硅鳍片中形成第一源极区；
执行第二注入以在所述第一硅鳍片中形成第一漏极区并且在所述第二硅鳍片中形成第二源极区和第二漏极区，其中所述第一源极区和所述第一漏极区限定在其间延伸的所述第一硅鳍片的第一沟道区，并且其中所述第二源极区和所述第二漏极区限定在其间延伸的所述第二硅鳍片的第二沟道区；
利用第一多晶硅沉积形成设置在所述第一沟道区的第一部分上方并与所述第一沟道区的所述第一部分绝缘的浮动栅极，其中所述浮动栅极缠绕所述第一硅鳍片的所述顶表面和所述侧表面；
利用第二多晶硅沉积形成设置在所述第一源极区上方并与所述第一源极区绝缘的擦除栅极、以及设置在所述第一沟道区的第二部分上方并与所述第一沟道区的所述第二部分绝缘的字线栅极、以及设置在所述第二沟道区上方并与所述第二沟道区绝缘的虚设栅极，其中：
所述擦除栅极缠绕所述第一硅鳍片的所述顶表面和所述侧表面，
所述字线栅极缠绕所述第一硅鳍片的所述顶表面和所述侧表面，
所述虚设栅极缠绕所述第二硅鳍片的所述顶表面和所述侧表面；以及
用设置在所述第二沟道区上方并与所述第二沟道区绝缘的金属栅极替换所述虚设栅极，其中所述金属栅极缠绕所述第二硅鳍片的所述顶表面和所述侧表面。
2.根据权利要求1所述的方法，其中在所述移除所述硅衬底的所述第一区域和所述第二区域中所述硅衬底的所述部分以形成所述向上延伸的第一硅鳍片和所述向上延伸的第二硅鳍片之前，所述方法还包括：
凹陷所述硅衬底的所述第一区域中的所述上表面而不凹陷所述硅衬底的所述第二区域中的所述上表面。
3.根据权利要求1所述的方法，其中用所述金属栅极替换所述虚设栅极包括：
从所述第二沟道区上方移除所述虚设栅极；以及
利用至少一个金属沉积在所述第二沟道区上方并且与所述第二沟道区绝缘地形成所述金属栅极。
4.根据权利要求1所述的方法，其中在所述第一多晶硅沉积之后并且在所述第二多晶硅沉积之前执行所述第一注入的所述执行。
5.根据权利要求1所述的方法，其中所述移除所述硅衬底的所述部分以形成所述向上延伸的第一硅鳍片和所述向上延伸的第二硅鳍片包括：
在所述硅衬底上形成第一隔离层；
在所述第一隔离层上形成第二隔离层；
在所述第二隔离层上形成材料条带；
在所述第二隔离层上并沿着所述材料条带形成间隔物；
移除所述材料条带；
移除所述间隔物之间所述第一隔离层和所述第二隔离层的部分以暴露所述硅衬底的部分；以及
执行对所述硅衬底的所暴露的部分的蚀刻。
6.根据权利要求1所述的方法，其中：
所述移除所述硅衬底的所述部分以形成所述向上延伸的第一硅鳍片和所述向上延伸的第二硅鳍片还包括移除所述硅衬底的所述第二区域中所述硅衬底的部分，以形成向上延伸的第三硅鳍片，所述向上延伸的第三硅鳍片具有向上延伸并终止于顶表面的一对侧表面；
所述执行所述第二注入还包括在所述第三硅鳍片中形成第三源极区和第三漏极区，其中所述第三源极区和所述第三漏极区限定在其间延伸的所述第三硅鳍片的第三沟道区；
执行所述虚设栅极的所述形成，使得虚设栅极设置在所述第三沟道区上方并与所述第三沟道区绝缘并且缠绕所述第三硅鳍片的所述顶表面和所述侧表面；以及
执行用所述金属栅极所述替换所述虚设栅极，使得所述金属栅极设置在所述第三沟道区上方并与所述第三沟道区绝缘并且缠绕所述第三硅鳍片的所述顶表面和所述侧表面。
7.根据权利要求1所述的方法，还包括：
在所述字线栅极的顶表面上形成自对准多晶硅化物。
8.根据权利要求1所述的方法，其中所述字线栅极通过第一氧化物层与所述第一沟道区的所述第二部分绝缘，并且所述金属栅极通过高K材料层和不同于所述第一氧化物层的第二氧化物层与所述第二沟道区绝缘。
9.根据权利要求1所述的方法，其中所述浮动栅极通过第一氧化物层与所述第一沟道区的所述第一部分绝缘，所述字线栅极通过不同于所述第一氧化物层的第二氧化物层与所述第一沟道区的所述第二部分绝缘，并且所述金属栅极通过高K材料层和不同于所述第二氧化物层的第三氧化物层与所述第二沟道区绝缘。
10.一种形成设备的方法，所述方法包括：
提供硅衬底，所述硅衬底具有上表面并且具有第一区域和第二区域；
移除所述硅衬底的所述第一区域中所述硅衬底的部分以形成多个向上延伸的第一硅鳍片，以及移除所述硅衬底的所述第二区域中所述硅衬底的所述部分以形成多个向上延伸的第二硅鳍片，每个所述向上延伸的第一硅鳍片具有向上延伸并终止于顶表面的一对侧表面，每个所述向上延伸的第二硅鳍片具有向上延伸并终止于顶表面的一对侧表面；
执行第一注入以在每个所述第一硅鳍片中形成第一源极区；
执行第二注入以在每个所述第一硅鳍片中形成第一漏极区并且在每个所述第二硅鳍片中形成第二源极区和第二漏极区，其中对于每个所述第一硅鳍片，所述第一源极区和所述第一漏极区限定在其间延伸的所述第一硅鳍片的第一沟道区，并且其中对于每个所述第二硅鳍片，所述第二源极区和所述第二漏极区限定在其间延伸的所述第二硅鳍片的第二沟道区；
利用第一多晶硅沉积形成各自设置在一个所述第一沟道区的第一部分上方并与所述一个所述第一沟道区的所述第一部分绝缘的多个浮动栅极，其中每个所述浮动栅极缠绕一个所述第一硅鳍片的所述顶表面和所述侧表面；
利用第二多晶硅沉积形成各自设置在一个所述第一源极区上方并与所述一个所述第一源极区绝缘的多个擦除栅极、以及各自设置在一个所述第一沟道区的第二部分上方并与所述一个所述第一沟道区的所述第二部分绝缘的多个字线栅极、以及各自设置在一个所述第二沟道区上方并与所述一个所述第二沟道区绝缘的多个虚设栅极，其中：
每个所述擦除栅极缠绕一个所述第一硅鳍片的所述顶表面和所述侧表面，
每个所述字线栅极缠绕一个所述第一硅鳍片的所述顶表面和所述侧表面，
每个所述虚设栅极缠绕一个所述第二硅鳍片的所述顶表面和所述侧表面；以及
用设置在一个所述第二沟道区上方并与所述一个所述第二沟道区绝缘的金属栅极替换每个所述虚设栅极，其中每个所述金属栅极缠绕一个所述第二硅鳍片的所述顶表面和所述侧表面。
11.根据权利要求10所述的方法，其中在所述移除所述硅衬底的所述第一区域和所述第二区域中所述硅衬底的所述部分以形成所述向上延伸的第一硅鳍片和所述向上延伸的第二硅鳍片之前，所述方法还包括：
凹陷所述硅衬底的所述第一区域中的所述上表面而不凹陷所述硅衬底的所述第二区域中的所述上表面。
12.根据权利要求10所述的方法，其中用所述金属栅极替换所述虚设栅极包括：
从所述第二沟道区上方移除所述虚设栅极；以及
利用至少一个金属沉积在所述第二沟道区上方并且与所述第二沟道区绝缘地形成所述金属栅极。
13.根据权利要求10所述的方法，其中在所述第一多晶硅沉积之后并且在所述第二多晶硅沉积之前执行所述第一注入的所述执行。
14.根据权利要求10所述的方法，其中所述移除所述硅衬底的所述部分以形成所述向上延伸的第一硅鳍片和所述向上延伸的第二硅鳍片包括：
在所述硅衬底上形成第一隔离层；
在所述第一隔离层上形成第二隔离层；
在所述第二隔离层上形成材料条带；
在所述第二隔离层上并沿着所述材料条带形成间隔物；
移除所述材料条带；
移除所述间隔物之间所述第一隔离层和所述第二隔离层的部分以暴露所述硅衬底的部分；以及
执行对所述硅衬底的所暴露的部分的蚀刻。
15.根据权利要求10所述的方法，还包括：
在每个所述字线栅极的顶表面上形成自对准多晶硅化物。
16.根据权利要求10所述的方法，其中所述字线栅极通过第一氧化物层与所述第一沟道区的所述第二部分绝缘，并且所述金属栅极通过所述高K材料层和不同于所述第一氧化物层的第二氧化物层与所述第二沟道区绝缘。
17.根据权利要求10所述的方法，其中所述浮动栅极通过第一氧化物层与所述第一沟道区的所述第一部分绝缘，所述字线栅极通过不同于所述第一氧化物层的第二氧化物层与所述第一沟道区的所述第二部分绝缘，并且所述金属栅极通过高K材料层和不同于所述第二氧化物层的第三氧化物层与所述第二沟道区绝缘。
18.根据权利要求10所述的方法，其中：
所述多个擦除栅极被形成为多晶硅的连续条带，
所述多个字线栅极被形成为多晶硅的连续条带，并且
所述多个金属栅极被形成为金属的连续条带。
CN202080097412.5A 2020-02-27 2020-08-31 形成具有finfet分裂栅非易失性存储器单元和finfet逻辑器件的设备的方法 Active CN115152020B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/803,876 2020-02-27
US16/803,876 US11114451B1 (en) 2020-02-27 2020-02-27 Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
PCT/US2020/048835 WO2021173186A1 (en) 2020-02-27 2020-08-31 Method of forming a device with finfet split gate non-volatile memory cells and finfet logic devices

Publications (2)

Publication Number Publication Date
CN115152020A true CN115152020A (zh) 2022-10-04
CN115152020B CN115152020B (zh) 2023-05-05

Family

ID=72521715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080097412.5A Active CN115152020B (zh) 2020-02-27 2020-08-31 形成具有finfet分裂栅非易失性存储器单元和finfet逻辑器件的设备的方法

Country Status (7)

Country Link
US (1) US11114451B1 (zh)
EP (1) EP4111500A1 (zh)
JP (1) JP7364801B2 (zh)
KR (1) KR20220114108A (zh)
CN (1) CN115152020B (zh)
TW (1) TWI748847B (zh)
WO (1) WO2021173186A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362100B2 (en) * 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071259A1 (en) * 2004-09-29 2006-04-06 Martin Verhoeven Charge-trapping memory cell and charge-trapping memory device
US20160064398A1 (en) * 2014-09-02 2016-03-03 Globalfoundries Singapore Pte. Ltd. Integrated circuits with finfet nonvolatile memory
CN105431944A (zh) * 2013-07-31 2016-03-23 高通股份有限公司 逻辑finfet高k/导电栅极嵌入式可多次编程闪存
CN106558588A (zh) * 2015-09-18 2017-04-05 瑞萨电子株式会社 半导体装置
JP2017123398A (ja) * 2016-01-07 2017-07-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017152541A (ja) * 2016-02-24 2017-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20180020263A (ko) * 2015-06-26 2018-02-27 인텔 코포레이션 핀 간 부동 게이트 디바이스를 갖는 반휘발성 내장형 메모리 및 방법
CN108243625A (zh) * 2015-11-03 2018-07-03 硅存储技术公司 具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法
CN109103197A (zh) * 2017-06-20 2018-12-28 台湾积体电路制造股份有限公司 制造半导体器件的方法和半导体器件
WO2020009772A1 (en) * 2018-07-05 2020-01-09 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with three dimensional finfet structure, and method of making same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
KR101100428B1 (ko) 2005-09-23 2011-12-30 삼성전자주식회사 ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8461640B2 (en) 2009-09-08 2013-06-11 Silicon Storage Technology, Inc. FIN-FET non-volatile memory cell, and an array and method of manufacturing
US9634018B2 (en) 2015-03-17 2017-04-25 Silicon Storage Technology, Inc. Split gate non-volatile memory cell with 3D finFET structure, and method of making same
US9570454B2 (en) * 2015-06-25 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure with emedded EFS3 and FinFET device
CN107305892B (zh) 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US9985042B2 (en) 2016-05-24 2018-05-29 Silicon Storage Technology, Inc. Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells
US10312247B1 (en) 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10468428B1 (en) 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
TWI694592B (zh) * 2018-11-09 2020-05-21 物聯記憶體科技股份有限公司 非揮發性記憶體及其製造方法
US10886287B2 (en) * 2019-01-14 2021-01-05 Globalfoundries Inc. Multiple-time programmable (MTP) memory device with a wrap-around control gate

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071259A1 (en) * 2004-09-29 2006-04-06 Martin Verhoeven Charge-trapping memory cell and charge-trapping memory device
CN105431944A (zh) * 2013-07-31 2016-03-23 高通股份有限公司 逻辑finfet高k/导电栅极嵌入式可多次编程闪存
US20160064398A1 (en) * 2014-09-02 2016-03-03 Globalfoundries Singapore Pte. Ltd. Integrated circuits with finfet nonvolatile memory
KR20180020263A (ko) * 2015-06-26 2018-02-27 인텔 코포레이션 핀 간 부동 게이트 디바이스를 갖는 반휘발성 내장형 메모리 및 방법
CN107750396A (zh) * 2015-06-26 2018-03-02 英特尔公司 具有鳍间浮栅的半易失性嵌入式存储器装置和方法
CN106558588A (zh) * 2015-09-18 2017-04-05 瑞萨电子株式会社 半导体装置
CN108243625A (zh) * 2015-11-03 2018-07-03 硅存储技术公司 具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法
JP2017123398A (ja) * 2016-01-07 2017-07-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107123649A (zh) * 2016-02-24 2017-09-01 瑞萨电子株式会社 用于制造半导体器件的方法
JP2017152541A (ja) * 2016-02-24 2017-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109103197A (zh) * 2017-06-20 2018-12-28 台湾积体电路制造股份有限公司 制造半导体器件的方法和半导体器件
WO2020009772A1 (en) * 2018-07-05 2020-01-09 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with three dimensional finfet structure, and method of making same
US20200013786A1 (en) * 2018-07-05 2020-01-09 Silicon Storage Technology, Inc. Split Gate Non-Volatile Memory Cells With Three-Dimensional FINFET Structure, And Method Of Making Same

Also Published As

Publication number Publication date
KR20220114108A (ko) 2022-08-17
US20210272973A1 (en) 2021-09-02
JP7364801B2 (ja) 2023-10-18
TWI748847B (zh) 2021-12-01
US11114451B1 (en) 2021-09-07
CN115152020B (zh) 2023-05-05
WO2021173186A1 (en) 2021-09-02
JP2023505612A (ja) 2023-02-09
TW202147580A (zh) 2021-12-16
EP4111500A1 (en) 2023-01-04

Similar Documents

Publication Publication Date Title
EP3769338B1 (en) Two transistor finfet-based split gate non-volatile floating gate flash memory and method of fabrication
US10818680B2 (en) Split gate non-volatile memory cells and logic devices with FINFET structure, and method of making same
US11594453B2 (en) Method of forming a device with split gate non-volatile memory cells, HV devices having planar channel regions and FINFET logic devices
US10644012B2 (en) Method of making split gate non-volatile memory cells with three-dimensional FinFET structure, and method of making same
US11362100B2 (en) FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling
CN115152020B (zh) 形成具有finfet分裂栅非易失性存储器单元和finfet逻辑器件的设备的方法
US11315940B2 (en) Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and FinFET logic devices
KR102567123B1 (ko) 평면 분리형 게이트 비휘발성 메모리 셀, 고전압 소자 및 FinFET 논리 소자를 갖는 소자 형성 방법
US20230290864A1 (en) Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate
US20230189520A1 (en) Split gate non-volatile memory cells, hv and logic devices with finfet structures, and method of making same
WO2023172279A1 (en) Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant