TWI741808B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI741808B
TWI741808B TW109133512A TW109133512A TWI741808B TW I741808 B TWI741808 B TW I741808B TW 109133512 A TW109133512 A TW 109133512A TW 109133512 A TW109133512 A TW 109133512A TW I741808 B TWI741808 B TW I741808B
Authority
TW
Taiwan
Prior art keywords
pad
pad portion
metal
chip
semiconductor device
Prior art date
Application number
TW109133512A
Other languages
English (en)
Other versions
TW202145479A (zh
Inventor
楊吳德
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI741808B publication Critical patent/TWI741808B/zh
Publication of TW202145479A publication Critical patent/TW202145479A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置包括基板以及晶片。晶片設置於基板上，且晶片包括主動表面及至少一金屬墊。金屬墊設置於主動表面上，金屬墊包括第一墊部及第二墊部，第一墊部及第二墊部相互分離以形成開路，其中第一墊部包括凸起結構，第二墊部包括凹入結構，第一墊部的凸起結構朝向第二墊部的凹入結構延伸。

Description

半導體裝置
本發明涉及一種半導體裝置，特別是一種應用於立體封裝的半導體裝置。
堆疊型半導體封裝裝置的製造方式是將頂部半導體封裝裝置堆疊在組裝在底部半導體封裝結構上。頂部和底部半導體封裝結構在它們之間的介面可以被電性連接和/或物理性的耦接在一起。
此外，底部半導體封裝結構藉由互連結構電性連接到印刷電路板上的電路，並將堆疊型半導體封裝裝置安裝在印刷電路板上。因此，堆疊型封裝裝置能把兩個半導體封裝結構堆疊安裝在印刷電路板上。
為製造便於組裝、成本更低且更堅固的堆疊型半導體封裝裝置，企業及學術界已經投注量大量資源研究相關技術。
有鑑於此，本發明之一目的在於提出一種可解決上述問題的半導體裝置。
為了達到上述目的，本發明之一實施方式揭露一種半導體裝置，其包括基板以及晶片。晶片設置於基板上，且晶片包括主動表面及至少一金屬墊。每一金屬墊設置於主動表面上，金屬墊包括第一墊部及第二墊部，第一墊部及第二墊部相互分離以形成開路，其中第一墊部包括凸起結構，第二墊部包括凹入結構。此外，第一墊部的凸起結構朝向第二墊部的凹入結構延伸。
在本發明的一個或多個實施方式中，第二墊部的凹入結構圍繞第一墊部的凸起結構。
在本發明的一個或多個實施方式中，半導體裝置更包括至少一金屬球，金屬球接觸第一墊部及第二墊部以形成閉路。
在本發明的一個或多個實施方式中，金屬球至少接觸第一墊部的凸起結構及第二墊部的凹入結構。
在本發明的一個或多個實施方式中，晶片的至少一金屬墊包括第一金屬墊及第二金屬墊，第一金屬墊的第一墊部接觸第二金屬墊的第一墊部。
在本發明的一個或多個實施方式中，晶片的至少一金屬墊包括第一金屬墊及第二金屬墊，第一金屬墊的第二墊部接觸第二金屬墊的第二墊部。
在本發明的一個或多個實施方式中，晶片的至少一金屬墊包括第一金屬墊及第二金屬墊，第一金屬墊的第一墊部接觸第二金屬墊的第二墊部。
在本發明的一個或多個實施方式中，晶片的至少一金屬墊包括第一金屬墊，半導體裝置更包括第一收發器及第二收發器，第一收發器包括輸出端，其中輸出端電性連接第一金屬墊的第一墊部。第二收發器，包括輸入端，其中輸入端電性連接第一金屬墊的第二墊部。
在本發明的一個或多個實施方式中，晶片的至少一金屬墊包括第二金屬墊，其中第一金屬墊的第二墊部接觸第二金屬墊的第一墊部或第二墊部。
在本發明的一個或多個實施方式中，晶片的至少一金屬墊包括輸入金屬墊，其中輸入金屬墊的第一墊部或第二墊部電性連接第一收發器的輸入端。
本發明之一實施方式揭露另一種半導體裝置，其包括基板、主晶片及至少一子晶片。主晶片設置於基板上，晶片包括主動表面以及至少一金屬墊。金屬墊設置於主動表面上。至少一子晶片堆疊於主晶片的主動表面，子晶片包括第一主動表面及至少一焊墊。至少一焊墊設置於第一屬動表面上，每一焊墊包括第一焊墊部及第二焊墊部，第一焊墊部及第二焊墊部相互分離以形成開路，其中第一焊墊部包括凸起結構，第二焊墊部包括凹入結構，第一焊墊部的凸起結構朝向第二焊墊部的凹入結構延伸。
在本發明的一個或多個實施方式中，第二焊墊部的凹入結構圍繞第一焊墊部的凸起結構。
在本發明的一個或多個實施方式中，半導體裝置更包括至少一焊球，焊球接觸第一焊墊部及第二焊墊部以形成閉路，且焊球經由導電線電性連接主晶片的金屬墊。
在本發明的一個或多個實施方式中，焊球接觸第一焊墊部的凸起結構及第二焊墊部的凹入結構。
在本發明的一個或多個實施方式中，子晶片的至少一焊墊包括第一焊墊及第二焊墊，且第一焊墊的第一焊墊部接觸第二焊墊的第一焊墊部。
在本發明的一個或多個實施方式中，子晶片的至少一焊墊包括第一焊墊及第二焊墊，且第一焊墊的第二焊墊部接觸第二焊墊的第二焊墊部。
在本發明的一個或多個實施方式中，子晶片的至少一焊墊包括第一焊墊及第二焊墊，且第一焊墊的第一焊墊部接觸第二焊墊的第二焊墊部。
在本發明的一個或多個實施方式中，至少一焊墊包括第一焊墊，且子晶片更包括第一收發器以及第二收發器。第一收發器包括輸出端，其中輸出端電性連接第一焊墊的第一焊墊部。第二收發器包括輸入端，其中輸入端電性連接第一焊墊的第二焊墊部。
在本發明的一個或多個實施方式中，至少一焊墊包括第二焊墊，其中第一焊墊的第二焊墊部接觸第二焊墊的第一焊墊部或第二焊墊部。
在本發明的一個或多個實施方式中，至少一焊墊包括輸入焊墊，且輸入焊墊的第一焊墊部或第二焊墊部電性連接第一收發器的輸入端。
綜上所述，晶片上的金屬墊包括相互分離的第一金屬墊部及第二金屬墊部以形成開路。金屬球可以被選擇性的形成在金屬墊上，進而在第一金屬墊部及第二金屬墊部之間形成閉路。藉由選擇性地形成金屬球，可以簡單且快速地調整晶片的電路，因此這種晶片可以被應用在半島的體的封裝領域以降低生產成本。此外，第一金屬墊部的凸起結構朝向第二金屬墊部的凹入結構延伸，因此提供附載平台並增加金屬球與金屬墊之間的接觸面積。
以上所述僅係用以闡述本發明所欲解決的問題、解決問題的技術手段、及其產生的功效等等，本發明之具體細節將在下文的實施方式及相關圖式中詳細介紹。
本發明可以以許多不同的形式實施。代表性實施例在附圖中示出，並且將在本文中詳細描述。本公開包含原理的示例或說明，並且本公開的態樣將不受限於所示的實施例。
此外，相對用語(例如是「上」或「下」、「頂部」或「底部」、「左側」或「右側」)可用於描述圖式中元件之間的關係。可理解的是，除了圖式中所描繪的關係外，相對用語涵蓋裝置的其他關係。舉例而言，如果翻轉一個圖式中的裝置，被描述為在其他元素「下方」的元件，將位於其他元件的「上方」。因此根據圖式中的結構關係，所例示的用詞「下方」也可以解釋為「上方」和「下方」。類似地，若圖式中的裝置翻轉，元件被描述為在其他元件「下方」或「之下」時，也將被解釋為在其他元件「上方」和「之上」。類似地，相對用語如「下方」或「之下」也能解釋為在元件的「上方」或「之上」。
請參考第1圖及第2圖。第1圖根據本發明的一些實施方式繪示半導體裝置100的立體示意圖。第2圖繪示為第1圖中半導體裝置100的晶片200的電路示意圖，但第2圖所示的電路並不限制第1圖的半導體裝置100。在本發明的一些實施方式中，半導體裝置100包括基板110以及晶片200。晶片200堆疊於基板110上，且晶片200包括主動表面210及至少一金屬墊230。當半導體裝置100包括兩個或兩個以上的金屬墊230時，金屬墊230之間相互電性連接，但金屬墊230之間也可以相互電性分離。具體而言，金屬墊230位於主動表面210，且金屬墊230包括第一墊部231及第二墊部233，第一墊部231及第二墊部233相互分離並形成開路。可選擇性地在第一墊部231及第二墊部233之間形成導電材料，讓第一墊部231及第二墊部233之間形成閉路。
第一墊部231包括凸起結構，第二墊部233包括凹入結構，其中第一墊部231的凸起結構朝向第二墊部233的凹入結構延伸。第二墊部233的凹入結構圍繞第一墊部231的凸起結構。第一墊部231的凸起結構可以是三角形、矩形或圓形，第二墊部233的凹入結構的形狀對應第一墊部231的凸起結構，本發明並不以此為限。當所形成的導電材料同時接觸第一墊部231及第二墊部233之間時，所述的凸起結構及凹入結構分別可作為附載平台並增加額外的接觸面積以固定導電材料。
在本發明的一些實施方式中，半導體裝置100更包括金屬球150，金屬球150接觸第一墊部231及第二墊部233以形成閉路。金屬球150可經由導電線電性連接基板110上的接觸墊111。金屬球150至少接觸第一墊部231的凸起結構及第二墊部233的凹入結構，因此金屬球150經由大接觸面積穩固地設置在金屬墊230上。
在本發明的一些實施方式中，晶片200包括第一金屬墊230a及第二金屬墊230b，第一金屬墊230a的第二墊部233a接觸第二金屬墊230b的第二墊部233b以形成雙向開關(two-way switch)。在本發明的另一些實施方式中，第一金屬墊230a的第一墊部231a接觸第二金屬墊230b的第一墊部231b，但本發明並不以此為限。根據本發明的一些實施方式，第一金屬墊230a的第一墊部231a接觸第二金屬墊230b的第二墊部233b。根據本發明的另一些實施方式，第一金屬墊230a的第二墊部233a接觸第二金屬墊230b的第一墊部231b，但本發明不以此為限。
請參考第2圖，在本發明的一些實施方式中，半導體裝置100更包括第一收發器260及第二收發器270，第一收發器260包括輸出端261及輸入端263，其中輸出端261電性連接第一金屬墊230a的第一墊部231a。第二收發器270包括輸出端271及輸入端273，其中輸入端273電性連接第一金屬墊230a的第二墊部233a。因此，可以在第一收發器260及第二收發器270之間形成開關。在本發明的一些實施方式中，第一金屬墊230a的第二墊部233a接觸第二金屬墊230b的第二墊部233b以形成雙向開關，其中可藉由在第一金屬墊230a或第二金屬墊230b上形成金屬球150，以選擇性的控制電路開路或斷路。
除此之外，晶片200更可以包括第三金屬墊230c。當第一金屬墊230a的第二墊部233a接觸第二金屬墊230b的第二墊部233b時，第二金屬墊230b的第一墊部231b接觸第三金屬墊230c的第一墊部231c或第二墊部233c，以形成雙向開關。當第一金屬墊230a的第二墊部233a接觸第二金屬墊230b的第一墊部231b時，第二金屬墊230b的第二墊部233b電性連接第三金屬墊230c的第一墊部231c或第二墊部233c。在這個實施方式中，前述的雙向開關可以決定第一收發器260和第三金屬墊230c之間形成閉路或開路，且所述的雙向開關是位在第一收發器260、第二收發器270和第三金屬墊230c之間，但本發明不以此為限。
在本發明的一些實施方式中，晶片200更包括輸入金屬墊230d，其中輸入金屬墊230d的第一墊部231d或第二墊部233d電性連接第一收發器260的輸入端263。當導電材料(例如是金屬球150a)形成在第一墊部231d和第二墊部233d之間時，信號可經由輸入金屬墊230d傳輸至第一收發器260。因此，經由選擇性地形成金屬球150a可以決定晶片200內的信號傳輸路徑。
在本發明的一些實施方式中，金屬球150a同時接觸輸入金屬墊230d的第一墊部231d以及第二墊部233d，而另外一個金屬球150b同時接觸第一金屬墊230a的第一墊部231a以及第二墊部233a，以形成閉路。在本實施方式中，信號可以從輸入金屬墊230d經由第一收發器260及第一金屬墊230a傳送至第二收發器270。 請參考第3圖及第4圖，第3圖根據本發明一些實施方式繪示半導體裝置300的立體示意圖。第4圖繪示為第3圖中半導體裝置300的主晶片400及子晶片500的電路示意圖。半導體裝置300包括基板310、主晶片400及至少一子晶片500。主晶片400大致與晶片200相同。至少一金屬墊430設置於主晶片400的主動表面410上，金屬墊430包括第一墊部431及第二墊部433，且第一墊部431及第二墊部433相互分離，因此第一墊部431及第二墊部433之間的開路，本發明並不以此為限。在本發明的另一些實施方式中，金屬墊430是一體成形的。金屬球350可設置於金屬墊430上，金屬球350可同時接觸第一墊部431及第二墊部433以形成閉路於兩者之間。此外，主晶片400安裝於基板310上，且主晶片400包括主動表面410及主動表面410上的至少一金屬墊430。金屬墊430可透過導電線電性連接基板310上的金屬墊430。主晶片400可包括例如是第一金屬墊430a、第二金屬墊430b、第三金屬墊430c及輸入金屬墊430d的金屬墊430，其中第二金屬墊430b具有第一墊部431b及第二墊部433b，第三金屬墊430c具有第一墊部431c及第二墊部433c，輸入金屬墊430d具有第一墊部431d及第二墊部433d。子晶片500堆疊於主晶片400的主動表面410上，且子晶片500包括第一主動表面510及位於第一主動表面510上的至少一焊墊530。當焊墊530的數量大於或等於2時，焊墊530可相互電性連接。焊墊530包括相互分離的第一焊墊部531及第二焊墊部533以形成開路於第一焊墊部531及第二焊墊部533之間，其中第一焊墊部531包括凸起結構，第二焊墊部533包括凹入結構，第一焊墊部531的凸起結構朝向對應的第二焊墊部533的凹入結構延伸。除此之外，第二焊墊部533的凹入結構圍繞第一焊墊部531的凸起結構。第一焊墊部531的凸起結構可以是三角形、矩形或圓形，而第二焊墊部533的凹入結構則可以是對應的形狀，但本發明不以此為限。
請參考第3圖，半導體裝置300更包括至少一焊球550，焊球550同時接觸焊墊530的第一焊墊部531及第二焊墊部533以形成閉路，且焊球550經由導電線電性連接主晶片400的金屬墊430。具體而言，焊球550同時接觸第一焊墊部531的凸起結構及第二焊墊部533的凹入結構，凸起結構及凹入結構分別可作為附載平台並增加接觸面積以固定焊球550。
請參考第4圖，在本發明的一些實施方式中，子晶片500的焊墊530可例如是第一焊墊530a及第二焊墊530b，且第一焊墊530a的第二焊墊部533a接觸第二焊墊530b的第二焊墊部533b以形成雙向開關，經由選擇性的形成焊球550在第一焊墊530a或第二焊墊530b上，所述的雙向開關可以選擇性地形成開路或斷路。在本發明的一些實施方式中，第一焊墊530a的第一焊墊部531a接觸第二焊墊530b的第一焊墊部531b，但本發明並不以此為限。根據本發明的一些實施方式，第一焊墊530a的第一焊墊部531a可以接觸第二焊墊530b的第二焊墊部533b。
在本發明的一些實施方式中，子晶片500更包括第一收發器560以及第二收發器570。第一收發器560包括輸出端561及輸入端563，其中輸入端563電性連接第一焊墊530a的第一焊墊部531a。第二收發器570包括輸出端571及輸入端573，其中輸入端573電性連接第一焊墊530a的第二焊墊部533a。因此，第一焊墊530a在第一收發器560以及第二收發器570之間形成開關。此外，第一焊墊530a的第二焊墊部533a更接觸第二焊墊530b的第二焊墊部533b以形成雙向開關，經由選擇性的形成焊球550於焊墊530(例如是第一焊墊530a或第二焊墊530b)上可以選擇性的產生開路或閉路。
除此之外，子晶片500更包括第三焊墊530c。當第一焊墊530a的第二焊墊部533a接觸第二焊墊530b的第二焊墊部533b時，第二焊墊530b的第一焊墊部531b電性連接第三焊墊530c的第一焊墊部531c或第二焊墊部533c，以形成雙向開關。當第一焊墊530a的第二焊墊部533a接觸第二焊墊530b的第一焊墊部531b時，第二焊墊530b的第二焊墊部533b電性連接第三焊墊530c的第一焊墊部531c或第二焊墊部533c，以形成雙向開關，但本發明不以此為限。在本實施的一些方式中，所述的雙向開關可以決定第三焊墊530c及第一收發器560之間形成閉路或開路，且所述的雙向開關形成於子晶片500的第一收發器560、第二收發器570及第三焊墊530c之間。
子晶片500更可以包括輸入焊墊530d，且輸入焊墊530d的第一焊墊部531d或第二焊墊部533d電性連接第一收發器560的輸入端563。若導電物質(例如是焊球550)形成並接觸在第一焊墊部531d及第二焊墊部533d之間，訊號可經由輸入焊墊530d傳輸至第一收發器560。
在本發明的一些實施方式中，半導體裝置300包括固定在主晶片400上的第一子晶片500a。如第4圖所示，金屬球350a設置在輸入金屬墊430d上並同時接觸第一墊部431d及第二墊部433d。另一個金屬球350b設置在第一金屬墊430a上並同時接觸第一金屬墊430a的第一墊部431a及第二墊部433a。因此，訊號可以從輸入金屬墊430d經由第一收發器460及第一金屬墊430a傳送至第二收發器470。此外，第一收發器460及第二收發器470大致與第一收發器260及第二收發器270相同，但本發明不以此為限。
除此之外，焊球550a設置於第一子晶片500a的第二焊墊530b上以接觸第一焊墊部531b及第二焊墊部533b，且焊球550a經由導電線電性連接至第一金屬墊430a上的金屬球350b。藉此，信號可以從主晶片400的輸入金屬墊430d傳送至第一子晶片500a的第二收發器570。
具體而言，第一焊墊530a的第一焊墊部531a及第二焊墊部533a彼此分離，因此第一收發器560及第二收發器570之間形成開路，以避免信號從第一收發器560傳送至第二收發器570。由此可知，可以簡單的調整第一收發器560及第二收發器570之間的電路關係，以簡化組裝流程並降低製造成本，甚至產生結構強度佳的堆疊半導體封裝結構。
請參考第5圖及第6圖，第5圖根據本發明一些實施方式繪示半導體裝置300a的立體示意圖。第6圖繪示為第5圖中半導體裝置300a的主晶片400及子晶片500a、500b的電路示意圖，但第6圖並不用以限制第5圖中半導體裝置300a的電路結構。在本發明的一些實施方式中，半導體裝置300a包括基板310、固定於基板310上的主晶片400、第一子晶片500a及第二子晶片500b。第一子晶片500a堆疊於主晶片400的主動表面410上，而第二子晶片500b堆疊於第一子晶片500a的第一主動表面510上。如第6圖所示，三個金屬球350a、350b、350c分別設置在第一金屬墊430a、第二金屬墊430b及輸入金屬墊430d上。此外，兩個焊球550a、550b分別設置在第一子晶片500a的第二焊墊530b上及第二子晶片500b的第二焊墊530b上。第一導電線形成在第一金屬墊430a上的金屬球350b及第一子晶片500a中第二焊墊530b上的焊球550a之間。第二導線形成在第二金屬墊430b上的金屬球350c及第二子晶片500b中第二焊墊530b上的焊球550b之間。第一子晶片500a的第二收發器570及第二子晶片500b的第二收發器570電性連接第一收發器460。因此，信號可以從輸入金屬墊430d傳送至第一子晶片500a及第二子晶片500b的第二收發器570，且不會被第一子晶片500a及第二子晶片500b的第一收發器560干擾。
請參考第7圖及第8圖，第7圖根據本發明一些實施方式繪示半導體裝置300b的立體示意圖。第8圖繪示為第7圖中半導體裝置300b的主晶片400及子晶片500a、500b、500c的電路示意圖，但第8圖並不限制第7圖中半導體裝置300b的電路結構。相較於半導體裝置300a，半導體裝置300b更包括第三子晶片500c，第三子晶片500c堆疊在第二子晶片500b的第一主動表面510上。如第8圖所示，四個金屬球350a、350b、350c、350d分別設置在第一金屬墊430a、第二金屬墊430b、第三金屬墊430c及輸入金屬墊430d上。此外，三個焊球550a、550b、550c分別設置在第一子晶片500a的第二焊墊530b上、第二子晶片500b的第二焊墊530b上及第三子晶片500c的第二焊墊530b上。第一導線形成在第一金屬墊430a上的金屬球350b以及第一子晶片500a中第二焊墊530b上的焊球550a之間。第二導線形成在第二金屬墊430b上的金屬球350c以及第二子晶片500b中第二焊墊530b上的焊球550b之間。第三導線形成在第三金屬墊430c上的金屬球350d以及第三子晶片500c中第二焊墊530b上的焊球550c之間。第一子晶片500a、第二子晶片500b及第三子晶片500c的第二收發器570電性連接至第一收發器460。因此，訊號可以從輸入金屬墊430d傳送至第一子晶片500a、第二子晶片500b及第三子晶片500c的第二收發器570，且不會受到第一子晶片500a、第二子晶片500b及第三子晶片500c的第一收發器560干擾。
綜上所述，晶片上的金屬墊包括相互分離的第一金屬墊部及第二金屬墊部以形成開路。金屬球可以被選擇性的形成在金屬墊上，進而在第一金屬墊部及第二金屬墊部之間形成閉路。藉由選擇性地形成金屬球，可以簡單且快速地調整晶片的電路，因此這種晶片可以被應用在半島的體的封裝領域以降低生產成本。此外，第一金屬墊部的凸起結構朝向第二金屬墊部的凹入結構延伸，因此提供附載平台並增加金屬球與金屬墊之間的接觸面積。
由以上對於本發明之具體實施方式之詳述，可以明顯地看出，雖然本發明已以實施方式揭露如上，然其並不用以限定本發明，任何熟習此技藝者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100, 300, 300a, 300b:半導體裝置 110, 310:基板 111:接觸墊 150, 150a, 350, 350a, 350b, 350c, 350d:金屬球 200:晶片 210, 410:主動表面 230, 430:金屬墊 230a, 430a:第一金屬墊 230b, 430b:第二金屬墊 230c, 430c:第三金屬墊 230d, 430d:輸入金屬墊 231, 231a, 231b, 231c, 231d:第一墊部 431, 431a, 431b, 431c, 431d:第一墊部 233, 233a, 233b, 233c, 233d:第二墊部 433, 433a, 433b, 433c, 433d:第二墊部 260, 460, 560:第一收發器 261, 271, 561, 571:輸出端 263, 273, 563, 573:輸入端 270, 470, 570:第二收發器 400:主晶片 500:子晶片 500a:第一子晶片 500b:第二子晶片 500c:第三子晶片 510:第一主動表面 530:焊墊 530a:第一焊墊 530b:第二焊墊 530c:第三焊墊 530d:輸入焊墊 531, 531a, 531b, 531c, 531d:第一焊墊部 533, 533a, 533b, 533c, 533d:第二焊墊部 550, 550a, 550b, 550c:焊球
為描述獲得本發明上述或其它的優點和特徵，將通過參考其具體實施方式對上述簡要描述的原理進行更具體的闡釋，而具體實施方式被展現在附圖中。這些附圖僅例示性地描述本發明，因此不被認為是對範圍的限制。通過附圖，本發明的原理會被清楚解釋，且附加的特徵和細節將被完整呈現，其中： 第1圖根據本發明的一些實施方式繪示半導體裝置的立體示意圖； 第2圖繪示為第1圖中半導體裝置的晶片的電路示意圖； 第3圖根據本發明一些實施方式繪示半導體裝置的立體示意圖； 第4圖繪示為第3圖中半導體裝置的主晶片及子晶片的電路示意圖； 第5圖根據本發明一些實施方式繪示半導體裝置的立體示意圖； 第6圖繪示為第5圖中半導體裝置的主晶片及子晶片的電路示意圖； 第7圖根據本發明一些實施方式繪示半導體裝置的立體示意圖；以及 第8圖繪示為第7圖中半導體裝置的主晶片及子晶片的電路示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體裝置
110:基板
111:接觸墊
150:金屬球
200:晶片
210:主動表面
230:金屬墊
230a:第一金屬墊
230b:第二金屬墊
231,231a,231b:第一墊部
233,233a,233b:第二墊部

Claims (12)

  1. 一種半導體裝置，包括：基板；以及晶片，設置於該基板上，該晶片包括：主動表面；以及至少一金屬墊，設置於該主動表面上，每一該金屬墊包括第一墊部及第二墊部，該第一墊部及該第二墊部相互分離以形成開路，其中該第一墊部包括凸起結構，該第二墊部包括凹入結構，該第一墊部的該凸起結構朝向該第二墊部的該凹入結構延伸，其中該至少一金屬墊包括第一金屬墊及第二金屬墊，該第一金屬墊的該第一墊部或該第二墊部接觸該第二金屬墊的該第一墊部或該第二墊部。
  2. 如請求項1所述之半導體裝置，其中該至少一金屬墊的該凹入結構圍繞該至少一金屬墊的該凸起結構。
  3. 如請求項1所述之半導體裝置，更包括至少一金屬球，該金屬球接觸該至少一金屬墊的該第一墊部及該第二墊部以形成閉路。
  4. 如請求項3所述之半導體裝置，其中該金屬球至少接觸該至少一金屬墊的該凸起結構及該至少一金屬 墊的該凹入結構。
  5. 如請求項1所述之半導體裝置，其中該半導體裝置更包括：第一收發器，包括輸出端，其中該輸出端電性連接該第一金屬墊的該第一墊部；以及第二收發器，包括輸入端，其中該輸入端電性連接該第一金屬墊的該第二墊部。
  6. 如請求項5所述之半導體裝置，其中該晶片的該至少一金屬墊包括輸入金屬墊，其中該輸入金屬墊的該第一墊部或該第二墊部電性連接該第一收發器的輸入端。
  7. 一種半導體裝置，包括：基板；主晶片，設置於該基板上，該晶片包括：主動表面；以及至少一金屬墊，設置於該主動表面上；以及至少一子晶片，堆疊於該主晶片的該主動表面，該子晶片包括：第一主動表面；以及至少一焊墊，設置於該第一主動表面上，每一該焊墊包括第一焊墊部及第二焊墊部，該第一焊墊部及該第二焊 墊部相互分離以形成開路，其中該第一焊墊部包括凸起結構，該第二焊墊部包括凹入結構，該第一焊墊部的該凸起結構朝向該第二焊墊部的該凹入結構延伸，其中該至少一焊墊包括第一焊墊及第二焊墊，該第一焊墊的該第一焊墊部或該第二焊墊部接觸該第二焊墊的該第一焊墊部或該第二焊墊部。
  8. 如請求項7所述之半導體裝置，其中該至少一焊墊的該凹入結構圍繞該至少一焊墊的該凸起結構。
  9. 如請求項7所述之半導體裝置，更包括至少一焊球，該焊球接觸該至少一焊墊的該第一焊墊部及該第二焊墊部以形成閉路，且該焊球經由導電線電性連接該主晶片的該金屬墊。
  10. 如請求項9所述之半導體裝置，其中該焊球接觸該至少一焊墊的該凸起結構及該至少一焊墊的該凹入結構。
  11. 如請求項7所述之半導體裝置，其中該子晶片更包括：第一收發器，包括輸出端，其中該輸出端電性連接該第一焊墊的該第一焊墊部；以及第二收發器，包括輸入端，其中該輸入端電性連接該第 一焊墊的該第二焊墊部。
  12. 如請求項11所述之半導體裝置，其中該至少一焊墊包括輸入焊墊，且該輸入焊墊的該第一焊墊部或該第二焊墊部電性連接該第一收發器的輸入端。
TW109133512A 2020-05-21 2020-09-26 半導體裝置 TWI741808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/880,929 US11049848B1 (en) 2020-05-21 2020-05-21 Semiconductor device
US16/880,929 2020-05-21

Publications (2)

Publication Number Publication Date
TWI741808B true TWI741808B (zh) 2021-10-01
TW202145479A TW202145479A (zh) 2021-12-01

Family

ID=76548382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133512A TWI741808B (zh) 2020-05-21 2020-09-26 半導體裝置

Country Status (3)

Country Link
US (1) US11049848B1 (zh)
CN (1) CN113707631A (zh)
TW (1) TWI741808B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202345333A (zh) * 2022-05-12 2023-11-16 南亞科技股份有限公司 具有電氣連接基底的半導體元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125043A1 (en) * 1996-08-29 2002-09-12 Yuichi Yoshida Semiconductor packaging structure, packaging board and inspection method of packaging conditions
US20090189298A1 (en) * 2008-01-28 2009-07-30 Fu-Chung Wu Bonding pad structure and debug method thereof
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
TW201230269A (en) * 2011-01-10 2012-07-16 Chipsip Technology Co Ltd Package structure and substrate with testing points
US8847615B2 (en) * 2009-03-20 2014-09-30 Shanghai XinHao (BraveChips) Micro Electronics Co. Ltd. Method, apparatus and system of parallel IC test

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188301B1 (en) * 1998-11-13 2001-02-13 General Electric Company Switching structure and method of fabrication
CN1226787C (zh) * 2002-07-02 2005-11-09 台湾积体电路制造股份有限公司 金属垫与接合垫区的结构
US8362703B2 (en) * 2007-12-20 2013-01-29 Luminus Devices, Inc. Light-emitting devices
US8963312B2 (en) * 2010-05-11 2015-02-24 Xintec, Inc. Stacked chip package and method for forming the same
JP6133191B2 (ja) * 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
US10665473B2 (en) * 2017-11-08 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125043A1 (en) * 1996-08-29 2002-09-12 Yuichi Yoshida Semiconductor packaging structure, packaging board and inspection method of packaging conditions
US20090189298A1 (en) * 2008-01-28 2009-07-30 Fu-Chung Wu Bonding pad structure and debug method thereof
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
US8847615B2 (en) * 2009-03-20 2014-09-30 Shanghai XinHao (BraveChips) Micro Electronics Co. Ltd. Method, apparatus and system of parallel IC test
TW201230269A (en) * 2011-01-10 2012-07-16 Chipsip Technology Co Ltd Package structure and substrate with testing points

Also Published As

Publication number Publication date
TW202145479A (zh) 2021-12-01
CN113707631A (zh) 2021-11-26
US11049848B1 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
JP4163421B2 (ja) 半導体チップパッケージ
US8022523B2 (en) Multi-chip stack package
EP1223617B1 (en) Multichip module with a plurality of semiconductor chips mounted on a semiconductor substrate
TWI565026B (zh) 晶片封裝結構
TWI466265B (zh) 積層型封裝體及其製造方法
TWI725902B (zh) 半導體封裝結構及其製造方法
US11508685B2 (en) Stacked semiconductor package
US20080265411A1 (en) Structure of packaging substrate and method for making the same
CN110120388B (zh) 半导体封装
US20050090090A1 (en) Method of fabricating ultra thin flip-chip package
TWI234261B (en) Method of forming wafer backside interconnects
TWI741808B (zh) 半導體裝置
US7880289B2 (en) Semiconductor package and method of fabricating the same and semiconductor module and method of fabricating the same
KR20190119474A (ko) 칩 스택 패키지
US7227249B1 (en) Three-dimensional stacked semiconductor package with chips on opposite sides of lead
US7638365B2 (en) Stacked chip package and method for forming the same
US8384204B2 (en) Circuit carrier and semiconductor package using the same
US10319606B1 (en) Chip package assembly with enhanced interconnects and method for fabricating the same
TWI713165B (zh) 晶片封裝結構及其製造方法
TWI705547B (zh) 晶片封裝結構及其製造方法
US20190148273A1 (en) Package substrate and package structure
US11309252B2 (en) Package substrate and package structure
CN216288432U (zh) 一种基于转接芯片的高速互联封装结构
US20220181244A1 (en) Package substrate and package structure
JPH11289047A (ja) マルチチップモジュールおよびその製造方法