TWI733896B - 橫向蝕刻磊晶層的方法 - Google Patents

橫向蝕刻磊晶層的方法 Download PDF

Info

Publication number
TWI733896B
TWI733896B TW106130975A TW106130975A TWI733896B TW I733896 B TWI733896 B TW I733896B TW 106130975 A TW106130975 A TW 106130975A TW 106130975 A TW106130975 A TW 106130975A TW I733896 B TWI733896 B TW I733896B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
source
etching
width
drain
Prior art date
Application number
TW106130975A
Other languages
English (en)
Other versions
TW201906000A (zh
Inventor
李昆穆
張智強
楊崴翔
林哲宇
蕭文助
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201906000A publication Critical patent/TW201906000A/zh
Application granted granted Critical
Publication of TWI733896B publication Critical patent/TWI733896B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明實施例描述在磊晶的源極/汲極的成長製程中結合橫向蝕刻以形成矽鍺(SiGe)源極/汲極區的方法，舉例來說，此方法可包含在基底上形成複數個鰭，這些鰭中的每一個具有第一寬度，可在這些鰭上形成矽鍺源極/汲極區，其中每一個矽鍺源極/汲極區具有與第一寬度相同方向的第二寬度以及高度。此方法也可包含選擇性地蝕刻矽鍺源極/汲極區，例如經由橫向蝕刻，以減少矽鍺源極/汲極區的第二寬度。藉由減少矽鍺源極/汲極區的寬度，可以避免或將相鄰的鰭之間的電性短路減至最低程度。此外，此方法可包含在矽鍺源極/汲極區上方成長磊晶的蓋層。

Description

橫向蝕刻磊晶層的方法
本發明實施例是關於半導體製造技術，特別是有關於橫向蝕刻磊晶層的方法。
在鰭式場效電晶體(fin field effect transistor，FINFET)的源極/汲極終端上形成的矽鍺磊晶層可能會在鰭間距(pitch)窄的晶片之高密度區內發生電性短路。因此，這些電性短路會導致鰭式場效電晶體的效能劣化和晶圓良率損失(yield loss)。
根據一些實施例，提供橫向蝕刻磊晶層的方法。此方法包含在基底上形成複數個鰭，其中每一個鰭具有第一寬度，在這些鰭上形成源極/汲極區，其中每一個源極/汲極區具有與鰭的第一寬度在相同方向上的第二寬度和一高度，選擇性地蝕刻源極/汲極區，以減少源極/汲極區的第二寬度，以及在源極/汲極區上方成長磊晶的蓋層。
根據一些實施例，提供橫向蝕刻磊晶層的方法。此方法包含在基底上形成複數個鰭，其中每一個鰭具有頂面、側壁面和第一寬度，以及形成源極/汲極區，其中源極/汲極區具有一高度，且其中形成源極/汲極區包含在每一個鰭的頂面和側壁面的一部份上方成長第一磊晶層，在第一磊晶層上方成 長第二磊晶層，其中第二磊晶層具有與鰭的第一寬度在相同方向上的第二寬度，以預定的時間量選擇性地蝕刻第二磊晶層以減少第二磊晶層的第二寬度，以及在第二磊晶層上方成長第三磊晶層，其中第三磊晶層具有對齊第二磊晶層的第二寬度之第三寬度。
根據一些實施例，提供橫向蝕刻磊晶層的方法。此方法包含形成具有第二磊晶層在第一磊晶層上方的磊晶堆疊，其中磊晶堆疊具有沿著(100)平面的高度和沿著(110)平面的第一寬度，選擇性地蝕刻磊晶堆疊的一部分以減少沿著(110)平面的第一寬度，以及在磊晶堆疊上方成長第三磊晶層，其中第三磊晶層具有沿著(110)平面的第二寬度。
100、200:二鰭結構
110、115:鰭
120、320、330:矽鍺的源極/汲極區
125、310:間距
130:頂面
135、140:側面
145、210、360、420:角度
150、205、340、410:寬度
155、350:高度
160:基底
165:淺溝槽隔離層
300、400:單鰭結構
500:製造方法
510、515、520、525、530:操作
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。
第1圖是根據一些實施例，繪示二鰭結構的矽鍺磊晶成長的源極或汲極區的剖面示意圖。
第2圖是根據一些實施例，繪示在示範性的蝕刻製程之後的二鰭結構的剖面示意圖。
第3圖是根據一些實施例，繪示具有磊晶成長的源極/汲極終端的一對單鰭結構的剖面示意圖。
第4圖是根據一些實施例，繪示在示範性的橫向蝕刻製程之後的單鰭結構的剖面示意圖。
第5圖是根據一些實施例，繪示示範性的矽鍺源極/汲極區之製造方法的流程圖。
以下內容提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體實施例或範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件之上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本發明實施例在不同範例中可重複使用參考數字及/或字母，此重複是為了簡化和清楚之目的，並非指定所討論的不同實施例及/或組態之間的關係。
再者，空間上相關的措辭，例如「在......之下」、「在......下方」、「下方的」、「在......上方」、「上方的」和其他類似的用語可用於此，以簡化一元件或部件與其他元件或部件之間如圖所示之關係的陳述。此空間上相關的措辭意欲包含除圖式描繪之方向外，使用或操作中的裝置之不同方向。裝置可以其他方向定位(旋轉90度或其他定位方向)，且在此使用的空間相關描述可同樣依此解讀。
在此使用的用語「標稱(nominal)」是指在產品或製程的設計階段期間，對元件或製程操作，所設定的特性或參數的期望值或目標值，其伴隨著在期望值以上及/或以下的數值的範圍。數值的範圍通常是由於製造過程或公差上的輕微變 異。除非另有定義，在此使用的技術和科學用語與本發明所屬技術領域具有通常知識者所通常理解的意義相同。
隨著半導體製造的發展，需要較小的臨界尺寸(critical dimensions，CDs)以及具有較小的間距幾何的較高密度區。然而，在晶片的高密度區，其包含例如鰭式場效電晶體(FINFET)結構，較小的間距幾何是具有挑戰性的。舉例來說，鰭式場效電晶體結構的鰭間距可對彼此緊密間隔的單鰭結構的源極/汲極(source/drain，S/D)的形成產生挑戰。對緊密間隔的鰭(例如，在鰭式場效電晶體結構之間的間隔小於60nm)而言，鰭的磊晶的矽鍺(SiGe)源極/汲極可能會與相鄰的鰭的矽鍺源極/汲極電性短路。這種不想要的情況導致晶圓良率損失。
本發明實施例針對原位(in-situ)橫向蝕刻製程，其「修整(trim)」磊晶成長的矽鍺源極/汲極區的側邊，以避免或將電性短路減至最低程度，而不限制鰭式場效電晶體的效能。根據一些實施例，可以調整橫向蝕刻製程以減少矽鍺源極/汲極區的寬度，而大抵上不影響源極/汲極區的高度。此外，在一些實施例中，為了補償寬度縮減，可以依此調整矽鍺源極/汲極區的高度和摻雜濃度，使得效能損失減至最低程度或沒有效能損失。
取決於晶片的設計，可以使用不同的鰭布局(layouts)，其中的每一個鰭布局可以具有不同的鰭間距或鰭間隔(spacing)。舉例來說，晶片可以包含具有單鰭(single-fin)結構的區域，其具有個別的源極/汲極結構，或具有二鰭(two-fin)結構的區域，其可以具有合併的源極/汲極區。此外，每一個 晶片區可以具有不同的鰭間距，且因此對源極/汲極短路(shorting)具有不同的靈敏度。由於晶片製造過程中的矽鍺源極/汲極區的成長是全面製程(global process)，而不是針對每一個鰭的局部(例如對每一個鰭使用獨立的製程步驟)，在矽鍺源極/汲極區成長製程中的改變會影響晶片的所有區域。因此需要監控具有緊密的鰭間距之晶片的高密度區。具有緊密的鰭間距的區域可以被視為晶片的「弱點」或敏感區。在以下的描述中，討論兩種示範性的鰭結構：(i)二鰭結構；以及(ii)單鰭結構。
第1圖繪示示範性的二鰭結構100的剖面示意圖。鰭110和115共享共用p型矽鍺源極/汲極區120。p型矽鍺源極/汲極區120可以具有高的電洞(主要載子)密度，以作為電洞施體摻雜物例如硼(B)。在一些實施例中，矽鍺源極/汲極區120將兩個源極/汲極區合併，其中每一個源極/汲極區各自在鰭110和115上成長。在一些實施例中，矽鍺源極/汲極區120可以具有第1圖的類似六角形的形狀。在一些實施例中，鰭間距125可以介於10和40nm之間。矽鍺源極/汲極區120具有頂面130和一對側面135和140。根據一些實施例，在側面140和側面135之間形成角度145，其可以是從約45°至65°的範圍。矽鍺源極/汲極區120具有寬度150和高度155，兩者都可以針對裝置的效能最佳化。在一些實施例中，寬度150可以是從50至90nm的範圍，且高度155可以是從40至80nm的範圍。本發明所屬技術領域中具有通常知識者將可理解，本發明實施例不限於這些尺寸。
此外，二鰭結構100包含基底160。在一些實施例中，基底160可以是裸半導體晶圓(bare semiconductor wafer) 或絕緣體上的半導體(semiconductor on insulator，SOI)晶圓的頂層。作為範例而非限制，半導體基底可以由矽或其他的元素半導體製成。舉例來說，元素半導體可以是(i)鍺；(ii)化合物半導體，包含碳化矽、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/或銻化銦(InSb)；(iii)合金半導體，包含矽鍺(SiGe)、磷化鎵砷(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或砷磷化鎵銦(GaInAsP)；或(iv)任何前述之組合。此外，可以使用和半導體基底160相同的材料或不同的材料製成鰭110和115。作為範例而非限制，鰭110和115由矽製成。
二鰭結構100的鰭110和115以淺溝槽隔離(shallow trench isolation，STI)層165彼此電性隔離。本發明所屬技術領域中具有通常知識者將可理解，淺溝槽隔離層165可以是氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃(fluorine-doped silicate glass，FSG)、低介電常數(low-k)的介電材料及/或具有適當的間隙填充(gap fill)特性的其他合適的介電材料。在鰭形成於基底160上之後，但在矽鍺源極/汲極區120形成之前，可以形成淺溝槽隔離層165。舉例來說，可以使用介電材料填充鰭之間的空間，接著經由部分的化學機械平坦化(chemical mechanical planarization，CMP)和介電材料的回蝕刻(etch-back)，以暴露出鰭110和115。本發明所屬技術領域中具有通常知識者將可理解，其他形成淺溝槽隔離層165的製造方法也是可能的。此外，淺溝槽隔離層165可以是多層的結構，其包含一層以上的前述材料。
在一些實施例中，p型矽鍺源極/汲極區120可以是磊晶堆疊，其包含連續成長的兩層或更多的磊晶層，並且具有不同的鍺(Ge)原子百分比(atomic%)和硼(B)摻雜物濃度。作為範例而非限制，第一磊晶層可以具有從0至40%範圍的鍺(Ge)原子百分比，以及從5×1019至1×1021原子/cm3的硼(B)摻雜物濃度。第二磊晶層可以具有從20至80%範圍的鍺(Ge)原子百分比，以及從3×1020至5×1021原子/cm3的硼(B)摻雜物濃度。最後，第三磊晶層是蓋層(capping layer)，其可以具有與第一磊晶層相似的鍺(Ge)原子百分比和硼(B)摻雜物濃度(例如，鍺是0至40%，以及硼(B)摻雜物是5×1019至1×1021原子/cm3)。這些層的厚度可以取決於裝置效能的需求改變。舉例來說，第一磊晶層可以具有介於10和20nm之間的厚度範圍，第二磊晶層可以具有介於30和60nm之間的厚度範圍，以及第三磊晶層(蓋層)可以具有介於0和10nm之間的厚度範圍。在一些實施例中，矽鍺源極/汲極區120可以具有第1圖的類似六角形的形狀，其為兩個合併的「鑽石形狀的」源極/汲極區的結果，每一個源極/汲極區在鰭110和115上成長。本發明所屬技術領域中具有通常知識者將可理解，可以經由線內量測(inline measurement)監控矽鍺源極/汲極區的寬度150。
在一些實施例中，可以在從450至740℃範圍的高晶圓溫度下實施矽鍺磊晶成長製程。在磊晶成長期間，製程壓力可以介於1至100Torr的範圍，且反應氣體可以包含矽烷(silane，SiH4)、二矽烷(disilane，Si2H6)、鍺烷(germane，GeH4)、二硼烷(diborane，B2H6)、氯化氫(hydrochloric acid，HCl)和氫 氣(hydrogen，H2)或氮氣(nitrogen，N2)或氬氣(argon，Ar)。本發明所屬技術領域中具有通常知識者將可理解，前述的範圍和氣體的種類為示範性的，且並非用於限制本發明實施例。矽鍺源極/汲極區120的形狀和尺寸可以取決於每一個單獨的磊晶層的成長條件(例如氣體流量、晶圓溫度和製程壓力)。
第2圖繪示示範性的二鰭結構200的剖面示意圖。在一些實施例中，二鰭結構200顯示在二鰭結構100上已經實施示範性的蝕刻製程之後所產生的二鰭結構。在一些實施例中，示範性的蝕刻製程是對矽鍺源極/汲極區120的選擇性橫向蝕刻。舉例來說，蝕刻製程可以選擇性地從側面135和側面140沿著x方向移除矽鍺材料，以減少第1圖的原始源極/汲極區的寬度150。如第2圖所示，x方向與平面(110)的方向一致，其平行於晶圓的表面，並且與源極/汲極區的寬度205在相同方向上，y方向與平面(100)的方向一致，其垂直於晶圓的表面。
在一些實施例中，可以調整高度155和硼(B)摻雜物濃度，以補償在蝕刻製程期間的橫向矽鍺材料的移除。這些調整可以確保矽鍺源極/汲極區120的最終電性與設計的需求一致。舉例來說，若在矽鍺源極/汲極區120上實施橫向蝕刻製程，可以增加高度155。高度155的調整是基於在橫向蝕刻製程期間將移除的材料量。在一些實施例中，高度155的調整可以是從5至20nm的範圍。在一些實施例中，可以使用與高度155的調整相似的理由，調整對第二磊晶層的硼摻雜物濃度。舉例來說，硼摻雜物濃度範圍可以從3×1020-5×1021原子/cm3降低至1×1020-3×1021原子/cm3。在第二磊晶層成長期間，可以實施高 度和摻雜物的調整。本發明所屬技術領域中具有通常知識者將可理解，在選擇性的蝕刻製程之前實施這些調整，並且前述的調整範圍僅為示範性的，並非用於限制本發明實施例。
在橫向蝕刻製程期間，可以蝕刻頂層130，並且可以減少高度155。根據一些實施例，源極/汲極區的高度損失可以是從0至5nm的範圍。換句話說，對40nm高的源極/汲極區為12.50%的高度縮減，或對80nm高的源極/汲極區為6.25%的高度縮減。由於橫向蝕刻製程的方向選擇性，最終的角度210可以比二鰭結構100的原始角度145廣，並且因此相較於二鰭結構100的原始源極/汲極區的寬度150，源極/汲極區的寬度205縮減。在一些實施例中，角度210可以是從55°至180°的範圍，且寬度縮減可以達到20nm(例如從每一側縮減10nm)。
在一些實施例中，橫向蝕刻製程為原位製程。舉例來說，可以在相同的群集設備(cluster tool)或磊晶成長反應室內實施原位製程，而不破真空。本發明所屬技術領域中具有通常知識者將可理解，當晶圓從群集設備或反應室退出且暴露於無塵室環境時會發生破真空，例如在將晶圓移至晶圓載具的期間。
由於數個原因，原位製程是有優勢的。舉例來說，原位製程不會影響群集設備的流通量，不像需要破真空的異位(ex-situ)製程影響的流通量那樣多，異位製程例如像是將晶圓移至載具及後續移至另一個群集設備或反應室。原位製程也可以確保較異位製程更好的製程和粒子控制。作為範例而非限制，可以在第二矽鍺磊晶層形成之後，但在第三磊晶層(蓋層)形成 之前，實施橫向蝕刻製程。此外，若需要，可以在矽鍺成長和後續的蝕刻之後，進行矽鍺成長和蝕刻的另一循環。舉例來說，若鰭間距小於50nm，接下來可能需要第三矽鍺成長(例如，在鍺原子百分比和硼濃度方面類似於第二矽鍺成長)以及第二橫向蝕刻。在第三矽鍺層形成之後，在其上形成蓋層(例如第四磊晶矽鍺層)。
在一些實施例中，蝕刻化學品可以包含氯化氫(HCl)、鍺烷(GeH4)和氯氣(Cl2)。本發明所屬技術領域中具有通常知識者將可理解，在選擇性蝕刻製程期間，可以導入這些氣體作為氣體混合物或一次導入一種氣體。作為範例而非限制，前述氣體中的每一個的流速，對氯化氫而言可以是從40至1000單位時間標準毫升數(standard-state cubic centimeter per minute，sccm)的範圍，對鍺烷而言可以是從0至1000sccm的範圍，以及對氯氣而言可以是從0至100sccm的範圍。在一些實施例中，在橫向蝕刻製程期間，晶圓溫度可以是介於450℃和800℃之間的範圍，且蝕刻時間可以是從5至1200秒的範圍。本發明所屬技術領域中具有通常知識者將可理解，這些範圍僅僅為範例，並且可能是其他範圍。
在一些實施例中，經由蝕刻氣體流速和晶圓溫度，可以調整橫向蝕刻的選擇性。根據一些實施例，蝕刻速率和方向選擇性也可以取決於硼摻雜物和鍺的原子百分比。可以使用晶圓溫度、蝕刻氣體流速和摻雜物濃度的任一或所有組合來調整蝕刻製程並且讓方向選擇性最佳化。通常來說，較高的製程溫度、較高的鍺原子百分比和較高的氣體流速有助於沿著(110) 平面(鰭的寬度之方向)的橫向蝕刻選擇性。
第3圖繪示另一示範性的單鰭結構300的剖面示意圖。在一些實施例中，每一個鰭110和115可以具有小於60nm的鰭間距310。如第3圖所示，在單鰭結構300中，鰭110具有「鑽石形狀的」矽鍺源極/汲極區320，且鰭115具有「鑽石形狀的」矽鍺源極/汲極區330。矽鍺源極/汲極區320和330兩者皆成長使得兩者具有標稱(nominally)相等的寬度340和標稱相等的高度350。在一些實施例中，寬度340約為40nm，且高度350約為60nm。然而，這些尺寸和形狀僅為範例，且並非用於限制，因為矽鍺源極/汲極區320和330皆由鰭式場效電晶體的效能驅動，且因此可以取決於鰭式場效電晶體的電性特性調整這兩者。相似於分別在第1和2圖中的二鰭結構100和200，單鰭結構300在基底160上，在此以淺溝槽隔離層165隔離鰭110和115。矽鍺源極/汲極區320和330的側面形成角度360。在一些實施例中，角度360可以是從45°至65°的範圍。
在矽鍺磊晶成長製程的最後，由於單鰭結構300的鰭間距幾何(例如小於60nm)，矽鍺源極/汲極區320和330有在物理上(和電性上)接觸的風險。這種不想要的情況會導致在相鄰的鰭式場效電晶體之間的電性短路。為了克服這種不想要的情況，可以實施原位橫向蝕刻製程，來減少每一個矽鍺源極/汲極區320和330的寬度340。
由於製程和條件變異而造成鰭的寬度和高度的變異性，可能並非所有的晶圓都需要相同的蝕刻量。因此，考量到這些變異，對於不同的晶圓有不同的蝕刻製程條件。經由稱 為「反饋(feedback)過程」的製程，完成對每一個晶圓蝕刻製程的選擇。本發明所屬技術領域中具有通常知識者將可理解，反饋過程利用經由線內量測(其通常在主要的製程操作之後進行)獲得的臨界參數的資訊，以將反饋提供給主要製程操作的製程設備。製程設備可以基於這個反饋進行製程調整。舉例來說，若量測的參數接近製造的規格限制，或超出規格限制，會指示製程調整，且即將到達主要製程操作的晶圓將接收這個製程調整。經由自動反饋迴圈，可以自動完成製程調整，而不需要操作者的介入。
對時間輕微偏移或遭受固有(intrinsic)變異的製程而言，製程調整是重要的，且因此可能需要製程調整以保護產品的品質。舉例來說，每一個晶圓在矽鍺源極/汲極區製程之後，且在移動至下一個製程操作之前，接收源極/汲極區的寬度量測。量測的矽鍺源極/汲極區寬度接著反饋給矽鍺製程設備，且接下來即將到來的晶圓接收基於先前量測的晶圓之蝕刻製程參數。
第4圖繪示示範性的單鰭結構400的剖面示意圖。在一些實施例中，單鰭結構400顯示在單鰭結構300上已經實施選擇性橫向蝕刻製程之後所產生的單鰭結構。在一些實施例中，相較於原始矽鍺源極/汲極區的寬度340，最終的矽鍺源極/汲極區的寬度410可以更窄。這是從矽鍺源極/汲極區320和330兩者沿著x方向之矽鍺磊晶材料的橫向移除而完成。根據一些實施例，x方向與(110)平面的方向或鰭的寬度的方向一致，且y方向與(100)平面的方向或鰭的高度的方向一致。由於橫向蝕刻製程， 最終的角度420寬於原始角度360。在一些實施例中，如第4圖所示，矽鍺源極/汲極區320和330具有「拉長的」鑽石形狀。在一些實施例中，角度420可以是從55°至約180°的範圍。在一些實施例中，蝕刻量可以從0至20nm變化。在理想的情況下，由於蝕刻製程的方向選擇性，高度350應該不會受到選擇性蝕刻的影響。然而，可能有0至5nm的高度損失，也就是說，對60nm高的源極/汲極區而言，可能有8.33%的高度減少。
如上所述，為了確保沒有降低鰭式場效電晶體的電性特性，必須依此調整高度350和硼摻雜物的濃度。高度350的調整是基於在橫向蝕刻製程期間將移除的材料的量，且因此基於最終源極/汲極區的寬度。在一些實施例中，高度的調整可以是從5至20nm的範圍。在一些實施例中，可以採用與高度350的調整相似的理由來調整對第二磊晶層的硼摻雜物的濃度。舉例來說，硼摻雜物的濃度可以從3×1020-5×1021原子/cm3減少至1×1020-3×1021原子/cm3。在第二磊晶層成長期間，可以實施高度和摻雜物的調整。本發明所屬技術領域中具有通常知識者將可理解，這些調整僅為範例，而非用於限制本發明實施例。
本發明所屬技術領域中具有通常知識者將可理解，單鰭結構300和二鰭結構100可以受到相同的橫向蝕刻製程，且單鰭結構400和二鰭結構200可以是在橫向蝕刻製程之後所產生的各自的結構。此外，根據一些實施例之製程改變是應用在晶片的所有矽鍺源極/汲極區。
第5圖繪示利用原位橫向蝕刻製程的示範性矽鍺源極/汲極區的製造方法500的流程圖。根據一些實施例，橫向 蝕刻製程可以選擇性地從源極/汲極區的側面移除矽鍺材料，並減少源極/汲極區的寬度。本發明所屬技術領域中具有通常知識者將可理解，可以在製造方法500的各種操作之間實施其他的製造操作，並且為了簡潔起見而省略。此矽鍺源極/汲極區的製造方法並不限於示範性的製造方法500。
示範性的製造方法500以操作510開始，並且在基底上形成複數個鰭。每一個鰭具有頂面和一對相反的側面。在一些實施例中，基底可以是裸半導體基底，或絕緣層上的半導體(SOI)晶圓的頂層。本發明所屬技術領域中具有通常知識者將可理解，半導體基底可以由矽或另外的元素半導體製成。示範性的半導體可以是，舉例來說，(i)鍺；(ii)化合物半導體，包含碳化矽、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/或銻化銦(InSb)；(iii)合金半導體，包含矽鍺(SiGe)、磷化鎵砷(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或砷磷化鎵銦(GaInAsP)；或(iv)任何前述之組合。
此外，鰭可以由與半導體基底相同的材料或不同的材料製成。作為範例而非限制，鰭可以由矽製成。此外，在晶圓的不同區上的鰭可以具有不同的間距(例如，一個鰭間距用於邏輯的鰭式場效電晶體(logic FINFETs)，以及另一個鰭間距用於靜態隨機存取記憶體的鰭式場效電晶體(SRAM FINFETs))。鰭在晶片上也可以具有不同的組態或配置；舉例來說，鰭可以是單鰭結構的大陣列的一部分，或具有二鰭結構的島的一部分。本發明所屬技術領域中具有通常知識者將可理 解，這些鰭的組態和配置為範例，且並非用於限制本發明實施例。
以淺溝槽隔離層將鰭彼此電性隔離。本發明所屬技術領域中具有通常知識者將可理解，淺溝槽隔離層可以是氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃(FSG)、低介電常數的介電材料、具有適當的間隙填充特性的任何其他合適的介電材料或前述之任意組合。可以在鰭之後形成淺溝槽隔離層。舉例來說，可以使用介電材料填充鰭之間的空間，接著，經由部分的化學機械平坦化(CMP)和回蝕刻製程，可以選擇性地將淺溝槽隔離層凹陷，並暴露出鰭的側壁的一部分。部分的化學機械平坦化製程可以移除淺溝槽隔離層，直到暴露出鰭的頂面。回蝕刻製程可以選擇性地將淺溝槽隔離層凹陷至低於鰭的頂面的高度。本發明所屬技術領域中具有通常知識者將可理解，形成淺溝槽隔離層的其他製造方法是可行的。作為範例而非限制，淺溝槽隔離層可以是一層以上的介電層的堆疊。
示範性的製造方法500繼續進行操作515並且在鰭上形成源極/汲極區，在此於複數個鰭的頂面和側面的一部分上方成長第一磊晶矽鍺層。此磊晶成長製程類似於源極/汲極區的層(第一、第二和蓋層)，在高晶圓溫度(例如450℃至740℃)下實施。在磊晶成長期間，製程壓力可以介於1至100Torr之間的範圍。反應氣體可以包含矽烷(SiH4)、二矽烷(Si2H6)、鍺烷(GeH4)、二硼烷(B2H6)和氯化氫(HCl)。反應氣體也可以包含氫氣(H2)或氮氣(N2)或氬氣(Ar)。
在一些實施例中，第一磊晶矽鍺層可以具有從0至 40%範圍的鍺原子百分比，以及從5×1019至1×1021原子/cm3的硼摻雜物濃度。在一些實施例中，第一磊晶層可以具有介於10和20nm之間的厚度範圍。本發明所屬技術領域中具有通常知識者將可理解，前述的範圍並非用於限制。
示範性的製造方法500繼續進行操作520，其中在第一矽鍺磊晶層上方成長第二磊晶矽鍺層。在一些實施例中，第二磊晶矽鍺層可以具有介於20和80%之間的鍺的原子百分比，以及從1×1020至3×1021原子/cm3的範圍的硼摻雜物的濃度。在一些實施例中，第二磊晶層的厚度可以是從30至60nm之間的範圍。本發明所屬技術領域中具有通常知識者將可理解，前述的範圍並非用於限制本發明實施例。
取決於鰭間距和設計的布局，可以容許將相鄰的鰭的源極/汲極區合併。舉例來說，在第1圖的二鰭結構100中，來自鰭110和115的源極/汲極區可以容許被合併，並且形成共同的矽鍺源極/汲極區120。相反地，在第3圖的單鰭結構300中，不將矽鍺源極/汲極區320和矽鍺源極/汲極區330合併。單鰭結構和二鰭結構兩者都可以具有小於60nm的鰭間距。然而，二鰭結構(例如二鰭結構100)可以具有比單鰭結構(例如單鰭結構300)更小的間距。換句話說，第1圖中的間距125小於第3圖中的間距310。在一些實施例中，間距125可以小於40nm；舉例來說，間距125可以介於10和40nm之間。
在操作525中，導入示範性的蝕刻製程以蝕刻第二磊晶矽鍺層的一對側面的一部分。在一些實施例中，蝕刻製程可以是橫向蝕刻製程，其可以是原位製程。舉例來說，可以在 相同的群集設備中或在磊晶成長反應室中實施蝕刻製程，而不破真空。因為一些原因，原位製程可以是有優勢的。舉例來說，原位製程不像需要破真空或額外設備的異位製程那樣影響設備的流通量那麼多。此外，原位製程確保比異位製程更好的製程和粒子控制。
在一些實施例中，在第二矽鍺磊晶層形成之後，但在覆蓋(capping)磊晶層形成之前，可以實施橫向蝕刻製程。此外，若需要，可以在矽鍺成長和後續的蝕刻之後，進行矽鍺成長和蝕刻的另一循環。舉例來說，對於較小的鰭間距尺寸(例如小於50nm)來說，可能需要第三矽鍺成長(例如，在鍺的原子百分比和硼摻雜物的濃度方面，類似於第二矽鍺成長)和第二橫向蝕刻。在第三矽鍺層形成之後，可以於其上形成蓋層(例如第四磊晶矽鍺層)。
在一些實施例中，蝕刻化學品可以包含氯化氫(HCl)、鍺烷(GeH4)和氯氣(Cl2)。本發明所屬技術領域中具有通常知識者將可理解，可以導入這些氣體作為氣體混合物或一次導入一種氣體。此外，可以使用其他氣體的組合。作為範例而非限制，前述氣體中每一種氣體之流速，對氯化氫而言可以是從40至1000sccm的範圍，對鍺烷而言可以是從0至1000sccm的範圍，以及對氯氣而言可以是從0至100sccm的範圍。在一些實施例中，在橫向蝕刻製程期間，晶圓溫度可以是介於450℃和800℃之間的範圍，且蝕刻時間可以是從5至1200秒的範圍。本發明所屬技術領域中具有通常知識者將可理解，這些範圍僅為範例，並非用於限制本發明實施例。
在一些實施例中，朝著x方向或沿著(110)平面的蝕刻製程具有高選擇性，此方向平行於晶圓的表面。因此，朝著y方向(例如垂直於晶圓的表面且沿著(100)平面)的蝕刻速率為標稱零或幾乎可忽略。舉例來說，高度損失可能限於5nm或更少。本發明所屬技術領域中具有通常知識者將可理解，可以經由蝕刻製程參數來調整橫向蝕刻選擇性，例如氣體流速和晶圓溫度。對第二矽鍺磊晶層和第一矽鍺磊晶層而言，蝕刻速率和橫向選擇性也可以取決於硼和鍺的原子百分比。可以使用晶圓溫度、蝕刻氣體流速、鍺的原子百分比和硼摻雜物的濃度的任一或所有組合來調整最終蝕刻製程和讓橫向選擇性最佳化。在一些實施例中，較高的製程溫度、較高的鍺原子百分比和較高的氣體流速可利於沿著(110)平面的橫向蝕刻選擇性，其為鰭的寬度的方向(x方向)。
舉例來說，在第1圖中，選擇性蝕刻製程可以沿著x方向、沿著(110)平面，從矽鍺源極/汲極區的側面135和側面140移除材料，而大抵上不蝕刻頂面130。因此，在橫向蝕刻製程期間，高度損失可以是從0至5nm的範圍。因此，在蝕刻之後，且參照第2圖，矽鍺源極/汲極區120的最終角度210可以比第1圖中的原始角度145廣。相較於原始源極/汲極區的寬度150，源極/汲極區的寬度205也減少。在一些實施例中，角度210可以是介於55°和約180°之間的範圍。
同樣地，根據一些實施例，第4圖繪示示範性的單鰭結構400，其可以是在第3圖的單鰭結構300上實施橫向蝕刻製程的結果。本發明所屬技術領域中具有通常知識者將可理解， 相較於第3圖的原始矽鍺源極/汲極區的寬度340，最終的矽鍺源極/汲極區的寬度410可以更窄。由於橫向蝕刻製程，最終角度420也比原始角度360更寬。在一些實施例中，角度420可以是從55°至約180°的範圍。在一些實施例中，橫向蝕刻量可以從0至20nm變化。此外，由於蝕刻製程的橫向選擇性，高度350可以大抵上不受到蝕刻的影響。舉例來說，源極/汲極區的高度損失可以是從0至5nm的範圍。
如上所述，為了避免起因於蝕刻之後的源極/汲極區的體積改變所造成的鰭式場效電晶體的效能劣化或讓效能劣化最小化，可以依此調整高度和硼摻雜物的濃度。舉例來說，高度調整可以是從5至20nm的範圍，且硼摻雜物的濃度範圍可以從3×1020-5×1021原子/cm3調整成1×1020-3×1021原子/cm3。在第二磊晶層成長期間，可以實施這兩者調整。本發明所屬技術領域中具有通常知識者將可理解，可以在選擇性蝕刻製程之前實施這些調整。前述的調整範圍僅為範例，並非用於限制本發明實施例。
在操作530中，在第二矽鍺磊晶層上方成長覆蓋磊晶矽鍺層。在一些實施例中，在鍺的原子百分比和硼摻雜物的濃度方面，覆蓋磊晶矽鍺層是類似於第一矽鍺磊晶層。舉例來說，對鍺而言為0至40%，對硼摻雜物的濃度而言為5×1019至1×1021原子/cm3。在一些實施例中，覆蓋磊晶矽鍺層的厚度可以是從0至10nm的範圍。
本發明實施例是原位蝕刻製程，其在鰭式場效電晶體結構的兩個相鄰的鰭之間橫向蝕刻矽鍺源極/汲極區。此 橫向蝕刻沿著(110)平面的方向或鰭的寬度的方向(x方向)實施。可以將橫向蝕刻製程整合至矽鍺源極/汲極區的磊晶成長製程中。舉例來說，橫向蝕刻製程可以是原位製程。為了補償在源極/汲極區上的矽鍺材料損失，可以調整矽鍺源極/汲極區的原始高度和硼摻雜物的濃度，以避免鰭式場效電晶體的效能劣化。由於原位橫向蝕刻製程，可以更好地隔離相鄰的鰭的源極/汲極區，以及可以避免電性短路。
蝕刻製程可以配置為沿著(110)平面具有高度選擇性，因此減少矽鍺源極/汲極區的寬度，而大抵上不影響源極/汲極區的高度。經由臨界製程參數，例如氣體流速和晶圓溫度，可以調整蝕刻製程的橫向選擇性。此選擇性也可以取決於第二和第一矽鍺磊晶層的鍺原子百分比和硼摻雜物的濃度。此外，根據一些實施例，對較小的鰭間距尺寸(例如小於50nm的鰭間距)，可能需要連續的矽鍺磊晶成長和選擇性橫向蝕刻的循環。本發明所屬技術領域中具有通常知識者將可理解，本發明實施例可以被延伸至其他的應用，其需要矽鍺材料的選擇性蝕刻，例如，像是微機電系統(micro-electro-mechanical systems，MEMS)和3D積體電路。
根據一些實施例，橫向蝕刻磊晶層的方法包含在基底上形成複數個鰭，其中每一個鰭具有第一寬度，在這些鰭上形成源極/汲極區，且每一個源極/汲極區具有與鰭的第一寬度在相同方向上的第二寬度和一高度，選擇性地蝕刻源極/汲極區以減少源極/汲極區的第二寬度，在源極/汲極區上方形成磊晶蓋層。
如前述之橫向蝕刻磊晶層的方法，其中每一個源極/汲極區的高度介於40和80nm之間。
如前述之橫向蝕刻磊晶層的方法，其中選擇性地蝕刻包含採用氯化氫(hydrochloric acid，HCl)、鍺烷(germane，GeH4)和氯氣(chlorine，Cl2)的原位蝕刻，且其中氯化氫的流速是40至1000sccm，鍺烷的流速是0至1000sccm，以及氯氣的流速是0至100sccm。
如前述之橫向蝕刻磊晶層的方法，其中原位蝕刻在製程溫度介於450℃和800℃之間實施。
如前述之橫向蝕刻磊晶層的方法，其中原位蝕刻以0至5nm減少源極/汲極區的高度。
如前述之橫向蝕刻磊晶層的方法，其中形成源極/汲極區包含在每一個鰭上方成長第一磊晶層，以及在第一磊晶層上方成長第二磊晶層。
如前述之橫向蝕刻磊晶層的方法，其中第一磊晶層的成長包含以介於0和40%之間的鍺原子百分比、介於5×1019至1×1021原子/cm3的硼摻雜物濃度和介於10至20nm之間的厚度，成長矽鍺磊晶層。
如前述之橫向蝕刻磊晶層的方法，其中第二磊晶層的成長包含以介於20和80%之間的鍺原子百分比、介於1×1020至3×1021原子/cm3的硼摻雜物濃度和介於30至60nm之間的厚度，成長矽鍺磊晶層。
如前述之橫向蝕刻磊晶層的方法，其中磊晶蓋層的成長包含以介於0和40%之間的鍺原子百分比、介於5×1019 至1×1021原子/cm3的硼摻雜物濃度和介於10至20nm之間的厚度，成長矽鍺磊晶層。
根據一些實施例，橫向蝕刻磊晶層的方法包含在基底上形成複數個鰭，其中每一個鰭具有頂面、側壁面和第一寬度，經由在每一個鰭的頂面和側壁面的一部分上方成長第一磊晶層，以形成具有高度的源極/汲極區，更在第一磊晶層上方成長第二磊晶層，其中第二磊晶層具有與鰭的第一寬度在相同方向上的第二寬度，以預定的時間量選擇性地蝕刻第二磊晶層，以減少第二磊晶層的第二寬度，在第二磊晶層上方成長第三磊晶層，其中第三磊晶層具有對齊第二磊晶層的第二寬度之第三寬度。
如前述之橫向蝕刻磊晶層的方法，更包含以另一預定的時間量，選擇性地蝕刻第三磊晶層，以減少第三磊晶層的第三寬度，以及在第三磊晶層上方成長第四磊晶層。
如前述之橫向蝕刻磊晶層的方法，其中選擇性地蝕刻第二磊晶層包括在介於450℃和800℃之間的溫度下，以氯化氫(HCl)、鍺烷(GeH4)和氯氣(Cl2)，對第三磊晶層的原位蝕刻，且其中原位蝕刻包括導入氯化氫、鍺烷和氯氣以形成混合物，或者一次導入氯化氫、鍺烷和氯氣中的一種。
如前述之橫向蝕刻磊晶層的方法，其中選擇性地蝕刻第二磊晶層增加由源極/汲極區的一對側面所形成的角度，從介於45°和65°之間的第一範圍增加至介於55°和180°之間的第二範圍。
如前述之橫向蝕刻磊晶層的方法，其中原位蝕刻 以0至5nm減少源極/汲極區的高度。
根據一些實施例，橫向蝕刻磊晶層的方法包含在第一磊晶層上方具有第二磊晶層的磊晶堆疊，且其中磊晶堆疊具有沿著(100)平面的高度和沿著(110)平面的第一寬度，選擇性地蝕刻磊晶堆疊的一部分以減少沿著(110)平面的第一寬度，在磊晶堆疊上方成長第三磊晶層，使得第三磊晶層具有沿著(110)平面的第二寬度。
如前述之橫向蝕刻磊晶層的方法，更包含在形成磊晶堆疊之前，在基底上形成複數個鰭，其中每一個鰭具有形成於其上的磊晶堆疊。
如前述之橫向蝕刻磊晶層的方法，其中選擇性地蝕刻包含在介於450和800℃之間的製程溫度實施原位蝕刻。
如前述之橫向蝕刻磊晶層的方法，其中選擇性地蝕刻包含採用氯化氫(HCl)、鍺烷(GeH4)和氯氣(Cl2)的原位蝕刻，且其中氯化氫的流速是40至1000sccm，鍺烷的流速是0至1000sccm，以及氯氣的流速是0至100sccm。
如前述之橫向蝕刻磊晶層的方法，更包含選擇性地蝕刻第三磊晶層的一部分，以減少第三磊晶層沿著(110)平面的第二寬度，以及在第三磊晶層上方成長第四磊晶層。
如前述之橫向蝕刻磊晶層的方法，其中選擇性地蝕刻包含以少於5nm降低磊晶堆疊的高度。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們 能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。
500‧‧‧製造方法
510、515、520、525、530‧‧‧操作

Claims (10)

  1. 一種橫向蝕刻磊晶層的方法，包括：在一基底上形成複數個鰭；在該些鰭上形成複數個源極/汲極區，其中該些源極/汲極區的形成包括：在該些鰭上成長一第一磊晶層，其中該第一磊晶層具有一第一源極/汲極寬度和一第一源極/汲極高度；在該第一磊晶層上成長一第二磊晶層以使該第一源極/汲極寬度增加至一第二源極/汲極寬度，並使該第一源極/汲極高度增加至一第二源極/汲極高度；以及蝕刻該第二磊晶層，以使該第二源極/汲極高度降低少於該第二源極/汲極寬度；以及在該蝕刻的第二磊晶層上成長一磊晶蓋層。
  2. 如申請專利範圍第1項所述之橫向蝕刻磊晶層的方法，其中每一個源極/汲極區的最終高度介於40和80nm之間。
  3. 如申請專利範圍第1或2項所述之橫向蝕刻磊晶層的方法，其中該第二磊晶層的蝕刻包括採用氯化氫、鍺烷和氯氣的原位蝕刻，且其中氯化氫的流速是40至1000sccm，鍺烷的流速是0至1000sccm，以及氯氣的流速是0至100sccm。
  4. 如申請專利範圍第1或2項所述之橫向蝕刻磊晶層的方法，其中該蝕刻以少於5nm降低該第二源極/汲極高度並以少於20nm降低該第二源極/汲極寬度。
  5. 如申請專利範圍第1或2項所述之橫向蝕刻磊晶層的方法，其中該第一磊晶層的成長包括成長一矽鍺磊晶層，該矽鍺 磊晶層具有介於10和20nm之間的厚度、介於0和40%之間的鍺原子百分比及5×1019至1×1021原子/cm3的硼摻雜物濃度；該第二磊晶層的成長包括成長一矽鍺磊晶層，該矽鍺磊晶層具有介於30和60nm之間的厚度、介於20和80%之間的鍺原子百分比及1×1020至3×1021原子/cm3的硼摻雜物濃度；或該磊晶蓋層的成長包括成長一矽鍺磊晶層，該矽鍺磊晶層具有介於10和20nm之間的厚度、介於0和40%之間的鍺原子百分比及5×1019至1×1021原子/cm3的硼摻雜物濃度。
  6. 一種橫向蝕刻磊晶層的方法，包括：在一基底上形成複數個鰭，其中每一個鰭具有一頂面和複數個側壁面；以及形成一源極/汲極區，其中該源極/汲極區的形成包括：成長一第一磊晶層，具有在每一個鰭的該頂面上及該些側壁面的一部分上方的一第一寬度和一第一高度；成長一第二磊晶層，具有在具有該第一寬度的該第一磊晶層上的一第二寬度和一第二高度；蝕刻該第二磊晶層以降低該第二寬度，其中該蝕刻保持該第二磊晶層的該第二高度；以及在該蝕刻的第二磊晶層上成長一第三磊晶層，其中該第三磊晶層比該第二磊晶層薄，且具有與該第二磊晶層的該第二寬度對齊的一第三寬度。
  7. 如申請專利範圍第6項所述之橫向蝕刻磊晶層的方法，其中該第二磊晶層的蝕刻增加由該第二磊晶層的一對側面所形成的角度，從介於45°和65°之間的一第一範圍增加至介於 55°和180°之間的一第二範圍。
  8. 如申請專利範圍第6或7項所述之橫向蝕刻磊晶層的方法，其中該第二磊晶層的蝕刻包括在介於450℃和800℃之間的溫度下，以氯化氫、鍺烷和氯氣對該第二磊晶層的原位蝕刻，且其中該原位蝕刻包括一次導入該氯化氫、鍺烷和氯氣中的一種以形成混合物。
  9. 一種橫向蝕刻磊晶層的方法，包括：在一第一磊晶層上形成具有一第二磊晶層的一磊晶層堆疊，其中該磊晶層堆疊具有沿著(100)平面的一高度和沿著(110)平面的一寬度，且其中該第二磊晶層比該第一磊晶層厚；選擇性地蝕刻該第二磊晶層以比沿著該(100)平面的該高度降低更多沿著該(110)平面的該寬度，其中該第二磊晶層的選擇性地蝕刻包括基於由該第二磊晶層中的硼和鍺原子百分比所調整的方向選擇性來蝕刻；以及在該磊晶層堆疊上成長一第三磊晶層。
  10. 如申請專利範圍第9項所述之橫向蝕刻磊晶層的方法，更包括：選擇性地蝕刻該第三磊晶層以降低該第三磊晶層沿著該(110)平面的一尺寸同時保持沿著該(100)平面的另一尺寸；以及在該第三磊晶層上成長一第四磊晶層。
TW106130975A 2017-06-16 2017-09-11 橫向蝕刻磊晶層的方法 TWI733896B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/625,501 2017-06-16
US15/625,501 US10727131B2 (en) 2017-06-16 2017-06-16 Source and drain epitaxy re-shaping

Publications (2)

Publication Number Publication Date
TW201906000A TW201906000A (zh) 2019-02-01
TWI733896B true TWI733896B (zh) 2021-07-21

Family

ID=64457996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130975A TWI733896B (zh) 2017-06-16 2017-09-11 橫向蝕刻磊晶層的方法

Country Status (5)

Country Link
US (1) US10727131B2 (zh)
KR (1) KR102034262B1 (zh)
CN (1) CN109148582B (zh)
DE (1) DE102017128062A1 (zh)
TW (1) TWI733896B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727131B2 (en) * 2017-06-16 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain epitaxy re-shaping
US10510875B2 (en) * 2017-07-31 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain structure with reduced contact resistance and enhanced mobility
US10879355B2 (en) 2018-09-27 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Profile design for improved device performance
KR20220038157A (ko) * 2019-07-26 2022-03-25 어플라이드 머티어리얼스, 인코포레이티드 이방성 에피택셜 성장
DE102020121514A1 (de) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11164787B2 (en) 2019-12-19 2021-11-02 International Business Machines Corporation Two-stage top source drain epitaxy formation for vertical field effect transistors enabling gate last formation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110210404A1 (en) * 2010-02-26 2011-09-01 Taiwan Seminconductor Manufacturing Company, Ltd. Epitaxy Profile Engineering for FinFETs
US20140252489A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with Rounded Source/Drain Profile
US8946029B2 (en) * 2012-11-12 2015-02-03 GlobalFoundries, Inc. Methods of manufacturing integrated circuits having FinFET structures with epitaxially formed source/drain regions
TW201607030A (zh) * 2014-08-06 2016-02-16 應用材料股份有限公司 修飾電晶體源極汲極區域上磊晶成長形狀之方法
TW201635519A (zh) * 2015-03-16 2016-10-01 台灣積體電路製造股份有限公司 半導體裝置結構及其形成方法
US9660075B2 (en) * 2014-01-29 2017-05-23 GlobalFoundries, Inc. Integrated circuits with dual silicide contacts and methods for fabricating same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261588A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体装置
JPH1153154A (ja) * 1997-08-07 1999-02-26 Nec Corp 電子メール表示装置および電子メール表示プログラムを記録したコンピュータが読み取り可能な記録媒体
JP2003204063A (ja) * 2002-01-10 2003-07-18 Toshiba Corp 半導体装置及びその製造方法
US6791155B1 (en) 2002-09-20 2004-09-14 Integrated Device Technology, Inc. Stress-relieved shallow trench isolation (STI) structure and method for forming the same
US7018882B2 (en) * 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
CN100524663C (zh) * 2006-07-24 2009-08-05 联华电子股份有限公司 金属氧化物半导体场效应晶体管及其制造方法
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
CN102709183B (zh) * 2011-03-28 2016-08-03 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
US8334185B2 (en) * 2011-04-19 2012-12-18 Globalfoundries Inc. Early embedded silicon germanium with insitu boron doping and oxide/nitride proximity spacer
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US20130149830A1 (en) * 2011-12-07 2013-06-13 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicon-germanium source/drain regions therein
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105654B2 (en) * 2012-03-21 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain profile for FinFET
US8703556B2 (en) * 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9054044B2 (en) * 2013-03-07 2015-06-09 Globalfoundries Inc. Method for forming a semiconductor device and semiconductor device structures
DE102013102322B4 (de) * 2013-03-08 2018-05-30 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zur Vermessung und Optimierung einer optoelektronischen Komponente
US9159834B2 (en) * 2013-03-14 2015-10-13 International Business Machines Corporation Faceted semiconductor nanowire
CN104217948B (zh) * 2013-05-31 2018-04-03 中国科学院微电子研究所 半导体制造方法
CN104253046B (zh) * 2013-06-26 2016-12-28 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9349649B2 (en) * 2014-06-26 2016-05-24 Globalfoundries Inc. Low resistance and defect free epitaxial semiconductor material for providing merged FinFETs
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9324820B1 (en) * 2014-10-28 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor structure with metallic layer over source/drain structure
US9418897B1 (en) 2015-06-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap around silicide for FinFETs
US9425259B1 (en) * 2015-07-17 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor device having a fin
US9472669B1 (en) * 2015-09-04 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Fin FET device with epitaxial source/drain
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR102321839B1 (ko) * 2016-05-09 2021-11-05 어플라이드 머티어리얼스, 인코포레이티드 트랜지스터의 소스/드레인 영역 상의 에피택셜 필름에 대한 선택적 식각 방법
CN106098689B (zh) * 2016-06-08 2019-07-16 中国科学院微电子研究所 一种三维集成cmos集成单元
US9634143B1 (en) * 2016-07-21 2017-04-25 Globalfoundries Inc. Methods of forming FinFET devices with substantially undoped channel regions
US9812363B1 (en) 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10727131B2 (en) * 2017-06-16 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain epitaxy re-shaping

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110210404A1 (en) * 2010-02-26 2011-09-01 Taiwan Seminconductor Manufacturing Company, Ltd. Epitaxy Profile Engineering for FinFETs
US8946029B2 (en) * 2012-11-12 2015-02-03 GlobalFoundries, Inc. Methods of manufacturing integrated circuits having FinFET structures with epitaxially formed source/drain regions
US20140252489A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with Rounded Source/Drain Profile
US9660075B2 (en) * 2014-01-29 2017-05-23 GlobalFoundries, Inc. Integrated circuits with dual silicide contacts and methods for fabricating same
TW201607030A (zh) * 2014-08-06 2016-02-16 應用材料股份有限公司 修飾電晶體源極汲極區域上磊晶成長形狀之方法
TW201635519A (zh) * 2015-03-16 2016-10-01 台灣積體電路製造股份有限公司 半導體裝置結構及其形成方法

Also Published As

Publication number Publication date
CN109148582B (zh) 2023-04-28
TW201906000A (zh) 2019-02-01
US10727131B2 (en) 2020-07-28
DE102017128062A1 (de) 2018-12-20
KR20180137392A (ko) 2018-12-27
US20180366373A1 (en) 2018-12-20
KR102034262B1 (ko) 2019-10-18
CN109148582A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
TWI733896B (zh) 橫向蝕刻磊晶層的方法
US9911830B2 (en) FinFETs with contact-all-around
US10164064B2 (en) FinFETs with low source/drain contact resistance
US11011643B2 (en) Nanosheet FET including encapsulated all-around source/drain contact
US12080761B2 (en) Fully strained channel
US9472468B2 (en) Nanowire CMOS structure and formation methods
TWI785126B (zh) 半導體裝置結構及其形成方法
US10026736B2 (en) Semiconductor devices and methods of manufacturing the same
US20190115263A1 (en) Semiconductor fin patterning techniques to achieve uniform fin profiles for fin field effect transistors
US10340190B2 (en) Semiconductor device structure and method for forming the same
KR20190003297A (ko) 반도체 디바이스의 소정 형상의 소스/드레인 에피택셜 층을 형성하는 방법
US11183419B2 (en) Unconfined buried interconnects
US10879124B2 (en) Method to form a fully strained channel region
TWI764050B (zh) 半導體裝置及其形成方法
JP2019192913A (ja) 高アスペクト比構造におけるｉｉｉ−ｖ族材料の除去方法
US11705504B2 (en) Stacked nanosheet transistor with defect free channel
KR20090012583A (ko) 반도체 집적 회로 장치의 제조 방법
TW202347773A (zh) 半導體裝置及其形成方法