TWI731586B

TWI731586B - 發光二極體(led)驅動電路

Info

Publication number: TWI731586B
Application number: TW109104817A
Authority: TW
Inventors: 奚鵬博; 林振祺
Original assignee: 友達光電股份有限公司
Priority date: 2020-02-14
Filing date: 2020-02-14
Publication date: 2021-06-21
Also published as: TW202131758A

Abstract

發光二極體(LED)驅動電路，用以驅動一LED，該LED驅動電路包括：一PWM(脈衝寬度調變)時序控制方塊、一PWM寫入控制方塊、一PAM(脈衝振幅調變)振幅控制方塊、一PAM寫入控制方塊與一LED輸出控制方塊。該PWM寫入控制方塊受控於一第一閘極信號或者一發光信號而將一資料信號寫入至該PWM時序控制方塊，以使得該PWM時序控制方塊據以控制該LED。該PAM寫入控制方塊受控於一第二閘極信號而將資料信號寫入至該PAM振幅控制方塊，以使得該PAM振幅控制方塊據以控制該LED。LED輸出控制方塊控制流經該LED的電流。

Description

發光二極體(LED)驅動電路

本發明是有關於一種發光二極體(LIGHT EMITTING DIODE，LED)驅動電路。

如果以PWM(脈衝寬度調變，pulse width modulation)來驅動發光二極體(LED)的話，則可以使得面板保持高發光效率，且面板的顏色偏斜較不嚴重，也可使得驅動資料的排排較有彈性。

故而，如何讓LED驅動電路能具有更佳的性能，乃是業界努力方向之一。

根據本案一實例，提出一種發光二極體(LED)驅動電路，用以驅動一LED，該LED驅動電路包括：一第一電晶體包括：一閘極、一源極，與一汲極；一第二電晶體包括：一閘極耦接至一臨界控制信號、一源極耦接至該第一電晶體的該閘極，與一汲極耦接至該第一電晶體的該汲極；一第一電容包括：一第一端耦接至一清除控制信號，與一第二端耦接至該第一電晶體的該閘極；一第三電晶體包括：一閘極耦接至一第一閘極信號、一源極耦接至一資料信號，與一汲極耦接至該第一電晶體的該源極；一第四電晶體包括：一閘極耦接至該第二電晶體的該汲極、一源極，以及一汲極直接或間接耦接至該LED 的一陽極；一第五電晶體包括：一閘極耦接至一重置信號、一源極耦，與一汲極耦接至該第二電晶體的該汲極；一第六電晶體包括：一閘極耦接至一第二閘極信號、一源極耦接至該第五電晶體的該汲極，與一汲極直接或間接耦接至該LED的該陽極；一第二電容包括：一第一端耦接至一第一操作電壓，與一第二端耦接至該第四電晶體的該閘極；一第七電晶體包括：一閘極耦接至一第二閘極信號、一源極耦接至該資料信號，與一汲極耦接至該第四電晶體的該源極；以及一第八電晶體包括：一閘極耦接至一發光信號、一源極耦接至該第一操作電壓，與一汲極耦接至該第四電晶體的該源極，其中，該LED的一陰極耦接至一第二操作電壓。

根據本案另一實例，提出一種一種發光二極體(LED)驅動電路，用以驅動一LED，該LED驅動電路包括：一第一電晶體具有：一閘極，一源極，與一汲極；一第二電晶體具有：一閘極接收一第一閘極控制信號，一源極耦接於該第一電晶體的該閘極，與一汲極耦接於該第一電晶體的該汲極；一第三電晶體具有：一閘極接收一第一閘極信號，一源極接收一資料信號，與一汲極耦接於該第一電晶體的該源極；一第一電容具有：一第一端接收一時序控制信號，與一第二端耦接於該第一電晶體的該閘極；一第四電晶體具有：一閘極耦接於該第一電晶體的該汲極，一源極耦接於一第一操作電壓，與一汲極耦接於該LED的一陽極；一第五電晶體具有：一閘極接收一第二閘極控制信號，一源極耦接於該第四電晶體的該閘極，與一汲極耦接於該LED的該陽極；一第六電晶體具有：一閘極接收一第二閘極信號，一源極接收該資料信號，與一汲極；一第二電容具有：一第一端耦接於該第六電晶體的該汲極，與一第二端耦接於該第四電晶體的該閘極；以及一第三電容具有：一第一端耦接於該第一操作電壓，與一第二端耦接於該第四電晶體的該閘極，其中，該LED的一陰極耦接至一第二操作電壓。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100:LED驅動電路

D1:LED

110:脈衝寬度調變(PWM)時序控制方塊

120:PWM寫入控制方塊

130:脈衝振幅調變(PAM)振幅控制方塊

140:PAM寫入控制方塊

150:LED輸出控制方塊

160:LED順向電壓感應方塊

T11~T18:電晶體

C11~C13:電容

400,500:LED驅動電路

600:LED驅動電路

D2:LED

610:PWM時序控制方塊

620:PWM寫入控制方塊

630:PAM振幅控制方塊

640:PAM寫入控制方塊

650:LED輸出控制方塊

T21~T29:電晶體

C21~C22:電容

900:LED驅動電路

第1圖顯示根據本案第一實施例的發光二極體(LED)驅動電路之電路架構圖。

第2圖顯示根據本案第一實施例的LED驅動電路的時序圖。

第3A圖至第3H圖顯示根據本案第一實施例的LED驅動電路的各階段操作示意圖。

第4A圖顯示根據本案第二實施例的LED驅動電路的電路圖。

第4B圖顯示根據本案第二實施例的LED驅動電路的重置操作。

第5A圖顯示根據本案第三實施例的LED驅動電路的電路圖。

第5B圖顯示根據本案第三實施例的LED驅動電路的重置操作。

第5C圖顯示根據本案第三實施例的LED驅動電路的時序圖。

第6圖顯示根據本案第四實施例的發光二極體(LED)驅動電路之電路架構圖。

第7圖顯示根據本案第四實施例的LED驅動電路的時序圖。

第8A圖至第8F圖顯示根據本案第四實施例的LED驅動電路的各階段操作示意圖。

第9圖的LED驅動電路乃是本案第6圖第四實施例的變形。

第10圖顯示根據本案第9圖的LED驅動電路的時序圖。

本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。

第1圖顯示根據本案第一實施例的發光二極體(LED)驅動電路之電路架構圖。如第1圖所示，本案第一實施例的LED驅動電路100用以驅動LED D1。LED驅動電路100包括：脈衝寬度調變(Pulse Width Modulation，PWM)時序控制方塊110、PWM寫入控制方塊120、脈衝振幅調變(Pulse Amplitude Modulation，PAM)振幅控制方塊130、PAM寫入控制方塊140與LED輸出控制方塊150。LED驅動電路100更可以選擇性包括LED順向電壓(Forward Voltage)感應方塊160。或者，PWM時序控制方塊110與PWM寫入控制方塊120可以合稱為PWM驅動方塊。PAM振幅控制方塊130與PAM寫入控制方塊140可以合稱為PAM驅動方塊。

PWM寫入控制方塊120受控於一第一閘極信號G1[n]而將一資料信號DATA[m]寫入至PWM時序控制方塊110，以使得PWM時序控制方塊110據以控制該LED D1。PAM寫入控制方塊140受控於一第二閘極信號G2[n]而將資料信號DATA[m]寫入至PAM振幅控制方塊130，以使得PAM振幅控制方塊130據以控制LED。LED輸出控制方塊150控制流經該LED的電流。n與m為正整數，n是面板的閘極掃描線數量，m是一次所掃描的資料線數量。

PWM時序控制方塊110包括電晶體T11、電晶體T12與電容C11。PWM寫入控制方塊120包括電晶體T13。PAM振幅控制方塊130包括電晶體T14、T15與電容C12、C13。PAM寫入控制方塊140包括電晶體T16。LED輸出控制方塊150包括電晶體T14。LED順向電壓感應方塊160包括電晶體T17。亦即，電晶體T14同時兼顧PAM振幅控制功能與LED輸出控制功能。

電晶體T11(亦可稱為PWM控制電晶體)具有：一閘極耦接於電容C11，一源極耦接於電晶體T13，與一汲極耦接於電晶體T12。

電晶體T12具有：一閘極接收第一閘極控制信號GC1，一源極耦接於電晶體T11的閘極，與一汲極耦接於電晶體T11的汲極。

電晶體T13具有：一閘極接收第一閘極信號G1[n]，一源極接收資料信號DATA[m]與一汲極耦接於電晶體T11的源極。

電容C11具有：一第一端接收時序控制信號TCS，與一第二端耦接於電晶體T11的閘極。

電晶體T14(亦可稱為電流驅動電晶體)具有：一閘極耦接於電晶體T11的汲極，一源極耦接於操作電壓VDD與一汲極耦接於LED D1的陽極。

電晶體T15具有：一閘極接收第二閘極控制信號GC2，一源極耦接於電晶體T14的閘極與一汲極耦接於LED D1的陽極。

電晶體T16具有：一閘極接收第二閘極信號G2[n]，一源極接收資料信號DATA[m]與一汲極耦接於電容C12。

電容C12具有：一第一端耦接於電晶體T16的汲極，與一第二端耦接於電晶體T14的閘極。

電容C13具有：一第一端耦接於操作電壓VDD，與一第二端耦接於電晶體T14的閘極。

電晶體T17(亦可稱為LED感應電晶體)具有：一閘極接收第三閘極信號G3[n]，一源極接收資料信號DATA[m]與一汲極耦接於LED D1。LED D1的陽極耦接至電晶體T14，而LED D1的陰極耦接至操作電壓VSS。

第2圖顯示根據本案第一實施例的LED驅動電路100的時序圖。第3A圖至第3H圖顯示根據本案第一實施例的LED驅動電路100的各階段操作示意圖。本案第一實施例的LED驅動電路100的階段包括：LED感應(LED sensing)階段TP2、第一重置階段TP3、PWM資料寫入(PWM data write)階段TP4、信號提昇(TCS boost)階段TP5、第二重置階段TP6、PAM臨界電壓補償階段TP7、PAM資料寫入(PAM data write)階段TP8、預發光階段TP9，與發光(emission light on)階段TP10。發光階段TP10之後則是發光截止階段(發光遇到PWM截止)TP1。

於LED感應階段(亦可稱為LED補償階段)TP2(其代表就是新的圖框(frame)的寫入)，如第3A圖所示，為了能更準確地感應LED D1的順向電壓，將除了電晶體T17導通之外的其餘電晶體T11-T16皆關閉。亦即，另外，電晶體T14的源極要改為耦接至L(亦即將VDD切換至L(例如但不受限於為0V))。藉此，感應電流I_sense由(外部)電流源或(外部)電壓源流經電晶體T17(電晶體T17的源極接收電壓VLED)而流至LED D1。透過此，可以利用查表來查出LED的順向電壓，藉此來了解/改善LED的發光效率。

於第一重置階段TP3，如第3B圖所示，由於操作電壓VDD與VSS都切換為L，所以，LED D1上沒有電流通過。另外，為了將電晶體T11的閘極電壓重置，所以，讓時序控制信號TCS為L。而且，第一閘極控制信號GC1、第二閘極控制信號GC2、第一閘極信號G1[n]與第二閘極信號G2[n]由邏輯高轉態為邏輯低，以使得電晶體T12、T15、T13與T16導通。第三閘極信號G3[n]維持於邏輯低，所以，電晶體T17仍導通。由於時序控制信號TCS已降至L且電晶體T11的源極也為L，故而電晶體T11為截止，而將電晶體T11的閘極電壓重置為L。

於PWM資料寫入階段TP4，如第3C圖所示，在此階段，同時進行PWM資料寫入與PWM控制電晶體(電晶體T11)的臨界電壓補償。為了將資料信號DATA[m]寫入至電容C11，電晶體T11-T13皆為導通，以形成資料寫入路徑。此外，於PWM資料寫入階段TP4內，尚可對電晶體T11進行內部臨界電壓補償，亦即，透過電晶體T11，使得電晶體T11的閘極電壓可被補償為(VP-Vth，Vth代表電晶體T11的臨界電壓)，其中，VP為此時的資料信號DATA[m]的電壓。另外，讓電晶體T17、T16與T15由導通變為關閉，以避免影響PWM資料寫入。

於信號提昇階段TP5，如第3D圖所示，將時序控制信號TCS由L拉高至H。可使得電晶體T11為截止。另外，亦控制讓電晶體T12與T13也為關閉，如此，可以阻絕PWM驅動方塊110與PAM驅動方塊120。

於第二重置階段TP6，如第3E圖所示，藉由讓電晶體T15與T17為導通來形成重置路徑，可使得讓電晶體T14的閘極電壓被重置為VDATA_L(例如但不受限於為0V)。另外，將VSS切換至H(例如但不受限於為10V(亦即LED D1的陰極切換至H)，而由於LED D1的陽極為L，故而，LED D1處於逆向偏壓(reverse bias)，如此可以將LED重置。另外，由於資料信號DATA[m]為VDATA_L(0V)，也可達到重置資料線的目的。

於PAM臨界電壓補償階段TP7，如第3F圖所示，藉由切換第二閘極信號G2[n](由邏輯高切至邏輯低)與第三閘極信號G3[n](由邏輯低切至邏輯高)以控制讓電晶體T16為導通而電晶體T17則為關閉，以將資料信號DATA[m](VDATA_H，例如但不受限於為10V)透過電晶體T16來寫入至電容C12，藉此打開電晶體T14。此外，將電晶體T14的源極切至為H的VDD，如此，可以將電晶體T14的閘極電壓重置至H-Vth(電晶體T15亦為導通)。

於PAM資料寫入階段TP8，如第3G圖所示，此時的資料信號DATA為VA(可能介於10V~0V之間)，以節點Q點來看，在前一階段(TP7)中，節點Q點的電壓為H，而在此階段TP8，Q點的電壓變為VA，亦即，Q點的電壓有△VA的變動(△VA=H-VA)，所以，由於第二閘極信號G2[n]的切換電晶體T16切換於導通與關閉，以將資料信號DATA[m]寫入至電容C12，故而，透過電容耦合效應，電晶體T14的閘極電壓變為H-Vth-△VA(透過電容C12與C13的分壓，在此假設電容C12與C13的電容值相等)。另外，要將電晶體T15關閉(第二閘極控制信號GC2轉為邏輯高)，以避免影響到電晶體T14的閘極電壓。

於預發光階段TP9，此時，透過電容C11可以保持住電晶體T11的閘極電壓，透過電容C13可以保持住電晶體T14的閘極電壓。另外，為了發光階段做準備，將電晶體T13導通(第一閘極信號G1[n]轉為邏輯低)並將電晶體T16關閉。由於之後有截止電壓要進來，所以，電晶體T13在此階段要打開。

如第3H圖所示，於發光階段TP10，將VSS由H切換為L，而VDD保持於H，則可以把讓LED D1變成順向偏壓，且由於電晶體T14為打開，故而，有電流流經LED D1，使得LED D1為正常發光。而此時的電晶體T11等待被開啟但尚未被開啟(因為仍要等時序控制信號TCS下拉)。於發光階段的前一階段，電晶體T14的閘極電壓為10V-Vth-△VA。透過電容C13的電容耦合效應，電晶體T14的閘極電壓逐漸上升(由10V-Vth-△VA逐漸上升至10V)，所以，電晶體T14的導通逐漸變弱。此外，於發光階段，讓其餘電晶體T11、T17、T12、 T16與T15皆為關閉。此外，由於要於下一階段來導通電晶體T11，故而，第一閘極信號G1[n]為邏輯低以導通電晶體T13。由於電晶體T11被截止，所以，電晶體T11的源極維持在VPPO(此時的資料信號為VPPO)。此外，於發光階段TP10內，時序控制信號TCS由5V開始往下降。

於發光截止階段(發光遇到PWM截止)TP1，此時的時序控制信號TCS持續緩慢下降，於TP1結束時，時序控制信號TCS下降至L(例如但不受限於為0V，使得電晶體T11逐漸導通，故而，將電晶體T14的閘極拉高至資料信號DATA[m](例如為10V的VPPO)，以關閉電晶體T14。

在本案第一實施例中，可以抵抗電壓降(IR drop)的原因在於，當出現電壓下降情況，電晶體T14的VGS不受影響，被保持住。由於電容C12在第3H圖的正常發光階段是無作用的，所以，電晶體T14的VGS被電容C13保持住。

本案第一實施例的LED驅動電路的特徵在於：利用PWM方式來驅動LED；輔以PAM方式來驅動LED，故而可以得到亮度提昇的效果；對於電流驅動電晶體(T14)可進行內部臨界電壓補償；對於PWM控制電晶體(T11)可進行內部臨界電壓補償；可以感應LED順向電壓，以控制流經LED的電流及達到外部補償；具有較佳的抗電壓降(IR drop)能力；以及可以達成LED逆向偏壓重置。

第4A圖顯示根據本案第二實施例的LED驅動電路的電路圖。相較於第1圖，根據本案第二實施例的LED驅動電路400少了電晶體T17，亦即，根據本案第二實施例的LED驅動電路少了LED順向電壓感應功能。第4B圖顯示根據本案第二實施例的LED驅動電路400的重置操作。根據本案第二實施例的LED驅動電路400的其餘操作基本上相似於根據本案第一實施例的LED驅動電路100的操作，但少了LED感應階段TP2。故其細節在此省略。

第5A圖顯示根據本案第三實施例的LED驅動電路的電路圖。相較於第4A圖，根據本案第三實施例的LED驅動電路500多了重置電晶體T18。重置電晶體T18包括：一閘極接收重置信號RES；一源極耦接至電晶體T15的汲極，以及一汲極耦接至VSS。第5B圖顯示根據本案第三實施例的LED驅動電路500的重置操作。第5C圖顯示根據本案第三實施例的LED驅動電路的時序圖。根據本案第三實施例的LED驅動電路500的其餘操作基本上相似於根據本案第一實施例的LED驅動電路100的操作，但少了LED感應(LED sensing)階段TP2。故其細節在此省略。

第6圖顯示根據本案第四實施例的發光二極體(LED)驅動電路之電路架構圖。如第6圖所示，本案第四實施例的LED驅動電路600用以驅動LED D2。LED驅動電路600包括：PWM時序控制方塊610、PWM寫入控制方塊620、PAM振幅控制方塊630、PAM寫入控制方塊640與LED輸出控制方塊650。或者，PWM時序控制方塊610與PWM寫入控制方塊620可以合稱為PWM驅動方塊。PAM振幅控制方塊630與PAM寫入控制方塊640可以合稱為PAM驅動方塊。

PWM寫入控制方塊620受控於一第一閘極信號G21[n]或者一發光信號EM而將一資料信號DATA2[m]寫入至PWM時序控制方塊610，以使得PWM時序控制方塊610據以控制該LED D2。PAM寫入控制方塊640受控於一第二閘極信號G22[n]而將資料信號DATA2[m]寫入至PAM振幅控制方塊630，以使得PAM振幅控制方塊630據以控制該LED D2。LED輸出控制方塊650控制流經該LED D2的電流。

PWM時序控制方塊610包括電晶體T21、電晶體T22與電容C21。PWM寫入控制方塊620包括電晶體T23。PAM振幅控制方塊630包括電晶體T24、T25、T26與電容C22。PAM寫入控制方塊640包括電晶體T27。LED輸出控制方塊650包括電晶體T24與T28。亦即，電晶體T22同時兼顧PAM振幅控制功能與LED輸出控制功能。

電晶體T21包括：一閘極耦接至電容C21、一源極耦接至電晶體T23與一汲極耦接至電容C22。

電晶體T22包括：一閘極耦接至臨界控制信號VTH、一源極耦接至電晶體T21的閘極，與一汲極耦接至電晶體T21的汲極。

電容C21包括：一第一端耦接至清除控制信號SWEEP，與一第二端耦接至電晶體T21的閘極。

電晶體T23包括：一閘極耦接至第一閘極信號G21[n]、一源極耦接至資料信號DATA2[m]，與一汲極耦接至電晶體T21的源極。

電晶體T24包括：一閘極耦接至電晶體T22、一源極耦接至電晶體T28的汲極，與一汲極耦接至LED D2的陽極。

電晶體T25包括：一閘極耦接至一重置信號RES、一源極耦接至直流重置信號DC(例如但不受限於為0V)，與一汲極耦接至電晶體T22的汲極。

電晶體T26包括：一閘極耦接至一第二閘極信號G22[n]、一源極耦接至電晶體T25的汲極，與一汲極耦接至LED D2的陽極。

電容C22包括：一第一端耦接至操作電壓VDD，與一第二端耦接至電晶體T24的閘極。

電晶體T27包括：一閘極耦接至一第二閘極信號G22[n]、一源極耦接至資料信號DATA2[m]，與一汲極耦接至電晶體T24的源極。

電晶體T28包括：一閘極耦接至發光信號EM、一源極耦接至操作電壓VDD，與一汲極耦接至電晶體T24。LED D2的陽極耦接至電晶體T24，而LED D2的陰極耦接至操作電壓VSS。

第7圖顯示根據本案第四實施例的LED驅動電路600的時序圖。第8A圖至第8F圖顯示根據本案第四實施例的LED驅動電路600的各階段操作示意圖。本案第四實施例的LED驅動電路600的階段包括：第一前置準備階段TP12、第一重置階段TP13、第二前置準備階段TP14、PWM資料寫入與臨界電壓補償階段TP15、第三前置準備階段TP16、第二重置階段TP16、信號提昇階段TP18、PAM資料寫入與臨界電壓補償階段TP19、第四前置準備階段TP20與發光階段TP21。發光階段TP21之後則是發光截止階段TP11。

於第一前置準備階段TP12中(其為第一重置階段TP13的前置準備階段)，VSS拉高(例如拉高到H)，由於VDD與VSS皆為高電位，所以，電晶體T24沒有電流流經，此外，對電晶體T21重置之前，讓電流不再流經LED D2，所以，發光信號EM轉為邏輯高以關閉電晶體T28。

於第一重置階段TP13中，如第8A圖所示，將重置信號RES與臨界控制信號VTH轉為邏輯低，以導通電晶體T22與T25。由於電晶體T25與T22為導通，所以，重置路徑形成，以將電晶體T21的閘極電壓重置(例如，重置為L(等於直流重置信號DC)。在此，將電晶體T21的閘極電壓重置是為後續的PWM資料寫入做準備。

於第二前置準備階段TP14(其為PWM資料寫入與臨界電壓補償階段TP15的前置準備階段)中，將重置信號RES轉態為邏輯高，以關閉電晶體T25。如此，可以保持住電晶體T21的閘極電壓。

於PWM資料寫入與臨界電壓補償階段TP15中，如第8B圖所示，為避免干擾PWM資料的寫入，電晶體T24-T28為關閉，此外，VDD與VSS皆為10V。而清除信號SWEEP是邏輯低，而資料信號DATA2[m](=VP，例如但不受限於，介於0V至5V之間，或者是介於5V至10V之間)，當第一閘極信號G21[n]轉為邏輯低時，可以將電晶體T23導通，以對電容C21充電(亦即將資料信號DATA2[m]寫入至電容C21中)，並把VP+Vth(Vth為電晶體T21的臨界電壓)寫入至電晶體T21的閘極(亦即，對電晶體T21進行臨界電壓補償)。此外，當將資料信號DATA2[m]寫入至電容C21中完成之後，便可將第一閘極信號G21[n]轉為邏輯高以關閉電晶體T23，此時亦可稱為保持階段。

於第三前置準備階段TP16(其為第二重置階段TP17的前置準備階段)中，將臨界控制信號VTH轉態至邏輯高以關閉電晶體T22，如此可以將PWM驅動方塊與PAM驅動方塊隔絕。

於第二重置階段TP17中，如第8C圖所示，將重置信號RES轉態至邏輯低以導通電晶體T25，如此可以形成重置路徑，以將電晶體T24的閘極電壓給予重置(重置至直流重置信號DC的電壓)。

於信號提昇階段TP18中，如第8D圖所示，將重置信號RES轉態至邏輯高以關閉電晶體T25。在此，在信號提昇階段TP18，清除信號SWEEP將逐漸上升至邏輯高(0V)，將電晶體T21的閘極電壓由VP+VTH抬高到VP+VTH+VSW(VSW代表清除信號SWEEP的電壓)，所以可以將電晶體T21逐漸關閉。

此外，信號提昇階段TP18中，更進行保持步驟，讓電晶體T21與T24的閘極電壓都被保持，如此可以將PWM驅動方塊與PAM驅動方塊隔離。

於PAM資料寫入與臨界電壓補償階段TP19中，如第8E圖所示，電晶體T27的閘極電壓被寫入第二閘極信號G22[n]，所以，當第二閘極信號G22[n]轉態為邏輯低時，電晶體T27會導通，將資料信號DATA2[m](=VA，例如為0V-5V)透過電晶體T24與T26而寫入，使得電晶體T24的閘極電壓變成VA-Vth。此外，在此時，LED D2的陽極約為VA-Vth，而LED D2的陰極則為10V(VSS=10V)，故而，LED D2處於逆向偏壓。

於第四前置準備階段TP20(其為發光階段TP21的前置準備階段)中，發光信號EM轉為邏輯低以將電晶體T28導通並將電晶體T24與電晶體T28的連接節點拉高到VDD，雖然此時的電晶體T24已導通(其閘極電壓為VA-Vth，而其源極電壓為H)，但由於此時的LED D2的陽極電壓與陰極電壓皆為H，所以，LED D2未能導通。

於發光階段TP21中，如第8F圖所示，將操作電壓VSS由H切換至L，所以，LED D2處於導通狀態，讓電流瞬間出現(流經電晶體T28、T24與LED D2)，使得電晶體T28的源極電壓瞬間下降(假設其下降幅度為△VDD)為H-△VDD，而電晶體T28的汲極電壓(也就是電晶體T24的源極電壓)也瞬間下降為H-△VDD，透過電容C22的電容耦合會使得電晶體T24的閘極電壓也瞬間下降為VA-Vth-△VDD。故而，電晶體T24的VGS仍可維持，故而，電晶體T24的VGS將不會因為「操作電壓VSS由H切換至L的瞬間」而所有影響，也就是，流經LED D2的電流也不會因為「操作電壓VSS由H切換至L的瞬間」而所有影響，故而，第四實施例的LED驅動電路也具有抗電壓降(IR drop)的能力。

之後，於發光截止階段TP11，資料信號DATA2[m](=VPPO，例如但不受限於為10V)進入且電晶體T23為導通，當清除信號SWEEP逐漸下降至足以使得電晶體T21導通時，可以將資料信號DATA2[m](=VPPO)透過導通的電晶體T21與T23而寫入至電晶體T24的閘極電壓，所以，電晶體T24被截止，而VDD為H(例如但不受限於為10V)且VSS為L(例如但不受限於為0V)，另外，電晶體T22、T25、T26與T27被關閉。

如上所述，本案第四實施例的特徵在於：利用PWM方式來驅動LED；輔以PAM方式來驅動LED，故而可以得到亮度提昇的效果；對於電流驅動電晶體(T24)可進行內部臨界電壓補償；對於PWM控制電晶體(T21)可進行內部臨界電壓補償；具有較佳的抗電壓降(IR drop)能力；以及可以達成LED逆向偏壓重置。

第9圖的LED驅動電路900乃是本案第四實施例的變形。第10圖顯示根據本案第9圖的LED驅動電路的時序圖。相較於第6 圖，於第9圖中，在LED D2與電晶體T24之間插入電晶體T29。電晶體T29包括：一閘極，接收發光信號EM，一源極耦接至電晶體T24的汲極與一汲極耦接至LED D2的陽極。此外，電晶體T25的源極則耦接至資料信號DATA2[m]。

由於多了電晶體T29，操作電壓VSS變為直流電壓(亦即，操作電壓VSS可一直維持於直流電壓)。此外，電晶體T24的VGS將不受LED D2的寄生電容值影響。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。