TWI730544B - 電磁能隙結構裝置 - Google Patents

電磁能隙結構裝置 Download PDF

Info

Publication number
TWI730544B
TWI730544B TW108145853A TW108145853A TWI730544B TW I730544 B TWI730544 B TW I730544B TW 108145853 A TW108145853 A TW 108145853A TW 108145853 A TW108145853 A TW 108145853A TW I730544 B TWI730544 B TW I730544B
Authority
TW
Taiwan
Prior art keywords
conductor
conductive
transmission line
conductor layer
layer
Prior art date
Application number
TW108145853A
Other languages
English (en)
Other versions
TW202123784A (zh
Inventor
謝欣展
吳瑞北
王世宏
吳亭瑩
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108145853A priority Critical patent/TWI730544B/zh
Priority to US16/936,869 priority patent/US11375608B2/en
Application granted granted Critical
Publication of TWI730544B publication Critical patent/TWI730544B/zh
Publication of TW202123784A publication Critical patent/TW202123784A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/123—Hollow waveguides with a complex or stepped cross-section, e.g. ridged or grooved waveguides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

一種電磁能隙結構裝置，包含一第一導體層，設有至少一第一槽，每一該至少一第一槽中分別設置一導體平面單元，每一該導體平面單元分別耦接於一第一導通柱；以及一第二導體層，平行於該第一導體層，該第二導體層挖設一第二槽，該第二槽中設置至少一傳輸線平面單元，其中每一該至少一傳輸線平面單元分別藉由一第二導通柱耦接於該第一導體層，且每一該第一導通柱皆耦接於該第二導體層。

Description

電磁能隙結構裝置
本揭露涉及一種電磁能隙結構裝置，尤為一種積體電路中的電磁能隙結構裝置。
在先前技術中，需要重複設置一定數量的電磁能隙(Electromagnetic Band Gap,EBG)結構，方能達成較佳的雜訊抑制效果。然而，於實際應用面向上，在有限定的空間內實現多個電磁能隙結構單元之設置較難實現。
先前技術中雖有一種翻轉式階躍阻抗共振器(Flipped Stepped Impedance Resonator,FSIR)電磁能隙結構亦可用於雜訊抑制。然而，此種電磁能隙結構在5~6吉赫(GHz)的第二頻段易與挖槽共振相互影響，難以提昇對第二頻段的雜訊抑制效果。
為了解決上述問題，本揭露的至少一目的係提供一種電磁能隙結構裝置，尤為一種結合開路傳輸(open-stub)結構與開隙(slot)共振器，且採用翻轉設置的非週期性電磁能 隙結構裝置，可達成較佳的雜訊抑制效果。
本揭露之實施態樣涉及一種電磁能隙結構裝置，其包含一第一導體層以及一第二導體層，該第二導體層平行於該第一導體層。該第一導體層上設有至少一第一槽。每一該至少一第一槽中分別設置一導體平面單元，每一該導體平面單元分別電性耦接於一第一導通柱。該第二導體層挖設一第二槽，該第二槽中設置至少一傳輸線平面單元。每一該至少一傳輸線平面單元分別藉由一第二導通柱電性耦接於該第一導體層，且每一該第一導通柱皆電性耦接於該第二導體層。
ED1、ED2‧‧‧電磁能隙結構裝置
M1、L1‧‧‧第一導體層
M2、L2‧‧‧第二導體層
IL、IM‧‧‧絕緣層
A、B、E1、G1~G4‧‧‧槽
TPL、TP1~TP4‧‧‧傳輸線平面單元
CPL、CP1~CP4‧‧‧導體平面單元
VFL、VFM、VF1~VF4‧‧‧第一導通柱
VSL、VS1~VS4‧‧‧第二導通柱
W1~W4、X1~X4、Y1~Y4、Z1~Z4‧‧‧接點
T1‧‧‧第一端
T2‧‧‧第二端
第1圖為本發明提出之電磁能隙結構裝置一實施例的示意圖；
第2圖為電磁能隙結構裝置ED1的分解示意圖；
第3圖為本發明提出之電磁能隙結構裝置另一實施例的示意圖；
第4圖為電磁能隙結構裝置ED2的分解示意圖；
第5圖為電磁能隙結構裝置ED2的第二導體層M2的俯視示意圖；
第6圖係電磁能隙結構裝置ED2的第一導體層M1的俯視示意圖；
第7圖為電磁能隙結構裝置ED2的側面視圖；以及
第8圖為電磁能隙結構裝置ED2的實驗結果示意圖。
第1圖為基於本案一些實施例繪示的電磁能隙結構裝置的示意圖。在一些實施例中，電磁能隙結構裝置ED1包含第一導體層L1以及第二導體層L2，係為由導電材料構成的大致呈平行設置的兩平面，兩者之間填充有絕緣層IL。第1圖繪示電磁能隙結構裝置ED1之外部結構，用以說明第二導體層L2上的配置，電磁能隙結構裝置ED1之內部結構及位於另一側的第一導體層L1的結構在第1圖中被絕緣層IL遮蔽，將於後文另作說明。
如第1圖所示，第二導體層L2中設置有矩形的槽A，使第二導體層L2大致呈一矩形環狀。槽A中設置一個傳輸線平面單元TPL，由導電材料構成，且與第二導體層L2之間被槽A隔開，亦即，傳輸線平面單元TPL電性隔絕於第二導體層L2。
在一些實施例中，第一導體層L1為接地(Ground)平面，耦接接地電壓(如電壓VSS)。第二導體層L2為電源(Source)平面，耦接於電源電壓(如電壓VDD)。
第2圖為基於本案一些實施例繪示的電磁能隙結構裝置的示意圖，請與第1圖對照參閱，惟第2圖以分解態樣繪示第一導體層L1以及第二導體層L2，且未繪示絕緣層IL。以第2圖之繪示方式，可利於理解第一導體層L1以及第二導體層L2上的結構關係。
如第2圖所示，第一導體層L1上設置有槽B，槽B 當中設置有導體平面單元CPL。導體平面單元CPL由導電材料構成，且與槽B共形，換言之，槽B的設置形狀構成了導體平面單元CPL的形狀。導體平面單元CPL與第一導體層L1間以槽B隔開，使導體平面單元CPL與第一導體層L1電性隔絕。槽B的其中一邊具有向內繞轉的設計，使得第一導體層L1具有一個延伸端延伸至槽B的中間區域。
如第2圖所示，導體平面單元CPL的兩角端分別設置有第一導通柱VFL以及第一導通柱VFM，第一導通柱VFL以及第一導通柱VFM分別用以將導體平面單元CPL耦接至第二導體層L2。第一導通柱VFL以及第一導通柱VFM皆大致垂直第一導體層L1以及第二導體層L2。
如第2圖所示，第一導體層L1延伸至槽B的縫隙中之延伸端設置有第二導通柱VSL，第二導通柱VSL用以將第一導體層L1耦接至傳輸線平面單元TPL。第二導通柱VSL大致垂直第一導體層L1以及第二導體層L2。
第3圖為基於本案一些實施例繪示的電磁能隙結構裝置的示意圖。在一些實施例中，電磁能隙結構裝置ED2包含第一導體層M1以及第二導體層M2，係為由導電材料構成的兩平面。第一導體層M1以及第二導體層M2大致呈平行設置，兩者之間填充有絕緣層IM。第3圖繪示電磁能隙結構裝置ED2之外部結構，用以說明第二導體層M2上的配置，電磁能隙結構裝置ED2之內部結構及位於另一側的第一導體層M1的結構在第1圖中被絕緣層IM遮蔽，將於後文另作說明。
如第3圖所示，第二導體層M2中設置有矩形的槽 E1，使第二導體層M2大致呈一矩形環狀。槽E1當中設置四個傳輸線平面單元TP1~TP4，傳輸線平面單元TP1~TP4皆由導電材料構成，且與第二導體層M2之間皆被槽E1隔開，換言之，傳輸線平面單元TP1~TP4電性隔絕於第二導體層M2。
在一些實施例中，第一導體層M1為接地平面，耦接接地電壓(如電壓VSS)。第二導體層M2為電源平面，耦接於電源電壓(如電壓VDD)。
第4圖為基於本案一些實施例繪示的電磁能隙結構裝置的示意圖，請與第3圖對照參閱，惟第4圖以分解態樣繪示第一導體層M1以及第二導體層M2，且未繪示絕緣層IM。以第4圖之繪示方式，可利於理解第一導體層M1以及第二導體層M2上的結構關係。
如第4圖所示，第一導體層M1上設置有四個槽G1~G4，槽G1~G4以行數及列數皆為二的排列方式(即2*2)相鄰挖設於第一導體層M1上。槽G1當中設置有導體平面單元CP1，槽G2當中設置有導體平面單元CP2，槽G3當中設置有導體平面單元CP3，槽G4當中設置有導體平面單元CP4。請參閱第4圖，導體平面單元CP1~CP4亦是以行數及列數皆為二的方式排列(即2*2)，且相鄰地設於槽G1~G4中。導體平面單元CP1~CP4皆由導電材料構成，且分別與槽G1~G4共形，換言之，槽G1~G4的設置形狀構成了導體平面單元CP1~CP4的形狀。導體平面單元CP1~CP4與第一導體層M1間皆以槽G1~G4隔開，使導體平面單元CP1~CP4與第一導體層M1電性隔絕。槽G1~G4的其中一邊皆具有向內繞轉的設計，使得第一導體 層M1具有複數個延伸端延伸至槽G1~G4的中間區域。
如第4圖所示，每個導體平面單元CP1~CP4分別設置有第一導通柱VF1~VF4，第一導通柱VF1~VF4用以將四個導體平面單元CP1~CP4耦接至第二導體層M2。第一導通柱VF1~VF4大致垂直第一導體層M1以及第二導體層M2。
如第4圖所示，第一導體層M1延伸至四個槽G1~G4的縫隙中之延伸端設置有第二導通柱VS1~VS4，第二導通柱VS1~VS4分別用以將第一導體層M1耦接至傳輸線平面單元TP1~TP4。第二導通柱VS1~VS4大致垂直第一導體層M1以及第二導體層M2。
第5圖為電磁能隙結構裝置ED2的俯視示意圖，其以俯視視角繪示電磁能隙結構裝置ED2的第二導體層M2，以及槽E1當中的傳輸線平面單元TP1~TP4。請一併參照第3~4圖。槽E1呈矩形，其長度及寬度可依需求設計。傳輸線平面單元TP1~TP4以行數及列數皆為二的排列方式(即2*2)設置於槽E1中，第二導體層M2與傳輸線平面單元TP1~TP4皆被槽E1隔開，且相隔距離可依需求設計，彼此間電性隔絕。
在一實施例中，導體平面單元CP1~CP4與傳輸線平面單元TP1~TP4對應設置，如第4圖所示，導體平面單元CP1與傳輸線平面單元TP1對應設置，導體平面單元CP2與傳輸線平面單元TP2對應設置，依此類推。
第二導體層M2的四角分別標示了接點W1~W4，接點W1~W4的下方分別耦接第一導通柱VF1~VF4。例如，於接點W1下方，第二導體層M2藉由第一 導通柱VF1耦接於導體平面單元CP1，使第二導體層M2以及導體平面單元CP1電性耦接。至於其餘的接點W2~W4與導體平面單元CP2~CP4的耦接方式，可依此類推。
如第5圖所示，傳輸線平面單元TP1~TP4皆為螺旋狀的導線繞組。傳輸線平面單元TP1~TP4的大致中央處分別標示了接點X1~X4，接點X1~X4的下方分別耦接於第二導通柱VS1~VS4。例如，於接點X1下方，傳輸線平面單元TP1藉由第二導通柱VS1耦接於槽G1內的第一導體層M1(由導體平面單元CP1環繞處)的延伸端。至於其餘的接點X2~X4與槽G2~G4的縫隙中的第一導體層M1的耦接方式，可依此類推。
例如，傳輸線平面單元TP1具有第一端T1以及第二端T2，第一端T1大致位於傳輸線平面單元TP1的中央處，第二端T2大致位於傳輸線平面單元TP1的外側(例如：傳輸線平面單元TP1的右上角處)。在一些實施例中，第二端T2係呈開路(open)設置。
傳輸線平面單元TP1的繞組的線寬以及線長皆可依需求設計。導線由第二端T2起，根據特定的線距向中央螺旋繞設(例如：逆時針方向向內繞設)至第一端T1。在本實施例中，傳輸線平面單元TP1的整體繞組呈矩形。第一端T1於接點X1處耦接於第二導通柱VS1，使傳輸線平面單元TP1與第一導體層M1相互耦接。至於其餘的傳輸線平面單元TP2~TP4之設置，可依此類推。
第6圖係以俯視角繪示的電磁能隙結構裝置ED的第一導體層M1以及槽G1~G4當中的傳輸線平面單元 CP1~CP4。請一併參照第3~5圖。如第6圖所示，槽G1~G4具有相同的長度及寬度，但其長寬可依需求設計。槽G1~G4彼此設置於第一導體層M1上的相對距離係為可調整的。
如第6圖所示，第一導體層M1環繞導體平面單元CP1~CP4。於槽G1~G4的其中一側，第一導體層M1沿槽G1~G4的該些縫隙向內延伸至導體平面單元CP1~CP4的中央。第一導體層M1延伸至該些縫隙當中的部分與導體平面單元CP1~CP4間亦間隔特定距離，此距離可不同於導體平面單元CP1~CP4的其他側與第一導體層M1間的距離。
如第6圖所示，導體平面單元CP1~CP4各自的一角端標示了接點Y1~Y4，接點Y1~Y4的上方分別耦接第一導通柱VF1~VF4。亦即，接點Y1~Y4分別藉由第一導通柱VF1~VF4耦接至第二導體層M2的接點W1~W4。藉此，導體平面單元CP1~CP4藉由第一導通柱VF1~VF4電性耦接至第二導體層M2，形成第一導體結構。
如第6圖所示，第一導體層M1延伸至導體平面單元CP1~CP4的該些縫隙中的部分標示了接點Z1~Z4，接點Z1~Z4的上方分別耦接於第二導通柱VS1~VS4。亦即，接點Z1~Z4藉由第二導通柱VS1~VS4分別耦接傳輸線平面單元TP1~TP4中央的接點X1~X4。藉此，傳輸線平面單元TP1~TP4藉由第二導通柱VS1~VS4電性導通至第一導體層M1，形成第二導體結構。
第7圖繪示了電磁能隙結構裝置ED2的側面視圖。如第7圖所示，第一導體層M1以及第二導體層M2之間填 充有絕緣層IM，絕緣層IM具特定高度。
在本實施例中，導體平面單元CP1~CP4與第二導體層M2構成第一導體結構，第一導體結構耦接電源電壓。傳輸線平面單元TP1~TP4與第一導體層M1構成第二導體結構，第二導體結構耦接地電壓。藉由絕緣層IM，該兩導體結構電性隔絕並呈翻轉設置。
第8圖為基於本案一些實施例的實驗結果示意圖。第8圖的橫軸表示頻率，頻率單位為吉赫(GHz)，第8圖的縱軸表示響應的數值，響應單位為分貝(dB)。在一些實施例中，兩傳輸埠(例如：第一埠以及第二埠)分別設置於電磁能隙結構裝置ED2的兩側，且兩傳輸埠的設置高度介於第一導體層M1以及第二導體層M2之間。此時，響應的數值係指該第一埠以及該第二埠間的雙埠網路參數。該雙埠網路參數之數值可為第二電壓除以第一電壓之數值，其中第一電壓係為第一埠的電壓，第二電壓為第二埠的穿透電壓。
第8圖的曲線顯示了第一埠以及第二埠之間的響應之變化。曲線顯示電磁能隙結構裝置ED2於2.4吉赫至2.6吉赫的第一頻段有至少23分貝的響應抑制效果，於5吉赫至6吉赫的第二頻段有至少40分貝的響應抑制效果，可針對無線網路(Wi-Fi)環境的兩個不同頻段應用。
前述實施例中的電磁能隙結構裝置ED2僅係用以說明，而非用以限制本案。電磁能隙結構裝置ED當中的各元件尺寸、材質以及挖槽參數皆可依實際需求調整，例如：第一導體層M1以及第二導體層M2間的高度、絕緣層IM的材質、 第一導體層M1上挖設的槽G1~G4的長度以及寬度、第二導體層M2上挖設的槽E1的尺寸、傳輸線平面單元TP1~TP4的長度以及寬度、傳輸線平面單元TP1~TP4的線距、第一導通柱VF1~VF4以及第二導通柱VS1~VS4的設置位置、第一導通柱VF1~VF4以及第二導通柱VS1~VS4的直徑以及高度。應理解，電磁能隙結構裝置ED1的對應特徵亦同，其各元件尺寸、材質以及挖槽參數皆可依實際需求調整。
應理解，第一頻段根據傳輸線平面單元TP1~TP4的長度而決定，第二頻段根據第一導體層M1挖設的槽G1~G4的長度而決定。
根據前述實施例，本案提供一種兩層式電磁能隙結構裝置ED1~ED2，採翻轉設置，使其可應用於兩層式的印刷電路板。此種電磁能隙結構裝置ED1~ED2同時具有開路傳輸共振器以及開隙共振器的結構，可於802.11無線網路協定之應用環境下產生雙頻雜訊抑制效果。於雜訊產生處周圍設置複數個電磁能隙結構裝置ED1~ED2亦可提升雜訊抑制效果。
ED1‧‧‧電磁能隙結構裝置
L1‧‧‧第一導體層
L2‧‧‧第二導體層
IL‧‧‧絕緣層
A‧‧‧槽
TPL‧‧‧傳輸線平面單元

Claims (10)

  1. 一種電磁能隙結構裝置，包含：一第一導體層，設有至少一第一槽，每一該至少一第一槽中分別設置一導體平面單元，每一該導體平面單元分別耦接於一第一導通柱；以及一第二導體層，平行於該第一導體層，該第二導體層挖設一第二槽，該第二槽中設置多個傳輸線平面單元，該第二槽呈矩形，該第二導體層與該些傳輸線平面單元皆被該第二槽隔開；其中，每一該些傳輸線平面單元分別藉由一第二導通柱耦接於該第一導體層，且每一該第一導通柱皆耦接於該第二導體層。
  2. 如請求項1所述之電磁能隙結構裝置，其中每一該些傳輸線平面單元包含位於該傳輸線平面單元中央的一第一端以及位於該傳輸線平面單元相對外側的一第二端，該第一端以及該第二端之間藉由一螺旋狀傳輸線繞組電性耦接，其中該第一端電性耦接於該第二導通柱，且該第二端係開路。
  3. 如請求項1所述之電磁能隙結構裝置，其中該第一導體層耦接一接地電壓，且該第二導體層耦接一電源電壓。
  4. 如請求項1所述之電磁能隙結構裝置，其中 該第一導體層與每一該導體平面單元電性隔絕，且該第二導體層與該些傳輸線平面單元電性隔絕，該第一導通柱以及該第二導通柱大致垂直於該第一導體層以及該第二導體層。
  5. 如請求項1所述之電磁能隙結構裝置，其中每一該至少一第一槽的其中一側皆具有向其對應之導體平面單元內繞轉的設計，使該第一導體層具有複數個延伸端延伸至每一該至少一第一槽的該縫隙中，該些第二導通柱耦接於該些延伸端，每一該至少一第一槽與每一該導體平面單元共形。
  6. 如請求項1所述之電磁能隙結構裝置，其中該第一導通柱耦接於每個導體平面單元的一角端以及該第二導體層位於該第二槽外的部分。
  7. 如請求項1所述之電磁能隙結構裝置，其中該第一導通柱以及該第二導通柱大致垂直於該第一導體層以及該第二導體層。
  8. 如請求項1所述之電磁能隙結構裝置，其中每一該導體平面單元被該第一導體層環繞，該些傳輸線平面單元被該第二導體層環繞，每一該導體平面單元藉由該第一導通柱耦接於該第二導體層構成一第一導體結構，該些傳輸線平面單元藉由各自的該第二導通柱耦接於該第一導體層構成一第二導體結構，該第一導體結構以及該第二導體結構電 性隔絕。
  9. 如請求項8所述之電磁能隙結構裝置，其中該第一導體結構以及該第二導體結構設置於至少一傳輸埠旁，用以抑制該傳輸埠根據一第一頻段以及一第二頻段進行訊號傳輸時的雜訊，該第一頻段係為約2.4吉赫(GHz)至2.6吉赫，且該第二頻段係為約5吉赫至6吉赫。
  10. 如請求項1所述之電磁能隙結構裝置，其中該至少一第一槽的數量為四，該導體平面單元的數量為四，且該些傳輸線平面單元的數量為四，其中該些導體平面單元以行數及列數皆為二的排列方式相鄰設於該些第一槽中，且該些傳輸線平面單元以行數及列數皆為二的排列方式設置於該第二槽中，其中該些導體平面單元與該些傳輸線平面單元對應設置。
TW108145853A 2019-12-13 2019-12-13 電磁能隙結構裝置 TWI730544B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108145853A TWI730544B (zh) 2019-12-13 2019-12-13 電磁能隙結構裝置
US16/936,869 US11375608B2 (en) 2019-12-13 2020-07-23 Electromagnetic band gap structure apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108145853A TWI730544B (zh) 2019-12-13 2019-12-13 電磁能隙結構裝置

Publications (2)

Publication Number Publication Date
TWI730544B true TWI730544B (zh) 2021-06-11
TW202123784A TW202123784A (zh) 2021-06-16

Family

ID=76318449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108145853A TWI730544B (zh) 2019-12-13 2019-12-13 電磁能隙結構裝置

Country Status (2)

Country Link
US (1) US11375608B2 (zh)
TW (1) TWI730544B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714681A (zh) * 2008-10-08 2010-05-26 三星电机株式会社 电磁带隙结构
CN105794043A (zh) * 2013-12-03 2016-07-20 株式会社村田制作所 贴片天线
TWI645774B (zh) * 2018-05-18 2018-12-21 瑞昱半導體股份有限公司 立體電磁能隙電路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101212860B (zh) 2006-12-29 2010-04-07 英业达股份有限公司 电磁能隙结构及具该电磁能隙结构的多层印刷电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714681A (zh) * 2008-10-08 2010-05-26 三星电机株式会社 电磁带隙结构
CN105794043A (zh) * 2013-12-03 2016-07-20 株式会社村田制作所 贴片天线
TWI645774B (zh) * 2018-05-18 2018-12-21 瑞昱半導體股份有限公司 立體電磁能隙電路

Also Published As

Publication number Publication date
US11375608B2 (en) 2022-06-28
TW202123784A (zh) 2021-06-16
US20210185799A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
CN102386240B (zh) 圆柱形嵌入式电容器
CN103579096B (zh) 半导体器件及其制造方法
US10332833B2 (en) Ultra high performance interposer
US9357633B2 (en) Structure, wiring board, and method of manufacturing wiring board
WO2018198330A1 (ja) キャパシタ装置とその製造方法
CN108110025A (zh) 电容器阵列结构及其制造方法
US20070217122A1 (en) Capacitor
TWI730544B (zh) 電磁能隙結構裝置
CN105390480A (zh) 基于硅通孔阵列的三维高值集成电容器及其制作方法
US9431337B2 (en) Semiconductor device having an inner power supply plate structure
JP2013539301A (ja) 低インピーダンス送信ライン
KR20180033504A (ko) 전력 분배를 위한 전도성 밀봉 링
CN117525044A (zh) 一种三维电容单元结构、三维电容及其芯片立体集成结构
TWI467722B (zh) 用於阻抗匹配及電性互連的矽穿孔結構
US9583555B2 (en) Semiconductor device having inductor
TW201731134A (zh) 高品質因子電感器結構及包含其之射頻積體電路
JP6866789B2 (ja) 電子デバイス、及び、電子デバイスの製造方法
KR100668220B1 (ko) 반도체 소자용 인덕터
CN108133931B (zh) 一种模组结构及其制作方法
TWI787679B (zh) 單片整合式隔離器裝置以及具有單片隔離器之系統
CN113015313A (zh) 电磁能隙结构装置
TW201546989A (zh) 形成於半導體基底上之電感
TW201530724A (zh) 堆疊式晶片裝置
US9230736B2 (en) Planar electrodes and a method of controlling spacing between electrodes
WO2024060319A1 (zh) 一种半导体结构及其制备方法