TWI730136B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI730136B
TWI730136B TW106122168A TW106122168A TWI730136B TW I730136 B TWI730136 B TW I730136B TW 106122168 A TW106122168 A TW 106122168A TW 106122168 A TW106122168 A TW 106122168A TW I730136 B TWI730136 B TW I730136B
Authority
TW
Taiwan
Prior art keywords
gate electrode
film
insulating film
control gate
silicon film
Prior art date
Application number
TW106122168A
Other languages
English (en)
Other versions
TW201841345A (zh
Inventor
三原竜善
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201841345A publication Critical patent/TW201841345A/zh
Application granted granted Critical
Publication of TWI730136B publication Critical patent/TWI730136B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明之目的在於提高半導體裝置之製造良率。
本發明係形成虛設控制閘極電極DG及記憶體閘極電極MG，以覆蓋該等之方式形成層間絕緣膜IL1後，研磨層間絕緣膜IL1而使虛設控制閘極電極DG及記憶體閘極電極MG露出。其後，藉由蝕刻而去除虛設控制閘極電極DG後，於作為經去除虛設控制閘極電極DG之區域的槽內，形成控制閘極電極。虛設控制閘極電極DG由無摻雜或n型矽膜構成，記憶體閘極電極MG由p型矽膜構成。於去除虛設控制閘極電極DG之步驟中，於虛設控制閘極電極DG與記憶體閘極電極MG露出之狀態下，以記憶體閘極電極MG比虛設控制閘極電極DG更不易蝕刻之條件進行蝕刻，而去除虛設控制閘極電極DG。

Description

半導體裝置之製造方法
本發明係關於一種半導體裝置之製造方法及半導體裝置，例如可較佳地使用於具備非揮發性記憶體之半導體裝置之製造方法及半導體裝置者。
作為可電性寫入/抹除之非揮發性半導體記憶裝置，廣泛使用EEPROM(Electrically Erasable and Programmable Read Only Memory：電子可擦除可程式唯讀記憶體)。以現今廣泛使用之快閃記憶體為代表之該等記憶裝置係於MISFET(Metal Insulator Semiconductor Field Effect Transistor：金屬絕緣半導體場效電晶體)之閘極電極下，具有由氧化膜包圍之導電性之浮動閘極電極或陷阱性絕緣膜，將浮動閘極或陷阱性絕緣膜之電荷蓄積狀態作為記憶資訊，讀取其作為電晶體之臨限值者。該陷阱性絕緣膜意指可蓄積電荷之絕緣膜，舉出氮化矽膜等作為一例。藉由向此種電荷蓄積區域注入、釋放電荷，使MISFET之臨限值位移而作為記憶元件動作。作為該快閃記憶體，有使用MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor：金屬-氧化物-氮化物-氧化物-半導體)膜之分離閘極型胞。
又，作為動作速度快，洩漏電流及消耗電力減少、以及可微細化之場效電晶體，已知有鰭式電晶體(FINFET：Fin Field Effect Transistor)。鰭式電晶體係例如具有於基板上突出之板狀(壁狀)之半導體層之圖案作為通道層，且具有以跨於該圖案上之方式形成之閘極電極的半導體元件。
於日本專利特開2006-41354號公報(專利文獻1)、日本專利特開2015-162621號公報(專利文獻2)及美國專利第8536007號說明書(專利文獻3)中，記載有關於非揮發性半導體記憶裝置的技術。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2006-41354號公報 [專利文獻2]日本專利特開2015-162621號公報 [專利文獻3]美國專利特許第8536007號說明書
[發明所欲解決之問題] 於具有非揮發性記憶體之半導體裝置中，較理想為減少半導體裝置之製造成本。或，較理想為提高半導體裝置之可靠性。或，較理想為減少半導體裝置之製造成本，且提高半導體裝置之可靠性。 其他課題與新穎之特徵係根據本說明書之記述及附加圖式而闡明。 [解決問題之技術手段] 根據一實施形態，半導體製造裝置之製造方法具有如下步驟：於半導體基板上介隔第1絕緣膜而形成虛設閘極電極；及以與上述虛設閘極電極相鄰之方式，於上述半導體基板上，介隔內部具有電荷蓄積部之第2絕緣膜而形成非揮發性記憶體之記憶胞用之第1閘極電極。半導體裝置之製造方法進而具有如下步驟：以覆蓋上述虛設閘極電極及上述第1閘極電極之方式形成第1層間絕緣膜；研磨上述第1層間絕緣膜，使上述虛設閘極電極及上述第1閘極電極露出；及藉由蝕刻而去除上述虛設閘極電極。半導體裝置之製造方法進而具有如下步驟：於經去除上述虛設閘極電極之區域即第1槽內形成上述記憶胞用之第2閘極電極。上述虛設閘極電極包含無摻雜或n型矽膜，上述第1閘極電極包含p型矽膜，於去除上述虛設閘極電極之步驟中，於上述虛設閘極電極與上述第1閘極電極露出之狀態下，以上述第1閘極電極比上述虛設閘極電極更不易蝕刻之條件進行蝕刻，而去除上述虛設閘極電極。 [發明之效果] 根據一實施形態，可減低半導體裝置之製造成本。再者，可提高半導體裝置之可靠性。或者，可減低半導體裝置之製造成本，且提高半導體裝置之可靠性。
以下之實施形態中，為方便起見，於必要時分割為複數個部分或實施形態而說明，但除特別明示之情形外，該等並非互無關係者，而具有一方為另一方之一部分或全部之變化例、細節、補充說明等之關係。又，於以下實施形態中，當提及要素數等(包含個數、數值、量、範圍等)之情形時，除特別明示之情形及原理上明顯限定為特定數之情形等外，並非限定於該特定數者，亦可為特定數以上或以下。進而，以下之實施形態中，其構成要素(亦包含要素步驟等)，除特別明示之情形及認為原理上明顯為必須之情形等外，當然未必為必須者。同樣地，於以下實施形態中，當提及構成要素等之形狀、位置關係等時，除特別明示之情形及認為原理上與其相左之情形等外，包含實質上與其形狀等近似或類似者等。此點對於上述數值及範圍亦同。 以下，基於圖式詳細說明實施形態。另，於用以說明實施形態之全部圖式中，對具有同一功能之構件標註同一符號，省略其重複之說明。又，於以下之實施形態中，除尤其必須時以外，原則上不重複同一或同樣之部分之說明。 又，於實施形態所使用之圖式中，為使圖式便於觀察，即使為剖視圖亦有省略陰影線之情形。又，為使圖式便於觀察，即使為俯視圖亦有標註陰影線之情形。 (實施形態1) ＜關於半導體裝置之構造＞ 本實施形態及以下實施形態之半導體裝置係具備非揮發性記憶體(非揮發性記憶元件、快閃記憶體、非揮發性半導體記憶裝置)之半導體裝置。於本實施形態及以下實施形態中，非揮發性記憶體係基於以n通道型MISFET(MISFET：Metal Insulator Semiconductor Field Effect Transistor)為基礎之記憶胞而進行說明。又，本實施形態及以下實施形態之極性(寫入、抹除、讀取時之施加電壓之極性或載子之極性)係用以說明以n通道型MISFET為基礎之記憶胞之情形之動作者，於以p通道型MISFET為基礎時，藉由使施加電位或載子之導電型之全部極性反轉，原理上可獲得相同之動作。 對本實施形態之半導體裝置之構造，參照圖1～圖5進行說明。圖1係本實施形態之半導體裝置之主要部分俯視圖，圖2係本實施形態之半導體裝置之主要部分立體圖，圖3～圖5係本實施形態之半導體裝置之主要部分剖視圖。於圖1中顯示將複數個非揮發性記憶體之記憶胞形成為矩陣狀之記憶體區域(記憶胞陣列區域)之一部分。於圖2中模式性顯示形成於記憶胞區域之複數個記憶胞中之1個記憶胞之立體圖。又，圖3係大致對應於圖1之A-A線之剖視圖，圖4大致對應於圖1之B-B線之剖視圖，圖5大致對應於圖1之C-C線之剖視圖。另，於上述圖3～圖5中，將後述之絕緣膜IL3省略圖示。 如圖1～圖5所示，於半導體裝置之記憶體區域，矩陣狀地配置有複數個記憶胞MC。另，於半導體裝置中，將矩陣狀地配置有複數個記憶胞MC之區域(平面區域)稱為記憶體區域。 於記憶體區域，各自延伸於X方向之複數個鰭(突出部)FA等間隔地排列配置於Y方向。另，X方向及Y方向係沿半導體基板SB之主面之方向，但X方向與Y方向為彼此交叉之方向，更特定而言為彼此正交之方向。雖未圖示，但鰭FA係於記憶體區域之端部終止，於X方向具有兩端。 各鰭FA係例如自半導體基板SB之主面選擇性突出之長方體之突出部(凸部)，具有壁狀(板狀)之形狀。鰭FA係半導體基板SB之一部分，作為半導體基板SB之活性區域而發揮功能。俯視時，於Y方向相鄰之鰭FA彼此間由元件分離膜(元件分離區域)ST掩埋，鰭FA之周圍由元件分離膜ST包圍。鰭FA係用以形成記憶胞MC之活性區域。半導體基板SB包含具有例如1～10 Ωcm左右之比電阻的p型之單結晶矽等。 其中，各鰭FA之一部分(上部)位於較元件分離膜ST之上表面更高之位置。因此，各鰭FA之下部於俯視時由覆蓋半導體基板SB之主面之元件分離膜ST包圍，但各鰭FA之一部分(上部)較元件分離膜ST更朝上方突出。即，相鄰之鰭FA彼此間之全部區域並非埋入元件分離膜ST，各鰭FA之下部為埋入元件分離膜ST(包圍)之狀態，但各鰭FA之上部較元件分離膜ST之上表面更朝上方突出，未被元件分離膜ST包圍。因各鰭FA由半導體基板SB之一部分構成，故與存在於元件分離膜ST之下之半導體基板SB一體地相連。 又，於記憶體區域，配置有各自延伸於Y方向之複數個控制閘極電極CG及複數個記憶體閘極電極MG。即，於複數個鰭FA上，配置有延伸於Y方向之複數個控制閘極電極CG及複數個記憶體閘極電極MG。各控制閘極電極CG及各記憶體閘極電極MG係於複數個鰭FA上、及鰭FA間之元件分離膜ST上沿Y方向延伸。因此，俯視時，各控制閘極電極CG及各記憶體閘極電極MG以與延伸於X方向之複數個鰭FA交叉之方式延伸於Y方向。 控制閘極電極CG與記憶體閘極電極MG以彼此相鄰之狀態延伸於Y方向。其中，因於控制閘極電極CG與記憶體閘極電極MG間介存有絕緣膜MZ、HK，故控制閘極電極CG與記憶體閘極電極MG未相接。又，鰭FA與控制閘極電極CG未接觸，於鰭FA與控制閘極電極CG間介存有絕緣膜GF、HK。又，鰭FA與記憶體閘極電極MG未接觸，於鰭FA與記憶體閘極電極MG間介存有絕緣膜MZ。絕緣膜GF、HK係控制電晶體之閘極絕緣膜用之絕緣膜，絕緣膜MZ係記憶體電晶體之閘極絕緣膜用之絕緣膜。 於各鰭FA，以於X方向夾著彼此相鄰而延伸於Y方向之控制閘極電極CG及記憶體閘極電極MG之方式，於控制閘極電極CG側形成有汲極用之半導體區域MD，於記憶體閘極電極MG側形成有源極用之半導體區域MS。即，於X方向上，彼此相鄰之1個控制閘極電極CG及1個記憶體閘極電極MG係位於半導體區域MS與半導體區域MD之間。半導體區域MD及半導體區域MS係形成於鰭FA內之n型半導體區域。各半導體區域MD係形成於在X方向上將該半導體區域MD夾於其間而相鄰之2個控制閘極電極CG彼此之間。又，半導體區域MS係形成在於X方向上將該半導體區域MS夾於其間而相鄰之2個記憶體閘極電極MG彼此之間。 各記憶胞MC形成於沿X方向延伸之鰭FA、與彼此相鄰之沿Y方向延伸之控制閘極電極CG及記憶體閘極電極MG的各交點。各記憶胞MC具有控制閘極電極CG、記憶體閘極電極MG、半導體區域MD及半導體區域MS。 於X方向相鄰之2個記憶胞MC共用半導體區域MD或半導體區域MS。共用半導體區域MD之2個記憶胞MC相對於半導體區域MD，於X方向成鏡面對稱，共用半導體區域MS之2個記憶胞MC相對於半導體區域MS，於X方向成鏡面對稱。又，排列於Y方向之複數個記憶胞MC之控制閘極電極CG係藉由延伸於Y方向之1條控制閘極電極CG而形成，再者，排列於Y方向之複數個記憶胞MC之記憶體閘極電極MG係藉由延伸於Y方向之1條控制閘極電極CG而形成。 於各鰭FA沿X方向形成有複數個記憶胞MC，排列於X方向之複數個記憶胞MC之半導體區域MD係經由形成於貫通層間絕緣膜IL1、IL2之接觸孔內的插塞(接觸插塞)PG，而電性連接於由沿X方向延伸之配線構成的源極線SL。又，於Y方向排列之複數個記憶胞MC之半導體區域MS係經由形成於貫通層間絕緣膜IL1、IL2之接觸孔內的插塞PG，而電性連接於由沿Y方向延伸之配線構成的位元線BL。源極線SL亦可使用與位元線BL不同之層之配線，例如，源極線SL亦可以較位元線BL更上層之配線構成。 鰭FA係自半導體基板SB之主面，沿相對於主面垂直之方向突出之例如長方體之突出部。鰭FA於長邊方向(X方向)具有任意之長度、於短邊方向(Y方向)具有任意之寬度、於高度方向具有任意之高度。鰭FA未必為長方體，亦可於短邊方向之剖視時，其長方形之角部帶有圓弧。又，各鰭FA之側面可相對於半導體基板SB之主面垂直，亦可具有接近垂直之傾斜角度。即，各鰭FA之剖面形狀可為長方體，亦可為梯形。又，俯視時鰭FA延伸之方向為各鰭FA之長邊方向，與長邊方向正交之方向為各鰭FA之短邊方向。即，鰭FA之長度(X方向之尺寸)較鰭FA之寬度(Y方向之尺寸)更大。又，鰭FA只要為具有長度、寬度、及高度之突出部，其形狀不拘。例如，鰭FA亦可為俯視時蜿蜒之圖案。 於圖2中，省略了層間絕緣膜IL1、IL2及配線(源極線SL及位元線BL)之圖示。於構成記憶體區域之半導體基板SB之鰭FA之上部形成有記憶胞MC。亦如圖2所示，控制閘極電極CG及記憶體閘極電極MG以跨鰭FA之方式延伸於Y方向。 接著，參照圖3～圖5，對記憶胞MC之構造進而進行說明。 於1個鰭FA上，於X方向排列形成有複數個記憶胞MC，但於圖3中顯示1個記憶胞MC。 於記憶體區域之半導體基板SB，形成有半導體基板SB之突出部即鰭FA。鰭FA之下部由形成於半導體基板SB之主面上之元件分離膜ST包圍。即，鰭FA間由元件分離膜ST分離。鰭FA係自半導體基板SB之主面局部地朝上方突出。 於鰭FA內，自鰭FA之上表面遍及下部形成有p型半導體區域即p型井PW。換言之，鰭FA形成於半導體基板SB之p型井PW內。半導體區域MD、MS因形成於鰭FA內，故形成於p型井PW內。 於鰭FA之上表面上及側面上，介隔絕緣膜GF形成有控制閘極電極CG，於鰭FA之長邊方向(X方向)上與控制閘極電極CG相鄰之區域，介隔絕緣膜MZ形成有記憶體閘極電極MG。於控制閘極電極CG與記憶體閘極電極MG之間介存有絕緣膜MZ，控制閘極電極CG與記憶體閘極電極MG之間以絕緣膜MZ電性分離。又，於記憶體閘極電極MG與鰭FA之上表面及側面之間介存有絕緣膜MZ。絕緣膜MZ遍及記憶體閘極電極MG與鰭FA(之上表面及側面)間之區域、及記憶體閘極電極MG與控制閘極電極CG間之區域之兩個區域而連續地延伸。 絕緣膜GF係將包含矽之半導體基板SB之突出部即鰭FA之上表面及側面熱氧化而形成之氧化矽膜(熱氧化膜)，形成於控制閘極電極CG與鰭FA之表面(上表面及側面)之間。又，絕緣膜MZ包含絕緣膜(氧化矽膜)MZ1、形成於絕緣膜MZ1上之絕緣膜(氮化矽膜)MZ2、及形成於絕緣膜MZ2上之絕緣膜(氧化矽膜)MZ3之積層膜。其中，絕緣膜MZ1包含將由矽構成之半導體基板SB之突出部即鰭FA之上表面及側面熱氧化而形成之氧化矽膜(熱氧化膜)。又，絕緣膜MZ2包含氮化矽膜，絕緣膜MZ3包含氧化矽膜。 又，於後述之圖28所示形成有包含高介電常數絕緣膜之絕緣膜HK之情形時，以與控制閘極電極CG之下表面及側面相接之方式形成有絕緣膜HK。該情形時，於控制閘極電極CG與鰭FA之表面(上表面及側面)之間，介存絕緣膜GF與絕緣膜GF上之絕緣膜HK之積層膜，絕緣膜GF與鰭FA相接，絕緣膜HK與控制閘極電極CG相接。又，於控制閘極電極CG與記憶體閘極電極MG間，介存絕緣膜HK與絕緣膜MZ之積層膜，絕緣膜HK與控制閘極電極CG相接，絕緣膜MZ與記憶體閘極電極MG相接。此情形時，記憶體閘極電極MG介隔絕緣膜HK與絕緣膜MZ之積層膜，而與控制閘極電極CG相鄰。又，於控制閘極電極CG與側壁隔片SW之間介存有絕緣膜HK，又，於控制閘極電極CG與元件分離膜之間介存有絕緣膜HK。介存於控制閘極電極CG與鰭FA間之絕緣膜GF與絕緣膜HK之積層膜作為控制閘極電極CG(控制電晶體)之閘極絕緣膜發揮功能。 絕緣膜MZ作為記憶體閘極電極MG(記憶體電晶體)之閘極絕緣膜發揮功能，具有電荷保持(電荷蓄積)功能。即，絕緣膜MZ2係記憶胞MC之電荷蓄積部(電荷蓄積層)，絕緣膜MZ係具有電荷蓄積部(電性蓄積層)之絕緣膜。絕緣膜MZ因必須具有電荷保持功能，故具有以電荷阻擋層(此處為絕緣膜MZ1、MZ3)夾著電荷蓄積層(此處為絕緣膜MZ2)之構造，與電荷蓄積層(此處為絕緣膜MZ2)之勢壘高度相比，電荷阻擋層(此處為絕緣膜MZ1、MZ3)之勢壘高度變高。即，絕緣膜MZ2係具有電荷蓄積功能之絕緣膜(陷阱性絕緣膜)，絕緣膜MZ1及絕緣膜MZ3各自之帶隙大於絕緣膜MZ2之帶隙。惟於絕緣膜MZ中，作為閘極絕緣膜發揮功能者係介存於記憶體閘極電極MG與鰭FA之表面(上表面及側面)間之部分，絕緣膜MZ中介存於記憶體閘極電極MG與控制閘極電極CG間之部分係作為將記憶體閘極電極MG與控制閘極電極CG電性分離之絕緣膜而發揮功能。同樣地，於絕緣膜HK中，作為閘極絕緣膜發揮功能者係介存於控制電極CG與鰭FA之表面(上表面及側面)間之部分，絕緣膜HK中介存於記憶體閘極電極MG與控制閘極電極CG間之部分係作為將記憶體閘極電極MG與控制閘極電極CG電性分離之絕緣膜而發揮功能。 於鰭FA之短邊方向(Y方向)上，控制閘極電極CG沿鰭FA之上表面及兩側面延伸，進而於包圍(夾著)鰭FA之元件分離膜ST上延伸。同樣地，於鰭FA之短邊方向(Y方向)上，記憶體閘極電極MG沿鰭FA之上表面及兩側面延伸，進而於包圍(夾著)鰭FA之元件分離膜ST上延伸。 又，於元件分離膜ST與記憶體閘極電極MG之間介存有絕緣膜MZ。惟因熱氧化膜未形成於元件分離膜ST上，故以熱氧化法形成絕緣膜MZ1之情形時，介存於元件分離膜ST與記憶體閘極電極MG間之絕緣膜MZ不具有絕緣膜MZ1，而包含元件分離膜ST上之絕緣膜(氮化矽膜)MZ2、與絕緣膜MZ2上之絕緣膜(氧化矽膜)MZ3的積層膜。 於控制閘極電極CG及記憶體閘極電極MG之側面(與介隔絕緣膜MZ相鄰之側為相反側之側面)上，形成有包含絕緣膜之側壁隔片(側壁、側壁絕緣膜)SW。控制閘極電極CG之側面上之側壁隔片SW係沿控制閘極電極CG延伸，記憶體閘極電極MG之側面上之側壁隔片SW係沿記憶體閘極電極MG延伸。於側壁隔片SW之附近形成有層間絕緣膜IL1。層間絕緣膜IL1係形成於未形成包含控制閘極電極CG、記憶體閘極電極MG及側壁隔片SW之構造體之區域中之鰭FA及元件分離膜ST上。層間絕緣膜IL1之上表面經平坦化。 控制閘極電極CG係所謂之金屬閘極電極，包含金屬膜(顯現金屬傳導之導電膜)。記憶體閘極電極MG係所謂之矽閘極電極，包含矽膜(多晶矽膜)。於記憶體閘極電極MG之上部形成有金屬矽化物層SC2。 於本實施形態中，記憶體閘極電極MG包含導入了p型雜質之p型矽膜，更特定而言，包含p型多晶矽膜。 此處，「半導體顯現n型導電性」、「半導體之導電型為n型」及「n型半導體」意指該半導體中之多數載子為電子。又，「半導體顯示p型導電性」、「半導體之導電型為p型」及「p型半導體」意指該半導體中多數載子為電洞。 以夾著控制閘極電極CG及記憶體閘極電極MG之方式，於控制閘極電極CG及記憶體閘極電極MG之外側，設置有汲極用半導體區域MD及源極用半導體區域MS。於夾著一對控制閘極電極CG及記憶體閘極電極MG之半導體區域MD、MS中，半導體區域MD位於控制閘極電極CG側，且半導體區域MS位於記憶體閘極電極MG側。半導體區域MS具有n- 型半導體區域(延伸區域)EX1及較其雜質濃度更高之n+ 型半導體區域SD1，且，半導體區域MD具有n- 型半導體區域(延伸區域)EX2及較其雜質濃度更高之n+ 型半導體區域SD2。因此，半導體區域MS及半導體區域MD具有LDD(Lightly Doped Drain：輕摻雜汲極)構造。 於鰭FA中，n- 型半導體區域EX1、EX2各自形成於側壁隔片SW之下方。即，於鰭FA中，n- 型半導體區域EX1係與記憶體電晶體之通道區域(鰭FA中記憶體閘極電極MG之正下方區域)鄰接，再者，n- 型半導體區域EX2係與控制電晶體之通道區域(鰭FA中控制閘極電極CG之正下區域)鄰接。於鰭FA中，n+ 型半導體區域SD1係形成於與n- 型半導體區域EX1鄰接(於X方向鄰接)之位置，再者，n+ 型半導體區域SD2係形成於與n- 型半導體區域EX2鄰接(於X方向鄰接)之位置。 於n+ 型半導體區域SD1之表層部與n+ 型半導體區域SD2之表層部，形成有金屬矽化物層SC1。即，於形成有n+ 型半導體區域SD1之區域中之鰭FA之上表面及側面、與形成有n+ 型半導體區域SD2之區域中之鰭FA之上表面及側面，形成有金屬矽化物層SC1。 以覆蓋控制閘極電極CG、記憶體閘極電極MG、側壁隔片SW、半導體區域MS、半導體區域MD、金屬矽化物層SC1及金屬矽化物層SC2之方式，於層間絕緣膜IL1上形成有層間絕緣膜IL2。層間絕緣膜IL2之上表面經平坦化。於層間絕緣膜IL2上形成有配線M1，配線M1係經由設置於貫通層間絕緣膜IL2、IL1之接觸孔內之插塞PG，而電性連接於半導體區域MS或半導體區域MD等。另，於控制閘極電極CG之供電區域(未圖示)中，插塞連接於控制閘極電極CG，於記憶體閘極電極MG之供電區域(未圖示)中，插塞連接於記憶體閘極電極MG。 記憶胞MC係分離閘極型之記憶胞，即連接有具有控制閘極電極(選擇閘極電極)CG之控制電晶體(選擇電晶體)與具有記憶體閘極電極MG之記憶體電晶體之2個MISFET者。 此處，將具備包含電荷蓄積部之閘極絕緣膜(此處為絕緣膜MZ)及記憶體閘極電極MG之MISFET稱為記憶體電晶體，又，將具備閘極絕緣膜(此處為絕緣膜GF、HK)及控制閘極電極CG之MISFET稱為控制電晶體。另，控制電晶體係記憶胞選擇用電晶體，因而亦可視為選擇電晶體。控制閘極電極CG及記憶體閘極電極MG係構成非揮發性記憶體之記憶胞之閘極電極。又，一對半導體區域MD、MS兼作為記憶體電晶體用之源極、汲極區域(源極或汲極區域)、與控制電晶體用之源極、汲極區域。 鰭FA之長邊方向(X方向)上之半導體區域MD與半導體區域MS間之距離，相當於記憶胞MC之通道長，鰭FA之短邊方向(Y方向)上之控制閘極電極CG或記憶體閘極電極MG與鰭FA之上表面及側面對向(重疊)之區域，相當於記憶胞MC之通道寬度。控制電晶體及記憶體電晶體係將鰭FA之表面(上表面及側面)作為通道利用之FINFET。 ＜半導體裝置之製造步驟＞ 參照圖式說明本實施形態之半導體裝置之製造方法。 圖6～圖34係本實施形態之半導體裝置之製造步驟中之主要部分剖視圖。圖6～圖34中，於圖6～圖10顯示相當於上述圖4之剖面(相當於上述圖1之B-B線之位置之剖面)。另，於圖6～圖10之各步驟階段中，相當於上述圖1之B-B線之位置之剖面、與相當於上述圖1之C-C線之位置之剖面互為相同。又，於圖11～圖34之各者中，各圖自左起依序顯示相當於上述圖3之剖面(相當於上述圖1之A-A線之位置之剖面)、相當於上述圖4之剖面(相當於上述圖1之B-B線之位置之剖面)、相當於上述圖5之剖面(相當於上述圖1之C-C線之位置之剖面)。 要製造半導體裝置，如圖6所示，首先，預備(準備)包含具有例如1~10 Ωcm左右之比電阻之p型之單結晶矽等之半導體基板(半導體晶圓)SB。 其次，於半導體基板SB之主面上，依序形成絕緣膜ZF1、絕緣膜ZF2及半導體膜SM1。絕緣膜ZF1包含例如氧化矽膜，可使用例如氧化法或CVD(Chemical Vapor Deposition：化學氣相沈積)法而形成。絕緣膜ZF2包含例如氧化矽膜，可使用例如CVD法形成。半導體膜SM1包含例如矽膜(多晶矽膜)，可使用例如CVD法形成。於該階段中，成為於半導體基板SB之主面整面上形成有絕緣膜ZF1、其上之絕緣膜ZF2、及其上之半導體膜SM1之積層膜之狀態。 接著，使用光微影技術及蝕刻技術將半導體膜SM1圖案化(加工)。此時，絕緣膜ZF2作為蝕刻擋止層發揮功能。藉由經圖案化之半導體膜SM1，如圖7所示，形成半導體膜圖案SM1a。藉此，於絕緣膜ZF2上，成為各自於X方向延伸之複數個半導體膜圖案SM1a排列於Y方向之狀態。圖7係沿半導體膜圖案SM1a之短邊方向(Y方向)之剖視圖，因而各半導體膜圖案SM1a延伸於大致垂直圖7之紙面之方向(即X方向)。根據此處形成之半導體膜圖案SM1a之寬度(Y方向之寬度)，可決定後續形成之鰭FA之間隔(Y方向間隔)。 其次，於複數個半導體膜圖案SM1a各自之側面上，形成硬遮罩HM1。於圖7中顯示該階段。硬遮罩HM1可例如以下述方式形成。即，於絕緣膜ZF2上，以覆蓋複數個半導體膜圖案SM1a之方式，使用CVD法等形成硬遮罩HM1形成用之絕緣膜(例如氧化矽膜)後，藉由異向性乾蝕刻技術回蝕該絕緣膜。藉此，於複數個半導體膜圖案SM1a各自之側面上，硬遮罩HM1形成用之絕緣膜以側壁隔片狀選擇性地殘留，而形成硬遮罩HM1。此時，半導體膜圖案SM1a之上表面露出，又，絕緣膜ZF2包含與硬遮罩HM1不同之材料，因而作為蝕刻擋止層發揮功能。硬遮罩HM1未完全埋入相鄰之半導體膜圖案SM1a彼此之間。硬遮罩HM1以俯視時包圍各半導體膜圖案SM1a之方式形成為環狀。 其次，如圖8所示，使用濕蝕刻技術選擇性去除半導體膜圖案SM1a。此時，硬遮罩HM1與絕緣膜ZF2未被蝕刻而原狀殘留。其後，藉由使用光微影技術及蝕刻技術，去除硬遮罩HM1之一部分。即，留下硬遮罩HM1中延伸於X方向之部分，去除其他部分，即延伸於Y方向之部分。藉此，硬遮罩HM1成為僅延伸於X方向之圖案，而非環狀構造。即，於絕緣膜ZF2上，延伸於X方向之圖案即硬遮罩HM1係於Y方向排列配置複數個。 其次，如圖9所示，將硬遮罩HM1作為蝕刻罩使用，對絕緣膜ZF2、絕緣膜ZF1及半導體基板SB進行異向性乾蝕刻。此時，依序蝕刻並去除未被硬遮罩HM1覆蓋而露出之部分之絕緣膜ZF2、絕緣膜ZF1及半導體基板SB，但對半導體基板SB進行蝕刻直至其厚度之中途。藉此，將絕緣膜ZF2、絕緣膜ZF1及半導體基板SB以與硬遮罩HM1具有相同平面形狀之方式加工(圖案化)，而於硬遮罩HM1之正下方形成鰭FA。鰭FA係由半導體基板SB之一部分構成，且包含被加工成板狀(壁狀)之半導體基板SB的圖案。例如，藉由將未由硬遮罩HM1覆蓋而露出之區域之半導體基板SB之主面下挖100～250 nm，可形成具有自半導體基板SB之主面100～250 nm之高度之鰭FA。於該階段中，於鰭FA上殘留有絕緣膜ZF1、絕緣膜ZF2及硬遮罩HM1。 如此，於半導體基板SB之上表面，形成由半導體基板SB之一部分構成、且沿著半導體基板SB之上表面延伸於X方向之複數個鰭(突出部)FA。 接著，如圖10所示，於半導體基板SB上，以覆蓋包含鰭FA、絕緣膜ZF1、絕緣膜ZF2、硬遮罩HM1之圖案且掩埋該圖案間之方式，將包含氧化矽膜等之絕緣膜ZF3使用CVD法等沈積。其後，藉由對該絕緣膜ZF3進行CMP(Chemical Mechanical Polishing：化學機械研磨)法之研磨處理，而使絕緣膜ZF2之上表面露出。藉此，形成由該絕緣膜ZF3構成之元件分離膜ST。藉由此時之研磨處理，去除硬遮罩HM1。於圖10中顯示該階段。另，亦可於形成絕緣膜ZF3前預先去除硬遮罩HM1，其後進行絕緣膜ZF3之沈積與研磨處理。元件分離膜ST具有平坦之上表面。又，於該階段中，元件分離膜ST之平坦之上表面之高度位置與絕緣膜ZF2之上表面之高度位置大致相同。 其次，如圖11所示，藉由蝕刻等去除絕緣膜ZF2及絕緣膜ZF1。 接著，蝕刻元件分離膜ST，降低元件分離膜ST之上表面高度。即，藉由對元件分離膜ST實施蝕刻處理，而使元件分離膜ST之上表面後退(下降)。此時，元件分離膜ST之上表面係對半導體基板SB之主面於垂直方向中後退(下降)，元件分離膜ST之上表面之高度位置變得低於鰭FA之上表面之高度位置。藉此，鰭FA之側面之一部分(上部)成為自元件分離膜ST之上表面朝上方突出之狀態，鰭FA之側面之一部分(上部)與上表面整體露出。於圖11中顯示該階段。於該階段中，於半導體基板SB之主面上形成元件分離膜ST，成為鰭FA自元件分離膜ST突出之狀態。另，於該階段中，元件分離膜ST之上表面亦為平坦。 如此，於半導體基板SB上，以包圍各鰭FA之方式形成元件分離膜ST。各鰭FA之一部分自元件分離膜ST之上表面突出。 其次，如圖12所示，藉由使用離子注入法將p型雜質(例如硼(B))導入半導體基板SB，而形成p型井(p型半導體區域)PW。p型井PW係於鰭FA內之整體及鰭FA下之半導體基板SB之一部分擴展形成。 接著，於各鰭FA之露出部之表面，使用熱氧化法等形成絕緣膜GF。即，於各鰭FA之上表面與側面(未被元件分離膜ST覆蓋之部分之側面)形成絕緣膜GF。藉此，自元件分離膜ST突出之部分之鰭FA成為由絕緣膜GF覆蓋之狀態。絕緣膜GF包含氧化矽膜，具有例如2 nm左右之膜厚。絕緣膜GF係控制電晶體之閘極絕緣膜用之絕緣膜。 其次，如圖13所示，於半導體基板SB之主面上，即元件分離膜ST上，以覆蓋鰭FA及絕緣膜GF之方式，形成(沈積)矽膜PS1。 矽膜PS1包含多結晶矽膜(多晶矽膜)，可使用CVD法等形成。矽膜PS1之膜厚(沈積膜厚)可設為例如100~200 nm左右。成膜時，將矽膜PS1作為非晶矽膜形成後，於其後之熱處理中，亦可將包含非晶矽膜之矽膜PS1變為包含多結晶矽膜之矽膜PS1，這對後述之矽膜PS2、PS2a、PS2b亦同。 其次，藉由利用CMP法等研磨處理矽膜PS1，而將矽膜PS1之上表面平坦化。即便將矽膜PS1研磨處理，鰭FA、絕緣膜GF及元件分離膜ST亦未露出，於鰭FA上方留有矽膜PS1。 其次，於矽膜PS1，使用離子注入法等導入n型雜質(例如磷(P)或鎵(As))。其後，藉由根據需要對半導體基板SB實施熱處理(退火處理)，亦可使導入矽膜PS1之雜質擴散。 又，此處對矽膜PS1之成膜後以離子注入將n型雜質導入矽膜PS1中之情形進行說明，但作為其他形態，亦可於矽膜PS1之成膜時將n型雜質導入矽膜PS1。於矽膜PS1之成膜時導入n型雜質之情形，藉由使矽膜PS1之成膜用氣體中包含摻雜氣體(n型雜質添加用氣體)，可將經導入n型雜質之矽膜PS1成膜。於矽膜PS1之成膜時導入n型雜質之情形，可省略將n型雜質向矽膜PS1之離子注入。又，於矽膜PS1之成膜後以離子注入將n型雜質導入矽膜PS1中之情形，於矽膜PS1之成膜時，可將無摻雜之矽膜成膜。 無論為何種情形，於該階段中，矽膜PS1係經導入n型雜質之n型矽膜(摻雜多晶矽膜)。 其次，於矽膜PS1上，即矽膜PS1之平坦之上表面上，形成絕緣膜ZF4。絕緣膜ZF4包含例如氮化矽膜等，可使用CVD法等形成。絕緣膜ZF4之膜厚(沈積膜厚)可設為例如50~100 nm左右。 其次，使用光微影技術於絕緣膜ZF4上形成光阻圖案後，將該光阻圖案作為蝕刻遮罩使用，蝕刻絕緣膜ZF4及矽膜PS1。藉此，如圖14所示，將包含矽膜PS1與絕緣膜ZF4之積層膜圖案化，形成包含虛設控制閘極電極DG、與其上之覆蓋絕緣膜CP1之積層體(積層構造體)LM1。虛設控制閘極電極DG包含經圖案化之矽膜PS1，覆蓋絕緣膜CP1包含經圖案化之絕緣膜ZF4。覆蓋絕緣膜CP1具有與虛設控制閘極電極DG相同之平面形狀。其後，去除光阻圖案。 虛設控制閘極電極DG係虛設閘極電極(模擬性閘極電極)，之後會被置換成控制閘極電極CG。因此，虛設控制閘極電極DG非製造後之半導體裝置所使用之閘極電極。 積層體LM1延伸於Y方向，延伸於Y方向之積層體LM1複數配置(排列)於X方向。俯視時，各積層體LM1以與延伸於X方向之複數個鰭FA交叉之方式延伸於Y方向。各積層體LM1係於複數個鰭FA上、及鰭FA間之元件分離膜ST上沿Y方向延伸。積層體LM1之形成位置與之後要形成控制閘極電極CG之位置一致。 若形成積層體LM1，則未由積層體LM1覆蓋之部分之鰭FA及元件分離膜ST露出。即，於未由積層體LM1覆蓋之部分中，鰭FA之表面(上表面及側面)與元件分離膜ST之上表面露出。未由積層體LM1覆蓋之部分之鰭FA之表面之絕緣膜GF可由形成積層體LM1時之乾蝕刻、或其後之濕蝕刻等去除。 另一方面，由積層體LM1覆蓋之部分之絕緣膜GF未被蝕刻而殘留。因此，於積層體LM1與鰭FA(之上表面及側面)之間，介存有絕緣膜GF。即，於構成積層體LM1之虛設控制閘極電極DG與鰭FA(之上表面及側面)之間，介存有絕緣膜GF。又，以熱氧化法形成絕緣膜GF之情形，因於元件分離膜ST上未形成絕緣膜GF，故於積層體LM1(虛設控制閘極電極DG)與元件分離膜ST間未形成絕緣膜GF，積層體LM1直接形成於元件分離膜ST上。 其次，如圖15所示，於半導體基板SB上，依序形成絕緣膜MZ1、絕緣膜MZ2及絕緣膜MZ3，藉此形成絕緣膜MZ。 絕緣膜MZ1包含氧化矽膜，可藉由熱氧化法形成。絕緣膜MZ2包含氮化矽膜，可藉由CVD法等形成。絕緣膜MZ3包含氧化矽膜，可藉由熱氧化法、CVD法、或其組合而形成。絕緣膜MZ1之膜厚為例如4 nm左右，絕緣膜MZ2之膜厚為例如7 nm左右，絕緣膜MZ3之膜厚為例如9 nm左右。作為絕緣膜MZ3，亦可使用氮氧化矽膜取代氧化矽膜。 絕緣膜MZ係連續地形成於未由積層體LM1覆蓋之部分之鰭FA之表面(上表面及側面)上、未由積層體LM1覆蓋之部分之元件分離膜ST之上表面上、及積層體LM1之表面(上表面及側面)上。若形成絕緣膜MZ，則元件分離膜ST、鰭FA及積層體LM1成為由絕緣膜MZ覆蓋之狀態。 絕緣膜MZ包含絕緣膜MZ1、其上之絕緣膜MZ2、及其上之絕緣膜MZ3之積層膜。即，絕緣膜MZ係積層複數層絕緣膜之積層絕緣膜。 惟以熱氧化法形成絕緣膜MZ1時，於未由積層體LM1覆蓋之部分之鰭FA之表面(上表面及側面)會形成絕緣膜MZ1，但於元件分離膜ST上則不會形成絕緣膜MZ1。此時，形成於元件分離膜ST上之部分以外之絕緣膜MZ包含絕緣膜MZ1、其上之絕緣膜MZ2、及其上之絕緣膜MZ3之積層膜，但形成於元件分離膜ST上之部分之絕緣膜MZ則包含絕緣膜MZ2、及其上之絕緣膜MZ3之積層膜。另一方面，以CVD法形成絕緣膜MZ1之情形時，因於未由積層體LM1覆蓋之部分之元件分離膜ST上亦形成絕緣膜MZ1，故絕緣膜MZ整體包含絕緣膜MZ1、其上之絕緣膜MZ2、及其上之絕緣膜MZ3之積層體。 其次，如圖15所示，於半導體基板SB上，即絕緣膜MZ上，以覆蓋積層體LM1之方式，形成(沈積)矽膜PS2作為記憶體閘極電極MG形成用之膜。矽膜PS2包含多結晶矽膜，可使用CVD法等形成。以未由積層體LM1覆蓋之部分之元件分離膜ST上之矽膜PS2之上表面之高度位置，變得高於積層體LM1之上表面之高度位置之方式，設定矽膜PS2之沈積膜厚。即，矽膜PS2之沈積膜厚可設為大於積層體LM1之高度，例如200～300 nm左右。 其次，如圖16所示，藉由利用CMP法等將矽膜PS2研磨處理，而將矽膜PS2之上表面平坦化。於將矽膜PS2成膜之階段中，於矽膜PS2之上表面形成有反映積層體LM1或鰭FA之凹凸，藉由研磨矽膜PS2之上表面，將矽膜PS2之上表面平坦化。藉此，矽膜PS2成為具有平坦之上表面之狀態。 其次，如圖17所示，蝕刻矽膜PS2，降低矽膜PS2之上表面之高度。即，藉由對矽膜PS2實施蝕刻處理，使矽膜PS2之上表面後退(下降)。藉此，矽膜PS2之上表面相對於半導體基板SB之主面於垂直方向後退(下降)，矽膜PS2之上表面之高度位置變得低於積層體LM1之上表面(即構成積層體LM1之覆蓋絕緣膜CP1之上表面)之高度位置。於該階段，若矽膜PS2之上表面之高度位置與構成積層體LM1之虛設控制閘極電極DG之上表面之高度位置大致相同，則更佳。因此，積層體LM1之一部分(覆蓋絕緣膜CP1)與其表面上之絕緣膜MZ成為自矽膜PS2之平坦之上表面朝上方突出、且該突出之部分之積層體LM1之表面上之絕緣膜MZ露出的狀態。另，於該階段中，矽膜PS2之上表面亦為平坦。 其次，於矽膜PS2，使用離子注入法等導入p型雜質(例如硼(B))。其後，亦可根據需要對半導體基板SB實施熱處理(退火處理)，使導入矽膜PS2之雜質擴散。 另，將p型雜質離子注入至矽膜PS2時，較佳為不將p型雜質注入構成積層體LM1之虛設控制閘極電極DG中。因此，於對矽膜PS2進行p型雜質之離子注入時，較佳為不使用p型雜質會穿透絕緣膜MZ及覆蓋絕緣膜CP1而注入虛設控制閘極電極DG中之注入能量，而使用由絕緣膜MZ及覆蓋絕緣膜CP1遮蔽而避免將p型雜質注入虛設控制閘極電極DG中之注入能量。若從其他角度來看，於將p型雜質離子注入矽膜PS2時，較佳為以p型雜質會穿透覆蓋絕緣膜CP1但不會注入虛設控制閘極電極DG中之方式，預先設定覆蓋絕緣膜CP1之厚度。因此，於離子注入時，雖亦有p型雜質被注入矽膜PS2中較淺之位置(接近上表面之位置)之情形，但於此種情形時，亦可藉由於離子注入後進行熱處理(退火處理)，使p型雜質擴散於矽膜PS2整體。又，藉由於矽膜PS2之回蝕步驟後，將p型雜質離子注入矽膜PS2，容易使矽膜PS2中之p型雜質之濃度分佈變得均勻。 又，此處對矽膜PS2之成膜後以離子注入將p型雜質導入矽膜PS2中之情形進行說明，但作為其他形態，亦可於矽膜PS2之成膜時將p型雜質導入矽膜PS2。於矽膜PS2之成膜時導入p型雜質之情形，藉由使矽膜PS2之成膜用氣體中包含摻雜氣體(p型雜質添加用氣體)，可將經導入p型雜質之矽膜PS2成膜。於矽膜PS2之成膜時導入p型雜質之情形，可省略p型雜質向矽膜PS2之離子注入。於矽膜PS2之成膜後以離子注入將p型雜質導入矽膜PS2中之情形，於矽膜PS2之成膜時，可將無摻雜之矽膜成膜。 無論為何種情形，於該階段中，矽膜PS2係經導入p型雜質之p型矽膜(摻雜多晶矽膜)。另一方面，虛設控制閘極電極DG由經導入n型雜質之n型矽膜(摻雜多晶矽膜)構成。 其次，如圖18所示，於半導體基板SB上，即矽膜PS2上，以覆蓋自矽膜PS2之平坦之上表面突出之部分之積層體LM1及絕緣膜MZ之方式，形成絕緣膜ZF5。絕緣膜ZF5係用以形成後述之覆蓋絕緣膜CP2之絕緣膜，可包含例如氮化矽膜，使用CVD法等形成。絕緣膜ZF5形成於矽膜PS2之上表面上、及自矽膜PS2之上表面突出之部分之積層體LM1之表面上之絕緣膜MZ上。 接著，如圖19所示，藉由利用異向性蝕刻技術回蝕(蝕刻處理)絕緣膜ZF5，而於矽膜PS2上且介隔絕緣膜MZ而於積層體LM1之側面上，以側壁隔片狀留下絕緣膜ZF5而形成覆蓋絕緣膜CP2。此時，成為覆蓋絕緣膜CP2之部分以外之絕緣膜ZF5被去除，又，矽膜PS2可作為蝕刻擋止層發揮功能。覆蓋絕緣膜CP2形成於矽膜PS2之上表面上，但以與自矽膜PS2之上表面突出之部分之積層體LM1介隔絕緣膜MZ而相鄰之方式形成。未由覆蓋絕緣膜CP2覆蓋之部分之矽膜PS2之上表面露出。 其次，如圖20所示，藉由將覆蓋絕緣膜CP2作為蝕刻遮罩使用而蝕刻矽膜PS2，而形成記憶體閘極電極MG。此時之蝕刻較佳為異向性蝕刻(乾蝕刻)。 因將覆蓋絕緣膜CP2作為蝕刻遮罩使用而蝕刻矽膜PS2，故未由覆蓋絕緣膜CP2覆蓋之部分之矽膜PS2被蝕刻而去除，覆蓋絕緣膜CP2之下之矽膜PS2未被蝕刻而殘留。即，形成包含覆蓋絕緣膜CP2與留在覆蓋絕緣膜CP2之下之矽膜PS2之積層體(積層構造體)LM2。於該階段中，成為於積層體LM1之兩側之側面上，介隔絕緣膜MZ形成有積層體LM2之狀態。於形成於積層體LM1兩側之側面上之積層體LM2中一積層體LM2即積層體(積層構造體)LM2a中，留在覆蓋絕緣膜CP2之下之矽膜PS2成為記憶體閘極電極MG。因此，積層體LM2a包含記憶體閘極電極MG與其上之覆蓋絕緣膜CP2。形成於積層體LM1兩側之側面上之積層體LM2中之另一積層體LM2即積層體LM2b之後被去除。積層體LM2a與積層體LM2b具有夾著積層體LM1大致對稱之構造。 其次，如圖21所示，使用光微影技術，形成覆蓋積層體LM2a且露出積層體LM2b般之光阻圖案(未圖示)後，使用該光阻圖案作為蝕刻遮罩，藉由蝕刻而去除積層體LM2b(構成積層體LM2之覆蓋絕緣膜CP2及矽膜PS2)。此時，積層體LM2a因由光阻圖案覆蓋，故未被蝕刻而殘留。其後，去除光阻圖案，於圖21中顯示該階段。於該階段中，成為於積層體LM1之兩側之側面中於一側面上介隔絕緣膜MZ形成有積層體LM2a之狀態。 其次，如圖22所示，藉由蝕刻(例如濕蝕刻)去除絕緣膜MZ中未由積層體LM2a覆蓋而露出之部分。此時，位於積層體LM2a之下與積層體LM2a及積層體LM1間之絕緣膜MZ係未被去除而殘留，其他區域之絕緣膜MZ則被去除。藉此，露出未由積層體LM1、LM2覆蓋之部分之鰭FA及元件分離膜ST。又，亦可能有絕緣膜MZ中之絕緣膜MZ3、MZ2去除而留下絕緣膜MZ1之情形，但於此種情形下，於之後形成金屬矽化物層SC1之前，未由積層體LM2a覆蓋之部分之絕緣膜MZ1亦會被去除。 由圖22可知，絕緣膜MZ遍及積層體LM2a(記憶體閘極電極MG)與鰭FA間之區域、積層體LM2a(記憶體閘極電極MG)與元件分離膜ST間之區域、積層體LM2a(記憶體閘極電極MG)與積層體LM1(虛設控制閘極電極DG)間之區域而連續地延伸。積層體LM1與積層體LM2a其間介隔絕緣膜MZ而彼此相鄰，因此，虛設控制閘極電極DG與記憶體閘極電極MG其間介隔絕緣膜MZ而彼此相鄰。 因此，於該階段中，於虛設控制閘極電極DG(積層體LM1)之閘極長度方向(X方向)上之一側面上介隔絕緣膜MZ形成有記憶體閘極電極MG，絕緣膜MZ係於記憶體閘極電極MG(積層體LM2a)之下、及記憶體閘極電極MG(積層體LM2a)與虛設控制閘極電極DG(積層體LM1)之間連續地延伸。且，介隔絕緣膜MZ而彼此相鄰之虛設控制閘極電極DG(積層體LM1)及記憶體閘極電極MG(積層體LM2a)係以跨複數個鰭FA之方式於Y方向延伸。 其次，如圖23所示，藉由使用積層體LM1、LM2作為遮罩(離子注入阻止遮罩)，對由積層體LM1、LM2覆蓋之部分之鰭FA離子注入砷(As)或磷(P)等n型雜質，而於鰭FA內形成n- 型半導體區域EX1、EX2。n- 型半導體區域EX1形成於記憶體閘極電極MG與鄰接於閘極長方向(X方向)之位置之鰭FA，又，n- 型半導體區域EX2係形成於虛設控制閘極電極DG與鄰接於閘極長度方向(X方向)之位置之鰭FA。 其次，於介隔積層體LM1及積層體LM2a之側面(與介隔絕緣膜MZ而彼此相鄰之側面為相反側之側面)上，形成包含絕緣膜之側壁隔片SW。 側壁隔片SW形成步驟，可例如以下述方式進行。即，於半導體基板SB上，即，元件分離膜ST及鰭FA上，以覆蓋積層體LM1、LM2a之方式，使用CVD法等形成(沈積)側壁隔片SW形成用之絕緣膜(例如氮化矽膜)。其後，藉由利用異向性蝕刻技術回蝕該絕緣膜，而如圖23所示，於積層體LM1及積層體LM2a之側面上選擇性留下該絕緣膜，形成側壁隔片SW。 其次，如圖23所示，藉由使用積層體LM1、LM2及側壁隔片SW作為遮罩(離子注入阻止遮罩)，對未由積層體LM1、LM2及側壁隔片SW覆蓋之部分之鰭FA離子注入砷(As)或磷(P)等n型雜質，而於鰭FA內形成n+ 型半導體區域SD1、SD2。n+ 型半導體區域SD1係形成於積層體LM2a之側壁上之側壁隔片SW與鄰接於閘極長方向(X方向)之位置之鰭FA。又，n+ 型半導體區域SD2係形成於積層體LM1之側壁上之側壁隔片SW與鄰接於閘極長方向(X方向)之位置之鰭FA。n+ 型半導體區域SD1之雜質濃度高於n- 型半導體區域EX1，n+ 型半導體區域SD2之雜質濃度高於n- 型半導體區域EX2。 如此，藉由n- 型半導體區域EX1與較其雜質濃度更高之n+ 型半導體區域SD1，形成記憶體電晶體之源極或汲極用之半導體區域、此處為作為源極區域發揮功能之n型半導體區域MS。又，藉由n- 型半導體區域EX2與較其雜質濃度更高之n+ 型半導體區域SD2，形成控制電晶體之源極或汲極用之半導體區域、此處為作為汲極區域發揮功能之n型半導體區域MD。 作為其他形態，亦可於形成側壁隔片SW後，於積層體LM1、LM2及未由側壁隔片SW覆蓋之部分之鰭FA之表面上形成磊晶半導體層(未圖示)，其後，對該磊晶半導體層及鰭FA進行n型雜質之離子注入，而形成n+ 型半導體區域SD1、SD2。該情形係於將鰭FA與其表面上之磊晶半導體層加以組合者，形成n+ 型半導體區域SD1、SD2。 又，於用以形成n- 型半導體區域EX1、EX2之離子注入時、或用以形成n+ 型半導體區域SD1、SD2之離子注入時，較佳將覆蓋絕緣膜CP1、CP2作為遮罩發揮功能，防止n型雜質朝虛設控制閘極電極DG及記憶體閘極電極MG離子注入。尤其，較佳為防止n型雜質朝記憶體閘極電極MG離子注入。因此，較佳以n型雜質穿透覆蓋絕緣膜CP2但未注入記憶體閘極電極MG中之方式，預先設定覆蓋絕緣膜CP2之厚度。又，導入上述矽膜PS2中之p型雜質之濃度較佳預先設定為形成n+ 型半導體區域SD1、SD2後亦可將記憶體閘極電極MG維持p型導電型般之濃度。無論何種情形，於該階段中，記憶體閘極電極MG由p型矽膜構成，虛設控制閘極電極DG由n型矽膜構成。 接著，進行用以將導入源極及汲極用之半導體區域(n- 型半導體區域EX1、EX2及n+ 型半導體區域SD1、SD2)等之雜質活性化之熱處理即活性化退火。 其次，如圖24所示，藉由進行所謂之自對準矽化物(Salicide：Self Aligned Silicide)製程，而於n+ 型半導體區域SD1、SD2之各表層部形成金屬矽化物層SC1。 金屬矽化物層SC1形成步驟可例如以下述方式進行。即，首先使用濺鍍法等形成覆蓋n+ 型半導體區域SD1、SD2之表面之金屬膜(例如鎳膜)。其後，藉由實施熱處理，使n+ 型半導體區域SD1、SD2之各表層部分與金屬膜反應，而於n+ 型半導體區域SD1、SD2之各表層部形成金屬矽化物層SC1。金屬矽化物層SC1例如於上述金屬膜為鎳膜時為鎳矽化物層。其後，去除未反應(剩餘)之金屬膜。於圖24中顯示該階段之剖視圖。亦有去除未反應之金屬膜後，進行第2次熱處理之情形。又，因有覆蓋絕緣膜CP1、CP2存在，故不於虛設控制閘極電極DG及記憶體閘極電極MG之各表層部形成金屬矽化物層SC1。 又，如上所述，於形成側壁隔片SW後，於積層體LM1、LM2及未由側壁隔片SW覆蓋之部分之鰭FA之表面上形成有磊晶半導體層(未圖示)之情形，金屬矽化物層SC1可形成於該磊晶半導體層。 其次，如圖25所示，於半導體基板SB上，即元件分離膜ST及鰭FA上，以覆蓋積層體LM1、LM2a及側壁隔片SW之方式，形成(沈積)層間絕緣膜IL1作為絕緣膜。層間絕緣膜IL1包含氧化矽膜之單體膜、或氮化矽膜與於該氮化矽膜上形成得較該氮化矽膜更厚之氧化矽膜之積層膜等，可使用例如CVD法等形成。於層間絕緣膜IL1之上表面之任一區域，亦以變得較積層體LM1、LM2a之上表面之高度位置更高之方式，設定層間絕緣膜IL1之沈積膜厚。 其次，如圖26所示，使用CMP法等研磨層間絕緣膜IL1之上表面。於下文中將該研磨步驟稱為「圖26之研磨步驟」。藉由該圖26之研磨步驟，如圖26所示，露出記憶體閘極電極MG及虛設控制閘極電極DG之各上表面。 於圖26之研磨步驟中，研磨層間絕緣膜IL1，直至虛設控制閘極電極DG及記憶體閘極電極MG之各上表面露出為止。因此，於圖26之研磨步驟中，可研磨去除覆蓋絕緣膜CP1、CP2，亦可研磨側壁隔片SW之各上部。 另，於圖26之研磨步驟中，進行研磨處理直至虛設控制閘極電極DG及記憶體閘極電極MG之各上表面露出為止，但亦存在虛設控制閘極電極DG及記憶體閘極電極MG之各者之一部分(上部)於圖26之研磨步驟中被研磨而去除之情形。於此種情形下，虛設控制閘極電極DG及記憶體閘極電極MG之各者之其他部分(上部以外)仍殘留。無論為何種情形，若進行圖26之研磨步驟，則成為自層間絕緣膜IL1露出虛設控制閘極電極DG及記憶體閘極電極MG之各上表面之狀態。又，側壁隔片SW之各上表面亦成為露出之狀態。又，層間絕緣膜IL1成為具有平坦之上表面之狀態。 又，因於圖26之研磨步驟中無需研磨金屬矽化物層SC1，故容易進行研磨步驟。即，與本實施形態不同，於記憶體閘極電極MG與虛設控制閘極電極DG中之任一者以上，於上部形成有金屬矽化物層SC1時，必須於圖26之研磨步驟中亦對金屬矽化物層SC1進行研磨，而有產生刮傷問題之顧慮。與此相對，於本實施形態中，藉由覆蓋絕緣膜CP1、CP2，而未於虛設控制閘極電極DG及記憶體閘極電極MG之上部形成金屬矽化物層SC1。藉此，因於圖26之研磨步驟中無需研磨金屬矽化物層SC1，故可消除研磨金屬矽化物層SC1引起之刮傷之顧慮。 接著，如圖27所示，將虛設控制閘極電極DG蝕刻而去除。於下文中將該步驟稱為「圖27之蝕刻步驟」。於圖27之蝕刻步驟中，以虛設控制閘極電極DG之上表面與記憶體閘極電極MG之上表面露出之狀態，進行蝕刻處理(濕蝕刻處理)。 圖27之蝕刻步驟係以記憶體閘極電極MG、絕緣膜GF、絕緣膜MZ、側壁隔片SW及層間絕緣膜IL1比虛設控制閘極電極DG更不易蝕刻之條件進行蝕刻。即，圖27之蝕刻步驟係以記憶體閘極電極MG、絕緣膜GF、絕緣膜MZ、側壁隔片SW及層間絕緣膜IL1之各蝕刻速度(蝕刻率)低於虛設控制閘極電極DG之蝕刻速度(蝕刻率)之條件進行蝕刻。藉此，於圖27之蝕刻步驟中，可選擇性地蝕刻虛設控制閘極電極DG。另，於本申請案中，言及「第2構件較第1構件更不易蝕刻」時，意指第2構件之蝕刻速度(蝕刻率)低於第1構件之蝕刻速度(蝕刻率)。 於進行圖27之蝕刻步驟之階段中，記憶體閘極電極MG由p型矽膜構成，虛設控制閘極電極DG由n型矽膜構成。n型矽膜與p型矽膜可於使用相同蝕刻液時使蝕刻速度不同，藉由蝕刻液之選擇，可抑制p型矽膜之蝕刻並選擇性地蝕刻n型矽膜。於本實施形態中，藉由於圖27之蝕刻步驟中使用可抑制p型矽膜之蝕刻並選擇性蝕刻n型矽膜之蝕刻液(較佳為如氨水般之鹼溶液)，可抑制記憶體閘極電極MG之蝕刻並選擇性地蝕刻而去除虛設控制閘極電極DG。虛設控制閘極電極DG相對於記憶體閘極電極MG之蝕刻選擇比(將虛設控制閘極電極DG之蝕刻速度除以記憶體閘極電極MG之蝕刻速度之值)較佳為10以上。 從作為記憶體電晶體之閘極電極之功能與可靠性之觀點來看，記憶體電晶體之閘極電極較佳包含矽。於本實施形態中，藉由利用p型矽膜形成記憶體閘極電極MG，可提高作為記憶體電晶體之閘極電極之功能與可靠性，乃至於可提高非揮發性記憶體之可靠性。且，藉由利用p型矽膜形成記憶體閘極電極MG，且利用n型矽膜形成虛設控制閘極電極DG，可於圖27之蝕刻步驟中，即使在虛設控制閘極電極DG之上表面與記憶體閘極電極MG之上表面露出之狀態下進行蝕刻處理，亦可選擇性地蝕刻而去除虛設控制閘極電極DG。 藉由於圖27之蝕刻步驟中去除虛設控制閘極電極DG，而形成槽(凹部、凹窪部)TR。槽TR係去除虛設控制閘極電極DG之區域，對應於去除虛設控制閘極電極DG前存在虛設控制閘極電極DG之區域。於槽TR之底部，絕緣膜GF層狀地殘留。因此，槽TR之底面藉由絕緣膜GF之上表面形成，槽TR之一側面藉由側壁隔片SW形成，槽TR之另一側面藉由絕緣膜MZ(MZ1)形成。 其次，如圖28所示，於半導體基板SB上，即包含槽TR之內表面(底面及側面)上之層間絕緣膜IL1上，形成絕緣膜HK作為高介電率閘極絕緣膜用之絕緣膜。絕緣膜HK由高介電率絕緣膜構成。其後，如圖29所示，於半導體基板上即絕緣膜HK上，以掩埋槽TR內之方式形成金屬膜ME作為金屬閘極電極用之導電膜。 於槽TR之底面及側面上形成絕緣膜HK，但槽TR並未完全被絕緣膜HK掩埋，藉由形成金屬膜ME，槽TR成為由絕緣膜HK與金屬膜ME完全掩埋之狀態。 絕緣膜HK係介電常數高於氮化矽之絕緣材料膜，即所謂之High－k膜。另，於本申請案中，言及High－k膜、高介電常數膜、高介電常數絕緣膜或高介電常數閘極絕緣膜時，意指介電常數(相對介電常數)高於氮化矽之膜。 作為絕緣膜HK，可使用氧化鉿膜、氧化鋯膜、氧化鋁膜、氧化鉭膜或氧化鑭膜等之金屬氧化物膜，又，該等金屬氧化物膜亦可進而含有氮(N)及矽(Si)之一者或兩者。絕緣膜HK係例如可藉由ALD(Atomic Layer Deposition：原子層沈積)法或CVD法形成。絕緣膜HK之形成膜厚可設為例如1~3 nm左右。由於對閘極絕緣膜使用高介電常數膜(此處為絕緣膜HK)之情形，與對閘極絕緣膜使用氧化矽膜之情形相比，可增加閘極絕緣膜之物理膜厚，故可獲得可減少洩漏電流之優點。 作為金屬膜ME，例如可使用氮化鈦(TiN)膜、氮化鉭(TaN)膜、氮化鎢(WN)膜、碳化鈦(TiC)膜、碳化鉭(TaC)膜、碳化鎢(WC)膜、氮化碳化鉭(TaCN)膜、鈦(Ti)膜、鉭(Ta)膜、鈦鋁(TiAl)膜或鋁(Al)膜等之金屬膜。另，此處所言之金屬膜係指顯現金屬傳導之導電膜，不僅包含單體之金屬膜(純金屬膜)或合金膜，亦包含顯現金屬傳導之金屬化合物膜(氮化金屬膜或碳化金屬膜等)。因此，金屬膜ME係顯現金屬傳導之導電膜，不限定於單體之金屬膜(純金屬膜)或合金膜，亦可為顯示金屬傳導之金屬化合物膜(氮化金屬膜或碳化金屬膜等)。又，亦可將金屬膜ME設為積層膜(積層有複數層膜之積層膜)，該情形時，該積層膜之最下層採用金屬膜(顯現金屬傳導之導電膜)。又，亦可將該積層膜設為複數層金屬膜(顯現金屬傳導之導電膜)之積層膜。金屬膜ME可使用例如濺鍍法等形成。 作為金屬膜ME之較佳之一例，可將金屬膜ME設為氮化鈦(TiN)膜與該氮化鈦膜上之鋁(Al)膜之積層膜。該情形時，首先於絕緣膜HK上形成例如2～3 nm左右之氮化鈦膜後，於該氮化鈦膜上，以掩埋槽TR內之方式形成鋁膜。此時，較佳將鋁膜設得較氮化鈦膜更厚。因鋁膜為低電阻，故可謀求之後形成之控制閘極電極CG之低電阻化。又，可由之後形成之控制閘極電極CG中之與閘極絕緣膜相接之部分(此處為氮化鈦膜)之材料之功函數，控制具備該控制閘極電極CG之控制電晶體之臨限值電壓。 接著，如圖30所示，藉由將槽TR之外部之無用之金屬膜ME及絕緣膜HK利用CMP法等研磨處理去除，而於槽TR內埋入絕緣膜HK及金屬膜ME。於下文中將該步驟稱為「圖30之步驟」。 即，於圖30之步驟中，去除槽TR之外部之金屬膜ME及絕緣膜HK，於槽TR內留下絕緣膜HK及金屬膜ME。藉此，成為於槽TR內介隔絕緣膜HK埋入金屬膜ME之狀態。 如此，於去除虛設控制閘極電極DG之區域即槽TR內，介隔絕緣膜HK而形成金屬閘極電極即控制閘極電極CG。埋入槽TR之金屬膜ME成為控制電晶體之控制閘極電極CG，埋入槽TR之絕緣膜HK作為控制電晶體之閘極絕緣膜發揮功能。 於本實施形態中，去除虛設控制閘極電極DG而置換成控制閘極電極CG，且使用該控制閘極電極CG作為控制電晶體之閘極電極。因此，虛設控制閘極電極DG係虛設之閘極電極(模擬性閘極電極)，可視為更換閘極電極或置換用閘極電極，控制閘極電極CG可視為構成控制電晶體之閘極電極。 又，於本實施形態中，由於使用金屬膜ME而形成控制閘極電極CG，故可將控制閘極電極CG設為金屬閘極電極。藉由將控制閘極電極CG設為金屬閘極電極，可獲得能夠抑制控制閘極電極CG之空乏化現象，從而消除寄生電容之優點。又，亦可獲得能夠實現電晶體元件之小型化(閘極絕緣膜之薄膜化)之優點。 絕緣膜HK形成於槽TR之底面上與側面上，控制閘極電極CG其底面及側面鄰接於絕緣膜HK。於控制閘極電極CG與鰭FA之間，自鰭FA側依序介存有絕緣膜GF與絕緣膜HK。又，於控制閘極電極CG與側壁隔片SW之間，介存絕緣膜HK，於控制閘極電極CG與記憶體閘極電極MG之間，自控制閘極電極CG側起依序介存有絕緣膜HK與絕緣膜MZ。又，於控制閘極電極CG與元件分離膜ST之間，介存有絕緣膜HK。鰭FA與控制閘極電極CG之間之絕緣膜GF及絕緣膜HK係作為控制電晶體之閘極絕緣膜發揮功能，但由於絕緣膜HK為高介電常數膜，故作為高介電常數閘極絕緣膜發揮功能。 又，因於圖27之蝕刻步驟中亦於蝕刻而去除虛設控制閘極電極DG後，於槽TR之底部層狀地殘留有絕緣膜GF，故若形成控制閘極電極CG，則於控制閘極電極CG與鰭FA之間介存有絕緣膜HK與絕緣膜GF。即，於絕緣膜HK與鰭FA之間(界面)，介存絕緣膜GF作為界面層。於絕緣膜HK與鰭FA之界面，設置有包含較薄之氧化矽膜或氮氧化矽膜之界面層(此處為絕緣膜GF)，而未將高介電常數膜即絕緣膜HK直接形成於鰭FA之表面(矽面)上之情形時，可減少陷阱位準等之缺陷數，提高驅動能力及可靠性。 其次，如圖31所示，於記憶體閘極電極MG之上部(表層部)形成金屬矽化物層SC2。 即，首先，於包含控制閘極電極CG及記憶體閘極電極MG之上表面上之層間絶縁膜IL1上，使用濺鍍法等形成金屬矽化物層SC2形成用之金屬膜(例如鎳膜)。其後，藉由實施熱處理，使記憶體閘極電極MG之上部(表層部)與金屬矽化物層SC2形成用之金屬膜反應，藉此如圖31所示，於記憶體閘極電極MG之上部(表層部)形成金屬矽化物層SC2。其後，藉由濕蝕刻等去除未反應之金屬膜(金屬矽化物層SC2形成用之金屬膜)。於圖31中顯示該階段之剖視圖。其後，亦可進而進行熱處理。藉由濕蝕刻等去除未反應之金屬膜(金屬矽化物層SC2形成用之金屬膜)時，因較佳抑制或防止控制閘極電極CG之蝕刻，故較佳使用可選擇性蝕刻金屬矽化物層SC2形成用之金屬膜般之蝕刻液。金屬矽化物層SC2形成用之金屬膜為鎳膜之情形時，金屬矽化物層SC2包含鎳矽化物層。 如此，藉由進行所謂之自對準矽化物製程，而將金屬矽化物層SC2自匹配地形成於記憶體閘極電極MG之上部(表層部)，藉此可減少記憶體閘極電極MG之電阻。 亦可省略金屬矽化物層SC2之形成，但更佳為形成金屬矽化物層SC2。因藉由形成金屬矽化物層SC2，可降低矽閘極電極即記憶體閘極電極MG之電阻，故可提高具有非揮發性記憶體之半導體裝置之性能，提高例如動作速度。 其次，如圖32所示，於半導體基板SB上，即層間絕緣膜IL1上，以覆蓋控制閘極電極CG及記憶體閘極電極MG(金屬矽化物層SC2)之方式，形成(沈積)層間絕緣膜IL2作為絕緣膜。層間絕緣膜IL2包含氧化矽膜等，可使用CVD法等形成。形成層間絕緣膜IL2後，亦可藉由CMP法研磨層間絕緣膜IL2之上表面等，提高層間絕緣膜IL2之上表面之平坦性。 其次，如圖33所示，藉由將使用光微影技術形成於層間絕緣膜IL2上之光阻圖案(未圖示)作為蝕刻遮罩，乾蝕刻層間絕緣膜IL2、IL1，而形成接觸孔(貫通孔)。其後，於接觸孔內，形成包含鎢(W)等之導電性之插塞PG，作為連接用之導電體部。 例如，可於包含接觸孔之內部(底面及側壁上)之層間絕緣膜IL2上，以將障壁導體膜與鎢膜依序掩埋於接觸孔內之方式形成後，利用CMP法或回蝕法等去除接觸孔之外部之無用之鎢膜及障壁導體膜，而形成插塞PG。插塞PG形成於n+ 型半導體區域SD1、SD2、控制閘極電極CG、記憶體閘極電極MG上等。 其次，如圖34所示，於埋入有插塞PG之層間絕緣膜IL2上形成絕緣膜IL3。其後，於絕緣膜IL3之特定區域形成配線槽後，於配線槽內使用單金屬鑲嵌技術埋入配線M1。配線M1係例如以銅為主成分之銅配線(埋入銅配線)。配線M1係經由插塞PG，而與n+ 型半導體區域SD1、n+ 型半導體區域SD2、記憶體閘極電極MG及控制閘極電極CG等電性連接。 其後，藉由雙金屬鑲嵌法等形成第2層以後之配線，此處省略圖示及其說明。又，配線M1及較其更上層之配線未限定於鑲嵌配線，可將配線用之導電體膜圖案化而形成，亦可採用例如鎢配線或鋁配線等。 如以上般，製造本實施形態之半導體裝置。 於本實施形態中，記憶體閘極電極MG係藉由p型矽膜而形成，虛設控制閘極電極DG係藉由n型矽膜而形成，這是為了於圖27之蝕刻步驟中，抑制或防止記憶體閘極電極MG之蝕刻，並選擇性蝕刻虛設控制閘極電極DG。對此，參照圖35進行說明。 圖35係顯示各種矽膜之蝕刻率之圖表。於圖35中，自圖表左側依序顯示有無摻雜之多晶矽膜、n型之多晶矽膜、p型之多晶矽膜、無摻雜之非晶矽膜、n型之非晶矽膜、及p型之非晶矽膜各者之蝕刻率(蝕刻速度)。此處，作為蝕刻液，顯示使用鹼性之藥液(氨水等)之情形。惟因蝕刻率之絕對值亦受蝕刻液之濃度左右，故圖35之圖表應當用在相對性比較各種矽膜之蝕刻率。又，於圖35之圖表中，「poly-Si」意指多晶矽膜，「a-Si」意指非晶矽膜。 於圖35之圖表中，p型多晶矽膜與無摻雜之多晶矽膜及n型之多晶矽膜相比，蝕刻率非常小，又，p型非晶矽膜與無摻雜之非晶矽膜及n型之非晶矽膜相比，蝕刻率非常小。即，可知與無摻雜之矽膜及n型矽膜之各蝕刻率相比，能夠將p型矽膜之蝕刻率設得足夠小。 因此，於本實施形態中，於進行圖27之蝕刻步驟之階段，記憶體閘極電極MG藉由p型矽膜構成，虛設控制閘極電極DG藉由n型矽膜構成。藉此，於圖27之蝕刻步驟中，於以虛設控制閘極電極DG與記憶體閘極電極MG兩者露出之狀態下進行蝕刻時，可抑制或防止對包含p型矽膜之記憶體閘極電極MG蝕刻，並選擇性蝕刻而去除包含n型之矽膜之虛設控制閘極電極DG。 另，由圖35之圖表亦可知，與無摻雜之矽膜之蝕刻率相比，能夠將p型矽膜之蝕刻率設得足夠小。因此，作為本實施形態之變化例，亦可藉由無摻雜(不摻雜)之矽膜形成虛設控制閘極電極DG。即，亦可藉由預先將上述矽膜PS1作為無摻雜之矽膜形成，其後亦儘量不對矽膜PS1(虛設控制閘極電極DG)注入雜質，而於進行圖27之蝕刻步驟之階段，藉由p型矽膜構成記憶體閘極電極MG，且藉由無摻雜之矽膜構成虛設控制閘極電極DG。該情形時，亦於圖27之蝕刻步驟中，於以虛設控制閘極電極DG與記憶體閘極電極MG兩者露出之狀態下進行蝕刻時，可抑制或防止包含p型矽膜之記憶體閘極電極MG之蝕刻，並選擇性蝕刻而去除包含無摻雜之矽膜之虛設控制閘極電極DG。 惟虛設控制閘極電極DG由n型矽膜形成時比由無摻雜之矽膜形成時更佳。這是因為如圖35之圖表所示，與無摻雜之矽膜與p型矽膜之蝕刻率之差相比，n型矽膜與p型矽膜之蝕刻率之差較大。因此，虛設控制閘極電極DG雖可由無摻雜或n型矽膜形成，但由n型矽膜形成更佳。藉此，於圖27之蝕刻步驟中，可進而提高虛設控制閘極電極DG相對於記憶體閘極電極MG之蝕刻選擇比，更確實地抑制或防止記憶體閘極電極MG之蝕刻，並且更確實地去除虛設控制閘極電極DG。 又，若預先藉由n型矽膜形成虛設控制閘極電極DG，則即使少量之p型雜質非預期地被導入虛設控制閘極電極DG中，虛設控制閘極電極DG亦可維持由n型矽構成之狀態，容易確保虛設控制閘極電極DG相對於記憶體閘極電極MG之高蝕刻選擇比。因此，半導體裝置之製造步驟之管理變得容易進行。就該點而言，虛設控制閘極電極DG更佳藉由n型矽膜形成(構成)。 ＜關於非揮發性記憶體之動作＞ 接著，參照圖36說明非揮發性記憶體之動作例。 圖36係顯示本實施形態之「寫入」、「抹除」及「讀取」時對選擇記憶胞之各部位施加電壓之條件之一例之表。於圖36之表中，記載有於「寫入」、「抹除」及「讀取」時之各者中，施加於選擇之記憶胞MC之記憶體閘極電極MG之電壓Vmg、施加於源極區域(半導體區域MS)之電壓Vs、施加於控制閘極電極CG之電壓Vcg、及施加於汲極區域(半導體區域MD)之電壓Vd。另，圖36之表所示者係電壓之施加條件之較佳之一例，但並非限定於此，可根據需要進行各種變更。又，於本實施形態中，將向記憶體電晶體之絕緣膜MZ中之電荷蓄積部即絕緣膜MZ2注入電子定義為「寫入」、注入電洞(hole)定義為「抹除」。 另，於圖36之表中，A欄對應於寫入方法為SSI方式且抹除方法為BTBT方式之情形，B欄對應於寫入方法為SSI方式且抹除方法為FN方式之情形，C欄對應於寫入方法為FN方式且抹除方法為BTBT方式之情形，D欄對應於寫入方法為FN方式且抹除方法為FN方式之情形。 寫入方式具有以所謂SSI(Source Side Injection：源極側注入)方式之利用源極側注入之熱電子注入進行寫入之寫入方式、及藉由所謂FN方式之FN(Fowler Nordheim：福勒-諾德漢)穿隧進行寫入之寫入方式。 於SSI方式之寫入中，藉由將例如圖36之表A之欄或B之欄之「寫入動作電壓」所示之電壓施加於要進行寫入之選擇記憶胞之各部位，將電子注入選擇記憶胞之絕緣膜MZ中之絕緣膜MZ2中而進行寫入。此時，熱電子會於記憶體閘極電極MG與控制閘極電極CG間之區域下方之通道區域(源極、汲極間)產生，對記憶體閘極電極MG之下之絕緣膜MZ中之電荷蓄積部即絕緣膜MZ2注入熱電子。所注入之熱電子由絕緣膜MZ2中之陷阱位準捕獲，其結果，記憶體電晶體之臨界值電壓上升。即，記憶體電晶體成為寫入狀態。 於FN方式之寫入中，藉由將例如圖36之表C之欄或D之欄之「寫入動作電壓」所示之電壓施加於要進行寫入之選擇記憶胞之各部位，於選擇記憶胞中，使電子自記憶體閘極電極MG穿隧而注入絕緣膜MZ中之絕緣膜MZ2而進行寫入。此時，電子自記憶體閘極電極MG藉由FN穿隧效應對絕緣膜MZ3穿隧而注入絕緣膜MZ中，由絕緣膜MZ2中之陷阱位準捕獲，其結果，記憶體電晶體之臨限值電壓上升。即，記憶體電晶體成為寫入狀態。 抹除方法具有藉由所謂BTBT方式之利用BTBT(Band-To-Band Tunneling：帶間穿隧)之熱電洞注入而進行抹除之抹除方式、及藉由所謂FN方式之FN穿隧而進行抹除之抹除方式。 於BTBT方式之抹除中，藉由將利用BTBT產生之電洞自鰭FA側注入絕緣膜MZ中之絕緣膜MZ2而進行抹除。將例如圖36之表A之欄或C之欄之「抹除動作電壓」所示之電壓施加於要進行抹除之選擇記憶胞之各部位。藉此，藉由利用BTBT現象產生電洞且進行電場加速而將電洞注入選擇記憶胞之絕緣膜MZ中之絕緣膜MZ2中，藉此降低記憶體電晶體之臨限值電壓。即，記憶體電晶體成為抹除狀態。 於FN方式之抹除中，藉由將例如圖36之表B之欄或D之欄之「抹除動作電壓」所示之電壓施加於要進行抹除之選擇記憶胞之各部位，於選擇記憶胞中，使電洞自記憶體閘極電極MG穿隧而注入絕緣膜MZ中之絕緣膜MZ2而進行抹除。此時，電洞自記憶體閘極電極MG藉由FN隧道效果穿隧絕緣膜MZ3而注入絕緣膜MZ中，由絕緣膜MZ2中之陷阱位準捕獲，其結果，記憶體電晶體之臨限值電壓降低。即，記憶體電晶體成為抹除狀態。 讀取時，將例如圖36之表A之欄、B之欄、C之欄或D之欄之「讀取動作電壓」所示之電壓施加於要進行讀取之選擇記憶胞之各部位。藉由將施加於讀取時之記憶體閘極電極MG之電壓Vmg設為寫入狀態之記憶體電晶體之臨界值電壓與抹除狀態之臨界值電壓之間之值，可判別寫入狀態與抹除狀態。 ＜關於探討之原委＞ 本發明者對分離閘極型之記憶胞進行探討。於構成分離閘極型之記憶胞之記憶體閘極電極(對應於記憶體閘極電極MG)與控制閘極電極(對應於控制閘極電極CG)中，對於控制閘極電極，藉由應用金屬閘極電極，可獲得能夠抑制控制閘極電極之空乏化現象、消除寄生電容之優點。又，亦可獲得能夠改善控制閘極電極之閘極長度變小時之短通道效果之優點。又，藉由金屬閘極電極與高介電常數閘極絕緣膜之各材料之選擇，可調整控制電晶體之臨限值電壓。 另一方面，關於記憶體閘極電極，從功能與可靠性之觀點來看，有時較理想為不應用金屬閘極電極。例如，若與控制電晶體相比，對記憶體電晶體要求更高之可靠性，但就可靠性之觀點，具有常年使用實績之矽閘極電極較金屬閘極電極更容易確保可靠性。又，將FN方式用於記憶胞之抹除時，從電洞生成效率之觀點來看，記憶體閘極電極較理想為矽閘極電極而非金屬閘極電極，更佳為p型矽閘極電極。 因此，探討了對於控制閘極電極應用金屬閘極電極，而對於記憶體閘極電極應用矽閘極電極而非金屬閘極電極。於製造具有此種記憶胞之半導體裝置時，只要於所謂之後閘極製程(Gate Last Process)形成應用金屬閘極電極之控制閘極電極，於所謂之先閘極製程(Gate First Process)形成未應用金屬閘極電極之記憶體閘極電極即可。於先閘極製程中，形成供完成製品使用之閘極電極後，形成源極-汲極用之半導體區域。另一方面，於後閘極製程中，暫先形成虛設閘極電極後，形成源極-汲極用之半導體區域，其後，去除虛設閘極電極，於該去除區域形成供完成製品使用之實際之閘極電極。即，於後閘極製程中，存在去除虛設閘極電極而置換成實際使用之閘極電極之步驟。 因此，以先閘極製程形成不應用金屬閘極電極之記憶體閘極電極，以後閘極製程形成應用金屬閘極電極之控制閘極電極之情形，必須去除虛設之控制閘極電極而置換成實際使用之控制閘極電極。於去除該虛設之控制閘極電極時，必須去除記憶體閘極電極。因此，若未對製造步驟下工夫，則製造步驟之管理變得困難，難以進行半導體裝置之製造步驟。製造步驟之管理變得困難，難以進行半導體裝置之製造步驟將使得半導體裝置之製造良率降低、或半導體裝置之製造成本增加。 ＜關於主要特徵與效果＞ 於本實施形態中，構成記憶胞之記憶體閘極電極MG及控制閘極電極CG中，記憶體閘極電極MG以所謂之先閘極製程形成，控制閘極電極CG以所謂之後閘極製程形成。 因此，本實施形態之半導體裝置之製造步驟係具有於半導體基板SB(鰭FA)上介隔絕緣膜GF(第1絕緣膜)而形成虛設控制閘極電極DG之步驟(圖12～圖14之步驟)、及以與虛設控制閘極電極DG相鄰之方式，於半導體基板SB(鰭FA)上介隔絕緣膜MZ(第2絕緣膜)而形成記憶體閘極電極MG(第1閘極電極)之步驟(圖15～圖22之步驟)。另，絕緣膜MZ係於內部具有電荷蓄積部之絕緣膜。本實施形態之半導體裝置之製造步驟進而具有以覆蓋虛設控制閘極電極DG及記憶體閘極電極MG之方式形成層間絕緣膜IL1(第1層間絕緣膜)之步驟(圖25之步驟)、及研磨層間絕緣膜IL1而使虛設控制閘極電極DG及記憶體閘極電極MG露出之步驟(圖26之研磨步驟)。本實施形態之半導體裝置之製造步驟進而具有藉由蝕刻而去除虛設控制閘極電極DG之步驟(圖27之蝕刻步驟)、及於去除虛設控制閘極電極DG後之區域即槽TR(第1槽)內，形成控制閘極電極CG(第2閘極電極)之步驟(圖28～圖30之步驟)。 另，鰭FA係半導體基板SB之一部分，作為半導體基板SB之活性區域發揮功能。因此，於鰭FA上介隔絕緣膜GF形成虛設控制閘極電極DG，對應於在半導體基板SB上介隔絕緣膜GF形成虛設控制閘極電極DG，且，於鰭FA上介隔絕緣膜MZ形成記憶體閘極電極MG，對應於在半導體基板SB上介隔絕緣膜MZ形成記憶體閘極電極MG。 本實施形態之半導體裝置之製造步驟之主要特徵中之一者在於，記憶體閘極電極MG包含p型矽膜，虛設控制閘極電極DG包含無摻雜或n型矽膜(更佳為n型矽膜)。本實施形態之半導體裝置之製造步驟之主要特徵中之另一者在於，於去除虛設控制閘極電極DG之步驟(圖27之蝕刻步驟)中，於虛設控制閘極電極DG與記憶體閘極電極MG露出之狀態下，以記憶體閘極電極MG較虛設控制閘極電極DG更不易蝕刻之條件進行蝕刻，而去除虛設控制閘極電極DG。 藉此，因藉由蝕刻而去除虛設控制閘極電極DG時，可確實地抑制或防止記憶體閘極電極MG被蝕刻，故可提高半導體裝置之製造良率。又，於虛設控制閘極電極DG與記憶體閘極電極MG露出之狀態下可將虛設控制閘極電極DG蝕刻而去除，亦有助於提高半導體裝置之製造良率。因此，可減少半導體裝置之製造成本。又，因可防止虛設控制閘極電極DG之蝕刻殘餘或記憶體閘極電極MG之過度蝕刻，故可提高製造出之半導體裝置之可靠性。以下，針對該情況，參照探討例進行具體說明。 圖37～圖38係本發明者探討之探討例之半導體裝置之製造步驟中之主要部分剖視圖，且顯示相當於上述圖1之A-A線之位置之剖視圖。圖37係相當於上述圖26之步驟階段，顯示將要去除虛設控制閘極電極DG101前之階段。圖38係相當於上述圖27之步驟階段，顯示剛去除虛設控制閘極電極DG101後之階段。 圖37所示之虛設控制閘極電極DG101相當於本實施形態之虛設控制閘極電極DG，圖37及圖38所示之記憶體閘極電極MG101相當於本實施形態之記憶體閘極電極MG。然而，與本實施形態不同，圖37及圖38所示之探討例中，虛設控制閘極電極DG101與記憶體閘極電極MG101係由相同之導電型之矽膜形成，具體而言，其任一者皆由n型多晶矽膜形成。且，探討例之情形，如圖37及圖38所示，必須將具有虛設控制閘極電極DG101露出但記憶體閘極電極MG101未露出般之開口部OP之光阻圖案PR101作為蝕刻遮罩，而將虛設控制閘極電極DG101選擇性蝕刻而去除。藉此，可藉由蝕刻去除自光阻圖案PR101之開口部OP露出之虛設控制閘極電極DG101，且因記憶體閘極電極MG101由光阻圖案PR101覆蓋故不被蝕刻。 然而，於使用光微影技術形成光阻圖案時，會有因光罩之對位偏移等引起之光阻圖案之形成位置自設計位置偏移之情形。圖39及圖40亦為探討例之半導體裝置之製造步驟中之主要部分剖視圖，顯示與圖37及圖38分別對應之步驟階段，但圖39及圖40係對應於光阻圖案PR101之形成位置於圖37及圖38所示之探討例中朝圖之右側偏移之情形。 於光阻圖案PR101之形成位置朝圖37之右側偏移之情形，如圖39所示，有不僅是虛設控制閘極電極DG101，記憶體閘極電極MG101亦自光阻圖案PR101之開口部OP露出之虞。若於該圖39之狀態下進行蝕刻，則如圖40所示，不僅是虛設控制閘極電極DG101，記憶體閘極電極MG101亦被蝕刻去除。這是因為記憶體閘極電極MG101與虛設控制閘極電極DG101皆由相同導電型(n型)之矽膜形成，若不僅是虛設控制閘極電極DG101，記憶體閘極電極MG101亦自光阻圖案PR101之開口部OP露出，則不僅是虛設控制閘極電極DG101，記憶體閘極電極MG101亦會被蝕刻。 為了即使於光阻圖案PR101之形成位置偏移亦不使記憶體閘極電極MG101自光阻圖案PR101之開口部OP露出，必須使光阻圖案PR101之開口部OP自記憶體閘極電極MG101離開某種程度。然而，若如此，則於光阻圖案PR101之形成位置朝圖37之左側偏移之情形下，如圖41所示，會有不僅是記憶體閘極電極MG101，虛設控制閘極電極DG101亦自光阻圖案PR101之開口部OP露出之虞。圖41亦為探討例之半導體裝置之製造步驟中之主要部分剖視圖，顯示與圖37對應之步驟階段，但圖41係對應於光阻圖案PR101之形成位置與於圖37所示之探討例中朝圖之左側偏移之情形。 如圖41所示，若不僅是記憶體閘極電極MG101、虛設控制閘極電極DG101亦未自光阻圖案PR101之開口部OP露出，則即便進行蝕刻步驟，亦無法將虛設控制閘極電極DG101蝕刻而去除。因此，即便蝕刻步驟結束，仍維持圖41之構造，不僅是記憶體閘極電極MG101，虛設控制閘極電極DG101殘留。 如此，於探討例之情形，因藉由相同導電型之矽膜形成記憶體閘極電極MG101與虛設控制閘極電極DG101，故不容許於記憶體閘極電極MG101與虛設控制閘極電極DG101兩者露出之狀態下進行虛設控制閘極電極DG101之蝕刻步驟，因而產生各種限制。因此，製造步驟之管理變得困難，難以進行半導體裝置之製造步驟，因而招致半導體裝置之製造良率降低、或半導體裝置之製造成本增加。 與此相對，於本實施形態中，記憶體閘極MG藉由p型矽膜形成，虛設控制閘極電極DG藉由無摻雜或n型矽膜(更佳為n型矽膜)形成。無摻雜或n型矽膜與p型矽膜即使使用相同的蝕刻液，亦可使蝕刻速度不同，藉由蝕刻液之選擇，可抑制p型矽膜之蝕刻，並選擇性地蝕刻無摻雜或n型矽膜。於本實施形態中，以由無摻雜或n型矽膜構成之記憶體閘極電極MG比由p型矽膜構成之虛設控制閘極電極DG更不易蝕刻之條件進行蝕刻，藉此，即使於虛設控制閘極電極DG與記憶體閘極電極MG兩者露出之狀態下進行蝕刻，亦可選擇性蝕刻而去除虛設控制閘極電極DG。藉此，可確實地去除虛設控制閘極電極DG，且確實地抑制或防止記憶體閘極電極MG被蝕刻。 於本實施形態中，因於記憶體閘極電極MG與虛設控制閘極電極DG兩者露出之狀態下，藉由蝕刻而去除虛設控制閘極電極DG，故無需形成將虛設控制閘極電極DG露出且覆蓋記憶體閘極電極MG般之光阻圖案(相當於上述光阻圖案PR101)。因此，如與上述探討例關聯說明般之上述光阻圖案PR101之形成位置之偏移引起之問題亦不會產生，選擇性去除虛設控制閘極電極DG所伴隨之限制變少。因此，於本實施形態中，容易管理製造步驟，且容易進行半導體裝置之製造步驟。因此，可提高半導體裝置之製造良率、減少半導體裝置之製造成本。又，於本實施形態中，因無需形成相當於上述光阻圖案PR101者，故亦可抑制半導體裝置之製造步驟數，此亦有助於減低半導體裝置之製造成本。又，因可防止虛設控制閘極電極DG之蝕刻殘餘或記憶體閘極電極MG之過度蝕刻，故亦可提高所製造之半導體裝置之可靠性。 又，於本實施形態中，因無需形成相當於上述光阻圖案PR101者，故可於虛設控制閘極電極DG之上表面整體露出之狀態下，進行圖27之蝕刻步驟。因此，於圖27之蝕刻步驟中，因可增大虛設控制閘極電極DG之露出面積，故容易防止於圖27之蝕刻步驟中產生虛設控制閘極電極DG之蝕刻殘餘。由該觀點來看亦為，圖27之蝕刻步驟之管理變得容易，且容易進行圖27之蝕刻步驟。因此，可提高半導體裝置之製造良率、減少半導體裝置之製造成本。 又，於圖27之蝕刻步驟中，選擇性蝕刻虛設控制閘極電極DG，但較佳為不僅是記憶體閘極電極MG，亦盡量不蝕刻露出之各絕緣膜。具體而言，圖27之蝕刻步驟較佳以記憶體閘極電極MG、絕緣膜GF、絕緣膜MZ、側壁隔片SW及層間絕緣膜IL1比虛設控制閘極電極DG更不易蝕刻之條件進行蝕刻。藉此，於圖27之蝕刻步驟中，可抑制或防止記憶體閘極電極MG、絕緣膜GF、絕緣膜MZ、側壁隔片SW及層間絕緣膜IL1被蝕刻，並確實地蝕刻虛設控制閘極電極DG。因此，虛設控制閘極電極DG較理想為不僅具有對記憶體閘極電極MG之蝕刻選擇性，亦具有對各種絕緣膜之蝕刻選擇性。無摻雜或n型矽膜不僅具有對p型矽膜之蝕刻選擇性外，亦具有對各種絕緣膜(例如氧化矽膜或氮化矽膜等)之蝕刻選擇性。因此，如本實施形態所示，若藉由p型矽膜形成記憶體閘極電極MG，藉由無摻雜或n型矽膜形成虛設控制閘極電極DG，則虛設控制閘極電極DG必然可具有對各種絕緣膜之蝕刻選擇性。因此，於圖27之蝕刻步驟中，可確實地去除虛設控制閘極電極DG，且可抑制或防止露出之絕緣膜(此處為絕緣膜GF、絕緣膜MZ、側壁隔片SW及層間絕緣膜IL1)受到不必要之蝕刻。因此，於圖27之蝕刻步驟中，不但避免記憶體閘極電極MG被蝕刻，且亦避免露出之各絕緣膜被蝕刻，就如此觀點而言，尤其較佳為以無摻雜或n型矽作為構成虛設控制閘極電極DG之材料。 又，於進行圖27之蝕刻步驟之上個階段中，虛設控制閘極電極DG必須由無摻雜或n型之矽膜構成，記憶體閘極電極MG必須由p型矽膜構成。因此，於進行圖27之蝕刻步驟前，較理想為儘量防止對記憶體閘極電極MG注入n型雜質。因此，較佳於將覆蓋絕緣膜CP2形成於記憶體閘極電極MG上之狀態下，進行用以形成n- 型半導體區域EX1、EX2之離子注入、或用以形成n+ 型半導體區域SD1、SD2之離子注入。藉此，可於用以形成n- 型半導體區域EX1、EX2之離子注入、或用以形成n+ 型半導體區域SD1、SD2之離子注入時，抑制或防止將n型雜質離子注入記憶體閘極電極MG。因此，可防止由p型矽膜構成之記憶體閘極電極MG之實效性p型雜質濃度之變動，且可於圖27之蝕刻步驟中確實地防止記憶體閘極電極MG非預期地被蝕刻。 又，於圖27之蝕刻步驟中，較佳採用濕蝕刻而非乾蝕刻。藉由使用濕蝕刻而非乾蝕刻，可蝕刻而去除虛設控制閘極電極DG，而不對虛設控制閘極電極DG之基底(此處為絕緣膜GF或鰭FA)造成損傷。 又，於本實施形態中，必須以由p型矽膜構成之記憶體閘極電極MG之蝕刻速度低於由無摻雜或n型矽膜構成之虛設控制閘極電極DG之蝕刻速度之方式，選擇圖27之蝕刻步驟之蝕刻條件。因此，較佳於圖27之蝕刻步驟中使用p型矽之蝕刻速度低於無摻雜或n型矽般之蝕刻液。 因此，於圖27之蝕刻步驟中，可較佳地使用氨水。藉由使用氨水之濕蝕刻，可抑制或防止由p型矽膜形成之記憶體閘極電極MG被蝕刻，並選擇性蝕刻而去除由無摻雜或n型矽膜形成之虛設控制閘極電極DG，此外，可抑制或防止露出之各絕緣膜被蝕刻。 又，於圖27之蝕刻步驟中，亦可先藉由使用了APM(Ammonia-Hydrogen Peroxide Mixture：氨-過氧化氫混合物)之濕蝕刻，蝕刻虛設控制閘極電極DG之表面(表層部分)，其後，藉由使用氨水之濕蝕刻而去除虛設控制閘極電極DG整體。另，APM係氨、過氧化氫與水之混合液。藉由先進行使用APM之濕蝕刻，可確實地去除形成於虛設控制閘極電極DG之上表面之異質表面層，其後藉由使用氨水之濕蝕刻，可以較高之蝕刻率蝕刻而去除虛設控制閘極電極DG。藉此，可更確實地防止虛設控制閘極電極DG之蝕刻殘餘產生，且亦可抑制圖27之蝕刻步驟所需之時間。 另，形成於虛設控制閘極電極DG之上表面之異質表面層是指因圖26之研磨步驟引起而於虛設控制閘極電極DG之上表面形成有與虛設控制閘極電極DG之內部為異質之表面層者，例如，可能因研磨步驟中使用之研磨漿料等之殘留物之附著等而形成。此種異質表面層因與氨水相比更容易被APM去除，故於圖27之蝕刻步驟中，藉由先進行使用APM之濕蝕刻，可去除形成於虛設控制閘極電極DG之上表面之異質表面層。然而，因APM之濕蝕刻對虛設控制閘極電極DG之蝕刻速度較低，故從使用APM之濕蝕刻切換成使用氨水之濕蝕刻而去除虛設控制閘極電極DG整體，可縮短圖27之蝕刻步驟所需之時間。 又，於藉由使用APM之濕蝕刻、與其後使用氨水之濕蝕刻進行圖27之蝕刻步驟之情形，較佳於使用APM之濕蝕刻後，不將處理對象之半導體晶圓(半導體基板SB)暴露於大氣中，而連續地進行使用氨水之濕蝕刻。藉此，因可於使用APM之濕蝕刻處理與使用氨水之濕蝕刻處理之間，防止無用之氧化膜形成於虛設控制閘極電極DG之表面，故可更確實地防止虛設控制閘極電極DG之蝕刻殘餘產生。例如，可藉由將處理對象之半導體晶圓於濕蝕刻處理裝置之處理層內之包含APM之藥液中浸漬特定時間後，將浸漬半導體晶圓之藥液從APM置換成氨水，且將於包含氨水之藥液中浸漬半導體晶圓之狀態維持特定時間，而進行圖27之蝕刻步驟。 又，於圖27之蝕刻步驟中，亦可先藉由使用氧系藥液之濕蝕刻，蝕刻虛設控制閘極電極DG之表面(表層部分)，其後，藉由使用氨水之濕蝕刻而去除虛設控制閘極電極DG整體。藉由先進行使用氧系藥液之濕蝕刻，可確實地去除形成於虛設控制閘極電極DG之上表面之異質表面層。作為上述氧系藥液，較佳可使用氫氟酸(稀氫氟酸)、FPM(Hydrofluoric acid-Hydrogen Peroxide Mixture：氫氟酸-過氧化氫混合物)、鹽酸(稀鹽酸)或HPM(Hydrochloric acid-Hydrogen Peroxide Mixture：鹽酸-過氧化氫混合物)。另，HPM係鹽酸、過氧化氫與水之混合液，FPM係氟酸、過氧化氫與水之混合液。 使用氧系藥液之濕蝕刻、與其後使用氨水之濕蝕刻進行圖27之蝕刻步驟之情形，會在進行使用氧系藥液之濕蝕刻後且使用氨水之濕蝕刻前，讓處理對象之半導體晶圓(半導體基板SB)暴露於大氣中。這是因為氨水為鹼性藥液，無法於將半導體晶圓浸漬於處理層內之氧系藥液中之狀態下將該藥液置換成氨水。因此，就防止於虛設控制閘極電極DG之表面形成無用之氧化膜之觀點而言，作為於使用氨水之濕蝕刻處理前進行之濕蝕刻處理，與氧系之藥液相比，更佳為使用鹼性之APM之濕蝕刻。 又，記憶體閘極電極MG由p型矽膜構成，而記憶體閘極電極MG之p型雜質濃度在1×1020 /cm3 以上更佳。藉此，於圖27之蝕刻步驟中，可使記憶體閘極電極MG之蝕刻速度(蝕刻率)變得足夠低，可確實地抑制或防止記憶體閘極電極MG被蝕刻。又，若記憶體閘極電極MG之p型雜質濃度在1×1020 /cm3 以上，則即使有少量的n型雜質被非預期地導入記憶體閘極電極MG中，亦可充分維持記憶體閘極電極MG由p型矽構成之狀態，容易確保虛設控制閘極電極DG對記憶體閘極電極MG之高蝕刻選擇比。 又，虛設控制閘極電極DG較佳由n型矽膜構成，而虛設控制閘極電極DG之n型雜質濃度在1×1020 /cm3 以上則更佳。藉此，於圖27之蝕刻步驟中，可確實地提高虛設控制閘極電極DG之蝕刻速度(蝕刻率)，因而可更確實地防止產生虛設控制閘極電極DG之蝕刻殘餘。又，若虛設控制閘極電極DG之n型雜質濃度在1×1020 /cm3 以上，則即使有少量的p型雜質被非預期地導入虛設控制閘極電極DG中，亦可充分維持虛設控制閘極電極DG由n型矽構成之狀態，容易確保虛設控制閘極電極DG對記憶體閘極電極MG之高蝕刻選擇比。 (實施形態2) 圖42～圖52係本實施形態2之半導體裝置之製造步驟中之主要部分剖視圖。於本實施形態2中，以與上述實施形態1之不同點為中心進行說明，對於與上述實施形態1相同之點省略其重複說明。 本實施形態2之半導體裝置之製造步驟在截至絕緣膜MZ形成步驟為止，與上述實施形態1之製造步驟相同。與上述實施形態1同樣地形成絕緣膜MZ後，如相當於上述圖15之圖42所示，於半導體基板SB上、即絕緣膜MZ上，以覆蓋積層體LM1之方式形成(沈積)矽膜PS2a。矽膜PS2a相當於上述矽膜PS2，由多結晶矽膜構成，可使用CVD法等形成。 矽膜PS2a係經導入n型雜質之n型矽膜(摻雜多晶矽膜)。藉由於成膜用氣體中包含摻雜氣體(n型雜質添加用氣體)，可於矽膜PS2a之成膜時將n型雜質導入矽膜PS2a，作為其他形態，亦可於無摻雜之矽膜PS2a之成膜後，以離子注入將n型雜質導入矽膜PS2a中。 其次，於上述實施形態1(圖16)中，與研磨處理上述矽膜PS2同樣地，如圖43所示，於本實施形態2中亦藉由CMP法等研磨處理矽膜PS2a，而將矽膜PS2a之上表面平坦化。 其次，如圖44所示，蝕刻矽膜PS2a，降低矽膜PS2a之上表面之高度。降低該矽膜PS2a之上表面之高度之蝕刻步驟其技術本身與上述實施形態1之上述圖17之步驟相同，但蝕刻結束時點(圖44)之矽膜PS2a之上表面之高度位置，與上述圖17之矽膜PS2之上表面之高度位置不同。 即，與上述圖17中之矽膜PS2之上表面之高度位置相比，圖44中矽膜PS2a之上表面之高度位置變低，具體而言，本實施形態2(圖44)之情形，矽膜PS2a之上表面之高度位置較構成積層體LM1之虛設控制閘極電極DG之上表面之高度位置更低。因此，於圖44中，積層體LM1之一部分(虛設控制閘極電極DG之上部與覆蓋絕緣膜CP1)與其表面之絕緣膜MZ，成為自矽膜PS2a之平坦的上表面朝上方突出之狀態。另，於該階段中，矽膜PS2a之上表面平坦。 其次，如圖45所示，於半導體基板SB上、即矽膜PS2a上，以覆蓋積層體LM1之方式形成(沈積)矽膜PS2b。矽膜PS2b由多結晶矽膜構成，可使用CVD法等形成。矽膜PS2b之上表面之任一區域，亦以較積層體LM1之上表面之高度位置更高之方式設定矽膜PS2b之沈積膜厚，例如，矽膜PS2b之沈積膜厚可設為150～250 nm左右。 矽膜PS2b係經導入p型雜質之p型矽膜(摻雜多晶矽膜)。藉由於成膜用氣體中包含摻雜氣體(p型雜質添加用氣體)，可於矽膜PS2b之成膜時將p型雜質導入矽膜PS2b，作為其他形態，亦可於無摻雜之矽膜PS2b之成膜後，以離子注入將p型雜質導入矽膜PS2b中。 又，亦可於矽膜PS2b成膜前，進行SPM(Sulfuric acid-Hydrogen Peroxide Mixture：硫酸-過氧化氫混合物)之洗淨處理等，於矽膜PS2a之表面形成極薄之氧化膜(氧化矽膜)，其後將矽膜PS2b成膜。此情形時，於矽膜PS2b與矽膜PS2a之界面會介存較薄之氧化膜，但因該氧化膜非常薄，故仍可於矽膜PS2b與矽膜PS2a間進行電性傳導。於矽膜PS2b與矽膜PS2a之界面介存較薄氧化膜之情形時，該氧化膜可發揮防止矽膜PS2b中之p型雜質與矽膜PS2a中之n型雜質之彼此擴散的作用。 其次，如圖46所示，藉由CMP法等研磨處理矽膜PS2b，而將矽膜PS2b之上表面平坦化。該矽膜PS2b之研磨步驟與上述矽膜PS2之研磨步驟(圖16之步驟)基本上相同。 其次，如圖47所示，蝕刻矽膜PS2b，降低矽膜PS2b之上表面之高度。降低該矽膜PS2b之上表面之高度之蝕刻步驟其技術本身與上述實施形態1之上述圖17之步驟相同。藉此，矽膜PS2b之上表面相對於半導體基板SB之主面於垂直方向後退(下降)，矽膜PS2b之上表面之高度位置變得低於積層體LM1之上表面之高度位置。若於該階段，矽膜PS2b之上表面之高度位置與構成積層體LM1之虛設控制閘極電極DG之上表面之高度位置大致相同則更佳。因此，積層體LM1之一部分(覆蓋絕緣膜CP1)與其表面之絕緣膜MZ，成為自矽膜PS2b之平坦上表面朝上方突出之狀態。另，於該階段中，矽膜PS2b之上表面亦為平坦。 本實施形態2中之圖47之階段對應於上述實施形態1中之上述圖17之階段。本實施形態2中之圖47之構造與上述實施形態1中之上述圖17之構造之不同點在於，上述圖17之構造中之p型矽膜PS2於圖47之構造中，置換成n型矽膜PS2a與其上之p型矽膜PS2b之積層膜PS2c。此外，本實施形態2中之圖47之構造與上述實施形態1中之上述圖17之構造基本上相同。另，積層膜PS2c係具有平坦之上表面之矽膜PS2a、與形成於該矽膜PS2a之平坦的上表面上之矽膜PS2b之積層膜，且矽膜PS2b之上表面亦為平坦。又，p型矽膜PS2b之較佳之p型雜質濃度與上述實施形態1中之p型矽膜PS2之情形相同。 以後之步驟，本實施形態2亦與上述實施形態1大致相同。因此，此後將上述實施形態1之上述圖18～圖34之步驟，與上述實施形態1大致同樣地進行。因此，此後之步驟之說明，只要將上述實施形態1之上述圖18～圖34之步驟之說明中之「矽膜PS2」替換為「積層膜PS2c」，則亦可應用於本實施形態2，因而此處大致省略其重複說明，而針對特徵之部分於以下說明。 圖48顯示與上述實施形態1之上述圖20相同之步驟階段。於本實施形態2中，因使用積層膜PS2c取代上述實施形態1中之矽膜PS2，故如圖48所示，記憶體閘極電極MG係由n型矽膜PS2a與其上之p型矽膜PS2b之積層膜PS2c形成。構成記憶體閘極電極MG之矽膜PS2a具有平坦上表面，藉由矽膜PS2a、與形成於矽膜PS2a之平坦上表面上之矽膜PS2b之積層膜PS2c，而形成記憶體閘極電極MG。因此，於圖48中，積層體LM2a包含由n型矽膜PS2a與p型矽膜PS2b之積層膜PS2c構成之記憶體閘極電極MG、及其上之覆蓋絕緣膜CP2，覆蓋絕緣膜CP2配置於構成記憶體閘極電極MG之矽膜PS2b上。 圖49係顯示與上述實施形態1之上述圖26相同的步驟階段，圖50係顯示與上述實施形態1之上述圖27相同的步驟階段。將本實施形態2中相當於上述實施形態1中之「圖26之研磨步驟」之步驟稱為「圖49之研磨步驟」。又，將本實施形態2中相當於上述實施形態1中之「圖27之蝕刻步驟」之步驟稱為「圖50之蝕刻步驟」。 於本實施形態2中，若進行相當於圖26之研磨步驟之圖49之研磨步驟，則如圖49所示，虛設控制閘極電極DG及記憶體閘極電極MG之各上表面露出，構成記憶體閘極電極MG之矽膜PS2b之上表面露出，構成記憶體閘極電極MG之矽膜PS2a未露出。此外，因本實施形態2中之圖49之研磨步驟亦與上述實施形態1中之圖26之研磨步驟相同，故此處省略其重複說明。 又，於本實施形態2中，若進行相當於圖27之蝕刻步驟之圖50之蝕刻步驟，則如圖50所示，虛設控制閘極電極DG被選擇性蝕刻而去除。 圖50之蝕刻步驟係於露出構成記憶體閘極電極MG之矽膜PS2b(之上表面)與虛設控制閘極電極DG(之上表面)之狀態下進行。因此，於本實施形態2中，於圖50之蝕刻步驟中，以構成記憶體閘極電極MG之p型矽膜PS2b比包含無摻雜或n型矽膜之虛設控制閘極電極DG更不易蝕刻之條件進行蝕刻。更具體而言，於圖50之蝕刻步驟中，以構成記憶體閘極電極MG之p型矽膜PS2b、絕緣膜GF、絕緣膜MZ、側壁隔片SW及層間絕緣膜IL1比虛設控制閘極電極DG更不易蝕刻之條件進行蝕刻。藉此，於圖50之蝕刻步驟中，可選擇性地蝕刻而去除虛設控制閘極電極DG。於圖50之蝕刻步驟中，由於構成記憶體閘極電極MG之n型矽膜PS2a係由p型矽膜PS2b覆蓋而未露出，故未被蝕刻。此外，因本實施形態2中之圖50之蝕刻步驟亦與上述實施形態1中之圖27之蝕刻步驟相同，故省略重複說明。 圖51係顯示與上述實施形態1之上述圖31相同的步驟階段，圖52係顯示與上述實施形態1之上述圖34相同的步驟階段。 本實施形態2亦與上述實施形態1同樣地，如圖51所示，於記憶體閘極電極MG之上部(表層部)形成金屬矽化物層SC2。惟本實施形態2之情形，如圖51所示，金屬矽化物層SC2係形成於構成記憶體閘極電極MG之矽膜PS2b之上部(表層部)。此外，本實施形態2中之金屬矽化物層SC2形成步驟與上述實施形態1中之金屬矽化物層SC2形成步驟相同，因而省略重複說明。 本實施形態2之情形，於製造出之半導體裝置中，如圖52所示，記憶體閘極電極MG包含n型矽膜PS2a與矽膜PS2a上之p型矽膜PS2b之積層膜，於構成記憶體閘極電極MG之p型矽膜PS2b之上部(表層部)形成有金屬矽化物層SC2。該金屬矽化物層SC2與構成記憶體閘極電極MG之矽膜PS2b相接，但未與構成記憶體閘極電極MG之矽膜PS2a相接。此外，本實施形態2之半導體裝置之構造(圖52)與上述實施形態1之半導體裝置之構造(圖1～圖5及圖34)相同，因而省略重複說明。 於上述實施形態1中，於製造出之半導體裝置中，記憶體閘極電極MG整體由p型矽膜形成。然而，根據特性、可靠性、或動作法等之要求，有時會希望藉由n型矽膜形成記憶體閘極電極MG，此種情形較佳應用本實施形態2。例如，與記憶體閘極電極由p型矽構成之情形相比，由n型矽構成者可降低記憶體電晶體之臨限值電壓。 於本實施形態2中，因於製造出之半導體裝置中，記憶體閘極電極MG之下部由n型矽膜PS2a形成，故可滿足希望藉由n型矽膜形成記憶體閘極電極時之要求。例如，於本實施形態2中，因記憶體閘極電極MG之下部由n型矽膜PS2a形成，故與記憶體閘極電極MG整體由p型矽膜形成之上述實施形態1之情形相比，可降低記憶體電晶體之臨限值電壓。因此，本實施形態2較為適於欲降低記憶體電晶體之臨限值電壓之情形等。 且，於本實施形態2中，藉由無摻雜或n型矽膜形成虛設控制閘極電極DG，且藉由n型矽膜PS2a與矽膜PS2a上之p型矽膜PS2b之積層膜形成記憶體閘極電極MG。藉此，於圖50之蝕刻步驟中，即便於虛設控制閘極電極DG與記憶體閘極電極MG(之矽膜PS2b)兩者露出之狀態下進行蝕刻，亦可選擇性蝕刻而去除虛設控制閘極電極DG。因此，無需形成相當於上述光阻圖案PR101者，可抑制或防止記憶體閘極電極MG被蝕刻，並確實地去除虛設控制閘極電極DG。因此，於本實施形態2中，亦可獲得上述實施形態1所說明般之效果。 又，本實施形態2之情形，藉由利用n型矽膜PS2a與矽膜PS2a上之p型矽膜PS2b之積層膜形成記憶體閘極電極MG，除與圖50之蝕刻步驟關聯之效果外，亦可獲得以下效果。 即，於p型矽膜上與n型矽膜上，分別以矽化物製程形成金屬矽化物層時，形成於p型矽膜上之金屬矽化物層，相較於形成於n型矽膜上之金屬矽化物層，具有薄膜電阻變低之傾向。又，形成於p型矽膜上之金屬矽化物層，相較於形成於n型矽膜上之金屬矽化物層，具有厚度變薄之傾向。因此，與藉由n型矽膜形成記憶體閘極電極整體之情形相比，如本實施形態2所示，藉由n型矽膜PS2a與其上之p型矽膜PS2b之積層膜形成記憶體閘極電極MG，可更為降低形成於記憶體閘極電極MG之上部之金屬矽化物層SC2之薄膜電阻。藉此，可減少記憶體閘極電極MG之電阻，且可謀求半導體裝置之性能提升，例如動作速度之提升。又，與藉由n型矽膜形成記憶體閘極電極整體之情形相比，藉由n型矽膜PS2a與其上之p型矽膜PS2b之積層膜形成記憶體閘極電極MG之情形(本實施形態2)，更容易控制形成於記憶體閘極電極MG之上部之金屬矽化物層SC2之厚度，且可降低金屬矽化物層SC2與控制閘極電極CG接觸之風險。藉此，可進而提高半導體裝置之可靠性。 以上，已基於其實施形態而具體說明由本發明者完成之發明，但本發明並非限定於上述實施形態者，當得於不脫離其主旨之範圍內進行各種變更。
BL‧‧‧位元線CG‧‧‧控制閘極電極CP1‧‧‧覆蓋絕緣膜CP2‧‧‧覆蓋絕緣膜DG‧‧‧虛設控制閘極電極DG101‧‧‧虛設控制閘極電極EX1‧‧‧n-型半導體區域EX2‧‧‧n-型半導體區域FA‧‧‧鰭GF‧‧‧絕緣膜HK‧‧‧絕緣膜HM1‧‧‧硬遮罩IL1‧‧‧層間絕緣膜IL2‧‧‧層間絕緣膜IL3‧‧‧絕緣膜LM1‧‧‧積層體LM2‧‧‧積層體LM2a‧‧‧積層體LM2b‧‧‧積層體M1‧‧‧配線MC‧‧‧記憶胞MD‧‧‧半導體區域ME‧‧‧金屬膜MG‧‧‧記憶體閘極電極MG101‧‧‧記憶體閘極電極MS‧‧‧半導體區域MZ‧‧‧絕緣膜MZ1～MZ3‧‧‧絕緣膜OP‧‧‧開口部PG‧‧‧插塞PR101‧‧‧光阻圖案PS1‧‧‧矽膜PS2‧‧‧矽膜PS2a‧‧‧矽膜PS2b‧‧‧矽膜PS2c‧‧‧積層膜PW‧‧‧p型井SB‧‧‧半導體基板SC1‧‧‧金屬矽化物層SC2‧‧‧金屬矽化物層SD1‧‧‧n+型半導體區域SD2‧‧‧n+型半導體區域SL‧‧‧源極線SM1‧‧‧半導體膜SM1a‧‧‧半導體膜圖案ST‧‧‧元件分離膜SW‧‧‧側壁隔片TR‧‧‧槽Vd‧‧‧電壓Vcg‧‧‧電壓Vmg‧‧‧電壓Vs‧‧‧電壓X‧‧‧方向Y‧‧‧方向ZF1‧‧‧絕緣膜ZF2‧‧‧絕緣膜ZF3‧‧‧絕緣膜ZF4‧‧‧絕緣膜ZF5‧‧‧絕緣膜
圖1係一實施形態之半導體裝置之主要部分俯視圖。 圖2係一實施形態之半導體裝置之主要部分立體圖。 圖3係一實施形態之半導體裝置之主要部分剖視圖。 圖4係一實施形態之半導體裝置之主要部分剖視圖。 圖5係一實施形態之半導體裝置之主要部分剖視圖。 圖6係一實施形態之半導體裝置之製造步驟中的主要部分剖視圖。 圖7係繼圖6之半導體裝置之製造步驟中之主要部分剖視圖。 圖8係繼圖7之半導體裝置之製造步驟中之主要部分剖視圖。 圖9係繼圖8之半導體裝置之製造步驟中之主要部分剖視圖。 圖10係繼圖9之半導體裝置之製造步驟中之主要部分剖視圖。 圖11係繼圖10之半導體裝置之製造步驟中之主要部分剖視圖。 圖12係繼圖11之半導體裝置之製造步驟中之主要部分剖視圖。 圖13係繼圖12之半導體裝置之製造步驟中之主要部分剖視圖。 圖14係繼圖13之半導體裝置之製造步驟中之主要部分剖視圖。 圖15係繼圖14之半導體裝置之製造步驟中之主要部分剖視圖。 圖16係繼圖15之半導體裝置之製造步驟中之主要部分剖視圖。 圖17係繼圖16之半導體裝置之製造步驟中之主要部分剖視圖。 圖18係繼圖17之半導體裝置之製造步驟中之主要部分剖視圖。 圖19係繼圖18之半導體裝置之製造步驟中之主要部分剖視圖。 圖20係繼圖19之半導體裝置之製造步驟中之主要部分剖視圖。 圖21係繼圖20之半導體裝置之製造步驟中之主要部分剖視圖。 圖22係繼圖21之半導體裝置之製造步驟中之主要部分剖視圖。 圖23係繼圖22之半導體裝置之製造步驟中之主要部分剖視圖。 圖24係繼圖23之半導體裝置之製造步驟中之主要部分剖視圖。 圖25係繼圖24之半導體裝置之製造步驟中之主要部分剖視圖。 圖26係繼圖25之半導體裝置之製造步驟中之主要部分剖視圖。 圖27係繼圖26之半導體裝置之製造步驟中之主要部分剖視圖。 圖28係繼圖27之半導體裝置之製造步驟中之主要部分剖視圖。 圖29係繼圖28之半導體裝置之製造步驟中之主要部分剖視圖。 圖30係繼圖29之半導體裝置之製造步驟中之主要部分剖視圖。 圖31係繼圖30之半導體裝置之製造步驟中之主要部分剖視圖。 圖32係繼圖31之半導體裝置之製造步驟中之主要部分剖視圖。 圖33係繼圖32之半導體裝置之製造步驟中之主要部分剖視圖。 圖34係繼圖33之半導體裝置之製造步驟中之主要部分剖視圖。 圖35係顯示各種矽膜之蝕刻率之圖表。 圖36係顯示「寫入」、「抹除」及「讀取」時對選擇記憶胞之各部位施加電壓之條件之一例之表。 圖37係探討例之半導體裝置之製造步驟中之主要部分剖視圖。 圖38係繼圖37之探討例之半導體裝置之製造步驟中之主要部分剖視圖。 圖39係探討例之半導體裝置之製造步驟中之主要部分剖視圖。 圖40係繼圖39之探討例之半導體裝置之製造步驟中之主要部分剖視圖。 圖41係探討例之半導體裝置之製造步驟中之主要部分剖視圖。 圖42係另一實施形態之半導體裝置之製造步驟中之主要部分剖視圖。 圖43係繼圖42之半導體裝置之製造步驟中之主要部分剖視圖。 圖44係繼圖43之半導體裝置之製造步驟中之主要部分剖視圖。 圖45係繼圖44之半導體裝置之製造步驟中之主要部分剖視圖。 圖46係繼圖45之半導體裝置之製造步驟中之主要部分剖視圖。 圖47係繼圖46之半導體裝置之製造步驟中之主要部分剖視圖。 圖48係繼圖47之半導體裝置之製造步驟中之主要部分剖視圖。 圖49係繼圖48之半導體裝置之製造步驟中之主要部分剖視圖。 圖50係繼圖49之半導體裝置之製造步驟中之主要部分剖視圖。 圖51係繼圖50之半導體裝置之製造步驟中之主要部分剖視圖。 圖52係繼圖51之半導體裝置之製造步驟中之主要部分剖視圖。
DG:虛設控制閘極電極
EX1:n-型半導體區域
EX2:n-型半導體區域
FA:鰭
GF:絕緣膜
IL1:層間絕緣膜
MD:半導體區域
MG:記憶體閘極電極
MS:半導體區域
MZ:絕緣膜
PW:p型井
SB:半導體基板
SC1:金屬矽化物層
SD1:n+型半導體區域
SD2:n+型半導體區域
ST:元件分離膜
SW:側壁隔片

Claims (16)

  1. 一種半導體裝置之製造方法，其係具備非揮發性記憶體之記憶胞之半導體裝置之製造方法，且具有如下步驟：(a)準備半導體基板；(b)於上述半導體基板上，介隔第1絕緣膜而形成虛設閘極電極；(c)以與上述虛設閘極電極相鄰之方式，於上述半導體基板上，介隔內部具有電荷蓄積部之第2絕緣膜而形成上述記憶胞用之第1閘極電極；(d)以覆蓋上述虛設閘極電極及上述第1閘極電極之方式，形成第1層間絕緣膜；(e)研磨上述第1層間絕緣膜，使上述虛設閘極電極及上述第1閘極電極露出；(f)於上述(e)步驟後，藉由蝕刻而去除上述虛設閘極電極；及(g)於上述(f)步驟中作為經去除上述虛設閘極電極之區域的第1槽內，形成上述記憶胞用之第2閘極電極；且上述虛設閘極電極包含無摻雜或n型矽膜；上述第1閘極電極包含p型矽膜；於上述(f)步驟中，於上述虛設閘極電極與上述第1閘極電極露出之狀態下，以上述第1閘極電極比上述虛設閘極電極更不易蝕刻之條件進行蝕刻，而去除上述虛設閘極電極；於上述(b)步驟中，於上述半導體基板上，介隔上述第1絕緣膜而形成具有上述虛設閘極電極與上述虛設閘極電極上之第1覆蓋絕緣膜之第1積層體； 於上述(c)步驟中，以與上述第1積層體介隔上述第2絕緣膜而相鄰之方式，於上述半導體基板上，介隔上述第2絕緣膜而形成具有上述第1閘極電極與上述第1閘極電極上之第2覆蓋絕緣膜之第2積層體；於上述(d)步驟中，以覆蓋上述第1積層體及上述第2積層體之方式形成上述第1層間絕緣膜；且於上述(e)步驟中，研磨上述第1層間絕緣膜與上述第1及第2覆蓋絕緣膜，使上述虛設閘極電極及上述第1閘極電極露出。
  2. 如請求項1之半導體裝置之製造方法，其中上述虛設閘極電極包含n型矽膜。
  3. 如請求項2之半導體裝置之製造方法，其中上述虛設閘極電極之n型雜質濃度為1×1020/cm3以上。
  4. 如請求項1之半導體裝置之製造方法，其中上述第1閘極電極之p型雜質濃度為1×1020/cm3以上。
  5. 如請求項1之半導體裝置之製造方法，其中於上述(f)步驟中，藉由濕蝕刻去除上述虛設閘極電極。
  6. 如請求項1之半導體裝置之製造方法，其中於上述(f)步驟中，藉由使用氨水之濕蝕刻去除上述虛設閘極電極。
  7. 如請求項1之半導體裝置之製造方法，其中於上述(f)步驟中，藉由使用APM之第1濕蝕刻處理、與上述第1濕蝕刻處理後之使用氨水之第2濕蝕刻處理，去除上述虛設閘極電極。
  8. 如請求項1之半導體裝置之製造方法，其中於上述(c)步驟形成之上述第1閘極電極介隔上述第2絕緣膜而與上述虛設閘極電極相鄰。
  9. 如請求項8之半導體裝置之製造方法，其中於上述(f)步驟中，於上述虛設閘極電極與上述第1閘極電極露出之狀態下，以上述第1絕緣膜、上述第2絕緣膜及上述第1層間絕緣膜比上述虛設閘極電極更不易蝕刻之條件進行蝕刻，而去除上述虛設閘極電極。
  10. 如請求項1之半導體裝置之製造方法，其中上述第2閘極電極為金屬閘極電極。
  11. 如請求項10之半導體裝置之製造方法，其中於上述(g)步驟中，於上述第1槽，介隔高介電常數絕緣膜而形成上述第2閘極電極。
  12. 如請求項1之半導體裝置之製造方法，其中於上述(c)步驟後且上述(d)步驟前，進而具有如下步驟：(c1)藉由離子注入法，於上述半導體基板形成上述記憶胞之源極或汲 極用之第1半導體區域。
  13. 如請求項1之半導體裝置之製造方法，其中於上述(a)步驟後且上述(b)步驟前，進而具有如下步驟：(a1)於上述半導體基板之上表面，形成包含上述半導體基板之一部分、且沿著上述半導體基板之上表面延伸於第1方向之突出部；(a2)於上述半導體基板上，以包圍上述突出部之方式形成元件分離膜；於上述(b)步驟中，於上述半導體基板之上述突出部上，介隔上述第1絕緣膜而形成上述虛設閘極電極；於上述(c)步驟中，以與上述虛設閘極電極介隔上述第2絕緣膜而相鄰之方式，於上述半導體基板之上述突出部上介隔上述第2絕緣膜而形成上述第1閘極電極。
  14. 一種半導體裝置之製造方法，其係具備非揮發性記憶體之記憶胞之半導體裝置之製造方法，且具有如下步驟：(a)準備半導體基板；(b)於上述半導體基板上，介隔第1絕緣膜而形成虛設閘極電極；(c)以與上述虛設閘極電極相鄰之方式，於上述半導體基板上，介隔內部具有電荷蓄積部之第2絕緣膜而形成上述記憶胞用之第1閘極電極；(d)以覆蓋上述虛設閘極電極及上述第1閘極電極之方式，形成第1層間絕緣膜；(e)研磨上述第1層間絕緣膜，使上述虛設閘極電極及上述第1閘極電 極露出；(f)於上述(e)步驟後，藉由蝕刻而去除上述虛設閘極電極；及(g)於上述(f)步驟中作為經去除上述虛設閘極電極之區域的第1槽內，形成上述記憶胞用之第2閘極電極；且上述虛設閘極電極包含無摻雜或n型矽膜；上述第1閘極電極包含p型矽膜；於上述(f)步驟中，於上述虛設閘極電極與上述第1閘極電極露出之狀態下，以上述第1閘極電極比上述虛設閘極電極更不易蝕刻之條件進行蝕刻，而去除上述虛設閘極電極；上述第1閘極電極包含n型第1矽膜與上述第1矽膜上之p型第2矽膜之積層膜；於上述(f)步驟中，於上述虛設閘極電極與上述第1閘極電極之上述第2矽膜露出之狀態下，以上述第1閘極電極之上述第2矽膜比上述虛設閘極電極更不易蝕刻之條件進行蝕刻，而去除上述虛設閘極電極。
  15. 如請求項14之半導體裝置之製造方法，其中上述虛設閘極電極包含n型矽膜。
  16. 如請求項14之半導體裝置之製造方法，其進而具有如下步驟：(h)於上述(g)步驟後，於上述第1閘極電極之上述第2矽膜之上部形成金屬矽化物層。
TW106122168A 2016-12-22 2017-07-03 半導體裝置之製造方法 TWI730136B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016249185A JP6778607B2 (ja) 2016-12-22 2016-12-22 半導体装置の製造方法
JP??2016-249185 2016-12-22

Publications (2)

Publication Number Publication Date
TW201841345A TW201841345A (zh) 2018-11-16
TWI730136B true TWI730136B (zh) 2021-06-11

Family

ID=62630510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122168A TWI730136B (zh) 2016-12-22 2017-07-03 半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US11183510B2 (zh)
JP (1) JP6778607B2 (zh)
KR (1) KR20180073426A (zh)
CN (1) CN108231561B (zh)
TW (1) TWI730136B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229966B2 (en) * 2016-12-30 2019-03-12 Texas Instruments Incorporated Semiconductor resistor structure and method for making
JP6783710B2 (ja) * 2017-06-22 2020-11-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10361125B2 (en) 2017-12-19 2019-07-23 International Business Machines Corporation Methods and structures for forming uniform fins when using hardmask patterns
US11018022B2 (en) * 2018-07-13 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure having oxide layer
JP2020043163A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 半導体装置
KR20200066157A (ko) * 2018-11-29 2020-06-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 구조체 및 그 제조 방법
US11588031B2 (en) * 2019-12-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same
JP7397736B2 (ja) * 2020-03-31 2023-12-13 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法および基板処理方法
KR20220119821A (ko) * 2021-02-22 2022-08-30 삼성전자주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026870A (ja) * 2014-11-05 2015-02-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2015103698A (ja) * 2013-11-26 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016051735A (ja) * 2014-08-28 2016-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2016147316A1 (ja) * 2015-03-17 2016-09-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7160767B2 (en) * 2003-12-18 2007-01-09 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
US7148548B2 (en) * 2004-07-20 2006-12-12 Intel Corporation Semiconductor device with a high-k gate dielectric and a metal gate electrode
JP2006041354A (ja) 2004-07-29 2006-02-09 Renesas Technology Corp 半導体装置及びその製造方法
US7651905B2 (en) * 2005-01-12 2010-01-26 Semi Solutions, Llc Apparatus and method for reducing gate leakage in deep sub-micron MOS transistors using semi-rectifying contacts
US8569141B2 (en) * 2011-08-31 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon resistor formation in a gate-last process
US8536007B2 (en) 2012-02-22 2013-09-17 Freescale Semiconductor, Inc. Non-volatile memory cell and logic transistor integration
US20140187051A1 (en) * 2012-12-27 2014-07-03 Intermolecular Inc. Poly Removal for replacement gate with an APM mixture
JP6297860B2 (ja) * 2014-02-28 2018-03-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9343314B2 (en) * 2014-05-30 2016-05-17 Freescale Semiconductor, Inc. Split gate nanocrystal memory integration
US9379222B2 (en) * 2014-05-30 2016-06-28 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell
EP4071787B1 (en) * 2015-12-18 2023-09-27 Floadia Corporation Memory cell, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103698A (ja) * 2013-11-26 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016051735A (ja) * 2014-08-28 2016-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015026870A (ja) * 2014-11-05 2015-02-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2016147316A1 (ja) * 2015-03-17 2016-09-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20180073426A (ko) 2018-07-02
JP2018107176A (ja) 2018-07-05
JP6778607B2 (ja) 2020-11-04
CN108231561A (zh) 2018-06-29
US20180182768A1 (en) 2018-06-28
US11183510B2 (en) 2021-11-23
CN108231561B (zh) 2023-05-26
TW201841345A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
TWI730136B (zh) 半導體裝置之製造方法
US10263005B2 (en) Method of manufacturing a semiconductor device
JP6026913B2 (ja) 半導体装置の製造方法
JP6466211B2 (ja) 半導体装置およびその製造方法
TW201603144A (zh) 半導體裝置之製造方法
US10090399B2 (en) Semiconductor device and a manufacturing method thereof
TW201606945A (zh) 半導體裝置之製造方法
TW201440171A (zh) 半導體裝置之製造方法
TW201631711A (zh) 半導體裝置之製造方法及半導體裝置
US10205006B2 (en) Method for manufacturing semiconductor device including patterning conductor film disposed on insulating film
TWI717465B (zh) 半導體裝置及其製造方法
US10229998B2 (en) Semiconductor device and method of manufacturing the same
JP6787798B2 (ja) 半導体装置の製造方法
TWI740995B (zh) 半導體裝置之製造方法
US11978772B2 (en) Method of manufacturing semiconductor device
JP2011210777A (ja) 半導体装置およびその製造方法
TW201707150A (zh) 半導體裝置的製造方法
JP2019071462A (ja) 半導体装置の製造方法
US20160247931A1 (en) Method of manufacturing semiconductor device