TWI728988B - 壓電體膜及其之製造方法、雙壓電晶片元件、壓電體元件及其之製造方法 - Google Patents
壓電體膜及其之製造方法、雙壓電晶片元件、壓電體元件及其之製造方法 Download PDFInfo
- Publication number
- TWI728988B TWI728988B TW105123257A TW105123257A TWI728988B TW I728988 B TWI728988 B TW I728988B TW 105123257 A TW105123257 A TW 105123257A TW 105123257 A TW105123257 A TW 105123257A TW I728988 B TWI728988 B TW I728988B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- electrode
- formula
- aforementioned
- equation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 92
- 230000010287 polarization Effects 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims description 136
- 238000004544 sputter deposition Methods 0.000 claims description 82
- 238000005477 sputtering target Methods 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 48
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 239000000853 adhesive Substances 0.000 claims description 15
- 230000001070 adhesive effect Effects 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 238000003980 solgel method Methods 0.000 claims description 13
- 229910004121 SrRuO Inorganic materials 0.000 claims description 12
- 238000003475 lamination Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 771
- 239000010410 layer Substances 0.000 description 51
- 239000000523 sample Substances 0.000 description 37
- 238000002441 X-ray diffraction Methods 0.000 description 31
- 230000000052 comparative effect Effects 0.000 description 31
- 239000007789 gas Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 27
- 229910052760 oxygen Inorganic materials 0.000 description 26
- 239000001301 oxygen Substances 0.000 description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 25
- 239000013078 crystal Substances 0.000 description 22
- 230000002950 deficient Effects 0.000 description 19
- 230000007246 mechanism Effects 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- 238000013507 mapping Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000000691 measurement method Methods 0.000 description 4
- 230000028161 membrane depolarization Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000005001 laminate film Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052500 inorganic mineral Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011707 mineral Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- -1 oxygen ion Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
- C01G25/00—Compounds of zirconium
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
- C01G33/00—Compounds of niobium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
- H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
- H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
- H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8548—Lead-based oxides
- H10N30/8554—Lead-zirconium titanate [PZT] based
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Dispersion Chemistry (AREA)
- Ceramic Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
本發明課題為提供一種膜厚為5μm以上的膜狀壓電體膜。本發明的一個態樣為一種壓電體膜，其係膜厚為5μm以上的(PbaLab)(ZrcTidNbe)O3-δ膜，a、b、c、d、e及δ滿足下述式1及式11~式16，前述(PbaLab)(ZrcTidNbe)O3-δ膜具有100以上600以下的每1μm膜厚的比介電率，並且具有3V以上15V以下的每1μm膜厚的矯頑電壓(Coercive Voltage)及20μC/cm2以上50μC/cm2以下的殘留極化值(remanent polarization)的至少一者。0≦δ≦1‥式1 1.00≦a+b≦1.35‥式11 0≦b≦0.08‥式12 1.00≦c+d+e≦1.1‥式13 0.4≦c≦0.7‥式14 0.3≦d≦0.6‥式15 0≦e≦0.1‥式16
Description
本發明關於一種壓電體膜及其之製造方法、雙壓電晶片元件、壓電體元件及其之製造方法。
針對以往的Pb(Zr,Ti)O3(以下稱為「PZT」)的塊狀壓電體之製造方法作說明。
將多結晶PZT粉末燒成，並將該多結晶PZT粉末與樹脂混合，使此混合物形成薄片狀的PZT薄片。將該PZT薄片層合，並且燒結，可製作出塊狀壓電體。在燒結之後，1層的PZT薄片的厚度為20μm以上(參考例如專利文獻1)。
如上述般，塊狀壓電體是將厚度20μm以上的PZT薄片層合而成，這是因為若厚度未滿20μm，則會有無法得到壓電特性的情形。另外，多結晶PZT粉末的結晶粒徑大，因此無法加工成10μm以下的厚度的PZT薄片。另外，塊狀壓電體的PZT的居里溫度低達200℃，因此若在高溫下，則壓電特性容易被破壞。所以，可加熱的溫度有
所限制，因此會有難以將塊狀壓電體精密加工的缺點。
以往的PZT的膜狀壓電體是藉由在基板上藉由濺鍍法使2μm以下的厚度的PZT膜成膜來製造(參考例如專利文獻2)。膜狀壓電體的厚度在2μm以下，是因為成膜速度緩慢。具體而言，藉由濺鍍法使厚度1μm的PZT膜成膜，需要花費2小時以上的時間，因此使2μm的PZT膜成膜需要4小時以上的時間。所以，以PZT膜製作出像塊狀壓電體這種厚的膜狀壓電體的成本變高，因此在產業上利用時並不實際。
另外，藉由濺鍍法成膜需要花費長時間，若使厚度5μm以上的PZT膜在基板上成膜，則由於該PZT膜為厚膜，因此與2μm以下的薄PZT膜相比，會產生較大的應變(應力)。因為此應變，會有PZT膜破裂，PZT膜由基板剝落的情形。所以，難以製作出膜厚為5μm以上的膜狀壓電體。
另外，若藉由濺鍍法進行的PZT膜的成膜持續進行至厚度5μm以上，則濺鍍裝置的輸入電壓VDC降低，難以製作出一定組成的PZT膜。其理由是因為若成膜時間變長，則濺鍍裝置的PZT靶的表面發生金屬化，電阻值降低，因此該PZT靶的表面組成變成並非PZT。所以，難以製作出膜厚5μm以上的膜狀壓電體。
因為上述情況，塊狀壓電體與膜狀壓電體的厚度大幅不同，因此藉由塊狀壓電體所製作出的製品與藉由膜狀壓電體所製作出的製品會被分配到不同的用途。
日本特開2013-518420號公報
本發明的一個態樣，是以提供一種膜厚為5μm以上的膜狀壓電體膜或其之製造方法為課題。
本發明的另一個態樣，是以提供一種具有膜厚為5μm以上的膜狀壓電體膜的壓電體元件或其之製造方法為課題。
本發明的另一個態樣，是以提供一種層合了膜狀壓電體膜的壓電體元件或其之製造方法為課題。
本發明的另一個態樣，是以提供一種具有膜厚為5μm以上的膜狀壓電體膜的雙壓電晶片元件為課題。
以下針對本發明的各種態樣作說明。
〔1〕一種壓電體膜，其特徵為：膜厚為5μm以上的(PbaLab)(ZrcTidNbe)O3-δ膜，a、b、c、d、e及δ滿足下述式1及式11~式16，前述(PbaLab)(ZrcTidNbe)O3-δ膜具有100以上600以下的每1μm膜厚的比介電率，前述(PbaLab)(ZrcTidNbe)O3-δ膜具有3V以上15V以下
的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔2〕如上述〔1〕之壓電體膜，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜形成於電極上，前述(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述電極的XRD的峰值。
〔3〕如上述〔2〕之壓電體膜，其中前述電極係由Pt膜所構成。
〔4〕如上述〔1〕至〔3〕中任一項之壓電體膜，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜的居里溫度為250℃以上420℃以下。
〔5〕一種雙壓電晶片元件，其特徵為具備：配置於墊片的上面的第1電極、配置於前述第1電極上的如上述〔1〕所記載之壓電體膜、配置於前述壓電體膜上的第2電極、配置於前述墊片的下面的第3電極、配置於前述第3電極下的如上述〔1〕所記載之壓電體膜、及
配置於前述壓電體膜下的第4電極。
〔6〕一種壓電體膜之製造方法，其特徵為：具有在基板上藉由濺鍍法使膜厚為5μm以上的(PbaLab)(ZrcTidNbe)O3-δ膜成膜的步驟；a、b、c、d、e及δ滿足下述式1及式11~式16，使前述(PbaLab)(ZrcTidNbe)O3-δ膜成膜時的成膜速度為1nm/sec以上2.5nm/sec以下，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔7〕如上述〔6〕之壓電體膜之製造方法，其中前述步驟係對濺鍍靶將10kHz以上30MHz以下的高頻輸出以1/20ms以上1/3ms以下的週期供給成25%以上90%以下的DUTY比的脈衝狀，而使前述(PbaLab)(ZrcTidNbe)O3-δ膜成膜的步驟；前述DUTY比係在1個週期之間對前述濺鍍靶施加前述高頻輸出的期間之比率。
〔8〕如上述〔7〕之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，以20rpm以上120rpm以下的速度使磁石旋轉，而對前述濺鍍靶施加磁場。
〔9〕如上述〔7〕或〔8〕之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，將在前述濺鍍靶
產生的直流成分的電壓VDC控制在-200V以上-80V以下。
〔10〕如上述〔7〕至〔9〕中任一項之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，將前述濺鍍靶的表面的比電阻控制在1×109Ω‧cm以上1×1012Ω‧cm以下。
〔11〕如上述〔7〕至〔10〕中任一項之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，前述濺鍍靶係置於下述式6之比的O2氣體及Ar氣體之氣體環境下，0.1≦O2氣體/Ar氣體≦0.3‧‧‧式6。
〔12〕如上述〔7〕至〔11〕中任一項之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，前述濺鍍靶係置於0.1Pa以上2Pa以下的壓力之氣體環境下。
〔13〕如上述〔6〕至〔12〕中任一項之壓電體膜之製造方法，其中在前述步驟成膜的前述(PbaLab)(ZrcTidNbe)O3-δ膜具有100以上600以下的每1μm膜厚的比介電率，在前述步驟成膜的前述(PbaLab)(ZrcTidNbe)O3-δ膜具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者。
〔14〕如上述〔6〕至〔13〕中任一項之壓電體膜之製造方法，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜的極化方向係與前述基板的上面垂直且朝上的方向。
〔15〕一種壓電體元件，其特徵為具備：
膜厚為5μm以上的第1(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第1電極、貼附於前述第1電極及前述第1(PbaLab)(ZrcTidNbe)O3-δ膜的第2接著用(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第2接著用(PbaLab)(ZrcTidNbe)O3-δ膜上的膜厚為5μm以上的第2(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上的第2電極、貼附於前述第2電極及前述第2(PbaLab)(ZrcTidNbe)O3-δ膜的第3接著用(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第3接著用(PbaLab)(ZrcTidNbe)O3-δ膜上的第3(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第3(PbaLab)(ZrcTidNbe)O3-δ膜上的第3電極，a、b、c、d、e及δ滿足下述式1及式11~式16，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有100以上600以下的每1μm膜厚的比介電率，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者。
0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔16〕如上述〔15〕之壓電體元件，其中前述第1(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述第1電極的XRD的峰值，前述第2(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述第2電極的XRD的峰值。
〔17〕如上述〔15〕或〔16〕之壓電體元件，其中前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別為藉由濺鍍法形成的膜，前述第1及第2接著用(PbaLab)(ZrcTidNbe)O3-δ膜分別為藉由溶膠凝膠法形成的膜。
〔18〕一種壓電體元件，其特徵為具備：第1電極、形成於前述第1電極上的膜厚為5μm以上的第1(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第2電極、形成於前述第2電極及前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的接著用(PbaLab)(ZrcTidNbe)O3-δ膜、貼附於前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜上的膜厚為5μm以上的第2(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上的第3電
極，a、b、c、d、e及δ滿足下述式1及式11~式16，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有100以上600以下的每1μm膜厚的比介電率，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔19〕一種壓電體元件，其特徵為具備：第1電極、形成於前述第1電極上的膜厚為5μm以上的第1(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第2電極、形成於前述第2電極及前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第2(PbaLab)(ZrcTidNbe)O3-δ膜、貼附於前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上的膜厚為5μm以上的第3(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第3(PbaLab)(ZrcTidNbe)O3-δ膜上的第3電極，
a、b、c、d、e及δ滿足下述式1及式11~式16，前述第1至第3(PbaLab)(ZrcTidNbe)O3-δ膜分別具有100以上600以下的每1μm膜厚的比介電率，前述第1至第3(PbaLab)(ZrcTidNbe)O3-δ膜分別具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔20〕如上述〔19〕之壓電體元件，其中具備：形成於前述第3(PbaLab)(ZrcTidNbe)O3-δ膜及前述第3電極上的接著用(PbaLab)(ZrcTidNbe)O3-δ膜、貼附於前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜上的膜厚為5μm以上的第4(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上的第4電極，a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔21〕一種壓電體元件，其特徵為具備：第1電極、形成於前述第1電極上的第1(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第2電極、形成於前述第2電極上的第2(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上的第3電極，前述第1電極的第1側面與前述第3電極的第1側面係藉由第6電極電連接，a、b、c、d、e及δ滿足下述式1及式11~式16，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有100以上600以下的每1μm膜厚的比介電率，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者。
0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔22〕如上述〔21〕之壓電體元件，其中前述第1
(PbaLab)(ZrcTidNbe)O3-δ膜的極化方向為第2(PbaLab)(ZrcTidNbe)O3-δ膜的極化方向的反方向。
〔23〕如上述〔21〕或〔22〕之壓電體元件，其中具備：形成於前述第3電極上的第3(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第3(PbaLab)(ZrcTidNbe)O3-δ膜上的第4電極，前述第2電極的第2側面與前述第4電極的第2側面係藉由第7電極電連接，a、b、c、d、e及δ滿足前述式1及式11~式16。
〔24〕如上述〔23〕之壓電體元件，其中具備：形成於前述第4電極上的第4(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上的第5電極，前述第5電極的第1側面、前述第3電極的第1側面與前述第1電極的第1側面係藉由前述第6電極電連接，a、b、c、d、e及δ滿足前述式1及式11~式16。
〔25〕如上述〔21〕至〔24〕之壓電體元件，其中前述第1(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述第1電極的XRD的峰值，前述第2(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述第2電極的XRD的峰值。
〔26〕一種壓電體元件之製造方法，其特徵為具備：在基板上形成電極膜，並在前述電極膜上藉由濺鍍法形成(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(a)；在前述(PbaLab)(ZrcTidNbe)O3-δ膜上藉由溶膠凝膠法形成接著用(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(b)；將前述基板由前述電極膜除去的步驟(c)；及將前述電極膜蝕刻加工，而在前述(PbaLab)(ZrcTidNbe)O3-δ膜下形成第1電極、第2電極及第3電極的步驟(d)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔27〕如上述〔26〕之壓電體元件之製造方法，其中具備：在前述步驟(d)之後，將前述(PbaLab)(ZrcTidNbe)O3-δ膜及前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜切斷，而形成已層合前述第1電極、前述(PbaLab)(ZrcTidNbe)O3-δ膜及前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜的第1層合部、已層合前述第2電極、前述(PbaLab)(ZrcTidNbe)O3-δ膜及前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜的第2層合部、及已層合前述第3電極、前述(PbaLab)(ZrcTidNbe)O3-δ膜及前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜的第3層合部的步驟；
將前述第1層合部的前述第1電極與前述第2層合部的前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜重疊，且將前述第2層合部的前述第2電極與前述第3層合部的前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜重疊的步驟；及對前述第1層合部的前述第1電極與前述第3層合部的前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜之間施加荷重，同時實施熱處理，而使前述第1層合部的前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜及前述第1電極分別與前述第2層合部的前述(PbaLab)(ZrcTidNbe)O3-δ膜貼附，並且使前述第2層合部的前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜及前述第2電極分別與前述第3層合部的前述(PbaLab)(ZrcTidNbe)O3-δ膜貼附的步驟。
〔28〕如上述〔26〕或〔27〕之壓電體元件之製造方法，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜的膜厚為5μm以上。
〔29〕一種壓電體元件之製造方法，其特徵為具備：在第1基板上形成第1電極膜，並在前述第1電極膜上藉由濺鍍法形成第1(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(a)；在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上形成第2電極膜，將前述第2電極膜蝕刻加工，而在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上形成第1電極及第2電極的步驟(b)；在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜、前述第1及第2
電極上藉由溶膠凝膠法形成接著用(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(c)；在第2基板上形成第3電極膜，並在前述第3電極膜上藉由濺鍍法形成第2(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(d)；貼附前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜與前述第2(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(e)；將前述第1基板及前述第2基板除去的步驟(f)；將前述第1電極膜蝕刻加工，而在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜下形成第3電極及第4電極的步驟(g)；及將前述第3電極膜蝕刻加工，而在前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上形成第5電極及第6電極的步驟(h)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔30〕一種壓電體元件之製造方法，其特徵為具備：在第1基板上形成第1電極膜，並在前述第1電極膜上藉由濺鍍法形成第1(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(a)；
在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上形成第2電極膜，將前述第2電極膜蝕刻加工，而在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上形成第1電極及第2電極的步驟(b)；在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜、前述第1及第2電極上藉由濺鍍法形成第2(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(c)；在第2基板上形成第3電極膜，並在前述第3電極膜上藉由濺鍍法形成第3(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(d)；貼附前述第2(PbaLab)(ZrcTidNbe)O3-δ膜與前述第3(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(e)；將前述第2基板除去的步驟(f)；及將前述第3電極膜蝕刻加工，而在前述第3(PbaLab)(ZrcTidNbe)O3-δ膜下形成第3電極及第4電極的步驟(g)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔31〕如上述〔30〕之壓電體元件之製造方法，其中具備：
在前述步驟(g)之後，在前述第3(PbaLab)(ZrcTidNbe)O3-δ膜、前述第3及第4電極上藉由溶膠凝膠法形成接著用(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；在第3基板上形成第4電極膜，並在前述第4電極膜上藉由濺鍍法形成第4(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上形成第5電極膜，並將前述第5電極膜蝕刻加工，而在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上形成第5電極及第6電極的步驟；在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜、前述第5及第6電極上藉由濺鍍法形成第5(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；在第4基板上形成第6電極膜，並在前述第6電極膜上藉由濺鍍法形成第6(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；貼附前述第6(PbaLab)(ZrcTidNbe)O3-δ膜與前述第5(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；將前述第4基板及前述第6電極膜除去的步驟；及貼附前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜與前述第6(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；a、b、c、d、e及δ滿足前述式1及式11~式16。
〔32〕如上述〔31〕之壓電體元件之製造方法，其中具備：將前述第3基板除去，並將前述第4電極膜蝕刻加工，而在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜下形成第7電
極及第8電極的步驟。
〔33〕一種壓電體元件之製造方法，其特徵為具備：在基板上形成第1電極的步驟(a)；在前述第1電極上藉由濺鍍法形成第1(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(b)；在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上形成第2電極的步驟(c)；在前述第2電極上藉由濺鍍法形成第2(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(d)；在前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上形成第3電極的步驟(e)；將前述基板由前述第1電極除去的步驟(f)；及將前述第1電極的第1側面與前述第3電極的第1側面藉由第6電極連接的步驟(g)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔34〕如上述〔33〕之壓電體元件之製造方法，其中在前述步驟(e)與前述步驟(f)之間，具有在前述第3電極上藉由濺鍍法形成第3(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(h)、及
在前述第3(PbaLab)(ZrcTidNbe)O3-δ膜上形成第4電極的步驟(i)；且在前述步驟(f)之後，具有將前述第2電極的第2側面與前述第4電極的第2側面藉由第7電極連接的步驟；a、b、c、d、e及δ滿足前述式1及式11~式16。
〔35〕如上述〔34〕之壓電體元件之製造方法，其中在前述步驟(i)與前述步驟(f)之間，具有在前述第4電極上藉由濺鍍法形成第4(PbaLab)(ZrcTidNbe)O3-δ膜的步驟、及在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上形成第5電極的步驟；前述步驟(g)係將前述第1電極的第1側面、前述第3電極的第1側面與前述第5電極的第1側面藉由第6電極連接的步驟，a、b、c、d、e及δ滿足前述式1及式11~式16。
〔36〕如上述〔29〕至〔35〕中任一項之壓電體元件之製造方法，其中前述第1(PbaLab)(ZrcTidNbe)O3-δ膜的膜厚為5μm以上。
〔37〕一種壓電體膜之製造方法，其特徵為具備：在基板上形成ZrO2膜的步驟(a)；在前述ZrO2膜上形成磊晶成長所產生的Pt膜的步驟(b)；及在前述Pt膜上藉由濺鍍法形成膜厚為5μm以上的
(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(c)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔38〕如上述〔37〕之壓電體膜之製造方法，其中在前述步驟(b)與前述步驟(c)之間，具有在前述Pt膜上形成SrRuO3膜的步驟。
〔39〕如上述〔37〕或〔38〕之壓電體膜之製造方法，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜的極化方向係與前述基板的上面垂直且朝上的方向。
〔40〕一種壓電體膜，其特徵為具備：ZrO2膜、形成於前述ZrO2膜上的磊晶成長所產生的Pt膜、及形成於前述Pt膜上的膜厚為5μm以上的(PbaLab)(ZrcTidNbe)O3-δ膜，a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16。
〔41〕如上述〔40〕之壓電體膜，其中含有形成於前述Pt膜與前述(PbaLab)(ZrcTidNbe)O3-δ膜之間的SrRuO3膜。
此外，在上述本發明的各種態樣之中，提到在特定B(以下稱為「B」)之上(或下)形成特定C(以下稱為「C」)時(C形成)，不限於在B之上(或下)直接形成C(C形成)的情形，在不阻礙本發明的一個態樣的作用效果的範圍，在B之上(或下)隔著其他物體形成C(C形成)的情形也包括在內。
依據本發明的一個態樣，可提供膜厚為5μm以上的膜狀壓電體膜或其之製造方法。
另外，依據本發明的一個態樣，可提供具有膜厚為5μm以上的膜狀壓電體膜的壓電體元件或其之製造方法。
另外，依據本發明的一個態樣，可提供層合了膜狀壓電體膜的壓電體元件或其之製造方法。
另外，依據本發明的一個態樣，可提供具有膜厚為5μm以上的膜狀壓電體膜的雙壓電晶片元件。
11‧‧‧腔體
12‧‧‧基板
13‧‧‧保持部
14‧‧‧濺鍍靶
15‧‧‧靶保持部
16‧‧‧輸出供給機構
17‧‧‧第1氣體導入源
18‧‧‧第2氣體導入源
19‧‧‧真空抽氣機構
20‧‧‧磁石
21‧‧‧旋轉機構
22‧‧‧整合器
23‧‧‧VDC控制部
31、32‧‧‧箭號、極化方向
35‧‧‧墊片
36‧‧‧接著層
37‧‧‧層合膜
101、121、141、151、161‧‧‧Si基板
102、122、142、152、162‧‧‧ZrO2膜
103、123、143、153‧‧‧Pt膜
103a、111a、123a、143a、145a‧‧‧第1電極
103b、111b、123b、143b、145b‧‧‧第2電極
103c、111c、123c、143c、145c‧‧‧第3電極
103d‧‧‧第4電極
103e‧‧‧第5電極
104‧‧‧PbaZrbTicNbdLaeO3膜、第1PbaZrbTicNbdLaeO3膜
105、112、133‧‧‧接著用PbaZrbTicNbdLaeO3膜
106、107‧‧‧電極
124‧‧‧第2PbaZrbTicNbdLaeO3膜
125‧‧‧接著用(PbaLab)(ZrcTidNbe)O3-δ膜
125a‧‧‧結晶化的接著用(PbaLab)(ZrcTidNbe)O3-δ膜
126‧‧‧Pt膜
127‧‧‧接著用(PbaLab)(ZrcTidNbe)O3-δ膜
127a‧‧‧結晶化的接著用(PbaLab)(ZrcTidNbe)O3-δ膜
132、144、154‧‧‧PbaZrbTicNbdLaeO3膜
163、165、167、169、171、173、175‧‧‧Pt膜
164‧‧‧第1層PbaZrbTicNbdLaeO3膜
166‧‧‧第2層PbaZrbTicNbdLaeO3膜
168‧‧‧第3層PbaZrbTicNbdLaeO3膜
170‧‧‧第4層PbaZrbTicNbdLaeO3膜
172、174‧‧‧感光性永久阻劑膜
172a、172b、174a、174b、174c‧‧‧永久阻劑膜
圖1表示本發明的一個態樣所關連的濺鍍裝置的剖面模式圖。
圖2為說明100S/T%的DUTY比的情況之圖。
圖3(A)~(D)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖4(A)為說明本發明的一個態樣所關連的壓電體元件之製造方法的平面圖，圖4(B)為說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖5(A)、(B)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖6(A)為說明本發明的一個態樣所關連的壓電體元件之製造方法的平面圖，圖6(B)為說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖7(A)為說明本發明的一個態樣所關連的壓電體元件之製造方法的平面圖、圖7(B)為說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖8(A)~(C)為用來說明發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖9(A)~(C)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖10(A)~(C)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖11(A)~(C)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖12(A)~(D)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖13(A)、(B)為用來說明本發明的一個態樣所
關連的壓電體元件之製造方法的剖面圖。
圖14(A)、(B)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖15(A)~(C)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖16(A)為以FIB(Focused Ion Beam)對實施例1的樣品進行剖面觀察所得到的影像，圖16(B)為以FIB對實施例2的樣品進行剖面觀察所得到的影像。
圖17為實施例1的PZT膜及實施例2的PZT膜的XRD圖。
圖18為倒晶格映射圖的影像圖。
圖19為說明結晶格子面(hkl)的倒晶格向量與倒晶格點之圖。
圖20為說明X光繞射條件的向量表示之圖。
圖21(A)~(C)為說明倒晶格映射(方法)之圖。
圖22為說明倒晶格映射(方法)之圖。
圖23為PZT單結晶的倒晶格模擬結果。
圖24(A)、(B)為對於實施例1(本發明5μm)及實施例2(本發明10μm)各樣品進行倒晶格映射圖測定的結果。
圖25(A)為分別表示實施例1(本發明5μm)、實施例2(本發明10μm)及實施例3(本發明20μm)的強介電遲滯曲線之圖、圖25(B)為分別表示實施例1~3
的壓電蝴蝶曲線之圖。
圖26(A)為表示比較例2(K148)的強介電遲滯曲線之圖、圖26(B)為表示比較例2(K148)的壓電蝴蝶曲線之圖。
圖27(A)為表示比較例3(K129)的強介電遲滯曲線之圖、圖27(B)為表示比較例3(K129)的壓電蝴蝶曲線之圖。
圖28為表示進行實施例3(本發明20μm)的PZT膜的d33評估的結果之圖。
圖29為表示使頻率變化為100k、500k、1MHz，測定實施例2(本發明10μm)的樣品的比介電率與介電損失(tan δ)隨溫度變化的結果之圖。
圖30表示實施例4的樣品的剖面圖。
圖31為實施例4的樣品的XRD圖。
圖32為實施例4的樣品的XRD圖。
圖33為以FIB對實施例5的樣品進行剖面觀察所得到的影像。
圖34為δ=0.125、或n=8.0的情況下的氧缺陷型鈣鈦礦構造的模式圖。
圖35為δ=0.25、或n=4.0的情況下的氧缺陷型鈣鈦礦構造的模式圖。
圖36為δ=0.5、或n=2.0的情況下的氧缺陷型鈣鈦礦構造的模式圖。
圖37為δ=1.0、或n=1.0的情況下的氧缺陷型鈣鈦
礦構造的模式圖。
圖38(A)為實施例3的樣品(20μm-PZT膜)的FIB-SEM影像，圖38(B)為圖38(A)的放大影像。
圖39(A)、(B)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖40(A)、(B)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖41(A)、(B)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖42(A)~(C)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖43(A)、(B)為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
圖44為用來說明本發明的一個態樣所關連的串聯型的雙壓電晶片元件之製造方法的剖面圖。
圖45為用來說明本發明的一個態樣所關連的並聯型的雙壓電晶片元件之製造方法的剖面圖。
圖46為用來說明實施例6的壓電體膜之製造方法的剖面圖。
圖47為用來說明，比較例4的壓電體膜之製造方法的剖面圖。
圖48為用來說明測定PZT膜的應變(應力)的方法之圖。
圖49為圖48所示的比較例4的PZT膜1105的表面
的光學顯微鏡照片。
以下使用圖式，對於本發明之實施形態及實施例詳細說明。但是本發明不受限於以下的說明，只要是業界人士即能夠容易理解，在不脫離本發明的主旨及其範圍的前提下可將其形態及細節作各種變更。所以，本發明的解釋不受限於以下所揭示的實施形態的記載內容及實施例。
圖1表示本發明的一個態樣所關連的濺鍍裝置的剖面模式圖。此濺鍍裝置具有腔體11，在該腔體11內配置了保持基板12的保持部13。保持部13希望配置有將基板12加熱至既定溫度的加熱器(未圖示)。
腔體11、基板12及保持部13為接地的狀態。在腔體11內配置了保持濺鍍靶14的靶保持部15。保持於靶保持部15的濺鍍靶14的位置與保持於保持部13的基板12為對向。
濺鍍靶14為含有比電阻為1×107Ω‧cm以上的絕緣物的濺鍍靶，絕緣物希望為氧化物。詳細而言，絕緣物含有由一般式ABO3所表示且A含有選自Al、Y、Li、Na、K、Rb、Pb、Cs、La、Sr、Cr、Ag、Ca、Pr、Nd、Ba、Bi、F及週期表鑭系元素所構成之群中的至少一個元素，B含有選自Al、Ga、In、Nb、Sn、Ti、Zr、Ru、Rh、
Pd、Re、Os、Ir、Pt、U、Co、Fe、Ni、Mn、Cr、Cu、Mg、V、Nb、Ta、Mo及W所構成之群中的至少一個元素而成的鈣鈦礦物質，或含有具有氧化鉍與鈣鈦礦型構造塊交互層合的構造的鉍層狀構造強介電體結晶，前述鈣鈦礦型構造塊希望由選自Li、Na、K、Ca、Sr、Ba、Y、Bi、Pb及稀土類元素的至少一個元素L、選自Ti、Zr、Hf、V、Nb、Ta、W、Mo、Mn、Fe、Si及Ge的至少一個元素R與氧所構成。
但是，在本實施形態中，是將濺鍍靶14設定為(PbaLab)(ZrcTidNbe)O3-δ，a、b、c、d、e及δ滿足下述式1及式11~式16。
0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16
上述式1之中，δ之值大於0，是因為含有氧缺陷型鈣鈦礦構造。但是，濺鍍靶14的成分雖然可全部為氧缺陷型鈣鈦礦構造，然而濺鍍靶14亦可含有部分氧缺陷型鈣鈦礦構造。此外，氧缺陷型鈣鈦礦構造的細節如後述。
另外，濺鍍裝置具有輸出供給機構16，此輸出供給機構16為附有脈衝功能的高頻電源。輸出供給機構16與整合器22電連接，整合器22與靶保持部15電連接。亦即，輸出供給機構16會透過整合器22及靶保持部15對
濺鍍靶14供給頻率為10kHz以上30MHz以下的高頻輸出(RF輸出)，並以1/20ms以上1/3ms以下的週期(3kHz以上20kHz以下的頻率)供給成25%以上90%以下的DUTY比的脈衝狀。此外，在本實施形態中，是藉由輸出供給機構16將高頻輸出透過靶保持部15供給至濺鍍靶14，然而亦可藉由輸出供給機構16將高頻輸出直接供給至濺鍍靶14。
DUTY比是在1個週期之間，對靶保持部15施加高頻輸出的期間的比率。例如在DUTY比為25%的情況，1個週期之中25%的期間為對靶保持部15施加高頻輸出的期間(高頻輸出開啟的期間)，1個週期之中75%的期間為並未對靶保持部15施加高頻輸出的期間(高頻輸出關閉的期間)。詳細而言，例如在週期為1/20ms(頻率為20kHz)且DUTY比為25%的情況，1/20ms(1個週期)的25%，亦即1/80ms的期間，為高頻輸出開啟的期間，1/20ms(1個週期)的75%，亦即3/80ms的期間，為高頻輸出關閉的期間。
另外，例如圖2表示DUTY比為100S/T%的情況，1個週期之中100S/T%的期間為高頻輸出開啟的期間，1個週期之中其餘的100N/T%的期間為高頻輸出關閉的期間。
另外，在本實施形態中，藉由輸出供給機構16將高頻輸出以脈衝狀供給至靶保持部15時，將該脈衝狀設定為1/20ms以上1/3ms以下的週期(3kHz以上20kHz以下的頻率)以及25%以上90%以下的DUTY比，宜將該脈衝
狀設定為1/15ms以上1/5ms以下的週期以及25%以上90%以下的DUTY比。
藉由在上述的範圍進行脈衝濺鍍，只要持續產生新的RF電漿，就會有新的濺鍍現象發生，成膜速度飛躍地提升，且雖然會有完全停止RF電漿照射的電漿OFF時間，然而此時以遷移現象為中心，結晶仍然會持續成長。
將DUTY比定在25%以上理由，是因為若未滿25%，則結晶成長完全中斷，接下來的結晶成長無法順利連接。將DUTY比定在90%以下的理由，是因為若定在超過90%，則成膜速度下降到幾乎與連續波同等。
另外，濺鍍裝置具有在藉由輸出供給機構16對濺鍍靶14供給高頻輸出時，將產生的直流成分的電壓VDC控制在-200V以上-80V以下的VDC控制部23。此VDC控制部23具有VDC感測器，並與輸出供給機構16電連接。
另外，在藉由輸出供給機構16供給高頻輸出之後，濺鍍靶14的表面的比電阻，與全新濺鍍靶的表面的比電阻相比，會有發生變化的情形，而宜為1×109Ω‧cm以上1×1012Ω‧cm以下。
另外，濺鍍裝置具有在腔體11內導入鈍氣的第1氣體導入源17、及將腔體11內真空抽氣的真空幫浦等的真空抽氣機構19。另外，濺鍍裝置具有在腔體內導入O2氣體的第2氣體導入源18。
藉由第1氣體導入源17導入腔體11內的鈍氣希望為Ar氣體，且濺鍍裝置希望具有流量控制部(未圖示)，
以在成膜時將藉由第2氣體導入源18導入的O2氣體與藉由第1氣體導入源17導入的Ar氣體之比控制在滿足下述式6。
0.1≦O2氣體/Ar氣體≦0.3‧‧‧式6
另外，濺鍍裝置希望具有將成膜時腔體內的壓力控制在0.1Pa以上2Pa以下的壓力控制部。
另外，濺鍍裝置具有對濺鍍靶14施加磁場的磁石20、及使該磁石20以20rpm以上120rpm以下的速度旋轉的旋轉機構21。
接下來針對使用圖1的濺鍍裝置在基板上使絕緣膜成膜的方法作說明。此處的基板可使用各種基板，也包括在基板上使薄膜成膜的產品，而在本實施形態中是使用以下的基板作為一個例子。
在往(100)配向的Si基板上，藉由蒸鍍法，在550℃以下的溫度(宜為500℃的溫度)形成ZrO2膜。該ZrO2膜會往(100)配向。此外，在本說明書之中，往(100)配向與往(200)配向實質上相同。然後，在ZrO2膜上形成下部電極。下部電極是由金屬或由氧化物所構成的電極膜所形成。由金屬所構成的電極膜，可使用例如Pt膜或Ir膜。由氧化物所構成的電極膜，可使用例如Sr(Ti1-xRux)O3膜，x滿足下述式15。
0.01≦x≦0.4‧‧‧式15
在本實施形態中，在ZrO2膜上，在550℃以下的溫度
(宜為400℃的溫度)藉由濺鍍形成磊晶成長所產生的Pt膜作為下部電極。該Pt膜會往(200)配向。
在本實施形態中，使用了如上述般的基板，然而亦可使用Si單結晶或藍寶石單結晶等的單結晶基板、表面形成金屬氧化物膜的單結晶基板、表面形成多晶矽膜或矽化物膜的基板等來代替Si基板。
接下來，將上述基板保持在保持部13。接下來，藉由第1氣體導入源17在腔體11內導入Ar氣體，並藉由第2氣體導入源18導入O2氣體。此時希望藉由流量控制部進行控制，使O2氣體與Ar氣體之比滿足下述式6。
0.1≦O2氣體/Ar氣體≦0.3‧‧‧式6
另外，藉由真空抽氣機構19將腔體11內真空抽氣，以使腔體11內減壓至既定壓力(例如0.1Pa以上2Pa以下的壓力)。
然後，在基板12上，藉由高頻輸出機構16並且透過整合器22及靶保持部15，對含有比電阻為1×107Ω‧cm以上的絕緣物的濺鍍靶14供給高頻輸出。該高頻輸出的頻率為10kHz以上30MHz以下，週期為1/20ms以上1/3ms以下，且為25%以上90%以下的DUTY比的脈衝狀。藉此在基板12上使絕緣膜成膜。
在對濺鍍靶14供給高頻輸出而使絕緣膜成膜時，宜藉由旋轉機構21，以20rpm以上120rpm以下的速度使磁石20旋轉，而對濺鍍靶14施加磁場。
另外，在對濺鍍靶14供給高頻輸出時，宜藉由VDC
控制部23，將在濺鍍靶14產生的直流成分的電壓VDC控制在-200V以上-80V以下。
另外，宜將對濺鍍靶14供給高頻輸出之後濺鍍靶14的表面的比電阻控制在1×109Ω‧cm以上1×1012Ω‧cm以下。
依據本實施形態，對含有比電阻為1×107Ω‧cm以上的絕緣物的濺鍍靶將10kHz以上30MHz以下的高頻輸出以1/20ms以上1/3ms以下的週期供給成25%以上90%以下的DUTY比的脈衝狀。像這樣，以脈衝狀供給高頻輸出，因此即使電荷累積在含有絕緣物的濺鍍靶，在並未供給高頻輸出時(高頻輸出為關閉狀態時)，也能夠使該累積的電荷流走，其結果，可抑制濺鍍靶缺陷。因此可提高對濺鍍靶施加的電力，而能夠提高成膜速率。
尤其，在濺鍍靶14含有一般式ABO3所表示的鈣鈦礦物質或含有鉍層狀構造強介電體結晶的情況，認為成膜時濺鍍靶14的表面電阻會大幅變動。因此，如上述般以脈衝狀供給高頻輸出，電荷不易累積在濺鍍靶14，而能夠抑制濺鍍靶14的表面電阻的變動。
使用由a、b、c、d、e及δ滿足下述式1及式11~式16的(PbaLab)(ZrcTidNbe)O3-δ所構成的濺鍍靶14，藉由上述成膜方法，在基板上成膜的壓電體膜為(PbaLab)(ZrcTidNbe)O3-δ膜，a、b、c、d、e及δ希望滿足下述式1及式11~式16。
0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16
上述(PbaLab)(ZrcTidNbe)O3-δ膜希望具有100以上600以下(宜為100以上400以下)的每1μm膜厚的比介電率ε r，具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者。另外，(PbaLab)(ZrcTidNbe)O3-δ膜希望具有5μm以上的膜厚，宜為具有10μm以上，較佳為15μm以上，更佳為20μm以上的膜厚。另外，(PbaLab)(ZrcTidNbe)O3-δ膜的居里溫度希望為250℃以上420℃以下(宜為300℃以上400℃以下)。
上述(PbaLab)(ZrcTidNbe)O3-δ膜可形成於例如Pt膜等的電極上，若對該(PbaLab)(ZrcTidNbe)O3-δ膜以XRD(X-Ray Diffraction)評估結晶性，則該XRD的(002)的峰值高於電極的XRD的(200)的峰值。這是因為(PbaLab)(ZrcTidNbe)O3-δ膜的膜厚為5μm以上的緣故。
另外，依據本實施形態，對由(PbaLab)(ZrcTidNbe)O3-δ所構成的濺鍍靶將上述高頻輸出以上述週期供給成上述DUTY比的脈衝狀，在基板上使(PbaLab)(ZrcTidNbe)O3-δ膜成膜時，可將成膜速度提升至1nm/sec以上2.5nm/sec以下。
另外，在本實施形態中，藉由在Si基板與Pt膜之間形成ZrO2膜，可減低(PbaLab)(ZrcTidNbe)O3-δ膜的內部應力。因此，即使將該(PbaLab)(ZrcTidNbe)O3-δ膜的膜厚設定在5μm以上，也能夠抑制(PbaLab)(ZrcTidNbe)O3-δ膜發生龜裂。
此外，在本實施形態中，是在Pt膜上形成(PbaLab)(ZrcTidNbe)O3-δ膜，然而亦可在Pt膜上形成SrRuO3膜，並該SrRuO3膜上形成(PbaLab)(ZrcTidNbe)O3-δ膜。
接下來參考圖34~圖37，針對氧缺陷型鈣鈦礦構造作詳細說明。
若將氧缺陷型鈣鈦礦構造以一般式來表示，則可如以下方式來分類。以下的分類是依據實際存在的結晶構造。
鈣鈦礦構造是由ABO3-δ、或AnBnO3n-1所表示。
圖34~圖37各左圖是表示含有ABO3-δ的氧缺陷的各種結晶構造的模式圖。圖34~圖37各右圖是表示a-b平面的氧缺陷構造的模式圖，並且C'、D'層分別為C層、D層在a-b平面鏡射的狀態、或相偏移的狀態的模式圖。
圖34為δ=0.125、或n=8.0的情況下的氧缺陷型鈣鈦礦構造的模式圖。
圖35為δ=0.25、或n=4.0的情況下的氧缺陷型鈣鈦礦構造的模式圖。
圖36為δ=0.5、或n=2.0的情況下的氧缺陷型鈣鈦礦構造的模式圖。
圖37為δ=1.0、或n=1.0的情況下的氧缺陷型鈣鈦礦構造的模式圖。
已知其中一種鈣鈦礦的衍生構造的是秩序型氧缺陷鈣鈦礦構造。在B位置過渡金屬為高價數且不安定的情況，或因為試樣製作時氣體環境的控制，氧會缺損。若發生氧缺損，則BO6八面體會變化為BO5正方稜錐或BO4四面體等。在稍微發生氧缺陷的ABO3-δ的情況，在保持基本構造的狀態下，隨機位置的氧會缺損，然而若氧氣缺損量δ變大，則大多數的情況下氧缺陷會規則地排列。
隨著氧缺陷狀態的不同，配位構造會大幅不同。BO6(B：B位置離子、O：氧離子)八面體是沒有氧缺陷的八面體構造。在B位置離子為5配位的情況，會成為BO5正方稜錐構造，4配位的情況，已知有BO4四面體構造、BO4平面(氧完全缺陷)這兩種構造。
此外，上述氧缺陷型鈣鈦礦構造的說明，適用於所有本說明書所記載的關於鈣鈦礦構造的物質。
圖3~圖5是用來說明本發明的一個態樣所關連的壓電體元件之製造方法之圖。
如圖3(A)所示般，以與第1實施形態同樣的方法，在Si基板101上形成ZrO2膜102，在ZrO2膜102上形成作為電極膜的Pt膜103。
接下來，以與第1實施形態同樣的方法，在Pt膜103
上藉由濺鍍法形成膜厚5μm以上(宜為10μm以上，較佳為15μm以上，更佳為20μm以上)的(PbaLab)(ZrcTidNbe)O3-δ膜104。a、b、c、d、e及δ希望滿足下述式1及式11~式16。(PbaLab)(ZrcTidNbe)O3-δ膜104是藉由濺鍍法成膜，因此其極化方向為圖3(A)所示的箭號31的方向。亦即，(PbaLab)(ZrcTidNbe)O3-δ膜104的極化方向為與Si基板101的上面垂直且朝上的方向。
0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16
接下來，如圖3(B)所示般，在(PbaLab)(ZrcTidNbe)O3-δ膜104上藉由溶膠凝膠法形成接著用(PbaLab)(ZrcTidNbe)O3-δ膜105，並且煅燒。此時，接著用(PbaLab)(ZrcTidNbe)O3-δ膜105為無定形。a、b、c、d、e及δ希望滿足上述式1及式11~式16。
然後，如圖3(c)所示般，使Si基板101上下顛倒。接下來，如圖3(D)所示般，將Si基板101由ZrO2膜102除去。即使將Si基板101完全除去，(PbaLab)(ZrcTidNbe)O3-δ膜104的膜厚只要在5μm以上(宜為10μm以上，較佳為15μm以上，更佳為20μm以上)，則也能夠獨立維持著膜的形態。
接下來，如圖4(A)、(B)所示般，將Pt膜103
及ZrO2膜102藉由光蝕刻技術及蝕刻技術加工，而在(PbaLab)(ZrcTidNbe)O3-δ膜104下形成第1電極103a、第2電極103b及第3電極103c。第1~第3電極103a~103c為上部電極。
然後，將圖4(A)所示的(PbaLab)(ZrcTidNbe)O3-δ膜104及接著用(PbaLab)(ZrcTidNbe)O3-δ膜105切斷。藉此形成已層合第1電極103a、(PbaLab)(ZrcTidNbe)O3-δ膜104及接著用(PbaLab)(ZrcTidNbe)O3-δ膜105的第1層合部、已層合第2電極103b、(PbaLab)(ZrcTidNbe)O3-δ膜104及接著用(PbaLab)(ZrcTidNbe)O3-δ膜105的第2層合部、及已層合第3電極103c、(PbaLab)(ZrcTidNbe)O3-δ膜104及接著用(PbaLab)(ZrcTidNbe)O3-δ膜105的第3層合部。此外，在圖4(B)中雖然並未表示，亦形成了第4層合部、第5層合部。
接下來，如圖5(A)所示般，將第1層合部的第1電極103a與第2層合部的接著用(PbaLab)(ZrcTidNbe)O3-δ膜105重疊，並且將第2層合部的第2電極103b與第3層合部的接著用(PbaLab)(ZrcTidNbe)O3-δ膜105重疊，將第3層合部的第3電極103c與第4層合部的接著用(PbaLab)(ZrcTidNbe)O3-δ膜105重疊。
接下來，對第1層合部的接著用(PbaLab)(ZrcTidNbe)O3-δ膜105與第4層合部的第4電極103d之間施加荷重，同時實施熱處理。藉此，使第1層合部的第1電極103a及(PbaLab)(ZrcTidNbe)O3-δ膜104分別與第2層合部的接著用
(PbaLab)(ZrcTidNbe)O3-δ膜105貼附，並且第2層合部的(PbaLab)(ZrcTidNbe)O3-δ膜及第2電極分別與第3層合部的接著用(PbaLab)(ZrcTidNbe)O3-δ膜105貼附，第3層合部的(PbaLab)(ZrcTidNbe)O3-δ膜104及第3電極103c分別與第4層合部的接著用(PbaLab)(ZrcTidNbe)O3-δ膜105貼附，並使第1~第4層合部各接著用(PbaLab)(ZrcTidNbe)O3-δ膜105結晶化(參考圖5(A))。此時的熱處理溫度希望為接著用(PbaLab)(ZrcTidNbe)O3-δ膜105結晶化的溫度。
接下來，如圖5(B)所示般，在第2電極103b及第4電極103d的側面形成電極106，在第1電極103a、第3電極103c及第5電極103e的側面形成電極107。電極106會與第2電極103b及第4電極103d電連接，電極107會與第1電極103a、第3電極103c及第5電極103e電連接。以這樣的方式可製作出壓電體元件。
本實施形態亦可得到與第1實施形態同樣的效果。
圖6~圖8是用來說明本發明的一個態樣所關連的壓電體元件之製造方法之圖。
如圖6(B)所示般，以與第1實施形態同樣的方法，在Si基板101上形成ZrO2膜102，在ZrO2膜102上形成作為電極膜的Pt膜103。
接下來，以與第1實施形態同樣的方法，在Pt膜103上藉由濺鍍法形成膜厚5μm以上(宜為10μm以上，較佳為
15μm以上，更佳為20μm以上)的第1(PbaLab)(ZrcTidNbe)O3-δ膜104。a、b、c、d、e及δ希望滿足下述式1及式11~式16。第1(PbaLab)(ZrcTidNbe)O3-δ膜104是藉由濺鍍法成膜，因此其極化方向為圖6(B)所示的箭號31的方向。亦即，第1(PbaLab)(ZrcTidNbe)O3-δ膜104的極化方向為與Si基板101的上面垂直且朝上的方向。
0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16
接下來，在第1(PbaLab)(ZrcTidNbe)O3-δ膜104上形成作為電極膜的Pt膜，並將該Pt膜蝕刻加工，而在第1(PbaLab)(ZrcTidNbe)O3-δ膜104上形成第1電極111a、第2電極111b及第3電極111c(參考圖6(A)、(B))。
接下來，如圖7(A)、(B)所示般，在第1(PbaLab)(ZrcTidNbe)O3-δ膜104、第1~第3電極111a~111c上藉由溶膠凝膠法形成接著用(PbaLab)(ZrcTidNbe)O3-δ膜112，並且煅燒。此時的接著用(PbaLab)(ZrcTidNbe)O3-δ膜112為無定形。a、b、c、d、e及δ希望滿足上述式1及式11~式16。
然後，如圖8(A)所示般，以與第1實施形態同樣的方法，在Si基板121上形成ZrO2膜122，在ZrO2膜122上形成作為電極膜的Pt膜123。接下來，以與第1實
施形態同樣的方法，在Pt膜123上藉由濺鍍法形成膜厚5μm以上(宜為10μm以上，較佳為15μm以上，更佳為20μm以上)的第2(PbaLab)(ZrcTidNbe)O3-δ膜124。第2(PbaLab)(ZrcTidNbe)O3-δ膜124是藉由濺鍍法成膜，因此其極化方向為圖8(A)所示的箭號32的方向。a、b、c、d、e及δ希望滿足上述式1及式11~式16。
接下來，對Si基板101與Si基板121之間施加荷重，同時實施熱處理。藉此貼附接著用(PbaLab)(ZrcTidNbe)O3-δ膜112與第2(PbaLab)(ZrcTidNbe)O3-δ膜124。此時的熱處理溫度希望為接著用(PbaLab)(ZrcTidNbe)O3-δ膜112結晶化的溫度。
接下來，如圖8(B)所示般，將Si基板101及Si基板121除去。接下來，如圖8(C)所示般，將Pt膜123及ZrO2膜122藉由光蝕刻技術及蝕刻技術加工，而在第2(PbaLab)(ZrcTidNbe)O3-δ膜124下形成第1電極123a、第2電極123b及第3電極123c。另外，將Pt膜103及ZrO2膜102藉由光蝕刻技術及蝕刻技術加工，而在第1(PbaLab)(ZrcTidNbe)O3-δ膜104上形成第1電極103a、第2電極103b及第3電極103c。
然後，將第1(PbaLab)(ZrcTidNbe)O3-δ膜104、接著用(PbaLab)(ZrcTidNbe)O3-δ膜112及第2(PbaLab)(ZrcTidNbe)O3-δ膜124切斷。接下來，實施圖5(B)所示的步驟，可製作出壓電體元件。
本實施形態亦可得到與第1實施形態同樣的效果。
另外，在本實施形態中，第1(PbaLab)(ZrcTidNbe)O3-δ膜104的極化方向31為第2(PbaLab)(ZrcTidNbe)O3-δ膜124的極化方向32的反方向。因此，若對圖5(B)所示的步驟後的壓電體元件的電極106及電極107的其中一者施加正電壓，另一者施加負電壓，則例如正電壓及負電壓的其中一種電壓會施加在第1電極103a、123a，另一種電壓會施加在第1電極111a，因此可使第1(PbaLab)(ZrcTidNbe)O3-δ膜104與第2(PbaLab)(ZrcTidNbe)O3-δ膜124往相同方向延伸。
圖9~圖11是用來說明本發明的一個態樣所關連的壓電體元件之製造方法之圖。
如圖9(A)所示般，進行至第3實施形態中圖6所示的步驟之後，在第1(PbaLab)(ZrcTidNbe)O3-δ膜104、第1電極111a、第2電極111b及第3電極111c上以與第1實施形態同樣的方法藉由濺鍍法形成膜厚5μm以上(宜為10μm以上，較佳為15μm以上，更佳為20μm以上)的(PbaLab)(ZrcTidNbe)O3-δ膜132。a、b、c、d、e及δ希望滿足下述式1及式11~式16。
0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16
接下來，以與第1實施形態同樣的方法，在Si基板121上形成ZrO2膜122，在ZrO2膜122上形成作為電極膜的Pt膜123。接下來，以與第1實施形態同樣的方法，在Pt膜123上藉由濺鍍法形成膜厚5μm以上(宜為10μm以上，較佳為15μm以上，更佳為20μm以上)的第2(PbaLab)(ZrcTidNbe)O3-δ膜124。a、b、c、d、e及δ希望滿足上述式1及式11~式16。
接下來，對Si基板101與Si基板121之間施加荷重，同時實施熱處理。藉此貼附(PbaLab)(ZrcTidNbe)O3-δ膜132與第2(PbaLab)(ZrcTidNbe)O3-δ膜124。
接下來，如圖9(B)所示般，將Si基板121除去。
接下來，如圖9(C)所示般，將Pt膜123及ZrO2膜122藉由光蝕刻技術及蝕刻技術加工，而在第2(PbaLab)(ZrcTidNbe)O3-δ膜124下形成第1電極123a、第2電極123b及第3電極123c。
接下來，在第2(PbaLab)(ZrcTidNbe)O3-δ膜124、第1~第3電極123a~123c上藉由溶膠凝膠法形成接著用(PbaLab)(ZrcTidNbe)O3-δ膜133，並且煅燒。此時，接著用(PbaLab)(ZrcTidNbe)O3-δ膜133為無定形。a、b、c、d、e
及δ希望滿足上述式1及式11~式16。
然後，如圖10(A)所示般，在Si基板141上依序形成ZrO2膜142、Pt膜143、(PbaLab)(ZrcTidNbe)O3-δ膜144，並在(PbaLab)(ZrcTidNbe)O3-δ膜144上形成第1電極145a、第2電極145b及第3電極145c。接下來，在第1~第3電極145a~145c上藉由濺鍍法形成(PbaLab)(ZrcTidNbe)O3-δ膜146。a、b、c、d、e及δ希望滿足上述式1及式11~式16。
接下來，在Si基板151上形成ZrO2膜152，並在ZrO2膜152上形成作為電極膜的Pt膜153。接下來，在Pt膜153上藉由濺鍍法形成(PbaLab)(ZrcTidNbe)O3-δ膜154。a、b、c、d、e及δ希望滿足上述式1及式11~式16。
接下來，對Si基板141與Si基板151之間施加荷重，同時實施熱處理。藉此貼附(PbaLab)(ZrcTidNbe)O3-δ膜146與(PbaLab)(ZrcTidNbe)O3-δ膜154。
接下來，如圖10(B)、(C)所示般，將Si基板151、ZrO2膜152及Pt膜153除去。
然後，如圖11(A)所示般，將圖9(C)所示的接著用(PbaLab)(ZrcTidNbe)O3-δ膜133與圖10(C)所示的(PbaLab)(ZrcTidNbe)O3-δ膜154重疊。然後，如圖11(B)所示般，對Si基板101與Si基板141之間施加荷重，同時實施熱處理。藉此貼附接著用(PbaLab)(ZrcTidNbe)O3-δ膜133與(PbaLab)(ZrcTidNbe)O3-δ膜154。此時的熱處理溫度
希望為接著用(PbaLab)(ZrcTidNbe)O3-δ膜133的結晶化溫度。
接下來，如圖11(C)所示般，將Si基板141及ZrO2膜142除去。接下來，將Pt膜143藉由光蝕刻技術及蝕刻技術加工，而在(PbaLab)(ZrcTidNbe)O3-δ膜144上形成第1電極143a、第2電極143b及第3電極143c。
然後，藉由重覆圖11(A)、(B)、(C)的步驟，可增加(PbaLab)(ZrcTidNbe)O3-δ膜的層合數。
本實施形態亦可得到與第1實施形態同樣的效果。
圖12~圖15是用來說明本發明的一個態樣所關連的壓電體元件之製造方法之圖。
如圖12(A)所示般，以與第1實施形態同樣的方法，在Si基板161上形成ZrO2膜162，在ZrO2膜162上形成作為電極膜的Pt膜163。該Pt膜163為第1層(PbaLab)(ZrcTidNbe)O3-δ膜用的第1電極。
接下來，以與第1實施形態同樣的方法，在Pt膜163上藉由濺鍍法形成膜厚5μm以上(宜為10μm以上，較佳為15μm以上，更佳為20μm以上)的第1層(PbaLab)(ZrcTidNbe)O3-δ膜164。a、b、c、d、e及δ希望滿足下述式1及式11~式16。此外，第1層(PbaLab)(ZrcTidNbe)O3-δ膜164是藉由濺鍍法成膜，因此其極化方向為圖12(A)所示的箭號31的方向。
0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16
接下來，如圖12(B)所示般，在第1層(PbaLab)(ZrcTidNbe)O3-δ膜164上，在550℃以下的溫度(宜為400℃的溫度)藉由濺鍍形成磊晶成長所產生的Pt膜165。該Pt膜165為第2層(PbaLab)(ZrcTidNbe)O3-δ膜用的第2電極。
然後，如圖12(C)所示般，以與第1實施形態同樣的方法，在Pt膜165上藉由濺鍍法形成膜厚5μm以上(宜為10μm以上，較佳為15μm以上，更佳為20μm以上)的第2層(PbaLab)(ZrcTidNbe)O3-δ膜166。a、b、c、d、e及δ希望滿足前述式1及式11~式16。
接下來，如圖12(D)所示般，在第2層(PbaLab)(ZrcTidNbe)O3-δ膜166上以與上述Pt膜165同樣的方法形成Pt膜167。該Pt膜167為第3層(PbaLab)(ZrcTidNbe)O3-δ膜用的第3電極。
然後，藉由重覆圖12(C)所示的步驟與圖12(D)所示的步驟，如圖13(A)所示般，在Pt膜167上形成第3層(PbaLab)(ZrcTidNbe)O3-δ膜168、Pt膜169、第4層(PbaLab)(ZrcTidNbe)O3-δ膜170、Pt膜171。a、b、c、d、e及δ希望滿足前述式1及式11~式16。Pt膜169為第4層(PbaLab)(ZrcTidNbe)O3-δ膜用的第4電極，Pt膜171為
第5電極。接下來，將Si基板161由ZrO2膜162除去。
接下來，將具有ZrO2膜162、Pt膜163上形成的第1層(PbaLab)(ZrcTidNbe)O3-δ膜164、Pt膜165、第2層(PbaLab)(ZrcTidNbe)O3-δ膜166，Pt膜167上形成的第3層(PbaLab)(ZrcTidNbe)O3-δ膜168、Pt膜169、第4層(PbaLab)(ZrcTidNbe)O3-δ膜170、Pt膜171的層合膜切成需要的大小(未圖示)。藉此得到多個圖13(A)所示的層合部。
此外，在本實施形態中，是在將Si基板161除去之後，將上述層合膜切斷，然而亦可在將Si基板161除去之前，將上述層合膜切斷，然後將Si基板除去。
接下來，如圖13(B)所示般，在上述層合部的第1側面塗佈感光性永久阻劑膜172。接下來，如圖14(A)所示般，使感光性永久阻劑膜172曝光、顯像，而在層合部的第1側面形成永久阻劑膜172a、172b。藉此，層合部的Pt膜(第4電極)169的第1側面會被永久阻劑膜172a覆蓋，層合部的Pt膜(第2電極)165的第1側面會被永久阻劑膜172b覆蓋，層合部的Pt膜(第1電極)163、Pt膜(第3電極)167及Pt膜(第5電極)171各第1側面會露出。
然後，如圖14(B)所示般，在層合部的Pt膜(第1電極)163、Pt膜(第3電極)167、Pt膜(第5電極)171的第1側面及永久阻劑膜172a、172b上形成Pt膜(第6電極)173。藉此，Pt膜(第6電極)173會分別
與Pt膜(第1電極)163、Pt膜(第3電極)167及Pt膜(第5電極)171電連接。
接下來，如圖15(A)所示般，將圖14(B)的層合部配置成上下顛倒，並在該層合部的第2側面塗佈感光性永久阻劑膜174。接下來，如圖15(B)所示般，使感光性永久阻劑膜174曝光、顯像，而在層合部的第2側面形成永久阻劑膜174a、174b、174c。藉此，層合部的Pt膜(第1電極)163的第2側面會被永久阻劑膜174a覆蓋，層合部的Pt膜(第3電極)167的第2側面會被永久阻劑膜174b覆蓋，層合部的Pt膜(第5電極)171的第2側面會被永久阻劑膜174c覆蓋，層合部的Pt膜(第2電極)165及Pt膜(第4電極)169各第2側面會露出。
然後，如圖15(C)所示般，在層合部的Pt膜(第2電極)165及Pt膜(第4電極)169各第1側面及永久阻劑膜174a、174b、174c上形成Pt膜(第7電極)175。藉此，Pt膜(第7電極)175會分別與Pt膜(第2電極)165及Pt膜(第4電極)169電連接。以這樣的方式可製作出壓電體元件。
本實施形態亦可得到與第1實施形態同樣的效果。
此外，在本實施形態中，使用了具有ZrO2膜162、第1電極163、第1層(PbaLab)(ZrcTidNbe)O3-δ膜164、第2電極165、第2層(PbaLab)(ZrcTidNbe)O3-δ膜166、第3電極167、第3層(PbaLab)(ZrcTidNbe)O3-δ膜168、第4電極169、第4層(PbaLab)(ZrcTidNbe)O3-δ膜170、第5電極171
的層合部，然而並不受限於此，亦可如以下的方式變更而實施。
亦可使用至少具有第1電極163、第1層(PbaLab)(ZrcTidNbe)O3-δ膜164、第2電極165、第2層(PbaLab)(ZrcTidNbe)O3-δ膜166、第3電極167的層合部。此情況下，希望第1電極163的第1側面與第3電極167的第1側面藉由第6電極173電連接。
另外還可使用具有第1電極163、第1層(PbaLab)(ZrcTidNbe)O3-δ膜164、第2電極165、第2層(PbaLab)(ZrcTidNbe)O3-δ膜166、第3電極167、第3層(PbaLab)(ZrcTidNbe)O3-δ膜168、第4電極169的層合部。此情況下，希望第1電極163的第1側面與第3電極167的第1側面藉由第6電極167電連接，第2電極165的第2側面與第4電極169的第2側面藉由第7電極175電連接。
另外，亦可在圖13(A)所示的第5電極171上進一步重覆形成第n層(PbaLab)(ZrcTidNbe)O3-δ膜及第(n+3)的電極。此情況下，n為5以上的整數。例如在n為5、6、7的情況下，是使用具有第1電極163、第1層(PbaLab)(ZrcTidNbe)O3-δ膜164、第2電極165、第2層(PbaLab)(ZrcTidNbe)O3-δ膜166、第3電極167、第3層(PbaLab)(ZrcTidNbe)O3-δ膜168、第4電極169、第4層(PbaLab)(ZrcTidNbe)O3-δ膜170、第5電極171、第5層(PbaLab)(ZrcTidNbe)O3-δ膜、第8電極、第6層(PbaLab)(ZrcTidNbe)O3-δ膜及第9電極、第7層(PbaLab)(ZrcTidNbe)O3-δ膜及第10的電極的層合
部。此情況下，希望第1電極163的第1側面與第3電極167的第1側面與第5電極171的第1側面與第9電極的第1側面藉由第6電極167電連接，第2電極165的第2側面與第4電極169的第2側面與第8電極的第2側面與第10之電極的第2側面藉由第7電極175電連接。
圖39~圖43為用來說明本發明的一個態樣所關連的壓電體元件之製造方法的剖面圖。
如圖39(A)所示般，以與第1實施形態同樣的方法，在Si基板101上形成ZrO2膜102，在ZrO2膜102上形成作為電極膜的Pt膜103。
接下來，以與第1實施形態同樣的方法，在Pt膜103上藉由濺鍍法形成膜厚5μm以上(宜為10μm以上，較佳為15μm以上，更佳為20μm以上)的第1(PbaLab)(ZrcTidNbe)O3-δ膜104。a、b、c、d、e及δ希望滿足下述式1及式11~式16。
0≦δ≦1‧‧‧式1
1.00≦a+b≦1.35‧‧‧式11
0≦b≦0.08‧‧‧式12
1.00≦c+d+e≦1.1‧‧‧式13
0.4≦c≦0.7‧‧‧式14
0.3≦d≦0.6‧‧‧式15
0≦e≦0.1‧‧‧式16
接下來，如圖39(B)所示般，在第1(PbaLab)(ZrcTidNbe)O3-δ膜104上藉由溶膠凝膠法形成接著用
(PbaLab)(ZrcTidNbe)O3-δ膜125，並且煅燒。此時，接著用(PbaLab)(ZrcTidNbe)O3-δ膜125為無定形。a、b、c、d、e及δ希望滿足上述式1及式11~式16。
此外，第1(PbaLab)(ZrcTidNbe)O3-δ膜104是藉由濺鍍法成膜，因此其極化方向為圖39(B)所示的箭號31的方向。
亦即，第1(PbaLab)(ZrcTidNbe)O3-δ膜104的極化方向為與Si基板101的上面垂直且朝上的方向。
如圖40(A)所示般，與圖39(A)同樣地，在Si基板101上依序形成ZrO2膜102、Pt膜103、膜厚5μm以上(宜為10μm以上，較佳為15μm以上，更佳為20μm以上)的第1(PbaLab)(ZrcTidNbe)O3-δ膜104。a、b、c、d、e及δ希望滿足上述式1及式11~式16。
接下來，如圖40(B)所示般，在第1(PbaLab)(ZrcTidNbe)O3-δ膜104上形成作為電極膜的Pt膜126。此外，第1(PbaLab)(ZrcTidNbe)O3-δ膜104的極化方向為箭號31的方向。
接下來，如圖41(A)所示般，將圖39(B)的Si基板101逆向載置於圖40(B)的Si基板101的Pt膜126上。藉此使圖39(B)的Si基板101上的接著用(PbaLab)(ZrcTidNbe)O3-δ膜125與圖40(B)的Si基板101上的Pt膜126接觸。
然後，如圖41(B)所示般，對下側的Si基板101與上側的Si基板101之間施加荷重，同時實施熱處理。
藉此使結晶化的接著用(PbaLab)(ZrcTidNbe)O3-δ膜125a與Pt膜126貼附。此外，下側的第1(PbaLab)(ZrcTidNbe)O3-δ膜104的極化方向(箭號31)與上側的第1(PbaLab)(ZrcTidNbe)O3-δ膜104的極化方向(箭號31)相反。
接下來，如圖42(A)所示般，藉由KOH的濕式蝕刻將上側的Si基板101溶解除去。藉此，ZrO2膜102會露出。亦即，此時的濕式蝕刻會因為ZrO2膜102而停止蝕刻。
接下來，如圖42(B)所示般，將ZrO2膜102及Pt膜103藉由乾式蝕刻除去。藉此，上側的第1(PbaLab)(ZrcTidNbe)O3-δ膜104會露出。
接下來，如圖42(C)所示般，在上側的第1(PbaLab)(ZrcTidNbe)O3-δ膜104上藉由溶膠凝膠法形成接著用(PbaLab)(ZrcTidNbe)O3-δ膜127，並且煅燒。此時，接著用(PbaLab)(ZrcTidNbe)O3-δ膜127為無定形。a、b、c、d、e及δ希望滿足上述式1及式11~式16。
接下來，另外準備圖42(A)所示的狀態的Si基板101，將圖42(C)的Si基板101逆向載置於在該Si基板101的ZrO2膜102上。藉此，如圖43(A)所示般，使圖42(C)的Si基板101上的接著用(PbaLab)(ZrcTidNbe)O3-δ膜127與圖42(A)的Si基板101上的ZrO2膜102接觸。
接下來，對下側的Si基板101與上側的Si基板101
之間施加荷重，同時實施熱處理。藉此使結晶化的接著用(PbaLab)(ZrcTidNbe)O3-δ膜127a與ZrO2膜102貼附。
接下來，如圖43(B)所示般，以與圖42(A)所示的步驟同樣的方法，將上側的Si基板101以KOH的濕式蝕刻除去。接下來，充分重覆進行圖43(A)的步驟與圖43(B)的步驟。
然後，利用圖13~圖15所示的步驟形成側面端子。以這樣的方式可製作出壓電體元件。
本實施形態亦可得到與第3實施形態同樣的效果。
圖44是用來說明本發明的一個態樣所關連的串聯型的雙壓電晶片元件之製造方法的剖面圖。
首先，進行圖12(A)、(B)所示的步驟，然後，以與圖42(A)所示的步驟同樣的方法，藉由KOH的濕式蝕刻將Si基板161溶解除去。藉此，製作出依序層合Pt膜163、PZT膜164、Pt膜165的層合膜37(參考圖44)、該PZT膜164會沿箭號31的方向極化。此外，ZrO2膜162可除去或不除去。
接下來，如圖44所示般，藉由接著層36將上述層合膜37貼附在由金屬箔所構成的墊片35的上面及下面。然後，對上側的Pt膜163與下側的Pt膜163之間施加直流電壓，而能夠使串聯型的雙壓電晶片元件運作。
此外，可將圖44所示的墊片35上的Pt膜165改稱
為第1電極，該Pt膜165上的PZT膜164改稱為壓電體膜，該PZT膜164上的Pt膜163改稱為第2電極，墊片35下的Pt膜165改稱為第3電極，該Pt膜165下的PZT膜164改稱為壓電體膜，該PZT165下的Pt膜163改稱為第4電極。
圖45是用來說明本發明的一個態樣所關連的並聯型的雙壓電晶片元件之製造方法的剖面圖。
以與第7實施形態同樣的方法，製作出依序層合Pt膜163、PZT膜164、Pt膜165的層合膜37(參考圖45)，該PZT膜164會沿箭號31的方向極化。
接下來，如圖45所示般，藉由接著層36將上述層合膜37貼附在由金屬箔所構成的墊片35的上面及下面。然後，對上側的Pt膜165及下側的Pt膜163與墊片35之間施加直流電壓，而能夠使並聯型的雙壓電晶片元件運作。
此外，可將圖45所示的墊片35上的Pt膜163改稱為第1電極，該Pt膜163上的PZT膜164改稱為壓電體膜，該PZT膜164上的Pt膜165改稱為第2電極，墊片35下的Pt膜165改稱為第3電極，該Pt膜165下的PZT膜164改稱為壓電體膜，該PZT165下的Pt膜163改稱為第4電極。
此外，還可將上述第1至第8實施形態適當地組合實
施。
使用圖1所示的濺鍍裝置，依照表1所示的濺鍍條件，在基板上使PZT膜成膜，而製作出實施例1(本發明5μm)的樣品、實施例2(本發明10μm)的樣品、實施例3(本發明20μm)的樣品及比較例1(以往例)的樣品。此處的基板，是使用在Si基板上藉由蒸鍍法形成ZrO2膜，並在該ZrO2膜上藉由濺鍍形成磊晶成長所產生的Pt膜作為下部電極之基板。
在製作實施例1、2、及比較例1各樣品時，濺鍍靶的組成與樣品的組成如以下所述。
實施例1(本發明5μm)：Pb/Zr/Ti=130/58/42
實施例2(本發明10μm)：Pb/Zr/Ti=130/58/42
實施例3(本發明20μm)：Pb/Zr/Ti=130/58/42
比較例1(以往例)；Pb/Zr/Ti=130/58/42
實施例1(本發明5μm)：Pb/Zr/Ti=109/55/45
實施例2(本發明10μm)：Pb/Zr/Ti=105/55/45
實施例3(本發明20μm)：Pb/Zr/Ti=102/55/45
比較例1(以往例)：Pb/Zr/Ti=98/55/45
使用屬於強介電體測定系統的絕緣電阻測定器(MODEL：ADC5450(UItra High Resistance Meter))，將探針間距定為5mm，測定電壓定為10V，測定成膜前的濺鍍靶的表面電阻值與成膜後的濺鍍靶的表面電阻值。測定結果如以下所述。
濺鍍靶的中央部：2.03×1011Ω‧cm
濺鍍靶的中央部與外周部之間：2.10×1011Ω‧cm
濺鍍靶的外周部：5.39×1010Ω‧cm
濺鍍靶的中央部：4.95×1011Ω‧cm
濺鍍靶的中央部與外周部之間：1.45×1012Ω‧cm
濺鍍靶的外周部：3.49×1011Ω‧cm
圖16(A)是以FIB(Focused Ion Beam)對於實施例1的樣品進行剖面觀察所得到的影像，圖16(B)是以FIB對於實施例2的樣品進行剖面觀察所得到的影像。實施例1的PZT膜的膜厚為5.18μm，實施例2的PZT膜的膜厚為9.99μm。這些膜厚為Tilt修正值。必須進行此Tilt修正的理由如以下所述。(1)若以FIB重覆切削，則觀察到的影像會發生視野偏移。切削區域會從SEM影像的中心偏移，因此必須修正。(2)FIB切削面並未與觀察的光軸成垂直。由於觀察到傾斜的面，因此影像中縱橫比例不同，而必須修正。因為以上的理由，必須修正Tilt角度，並且將其修正為實測長度。
圖17為表示以XRD(X-Ray Diffraction)評估實施例1的PZT膜及實施例2的PZT膜的結晶性的結果之圖。PZT膜的XRD的(002)的峰值高於Pt膜的XRD的(200)的峰值。這是因為PZT膜的膜厚為5μm以上。
對於實施例1、2、3及比較例1各樣品進行廣域倒晶格映射。倒晶格映射圖的影像如圖18所示。
本實施例的XRD數據，是使用Rigaku公司製全自動水平型多目的X光繞射裝置SmartLab，並且廣域倒晶格映射，是在SmartLab安裝混合型多維畫素偵測器HyPix-3000來進行測定。
圖19為說明結晶格子面(hkl)的倒晶格向量與倒晶格點之圖。
圖20為說明X光繞射條件的向量表示之圖。
大小：(hkl)面的d值的倒數
方向：(hkl)面的法線方向
測定倒晶格點在倒空間上的展開。
倒晶格點：倒晶格向量的前端
散射向量：K=k-k0
(散射向量K)=(倒晶格向量ghkl)
掃描散射向量K，測定倒晶格點的二維分布。
預先根據結晶構造資訊進行倒晶格模擬，並與實測值作比較。倒晶格映射圖是將下述qx與qz式描點所得到的圖形。
將2 θ設定為10~120°、Ω設定為10~90°、X設定為0°、30°、60°、90°四個階段、Φ設定為0°與45°兩面，而進行測定。Φ=0°(//Si110)、Φ=45°(//Si100)，對各樣品在Φ=0°、45°兩個條件下進行測定。
以往的θ-2 θ測定的情況，是將基板水平固定並照射
X光而進行測定(參考圖21(A))。
θ-2 θ測定是掃描ω軸(資料的旋轉軸)、χ軸(傾斜操作軸)，同時進行測定。另外，
軸(面內旋轉軸)是在0°與45°的兩個條件下進行測定。在θ-2 θ/ω軸掃描測定後，qzvs.qx描點所得到的圖形為倒晶格映射，同時進行數個階段的χ軸掃描，並且進行倒晶格映射，將全部重疊在一個平面，測定出晶域不同的成分，可得知真正的配向度的優劣(參考圖21(B)、(C))。
使用Rigaku公司製的軟體SmartLab Guidance，如圖22般，根據已知的PZT結晶構造資訊，預先模擬倒晶格點的配置，並與實測值重疊，以進行膜狀態的解析。
圖23為PZT單結晶的倒晶格模擬結果。
圖24(A)、(B)為對於實施例1(本發明5μm)及實施例2(本發明10μm)各樣品進行倒晶格映射圖測定的結果。如這些圖所示般，與PZT單結晶的倒晶格點計算值(×點)完全一致，可知實施例1、2的PZT膜為良好的單結晶膜。
如表1所示般，以往例的情況不使用脈衝，而使用了高頻連續波，因此若將輸出提高至1800W以上(10W/cm2以上)，則產生電弧，電漿異常放電，濺鍍裝置停止，因此無法將輸出提高至1800W以上。相對於此，在實施例1(本發明5μm)、實施例2(本發明10μm)及實施例3(本發明20μm)的情況，是對濺鍍靶將13.56MHz的高頻輸出以5kHz的脈衝頻率(1/5ms的週期)供給成90%
的DUTY比的脈衝狀，因此在高頻輸出為關閉狀態時，會出現在濺鍍靶上無電漿的時間，其結果，容易以短的成膜時間使厚的PZT膜成膜。
圖25(A)是表示實施例1(本發明5μm)、實施例2(本發明10μm)及實施例3(本發明20μm)各強介電遲滯曲線之圖，圖25(B)是表示實施例1~3各壓電蝴蝶曲線之圖。
如圖25(A)、(B)所示般，可確認能夠得到與PZT膜的膜厚成比例的強介電性與壓電性。另外，膜厚為20μm的實施例3的樣品可得到如87V這樣非常大的Vc。另外，測定實施例3的PZT膜的居里溫度Tc的結果，Tc=390℃。
圖26(A)是表示比較例2(K148)的強介電遲滯曲線之圖，圖26(B)是表示比較例2(K148)的壓電蝴蝶曲線之圖。
圖27(A)是表示比較例3(K129)的強介電遲滯曲線之圖，圖27(B)是表示比較例3(K129)的壓電蝴蝶曲線之圖。
比較例2(K148)及比較例3(K129)為Leadechno股份有限公司(〒520-2194滋賀縣大津市大江町橫谷1番5龍谷大學REC202B)製的塊體的壓電元件。此壓電元件的形狀為直徑
8mm×厚度約0.5mm(500μm)的圓盤狀。比較例2(K148)及比較例3(K129)的壓電元件，是以一般使用的硬系PZT(K148)與重視變位量的軟
系PZT(K129)來作為比較。
首先，轉移溫度(Tc)、壓電常數d33(pC/N)、比介電率ε r的型錄值如以下所述。
K129的Tc：145℃
K129的d33：720
K129的ε r：8100
K148的Tc：280℃
K148的d33：530
K148的ε r：2400
與一般的K148不同，重視壓電變位的K129添加了Ni或Nb等的元素，比介電率高達8000以上，隨此得到大的壓電變位，而被使用於致動器用途，然而同時Tc=145℃非常低，溫度特性不良，因此可使用的場合受限。
一般的塊體K148的情況是呈現感測器用途最適合的蝴蝶形狀(參考圖26(B))，然而為了與本發明的實施例作比較，將塊體K148的矯頑電場Ec=11.42kV/cm轉換為每20μm，則矯頑電場Ec=11.42kV/cm成為22.84V/20μm，矯頑電壓Vc=22.84V非常低。在致動器用K129的情況，矯頑電場Ec=5.7kV/cm會成為11.4V/20μm，矯頑電壓Vc更低達11.4V，且Tc=145℃也很低，因此會有在裝置加工時的回流等的熱處理(一般是在280℃前後)時，容易發生減極化而失去壓電性這樣的塊體共通課題。
相對於此，前述實施例3(本發明20μm)的PZT單
結晶膜的樣品，矯頑電壓Vc為87V/20μm。另外，Tc高達300℃以上，因此即使加工時的回流溫度或發生靜電等的電位施加，也完全沒有減極化的顧慮。
由PZT塊體產生的層合體，是將每層20μm左右的厚度的比較例2、3的塊體層合而形成，而每層的矯頑電壓Vc最高也只有25V的程度。另外，若欲引發更高的壓電性，則會含有許多添加劑，轉移溫度Tc成為200℃以下的情形很多。其結果，在層合體完成時，發生去極化而完全無法壓電致動的情形也很多。相對於此，實施例3(本發明20μm)的樣品，矯頑電壓Vc為87V/20μm，且Tc=390℃(實測值)，完全不會發生去極化。
接下來進行實施例3(本發明20μm)的PZT膜的d33評估。詳細而言，在2mm 
的上部Pt上施加300g的荷重數秒鐘，進行特性評估。d33=1200pC/N，而為非常大的值(參考圖28)。容易得到塊體的約2倍程度的大小。實施例3為純粹的PZT，因此只要調整添加元素等，則得到5~10倍值的可能性非常高。
實施例3的樣品(20μm-PZT膜)的FIB-SEM的剖面影像如圖38(A)、(B)所示。圖38(B)為圖38(A)的放大影像。
依據圖38可知，通常的多結晶PZT膜的柱狀構造完全不存在，而為非常良好的單一結晶。雖然觀察到極少部分被認為是其他配向區域的區域，但是若考慮通常的PZT層合塊體的一層，則明顯保持極優異的壓電性，即使是大
致20μm厚度，也可得到能夠算是單結晶膜的極優異的厚壓電膜。
依據圖25(A)所示的實施例2(本發明10μm)的強介電遲滯曲線，比介電率(ε r)、殘留極化值(Pr)、矯頑電壓(Vc)及矯頑電場(Ec)如以下所述。另外，測定實施例2的PZT膜的居里溫度(Tc)的結果如以下所述。
比介電率(ε r)：約200@1kHz
居里溫度(Tc)：408℃
殘留極化值(Pr)：約40μC/cm2
矯頑電壓(Vc)：44V
矯頑電場(Ec)：44kV/cm
依據圖26(A)所示的比較例2(K148)的強介電遲滯曲線，比介電率(ε r)、殘留極化值(Pr)、矯頑電壓(Vc)及矯頑電場(Ec)如以下所述。另外，測定比較例2的PZT塊體的居里溫度(Tc)的結果如以下所述。
Tc=280℃
ε r=2400
Pr=37.92μC/cm2
Ec=11.42kV/cm
Vc=571V@0.5mm(11.42V@10μm)
依據圖27(A)所示的比較例3(K129)的強介電遲滯曲線，比介電率(ε r)、殘留極化值(Pr)、矯頑電壓(Vc)及矯頑電場(Ec)如以下所述。另外，測定比較例3的PZT塊體的居里溫度(Tc)的結果如以下所述。
ε r=8100
Tc=145℃
Pr=29.76μC/cm2
Vc=275V@0.5mm(Vc=5.5V@10μm)
Ec=5.7kV/cm
圖29是表示使頻率變化為100k、500k、1MHz，測定實施例2(本發明10μm)的樣品的比介電率與介電損失(tan δ)隨溫度變化的結果之圖。
詳細而言，使用阻抗分析儀(Agilent Technologies公司製，HP4192A)，將待測的10μm-PZT樣品電容在熱板(MSA Factory股份有限公司製，PH-210-600型(50~600℃))上加熱，同時使頻率變化為100k、500k、1MHz，測定比介電率與介電損失(tan δ)隨溫度的變化。轉移溫度：Tc=390℃、介電損失：tan δ=約2~3%。
圖30表示實施例4的樣品的剖面圖。此實施例4的樣品之製作方法如以下所述。
在Si基板201上藉由蒸鍍法形成ZrO2膜202，並在ZrO2膜202上藉由濺鍍形成磊晶成長所產生的Pt膜203。接下來，在Pt膜203上，使用圖1所示的濺鍍裝置，依照表2所示的濺鍍條件使SrRuO3膜(SRO膜)204成膜。此時，濺鍍靶的組成為Sr/Ru=1：1.15。
接下來，使用圖1所示的濺鍍裝置，依照表1所示的實施例1(本發明5μm)的濺鍍條件，在SRO膜204上使膜厚1μm的PZT膜205成膜。但是，此處的PZT膜205的膜厚為1μm，因此將表1所示的實施例1(本發明
5μm)的成膜時間定為720s。
接下來，在PZT膜205上使SrRuO3膜(SRO膜)206成膜。此時的成膜條件與上述SRO膜204的成膜條件相同。接下來，在SRO膜206上依序使Pt膜207、SRO膜208、膜厚1μm的PZT膜209成膜。此時，Pt膜207的成膜條件與上述Pt膜203的成膜條件相同，SRO膜208的成膜條件與上述SRO膜204的成膜條件相同，PZT膜209的成膜條件與上述PZT膜205的成膜條件相同。以這樣的方式可製作出圖30所示的實施例4的樣品。
以XRD評估上述實施例4的樣品的結晶性的結果如圖31及圖32所示。圖31及圖32為實施例4的樣品的XRD圖型。
依據圖31及圖32的XRD圖型，可知以下的結果。
若比較第1層Pt電極(Pt膜203)與中間Pt電極(Pt膜207)的結晶性，則可知與第1層Pt電極相比，中間Pt電極的Pt(400)峰半值寬度稍大，而且稍廣闊，而中間Pt電極也會磊晶成長。
接下來，若比較第1層PZT(PZT膜205)與第2層PZT(PZT膜209)的結晶性，則同樣地可知，與第1層PZT相比，第2層PZT的PZT(004)峰半值寬度稍大，而且稍廣闊，而中間Pt電極包括在內也發生了磊晶成長。
圖33是以FIB對實施例5的樣品進行剖面觀察所得到的影像。此實施例5的樣品與圖12(C)所示的剖面構造相同。另外，實施例5的製作方法如以下所述。
在Si基板上藉由蒸鍍法形成ZrO2膜，在ZrO2膜上藉由濺鍍形成磊晶成長所產生的Pt膜。接下來，使用圖1所示的濺鍍裝置，依照表1所示的實施例1(本發明5μm)的濺鍍條件，在Pt膜上使膜厚1μm的PZT膜成膜。但是，此處的PZT膜的膜厚為1μm，因此將表1所示的實施例1(本發明5μm)的成膜時間定為720s。
接下來，在PZT膜上依序使Pt膜及膜厚1μm的PZT膜成膜。此時Pt膜的成膜條件與前述Pt膜的成膜條件相同，PZT膜的成膜條件與前述PZT膜的成膜條件相同。以這樣的方式可製作出與圖12(C)所示的剖面構造同樣的實施例5的樣品。
接下來，以圖48所示的方法分別測定實施例6的PZT膜及比較例4的PZT膜的應變(應力)。其結果，膜厚5μm的比較例4的PZT膜的應力大，因此確認了該PZT膜表面發生龜裂的理由。在以下作詳細說明。
圖46是用來說明實施例6的壓電體膜之製造方法的剖面圖。
如圖46所示般，在Si基板1101上藉由蒸鍍法形成膜厚15nm的ZrO2膜1102。然後，藉由使用圖48所示的XRD的簡易應力測定法來測定具有該ZrO2膜1102的Si基板1101的曲率半徑。詳細而言，藉由對具有ZrO2膜1102的Si基板1101進行ω掃描，同時測定搖擺曲線，求得曲率半徑，對於Si基板的彎曲進行評估。使用XY平台，由樣品(實施例6的基板)的移動量(△X)所對應的搖擺曲線峰位置的偏移量，求出曲率半徑，以此來評估單結晶基板的彎曲程度。其結果為66.3°。
接下來，在ZrO2膜1102上藉由濺鍍形成磊晶成長所產生的膜厚100nm的Pt膜1103，在Pt膜1103上藉由濺鍍形成膜厚20nm的SrRuO3膜1104。接下來，在SrRuO3膜1104上使用圖1所示的濺鍍裝置形成膜厚4μm的PZT膜1105。然後，藉由使用圖48所示的XRD的簡易應力測定法，測定具有該PZT膜1105的Si基板1101的曲率半徑。其結果為44.1°。兩者的曲率半徑之差(66.3°-44.1°)近似於PZT膜的內部應力，其值為22.2°。
此外，PZT膜1105的組成為Zr/Ti=0.58/0.42，而為
富含Zr的菱形六面體組成。
圖47是用來說明比較例4的壓電體膜之製造方法的剖面圖。
如圖47所示般，在Si基板1101上藉由蒸鍍法形成膜厚15nm的YSZ膜1106。然後，藉由使用圖48所示的XRD的簡易應力測定法測定具有該YSZ膜1106的Si基板1101的曲率半徑。其結果為83.5°。此外，YSZ膜1106是使在Zr中添加8%Y的合金成為氧化狀態的膜。
接下來，在YSZ膜1106上藉由濺鍍形成磊晶成長所產生的膜厚100nm的Pt膜1103，在Pt膜1103上藉由濺鍍形成膜厚20nm的SrRuO3膜1104。接下來，在SrRuO3膜1104上使用圖1所示的濺鍍裝置形成膜厚5μm的PZT膜1105。然後，藉由使用圖48所示的XRD的簡易應力測定法測定具有該PZT膜1105的Si基板1101的曲率半徑。其結果為43.9°。兩者的曲率半徑的差(83.5°-43.9°)近似於PZT膜的內部應力，其值為39.6°。
此外，PZT膜1105的組成為Zr/Ti=0.52/0.48，而為MPB(形態相邊界)組成。
由上述結果確認了圖46的實施例6的PZT膜的內部應力(曲率半徑的差)可減低至圖47的比較例4的PZT膜的內部應力的約一半。能夠像這樣減低內部應力的理由，是因為在Si基板與Pt膜之間形成了ZrO2膜。
圖49為圖48所示的比較例4的PZT膜1105的表面的光學顯微鏡照片。由此照片可知，PZT膜全體全面產生
數微米方形的龜裂。此龜裂是在使比較例4的PZT膜1105成膜約2小時後發生。
如以上說明般，確認了比較例的PZT膜無法以5μm以上的膜厚成膜。
Claims (41)
- 一種壓電體膜，其特徵為具有(PbaLab)(ZrcTidNbe)O3-δ膜，與ZrO2膜，前述(PbaLab)(ZrcTidNbe)O3-δ膜之膜厚為5μm以上，a、b、c、d、e及δ滿足下述式1及式11~式16，前述(PbaLab)(ZrcTidNbe)O3-δ膜具有100以上600以下的每1μm膜厚的比介電率，前述(PbaLab)(ZrcTidNbe)O3-δ膜具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第1項之壓電體膜，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜形成於電極上，前述(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述電極的XRD的峰值。
- 如申請專利範圍第2項之壓電體膜，其中前述電極係由Pt膜所構成。
- 如申請專利範圍第1至3項中任一項之壓電體膜，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜的居里溫度為250℃以上420℃以下。
- 一種雙壓電晶片(bimorph)元件，其特徵為具備：配置於基板上之ZrO2膜、配置於墊片的上面的第1電極、配置於前述第1電極上的如申請專利範圍第1項之壓電體膜、配置於前述壓電體膜上的第2電極、配置於前述墊片的下面的第3電極、配置於前述第3電極下的如申請專利範圍第1項之壓電體膜、及配置於前述壓電體膜下的第4電極。
- 一種壓電體膜之製造方法，其特徵為：具有在基板上使ZrO2成膜的步驟，及藉由濺鍍法使膜厚為5μm以上的(PbaLab)(ZrcTidNbe)O3-δ膜成膜的步驟；a、b、c、d、e及δ滿足下述式1及式11~式16，使前述(PbaLab)(ZrcTidNbe)O3-δ膜成膜時的成膜速度為1nm/sec以上2.5nm/sec以下，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第6項之壓電體膜之製造方法，其 中前述步驟係對濺鍍靶將10kHz以上30MHz以下的高頻輸出以1/20ms以上1/3ms以下的週期供給成25%以上90%以下的DUTY比的脈衝狀，而使前述(PbaLab)(ZrcTidNbe)O3-δ膜成膜的步驟；前述DUTY比係在1個週期之間對前述濺鍍靶施加前述高頻輸出的期間之比率。
- 如申請專利範圍第7項之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，以20rpm以上120rpm以下的速度使磁石旋轉，而對前述濺鍍靶施加磁場。
- 如申請專利範圍第7或8項之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，將在前述濺鍍靶產生的直流成分的電壓VDC控制在-200V以上-80V以下。
- 如申請專利範圍第7或8項之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，將前述濺鍍靶的表面的比電阻控制在1×109Ω‧cm以上1×1012Ω‧cm以下。
- 如申請專利範圍第7或8項之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，前述濺鍍靶係置於下述式6之比的O2氣體及Ar氣體之氣體環境下，0.1≦O2氣體/Ar氣體≦0.3．．．式6。
- 如申請專利範圍第7或8項之壓電體膜之製造方法，其中對前述濺鍍靶供給前述高頻輸出時，前述濺鍍靶 係置於0.1Pa以上2Pa以下的壓力之氣體環境下。
- 如申請專利範圍第6或7項之壓電體膜之製造方法，其中在前述步驟成膜的前述(PbaLab)(ZrcTidNbe)O3-δ膜具有100以上600以下的每1μm膜厚的比介電率，在前述步驟成膜的前述(PbaLab)(ZrcTidNbe)O3-δ膜具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者。
- 如申請專利範圍第6或7項之壓電體膜之製造方法，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜的極化方向係與前述基板的上面垂直且朝上的方向。
- 一種壓電體元件，其特徵為具備：形成於基板上的ZrO2膜、膜厚為5μm以上的第1(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第1電極、貼附於前述第1電極及前述第1(PbaLab)(ZrcTidNbe)O3-δ膜的第2接著用(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第2接著用(PbaLab)(ZrcTidNbe)O3-δ膜上的膜厚為5μm以上的第2(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上的第2電極、貼附於前述第2電極及前述第2(PbaLab)(ZrcTidNbe)O3-δ膜的第3接著用(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第3接著用(PbaLab)(ZrcTidNbe)O3-δ膜上的 第3(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第3(PbaLab)(ZrcTidNbe)O3-δ膜上的第3電極，a、b、c、d、e及δ滿足下述式1及式11~式16，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有100以上600以下的每1μm膜厚的比介電率，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第15項之壓電體元件，其中前述第1(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述第1電極的XRD的峰值，前述第2(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述第2電極的XRD的峰值。
- 如申請專利範圍第15或16項之壓電體元件，其中前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別為藉由濺鍍法形成的膜，前述第1及第2接著用(PbaLab)(ZrcTidNbe)O3-δ膜分別 為藉由溶膠凝膠法形成的膜。
- 一種壓電體元件，其特徵為具備：形成於基板上的ZrO2膜、第1電極、形成於前述第1電極上的膜厚為5μm以上的第1(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第2電極、形成於前述第2電極及前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的接著用(PbaLab)(ZrcTidNbe)O3-δ膜、貼附於前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜上的膜厚為5μm以上的第2(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上的第3電極，a、b、c、d、e及δ滿足下述式1及式11~式16，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有100以上600以下的每1μm膜厚的比介電率，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者， 0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 一種壓電體元件，其特徵為具備：形成於基板上的ZrO2膜、第1電極、形成於前述第1電極上的膜厚為5μm以上的第1(PbaLab)(ZrcTidNbe)O3-δ膜、形成於前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第2電極、形成於前述第2電極及前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第2(PbaLab)(ZrcTidNbe)O3-δ膜、貼附於前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上的膜厚為5μm以上的第3(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第3(PbaLab)(ZrcTidNbe)O3-δ膜上的第3電極，a、b、c、d、e及δ滿足下述式1及式11~式16，前述第1至第3(PbaLab)(ZrcTidNbe)O3-δ膜分別具有100以上600以下的每1μm膜厚的比介電率，前述第1至第3(PbaLab)(ZrcTidNbe)O3-δ膜分別具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者， 0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第19項之壓電體元件，其中具備：形成於前述第3(PbaLab)(ZrcTidNbe)O3-δ膜及前述第3電極上的接著用(PbaLab)(ZrcTidNbe)O3-δ膜、貼附於前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜上的膜厚為5μm以上的第4(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上的第4電極，a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 一種壓電體元件，其特徵為具備：形成於基板上的ZrO2膜、第1電極、形成於前述第1電極上的第1(PbaLab)(ZrcTidNbe)O3-δ膜、 形成於前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上的第2電極、形成於前述第2電極上的第2(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上的第3電極，前述第1電極的第1側面與前述第3電極的第1側面係藉由第6電極電連接，a、b、c、d、e及δ滿足下述式1及式11~式16，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有100以上600以下的每1μm膜厚的比介電率，前述第1及第2(PbaLab)(ZrcTidNbe)O3-δ膜分別具有3V以上15V以下的每1μm膜厚的矯頑電壓及20μC/cm2以上50μC/cm2以下的殘留極化值的至少一者，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第21項之壓電體元件，其中前述第1(PbaLab)(ZrcTidNbe)O3-δ膜的極化方向為第2(PbaLab)(ZrcTidNbe)O3-δ膜的極化方向的反方向。
- 如申請專利範圍第21或22項之壓電體元件，其中具備： 形成於前述第3電極上的第3(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第3(PbaLab)(ZrcTidNbe)O3-δ膜上的第4電極，前述第2電極的第2側面與前述第4電極的第2側面係藉由第7電極電連接，a、b、c、d、e及δ滿足前述式1及式11~式16。
- 如申請專利範圍第23項之壓電體元件，其中具備形成於前述第4電極上的第4(PbaLab)(ZrcTidNbe)O3-δ膜、及形成於前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上的第5電極，前述第5電極的第1側面、前述第3電極的第1側面與前述第1電極的第1側面係藉由前述第6電極電連接，a、b、c、d、e及δ滿足前述式1及式11~式16。
- 如申請專利範圍第21或22項之壓電體元件，其中前述第1(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述第1電極的XRD的峰值，前述第2(PbaLab)(ZrcTidNbe)O3-δ膜的XRD的峰值高於前述第2電極的XRD的峰值。
- 一種壓電體元件之製造方法，其特徵為具備：在基板上形成ZrO2膜及電極膜，並在前述電極膜上藉由濺鍍法形成(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(a)； 在前述(PbaLab)(ZrcTidNbe)O3-δ膜上藉由溶膠凝膠法形成接著用(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(b)；將前述基板由前述電極膜除去的步驟(c)；及將前述電極膜蝕刻加工，而在前述(PbaLab)(ZrcTidNbe)O3-δ膜下形成第1電極、第2電極及第3電極的步驟(d)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第26項之壓電體元件之製造方法，其中具備：在前述步驟(d)之後，將前述(PbaLab)(ZrcTidNbe)O3-δ膜及前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜切斷，而形成已層合前述第1電極、前述(PbaLab)(ZrcTidNbe)O3-δ膜及前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜的第1層合部、已層合前述第2電極、前述(PbaLab)(ZrcTidNbe)O3-δ膜及前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜的第2層合部、及已層合前述第3電極、前述(PbaLab)(ZrcTidNbe)O3-δ膜及前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜的第3層合部的步驟；將前述第1層合部的前述第1電極與前述第2層合部的前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜重疊，且將前述第2層合部的前述第2電極與前述第3層合部的前述接著用 (PbaLab)(ZrcTidNbe)O3-δ膜重疊的步驟；及對前述第1層合部的前述第1電極與前述第3層合部的前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜之間施加荷重，同時實施熱處理，而使前述第1層合部的前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜及前述第1電極分別與前述第2層合部的前述(PbaLab)(ZrcTidNbe)O3-δ膜貼附，並且使前述第2層合部的前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜及前述第2電極分別與前述第3層合部的前述(PbaLab)(ZrcTidNbe)O3-δ膜貼附的步驟。
- 如申請專利範圍第26或27項之壓電體元件之製造方法，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜的膜厚為5μm以上。
- 一種壓電體元件之製造方法，其特徵為具備：在第1基板上形成ZrO2膜及第1電極膜，並在前述第1電極膜上藉由濺鍍法形成第1(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(a)；在前述第1(PbaLa)(ZrcTidNbe)O3-δ膜上形成第2電極膜，將前述第2電極膜蝕刻加工，而在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上形成第1電極及第2電極的步驟(b)；在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜、前述第1及第2電極上藉由溶膠凝膠法形成接著用(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(c)； 在第2基板上形成第3電極膜，並在前述第3電極膜上藉由濺鍍法形成第2(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(d)；貼附前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜與前述第2(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(e)；將前述第1基板及前述第2基板除去的步驟(f)；將前述第1電極膜蝕刻加工，而在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜下形成第3電極及第4電極的步驟(g)；及將前述第3電極膜蝕刻加工，而在前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上形成第5電極及第6電極的步驟(h)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 一種壓電體元件之製造方法，其特徵為具備：在第1基板上形成ZrO2膜及第1電極膜，並在前述第1電極膜上藉由濺鍍法形成第1(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(a)；在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上形成第2電極膜，將前述第2電極膜蝕刻加工，而在前述第 1(PbaLab)(ZrcTidNbe)O3-δ膜上形成第1電極及第2電極的步驟(b)；在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜、前述第1及第2電極上藉由濺鍍法形成第2(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(c)；在第2基板上形成第3電極膜，並在前述第3電極膜上藉由濺鍍法形成第3(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(d)；貼附前述第2(PbaLab)(ZrcTidNbe)O3-δ膜與前述第3(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(e)；將前述第2基板除去的步驟(f)；及將前述第3電極膜蝕刻加工，而在前述第3(PbaLab)(ZrcTidNbe)O3-δ膜下形成第3電極及第4電極的步驟(g)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第30項之壓電體元件之製造方法，其中具備：在前述步驟(g)之後，在前述第3(PbaLab)(ZrcTidNbe)O3-δ膜、前述第3及第4電極上藉由溶膠凝膠法形成接著用 (PbaLab)(ZrcTidNbe)O3-δ膜的步驟；在第3基板上形成第4電極膜，並在前述第4電極膜上藉由濺鍍法形成第4(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上形成第5電極膜，並將前述第5電極膜蝕刻加工，而在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上形成第5電極及第6電極的步驟；在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜、前述第5及第6電極上藉由濺鍍法形成第5(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；在第4基板上形成第6電極膜，並在前述第6電極膜上藉由濺鍍法形成第6(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；貼附前述第6(PbaLab)(ZrcTidNbe)O3-δ膜與前述第5(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；將前述第4基板及前述第6電極膜除去的步驟；及貼附前述接著用(PbaLab)(ZrcTidNbe)O3-δ膜與前述第6(PbaLab)(ZrcTidNbe)O3-δ膜的步驟；a、b、c、d、e及δ滿足前述式1及式11~式16。
- 如申請專利範圍第31項之壓電體元件之製造方法，其中具備：將前述第3基板除去，並將前述第4電極膜蝕刻加工，而在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜下形成第7電極及第8電極的步驟。
- 一種壓電體元件之製造方法，其特徵為具備： 在基板上形成ZrO2膜及第1電極的步驟(a)；在前述第1電極上藉由濺鍍法形成第1(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(b)；在前述第1(PbaLab)(ZrcTidNbe)O3-δ膜上形成第2電極的步驟(c)；在前述第2電極上藉由濺鍍法形成第2(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(d)；在前述第2(PbaLab)(ZrcTidNbe)O3-δ膜上形成第3電極的步驟(e)；將前述基板由前述第1電極除去的步驟(f)；及將前述第1電極的第1側面與前述第3電極的第1側面藉由第6電極連接的步驟(g)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第33項之壓電體元件之製造方法，其中在前述步驟(e)與前述步驟(f)之間，具有在前述第3電極上藉由濺鍍法形成第3(PbaLab)(ZrcTidNbe)O3-δ膜的步驟(h)、及在前述第3(PbaLab)(ZrcTidNbe)O3-δ膜上形成第4電極 的步驟(i)；且在前述步驟(f)之後，具有將前述第2電極的第2側面與前述第4電極的第2側面藉由第7電極連接的步驟；a、b、c、d、e及δ滿足前述式1及式11~式16。
- 如申請專利範圍第34項之壓電體元件之製造方法，其中在前述步驟(i)與前述步驟(f)之間，具有在前述第4電極上藉由濺鍍法形成第4(PbaLab)(ZrcTidNbe)O3-δ膜的步驟、及在前述第4(PbaLab)(ZrcTidNbe)O3-δ膜上形成第5電極的步驟；前述步驟(g)係將前述第1電極的第1側面、前述第3電極的第1側面與前述第5電極的第1側面藉由第6電極連接的步驟，a、b、c、d、e及δ滿足前述式1及式11~式16。
- 如申請專利範圍第29至35項中任一項之壓電體元件之製造方法，其中前述第1(PbaLab)(ZrcTidNbe)O3-δ膜的膜厚為5μm以上。
- 一種壓電體膜之製造方法，其特徵為具備：在基板上形成ZrO2膜的步驟(a)；在前述ZrO2膜上形成磊晶成長所產生的Pt膜的步驟(b)；及在前述Pt膜上藉由濺鍍法形成膜厚為5μm以上的 (PbaLab)(ZrcTidNbe)O3-δ膜的步驟(c)；a、b、c、d、e及δ滿足下述式1及式11~式16，0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第37項之壓電體膜之製造方法，其中在前述步驟(b)與前述步驟(c)之間，具有在前述Pt膜上形成SrRuO3膜的步驟。
- 如申請專利範圍第37或38項之壓電體膜之製造方法，其中前述(PbaLab)(ZrcTidNbe)O3-δ膜的極化方向係與前述基板的上面垂直且朝上的方向。
- 一種壓電體膜，其特徵為具備：ZrO2膜、形成於前述ZrO2膜上的磊晶成長所產生的Pt膜、及形成於前述Pt膜上的膜厚為5μm以上的(PbaLab)(ZrcTidNbe)O3-δ膜，a、b、c、d、e及δ滿足下述式1及式11~式16， 0≦δ≦1．．．式1 1.00≦a+b≦1.35．．．式11 0≦b≦0.08．．．式12 1.00≦c+d+e≦1.1．．．式13 0.4≦c≦0.7．．．式14 0.3≦d≦0.6．．．式15 0≦e≦0.1．．．式16。
- 如申請專利範圍第40項之壓電體膜，其中含有形成於前述Pt膜與前述(PbaLab)(ZrcTidNbe)O3-δ膜之間的SrRuO3膜。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015-146825 | 2015-07-24 | ||
| JP2015146825 | 2015-07-24 | ||
| WOPCT/JP2016/070757 | 2016-07-07 | ||
| PCT/JP2016/070757 WO2017018222A1 (ja) | 2015-07-24 | 2016-07-07 | 圧電体膜及びその製造方法、バイモルフ素子、圧電体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201709571A TW201709571A (zh) | 2017-03-01 |
| TWI728988B true TWI728988B (zh) | 2021-06-01 |
Family
ID=57885567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105123257A TWI728988B (zh) | 2015-07-24 | 2016-07-22 | 壓電體膜及其之製造方法、雙壓電晶片元件、壓電體元件及其之製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2017018222A1 (zh) |
| TW (1) | TWI728988B (zh) |
| WO (1) | WO2017018222A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7343391B2 (ja) * | 2017-05-26 | 2023-09-12 | Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 | 成膜装置及び成膜方法 |
| CN107389143B (zh) * | 2017-08-17 | 2023-07-21 | 浙江师范大学 | 一种新型自来水计量表 |
| FR3082997B1 (fr) * | 2018-06-22 | 2020-10-02 | Commissariat Energie Atomique | Procede de transfert de couche(s) de materiau depuis un premier substrat sur un deuxieme substrat |
| CN115976484A (zh) * | 2022-12-28 | 2023-04-18 | 江苏芯德半导体科技有限公司 | 一种溅射工艺稳定性评估方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103725A (ja) * | 2002-09-06 | 2004-04-02 | Denso Corp | 積層型圧電体素子の製造方法 |
| US20070216265A1 (en) * | 2006-03-17 | 2007-09-20 | Cooke Michael P | Piezoelectric actuator |
| JP2012204423A (ja) * | 2011-03-24 | 2012-10-22 | Ngk Insulators Ltd | グリーン積層体 |
| TW201312924A (zh) * | 2011-09-02 | 2013-03-16 | Univ Nat Sun Yat Sen | 複合壓電發電裝置 |
| TW201434789A (zh) * | 2013-01-29 | 2014-09-16 | Canon Kk | 壓電材料、壓電元件及電子裝備 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4513252B2 (ja) * | 2002-10-25 | 2010-07-28 | パナソニック株式会社 | 圧電体薄膜素子およびそれを用いたアクチュエータ、インクジェットヘッドならびにインクジェット記録装置 |
| JP5241087B2 (ja) * | 2005-08-23 | 2013-07-17 | キヤノン株式会社 | 圧電体、圧電素子、圧電素子を用いた液体吐出ヘッド、液体吐出装置及び圧電素子の製造方法 |
| JP2008266771A (ja) * | 2007-03-22 | 2008-11-06 | Fujifilm Corp | 強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置 |
| JP6488468B2 (ja) * | 2014-12-26 | 2019-03-27 | アドバンストマテリアルテクノロジーズ株式会社 | 圧電膜及び圧電セラミックス |
-
2016
- 2016-07-07 JP JP2017531135A patent/JPWO2017018222A1/ja active Pending
- 2016-07-07 WO PCT/JP2016/070757 patent/WO2017018222A1/ja active Application Filing
- 2016-07-22 TW TW105123257A patent/TWI728988B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103725A (ja) * | 2002-09-06 | 2004-04-02 | Denso Corp | 積層型圧電体素子の製造方法 |
| US20070216265A1 (en) * | 2006-03-17 | 2007-09-20 | Cooke Michael P | Piezoelectric actuator |
| JP2012204423A (ja) * | 2011-03-24 | 2012-10-22 | Ngk Insulators Ltd | グリーン積層体 |
| TW201312924A (zh) * | 2011-09-02 | 2013-03-16 | Univ Nat Sun Yat Sen | 複合壓電發電裝置 |
| TW201434789A (zh) * | 2013-01-29 | 2014-09-16 | Canon Kk | 壓電材料、壓電元件及電子裝備 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2017018222A1 (ja) | 2018-06-07 |
| WO2017018222A1 (ja) | 2017-02-02 |
| TW201709571A (zh) | 2017-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI728988B (zh) | 壓電體膜及其之製造方法、雙壓電晶片元件、壓電體元件及其之製造方法 | |
| JP5035378B2 (ja) | 圧電薄膜素子及びその製造方法、並びに圧電薄膜デバイス | |
| EP2846370B1 (en) | Piezoelectric element | |
| Puli et al. | Nanoscale polarisation switching and leakage currents in (Ba0. 955Ca0. 045)(Zr0. 17Ti0. 83) O3 epitaxial thin films | |
| JP6498821B1 (ja) | 膜構造体及びその製造方法 | |
| JP5853753B2 (ja) | ペロブスカイト機能積層膜 | |
| US10266936B2 (en) | Process for making lead zirconate titanate (PZT) layers and/or platinum electrodes and products thereof | |
| Nguyen et al. | Effect of dopants on ferroelectric and piezoelectric properties of lead zirconate titanate thin films on Si substrates | |
| JP2010161330A (ja) | 圧電薄膜素子 | |
| WO2012124409A1 (ja) | 強誘電体薄膜およびその製造方法 | |
| Duclère et al. | Lead-free Na0. 5Bi0. 5TiO3 ferroelectric thin films grown by Pulsed Laser Deposition on epitaxial platinum bottom electrodes | |
| Yueqiu et al. | Large piezoelectric response of Bi0. 5 (Na (1− x) Kx) 0.5 TiO3 thin films near morphotropic phase boundary identified by multi-peak fitting | |
| WO2011121863A1 (ja) | 圧電薄膜素子及びその製造方法、並びに圧電薄膜デバイス | |
| TW202235704A (zh) | 積層結構體及其製造方法 | |
| Nguyen | Ferroelectric and piezoelectric properties of epitaxial PZT films and devices on silicon | |
| JP6737994B2 (ja) | モータ | |
| TWI703230B (zh) | 濺鍍裝置及絕緣膜之製造方法 | |
| WO2012063642A1 (ja) | 強誘電体薄膜、強誘電体薄膜の製造方法、圧電体素子の製造方法 | |
| Belhadi et al. | Growth mode and strain effect on relaxor ferroelectric domains in epitaxial 0.67 Pb (Mg 1/3 Nb 2/3) O 3–0.33 PbTiO 3/SrRuO 3 heterostructures | |
| Patel et al. | Metalorganic solution deposition of lead zirconate titanate films onto an additively manufactured Ni-based superalloy | |
| WO2018216227A1 (ja) | 膜構造体及びその製造方法 | |
| Tanaka et al. | Annealing effects on epitaxial (K, Na) NbO3 thin films grown on Si substrates | |
| JPWO2018216225A1 (ja) | 膜構造体及びその製造方法 | |
| JP2010135669A (ja) | 薄膜圧電体付き基板、薄膜圧電体素子、薄膜圧電体デバイスおよび薄膜圧電体付き基板の製造方法 | |
| Promsawat et al. | Investigation of frequency effect on electrical fatigue and crack tip domain-switching behaviors in Pb (Mg1/3Nb2/3) 0.65 Ti0. 35O3 ceramics via synchrotron X-ray diffraction |