TWI727756B - 三維電阻式記憶體及其形成方法 - Google Patents

三維電阻式記憶體及其形成方法 Download PDF

Info

Publication number
TWI727756B
TWI727756B TW109113283A TW109113283A TWI727756B TW I727756 B TWI727756 B TW I727756B TW 109113283 A TW109113283 A TW 109113283A TW 109113283 A TW109113283 A TW 109113283A TW I727756 B TWI727756 B TW I727756B
Authority
TW
Taiwan
Prior art keywords
layer
resistive memory
forming
column
dimensional resistive
Prior art date
Application number
TW109113283A
Other languages
English (en)
Other versions
TW202103302A (zh
Inventor
達 陳
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202103302A publication Critical patent/TW202103302A/zh
Application granted granted Critical
Publication of TWI727756B publication Critical patent/TWI727756B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

提供一種三維電阻式記憶體。三維電阻式記憶體包含電阻開關柱、設置於電阻開關柱內的電極柱、鄰近電阻開關柱的堆疊的位元線、在位元線的每一者與電阻開關柱之間的複數個側壁接觸件、以及延伸穿過堆疊的位元線的選擇器柱。前述位元線彼此被絕緣層垂直分開。前述選擇器柱接觸側壁接觸件的每一者。

Description

三維電阻式記憶體及其形成方法
本揭露係有關於三維電阻式記憶體及其形成方法。
電阻式隨機存取記憶體(resistive random access memory，RRAM)是一種非揮發性記憶體。由於RRAM具有多個優點，其包含結構簡單、操作電壓低、操作時間快、多位元儲存、低成本、耐用性好，所以最近已廣泛地開發RRAM。常用的RRAM的基本結構係由一個電晶體和一個電阻器(1T1R)所構成。可藉由改變所施加的偏壓來改變電阻器的電阻值，如此一來裝置可處於高電阻狀態或低電阻狀態，藉此辨識0或1的數位訊號。
非揮發性記憶體正在擴展為三維狀態，以藉由增加每單位面積的儲存位元來有效地減少單元(cell)尺寸。一種常見的三維記憶體是交叉點陣列記憶體。然而，交叉點陣列記憶體的形成方法複雜且昂貴，因為它需要對各個裝置層反覆進行圖案化。再者，未選擇的記憶體單元的潛行電流和意外的R​​ESET或SET干擾可能會發生，因此損害了裝置的可靠性。
儘管現有的三維電阻式記憶體及其製造方法已經足夠用於它們的預期目的，但它們在所有方面都不是完全令人滿意的。因此，到目前為止，仍有一些關於三維電阻式記憶體的技術的問題需要克服。
本揭露的一些實施例提供一種三維電阻式記憶體。三維電阻式記憶體包含電阻開關柱、設置於電阻開關柱內的電極柱、鄰近電阻開關柱的堆疊的位元線、在位元線的每一者與電阻開關柱之間的複數個側壁接觸件、以及延伸穿過堆疊的位元線的選擇器柱。前述位元線彼此被絕緣層垂直分開。前述選擇器柱接觸側壁接觸件的每一者。
本揭露的一些實施例提供一種三維電阻式記憶體的形成方法。此方法包含形成堆疊結構於基底上，其中堆疊結構包含交替堆疊的複數個導電層和複數個絕緣層；將堆疊結構圖案化，以形成第一堆疊部和與第一堆疊部垂直的第二堆疊部，其中從俯視圖的角度，第一堆疊部及第二堆疊部形成T形，且其中第一堆疊部包含彼此被絕緣層垂直分開的堆疊的位元線，且該第二堆疊部包含彼此被絕緣層垂直分開的複數個側壁接觸件；形成以第一堆疊部和第二堆疊部為邊界的隔離層於基底上；蝕刻隔離層，以形成露出第二堆疊部的第一端的第一通孔開口；依序形成電阻開關柱和電極柱於第一通孔開口中；蝕刻第一堆疊部，以形成延伸穿過堆疊的位元線且露出第二堆疊部的第二端的第二通孔開口；以及形成選擇器柱於第二通孔開口中，其中選擇器柱接觸側壁接觸件的每一者。
在以下實施例中給予實施方式並參考附圖。
提供了三維電阻式記憶體的實施例及其形成方法，尤其是具有選擇器的三維電阻式記憶體。在本揭露的一些實施例中，選擇器柱(selector pillar)，而不是電晶體，用來控制電流方向，且由於不需要使用多晶矽作為通道材料，所以增加了驅動電流。選擇器柱可減少潛電流(sneak current)，因此改善了三維電阻式記憶體的性能。再者，與具有電晶體的那些相比，可以更簡單的製程步驟形成本揭露的實施例中之具有選擇器柱的三維電阻式記憶體。在本揭露的後續中，將討論根據本揭露的實施例之三維電阻式記憶體的形成方法。
第1A、2A、3、4A、5A和6A圖係繪示出根據本揭露的一些實施例之形成第7圖的三維電阻式記憶體10的示例性方法的中間階段的俯視圖，其中第1B圖是沿第1A圖的線I-I’截取的剖面圖，第2B圖係沿第2A圖的線II-II’截取的剖面圖。此外，第4B、4C和4D圖係根據不同實施例之沿第4A圖的線III-III’截取的剖面圖。再者，第5B圖係沿第5A圖的線IV-IV’截取的剖面圖，且第6B圖係沿第6A圖的線V-V’截取的截面圖。
第1A圖繪示根據本揭露的實施例之三維電阻式記憶體10的形成方法的起始步驟，且第1B圖是沿第1A圖的線I-I’截取的剖面圖。如第1A和1B圖所示，在基底100上形成堆疊結構102。在一些實施例中，基底100可以是半導體基底，例如主體半導體基底、絕緣體上半導體(semiconductor-on-insulator，SOI)基底、或類似物，其可被摻雜(例如，用p型或n型摻雜劑)或未摻雜。通常，SOI基底包含在絕緣體層上形成的半導體材料層。絕緣體層可為例如埋藏氧化物(buried oxide，BOX)層、氧化矽層或類似物。在基底，通常為矽或玻璃基底上提供絕緣體層。也可使用其他基底，例如多層或梯度基底。再者，基底100可形成為包含主動元件和/或被動元件。主動元件可包含電晶體、二極體或類似物，且被動元件可包含電阻器、電容器、電感器或類似物。
如第1B圖所示，堆疊結構102包含交替堆疊的複數個絕緣層102a和複數個導電層102b。在一些實施例中，絕緣層102a可包含或可為氧化物(例如氧化矽)、氮化物(例如氮化矽)或前述之組合。舉例而言，絕緣層102a具有範圍為從約30 nm至約200 nm的厚度。在一些實施例中，導電層102b可包含氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、鋁(Al)、銅(Cu)、鈷(Co)、鎳(Ni)或前述之組合。舉例而言，導電層102b具有範圍為從約30 nm至約400 nm的厚度。
在一些實施例中，堆疊結構102的形成方法包含用多次沉積製程，來交替地形成絕緣層102a和導電層102b。第1B圖僅為了說明的目的，而繪示出三層絕緣層102a和兩層導電層102b，且本發明不限於此。換句話說，可根據實際產品的所需特性來調整絕緣層102a和導電層102b的數量。
在一些實施例中，可在絕緣層102a和導電層102b之間提供黏著層(未繪示)，以促進它們之間的黏著力。舉例而言，黏著層可為或可包含氮化鈦(TiN)、氮化鉭(TaN)、鈦(Ti)或鈦鎢(TiW)。
接著，如第2A圖所示，對堆疊結構102執行圖案化製程，以露出基底100的一部分並形成第一堆疊部106和連接至第一堆疊部106的複數個第二堆疊部108。如第2A圖所示，第一堆疊部106的延伸方向垂直於第二堆疊部108的延伸方向。換句話說，由俯視圖，第一堆疊部106與第二堆疊部108一起形成T形，如第2A圖所示。如第2A圖所示，第二堆疊部108具有鄰接第一堆疊部106的第一端108E和與第一端108E相對的第二端108E’。在一些實施例中，第一堆疊部106具有範圍為從約100nm至約300nm的第一寬度W1(見第2A圖)。在一些實施例中，第二堆疊部108具有範圍為從約100nm至約300nm的第二寬度W2(見第2A圖)。第2B圖係沿第2A圖的線II-II’截取的剖面圖。如第2B圖所示，第一堆疊部106包含彼此被絕緣層106a(即，第一堆疊部106中的圖案化的絕緣層102a)垂直分開之堆疊的位元線106b，且第二堆疊部108包含彼此被絕緣層108a(即，第二堆疊部108中的圖案化的絕緣層102a)垂直分開的複數個側壁接觸件108b。第2A圖僅出於說明的目的而示出兩個第二堆疊部108連接至一個第一堆疊部106，且本發明不限於此。換句話說，可根據實際產品的所需特性，來調整第二堆疊部108的數量。
第3圖繪示隔離層110的形成。在基底100露出的部分上形成隔離層110，以第一堆疊部106和第二堆疊部108為邊界。在一些實施例中，隔離層110可為或可包含絕緣材料，例如氧化物(例如氧化矽)、氮化物或前述之組合。然後，可執行平坦化製程(例如，化學機械研磨(chemical-mechanical-polishing，CMP)製程或研磨製程)，以使隔離層110的頂面與第一堆疊部106和第二堆疊部108的頂面齊平。
接下來，請參閱第4A和4B圖，第4B圖係根據本揭露的一些實施例之沿第4A圖的線III-III’截取的剖面圖。如第4A和4B圖所示，在隔離層110中形成通孔開口112，其中通孔開口112露出第二堆疊部108的第二端108E’，且至少與整個堆疊的位元線106b一樣深。在一些實施例中，通孔開口112向下延伸至基底100的頂面且露出基底100的一部分。在另一些實施例中，通孔開口112不露出基底100。
在一些實施例中，可藉由圖案化製程，在隔離層110中形成通孔開口112。在一些實施例中，可藉由微影製程，在隔離層110上形成具有對應至通孔開口112的開口的圖案化的光阻層(未繪示)，然後可執行蝕刻製程以移除隔離層110被圖案化的光阻層(未繪示)的開口露出的部分，以在隔離層110中形成通孔開口112。從俯視圖的角度來看，通孔開口112可具有任何形狀，例如圓形(見第4A圖)、矩形(未示出)或另一適用的形狀。
仍請參閱第4A和4B圖，在通孔開口112中依序地形成電阻開關柱302和電極柱304。根據本揭露的一些實施例，電阻開關柱302和設置在電阻開關柱302內的電極柱304的組合一起構成RRAM柱300。
在一些實施例中，電阻開關柱302可為或可包含過渡金屬氧化物，例如氧化鉿、氧化鈦、氧化鎢、氧化鉭、氧化鋯、另一適用的材料或前述之組合，且電阻開關柱302的厚度可為約1nm至約50nm。藉由沉積製程方式，沿著通孔開口112的側壁和底面順應性地形成電阻開關柱302。
在一些實施例中，形成電極柱304的步驟包含從通孔 開口112的外圍到中心依序形成離子交換層306、阻障層308和電極層310。在一些實施例中，離子交換層306可為氧交換層。離子交換層306可幫助電阻開關柱302形成細絲(filament)。具體地，在電阻開關柱302中形成細絲之後，離子化的氧離子可儲存在離子交換層306中。再者，阻障層308可幫助將離子化的氧離子限制在離子交換層306中，且允許在記憶胞中形成更穩定的細絲以及RRAM更好的細絲再現性。在一些實施例中，離子交換層306可包含鋁(Al)、鈦(Ti)、鉭(Ta)、氧化鈦(TiOx)、氧化鋁(AlOx)或前述之組合。舉例而言，離子交換層可為AlOx/Ti或AlOx/TiOx雙層。離子交換層306的厚度可為約10nm至約50nm，例如約20-30nm。在一些實施例中，阻障層308可包含氮氧化鈦(TiON)、氧化鋁(Al2O3)、氮化矽(SiN4)、另一適用的材料或前述之組合，且阻障層308的厚度可為約0.5nm至約10nm。在一些實施例中，電極層310可包含鎢(W)、鉑(Pt)、鋁(Al)、鈦(Ti)、氮化鈦(TiN)、另一適用的材料或前述之組合，且電極層310的厚度可為約40nm至約80nm。藉由沉積方式依序形成離子交換層306、阻障層308和電極層310。
在一些實施例中，在形成電阻開關柱302和電極柱304之前，在移除隔離層110的一部分以形成通孔開口112的步驟期間，使用對絕緣層108a和側壁接觸件108b具有相似蝕刻速率的蝕刻劑，如此一來，通孔開口112形成有大抵垂直的側壁或光滑的側壁，如第4B圖所示。
在另一些實施例中，在移除隔離層110的一部分以形成通孔開口112的步驟期間，使用對絕緣層108a和側壁接觸件108b具有不同蝕刻速率的蝕刻劑，藉此在第二堆疊部108和電阻開關柱 302之間形成複數個凹槽。凹槽有利於阻礙氧在離子交換層306中的垂直擴散或運動，因此防止不同記憶胞在垂直方向上的串擾。在側壁接觸件108b的蝕刻速率高於絕緣層108a的蝕刻速率的實施例中，每個凹槽130a位於相鄰的絕緣層108a之間，如第4C圖所示。在側壁接觸件108b的蝕刻速率低於絕緣層108a的蝕刻速率的實施例中，每個凹槽130b位於相鄰的側壁接觸件108b之間，如第4D圖所示。
請參閱第5A和5B圖，第5B圖係沿第5A圖的線IV-IV’截取的剖面圖。如第5A和5B圖所示，形成通孔開口122，延伸穿過整個堆疊的位元線106b，且露出第二堆疊部108的第一端108E。在一些實施例中，通孔開口122露出第二堆疊部108的整個第一端108E。通孔開口122對應至待形成的選擇器柱400的位置。在一些實施例中，通孔開口122向下延伸至基底100的頂面且露出基底100的一部分，如第5B圖所示。在另一些實施例中，通孔開口122不露出基底100(未繪示)。形成通孔開口122的製程可類似於形成通孔開口112的製程，因此在此不再重複。
請仍參閱第5A和5B圖，如前所述，選擇器柱400形成於通孔開口122中且接觸每個側壁接觸件108b。選擇器柱400是用於減少或避免來自運作的記憶胞或來自其它記憶胞之沿電阻網絡通過的漏電流的開關裝置。根據本揭露的一些實施例，RRAM柱300之與對應的側壁接觸件108b相鄰的部分、側壁接觸件108b、選擇器柱400之與對應的側壁接觸件108b相鄰的部分以及位元線106b一起作為記憶胞。由於不需要使用多晶矽作為通道材料，所以與具有電晶體的那些相比，具有本揭露的選擇器柱400的三維電阻式記憶體10具有更高的驅動電流。再者，與具有電晶體的那些相比，可以更簡單的製程步驟形成本揭露的實施例中之具有的選擇器柱400的三維電阻式記憶體10。
在一些實施例中，選擇器柱400包含氧化物層402。氧化物層402由可引起富勒-諾翰穿隧效應(Fowler-Nordheim tunneling effect)的氧化物材料製成，例如氧化鈦(TiO2 )、氧化鋯(ZrO2 )、氧化鉿(HfO2 )、二氧化矽(SiO2 )、氧化鋁(Al2 O3 )或前述之組合。獲得富勒-諾翰穿隧阻障，以實現高非線性I-V曲線和高電流密度，因此選擇器柱400係非溫度依賴且可避免潛電流的問題。
在一些實施例中，選擇器柱400完全填充通孔開口122且具有沿第一堆疊部106的延伸方向的長度L1，且長度L1的範圍為從約50 nm至約200 nm。在一些實施例中，選擇器柱400的長度L1等於第二堆疊部108的第二寬度W2。在另一些實施例中，選擇器柱400的長度L1大於第二堆疊部108的第二寬度W2。在一些實施例中，選擇器柱400可包含具有範圍為從約0.3 nm至約20 nm的第三寬度W3的氧化物層402。當氧化物層402的第三寬度W3太大(例如，大於10 nm)時，電流可能太低或所需的施加電壓可能太高。
在一些實施例中，可藉由沉積製程用氧化物層402的材料填充通孔開口122，來形成選擇器柱400。然後，可執行平坦化製程(例如，化學機械研磨(CMP)製程或研磨製程)，以移除通孔開口122以外之過多的氧化物層402的材料，從而獲得選擇器柱400。
在另一些實施例中，如第6A和6B圖所示，選擇器柱400’可更包含導電層404，其中氧化物層402和導電層404在通孔開口122’中交替設置。通孔開口122’類似於通孔開口122，除了通孔開口122’具有較大的寬度。在此實施例中，從俯視圖的角度看，氧化物層402和導電層404都具有環形，如第6A圖所示。在此實施例中，選擇器柱400’的最外部是導電層404，亦即導電層404與側壁接觸件108b直接接觸，如第6B圖所示。舉例而言，導電層404的材料可為鈦(Ti)、氮化鈦(TiN)、鎢(W)、氮化鉭(TaN)或前述之組合。
在一些實施例中，導電層404可具有範圍為從約5 nm至約15 nm的第四寬度W4。在此實施例中，位元線106b之間的距離(即絕緣層102a的厚度)與第四寬度W4之比值大於10，以防止相鄰的記憶胞之間的串擾，從而提高三維電阻式記憶體10的可靠度。換句話說，相鄰的記憶胞之間的距離(即絕緣層102a的厚度)大到能夠抑制記憶胞之間的電流洩漏。
在一些實施例中，可藉由在通孔開口122’中交替沉積多個連續的導電層404的材料層和氧化物層402的材料層，來形成選擇器柱400’。然後，可執行平坦化製程(例如，化學機械研磨(CMP)製程或研磨製程)，以移除通孔開口122’以外之過多的氧化物層402的材料，從而獲得選擇器柱400’。
第6A和6B圖僅出於說明的目的而顯示三層導電層404和兩層氧化物層402，且本發明不限於此。換句話說，可根據實際產品的所需特性來調整導電層404和氧化物層402的數量。
第7圖顯示出接續第6A和6B圖的結構之三維電阻式記憶體10的後續形成製程。應注意的是，亦可藉由使用第5A和5B圖的結構，來形成三維電阻式記憶體10。接下來，請參閱第7圖，其中為了使繪圖清楚，而未顯示出隔離層110和絕緣層108a，形成字元線500以電性連接至RRAM柱300。字元線500的形成方法是本發明所屬技術領域中具有通常知識者已知的，所以在此不再贅述細節。
如第7圖所示，三維電阻式記憶體10包含電阻開關柱302、設置在電阻開關柱302內的電極柱304、鄰近電阻開關柱302的堆疊的位元線106b、複數個在每個位元線106b和電阻開關柱302之間的側壁接觸件108b、以及延伸穿過堆疊的位元線106b的選擇器柱400。位元線106b彼此被絕緣層106a垂直分開。選擇器柱400接觸每個側壁接觸件108b。選擇器柱400用於控制電流方向。由於不需要使用多晶矽作為通道，所以與具有電晶體的那些相比，本揭露的實施例中之具有選擇器柱400的三維電阻式記憶體10具有更高的驅動電流。再者，與具有電晶體的那些相比，可以更簡單的製程步驟形成本揭露的實施例中之具有選擇器柱400的三維電阻式記憶體10。
在一些實施例中，選擇器柱400包含至少一氧化物層402，其中氧化物層包含氧化鈦(TiO2 )、氧化鋯(ZrO2 )或前述之組合。獲得富勒-諾翰穿隧阻障，以實現高非線性I-V曲線。再者，選擇器柱400係非溫度依賴，同時可避免潛電流的問題。
在一些實施例中，選擇器柱400’還包含至少一導電層404。在一些實施例中，交替設置氧化物層402和導電層404，且從俯視圖的角度，氧化物層402和導電層404均具有環形。在一些實施例中，導電層404具有範圍從約3 nm至約15 nm的第四寬度W4，且位元線106b之間的距離為從約30 nm至約200 nm，且前述距離與第四寬度W4之比值大於10，以抑制位元線106b之間的電流洩漏，因此提高三維電阻式記憶體10的可靠度。
綜合上述，根據本揭露的實施例的三維電阻式記憶體包含選擇器柱以控制電流方向。由於本揭露的實施例中的選擇器柱形成為具有富勒-諾翰穿隧效應，所以驅動電流非溫度依賴，且可避免潛電流的問題。此外，由於不需要使用多晶矽作為通道，所以與具有電晶體的那些相比，本揭露實施例中之具有選擇器柱的三維電阻式記憶體具有更高的驅動電流，藉此改善三維電阻式記憶體的性能。再者，與具有電晶體的那些相比，可以更簡單的製程步驟形成本揭露的實施例中之具有選擇器柱的三維電阻式記憶體。
10:三維電阻式記憶體； 100:基底； 102:堆疊結構； 102a, 106a, 108a:絕緣層； 102b, 404:導電層； 106:第一堆疊部； 106b:位元線； 108:第二堆疊部； 108b:側壁接觸件； 108E:第一端； 108E’:第二端； 110:隔離層； 112, 122, 122’:通孔開口； 130b:凹槽； 300:RRAM柱； 302:電阻開關柱； 304:電極柱； 306:離子交換層； 308:阻障層； 310:電極層； 400, 400’:選擇器柱； 402:氧化物層； 500:字元線； I-I’ , II-II’ , III-III’ , IV-IV’ , V-V’:線； L1:長度； W1:第一寬度； W2:第二寬度； W3:第三寬度； W4:第四寬度。
第1A、2A、3和4A圖係繪示出根據本揭露的一些實施例之形成三維電阻式記憶體的示例性方法的中間階段的俯視圖。 第1B圖係根據本揭露的實施例之沿第1A圖的線I-I’截取的剖面圖。 第2B圖係根據本揭露的實施例之沿第2A圖的線II-II’截取的剖面圖。 第4B、4C和4D圖係根據本揭露的不同實施例之沿第4A圖的線III-III’截取的剖面圖。 第5A和6A圖係繪示出根據本揭露的不同實施例之形成三維電阻式記憶體的示例性方法的中間階段的俯視圖。 第5B圖係根據本揭露的實施例之沿第5A圖的線IV-IV’截取的剖面圖。 第6B圖係根據本揭露的實施例之沿第6A圖的線V-V’截取的剖面圖。 第7圖係根據本揭露的一些實施例之三維電阻式記憶體的透視圖。
10:三維電阻式記憶體
100:基底
106:第一堆疊部
106a:絕緣層
106b:位元線
108b:側壁接觸件
300:RRAM柱
302:電阻開關柱
304:電極柱
306:離子交換層
308:阻障層
310:電極層
400’:選擇器柱
402:氧化物層
404:導電層
500:字元線

Claims (15)

  1. 一種三維電阻式記憶體，包括：一電阻開關柱；一電極柱，設置於該電阻開關柱內；一堆疊的位元線，鄰近該電阻開關柱，其中該些位元線彼此被一絕緣層垂直分開；複數個側壁接觸件，在該些位元線的每一者與該電阻開關柱之間；以及一選擇器柱，延伸穿過該堆疊的位元線，其中該選擇器柱接觸該些側壁接觸件的每一者。
  2. 如請求項1所述之三維電阻式記憶體，其中該選擇器柱包括至少一氧化層，其中該氧化層包括氧化鈦、氧化鋯、氧化鉿、二氧化矽、氧化鋁或前述之組合。
  3. 如請求項2所述之三維電阻式記憶體，其中該氧化層具有從約0.3nm至約20nm的一第一厚度。
  4. 如請求項2所述之三維電阻式記憶體，其中該選擇器柱更包括至少一導電層，其中該導電層包括鈦(Ti)、氮化鈦(TiN)、鎢(W)、氮化鉭(TaN)或前述之組合。
  5. 如請求項4所述之三維電阻式記憶體，其中該導電層具有從約3nm至約15nm的一第二厚度，且在該些位元線之間的 一第一距離從約30nm至約200nm，其中該第一距離和該第二厚度的比值超過10。
  6. 如請求項4所述之三維電阻式記憶體，其中該氧化層和該導電層交替設置，且從一俯視圖的角度，該氧化層和該導電層皆具有一環形。
  7. 如請求項1所述之三維電阻式記憶體，其中該電極柱從周邊至中心依序包括一離子交換層、一阻障層以及一電極層，更包括一字元線，其中該字元線電性連接至該電極柱。
  8. 如請求項1所述之三維電阻式記憶體，其中該側壁接觸件包括與該些位元線相同的一材料。
  9. 一種三維電阻式記憶體的形成方法，包括：形成一堆疊結構於一基底上，其中該堆疊結構包括複數個導電層和複數個絕緣層，交替堆疊；將該堆疊結構圖案化，以形成一第一堆疊部和與該第一堆疊部垂直的一第二堆疊部，其中從一俯射圖的角度，該第一堆疊部及該第二堆疊部形成一T形，且其中該第一堆疊部包括彼此被該些絕緣層垂直分開的一堆疊的位元線，且該第二堆疊部包括彼此被該些絕緣層垂直分開的複數個側壁接觸件；形成以該第一堆疊部和該第二堆疊部為邊界的一隔離層於該基底上；蝕刻該隔離層，以形成露出該第二堆疊部的一第一端的一第一通孔開口； 依序形成一電阻開關柱和一電極柱於該第一通孔開口中；蝕刻該第一堆疊部，以形成延伸穿過該堆疊的位元線且露出該第二堆疊部的一第二端的一第二通孔開口；以及形成一選擇器柱於該第二通孔開口中，其中該選擇器柱接觸該些側壁接觸件的每一者。
  10. 如請求項9所述之三維電阻式記憶體的形成方法，其中該選擇器柱具有沿該第一堆疊部的一延伸方向的一長度，且該第二堆疊部具有沿該第一堆疊部的該延伸方向的一寬度，其中該選擇器柱的該長度大於或等於該第二堆疊部的寬度。
  11. 如請求項9所述之三維電阻式記憶體的形成方法，其中形成該選擇器柱的步驟包括形成至少一氧化層，其中該氧化層包括氧化鈦、氧化鋯、氧化鉿、二氧化矽、氧化鋁或前述之組合。
  12. 如請求項11所述之三維電阻式記憶體的形成方法，其中形成該選擇器柱的步驟更包括形成至少一導電層，其中該導電層與該第二堆疊部的該第二端直接接觸。
  13. 如請求項12所述之三維電阻式記憶體的形成方法，其中該氧化層和該導電層交替設置，且從該俯視圖的角度，該氧化層和該導電層皆具有一環形。
  14. 如請求項9所述之三維電阻式記憶體的形成方法，其中形成該電極柱的步驟包括從周邊至中心依序形成一離子交換層、一阻障層以及一電極層。
  15. 如請求項9所述之三維電阻式記憶體的形成方 法，其中該些側壁接觸件包括與該些位元線相同的一材料。
TW109113283A 2019-07-03 2020-04-21 三維電阻式記憶體及其形成方法 TWI727756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/502,833 2019-07-03
US16/502,833 US10847578B1 (en) 2019-07-03 2019-07-03 Three-dimensional resistive memories and methods for forming the same

Publications (2)

Publication Number Publication Date
TW202103302A TW202103302A (zh) 2021-01-16
TWI727756B true TWI727756B (zh) 2021-05-11

Family

ID=73464346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113283A TWI727756B (zh) 2019-07-03 2020-04-21 三維電阻式記憶體及其形成方法

Country Status (3)

Country Link
US (1) US10847578B1 (zh)
CN (1) CN112185991B (zh)
TW (1) TWI727756B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819475B (zh) * 2022-01-24 2023-10-21 國立清華大學 三維電阻式記憶體結構
TWI806812B (zh) * 2022-01-24 2023-06-21 國立清華大學 三維電阻式記憶體結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170077184A1 (en) * 2015-09-11 2017-03-16 Sandisk 3D Llc Three-dimensional resistive random access memory containing self-aligned memory elements
TW201829430A (zh) * 2016-09-13 2018-08-16 三星電子股份有限公司 鋁化合物、使用其形成薄膜之方法與製造積體電路元件之方法
TW201843681A (zh) * 2017-04-11 2018-12-16 日商索尼半導體解決方案公司 記憶裝置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8687399B2 (en) * 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9728584B2 (en) * 2013-06-11 2017-08-08 Micron Technology, Inc. Three dimensional memory array with select device
TWI529987B (zh) 2014-08-27 2016-04-11 華邦電子股份有限公司 自整流電阻式隨機存取記憶體（ｒｒａｍ）記憶胞結構及電阻式隨機存取記憶體之３ｄ交錯陣列
US9698202B2 (en) * 2015-03-02 2017-07-04 Sandisk Technologies Llc Parallel bit line three-dimensional resistive random access memory
US9859338B2 (en) * 2016-03-21 2018-01-02 Winbond Electronics Corp. Three-dimensional resistive memory
US10157653B1 (en) * 2017-06-19 2018-12-18 Sandisk Technologies Llc Vertical selector for three-dimensional memory with planar memory cells
KR20190047884A (ko) * 2017-10-30 2019-05-09 서울대학교산학협력단 3차원 적층을 위한 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170077184A1 (en) * 2015-09-11 2017-03-16 Sandisk 3D Llc Three-dimensional resistive random access memory containing self-aligned memory elements
TW201829430A (zh) * 2016-09-13 2018-08-16 三星電子股份有限公司 鋁化合物、使用其形成薄膜之方法與製造積體電路元件之方法
TW201843681A (zh) * 2017-04-11 2018-12-16 日商索尼半導體解決方案公司 記憶裝置

Also Published As

Publication number Publication date
CN112185991B (zh) 2023-11-10
CN112185991A (zh) 2021-01-05
TW202103302A (zh) 2021-01-16
US10847578B1 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
KR101893643B1 (ko) 증가된 높이를 갖는 데이터 스토리지 층을 갖는 rram 디바이스
KR101598716B1 (ko) Rram 디바이스의 상부 전극 차단층
TWI688061B (zh) 記憶體裝置及其製造方法
US8471235B2 (en) Nonvolatile memory element having a resistance variable layer and manufacturing method thereof
KR20040027297A (ko) 1ｔ1ｒ 저항성 메모리 어레이의 제조 방법
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
TWI817327B (zh) 記憶體陣列、記憶體裝置及其形成方法
TWI771944B (zh) 三維記憶體裝置及其製造方法
TWI727756B (zh) 三維電阻式記憶體及其形成方法
CN108735898B (zh) 一种阻变层自选通阻变存储器及其构建方法与应用
TW202145541A (zh) 記憶裝置及其形成方法
US20240090238A1 (en) Method for manufacturing memory device
US7592617B2 (en) Method of forming a chalcogenide memory cell having a horizontal electrode and a memory cell produced by the method
CN110660908B (zh) 存储器装置及其制造方法
TWI681509B (zh) 電阻式隨機存取記憶體及其形成方法
CN111584495A (zh) 电阻式随机存取存储器及其制造方法
CN111326539B (zh) 电阻式随机存取存储器及其形成方法
US20170372958A1 (en) Film-edge top electrode
KR20230131150A (ko) 초박막 장벽층을 갖는 저항성 메모리 디바이스 및 그 형성 방법