TWI718233B - 裝置和製造橫向高電子遷移率電晶體的方法 - Google Patents
裝置和製造橫向高電子遷移率電晶體的方法 Download PDFInfo
- Publication number
- TWI718233B TWI718233B TW106101846A TW106101846A TWI718233B TW I718233 B TWI718233 B TW I718233B TW 106101846 A TW106101846 A TW 106101846A TW 106101846 A TW106101846 A TW 106101846A TW I718233 B TWI718233 B TW I718233B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- buffer layer
- layer
- insulating layer
- field plate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 104
- 230000015556 catabolic process Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本發明係關於一種包含一橫向HEMT的裝置(100、200、300、400)，其中該橫向HEMT包含至少一個緩衝層(101、201、301、401)，在該緩衝層上配置另一半導體層(102、202、302、402)，其中一第一電極(103、203、303、403)、一閘極電極(104、204、304、404)及一第二電極(105、205、305、405)配置於該另一半導體層(102、202、302、402)上，其中一第一場板(109、209、309、409)配置於該緩衝層(101、201、301、401)之下方，其中該第一場板(109、209、309、409)至少部分地鄰接該緩衝層(101、201、301、401)。
Description
本發明係關於裝置及製造橫向HEMT的方法。
橫向高電子遷移率電晶體HEMT藉由(例如)AlGaN/GaN或InGaN/GaN或AlN/GaN異質結構之沉積而沉積於諸如藍寶石、SiC或Si的基板上。在此情況下，在Si上沉積GaN引起生長的GaN層中的高負載，此係由於Si與GaN之間的大的晶格不匹配。此外，矽在用於生長GaN的典型溫度下(通常在1000℃至1200℃範圍內)變得機械不穩定。為了減小此等負載，供製造此等HEMT電晶體，使用具有立方面心晶格結構(具有{111}平面)的摻雜Si進行GaN之沉積。此處不利的是出現高基板漏電流。此外，不利的是此等HEMT電晶體之崩潰電壓限制組件的熱耦合，結果熱耗散受到限制。為改良來自電晶體的熱耗散，文件DE 10 2013 211 374 A1描述絕緣層及背面金屬化物的使用。然而，熱耗散仍受到絕緣層之厚度的限制。
已知藉由局部地移除主動電晶體區之下方的基板來提高崩潰電壓，且消除基板漏電流。此處不利的是半導體之背面至電路板或板的熱耦合較不良，(例如)此係因為部分移除的基板配置於導熱耦合件與半導體之間，結果更加無法充分地耗散來自組件的熱。
本發明之目標在於改良電晶體的崩潰特性及熱耗散。
裝置包含橫向HEMT，該橫向HEMT包含至少一個緩衝層，在該緩衝層上配置另一半導體層。第一電極、閘極電極及第二電極配置於半導體層上。根據本發明，第一場板配置在該緩衝層之下方，其中該第一場板至少部分地直接鄰接該緩衝層。
此處優點為電晶體的鎖定及切換特性經改良，結果提高了電晶體的崩潰電壓。
在一個發展中，第一場板具有至少一個階梯，其中該階梯實質上垂直於該緩衝層而配置。
此處有利的是第一場板可與第二電極(所謂的汲極電極)絕緣，以使得實現高反向電壓。
在另一組態中，該階梯配置於閘極電極之下方。
在一個發展中，該階梯配置於閘極電極之基點之下方，其中該基點配置於閘極電極面向第二電極的一側處。
此處優點為第一場板相對於緩衝層的接觸長度與絕緣層之長度之間的比率係可調整的，以使得在高熱耗散與高阻斷能力之間實現最佳。
在一個發展中，第一電極表示源極電極且第二電極表示汲極電極。
在另一組態中，第一絕緣層配置在緩衝層之下方，其中該第一絕緣層至少部分地直接鄰接緩衝層。
此處有利的是來自HEMT的熱耗散得到改良。
在一個發展中，第一絕緣層具有至少自閘極電極(尤其，自該閘極電極之基點)延伸直至第二電極的橫向長度。
此處優點為動態導通電阻低，此係因為第一場板位於空間鄰近於第二電極的位置，從而影響了其間的電場。此處術語導通電阻理解為意謂源極與漏極之間的電阻，該電阻在HEMT的動態接通及關斷的情況下產生。
在另一組態中，第一絕緣層經設計以構造第一場板。在此情況下，第一場板部分地配置於第一絕緣層之下方且部分地直接鄰接第一絕緣層。
此處優點為在組件內形成的場尖峰被移入絕緣層，以使得可減小絕緣層內的場尖峰且並不因此降低組件的效能或可靠性。結果，在極端情況下防止組件的損壞。
在另一組態中，經構造的摻雜半導體基板至少部分地配置在緩衝層之下方。在此情況下，經構造的摻雜半導體基板直接鄰接緩衝層。
此處有利的是HEMT內的漏電流減小。
在一個發展中，第一通孔配置於第一電極與第一場板之間。術語通孔理解為意謂垂直電連接。在此情況下，該第一通孔電連接第一電極及第一場板。
此處優點為第一電極及第一場板具有相同的電位。結果，在切換程序期間可更快速地清除在高反向電壓下由電負載產生的充電缺陷。由於切換程序快速進行，因此HEMT的高效切換係可能的。此外，電場分佈(尤其，在場板上)以靶向方式變化，以使得組件的動態效能得到改良。
在另一組態中，閘極電極包含第二場板，其中該第二場板配置於閘極電極的正上方且至少沿第一電極之方向橫向延伸。
此處有利的是可調節主動電晶體區中的場分佈。第一絕緣層之構造能夠以可變之方式設定自場板至漏極側的距離及自場板至緩衝層的距離，以使得可以靶向方式控制組件中的電場分佈。在此情況下，最大電場強度移位至絕緣層內的場板邊緣。
在一種發展中，背面電極配置在緩衝層之下方，在絕緣層內距緩衝層一垂直距離處。在此情況下，第二通孔將背面電極電連接至第二場板，以使得形成背面空腔。
此處優點為可設定閘極電壓或閘極-源極電壓(所謂的臨限電壓)，在該閘極電壓或閘極-源極電壓下電晶體自關斷狀態改變為接通狀態，或反之亦然。結果，(例如)可操作通常接通的組件及通常關斷的組件兩者。
根據用於製造包含至少一個緩衝層之橫向HEMT的本發明的方法，在該緩衝層上配置另一半導體層，其中第一電極、閘極電極及第二電極配置於另一半導體層上且緩衝層配置於摻雜半導體基板之正面，其中該摻雜半導體基板具有與該正面相對定位的背面，該方法包含藉由處理或蝕刻該摻雜半導體基板之該背面至少部分地移除該摻雜半導體基板。此外，該方法包含以構造方式於緩衝層之下方施加第一絕緣層，以使得該第一絕緣層具有在閘極電極之基點與第二電極之間延伸的橫向長度。此外該方法包含在緩衝層及第一絕緣層之下方製造第一金屬層，以使得形成第一場板。
此處優點為電晶體具有高崩潰電壓。
另一優點自以下例示性具體實例之描述及/或自附屬專利申請專利範圍中顯而易見。
100:第一裝置
101:緩衝層
102:另一半導體層
103:第一電極
104:閘極電極
105:第二電極
106:絕緣保護層
107:閘極介電質
108:第一絕緣層
109:第一場板
116:基點
118:階梯
200:第二裝置
201:緩衝層
202:另一半導體層
203:第一電極
204:閘極電極
205:第二電極
208:第一絕緣層
209:第一場板
210:摻雜矽基板/經構造的矽基板/經構造的摻雜半導體基板
216:基點
218:階梯
300:第三裝置
301:緩衝層
302:另一半導體層
303:第一電極
304:閘極電極
305:第二電極
308:第一絕緣層
309:第一場板
311:通孔
316:基點
318:階梯
400:第四裝置/橫向HEMT
401:緩衝層
402:另一半導體層/第二層
403:第一電極
404:閘極電極
405:汲極電極
407:閘極介電質
408:第一絕緣層
412:第二場板
416:基點
420:通孔
421:區
422:區
423:背面電極
424:第二通孔
1020、1030、1040、1050、1060、1070、1080、1090、1100、1110、1120、1130、1140、1150:步驟
本發明基於較佳具體實例及隨附圖式在下文中加以解釋，其中：圖1展示根據本發明之第一裝置，圖2展示根據本發明之第二裝置，圖3展示根據本發明之第三裝置，圖4展示根據本發明之第四裝置，且圖5展示根據本發明之用於製造裝置的方法。
圖1展示根據本發明之包含橫向HEMT的第一裝置100。在此情況下，橫向HEMT包含緩衝層101，該緩衝層包含第一半導體材料。包含第二半導體材料的另一半導體層102配置於緩衝層101上，其中該第二半導體材料具有不同於第一半導體材料之電子遷移率的電子遷移率。換言之，由於第一半導體材料及第二半導體材料不同，因此形成異質結構。第一電極103、閘極電極104及第二電極105配置於另一半導體層102上。閘極介電質107視情況配置於另一半導體層102上。絕緣保護層106配置於第一電極103、閘極電極104及第二電極105上，且保護電極103、104及105免受機械影響。第一場板109配置於緩衝層101之下方。該場板藉由第一絕緣層108成形。
圖2展示根據本發明之包含橫向HEMT的第二裝置200。在此情況下，與圖1之參考符號之尾數相同的參考符號之尾數表示相同的特徵。場板209、摻雜矽基板210之經構造的區及第一絕緣層208配置於緩衝層201之下方。在此情況下，第一場板209的形狀藉由經構造的矽基板210及第一絕緣層208成形。
圖3展示根據本發明之包含橫向HEMT的第三裝置300。在此情況下，與圖1及圖2之參考符號之尾數相同的參考符號之尾數表示相同的特徵。第一場板309配置於緩衝層301之下方。通孔311電連接第一電極303及第一場板309。
在一個例示性具體實例中，橫向HEMT之第一場板109、209及309具有垂直於緩衝層101、201及301配置的階梯。該階梯118、218及318為實質上垂直的；此意謂考慮到製造公差。
視情況，階梯118、218及318配置於閘極電極104、204及304之下方。在此情況下，閘極電極104、204及304之基點116、216及316配置於閘極電極104、204及304面向第二電極105、205及305的一側處。在另一可選例示性具體實例中，階梯118、218及318配置於閘極電極104、204及304面向第一電極103、203及303的基點處。
在一個例示性具體實例中，第一電極103、203及303為源極電極且第二電極105、205及305為汲極電極。
在另一例示性具體實例中，第一絕緣層具有至少自閘極電極104、204及304之基點116、216及316延伸直至第二電極105、205及305的橫向長度。彼情形意謂第一絕緣層108、208及308亦可覆蓋第二電極105、
205及305。
由於摻雜半導體基板210至少部分地配置於緩衝層101、201及301之下方，因此該摻雜半導體基板210首先使第一絕緣層108、208及308成形，其中第一場板109、209及309接著一方面藉由經構造的摻雜半導體基板210且藉由第一絕緣層108、208及308成形。
圖4展示根據本發明之包含橫向HEMT的第四裝置400。橫向HEMT具有緩衝層401，在該緩衝層上配置另一半導體層402。第一電極403、閘極電極404及汲極電極405配置於另一半導體層402上。視情況，閘極介電質407配置於第二層402上。閘極電極404具有第二場板412，該第二場板自閘極電極404沿源極電極403之方向橫向延伸。在此情況下，橫向HEMT 400具有分離源極場板，該分離源極場板藉由通孔420連接至源極電極403。分離源極場板包含區421及區422。此外，橫向HEMT 400具有背面電極423，該背面電極藉助於第二通孔424電連接至第二場板412。分離源極場板及背面電極423兩者均藉由第一絕緣層408成形。
在一個例示性具體實例中，緩衝層101、201、301及401包含GaN。另一半導體層102、202、302及402包含AlGaN或InGaN或AIN。
舉例而言，第一絕緣層108、208、308及408包含氧化矽或SiN。
第一場板109、209及309為金屬，其中該金屬具有高熱導率，以視情況使將第一場板用作額外電極成為可能。舉例而言，金屬為銅、鋁、鈦、鎳、銀或金。第一場板109、209及309亦可由多個金屬之堆疊而構造。舉例而言，半導體基板210為摻雜Si或SiC。
圖5展示用於製造包含橫向HEMT之裝置的方法。在此情況下，在HEMT之背面上(亦即，在背對電極的一側上)執行方法。因此涉及背面處理程序。方法開始於步驟1030，藉由處理或蝕刻摻雜半導體基板之背面至少部分地移除橫向HEMT的摻雜半導體基板。在後續步驟1060中，於摻雜半導體基板之背面上施加及構造第一絕緣層，以使得第一絕緣層具有至少在閘極電極之基點與第二電極之間延伸的橫向長度。
在另一例示性具體實例中，絕緣層並不完全延伸至閘極電極。
在後續步驟1070中，於緩衝層及第一絕緣層上施加及構造第一金屬層，以使得形成第一場板。
在外基板上施加受保護層保護的HEMT(亦即，具有電極的一側)。此舉有助於對橫向HEMT的處理。視情況，在步驟1150中之製造方法結束時可移除外基板。
在另一例示性具體實例中，在步驟1030及步驟1060之間執行另一步驟。在此情況下，步驟1040緊接在步驟1030之後，其中步驟1040涉及藉助於乾式蝕刻移除第一電極之區中包含緩衝層及另一半導體層的異質結構。結果亦藉由在步驟1070中施加第二金屬層填充鍍覆穿孔。
在另一例示性具體實例中，在可選步驟1040之後，將藉由移除第一電極之區直至正面之保護層來執行另一步驟1050。在執行步驟1060及步驟1070之後，隨之進行另一步驟1080，其中構造第一金屬層，以使得閘極電極與汲極電極之間的路徑之下方的區曝露。後續步驟1090涉及移除第一電極之下方的區中的第一金屬層，因此產生用於第二通孔的區。
後續步驟1100涉及將第二絕緣層施加於閘極電極與汲極電極之間的路徑之下方的區中。後續步驟1110涉及移除源極極觸點之下方的區中的第二絕緣層。後續步驟1120涉及施加第二金屬層，且後續步驟1130涉及施加第三絕緣層。後續步驟1140涉及施加第三金屬層。由於現由第一金屬層、第二金屬層及第三金屬層組成之分離源極場板的構造，組件中之電場分佈可以靶向方式控制。以此方式，可將最大場強度移位至場板邊緣且因此在第一絕緣層內。此舉減少直至頂面保護層的GaN緩衝層中的峰值場強度。結果，提高電晶體之崩潰電壓且減少電荷反轉缺陷或製造缺陷。因此提高動態效能。同時，提高組件的可靠性。以此方式製造的電晶體可用於(例如)汽車行業中之混合或電動車輛中及(例如)用於實現反相器系統之光伏打之領域中的許多電力電子轉換器中。
100:第一裝置
101:緩衝層
102:另一半導體層
103:第一電極
104:閘極電極
105:第二電極
106:絕緣保護層
107:閘極介電質
108:第一絕緣層
109:第一場板
116:基點
118:階梯
Claims (13)
- 一種包含一橫向HEMT的裝置(100、200、300、400)，其中該橫向HEMT包含至少一個緩衝層(101、201、301、401)，在該緩衝層上配置另一半導體層(102、202、302、402)，其中一第一電極(103、203、303、403)、一閘極電極(104、204、304、404)及一第二電極(105、205、305、405)配置於該另一半導體層(102、202、302、402)上，其中一第一場板(109、209、309、409)配置於該緩衝層(101、201、301、401)之下方，其中該第一場板(109、209、309、409)至少部分地鄰接該緩衝層(101、201、301、401)。
- 如申請專利範圍第1項之裝置(100、200、300、400)，其中該第一場板(109、209、309、409)具有至少一個階梯(118、218、318、418)，其中該階梯(118、218、318、418)尤其實質上垂直於該緩衝層(101、201、301、401)而配置。
- 如申請專利範圍第2項之裝置(100、200、300、400)，其中該階梯(118、218、318、418)配置於該閘極電極(104、204、304、404)之下方。
- 如申請專利範圍第2或3項之裝置(100、200、300、400)，其中該階梯(118、218、318、418)配置於該閘極電極(104、204、304、404)之一基點(116、216、316、416)之下方，其中該基點(116、216、316、416)配置於該閘極電極(104、204、304、404)面向該第二電極(105、205、305、405)的一側處。
- 如申請專利範圍第1至3項中任一項之裝置(100、200、300、400)， 其中該第一電極(103、203、303、403)為一源極電極且該第二電極(105、205、305、405)為一汲極電極。
- 如申請專利範圍第1至3項中任一項之裝置(100、200、300、400)，其中一第一絕緣層(108、208、308、408)配置於該緩衝層(101、201、301、401)之下方且至少部分地直接鄰接該緩衝層(101、201、301、401)。
- 如申請專利範圍第6項之裝置(100、200、300、400)，其中該第一絕緣層(108、208、308、408)具有一橫向長度，該橫向長度至少自該閘極電極(104、204、304、404)，尤其自一基點(116、216、316、416)延伸直至該第二電極(105、205、305、405)。
- 如申請專利範圍第6項之裝置(100、200、300、400)，其中該第一絕緣層(108、208、308、408)經設計以構造該第一場板(109、209、309)，其中該第一場板(109、209、309)部分地配置於該第一絕緣層(108、208、308、408)之下方且部分地直接鄰接該第一絕緣層(108、208、308、408)。
- 如申請專利範圍第1至3項中任一項之裝置(100、200、300、400)，其中經構造的摻雜半導體基板(210)至少部分地配置於該緩衝層(101、201、301、401)之下方，其中該半導體基板(210)直接鄰接該緩衝層(101、201、301、401)。
- 如申請專利範圍第1至3項中任一項之裝置(100、200、300、400)，其中一第一通孔(311)配置於該第一電極(103、203、303、403)與該第一場板(109、209、309)之間，其中該第一通孔(311)電連接該 第一電極(103、203、303、403)及該第一場板(109、209、309)。
- 如申請專利範圍第1至3項中任一項之裝置(100、200、300、400)，其中該閘極電極(104、204、304、404)包含一第二場板(412)，其中該第二場板(412)直接配置於該閘極電極(104、204、304、404)上且至少沿該第一電極(103、203、303、403)之方向橫向延伸。
- 如申請專利範圍第11項之裝置(100、200、300、400)，其中一背面電極(423)配置於該緩衝層(101、201、301、401)之下方，一第一絕緣層(108、208、308、408)內距該緩衝層(101、201、301、401)一垂直距離處，其中一第二通孔(413)將該背面電極(423)電連接至該第二場板(412)，以使得形成一背面空腔。
- 一種用於製造一橫向HEMT(100、200、300、400)的方法，其中該橫向HEMT包含至少一個緩衝層(101、201、301、401)，在該緩衝層上配置另一半導體層(102、202、302、402)，其中一第一電極(103、203、303、403)、一閘極電極(104、204、304、404)及一第二電極(105、205、305、405)配置於該另一半導體層(102、202、302、402)上且該緩衝層(101、201、301、401)配置於一摻雜半導體基板(210)之一正面上，且該摻雜半導體基板(210)具有與該正面相對定位的一背面，該方法包含以下步驟：藉由蝕刻該摻雜半導體基板(210)之該背面至少部分地移除(1030)該摻雜半導體基板(210)，以一構造之方式於該緩衝層(101、201、301、401)之下方施加(1060)一第一絕緣層(108、208、308、408)，以使得該第一絕緣層(108、208、 308、408)自該閘極電極(104、204、304、404)之一基點(116、216、316、416)沿該第二電極(105、205、305、405)的方向橫向延伸，其中該第一絕緣層尤其至少自該閘極電極之該基點延伸直至該第二電極，及將一第一金屬層施加(1070)且構造於該緩衝層(101、201、301、401)及該第一絕緣層(108、208、308、408)上，以使得形成一第一場板(109、209、309)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102016200825.0A DE102016200825A1 (de) | 2016-01-21 | 2016-01-21 | Vorrichtung und Verfahren zur Herstellung eines lateralen HEMTs |
| DE102016200825.0 | 2016-01-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201737352A TW201737352A (zh) | 2017-10-16 |
| TWI718233B true TWI718233B (zh) | 2021-02-11 |
Family
ID=59295682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106101846A TWI718233B (zh) | 2016-01-21 | 2017-01-19 | 裝置和製造橫向高電子遷移率電晶體的方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN106992210B (zh) |
| DE (1) | DE102016200825A1 (zh) |
| TW (1) | TWI718233B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024357B2 (en) * | 2011-04-15 | 2015-05-05 | Stmicroelectronics S.R.L. | Method for manufacturing a HEMT transistor and corresponding HEMT transistor |
| US9425301B2 (en) * | 2014-04-30 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall passivation for HEMT devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059595A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2008244001A (ja) * | 2007-03-26 | 2008-10-09 | Sanken Electric Co Ltd | 窒化物半導体装置 |
| JP2008258419A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 窒化物半導体素子 |
| US8772832B2 (en) * | 2010-06-04 | 2014-07-08 | Hrl Laboratories, Llc | GaN HEMTs with a back gate connected to the source |
| JP2012038885A (ja) * | 2010-08-06 | 2012-02-23 | Panasonic Corp | 半導体装置及びその製造方法 |
| KR20130126948A (ko) * | 2010-12-15 | 2013-11-21 | 이피션트 파워 컨버젼 코퍼레이션 | 후면 격리를 갖는 반도체 소자 |
| JP5758132B2 (ja) * | 2011-01-26 | 2015-08-05 | 株式会社東芝 | 半導体素子 |
| US9024356B2 (en) * | 2011-12-20 | 2015-05-05 | Infineon Technologies Austria Ag | Compound semiconductor device with buried field plate |
| US9129889B2 (en) * | 2013-03-15 | 2015-09-08 | Semiconductor Components Industries, Llc | High electron mobility semiconductor device and method therefor |
| DE102013211374A1 (de) | 2013-06-18 | 2014-12-18 | Robert Bosch Gmbh | Transistor und Verfahren zur Herstellung eines Transistors |
| JP6156015B2 (ja) * | 2013-09-24 | 2017-07-05 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US10229978B2 (en) * | 2014-06-06 | 2019-03-12 | Delta Electronics, Inc. | Semiconductor device and manufacturing method thereof |
-
2016
- 2016-01-21 DE DE102016200825.0A patent/DE102016200825A1/de not_active Ceased
-
2017
- 2017-01-19 CN CN201710043636.8A patent/CN106992210B/zh active Active
- 2017-01-19 TW TW106101846A patent/TWI718233B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024357B2 (en) * | 2011-04-15 | 2015-05-05 | Stmicroelectronics S.R.L. | Method for manufacturing a HEMT transistor and corresponding HEMT transistor |
| US9425301B2 (en) * | 2014-04-30 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall passivation for HEMT devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106992210B (zh) | 2022-08-16 |
| CN106992210A (zh) | 2017-07-28 |
| DE102016200825A1 (de) | 2017-07-27 |
| TW201737352A (zh) | 2017-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8772832B2 (en) | GaN HEMTs with a back gate connected to the source | |
| CN105938799B (zh) | 半导体器件的制造方法和半导体器件 | |
| JP5519930B2 (ja) | ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ | |
| JP5487613B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN109075089B (zh) | 电力用半导体装置及其制造方法 | |
| JP5888027B2 (ja) | 半導体装置の製造方法 | |
| US9755027B2 (en) | Electronical device | |
| US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
| KR102193086B1 (ko) | 감소된 출력 커패시턴스를 갖는 GaN 장치 및 그 제조 공정 | |
| KR20120027988A (ko) | 질화갈륨계 반도체소자 및 그 제조방법 | |
| US20130092947A1 (en) | Semiconductor device and method of making | |
| JP2010522993A (ja) | ゲートとドレイン間に減少した電界を有するｉｉｉ−族窒化物半導体デバイス | |
| JP2012190980A (ja) | 半導体装置 | |
| US9252253B2 (en) | High electron mobility transistor | |
| JP2010028038A (ja) | ヘテロ接合電界効果トランジスタ | |
| US20150069615A1 (en) | Semiconductor device | |
| US10446472B2 (en) | Nitride semiconductor device | |
| JP2007128994A (ja) | 半導体装置 | |
| US20180047822A1 (en) | Semiconductor device | |
| JP2010016093A (ja) | 半導体装置 | |
| EP3185295A1 (en) | Semiconductor package structure based on cascade circuits | |
| JP2010278137A (ja) | 半導体装置 | |
| TWI718233B (zh) | 裝置和製造橫向高電子遷移率電晶體的方法 | |
| US11728419B2 (en) | High electron mobility transistor | |
| KR101985897B1 (ko) | Hemt 제조방법 |