TWI713690B - 藉由焊料膏轉移之球閘陣列封裝體上的可變焊球高度之技術 - Google Patents

藉由焊料膏轉移之球閘陣列封裝體上的可變焊球高度之技術 Download PDF

Info

Publication number
TWI713690B
TWI713690B TW106103795A TW106103795A TWI713690B TW I713690 B TWI713690 B TW I713690B TW 106103795 A TW106103795 A TW 106103795A TW 106103795 A TW106103795 A TW 106103795A TW I713690 B TWI713690 B TW I713690B
Authority
TW
Taiwan
Prior art keywords
solder
mold
package
height
feature
Prior art date
Application number
TW106103795A
Other languages
English (en)
Other versions
TW201803062A (zh
Inventor
艾利克 J. 李
姚計敏
蕭娜 M. 里夫
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201803062A publication Critical patent/TW201803062A/zh
Application granted granted Critical
Publication of TWI713690B publication Critical patent/TWI713690B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

帶有空間變化之焊球高度的BGA封裝體、模具和形成此等封裝體的技術。可預先製造帶有孔洞的模板或模具，以持有會施加至該模具的焊料膏材料，例如，焊料膏印刷製程。該孔洞的深度及/或直徑可以由該模具工作表面區域內的空間位置的函數所預定。模具孔洞尺寸可被規定為對應封裝體位置，以考慮在該封裝體中一或多個預先存在或預期的空間變化，例如封裝體層級的翹曲測量。可提供任何數目的不同焊球高度。該模具可在標準化製程中使用，不需要隨著模具中的每次變化而改變。

Description

藉由焊料膏轉移之球閘陣列封裝體上的可變焊球高度之技術
本發明係有關於藉由焊料膏轉移之球閘陣列封裝體上的可變焊球高度之技術。
背景 球閘陣列(BGA)封裝體為用於例如微處理器或記憶體單元陣列封裝體積體電路(ICs)的一種類型。BGA封裝體用焊球永久安裝至主板或其他封裝體，該焊球係以網格佈局配置在該封裝體的一或多側的整個表面區域上。雖然BGA技術用於高連接密度、高熱傳導、以及短距離，低電感連接為普及，但各式各樣的問題限制表面貼裝產率。
其中之一的問題為封裝體翹曲使該封裝體變得變形並且使一或多個連接開路。儘管可變焊球高度(體積)能夠補償封裝體翹曲，舉例來說在封裝體邊緣用較高的(較大的)焊球以及靠近該封裝體中心用較短的(較小的)焊球，對於依賴全部焊球為相同標示尺寸的標準焊球取放技術而言，改變在封裝體內焊球的尺寸為昂貴的提議。可能採用多遍製程，舉例來說其中較小的焊球先放置，然後放置較大的焊球。然而，即使僅使用少數不同的焊球尺寸，多遍製程不僅昂貴，而且相對於產量微不足道，因為放置在先前通道中的焊球可能在隨後的過程期間位移。
另一個問題為在焊盤側組件(LSCs)位置的封裝體區域，必須避免助焊劑或焊料膏的應用(其用於在取放操作期間將焊球固定在適當位置)。LSCs，例如電容等等，通常係藉由在助焊劑或焊料膏印刷製程期間採用的模板隙穴容納。這些隙穴的存在可限制BGA焊球和該LSCs之間的最小間距，並且當封裝體外型因子持續縮小時需要縮小該間距。
依據本發明之一實施例，係特地提出一種球閘陣列(BGA)封裝體，其包含：配置在該封裝體內的一或多個積體電路晶片；以及配置在該封裝體之一側上的複數個焊料特徵，其中，該焊料特徵包括具有第一高度的一第一焊料特徵以及具有第二高度的一第二焊料特徵，該第二高度係以大於第一高度之10%的高度超過該第一高度，其中，該第一焊料特徵和該第二焊料特徵具有焊料區域之至少5%的孔隙。
詳細說明 參照附圖說明一個或多個實施例。儘管詳細描繪和討論特定的構形和佈置，但是應理解的是，此僅為了例示的目的。相關領域的技術人員將理解，其它構形和佈置而不逸離本說明的精神和範圍為可能。對於該等相關領域的技術人員顯而易見的是，本文說明的技術和/或佈置可用於除了本文詳細說明之外的各種其他系統和應用。
參照下列詳細說明作成附圖，其形成本案的一部分並且例示示例的具體例。再者，應理解的是，可利用其他具體例以及改變結構及/或邏輯而不逸離申請專利主旨的範圍。亦應注意的是方向和參考，舉例來說，上、下、頂部、底部、等等，可僅用於方便在圖中特徵的說明。因此，下列詳細說明不應以限制性的意義理解，且具體例的範疇係由隨附申請專利範圍及其等效物界定。
在下列說明中，陳述許多細節。然而，對於本領域的一技術人員顯而易見的是，具體例可無需這些特定細節實施。在一些情況下，公知的方法和裝置係以方塊圖形式顯示，而非詳細細節，以避免模糊具體例。貫穿本說明書參照「一(”an”)具體例」或「一個(”one”)具體例」或「一些具體例」意為與該具體例有關的特定特徵、結構、功能、或特性係包括在至少一具體例。於是，貫穿本說明書的各個地方出現的用語「在一具體例」或「在一個具體例」或「一些具體例」並無須指相同的具體例。再者，特定特徵、結構、功能、或特性可用任何適宜的方式與一或多個具體例組合。舉例來說，第一具體例可與第二具體例在兩具體例相關聯的特定特徵、結構、功能、或特性不相互排斥的任何地方組合。
如在本說明和隨附申請專利範圍中使用，除非文中另有明確說明，單數形式「一(“a”)」、「一(“an”)」和「該」也意欲包括複數形式。亦應理解的是，本案使用的術語「及/或」係指並且涵蓋一或多個相關所列項目的任何和所有可能的組合。
術語「耦合」和「連接」以及其衍生詞可用於本案說明組件之間的功能或結構關係。應理解的是這些術語並非意欲作為彼此的同義詞。相反地，尤其是具體例，「連接」可用於指示二或更多個元件彼此直接實質的、光學的或電氣接觸。「耦合」可用於指示二或更多個元件係彼此直接或間接(在該等之間帶有其它中間元件)實質或電氣接觸、及/或該二或更多個元件彼此協作或交互作用(譬如，以相互影響的因果關係)。
本案使用的術語「在…之上」、「在…之下」、「在…之間」、以及「在上方」指一組件或材料相對於其他組件或材料的相對位置，其中此類物理關係係值得注意。舉例來說在文中的材料，一材料或設置在另一材料之上或之下的材料可直接地接觸或可具有一或多個中間材料。此外，配置在兩材料之間的一材料或材料可直接地接觸該兩層或可具有一或多個中間層。相反地，在第二材料或材料「上方」的第一材料或材料係直接地接觸該第二材料/材料。在組件組裝的文中將做出類似的區別。
當貫穿本說明以及申請專利範圍使用時，術語「至少其中之一者」或「一或多個」連結的項目清單可意指所列出的術語的任何組合。舉例來說，用語「A、B或C的之少一者」可意指A；B；C；A和B；A和C；B和C；或A、B和C。
本案說明帶有空間變化的焊球高度的封裝體，以及形成此類封裝體的模具和技術。在一些具體例中，預先製造帶有孔洞的模板或模具，以保持施加至該模具的焊料膏材料，舉例來說用焊料膏印刷製程。該孔洞的深度及/或直徑可以在該模具工作表面區域內的空間位置函數預定。模具孔洞尺寸可明確地對應在封裝體區域內的空間位置，以考慮在該封裝體中的一或多個預先存在或預期的空間變化，例如封裝體層級的翹曲測量，舉例來說改良SMT產率。由較大高度的特徵產生之具有較大深度的孔洞，可位於該模具內部對應於該封裝體最偏離理想平面的位置。根據具體例，可提供任何數目之不同焊球高度，並且假使需要各個焊球可具有唯一高度。此外，因為焊料膏係施加至該模具，不需在封裝體上進行助焊劑或焊膏印刷製程。因此在該封裝體上存在與焊盤側組件有關的排除區域的尺寸可顯著地減少。本案的具體例在製程開發期間亦提供有利地低製工具成本和交貨時間。在焊球取放技術中，舉例來說，必須為每個新的測試載具或產品設計和構建一整組製工具，導致高成本和長的交貨時間。在製程開發期間的改變更可能委託第二套工具組。就本案具體例而言，模具可容易地以低成本及/或交貨時間製造。該模具隨後採用標準化的焊料膏轉移工藝，其不需要隨著模具中的每個變化而改變。
圖1A根據一些具體例描繪包括不同高度的焊球的BGA封裝體101的剖面圖。圖1B根據一些具體例描繪包括不同高度的焊球的BGA封裝體102的平面圖。首先參照圖1A，積體電路(IC)晶片105係接附至封裝體102的晶片側上，舉例來說接附至封裝體基板110。封裝體基板110具有相對於該晶片側的一焊盤側，並更包括暴露在阻焊劑755開口內的BGA焊盤336。封裝體基板110可為習知適用於倒裝晶片封裝體(FCBGA)、堆疊封裝體(PoP)、系統級封裝體(SiP)、嵌入式晶圓層級焊球(eWLB)、晶圓級晶片尺寸封裝體(WLCSP)、或類似物之一或多者的任何基板。在一些具體例中，基板110係兼容表面貼裝技術(SMT)。在一些具體例中，基板110包含嵌入介電增層內的電氣佈線金屬化的疊層。在一些另擇的具體例中，基板110包含塑料或陶瓷。IC晶片105可包括一或多個IC，例如但不限於，微處理器、記憶體、系統單晶片(SoC)、無線電頻率IC (RFIC)、浮點閘陣列(FPGA)、或電源管理IC (PMIC)。BGA焊盤336可包含任何可被焊料潤濕的導電材料的表面。在一些具體例中，BGA焊盤336包括表面處理，例如可焊料潤濕的NiPdAu或銅有機可焊性保存劑(Cu OSP)。阻焊劑755可為習知適於限制焊料的任何材料。阻焊劑755可為不被焊料潤濕的任何材料。在一些具體例中，阻焊劑755包含聚合物。在一些具體例中，該聚合物為環氧樹脂，例如但不限於酚醛清漆的丙烯酸酯。
如在圖1A中進一步例示，BGA封裝體101包括配置在該BGA焊盤側上的複數個焊料特徵130。在一些有利的具體例中，該焊料特徵130為具有指示自由表面焊料回焊的球狀形式的焊料球。焊料特徵130可為習知適用於BGA封裝體的任何焊料組成。在一些具體例中，焊料特徵130包含金屬。在一些示例的具體例中，焊料特徵130為Sn-Ag-Cu (SAC)合金，例如但不限於SAC 305或SAC 405。
在一些具體例中，焊料特徵130包括具有第一特徵高度H1 的一第一焊料特徵，以及具有第二特徵高度H2 的一第二焊料特徵，其係顯著地與該高度H1 不同(譬如，大於10%的差異)。在一些有利的具體例中，特徵高度H2 係以大於10% H1超過高度H1 。舉例來說，在一些具體例中，其中H1 大約為240 μm，H2 為大於260 μm。在一些另外的具體例中，該高度H2 係以大於25% H1 超過高度H1 。舉例來說，在一些具體例中，其中H1 大約為240 μm，H2 為至少300 μm。雖然從取放在封裝體基板上的焊料球製造的焊料特徵可預期具有一些高度變化，製作公差使得焊料球直徑變化可控制在遠低於10%，確實取放操作一般無法容納焊料球變化大於10%故不會產生顯著過程邊緣化和伴隨產率減少。因此，焊料特徵高度變化大於10%表示除了單程取放之外的BGA技術。
在一些具體例中，在封裝體基板上的複數個焊料特徵與複數組焊料特徵高度有關，該組各自具有不同的標示高度。舉例來說，焊料特徵的第一子集可與標示第一高度有關，例如H1 ，而焊料特徵的第二子集可與標示第二高度有關，例如H2 。該焊料特徵子集的各者可預期具有關於其目標的一些高度分佈，舉例來說H1 +/- σ1 和H2 +/- σ2 ，其帶有統計上彼此不同的兩個群體。在一些另外的具體例中，有兩個以上的標示焊料特徵高度。任何數目的不同標示焊接特徵高度為可能，範圍從最小兩高度至與焊接特徵一樣多的高度。
在一些具體例中，焊料特徵高度係在封裝體基板區域上方以非隨機方式在空間上變化。僅管僅從製程變化產生的焊料特徵高度變化將傾向與橫跨該封裝體基板的區域不相關，根據一些具體例焊料特徵高度可根據預定的空間分佈函數變化。在一些具體例中，較大特徵高度的焊料特徵係配置在比較小高度的該等更接近(鄰近)封裝體的周圍邊緣。舉例來說，如圖1A中例示，具有高度H2 的焊料特徵130係配置在最接近周邊邊緣，而具有高度H1 的焊料特徵130係配置在最接近(橫向距離S1 )配置在封裝體基板110中心的焊盤側組件120。
在另一個具體例中，有兩個以上的焊料特徵高度，該高度可以從封裝體基板中心的距離增加函數單調增加。舉例來說，圖1B的平面圖進一步例示BGA封裝體102，其帶有適於適應封裝體基板110的角落偏離固定高度平面(譬如，z-方向)的封裝體翹曲之焊料特徵的空間佈置。在圖1B中，該焊料特徵130A、130B和130C係與三個不同的焊料特徵高度有關。焊料特徵130B比焊料特徵130A配置在更鄰近該基板的周圍邊緣，其具有至少大於10%的焊料特徵130A之第二特徵高度。第三焊料特徵130C比焊料特徵130B配置在更鄰近該基板的周圍邊緣，其具有至少大於10%的焊料特徵130B之第三特徵高度。在該例子中顯示，焊盤側組件120係配置在封裝體基板110的內部區域內，由舉例來說具有最小標示高度的焊料特徵130A周邊包圍。焊料特徵130A係進一步由具有較大標示高度的焊料特徵130B及/或130C周邊包圍。此類單調增加焊料特徵高度可為有利，其中封裝體翹曲導致封裝體基板110的周邊部分比封裝體基板110的中心部分更偏離參考的z-高度平面。當然，焊料特徵高度可在空間上變化，以考慮到除了封裝體基板翹曲之外的問題，舉例來說，考慮到與欲安裝封裝體基板之主板有關的預定非平面性。
焊料特徵直徑以及特徵間距可依據封裝體設計事項變化，並且可進一步黏著在封裝體基板110上的BGA焊盤的空間網格陣列。可變化焊料特徵130的網格間距。容納給定的BGA焊盤陣列間距之示例的網格間距包括：大約600 μm (譬如，635 μm)、大約 500 μm、大約400 μm (譬如，406 μm)、大約300 μm (譬如，305 μm)、以及大約150 μm。橫向的焊料特徵寬度L1 和L2 可為焊盤336的間距之函數，舉例來說，其可具有大約為60%的焊盤間距的橫向寬度(譬如，對於635 μm的間距為381μm、或對於305 μm的間距為203 μm)。在一些另外的具體例中，焊料特徵高度獨立於阻焊開口直徑變化。舉例來說，焊料特徵130可配置在具有一或多個直徑L3 、及/或L4 的阻焊劑775的開口內，其亦可為焊盤336的間距及/或橫向寬度的函數。焊料特徵高度H1 或H2 之間的差異可與阻焊劑開口直徑L3 和L4 無關。舉例來說，帶有較大高度的焊料特徵可配置在較小直徑的焊料開口。
在一些具體例中，焊料特徵130具有至少5%焊料區域之孔隙135。孔隙135可出現在焊盤336的介面，或可為在焊料特徵130的主體中。在一些具體例中，焊料特徵130在焊料主體內的焊料區域內具有至少5%孔隙135，該焊料主體在焊盤336介面帶有的孔隙區域可能甚至更高。在一些具體例中，焊料特徵130具有至少15%焊料區域之孔隙135。孔隙135的存在，由其在焊料特徵主體內的該等，指示為焊料膏製程。孔隙一般係在焊料膏內的揮發性有機化合物(VOCs)產生並且在該焊膏回焊時形成變為焊料特徵130。孔隙區域一般為用於監控BGA製程中以焊膏為主的良好特性的品質控制參數。孔隙並不指示焊料球取放製程，因為取放在封裝體基板上的焊料球通常為純金屬，缺乏任何顯著的VOC含量。於是，孔隙區域超過5%，以及超過15%肯定指示為以焊料膏為主的BGA製程。
圖2為根據一些具體例用於BGA封裝體的焊料膏模製方法的流程圖。在操作210中方法201開始於容收焊料膏模具。該焊料膏模具的功能為定義焊料膏的空間位置與該焊膏的體積兩者的模板，該焊料膏將在特定的空間位置轉移。該焊料膏的空間位置和體積係由形成在該模具工作表面中的孔洞或凹處之位置和尺寸定義。該模具的工作表面將機械加工(譬如，以雷射)，以包括預定、特定體積的孔洞，俾使當該孔洞完全地由未計量的焊料膏模板印刷操作220填充時，在操作230中該模具可隨後連結至封裝體基板，並且在操作240的回焊期間將計量的焊料量轉移至該封裝體的特定位置。於是，該模具孔洞將相對於在該封裝體上的焊盤定位。因此該孔洞係空間地映射至預定的BGA網格陣列佈局。在操作250中，該模具與該封裝體基板分離。假使需要，在操作260中該轉移的焊料膏可隨後再次回焊，以允許該焊料膏特徵由於自由表面能流動成球形的焊料特徵。因為從該模具轉移至基板的焊膏的量可為各個BGA焊盤位置定制，最終焊料特徵尺寸(譬如，高度)可在該封裝體基板的區域廣泛地變化，舉例來說在發生封裝體翹曲最大量的地方允許較大的特徵。
圖3根據一些具體例描繪焊料膏模具305的剖面圖。圖4描繪在焊料膏印刷模板440施加至該工作表面之後的焊料膏模具305的剖面圖。焊料膏模具305可為單一或複合材料，其包括不被焊料潤濕的材料。有利的是，焊料膏模具305具有熱膨脹係數(CTE)，該係數與其匹配的封裝體基板的有效CTE良好匹配。示例的單一材料包括液晶聚合物(LCP)和石墨。複合材料的例子包括帶有例如有機聚合物或石墨塗層的適宜塗層之不銹鋼塊，該塗層至少配置在該工作表面上。為了快速模製，可使用模具預模製材料或3D列印的模具。值得注意的是，單一模具可容納同時、並行處理許多封裝體。於是，在圖3中僅例示對應至單一封裝體的模具305的一部分。然而，模具305可訂製成固持許多此類封裝體的尺寸，舉例來說，在給定的傳輸介質上配合一些數目的封裝體(譬如，條)。
焊料膏模具305具有一工作表面，其包括將容收焊料膏的類型的複數個孔洞。在示例的具體例中，橫向寬度或直徑(譬如，x-方向)和深度(譬如，z-方向)的至少一者在該複數個孔洞上變化。對於該例示的例子，一第一孔洞310具有第一橫向寬度和深度以及一第二孔洞315具有第二橫向寬度和深度。孔洞315的深度至少大於孔洞310的深度，以提供帶有較大高度的焊料特徵。模具孔洞的實際深度必須確保預定的焊料特徵高度可在給定位置以封裝體翹曲的函數變化。在一些示例的具體例中，孔洞315的深度為比孔洞310的深度大至少10%的孔洞310的深度。在一些有利的具體例，孔洞315的深度為比孔洞310的深度大至少25%的孔洞310的深度。儘管孔洞310至315的空間關係可變化，在例示的具體例中，較深的孔洞315係配置在模具305將配對之封裝體基板的周圍邊緣更靠近、或更鄰近於對應於BGA位置的模具區域。較淺的孔洞310係更鄰近於映射至封裝體基板的中心BGA位置之模具區域。此類空間關係為指示基於適應於封裝體翹曲的焊料特徵尺寸。
除了基於翹曲估計變化孔洞尺寸之外，標示模具孔洞尺寸可基於其他因子，例如，BGA間距、阻焊開口尺寸、阻焊劑厚度、模板厚度、以及焊料膏的金屬裝載。舉例來說，焊料體積V 可估計為：
Figure 02_image002
, (1) 其中d 為估計的焊料球直徑。此直徑的焊球可由焊料膏量供給，如圖4顯示，該量係由模具孔洞的直徑a 和深度b 、模板厚度c 、以及焊料膏L 的金屬裝載定義。 對於焊料體積V，則：
Figure 02_image004
. (2)
在示例的具體例中，其中L = 50%、c = 0、d = 60%的間距、以及a = 60 %的間距，焊料體積V 的守恆得出大約~ 80%間距的孔洞深度b 。此類孔洞具有縱橫比(b ：a ) ~1.33：1，其完全在真空焊料膏印刷的能力之內並且亦可由其他技術達成，例如多遍焊膏印刷製程。在另一個具體例中，其中在模具表面上方的焊料膏擠出可歸因於非零的模板厚度(c ＞ 0)，該孔洞深度(縱橫比)甚至更少(譬如，~1.25：1)。假設標示孔洞(譬如，在圖4中的孔洞310)具有縱橫比~1.25：1，較大孔洞(譬如，在圖4中的孔洞315)可具有縱橫比1.3-1.5：1。或忽略模板厚度，縱橫比為1.5-1.7：1。
模具305可用任何習知的技術機械加工，例如但不限於雷射燒蝕，以在工作表面中形成孔洞。欲容收焊料膏的孔洞空間定位可作為設計事項進行變化，但一般可黏附至在封裝體基板上通常為BGA焊盤的空間區域網格陣列。該孔洞的網格間距可有所不同。用以容納給定BGA焊盤陣列間距的示例網格間距包括：大約600 μm、大約500 μm、大約400 μm、大約300 μm、以及大約150 μm。該孔洞的橫向寬度一般為該等間距的函數。一般來說，BGA焊盤具有橫向寬度，其大約為60%的間距(譬如，對於635 μm間距為381μm、或對於305 μm間距為203 μm)。在有利的具體例中，將容收焊料膏的模具孔洞的橫向寬度為略小於在封裝體基板上包圍焊墊的阻焊開口。於是，對於孔洞的網格陣列容收具有不超過400 μm間距的焊料膏之一些具體例，該模具孔洞的橫向寬度為不超過250 μm。對於該上述示例的縱橫比，則該孔洞的深度可預期為介於大約325 μm和大約425 μm的範圍之間。儘管以垂直的側壁例示，可對該孔洞形狀進行最佳化用於焊料膏裝載及/或焊料膏轉移，舉例來說在孔洞的底部比在頂部具有較小的直徑。
在一些另外的具體例中，焊料膏模具更包含一或多個孔洞或第二類型的隙槽，以容納在封裝體基板上的一或多個焊盤側組件。在例示於圖3的示例具體例中，孔洞320為示例的焊盤側組件隙槽。孔洞320的尺寸係基於當模具305與封裝體基板的焊盤側接觸結合時在孔洞320內定位的最大焊盤側組件高度，而非以尺寸限定預定的焊料膏體積。孔洞320的橫向尺寸與預定的焊盤側組件禁區(即，保持區)有關。孔洞320可具有可或不可被焊料膏潤濕的表面，因為在焊膏模製製程的過程中，無焊膏施加至孔洞320。該禁區的尺寸僅為焊盤側組件放置公差(其對於所有焊球附接技術通常為常數)以及該模具機械加工的準確度及/或精度的函數。相較之下，對於以焊盤側組件的標準焊球接附製程而言，在焊球放置之前，需要印刷步驟提供助焊劑或焊膏至BGA焊盤。此類印刷製程需要有限的禁區，其通常在毫米數量級。在以下進一步說明的一些具體例中，在從該模具轉移焊膏之前無須此類印刷步驟。
可使用習知適用於施加至封裝體基板的任何技術將印刷模板施加到模具。模板開口與將容收焊料膏的模具孔洞對準，否則該模板將阻擋不容收焊料膏的模具孔洞。如在圖4中進一步例示，印刷模板440完全封閉模具孔洞320，排除隨後施加焊料膏。焊料膏印刷模板440具有與模具孔洞310和315對準的開口直徑e 。在一些具體例中，模板開口直徑e 為小於模具孔洞直徑a 。值得注意的是，模板440為平坦的(譬如，金屬片)，具有一些標示厚度c 。可選擇模板厚度c ，以確保在印刷後在該模具表面上方的焊料膏擠出足夠確保在焊料膏530和封裝體BGA焊墊之間能夠直接接觸。對於給定的應用，厚度的需求可由實驗測定，因為該應用預期對焊料特徵的體積貢獻為最小。在一些示例的具體例中，模板厚度c 為2-3 mils (~50-75 μm)。
圖5描繪已裝載焊料膏530的焊料膏模具305的剖面圖，舉例來說根據操作220的一些具體例(圖2)。在示例的具體例中，採用傳統的焊料膏印刷製程(由圖5中的刮刀335表示)，以裝載或完全地回填該模具孔洞至模板4400的上表面水平。在另擇的具體例中，採用真空及/或注入輔助的焊料膏印刷製程裝載該模具。圖6根據一些具體例描繪在移除模板之後已裝載焊料膏530的焊料膏模具305的剖面圖。如顯示，焊料膏530延伸至超過由該模板保護之該模具工作表面的部分。焊料膏530可為任何習知的具有任何傳統金屬含量之組分。在一些示例的具體例中，焊料膏530為40-60%的金屬，其帶有包含SAC合金的金屬，例如但不限於SAC 305或405。
在移除模板之後，裝載焊料膏的模具與封裝體的焊盤側連結，舉例來說在操作230(圖2)。為了連結，該焊料膏特徵與在封裝體基板上的BGA焊盤對準。該裝載的模具可放在封裝體上，或封裝體可放在該裝載的模具上。圖7A根據一些取放封裝體的具體例描繪與封裝體基板110連結的裝載焊料膏的模具305的剖面圖。圖7B根據一些取放模具的具體例描繪與封裝體基板110連結的裝載焊料膏的模具305的剖面圖。對於任一具體例，焊料膏530與BGA焊盤336直接接觸。在例示的示例具體例中，封裝體基板110藉由空隙752脫離模具305，該空隙由與焊膏印刷模板厚度有關的焊料膏擠出高度產生。該焊料膏擠出高度可在隨後的處理步驟期間支撐該封裝體，舉例來說在焊料膏回焊期間允許揮發性物質經由空隙752逸出。在另擇的具體例中，可在鄰近的各式焊料膏特徵的模具工作表面上提供墊片或「夾層」(未描繪)，以避免封裝體完全地塌陷在該模具上。對於此類具體例，在焊膏印刷模板中提供適宜的隙穴，以容納該等夾層而維持平坦的上表面。如在圖7A、7B中進一步例示，因為焊料膏530的直徑a 小於阻焊劑開口的直徑s ，所以在阻焊劑755和焊料膏530之間有一橫向間隙751。關於焊料膏530此間隙可為非對稱，因為在封裝體基板110和模具305之間未對準。
一旦連結，該焊料膏從模具轉移至在封裝體基板上的焊盤。該封裝體焊盤可為被焊料潤濕的任何傳統表面處理。在一些有利的具體例，在操作240中最初的焊料回焊製程期間，焊料膏從模具的不可潤濕的表面遷移流動至可潤濕的BGA焊墊上(圖2)。對於例示在圖8A中在模具上的封裝體的具體例，由於BGA焊盤336的強潤濕力可預期完全塌陷，其為暴露至在模具中裝載焊料膏530的各個特徵的唯一可潤濕表面。此可潤濕表面係有利地在回焊之前由於焊料膏擠出高度而與焊料膏530直接接觸。在回焊期間，孔隙860形成在模具305的不可潤濕的表面。對於例示在圖8B中在模具上的封裝體的具體例，在回焊期間重力可幫助焊料膏530塌陷在BGA焊盤336上，在模具305的不可潤濕的表面處形成孔隙860。在塌陷時，空隙752減為空隙852，其甚至可在模具305的工作表面接觸阻焊劑755時消除。橫向間隙751亦可藉由焊料膏530的流動減少。
在起始焊料膏回焊之後，封裝體可從模具移除。圖9A、9B分別地根據在模具上的封裝體和在封裝體上的模具之具體例描繪從空的焊料膏模具分離裝載焊料膏的封裝體的剖面圖。藉由模具的不可潤濕的表面有利於從封裝體分離模具時焊料膏530的完全轉移。在分離之後，模具305可重新裝載以用於後續服務，舉例來說在任何適宜的清潔之後，移除由先前裝載焊膏可能留下的任何殘餘物。
圖10根據一些另擇的具體例描繪在第二回焊之前裝載的封裝體的剖面圖。如顯示，焊料膏530形成與從該模具孔洞轉移有關的各式尺寸和形狀的特徵。取決於轉移製程，該模具可能被熔融焊料和不可潤濕的模板表面之間的強表面拉力推開。對於此類具體例，當焊料膏轉移時可能不需要在模具和封裝體分離之後額外的回焊製程，模具分離和焊料膏回焊可全部以時間連續的一系列的事件發生而非離散的操作。在另擇的具體例中，第二次回焊係在模具分離之後進行，可進行任何習知的無助焊劑的回焊製程或任何習知的助焊劑-回焊-去除助焊劑的製程。
圖11根據一些具體例描繪在圖1A上文中介紹的BGA封裝體101，其可由具有超過阻焊劑755開口的自由表面之模製的焊料膏特徵回焊產生。如顯示，焊料膏530已轉移為球狀的焊料特徵130。與焊料膏530和(多次)回焊操作有關的孔隙135係存在於焊料特徵130中。與焊料特徵尺寸的變化(譬如，高度)一樣，根據上述具體例孔隙135表示為模製的焊料膏轉移製程。舉例來說，佔至少5%的焊料區域之孔隙135表示源自焊料膏特徵的焊料特徵。
圖12例示移動計算平台和資料伺服器機器，其採用包括不同高度的BGA焊料連接的封裝體，舉例來說在本案其他地方說明。該伺服器機器1206可為任何商用伺服器，舉例來說包括設置在機架內並聯網在一起用於電子資料處理之任何數量的高性能計算平台，其在示例的具體例中包括封裝體的單片SoC 1250。該移動計算平台1205可為構形成用於電子資料顯示、電子資料處理、無線電子資料傳輸、或等等中的各者的任何可攜式裝置。舉例來說，該移動計算平台1205可為平板、智慧型手機、膝上型電腦、等等的任一者，以及可包括顯示螢幕(譬如，電容、電感、電阻、或光學觸控螢幕)、晶片層級或封裝體層級集成系統1210、和電池1215。
不論例示在放大圖1220中配置在該集成系統1210內部，或在該伺服器機器1206內部作為獨立的封裝體晶片，單片SoC 1250包括記憶體區塊(譬如，RAM)、處理器區塊(譬如，微處理器、多核微處理器、圖形處理器、或等等)。該封裝體的晶片包括不同高度的BGA焊料連接，舉例來說在本案其他地方的說明。該單片SoC 1250更可與一或多個電源管理積體電路(PMIC) 1230、RF (無線)積體電路(RFIC) 1225包括寬頻RF (無線)發射器及/或容收器(TX/RX) (譬如，包括數位基頻和類比前端模組，其更包含在發射路徑上的功率放大器和在容收路徑上的低雜訊放大器)、以及控制器1235一起耦合至主板、基板、或中介板1260。
在功能上，PMIC 1230可進行電池功率調節、DC對DC的轉換，等等，並因此具有耦合至電池1215的輸入以及提供供應至其他功能模組電流的輸出。如在示例的具體例中進一步例示，RFIC 1225具有耦合至一天線(未顯示)的輸出，以實施數個無線標準或協議的任一者，包括但不限於Wi-Fi (IEEE 802.11家族)、WiMAX (IEEE 802.16家族)、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其等的衍生物、以及命名為3G、4G、4G、與以外的任何其他無線協議操作。在另擇的實例中，這些板層級模組的各者可集成在單獨的ICs上或集成至單片SoC 1250中。
圖13係根據一些具體例之電子計算裝置的功能方塊圖。舉例來說，計算裝置1300可在平台1205或伺服器機器1206內部找到。裝置1300更包括主機板1302，其承載數個組件，例如但不限於，處理器1304 (譬如，應用處理器)，其可在封裝體中藉由不同的高度(體積)之BGA連接，舉例來說在本案其他地方的說明，耦合至主機板1302。處理器1304可實質地及/或電耦合至主機板1302。在一些例子中，包括在處理器1304內部封裝體的積體電路晶粒以及在該IC晶粒和該處理器1304之間的連接之處理器1304係進一步藉由不同高度的BGA焊接，舉例來說在本案其他地方的說明。一般而言，術語「處理器」或「微處理器」可指處理來自暫存器及/或記憶體的電子數據以將該電子數據轉換成可儲存於暫存器及/或記憶體的其他電子數據的任何裝置或裝置的一部分‎。
在各示例子中，一或多個通信晶片1306亦可實質及/或電耦合至該主機板1302。在另外的實例中，通信晶片1306可為處理器1304的一部分。取決於其應用，計算裝置1300可包括其他組件，該組件可或可不實際上電性結合至主機板1302。這些其他組件包括，但不限於，揮發性記憶體(譬如，DRAM)、非揮發性記憶體(譬如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、觸控螢幕、觸控螢幕控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、擴音器、照相機、與‎大容量儲存裝置(例如硬式磁碟機、固態硬碟機(SSD)、光碟(CD)、多樣化數位光碟‎‎(DVDs)以及等等)或類似物。這些其他組件的任一者亦可耦合至主機板1302藉由不同高度的BGA焊接，舉例來說在本案其他地方的說明。
通信晶片1306可啟用無線通信，將資料傳至計算裝置1300及從其輸出。術語「無線」及其衍生詞可用於說明電路、裝置、系統、方法、技術、通信頻道、等等，其可經由使用調製的電磁輻射通過非固體介質傳送數據。該術語並不意味該關連裝置不含任何線路，儘管在一些‎具體例中，彼等可能沒有。通信晶片1306可實施數個無線標準或協議的任一者，包括但不限於在本案其他地方的該等說明。如說明，計算裝置1300可包括複數個通信晶片1306。舉例來說，一第一通信晶片可專門用於較短範圍無線通信，例如Wi-Fi與藍芽，以及一第二‎通信晶片可專門用於較長範圍無線通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、與其他。
雖然已參考各式實施方式說明本文所闡述的某些特徵，但是該說明並非意欲以限制的意義解釋。於是，對本揭示內容所屬領域的技術人員顯而易見之本案說明的實施方式的各式修改以及其他實施方式將認為是落在本公開的精神和範圍內。
應認知的是，本揭示內容的原理不限於如此描述的具體例，但可以用修改和變化而不逸離所附專利申請範圍的範疇實施。舉例來說，上述具體例可包括如下文進一步提供的特徵的特定組合。
在一或多個第一具體例中，球閘陣列(BGA)封裝體包括配置在該封裝體內的一或多個積體電路晶片，以及配置在該封裝體的一側上的複數個焊料特徵。該焊料特徵包括具有第一高度的一第一焊料特徵以及具有第二高度的一第二焊料特徵，該第二高度係以大於10%第一高度超過該第一高度，其中該第一和第二焊料特徵具有至少5%焊料區域之孔隙。
該第一具體例的進一步說明，該焊料特徵的各者為一焊球。該焊球包含SnAgCu合金。該第二焊球係配置在比該第一焊球更靠近該封裝體的周圍邊緣。該第一和第二焊球具有至少15%焊料區域之孔隙。
該第一具體例的進一步說明，該複數個焊料特徵更包含具有第三高度的一第三焊料特徵，該第三高度係以大於10%第二高度超過該第二高度。該第二焊料特徵係配置在比該第一焊料特徵更靠近該封裝體的周圍邊緣，且該第三焊料特徵係配置在比該第二焊料特徵更靠近該封裝體的周圍邊緣。
該第一具體例的進一步說明，配置在該封裝體的側邊上的複數個焊盤側組件，該複數個組件與該第一焊料特徵係隔開第一距離，以及與該第二焊料特徵隔開第二距離，該第二距離係大於該第一距離。
緊接上文的該第一具體例的進一步說明，該複數個組件係配置在該封裝體的一焊盤側的內部部分之內，並且由具有不超過該第一高度的第一焊料特徵的周邊包圍。該第一焊料特徵係進一步由至少該第二高度的第二焊料特徵的周邊包圍。
在一或多個第二具體例中，組裝球閘陣列(BGA)封裝體的一方法包括施加焊料膏至一模具，將該模具結合至一封裝體，將該焊料膏從該模具轉移至該封裝體，以及從該封裝體分離該模具。
該第二具體例的進一步說明，施加焊料膏至該模具更包含將一模板施加至該模具的一表面，該模具包含一或多個孔洞，經由在該模板中的一或多個開口擠出該焊料膏，以填充該一或多個孔洞，以及從該模具的該表面移除該模板。
緊接上文的該第二具體例的進一步說明，該開口的橫向尺寸係小於該孔洞的橫向尺寸。
上述該第二具體例的進一步說明，該模板具有一厚度，其足夠提供帶有一高度的焊料膏，在該模具和封裝體結合時，該高度使該焊料膏能夠接觸配置在該封裝體上的一或多個BGA焊盤。
該第二具體例的進一步說明，將該模具結合至該封裝體更包含將該模具的一表面，其包含填充焊料膏的一或多個孔洞，面向包含一或多個BGA焊盤的該封裝體的一表面，將該孔洞與該焊盤對準，以及將該焊料膏接觸至該焊盤。
緊接上文的該第二具體例的進一步說明，將該模具結合至該封裝體更包含將一第一個該模具和封裝體取放至一第二個該模具和封裝體上。
該第二具體例的進一步說明，將該焊膏從該模具轉移至該封裝體更包含使該焊料膏充分地回焊直到該焊膏在該焊盤上塌陷。
該第二具體例的進一步說明，該模具包含一或多個孔洞，該孔洞具有不被焊料潤濕的一表面。
緊接上文的該第二具體例的進一步說明，該模具包含一第一孔洞，該孔洞具有一第一橫向尺寸，其小於配置在該封裝體上圍繞一第一BGA焊盤的一阻焊開口(SRO)的橫向尺寸，該焊盤係從該第一孔洞轉移以容收焊料膏。
緊接上文的該第二具體例的進一步說明，該模具包含一第二孔洞，該第二孔洞具有一深度，其大於該第一孔洞的深度，以及，在該基板從該模具分離之後，焊料膏從該第一孔洞轉移至一第一BGA焊盤，該孔洞具有一第一高度，其少於從該第二孔洞轉移至一第二BGA焊盤的焊料膏的高度。
在一或多個第三具體例中，焊料膏模具包括第一孔洞的一網格陣列，其具有大於該第一深度且不超過600 μm的間距與配置在一封裝體上的BGA焊盤對準，其中該第一孔洞包括第一深度的一孔洞和第二深度的一孔洞。該模具包括一第二孔洞，其與配置在該封裝體基板上的一焊盤側組件對準，其中至少該第一孔洞包含不被焊料潤濕的表面。
該第三具體例的進一步說明，該第一孔洞具有不超過250 μm的橫向直徑，以及該第一深度係少於該橫向直徑的兩倍。
該第三具體例的進一步說明，至少該不被焊料潤濕的表面包含石墨。
緊接上文的該第三具體例的進一步說明，該模具為石墨的一單一主體。
該第三具體例的進一步說明，該模具包含一不銹鋼塊，其塗佈不被焊料潤濕的一材料。
然而，上述具體例並不限於此，在各種實施方式中，上述具體例可包括承諾僅有此類特點的子集、承諾不同順序的此類特點、承諾此類特點的不同組合、及/或承諾比明確列出的該等特點更多的特點。因此，本發明的範圍應參照所附專利申請範圍以及此類專利申請範圍的所賦予的等同物的全部範圍來確定。
101、102‧‧‧BGA封裝體 105‧‧‧IC晶片 110‧‧‧封裝體基板 120‧‧‧焊盤側組件 130、130A、130B、130C‧‧‧焊料特徵 135‧‧‧孔隙 201‧‧‧方法 210、220、230、240、250、260‧‧‧操作 305‧‧‧焊料膏模具 310‧‧‧第一孔洞 315‧‧‧第二孔洞 320‧‧‧孔洞 336‧‧‧BGA焊盤 440‧‧‧料膏印刷模板 530‧‧‧焊料膏 751‧‧‧橫向間隙 752‧‧‧空隙 755‧‧‧阻焊劑 852‧‧‧空隙 860‧‧‧孔隙 1205‧‧‧移動計算平台 1206‧‧‧伺服器機器 1210‧‧‧集成系統 1215‧‧‧電池 1220‧‧‧放大圖 1225‧‧‧RF積體電路 1230‧‧‧電源管理積體電路 1235‧‧‧控制器 1250‧‧‧單片SoC 1260‧‧‧中介板 1300‧‧‧計算裝置 1302‧‧‧主機板 1304‧‧‧處理器 1306‧‧‧通信晶片 a‧‧‧模具孔洞的直徑 b‧‧‧模具孔洞的深度 c‧‧‧模板厚度 e‧‧‧開口直徑 H1‧‧‧第一特徵高度 H2‧‧‧第二特徵高度 L1‧‧‧橫向的焊料特徵寬度 L2‧‧‧橫向的焊料特徵寬度 L3、L4‧‧‧直徑 S1‧‧‧橫向距離
在附圖圖示中，本案說明的材料係以示例的方式而非以限制的方式例示。為了例示的簡單和清楚，圖示中的例示元件不一定按比例繪製。舉例來說為了清楚起見，一些元件的尺寸可能相對於其它元件放大。再者，在認為適當的情況下，在圖示中重複參考標記以指示對應或類似的元件。在圖中： 圖1A根據一些具體例描繪包括不同高度的焊球的BGA封裝體101的剖面圖； 圖1B根據一些具體例描繪包括不同高度的焊球的BGA封裝體102的平面圖； 圖2為根據一些具體例用於BGA封裝體的焊料膏模製製程的流程圖； 圖3根據一些具體例描繪焊料膏模具的剖面圖； 圖4、5、6根據一些具體例描繪裝載焊料膏模具的剖面圖； 圖7A、7B根據一些具體例描繪裝載焊料膏模具與封裝體基板結合的剖面圖； 圖8A、8B根據一些具體例描繪從焊料膏模具將焊料膏轉移至封裝體基板的剖面圖； 圖9A、9B根據一些具體例描繪從空的焊料膏模具分離裝載封裝體基板的剖面圖； 圖10根據一些另擇的具體例描繪在最終回焊之前裝載焊料膏的封裝體基板的剖面圖； 圖11根據一些另擇的具體例描繪在最終回焊之後的BGA封裝體； 圖12根據一些具體例例示採用具有不同焊料連接高度的BGA封裝體的微處理器及/或記憶體的移動計算平台和資料伺服機器；以及 圖13為根據一些具體例之電子計算裝置的功能方塊圖。
101‧‧‧BGA封裝體
105‧‧‧IC晶片
110‧‧‧封裝體基板
120‧‧‧焊盤側組件
130‧‧‧焊料特徵
135‧‧‧孔隙
336‧‧‧BGA焊盤
H1‧‧‧第一特徵高度
H2‧‧‧第二特徵高度
L1‧‧‧橫向的焊料特徵寬度
L2‧‧‧橫向的焊料特徵寬度
L3‧‧‧直徑
L4‧‧‧直徑
S1‧‧‧橫向距離

Claims (25)

  1. 一種球閘陣列(BGA)封裝體，其包含：被配置在該封裝體內的一或多個積體電路晶片；被配置在該封裝體之一焊盤側上的複數個焊料特徵，該等焊料特徵包含具有第一高度的一第一焊料特徵及具有第二高度的一第二焊料特徵，該第二高度比該第一高度多超過該第一高度之10%的高度，該第一焊料特徵和該第二焊料特徵具有佔據焊料區域之至少5%的孔隙；以及被配置在該封裝體之該焊盤側上的複數個焊盤側組件，該等複數個組件與該第一焊料特徵間隔一第一距離、且與該第二焊料特徵間隔一第二距離，該第二距離大於該第一距離。
  2. 如請求項1之BGA封裝體，其中：該等焊料特徵各係一焊球；該等焊球包含SnAgCu合金；該第二焊料特徵被配置在比該第一焊料特徵更靠近該封裝體之周緣處；並且該第一焊料特徵和該第二焊料特徵具有佔據焊料區域之至少15%的孔隙。
  3. 如請求項1之BGA封裝體，其中：該等複數個焊料特徵進一步包含具有第三高度的一第三焊料特徵，該第三高度比該第二高度多超過該第二高度之10%的高度；並且該第二焊料特徵被配置在比該第一焊料特徵更靠近 該封裝體之周緣處，且該第三焊料特徵被配置在比該第二焊料特徵更靠近該封裝體之周緣處。
  4. 如請求項1之BGA封裝體，其中：該等複數個焊盤側組件係被配置在該封裝體之該焊盤側的內部部分之內，並被所具有之高度不超過該第一高度的數個第一焊料特徵包圍；並且該等第一焊料特徵進一步被所具有之高度至少等於該第二高度的數個第二焊料特徵包圍。
  5. 一種組裝球閘陣列(BGA)封裝體的方法，該方法包含下列步驟：在一模具上施加一模板，該模具含有具有第一深度的一第一孔洞及具有第二深度的一第二孔洞，該第二深度大於該第一深度；藉由通過該模板的數個開口施加焊料膏的方式，將具有第一體積之焊料膏填入該第一孔洞內，並將具有第二體積之焊料膏填入該第二孔洞內，該第二體積大於該第一體積；使該模具與一封裝體基體結合，並使該具有第一體積之焊料膏接觸一第一BGA焊盤、該具有第二體積之焊料膏接觸一第二BGA焊盤，該第二BGA焊盤被設置在比該第一BGA焊盤更靠近該封裝體基體之周緣處；藉由對焊料膏做充分回焊以使焊料膏自該等孔洞移出的方式，將該具有第一體積之焊料膏及該具有第二體積之焊料膏從該模具轉移到該封裝體基體上；以及 使該模具與該封裝體基體分離。
  6. 如請求項5之方法，其中，該等模板開口之橫向尺寸小於該等孔洞之橫向尺寸。
  7. 如請求項5之方法，其中，使該模具與該封裝體基體結合的步驟進一步包含：使該模具之具有受焊料膏填充的該等第一和第二孔洞的表面面對該封裝體基體之具有該等第一和第二BGA焊盤的表面；使該等孔洞對準該等焊盤；以及使焊料膏接觸該等焊盤。
  8. 如請求項7之方法，其中，使該模具與該封裝體基體結合的步驟進一步包含：將該模具與該封裝體基體中之一者取放至該模具與該封裝體基體中之另一者上。
  9. 如請求項5之方法，其中，該等第一和第二孔洞具有不會被焊料潤濕的表面。
  10. 如請求項5之方法，其中，該第一孔洞具有第一橫向尺寸，該第一橫向尺寸小於被配置在該封裝體基體上之圍繞該第一BGA焊盤的一阻焊開口(SRO)的橫向尺寸。
  11. 如請求項10之方法，其中：該第二孔洞係在該模具之對應於第二焊盤位置的區域中，且比該第一孔洞更靠近周緣；並且在使該基板與該模具分離之後，從該第一孔洞轉移至 該第一BGA焊盤的焊料膏所具有的高度小於從該第二孔洞轉移至該第二BGA焊盤的焊料膏所具有的高度。
  12. 如請求項5之方法，其中：施加該模板的步驟進一步包含：以該模板遮蔽在該模具中的一第三孔洞；並且使該模具與該封裝體基體結合的步驟進一步包含：使該第三孔洞對準在該封裝體基體上的一焊盤側組件。
  13. 如請求項5之方法，進一步包含下列步驟：在移除模具之後進行焊料膏回焊程序，以形成接觸該等焊盤的第一焊料特徵和第二焊料特徵。
  14. 如請求項13之方法，其中，該等焊料特徵包含SnAgCu合金。
  15. 如請求項14之方法，其中，該等第一和第二焊料特徵具有佔據焊料區域之至少15%的孔隙。
  16. 如請求項14之方法，其中：該第一焊料特徵具有第一高度，且該第二焊料特徵具有第二高度，該第二高度比該第一高度多超過該第一高度之10%的高度；並且該第二焊料特徵被配置在比該第一焊料特徵更靠近該封裝體基體之周緣處。
  17. 如請求項5之方法，其中，該模具包含間距不大於600μm的一個孔洞網格陣列。
  18. 如請求項17之方法，其中，該等孔洞具有不大於250μm的橫向直徑。
  19. 如請求項5之方法，其中，該模具含有液晶聚合物(LCP)和石墨其中至少一者。
  20. 如請求項5之方法，其中，該模具具有受不會被焊料潤濕之材料塗覆的一不銹鋼主體。
  21. 一種焊料膏模具，其包含：間距不大於600μm的由數個第一孔洞組成的一網格陣列，該等第一孔洞係要對準被配置在一封裝體基板上的數個BGA焊盤，其中，該等第一孔洞包含具有第一深度的一孔洞和具有第二深度的一孔洞，該第二深度大於該第一深度；以及一第二孔洞，其係要對準被配置在該封裝體基板上的一焊盤側組件，其中，至少該第一孔洞具有不會被焊料潤濕的表面。
  22. 如請求項21之焊料膏模具，其中，該等第一孔洞具有不超過250μm的橫向直徑，並且該第一深度小於該橫向直徑的兩倍。
  23. 如請求項21之焊料膏模具，其中，至少該等不會被潤濕的表面含有石墨。
  24. 如請求項23之焊料膏模具，其中，該模具為石墨單一主體。
  25. 如請求項21之焊料膏模具，其中，該模具具有受不會被焊料潤濕之材料塗覆的一不銹鋼塊。
TW106103795A 2016-03-28 2017-02-06 藉由焊料膏轉移之球閘陣列封裝體上的可變焊球高度之技術 TWI713690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/083,089 US9842818B2 (en) 2016-03-28 2016-03-28 Variable ball height on ball grid array packages by solder paste transfer
US15/083,089 2016-03-28

Publications (2)

Publication Number Publication Date
TW201803062A TW201803062A (zh) 2018-01-16
TWI713690B true TWI713690B (zh) 2020-12-21

Family

ID=59898204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103795A TWI713690B (zh) 2016-03-28 2017-02-06 藉由焊料膏轉移之球閘陣列封裝體上的可變焊球高度之技術

Country Status (4)

Country Link
US (3) US9842818B2 (zh)
CN (1) CN108701673B (zh)
TW (1) TWI713690B (zh)
WO (1) WO2017172135A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US9842818B2 (en) 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10362678B2 (en) 2016-04-18 2019-07-23 Skyworks Solutions, Inc. Crystal packaging with conductive pillars
US10297576B2 (en) 2016-04-18 2019-05-21 Skyworks Solutions, Inc. Reduced form factor radio frequency system-in-package
US10269769B2 (en) 2016-04-18 2019-04-23 Skyworks Solutions, Inc. System in package with vertically arranged radio frequency componentry
US10304799B2 (en) * 2016-12-28 2019-05-28 Intel Corporation Land grid array package extension
TW202329611A (zh) 2016-12-29 2023-07-16 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US11121089B2 (en) * 2018-11-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN113506849B (zh) * 2018-12-14 2022-07-08 新唐科技日本株式会社 半导体装置
KR102499476B1 (ko) 2019-08-19 2023-02-13 삼성전자주식회사 반도체 패키지
JP2022011066A (ja) * 2020-06-29 2022-01-17 日本電気株式会社 量子デバイス
US11817366B2 (en) * 2020-12-07 2023-11-14 Nxp Usa, Inc. Semiconductor device package having thermal dissipation feature and method therefor
US11948807B2 (en) 2021-03-30 2024-04-02 International Business Machines Corporation Feature selection through solder-ball population
US11963307B2 (en) 2021-03-30 2024-04-16 International Business Machines Corporation Vacuum-assisted BGA joint formation
CN116884862B (zh) * 2023-09-07 2023-11-24 江苏长晶科技股份有限公司 一种基于3d打印的凸点制作方法及芯片封装结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689412B1 (en) * 1997-04-28 2004-02-10 Societe Novatec S.A. Method for making connection balls on electronic circuits or components
US6736308B1 (en) * 2000-08-11 2004-05-18 Emc Corp Systems and methods for distributing solder paste using a tool having a solder paste aperture with a non-circular cross-sectional shape
TW201131735A (en) * 2009-12-29 2011-09-16 Intel Corp Semiconductor package with embedded die and its methods of fabrication
TW201133657A (en) * 2009-09-11 2011-10-01 Stats Chippac Ltd Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US20140091463A1 (en) * 2012-09-28 2014-04-03 Hae-jung Yu Semiconductor package apparatus
US20150108204A1 (en) * 2013-05-13 2015-04-23 Intel Corporation Integrated circuit package with spatially varied solder resist opening dimension
US20150241476A1 (en) * 2014-02-22 2015-08-27 International Business Machines Corporation Method of forming surface protrusions on an article and the article with the protrusions attached

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244143A (en) 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
TW434856B (en) 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
US6992899B2 (en) 2003-03-21 2006-01-31 Intel Corporation Power delivery apparatus, systems, and methods
WO2004108345A1 (ja) 2003-06-09 2004-12-16 Senju Metal Industry Co., Ltd. ソルダペースト
JP2005011837A (ja) * 2003-06-16 2005-01-13 Nippon Micron Kk 半導体装置用基板、半導体装置およびその製造方法
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
JP5208500B2 (ja) 2004-05-06 2013-06-12 エヌエックスピー ビー ヴィ 組込方法及びこの方法により製造されたアセンブリ
JP5181415B2 (ja) 2005-09-30 2013-04-10 富士通株式会社 電気部品の電源ピンへの給電装置
US7629680B2 (en) 2006-03-22 2009-12-08 Intel Corporation Direct power delivery into an electronic package
US7810702B2 (en) * 2008-07-02 2010-10-12 International Business Machines Corporation Solder standoffs for injection molding of solder
FI122217B (fi) 2008-07-22 2011-10-14 Imbera Electronics Oy Monisirupaketti ja valmistusmenetelmä
US8717093B2 (en) 2010-01-08 2014-05-06 Mindspeed Technologies, Inc. System on chip power management through package configuration
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
KR101709635B1 (ko) 2010-10-14 2017-02-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8704371B2 (en) 2011-10-10 2014-04-22 Texas Instruments Incorporated Semiconductor device having multiple bump heights and multiple bump diameters
KR101797079B1 (ko) 2011-12-30 2017-11-14 삼성전자 주식회사 Ｐｏｐ 구조의 반도체 패키지
JP2014011169A (ja) 2012-06-27 2014-01-20 Ps4 Luxco S A R L シリコンインターポーザ及びこれを備える半導体装置
US8742578B2 (en) 2012-07-19 2014-06-03 International Business Machines Corporation Solder volume compensation with C4 process
US9960105B2 (en) * 2012-09-29 2018-05-01 Intel Corporation Controlled solder height packages and assembly processes
US8970051B2 (en) * 2013-06-28 2015-03-03 Intel Corporation Solution to deal with die warpage during 3D die-to-die stacking
JP6193184B2 (ja) * 2013-07-08 2017-09-06 株式会社東芝 非水電解質二次電池用負極活物質、非水電解質二次電池用負極活物質の製造方法、非水電解質二次電池、電池パック及び車
KR20150053592A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9392695B2 (en) * 2014-01-03 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Electric component module
JP6344919B2 (ja) 2014-01-21 2018-06-20 キヤノン株式会社 プリント回路板及び積層型半導体装置
US9842818B2 (en) 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
US10123419B2 (en) 2016-03-30 2018-11-06 Intel Corporation Surface-mountable power delivery bus board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689412B1 (en) * 1997-04-28 2004-02-10 Societe Novatec S.A. Method for making connection balls on electronic circuits or components
US6736308B1 (en) * 2000-08-11 2004-05-18 Emc Corp Systems and methods for distributing solder paste using a tool having a solder paste aperture with a non-circular cross-sectional shape
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
TW201133657A (en) * 2009-09-11 2011-10-01 Stats Chippac Ltd Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
TW201131735A (en) * 2009-12-29 2011-09-16 Intel Corp Semiconductor package with embedded die and its methods of fabrication
US20140091463A1 (en) * 2012-09-28 2014-04-03 Hae-jung Yu Semiconductor package apparatus
US20150108204A1 (en) * 2013-05-13 2015-04-23 Intel Corporation Integrated circuit package with spatially varied solder resist opening dimension
US20150241476A1 (en) * 2014-02-22 2015-08-27 International Business Machines Corporation Method of forming surface protrusions on an article and the article with the protrusions attached

Also Published As

Publication number Publication date
WO2017172135A1 (en) 2017-10-05
US20180068969A1 (en) 2018-03-08
US20190096838A1 (en) 2019-03-28
US9842818B2 (en) 2017-12-12
US20170278816A1 (en) 2017-09-28
US10256205B2 (en) 2019-04-09
TW201803062A (zh) 2018-01-16
US10504863B2 (en) 2019-12-10
CN108701673A (zh) 2018-10-23
CN108701673B (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
TWI713690B (zh) 藉由焊料膏轉移之球閘陣列封裝體上的可變焊球高度之技術
US11824018B2 (en) Heterogeneous nested interposer package for IC chips
EP3761352A1 (en) Nested interposer package for ic chips
US20210305132A1 (en) Open cavity bridge co-planar placement architectures and processes
US9536805B2 (en) Power management integrated circuit (PMIC) integration into a processor package
US20170188460A1 (en) Direct chip attach using embedded traces
US11935857B2 (en) Surface finishes with low RBTV for fine and mixed bump pitch architectures
Chang et al. Development and characterization of new generation panel fan-out (P-FO) packaging technology
US11881438B2 (en) First-level integration of second-level thermal interface material for integrated circuit assemblies
TW202137441A (zh) 用於包括焊料陣列熱互連的組件的具有可焊接熱介面結構的ｉｃ晶粒和散熱器
US11145583B2 (en) Method to achieve variable dielectric thickness in packages for better electrical performance
US11322456B2 (en) Die back side structures for warpage control
US9607937B2 (en) Pin grid interposer
EP4156255A1 (en) Localized high permeability magnetic regions in glass patch for enhanced power delivery
KR20160021072A (ko) 적층된 전자 디바이스들을 포함하는 전자 어셈블리
US20190221456A1 (en) Selective and multilevel solder paste pin transfer
US20230089093A1 (en) In-built magnetic inductor schemes for glass core substrates
EP4152374A1 (en) Moat protection to prevent crack propagation in glass core substrates or glass interposers
WO2019066859A1 (en) BOX ON ACTIVE SILICON SEMICONDUCTOR BOXES
US20230089096A1 (en) Multiple dies coupled with a glass core substrate
EP4203008A1 (en) Package architecture with in-glass blind and through cavities to accommodate dies
TW201535623A (zh) 系統級封裝模組及其製造方法