TWI708252B - 記憶體晶片超頻測試模組及其方法 - Google Patents

記憶體晶片超頻測試模組及其方法 Download PDF

Info

Publication number
TWI708252B
TWI708252B TW108123869A TW108123869A TWI708252B TW I708252 B TWI708252 B TW I708252B TW 108123869 A TW108123869 A TW 108123869A TW 108123869 A TW108123869 A TW 108123869A TW I708252 B TWI708252 B TW I708252B
Authority
TW
Taiwan
Prior art keywords
test
memory
memory chip
testing machine
stage
Prior art date
Application number
TW108123869A
Other languages
English (en)
Other versions
TW202103175A (zh
Inventor
洪康寧
Original Assignee
全何科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 全何科技股份有限公司 filed Critical 全何科技股份有限公司
Priority to TW108123869A priority Critical patent/TWI708252B/zh
Priority to KR1020190179096A priority patent/KR102248671B1/ko
Application granted granted Critical
Publication of TWI708252B publication Critical patent/TWI708252B/zh
Publication of TW202103175A publication Critical patent/TW202103175A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本發明為一種記憶體晶片超頻測試模組及其方法，應用在兩階段的記憶體晶片測試製程中，篩檢不同速度的記憶體晶片，包含測試盤區、定位暫存盤、至少一預測試機台、多個測試機台以及機械手臂，機械手臂電性連接測試盤區、定位暫存盤、預測試機台以及測試機台，預測試機台設置在定位暫存盤及測試機台的中間，對記憶體做第一階段的測試及篩選，經過第一階段預測試機台篩選通過的記憶體，將在測試機台進行完整的記憶體晶片測試。提高效率、準確度及減少誤判。

Description

記憶體晶片超頻測試模組及其方法
本發明係有關於一種記憶體晶片超頻測試模組及其方法，尤其是透過預測試機台對記憶體晶片做初步篩檢，達到多速度分類的工程。
目前 隨著科技日新月異，各種記憶體也以不同形式應用於日常生活中，以使各種電子設備具備更多功能和操作性。例如個人電腦(PC)內常用的隨機存取記憶體(Random Access Memory，RAM)，具備隨時讀寫及高速度的特性，故常被做為作業系統或其他正在執行中的程式的臨時資料之儲存媒介。又可細分為，動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)以及靜態隨機存取記憶體(Static Random Access Memory，SRAM)。
且在電競產業近年來成長速度之快，其首要配備就是利用高階電子設備，如：主機板、記憶體…等，作為獲勝的標準配備，再搭配選手的智力、技巧的展現，而電競選手在硬體配備選擇上首重記憶體速度，因此，為製造出高速度記憶體，其需要提高對製程上的需求，也就是從顆粒測試著手，因為顆粒即為製造記憶體的重要原物料之一。
在傳統上，記憶體製程及測試的方法，採用大量的人力進行顆粒的速度分類，且必須由低速開始篩檢，若要檢測出超頻的記憶體，為了避免機台故障而造成的後續維修成本，採用大量人力的同時也代表耗費大量時間以及管理成本，而且人員的眼力及體力所造成的疲勞及誤判也隨之提升，都是需要突破及改進的地方。
由於上述的問題，對於檢測出超頻記憶體，本發明之主要目的在於提供一種記憶體晶片超頻測試模組，應用於篩檢不同速度的記憶體晶片，記憶體晶片超頻測試模組包含測試盤區、定位暫存盤、至少一預測試機台、多個測試機台以及機械手臂，機械手臂電性連接測試盤區、定位暫存盤、預測試機台以及測試機台。
較佳而言，測試盤區可以細分為三種，分別放置不同記憶體，放置待測試記憶體的第一測試盤，放置等待二次測試記憶體的第二測試盤，以及放置欲淘汰記憶體的第三測試盤。
較佳而言，定位暫存盤可以分為兩個區域，一部分為定位區，另一部分為暫存區，定位區設置的目的在於確保每一個被抓取的待測試記憶體排列整齊，透過定位區的特殊設計，使機械手臂再次抓取記憶體時可以準確定位在記憶體中間，而暫存區則用以存放準備進行下一階段測試的記憶體。
預測試機台設置在定位暫存盤及測試機台的中間，對記憶體做第一階段的測試及篩選，預測試機台內包含一微處理器(CPU)，直接控制預測試機台對記憶體做直流參數測試和交流參數測試，經過第一階段預測試機台篩選通過的記憶體，將在測試機台進行完整的記憶體晶片測試。
本發明之另一目的在於提供一種記憶體晶片超頻測試方法，應用在兩階段的記憶體晶片測試製程中，在進行第一次測試(第一次篩選)之前，待測試的記憶體放置在第一測試盤，並且設定預測試機台的第一階段測試(預測試)參數。
將記憶體晶片移動到預測試機台，在此預測試機台僅是做簡易的通電測試，第一階段測試(預測試)結束後，通過測試的記憶體亦即速度高於參數的記憶體將移動到測試機台，未通過的記憶體則分為兩類，其中屬於等待二次測試(降階再測試)的記憶體，移往第二測試盤，屬於短路欲淘汰的記憶體移往第三測試盤，藉此分類及篩選出特定速度的記憶體。
本發明藉由改善傳統製程帶來的高人力成本及時間成本，取而代之的是透過自動化設備提高效率及減少誤判，同時創新加入預測試的兩階段篩檢，達到一次性分類多種速度的功效，甚至有別於傳統的進行反向測試。
以下配合圖示及元件符號對本發明之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。
本發明為一種記憶體晶片超頻測試模組及其方法，其中，記憶體晶片超頻測試模組較佳實施例請參閱圖1，圖1為本發明記憶體晶片超頻測試模組的示意圖，包含測試盤區10、定位暫存盤20、至少一預測試機台30、多個測試機台40以及機械手臂50，主要是用於測試記憶體速度以進行篩選及分類。
進一步而言，測試盤區10上放置多個記憶體，記憶體透過機械手臂50的抓取在測試盤區10、定位暫存盤20、預測試機台30以及測試機台40之間移動，本發明的測試盤區10可以細分為三種，分別放置不同記憶體，請參閱圖2，圖2中顯示的測試盤區10僅為說明並不是加以限定其上記憶體的排列方式，測試盤區10分為放置待測試記憶體的第一測試盤11，放置等待二次測試記憶體的第二測試盤12，以及放置欲淘汰記憶體的第三測試盤13。
定位暫存盤20可以分為兩個區域，如圖3所示，一部分為定位區21，另一部分為暫存區22，同樣地，圖3中顯示的定位暫存盤20僅為說明並不是加以限定其上記憶體的排列方式，機械手臂50將記憶體從測試盤區10中的第一測試盤11抓取並放置在定位暫存盤20的定位區21，定位區21設置的目的在於確保每一個被抓取的待測試記憶體排列整齊，因為機械手臂50從測試盤區10抓取記憶體的位置並不一定每一個都是在記憶體中間，因此需透過定位區21的特殊設計，使放在定位區21上的記憶體可以整齊排列，使機械手臂50再次抓取時可以準確定位在記憶體中間，而暫存區22則用以存放準備進行下一階段測試的記憶體。
預測試機台30設置在定位暫存盤20及測試機台40的中間，對記憶體做第一階段的測試及篩選，預測試機台30內包含一微處理器(CPU)，直接控制預測試機台對記憶體做快速直流參數測試和交流參數測試，因是由CPU控制所以不需要開機，能縮短預測試的時間，經過第一階段預測試機台30篩選通過的記憶體，將在測試機台40進行完整的記憶體晶片測試。
具體而言，待測試的記憶體被放置在第一測試盤11，透過機械手臂50抓取第一測試盤11上的其中一排記憶體，並放置在定位暫存盤20上的定位區21，使記憶體的排列更整齊一致，再經由機械手臂50移動到預測試機台30進行第一階段的測試，在此第一階段的測試主要是測記憶體的速度以及開路/短路測試，第一階段測試後將通過測試(篩選)的記憶體藉由機械手臂50移往測試機台40，未通過的記憶體則分為兩類，其中屬於等待二次測試(降階再測試)的記憶體，移往第二測試盤12，屬於短路欲淘汰的記憶體移往第三測試盤13。
本發明其中一實施例可以參考圖4所示，記憶體測試模組包含測試盤區10、一個定位暫存盤20、一個預測試機台30、多個測試機台40以及機械手臂50，定位暫存盤20與預測試機台30並非限定在數量，此實施例僅是說明多種情形之一，其中，測試盤區10可以包含第一測試盤11、第二測試盤12以及第三測試盤13，測試盤區10內第一測試盤11、第二測試盤12以及第三測試盤13的數量同樣未加以限定，而定位暫存盤20包含定位區21以及暫存區22。
在進行第一次測試(第一次篩選)之前，待測試的記憶體放置在第一測試盤11，並且設定預測試機台30的第一階段測試(預測試)參數，此參數可以依照欲篩選出多少速度的記憶體而決定，假設欲篩選出速度高於3200MHz的記憶體，則設定的參數需比欲篩選出的速度高一些，例如3333MHz，藉以篩選出特定速度的記憶體，提升效率。
機械手臂50與測試盤區10、定位暫存盤20、預測試機台30以及測試機台40電性連接，其中機械手臂50較佳而言是設置在測試盤區10、定位暫存盤20、預測試機台30以及測試機台40的上方，除了節省空間外也增加移動靈活性。
第一階段測試(預測試)參數設定完成後，機械手臂50抓取第一測試盤11中的一排待測試的記憶體到定位區21，調整排列後移動到預測試機台30，預測試機台30內包含一微處理器(CPU)，直接控制預測試機台對記憶體做快速直流參數測試和交流參數測試，因直接由CPU控制，不需要開機，所以只需大約8-10秒即可完成，第一階段測試(預測試)結束後，通過測試的記憶體亦即速度高於參數的記憶體將移動到測試機台40，進行第二階段測試亦即完整的記憶體晶片測試，也就是所謂的Burn in test燒機測試，此第二階段測試需費時較長時間，而未通過測試的記憶體可能包含速度未達設定的參數或晶片開路/短路，分別移動至第二測試盤12及第三測試盤13。
其中記憶體晶片是否通過預測試機台30的篩檢，可以透過通訊裝置的介面，讓機械手臂50分辨記憶體晶片是否通過預測試的篩檢。
經過測試機台40完整的記憶體晶片測試後，遂可對記憶體的速度做分類，篩選出特定速度的記憶體，在所有第一測試盤11的記憶體都完成後，接著可以重新設定預測試參數，且第二測試盤12的記憶體會移動到第一測試盤11，再進行一次兩階段測試，藉此分類及篩選出特定速度的記憶體。
本發明記憶體晶片超頻測試方法請配合參閱圖5，圖5為本發明的方法流程示意圖，有別於傳統測試方法只能從低速開始篩檢，本發明一次完整的篩選分為兩階段測試，能依照使用者目的篩選出特定速度的記憶體。
首先對預測試機台30決定並設定預測試參數，將所有待測試的記憶體晶片放置在測試盤區10中的第一測試盤11上，例如設定預測試參數為3333MHz，隨後機械手臂50將第一測試盤11上之其中一排記憶體晶片抓取且移動至定位暫存盤20的定位區21，進行定位亦即調整記憶體晶片的排列，使記憶體晶片排列一致且整齊，使得機械手臂50抓取位置更精確。
接著機械手臂50將待測試的記憶體晶片移動至預測試機台30，對記憶體做簡單的通電測試，包含記憶體開路/短路測試，此階段的預測試為第一階段測試也可以視為第一階段的篩選，預測試機台30內包含一微處理器(CPU)，直接控制預測試機台對記憶體做快速直流參數測試和交流參數測試，記憶體晶片在預測試機台30測試大約需花費8-10秒時間。
接著，機械手臂50將視記憶體晶片預測試的結果，將記憶體晶片移往不同地方，若記憶體晶片通過預測試機台30的預測試，則將記憶體晶片抓取到測試機台40進行第二階段測試(完整的晶片測試)，也就是所謂的燒機測試，若記憶體晶片未通過預測試機台30的預測試，則將記憶體晶片抓取到第二測試盤12(等待降階再測試)或第三測試盤13(淘汰)，然而，因為測試機台40進行第二階段測試需費時較長的時間，因此當所有的測試機台40都正在執行第二階段測試時，機械手臂50便會將通過預測試的記憶體晶片先移放至定位暫存盤20中的暫存區22等待。
未通過預測試的記憶體晶片將先放置在測試盤區10中之第二測試盤12，等待所有第一測試盤11中的記憶體晶片都完成第一次的篩選後，重新對預測試機台30設定新的預測試參數，例如將參數調降為2888MHz，進行降階再測試也就是所謂的第二次篩選，同樣重複前述的步驟流程，完成第二次篩選及分類，直到所有的記憶體晶片完成篩選及分類後結束。
本發明的主要功效在於，改善傳統的晶片測試製程需採用大量的人力進行速度的分類，而本發明利用自動化的設備及機械手臂縮減人員管理的成本，以及減少人員眼力、體力疲勞所產生的誤判，提高準確度及效率。
本發明另一功效在於，改善傳統晶片測試製程必須從低速開始篩檢耗費大量時間，本發明利用新的兩階段測試分類篩選方式，達到一次性分類多種速度，並且還可指定特定速度進行篩檢，或有別於傳統從高速開始反向測試，同時也確保測試機台的穩定性。
以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明做任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。
10:測試盤區 11:第一測試盤 12:第二測試盤 13:第三測試盤 20:定位暫存盤 21:定位區 22:暫存區 30:預測試機台 40:測試機台 50:機械手臂
圖1為本發明記憶體晶片超頻測試模組的示意圖； 圖2為本發明測試盤區的詳細示意圖； 圖3為本發明定位暫存盤的詳細示意圖； 圖4為本發明記憶體晶片超頻測試模組的實施例示意圖；以及 圖5為本發明記憶體晶片超頻測試方法的流程示意圖。
10:測試盤區
20:定位暫存盤
30:預測試機台
40:測試機台
50:機械手臂

Claims (9)

  1. 一種記憶體晶片超頻測試模組，應用在篩檢不同速度的記憶體晶片，包含：一測試盤區，放置待測試的記憶體晶片；一定位暫存盤，該定位暫存盤分為一定位區以及一暫存區，該定位區用以調整記憶體晶片之排列；至少一預測試機台，且該預測試機台內設定有一預測試參數；多個測試機台；以及一機械手臂，該機械手臂用以抓取記憶體晶片，且該機械手臂電性連接該測試盤區、該定位暫存盤、該至少一預測試機台以及該等測試機台；其中該機械手臂從該測試盤區抓取記憶體晶片至該定位暫存盤的該定位區，使記憶體晶片排列一致，再次抓取記憶體晶片移動至該至少一預測試機台，藉由該至少一預測試機台依據該預測試參數對記憶體晶片進行第一階段篩檢，通過第一階段篩檢的記憶體晶片由該機械手臂移動到該測試機台，對記憶體晶片進行完整晶片測試，該暫存區用以存放等待進行完整晶片測試之記憶體晶片，未通過測試的記憶體晶片則由該機械手臂移回該測試盤區，其中該預測試參數，依據使用者欲篩選出特定速度的記憶體晶片做設定，該預測試需比欲篩選出的特定速度高。
  2. 依據申請專利範圍第1項所述之記憶體晶片超頻測試模組，其中該測試盤區進一步包含至少一第一測試盤、至少一第二測試盤以及至少一第三測試盤，該至少一第一測試盤放置準備進行第一次篩選的記憶體晶片，該至少一第二測試盤放置等待降階再測試的記憶體晶片，該至少一第三測試盤放置待淘汰的記憶體晶片。
  3. 依據申請專利範圍第1項所述之記憶體晶片超頻測試模組，其中記憶體晶片是否通過該預測試機台的篩檢，係透過一通訊裝置的介面，讓該機械手臂分辨記憶體晶片是否通過預測試的篩檢。
  4. 依據申請專利範圍第1項所述之記憶體晶片超頻測試模組，其中該預測試機台進行的第一階段篩檢進一步包含直流參數測試和交流參數測試。
  5. 一種記憶體晶片超頻測試方法，應用在兩階段的記憶體晶片測試製程中，包含：決定並設定一預測試參數且儲存於一預測試機台中，將所有待進行第一次篩選的記憶體晶片放置在一測試盤區上，一機械手臂將該測試盤區上之其中一排記憶體晶片抓取且移動至一定位暫存盤中的一定位區，進行定位亦即調整記憶體晶片的排列；該機械手臂將記憶體晶片移動至該預測試機台，該預測試機台對記憶體晶片通電測試，此階段的預測試視為第一階段測試；完成第一階段測試後，該機械手臂將視記憶體晶片預測試的結果，將記憶體晶片移往不同地方，若記憶體晶片通過該預測試機台的預測試，則將記憶體晶片抓取到一測試機台進行第二階段測試，此第二階段測試為完整的晶片測試，若記憶體晶片未通過該預測試機台的預測試，則該機械手臂將記憶體晶片抓取回該測試盤區，等待降階再測試，當所有的該測試機台都正在執行第二階段測試時，該機械手臂便會將通過預測試的記憶體晶片先移放至該定位暫存盤中的一暫存區；經過完整晶片測試的第二階段測試之記憶體晶片，即確定記憶體晶片的速度，得以完成記憶體晶片的分類； 未通過預測試的記憶體晶片，在等待所有記憶體晶片都完成第一次篩選後，重新對該預測試機台設定新的預測試參數，重複上述的步驟流程進行降階再測試；直到所有記憶體晶片完成篩選及分類後結束。
  6. 依據申請專利範圍第5項所述之記憶體晶片超頻測試方法，其中該測試盤區進一步包含至少一第一測試盤、至少一第二測試盤以及至少一第三測試盤，該至少一第一測試盤放置準備進行第一次篩選的記憶體晶片，該至少一第二測試盤放置等待降階再測試的記憶體晶片，該至少一第三測試盤放置待淘汰的記憶體晶片。
  7. 依據申請專利範圍第5項所述之記憶體晶片超頻測試方法，其中該預測試參數，依據使用者欲篩選出特定速度的記憶體晶片做設定，該預測試需比欲篩選出的特定速度高。
  8. 依據申請專利範圍第5項所述之記憶體晶片超頻測試方法，其中記憶體晶片是否通過該預測試機台的第一階段測試，係透過一通訊裝置的介面，讓該機械手臂分辨記憶體晶片是否通過預測試的篩檢。
  9. 依據申請專利範圍第5項所述之記憶體晶片超頻測試方法，其中該預測試機台進行的第一階段篩檢進一步包含直流參數測試和交流參數測試。
TW108123869A 2019-07-05 2019-07-05 記憶體晶片超頻測試模組及其方法 TWI708252B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108123869A TWI708252B (zh) 2019-07-05 2019-07-05 記憶體晶片超頻測試模組及其方法
KR1020190179096A KR102248671B1 (ko) 2019-07-05 2019-12-31 메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108123869A TWI708252B (zh) 2019-07-05 2019-07-05 記憶體晶片超頻測試模組及其方法

Publications (2)

Publication Number Publication Date
TWI708252B true TWI708252B (zh) 2020-10-21
TW202103175A TW202103175A (zh) 2021-01-16

Family

ID=74091844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123869A TWI708252B (zh) 2019-07-05 2019-07-05 記憶體晶片超頻測試模組及其方法

Country Status (2)

Country Link
KR (1) KR102248671B1 (zh)
TW (1) TWI708252B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473568B2 (en) * 2006-05-17 2009-01-06 Kingston Technology Corp. Memory-module manufacturing method with memory-chip burn-in and full functional testing delayed until module burn-in
TWM385789U (en) * 2010-03-22 2010-08-01 Golden Emperor Internat Ltd Integrated circuit chip detection equipment
TW201241617A (en) * 2011-04-07 2012-10-16 Hon Hai Prec Ind Co Ltd System and method for testing a NVRAM

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055466A (ko) * 2003-12-08 2005-06-13 매그나칩 반도체 유한회사 반도체소자의 테스트 시간 감소 방법
US7619432B2 (en) 2004-01-29 2009-11-17 Howard Roberts Tandem handler system and method for reduced index time
KR20090115615A (ko) * 2008-05-02 2009-11-05 프롬써어티 주식회사 고장 여부 판단장치를 포함한 메모리 테스트 시스템 및메모리 테스트 시스템에서 디바이스의 고장 여부 판단방법
KR20100002357A (ko) * 2008-06-30 2010-01-07 삼성전자주식회사 멀티 번인 테스트 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473568B2 (en) * 2006-05-17 2009-01-06 Kingston Technology Corp. Memory-module manufacturing method with memory-chip burn-in and full functional testing delayed until module burn-in
TWM385789U (en) * 2010-03-22 2010-08-01 Golden Emperor Internat Ltd Integrated circuit chip detection equipment
TW201241617A (en) * 2011-04-07 2012-10-16 Hon Hai Prec Ind Co Ltd System and method for testing a NVRAM

Also Published As

Publication number Publication date
KR20210005505A (ko) 2021-01-14
TW202103175A (zh) 2021-01-16
KR102248671B1 (ko) 2021-05-06

Similar Documents

Publication Publication Date Title
US10622090B2 (en) Arbitration for memory diagnostics
US11009544B2 (en) Inspection system, wafer map display, wafer map display method, and computer program
US6304095B1 (en) Semiconductor measurement instrument with the capability to dynamically change examination criteria
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
TWI708252B (zh) 記憶體晶片超頻測試模組及其方法
TWI686810B (zh) 記憶體晶片超頻測試方法
JPS6095930A (ja) 集積回路試験システム及び集積回路装置
CN112309492A (zh) 内存芯片超频测试模块及其方法
US20150066414A1 (en) Automatic retest method for system-level ic test equipment and ic test equipment using same
CN209000871U (zh) 一种晶圆测试系统
TWM585963U (zh) 記憶體晶片超頻測試模組
TWM585964U (zh) 記憶體晶片超頻測試裝置
JP4515815B2 (ja) 半導体素子の検査方法
CN210253175U (zh) 记忆体晶片超频测试装置
CN209947446U (zh) 内存芯片超频测试模块
US20100100786A1 (en) Serial test mode of an integrated circuit (ic)
US20090024324A1 (en) Method and System for GRR Testing
CN112317352B (zh) 记忆体晶片超频测试方法
US20120242362A1 (en) Test apparatus
KR100630701B1 (ko) 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법
US8228084B1 (en) Systems and methods for self-testing of integrated devices during production
KR100780849B1 (ko) 샷 단위의 웨이퍼 검사 방법
TWI279571B (en) Method and device for testing integrated circuit
TW202024650A (zh) 電容測試裝置
US11555828B2 (en) Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods