KR102248671B1 - 메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법 - Google Patents

메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법 Download PDF

Info

Publication number
KR102248671B1
KR102248671B1 KR1020190179096A KR20190179096A KR102248671B1 KR 102248671 B1 KR102248671 B1 KR 102248671B1 KR 1020190179096 A KR1020190179096 A KR 1020190179096A KR 20190179096 A KR20190179096 A KR 20190179096A KR 102248671 B1 KR102248671 B1 KR 102248671B1
Authority
KR
South Korea
Prior art keywords
test
memory chip
memory
testing machine
disk
Prior art date
Application number
KR1020190179096A
Other languages
English (en)
Other versions
KR20210005505A (ko
Inventor
콘-닝 훙
Original Assignee
브이-컬러 테크놀로지 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이-컬러 테크놀로지 아이엔씨 filed Critical 브이-컬러 테크놀로지 아이엔씨
Publication of KR20210005505A publication Critical patent/KR20210005505A/ko
Application granted granted Critical
Publication of KR102248671B1 publication Critical patent/KR102248671B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법에 관한 것으로, 두 단계의 메모리 칩 테스트 공정에서 다양한 속도의 메모리 칩의 스크리닝하에 적용되고, 테스트 디스크 영역, 위치 결정 임시 저장 디스크, 적어도 하나의 사전 테스팅 머신, 복수의 테스팅 머신 및 로봇암을 포함하며, 로봇암은 테스트 디스크 영역, 위치 결정 임시 저장 디스크, 사전 테스팅 머신 및 테스팅 머신과 전기적으로 연결되고, 사전 테스팅 머신은 위치 결정 임시 저장 디스크와 테스팅 머신의 중간에 구비되어 메모리에 대해 제1 단계의 테스트 및 스크리닝을 수행하며, 제1 단계 사전 테스팅 머신에 의해 스크리닝된 메모리는 테스팅 머신에서 완전 메모리 칩 테스트된다. 효율 및 정확도를 향상시키고 오판을 감소시킨다.

Description

메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법{MODULE AND METHOD OF MEMORY CHIP OVERCLOCKING TEST}
본 발명은 메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법에 관한 것으로, 특히, 사전 테스팅 머신을 통해 메모리 칩을 예비 스크리닝하여 다양한 속도를 분류하는 프로젝트를 달성하는 것이다.
현재, 과학기술이 급속도로 발전함에 따라, 다양한 메모리가 일상 생활에 다양한 형태로 적용되어 다양한 전자 기기가 더욱 많은 기능과 작동성을 갖는다. 예를 들어, 개인용 컴퓨터(PC)에 자주 사용되는 랜덤 액세스 메모리(Random Access Memory, RAM)는 언제든지 읽기/쓰기 및 고속 특성이 있으므로 작업 시스템 또는 기타 실행 중인 프로그램의 임시 데이터를 위한 저장 매체로 자주 사용된다. RAM은 다이나믹 랜덤 액세스 메모리(Dynamic Random Access Memory, DRAM) 및 스태틱 랜덤 액세스 메모리(Static Random Access Memory, SRAM)로 세분될 수도 있다.
그리고, 최근 e-스포츠 산업에서 급속도로 성장하고 있으며, 메인보드 및 메모리 등과 같은 고급 전자 기기를 승리하는 표준 장비로 사용하고, 플레이어의 지력 및 기교를 결합시키되, e-스포츠 플레이어는 하드웨어 장비 선택에서 메모리 속도에 중점을 두므로, 고속 메모리를 제조하려면 제조 공정의 수요를 향상시켜야 하며, 즉, 입자가 메모리를 제조하는 중요한 원료 중 하나이기 때문에 입자 테스트부터 시작하여야 한다.
전통적으로, 메모리 공정 및 테스트 방법은 대량의 인력을 사용하여 입자의 속도를 분류하되 반드시 저속에서 스크리닝을 시작하여야 하고, 오버 클로킹된 메모리가 검출되면 기계 고장으로 인한 후속 유지 보수 비용을 방지하기 위해 많은 인력을 사용하는 동시에 시간과 관리 비용이 많이 들 뿐만 아니라, 사람의 시력 및 체력으로 인한 피로 및 오판도 증가하는 것을 의미하며, 이 또한 돌파하고 개선하여야 할 부분이다.
상기 문제점으로 인해, 오버 클로킹된 메모리를 검출하는 것에 관하여, 본 발명의 주요 목적은 메모리 칩 오버 클로킹 테스트 모듈을 제공하고, 속도가 다른 메모리 칩의 스크리닝에 적용되는 메모리 칩 오버 클로킹 테스트 모듈에 있어서, 메모리 칩 오버 클로킹 테스트 모듈은 테스트 디스크 영역, 위치 결정 임시 저장 디스크, 적어도 하나의 사전 테스팅 머신, 복수의 테스팅 머신 및 로봇암을 포함하고, 로봇암은 테스트 디스크 영역, 위치 결정 임시 저장 디스크, 사전 테스팅 머신 및 테스팅 머신과 전기적으로 연결된다.
바람직하게, 테스트 디스크 영역은 테스트될 메모리가 배치되는 제1 테스트 디스크, 2차 테스트될 메모리가 배치되는 제2 테스트 디스크, 및 제거될 메모리가 배치되는 제3 테스트 디스크와 같이 각각 다른 메모리가 배치되는 세 가지 유형으로 세분화된다.
바람직하게, 위치 결정 임시 저장 디스크는 2개 영역으로 분류될 수 있고, 하나는 위치 결정 영역이고 다른 하나는 임시 저장 영역이며, 위치 결정 영역의 설정은 픽업된 각각의 테스트될 메모리가 정연하게 배열되도록 확보하는 것을 목적으로 하고, 위치 결정 영역의 특수 설계를 통해 로봇암이 메모리를 다시 픽업할 때 메모리 중간에 정확하게 위치되도록 하며, 임시 저장 영역은 다음 단계 테스트를 위한 메모리를 저장한다.
사전 테스팅 머신은 위치 결정 임시 저장 디스크와 테스팅 머신의 중간에 구비되고, 메모리에 대해 제1 단계의 테스트 및 스크리닝을 수행하며, 사전 테스팅 머신에는 마이크로 프로세서(CPU)가 포함되어 있어, 메모리에서 DC 파라미터 테스트 및 AC 파라미터 테스트를 수행하기 위해 사전 테스팅 머신을 직접 제어한다. 제1 단계의 사전 테스팅 머신의 스크리닝을 통과한 메모리는 테스트 디스크에서 완전 메모리 칩 테스트된다.
본 발명의 다른 목적은 두 단계의 메모리 칩 테스트 공정에 적용되고, 1차 테스트(1차 스크리닝)를 수행하기 전에 테스트될 메모리를 제1 테스트 디스크에 배치하며, 사전 테스팅 머신의 제1 단계 테스트(사전 테스트)의 파라미터를 설정하는 메모리 칩 오버 클로킹 테스트 방법을 제공한다.
메모리 칩을 사전 테스팅 머신으로 이동시켜, 사전 테스팅 머신에서 간단한 파워 온 테스트(power on test)만 수행하고, 제1 단계 테스트(사전 테스트) 종료 후, 테스트를 통과한 메모리, 즉 속도가 파라미터보다 높은 메모리를 테스팅 머신으로 이동시키며, 테스트를 통과하지 못한 메모리는 두 유형으로 분류되되, 여기서 2차 테스트(다운 그레이드되어 다시 테스트됨)될 것에 속하는 메모리는 제2 테스트 디스크로 이동되고, 단락되어 제거되는 것에 속하는 메모리는 제3 테스트 디스크로 이동되며, 이로써 특정 속도의 메모리를 분류하고 스크리닝한다.
본 발명은 전통적인 제조 공정에 의해 발생하는 높은 인력 비용 및 시간 비용을 개선하고, 이를 자동화 장비로 대체하여 효율을 향상 및 오판을 감소시킬 뿐만 아니라, 사전 테스트의 두 단계 스크리닝을 혁신적으로 추가하여 다양한 속도를 일회적으로 분류하는 효과를 달성하며, 기존 역방향 테스트와는 다르다.
도 1은 본 발명에 따른 메모리 칩 오버 클로킹 테스트 모듈의 모식도이다.
도 2는 본 발명에 따른 테스트 디스크 영역의 상세한 모식도이다.
도 3은 본 발명에 따른 위치 결정 임시 저장 디스크의 상세한 모식도이다.
도 4는 본 발명에 따른 메모리 칩 오버 클로킹 데스트 모듈의 실시예 모식도이다.
도 5는 본 발명에 따른 메모리 칩 오버 클로킹 테스트 방법의 흐름 모식도이다.
이하, 당업자가 본 명세서를 깊이 연구한 후 이를 구현할 수 있도록 도면 및 부호의 설명을 참조하여 본 발명의 실시 양태를 보다 구체적으로 설명하고자 한다.
본 발명은 메모리 칩 오버 클로킹 테스트 모듈 및 방법에 관한 것으로, 여기서, 메모리 칩 오버 클로킹 테스트 모듈의 바람직한 실시예는 도 1을 참조한다. 도 1은 본 발명에 따른 메모리 칩 오버 클로킹 테스트 모듈의 모식도이고, 테스트 디스크 영역(10), 위치 결정 임시 저장 디스크(20), 적어도 하나의 사전 테스팅 머신(30), 복수의 테스팅 머신(40) 및 로봇암(50)을 포함하며, 주로 메모리 속도를 테스트하여 스크리닝 및 분류한다.
더 나아가, 테스트 디스크 영역(10)에 복수의 메모리가 배치되고, 메모리는 로봇암(50)의 픽업에 의해 테스트 디스크 영역(10), 위치 결정 임시 저장 디스크(20), 사전 테스팅 머신(30) 및 테스팅 머신(40) 사이에서 이동된다. 본 발명의 테스트 디스크 영역(10)은 세 가지 유형으로 세분화될 수 있고 각각 다른 메모리가 배치되며, 도 2를 참조하면, 도 2에 도시된 테스트 디스크 영역(10)은 단지 설명을 위한 것으로 상기 메모리의 배열 방식을 제한하는 것은 아니다. 테스트 디스크 영역(10)은 테스트될 메모리가 배치되는 제1 테스트 디스크(11), 2차 테스트될 메모리가 배치되는 제2 테스트 디스크(12) 및 제거될 메모리가 배치되는 제3 테스트 디스크(13)로 분류된다.
도 3에 도시된 바와 같이, 위치 결정 임시 저장 디스크(20)는 2개의 영역으로 분류될 수 있으며, 하나는 위치 결정 영역(21)이고 다른 하나는 임시 저장 영역(22)이며, 마찬가지로, 도 3에 도시된 위치 결정 임시 저장 디스크(20)는 설명을 위한 것으로 상기 메모리의 배열 방식을 제한하는 것은 아니다. 로봇암(50)은 메모리를 테스트 디스크 영역(10)의 제1 테스트 디스크(11)에서 픽업하여 위치 결정 임시 저장 디스크(20)의 위치 결정 영역(21)에 배치하고, 위치 결정 영역(21)의 설정은 각각의 픽업된 테스트될 메모리가 정연하게 배열되도록 보장하는 것을 목적으로 하며, 로봇암(50)이 테스트 디스크 영역(10)으로부터 메모리를 픽업하는 위치가 반드시 메모리 중간에 있는 것은 아니기 때문에 위치 결정 영역(21)의 특수 설계에 의해 위치 결정 영역(21)에 배치되는 메모리가 정연하게 배열될 수 있도록 하고, 로봇암(50)이 다시 픽업할 경우에 정확하게 메모리 중간에 위치 결정될 수 있도록 하며, 임시 저장 영역(22)은 다음 단계 테스트를 위한 메모리를 저장한다.
사전 테스팅 머신(30)은 위치 결정 임시 저장 디스크(20)와 테스팅 머신(40) 중간에 구비되고, 메모리에 대해 제1 단계의 테스트 및 스크리닝을 수행하며, 사전 테스팅 머신(30)에는 마이크로 프로세서(CPU)가 포함되어 있어, 메모리에서 DC 파라미터 테스트 및 AC 파라미터 테스트를 수행하기 위해 사전 테스팅 머신을 직접 제어한다. CPU에 의해 제어되므로 전원을 켤 필요가 없기 때문에 사전 테스트의 시간을 단축시킬 수 있다. 제1 단계 사전 테스팅 머신(30)에 의해 스크리닝을 통과한 메모리는 테스팅 머신(40)에서 완전 메모리 칩 테스트된다.
구체적으로, 테스트될 메모리는 제1 테스트 디스크(11)에 배치되고, 제1 테스트 디스크(11) 상의 일 열의 메모리는 로봇암(50)에 의해 픽업되어, 위치 결정 임시 저장 디스크(20)의 위치 결정 영역(21)에 배치됨으로써 메모리를 더 정렬하게 배열하고, 이는 또한 로봇암(50)에 의해 사전 테스팅 머신(30)으로 이동되어 제1 단계의 테스트된다. 여기서 제1 단계의 테스트는 주로 메모리의 속도 및 개로/단락 테스트이고, 제1 단계 테스트 후, 테스트(스크리닝)를 통과한 메모리는 로봇암(50)에 의해 테스팅 머신(40)으로 이동되며, 테스트(스크리닝)를 통과하지 못한 메모리는 두 유형으로 분류한다. 여기서, 2차 테스트(다운 그레이드되어 다시 테스트됨)될 것에 속하는 메모리는 제2 테스트 디스크(12)로 이동되고 제거될 것에 속하는 메모리는 제3 테스트 디스크(13)로 이동된다.
본 발명의 일 실시예는 도 4를 참조할 수 있고, 메모리 테스트 모듈은 테스트 디스크 영역(10), 하나의 위치 결정 임시 저장 디스크(20), 하나의 사전 테스팅 머신(30), 복수의 테스팅 머신(40) 및 로봇암(50)을 포함하며, 위치 결정 임시 저장 디스크(20) 및 사전 테스팅 머신(30)은 수량에 재한되지 않고, 이 실시예는 단지 여러 경우 중 하나를 설명하는 것이다. 여기서, 테스트 디스크 영역(10)은 제1 테스트 디스크(11), 제2 테스트 디스크(12) 및 제3 테스트 디스크(13)를 포함할 수 있고, 테스트 디스크 영역(10)에서의 제1 테스트 디스크(11), 제2 테스트 디스크(12) 및 제3 테스트 디스크(13)의 수량도 마찬가지로 제한되지 않으며, 위치 결정 임시 저장 디스크(20)는 위치 결정 영역(21) 및 임시 저장 영역(22)을 포함한다.
1차 테스트(1차 스크리닝)를 수행하기 전에, 테스트될 메모리를 제1 테스트 디스크(11)에 배치하고, 사전 테스팅 머신(30)의 제1 단계 테스트(사전 테스트) 파라미터를 설정하며, 상기 파라미터는 어떤 속도의 메모리를 스크리닝할 것인가에 의해 결정된다. 속도가 3200 MHz보다 높은 메모리를 스크리닝하려면, 3333 MHz와 같이 설정된 파라미터는 스크리닝하려는 속도보다 어느 정도 높아야 한다. 이를 통해 특정 속도의 메모리를 스크리닝하여 효율을 향상시킨다.
로봇암(50)은 테스트 디스크 영역(10), 위치 결정 임시 저장 디스크(20), 사전 테스팅 머신(30) 및 테스팅 머신(40)과 전기적으로 연결되고, 여기서, 바람직하게, 로봇암(50)은 테스트 디스크 영역(10), 위치 결정 임시 저장 디스크(20), 사전 테스팅 머신(30) 및 테스팅 머신(40)의 위에 구비되며, 공간을 절약 외에도 이동 원활성을 증가시킨다.
제1 단계의 테스트(사전 테스트)의 파라미터 설정 완료 후, 로봇암(50)은 제1 테스트 디스크(11)의 테스트될 일 열의 메모리를 위치 결정 영역(21)으로 픽업하여, 배열을 조정한 후 사전 테스팅 머신(30)으로 이동시킨다. 사전 테스팅 머신(30)에는 마이크로 프로세서(CPU)가 포함되어 있어, 메모리에서 DC 파라미터 테스트 및 AC 파라미터 테스트를 수행하기 위해 사전 테스팅 머신을 직접 제어한다. CPU에 의해 제어되므로 전원을 켤 필요가 없기 때문에 약 8 ~ 10초의 시간이면 완료될 수 있다. 제1 단계의 테스트(사전 테스트) 완료 후, 테스트를 통과한 메모리, 즉 속도가 파라미터보다 높은 메모리는 테스팅 머신(40)으로 이동되고, 제2 단계의 테스트(완전한 메모리 칩 테스트)가 진행된다. 즉 이른바 번인 테스트(burn in test)이다. 상기 제2 단계의 테스트는 비교적 긴 시간이 수요되고, 테스트를 통과하지 못한 메모리는 속도가 설정된 파라미터에 도달하지 못하거나 칩이 개로/단락될 것을 포함할 수 있고, 각각 제2 테스트 디스크(12) 및 제3 테스트 디스크(13)로 이동시킨다.
여기서, 메모리 칩이 사전 테스팅 머신(30)의 스크리닝 통과 여부는 통신 장치의 인터페이스를 통해, 로봇암(50)이 메모리 칩이 사전 테스트의 스크리닝 통과 여부를 분별하도록 한다.
테스팅 머신(40)에 의해 완전 메모리 칩 테스트를 수행한 후, 메모리의 속도를 분류하여 특정 속도의 메모리를 스크리닝할 수 있다. 모든 제1 테스트 디스크(11)의 메모리가 테스트 완료한 후, 사전 테스트 파라미터를 다시 설정할 수 있고, 제2 테스트 디스크(12)의 메모리는 제1 테스트 디스크(11)로 이동되며, 두 단계의 테스트가 한번 더 수행되어, 특정 속도의 메모리를 분류하고 스크리닝한다.
본 발명의 메모리 칩 오버 클로킹 테스트 방법은 도 5를 참조한다. 도 5는 본 발명에 따른 방법의 흐름 모식도로서, 저속으로만 스크리닝을 시작 할 수 있는 기존의 방법과 달리, 본 발명의 완전한 스크리닝은 사용자 목적에 따라 특정 속도의 메모리를 스크리닝할 수 있는 두 단계의 테스트로 분류된다.
먼저, 사전 테스팅 머신(30)에 대한 사전 테스트 파라미터를 결정 및 설정하고, 테스트될 모든 메모리 칩을 테스트 디스크 영역(10)의 제1 테스트 디스크(11) 상에 배치한다. 예를 들어, 사전 테스트 파라미터를 3333 MHz로 설정하고, 다음 로봇암(50)은 제1 테스트 디스크(11)의 일 열의 메모리 칩을 픽업하여 위치 결정 임시 저장 디스크(20)의 위치 결정 영역(21)으로 이동시키며, 위치 결정, 즉, 메모리 칩의 배열을 조정하여 로봇암(50)의 픽업 위치가 보다 정확해지도록 메모리 칩의 배열이 일치하게 정렬한다.
이어서, 로봇암(50)은 테스트될 메모리 칩을 사전 테스팅 머신(30)으로 이동시키고, 메모리에 대해 메모리 개로/단락 테스트를 포함한 간단한 파워 온 테스트를 수행하며, 이 단계의 테스트는 제1 단계의 테스트이며 제1 단계의 스크리닝으로 간주될 수도 있다. 사전 테스팅 머신(30)에는 마이크로 프로세서(CPU)가 포함되어 있어, 메모리에서 DC 파라미터 테스트 및 AC 파라미터 테스트를 수행하기 위해 사전 테스팅 머신을 직접 제어한다. 사전 테스팅 머신(30)에서 메모리 칩이 테스트되는데는 약 8 ~ 10초의 시간이 수요된다.
이어서, 로봇암(50)은 메모리 칩의 사전 테스트의 결과에 따라 메모리 칩을 서로 다른 곳으로 이동시키며, 메모리 칩이 사전 테스팅 머신(30)의 사전 테스트를 통과하면, 메모리 칩은 테스팅 머신(40)으로 픽업되어 제2 단계의 테스트(완전한 칩 테스트)인 번인 테스트되고, 메모리 칩이 사전 테스팅 머신(30)의 사전 테스트를 통과하지 못하면, 메모리 칩은 제2 테스트 디스크(12)(다운 그레이드 후 다시 테스트됨) 또는 제3 테스트 디스크(제거)로 픽업된다. 그러나, 테스팅 머신(40)에 의한 제2 단계의 테스트 비교적 긴 시간이 필요하므로, 모든 테스팅 머신(40)이 제2 단계의 테스트를 수행할 때, 로봇암(50)은 사전 테스트를 통과한 메모리 칩을 위치 결정 임시 저장 디스크(20)의 임시 저장 영역(22)으로 이동시켜 기다릴 것이다.
사전 테스트를 통과하지 못한 메모리 칩은 먼저 테스트 디스크 영역(10)의 제2 테스트 디스크(12)에 배치되고, 제1 테스트 디스크(11)의 모든 메모리 칩이 1차 스크리닝을 완료할 때까지 대기한 후, 사전 테스팅 머신(30)에 대해 새로운 사전 테스트 파라미터를 다시 설정한다. 예를 들어, 파라미터를 2888 MHz로 다운 조정하고, 다운 그레이드 후 다시 테스트(2차 스크리닝)를 수행한다. 마찬가지로, 모든 메모리 칩이 스크리닝 및 분류를 완료할 때까지 상기 단계 절차 반복하여 2차 스크리닝 및 분류를 완료한다.
본 발명의 주요 효과는 기존 칩 테스트 공정에서 속도 분류를 위해 대량의 인력이 수요되는 것을 개선하고, 본 발명은 자동화 기기 및 로봇암을 이용하여 직원 관리 비용을 줄이고 직원의 시력, 체력 피로로 인해 발생하는 오판을 감소시키며 정확도 및 효율을 향상시킨다.
본 발명의 다른 효과는 기존인 칩 테스트 공정에서 저속부터 스크리닝을 시작하여 대량의 시간을 소모하는 것을 개선하고, 본 발명은 새로운 2단계 테스트의 분류 및 스크리닝 방식을 이용하여 일회적으로 다양한 유형의 다양한 속도를 분류할 수 있을 뿐만 아니라 특정 속도를 지정하여 스크리닝하거나, 기존 고속으로부터 역방향 테스트를 시작하는 것과 다르며, 동시에 테스팅 머신의 안전성을 보장할 수도 있다.
상기 내용은 본 발명의 바람직한 실시예를 설명하기 위해서만 사용되며, 본 발명을 어떠한 형태로든 제한하려는 것이 아니며, 본 발명의 동일한 사상 범위에서 이루어진 모든 수정 또는 변경은 여전히 본 발명의 범위에 포함되어야 한다.
10: 테스트 디스크 영역 11: 제1 테스트 디스크
12: 제2 테스트 디스크 13: 제3 테스트 디스크
20: 위치 결정 임시 저장 디스크 21: 위치 결정 영역
22: 임시 저장 영역 30: 사전 테스팅 머신
40: 테스팅 머신 50: 로봇암

Claims (10)

  1. 속도가 다른 메모리 칩의 스크리닝에 적용되는 메모리 칩 오버 클로킹 테스트 모듈에 있어서,
    테스트될 메모리 칩이 배치되는 테스트 디스크 영역;
    메모리 칩의 배열을 조정하기 위한 위치 결정 영역 및 임시 저장 영역으로 분류되는 위치 결정 임시 저장 디스크;
    내부에 사전 테스트 파라미터가 설정된 사전 테스팅 머신;
    복수의 테스팅 머신; 및
    상기 테스트 디스크 영역, 상기 위치 결정 임시 저장 디스크, 적어도 하나의 상기 사전 테스팅 머신 및 상기 복수의 테스팅 머신에 전기적으로 연결되며, 메모리 칩을 픽업하기 위한 로봇암을 포함하고,
    상기 로봇암은 상기 테스트 디스크 영역에서 메모리 칩을 픽업하여 상기 위치 결정 임시 저장 디스크의 상기 위치 결정 영역으로 이동시켜 일치하게 배열하고, 메모리 칩을 다시 픽업하여 적어도 하나의 상기 사전 테스팅 머신으로 이동시키며, 적어도 하나의 상기 사전 테스팅 머신에 의해 상기 사전 테스트 파라미터에 따라 메모리 칩의 제1 단계 스크리닝을 수행하고, 제1 단계의 스크리닝을 통과한 메모리 칩은 로봇암에 의해 상기 테스팅 머신으로 이동되어 메모리 칩에 대한 완전한 칩 테스트가 수행되며, 상기 임시 저장 영역은 완전한 칩 테스트를 받을 메모리 칩을 저장하고, 테스트를 통과하지 못한 메모리 칩은 상기 로봇암에 의해 상기 테스트 디스크 영역으로 다시 이동되는 메모리 칩 오버 클로킹 테스트 모듈.
  2. 제1항에 있어서,상기 테스트 디스크 영역은, 1차 스크리닝을 위해 준비된 메모리칩이 배치되는 적어도 하나의 제1 테스트 디스크; 다운 그레이드(down graded)되어 다시 테스트될 메모리 칩이 배치되는 적어도 하나의 제2 테스트 디스크; 및 제거될 메모리 칩이 배치되는 적어도 하나의 제3 테스트 디스크를 더 포함하는 메모리 칩 오버 클로킹 테스트 모듈.
  3. 제1항에 있어서, 상기 사전 테스트 파라미터는 특정 속도의 메모리 칩을 스크리닝하려는 사용자의 요구에 따라 설정되고, 상기 사전 테스트는 스크리닝되는 특정 속도보다 높아야 하는 메모리 칩 오버 클로킹 테스트 모듈.
  4. 제1항에 있어서, 메모리 칩이 상기 사전 테스팅 머신의 스크리닝 통과 여부는 통신 장치의 인터페이스를 통해, 상기 로봇암이 메모리 칩이 사전 테스트의 스크리닝 통과 여부를 분별하도록 하는 메모리 칩 오버 클로킹 테스트 모듈.
  5. 제1항에 있어서, 상기 사전 테스팅 머신에 의해 수행되는 제1 단계의 스크리닝은 DC 파라미터 테스트 및 AC 파라미터 테스트를 더 포함하는 메모리 칩 오버 클로킹 테스트 모듈.
  6. 두 단계의 메모리 칩 테스트 공정에 적용되는 메모리 칩 오버 클로킹 테스트 방법에 있어서,
    사전 테스트 파라미터를 결정 및 설정하여 사전 테스팅 머신에 저장하고, 1차 스크리닝될 모든 메모리 칩을 테스트 디스크 영역에 배치하며, 로봇암이 상기 테스트 디스크 영역 상의 메모리 칩 열 중 하나를 픽업하여 위치 결정 임시 저장 디스크의 위치 결정 영역으로 이동시켜 위치 결정하는, 즉 메모리 칩을 배열하는 단계;
    상기 로봇암은 메모리 칩을 상기 사전 테스팅 머신으로 이동시키고, 상기 사전 테스팅 머신은 메모리 칩을 파워 온 테스트(power on test)하며, 사전 테스트가 제1 단계 테스트로 간주되는 단계;
    제1 단계 테스트 완료 후, 상기 로봇암은 메모리 칩의 테스트 결과에 따라 메모리 칩을 서로 다른 곳으로 이동시키며, 메모리 칩이 상기 사전 테스팅 머신의 사전 테스트를 통과하면, 메모리 칩을 테스팅 머신으로 픽업하여 제2 단계 테스트를 수행하고, 이 제2 단계 테스트는 완전한 칩 테스트이며, 메모리 칩이 예비 테스크 테이블의 사전 테스트를 통과하지 못하면, 상기 로봇암은 메모리 칩을 상기 테스트 디스크 영역으로 다시 픽업하여, 다운 그레이드된 후 다시 테스트를 수행하고, 모든 상기 테스팅 머신이 제2 단계 테스트를 수행할 때, 상기 로봇암은 먼저 사전 테스트를 통과한 메모리 칩을 상기 위치 결정 임시 저장 디스크의 임시 저장 영역으로 이동시키는 단계;
    완전한 칩 테스트인 제2 단계 테스트를 거친 메모리 칩은 메모리 칩의 속도를 결정하여 메모리 칩의 분류를 완료하는 단계;
    사전 테스트를 통과하지 못한 메모리 칩은 모든 메모리 칩이 1차 스크리닝을 완료할때까지 대기한 후, 상기 사전 테스팅 머신에 대해 새로운 사전 테스트 파라미터를 재설정하고, 상기 단계를 반복하면서 다운 그레이드하여 다시 테스트하는 단계; 및
    모든 메모리 칩이 스크리닝되고 분류된 후 종료되는 단계를 포함하는 메모리 칩 오버 클로킹 테스트 방법.
  7. 제6항에 있어서, 상기 테스트 디스크 영역은, 1차 스크리닝을 위해 준비된 메모리칩이 배치되는 적어도 하나의 제1 테스트 디스크; 다운 그레이드되어 다시 테스트될 메모리 칩이 배치되는 적어도 하나의 제2 테스트 디스크; 및 제거될 메모리 칩이 배치되는 적어도 하나의 제3 테스트 디스크를 더 포함하는 메모리 칩 오버 클로킹 테스트 방법.
  8. 제6항에 있어서, 상기 사전 테스트 파라미터는 특정 속도의 메모리 칩을 스크리닝하려는 사용자의 요구에 따라 설정되고, 상기 사전 테스트는 스크리닝되는 특정 속도보다 높아야 하는 메모리 칩 오버 클로킹 테스트 방법.
  9. 제6항에 있어서, 메모리 칩이 상기 사전 테스팅 머신의 제1 단계 테스트 통과 여부는 통신 장치의 인터페이스를 통해, 상기 로봇암이 메모리 칩이 사전 테스트의 스크리닝 통과 여부를 분별하도록 하는 메모리 칩 오버 클로킹 테스트 방법.
  10. 제6항에 있어서, 상기 사전 테스팅 머신에 의해 수행되는 제1 단계의 스크리닝은 DC 파라미터 테스트 및 AC 파라미터 테스트를 더 포함하는 메모리 칩 오버 클로킹 테스트 방법.
KR1020190179096A 2019-07-05 2019-12-31 메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법 KR102248671B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108123869A TWI708252B (zh) 2019-07-05 2019-07-05 記憶體晶片超頻測試模組及其方法
TW108123869 2019-07-05

Publications (2)

Publication Number Publication Date
KR20210005505A KR20210005505A (ko) 2021-01-14
KR102248671B1 true KR102248671B1 (ko) 2021-05-06

Family

ID=74091844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190179096A KR102248671B1 (ko) 2019-07-05 2019-12-31 메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법

Country Status (2)

Country Link
KR (1) KR102248671B1 (ko)
TW (1) TWI708252B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286625B1 (ko) 2005-11-01 2013-07-23 셀레린트, 엘엘씨 인덱스 시간을 줄이는 직렬 핸들러 시스템 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055466A (ko) * 2003-12-08 2005-06-13 매그나칩 반도체 유한회사 반도체소자의 테스트 시간 감소 방법
US7473568B2 (en) * 2006-05-17 2009-01-06 Kingston Technology Corp. Memory-module manufacturing method with memory-chip burn-in and full functional testing delayed until module burn-in
KR20090115615A (ko) * 2008-05-02 2009-11-05 프롬써어티 주식회사 고장 여부 판단장치를 포함한 메모리 테스트 시스템 및메모리 테스트 시스템에서 디바이스의 고장 여부 판단방법
KR20100002357A (ko) * 2008-06-30 2010-01-07 삼성전자주식회사 멀티 번인 테스트 방법
TWM385789U (en) * 2010-03-22 2010-08-01 Golden Emperor Internat Ltd Integrated circuit chip detection equipment
CN102737724B (zh) * 2011-04-07 2016-04-06 北京大家玩科技有限公司 非易失性随机访问存储器测试方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286625B1 (ko) 2005-11-01 2013-07-23 셀레린트, 엘엘씨 인덱스 시간을 줄이는 직렬 핸들러 시스템 및 방법

Also Published As

Publication number Publication date
TW202103175A (zh) 2021-01-16
TWI708252B (zh) 2020-10-21
KR20210005505A (ko) 2021-01-14

Similar Documents

Publication Publication Date Title
US11235355B2 (en) System and method for binning at final test
CN111209152B (zh) Dram芯片老化测试设备、方法、计算机设备及存储介质
JP3925839B2 (ja) 半導体記憶装置およびその試験方法
US6437271B1 (en) Method for sorting integrated circuit devices
KR101685780B1 (ko) 테스트 셀 컨트롤러의 결정 및 실행 트리의 생성 및 스케줄링
US10622090B2 (en) Arbitration for memory diagnostics
TW201518743A (zh) 半導體晶片重測系統及其重測方法
CN107144779A (zh) Pmu测试方法、装置和系统
KR101829956B1 (ko) Spc 룰 결정 트리의 생성, 정의 및 실행을 위한 알고리즘 및 구조
CN209000871U (zh) 一种晶圆测试系统
US7319341B1 (en) Method of maintaining signal integrity across a capacitive coupled solder bump
CN110494965A (zh) 检查系统、晶圆图显示器、晶圆图显示方法以及计算机程序
KR102248671B1 (ko) 메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법
US20100218057A1 (en) Control method for semiconductor integrated circuit and semiconductor integrated circuit
CN101154468A (zh) 内嵌存储器芯片测试方法
JPS6095930A (ja) 集積回路試験システム及び集積回路装置
TWI686810B (zh) 記憶體晶片超頻測試方法
CN112309492A (zh) 内存芯片超频测试模块及其方法
CN110570893B (zh) 实现电压拉偏的Flash自动化筛选系统及筛选方法
CN209947446U (zh) 内存芯片超频测试模块
KR100630701B1 (ko) 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법
CN210253175U (zh) 记忆体晶片超频测试装置
CN110160918A (zh) 晶圆再验的方法
CN202916406U (zh) 一种基于边界扫描的焊点检测系统
CN112317352B (zh) 记忆体晶片超频测试方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant