TWI707347B - 用於快閃記憶體中的抹除方法 - Google Patents

用於快閃記憶體中的抹除方法 Download PDF

Info

Publication number
TWI707347B
TWI707347B TW108117330A TW108117330A TWI707347B TW I707347 B TWI707347 B TW I707347B TW 108117330 A TW108117330 A TW 108117330A TW 108117330 A TW108117330 A TW 108117330A TW I707347 B TWI707347 B TW I707347B
Authority
TW
Taiwan
Prior art keywords
memory
erase
over
memory block
flag
Prior art date
Application number
TW108117330A
Other languages
English (en)
Other versions
TW202032568A (zh
Inventor
陳致豪
Original Assignee
晶豪科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶豪科技股份有限公司 filed Critical 晶豪科技股份有限公司
Publication of TW202032568A publication Critical patent/TW202032568A/zh
Application granted granted Critical
Publication of TWI707347B publication Critical patent/TWI707347B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing

Landscapes

  • Read Only Memory (AREA)

Abstract

一種用於一快閃記憶體的抹除方法，該快閃記憶體具有記憶塊，每一記憶塊係切分成複數個記憶體扇區，該抹除方法的步驟將敘述如下。一抹除與驗證流程根據一記憶體扇區致能訊號來被依序執行於該記憶塊上或記憶塊的記憶體扇區。一過抹除校正與驗證流程根據該記憶體扇區致能訊號來被依序執行於該記憶塊上或記憶塊的記憶體扇區，其中如果一過抹除校正被執行於至少一該記憶塊上或至少一記憶塊的記憶體扇區，將該記憶體扇區致能訊號設為有效。

Description

用於快閃記憶體中的抹除方法
本發明係有關於一種快閃記憶體，尤指一種用於快閃記憶體中的抹除方法。
快閃記憶體包含各別的金屬氧化半導體(Metal-Oxide-Semiconductor，MOS)場效電晶體記憶胞，其中每一個記憶胞包含源極，汲極，漂浮閘以及控制閘。為了作為記憶塊抹除全部的電晶體記憶胞，為了讀取電晶體記憶胞，為了驗證電晶體記憶胞是經過抹除的(over-erased)，或是為了驗證電晶體記憶胞沒有被過抹除等目的，各種不同的電壓會被施加在控制閘上來將電晶體記憶胞編程為二進位的1或是0。
來自過抹除電晶體記憶胞的漏電流這種不想要的效果將敘述如下。在一般快閃記憶體中，大量的電晶體記憶胞，例如512個電晶體記憶胞，的汲極連接到每一條位元線。如果大量的電晶體記憶胞在位元線上汲取背景漏電流，該位元線上的總漏電流可能會超過記憶胞的讀取電流。這會使得該位元線上的任何電晶體記憶胞都無法被讀取，因此造成該快閃記憶體無法運作。
為了克服上述的問題，過抹除校正與驗證流程與後過抹除校正與驗證流程執行於電晶體記憶胞上，使得經過過抹除的電晶體記憶胞的位元線的漏電流可以獲得解決。然而，一些經過抹除的電晶體記憶胞可能會在過抹除 校正與驗證流程以及後過抹除校正與驗證流程被執行後改變成欠抹除的(under-erased)電晶體記憶胞。
參考圖1，圖1為一傳統抹除方法的流程圖。傳統抹除方法係用來使欠抹除的電晶體記憶胞在過抹除校正與驗證流程以及後過抹除校正與驗證流程被執行後經由執行步驟S15來被抹除。傳統抹除方法執行於一快閃記憶體中其包含一記憶體管理裝置以及一記憶體模組，其中該記憶體模組包含複數個記憶塊，且每一個記憶塊包含複數個電晶體記憶胞。
在圖1中，在步驟S11，記憶體管理裝置會驗證並預編程記憶體模組的全部電晶體記憶胞。接著，在步驟S12，記憶體管理裝置會驗證並抹除全部的電晶體記憶胞成為一記憶塊，也就是說，抹除單元是一記憶塊。這邊要注意，i在傳統抹除方法中，有兩次抹除與驗證流程要被執行，其中步驟S11是第一次抹除與驗證流程而步驟S15是第二次抹除與驗證流程。
接著，為了避免經過過抹除的電晶體記憶胞有漏電流而造成快閃記憶體無法運作，在步驟S13，當驗證結果顯示至少一過抹除電晶體記憶胞存在於記憶塊上時，記憶體管理裝置會驗證記憶體模組的全部電晶體記憶胞並且執行過抹除校正(over-erase correction)於記憶體模組的經過過抹除的電晶體記憶胞上。接著，在步驟S14，記憶體管理裝置對記憶體模組的電晶體記憶胞執行後過抹除校正與驗證流程。
然後，步驟S15會被執行，記憶體管理裝置會驗證並且抹除全部的電晶體記憶胞作為一記憶塊，以在過抹除校正與驗證流程與後過抹除校正與驗證流程被執行後校正欠抹除的電晶體記憶胞的閾值電壓，並且使得欠抹除的電晶體記憶胞被抹除。這邊要注意，如果步驟S15的驗證結果顯示記憶塊不應該被抹除的(也就是記憶塊沒有經過抹除)，傳統抹除方法終止；否則(也就是記憶塊是經過抹除的)，步驟S13至S15會再執行一次。
雖然欠抹除的電晶體記憶胞的閾值電壓可以在過抹除校正與驗證流程與後過抹除校正與驗證流程被執行後被校正，傳統抹除方法的執行迴圈(do-loop)可能會被需要，而且在週期的前後可能需要步驟S15的抹除時間，因此使得傳統抹除方法極度耗時。
為了減少傳統抹除方法的執行時間，另一種傳統抹除方法被提出來。參考圖2，圖2為另一種傳統抹除方法的流程圖。圖2的傳統抹除方法被執行於一上述的快閃記憶體中，特別是，一種過抹除校正旗標係用來決定是否抹除與驗證流程應該再次被執行。
在步驟S21，記憶體管理裝置會驗證並且預編程記憶體模組的全部電晶體記憶胞。接著，在步驟S22，一抹除與驗證流程與一過抹除校正與驗證流程被記憶體管理裝置所執行，過抹除校正旗標係用來決定是否要再次執行抹除與驗證流程，使得欠抹除的電晶體記憶胞的閾值電壓可以在過抹除校正與驗證流程被執行後被校正。接著，在步驟S23，記憶體管理裝置對記憶體模組的電晶體記憶胞執行後過抹除校正與驗證流程，然後接著傳統抹除方法終止。
步驟S22包含步驟S221至S224，步驟S221至S224的細節將詳述如下。在步驟S221，記憶體管理裝置會驗證並且抹除全部的電晶體記憶胞作為一記憶塊，特別來說，為了達到抹除的目的，如果該驗證結果顯示該記憶塊應該被抹除，該記憶體管理裝置會使得至少一抹除脈衝注入至該記憶塊的電晶體記憶胞。在步驟S221，如果該記憶塊是經過抹除的，記憶體管理裝置將一抹除旗標(以下簡稱為ERS旗標)設為邏輯真值(也就是數值“1”)。接著，在步驟S222，該記憶體管理裝置檢查ERS旗標的數值。如果該ERS旗標為邏輯真值，步驟S223接著會被執行；否則(也就是ERS旗標為邏輯偽值或“0”)，步驟S23接著會被執行。
在步驟S223，記憶體管理裝置會驗證記憶體模組的全部電晶體記憶胞並且當驗證結果顯示至少一過抹除電晶體記憶胞存在於該記憶塊上時，透過執行至少一過抹除校正脈衝(也就是注入過抹除校正脈衝至電晶體記憶胞)來執行過抹除校正於記憶體模組的經過過抹除的電晶體記憶胞上。在步驟S223，如果過抹除校正被執行於該記憶塊上，記憶體管理裝置將過抹除校正旗標設為邏輯真值(也就是數值“1”)。接著，在步驟S224，記憶體管理裝置檢查過抹除校正旗標的數值。如果過抹除校正旗標為邏輯真值，接著再次執行步驟S221；否則(也就是過抹除校正旗標為邏輯偽值或“0”)，接著執行步驟S23。
透過使用過抹除校正旗標，圖2的傳統抹除方法可以在週期前節省抹除時間(也就是透過過抹除校正旗標來決定是否要執行步驟S221)。然而，抹除與驗證流程(步驟S221)與過抹除校正與驗證流程(步驟S223)之間的執行迴圈仍然被需要，圖2的傳統抹除方法的執行時間並無法有效地被縮減。
本發明之一目的為提供一種用於一快閃記憶體中的抹除方法，且該抹除方法具有一種自我檢查的演算法來於過抹除校正被執行後，防止欠抹除的電晶體記憶胞的存在。同時，在慢與快電晶體記憶胞不會位於一記憶體扇區的多條位元線(例如16位元)的同一條位元線上的假設前提下，該抹除與驗證流程與該過抹除校正與驗證流程之間的執行迴圈(do-loop)可以被消除。
本發明之另一目的在於提供一種快閃記憶體其可以執行上述抹除方法，且該快閃記憶體具有與該抹除方法相似的優點。
為達到至少上述之目標，本發明提供用於一快閃記憶體中的抹除方法，該快閃記憶體包含切分成複數個記憶體扇區的至少一記憶塊。該抹除方法包含步驟：執行一抹除與驗證流程於該記憶塊上，並且如果該記憶塊是經 過抹除的，將一抹除旗標設為邏輯真值；執行一過抹除校正與驗證流程於該記憶塊上，如果該抹除旗標為邏輯真值，將一過抹除校正旗標設為邏輯真值且如果一過抹除校正被執行於該記憶塊上，將一記憶體扇區致能訊號為設為有效，然後接著將該抹除旗標與該過抹除校正旗標兩者皆重置為邏輯偽值；當該記憶體扇區致能訊號被設為有效時，依序執行該抹除與驗證流程於記憶塊的記憶體扇區上，並且如果至少一該記憶體扇區是經過抹除的，將該抹除旗標設為邏輯真值；以及當該記憶體扇區致能訊號被設為有效且該抹除旗標被設為邏輯真值時，依序執行該過抹除校正與驗證流程於記憶塊的記憶體扇區上，如果該過抹除校正被執行於至少一該記憶體扇區上，將該過抹除校正旗標設為邏輯真值，然後接著將該抹除旗標與該過抹除校正旗標兩者皆重置為邏輯偽值。
在本發明之一實施例中，該至少一記憶塊包含複數個記憶塊，且該抹除與驗證流程係被依序執行於該記憶塊上，其中一位址係用來指示該記憶塊或該記憶體扇區，在一驗證結果顯示該記憶塊沒有欠抹除的電晶體記憶胞，且如果至少一該記憶塊是經過抹除的，將該抹除旗標設為邏輯真值後，該位址係增加一記憶塊偏置值(block offset)。
在本發明之一實施例中，如果該抹除旗標為邏輯真值，該過抹除校正與驗證流程係被依序執行於該記憶塊上，如果一過抹除校正被執行於至少一該記憶塊上，將該過抹除校正旗標設為邏輯真值且將該記憶體扇區致能訊號設為有效，然後接著該抹除旗標與該過抹除校正旗標兩者皆被重置為邏輯偽值。
在本發明之一實施例中，該抹除與驗證流程執行於該位址指示的記憶塊的記憶體扇區上，在一驗證結果顯示該記憶塊的記憶體扇區沒有欠抹除的電晶體記憶胞，且如果至少一記憶塊的記憶體扇區是經過抹除的，將該抹除旗標設為邏輯真值後，該位址增加一扇區偏置值。
在本發明之一實施例中，在該抹除與驗證流程於該記憶塊上被執行於於該記憶塊上之前，一預編程與驗證流程被執行於該記憶塊上。
在本發明之一實施例中，當該記憶塊或該記憶體扇區沒有欠抹除的電晶體記憶胞且該抹除旗標為邏輯偽值，或該記憶塊沒有過抹除的電晶體記憶胞且該記憶體扇區致能訊號沒有被設為有效，或該記憶體扇區沒有過抹除的電晶體記憶胞且該記憶體扇區致能訊號被設為有效時，一後過抹除校正與驗證流程被執行於該記憶塊上。
為達到至少上述之目標，本發明提供一種用在一快閃記憶體包含記憶塊中的抹除方法，且每一該記憶塊被切分成複數個記憶體扇區。該抹除方法包含步驟：根據一記憶體扇區致能訊號來依序執行一抹除與驗證流程於該記憶塊上或記憶塊的記憶體扇區，並如果至少一該記憶塊或至少一該記憶體扇區是經過抹除的，將一抹除旗標設為邏輯真值；以及如果該抹除旗標為邏輯真值，根據該記憶體扇區致能訊號來依序執行一過抹除校正與驗證流程於該記憶塊上或記憶塊的記憶體扇區，如果一過抹除校正被執行於至少一該記憶塊上或至少一記憶塊的記憶體扇區，將一過抹除校正旗標設為邏輯真值並將該記憶體扇區致能訊號設為有效，然後接著將該抹除旗標與該過抹除校正旗標兩者皆重置為邏輯偽值。
在本發明之一實施例中，當該記憶體扇區致能訊號沒有被設為有效時，該抹除與驗證流程被依序執行於該記憶塊上，且該過抹除校正與驗證流程被依序執行於該記憶塊上；當該記憶體扇區致能訊號被設為有效時，該抹除與驗證流程被依序執行於該記憶體扇區上，且該過抹除校正與驗證流程被依序執行於該記憶體扇區上。
為達到至少上述之目標，本發明提供9.一種快閃記憶體包含一記憶體模組以及一記憶體管理裝置電性連接於該記憶體模組，其中該記憶體模 組包含至少一記憶塊切分成複數個記憶體扇區。該記憶體管理裝置係用來執行上述抹除方法。
總結來說，該抹除方法該快閃記憶體provided根據該embodiments of本發明實施例提供之抹除方法與快閃記憶體可以在過抹除校正被執行後，檢查該記憶體扇區是否具有至少一欠抹除的電晶體記憶胞，並且如果該記憶體扇區具有至少一欠抹除的電晶體記憶胞，抹除該記憶體扇區，以使得在該過抹除校正被執行後，自我檢查的演算法可以被執行來預防欠抹除電晶體記憶胞的發生。此外，該自我檢查的演算法會驗證並且抹除該記憶體。
S11~S15:步驟
S21~S23:步驟
S221~S224:步驟
S31~S33:步驟
S3211~S3223:步驟
圖1(習知技術)為一傳統抹除方法的流程圖；圖2(習知技術)另一傳統抹除方法的流程圖；以及圖3為本發明用於快閃記憶體中的抹除方法之一實施例的流程圖。
為了使審查委員更容易了解本發明之目的、功效與技術特徵，本發明之實施例的詳細說明係與附圖一併提供。
本發明之一實施例提供一種用於快閃記憶體的抹除方法以避免抹除與驗證流程與過抹除校正與驗證流程之間產生執行迴圈(do-loop)。特別來說，一種自我檢察的演算法會被執行以避免欠抹除的電晶體的存在並且在過抹除校正(over-erase correction)被執行後消除抹除與驗證流程與過抹除校正與驗證流程記憶體之間的執行迴圈。
在自我檢查的演算法中，全部的電晶體記憶胞會被抹除且過抹除校正為一記憶體扇區，也就是說，抹除單元與過抹除校正單元是一個記憶體扇區，其中記憶塊會被切分為複數個記憶體扇區。舉例來說，記憶塊具有64K位元組(64K*8位元)，記憶體扇區具有4K位元組(4K*8位元)，且本發明不以此為限。
通常，快位元與慢位元不會位於記憶體扇區的相同位元線上，因此在記憶體扇區經過抹除且過抹除校正後，抹除方法會使得欠抹除的電晶體不存在記憶體扇區上。進一步說，因為無論記憶體扇區是否具有經過過抹除的電晶體記憶胞也會被檢查並且記憶體扇區的相同位元線其上通常沒有快位元與慢位元，在過抹除校正被執行後，自我檢查的演算法可以進一步檢查抹除與驗證流程與過抹除校正與驗證流程記憶體之間的執行迴圈。具有這樣自我檢查演算法的抹除方法的內容將詳述如下。
參考圖3，圖3為本發明用於一快閃記憶體的抹除方法之一實施例的流程圖。抹除方法用於快閃記憶體中，快閃記憶體包含記憶體管理裝置與記憶體模組，其中記憶體模組可以有複數個記憶庫，每一個記憶庫包含複數個記憶塊，而每一個記憶塊可以被切分成複數個記憶體扇區。舉例來說，記憶塊具有64K位元組(也就是64K*8個電晶體記憶胞)，記憶體扇區具有4K位元組(也就是4K*8個電晶體記憶胞)，且本發明不以此為限。記憶體管理裝置係用來執行抹除方法。
在步驟S31，記憶體管理裝置執行預編程與驗證流程於記憶體模組的電晶體記憶胞上。然後，在步驟S32，抹除與驗證流程係被依序執行於所有記憶塊上以抹除記憶塊的電晶體記憶胞，然後接著過抹除校正與驗證流程係被依序執行於記憶塊上。在步驟S32，如果記憶塊具有至少一過抹除電晶體記憶胞，過抹除校正會被執行於記憶塊上其具有至少一過抹除電晶體記憶胞(也就 是記憶體管理裝置注入過抹除校正脈衝至記憶塊其具有至少一過抹除電晶體記憶胞)，並且將記憶體扇區致能訊號設成有效(也就是4K_ERS旗標為1或邏輯真值)。
接著，在步驟S32，當記憶體扇區致能訊號被設成有效(也就是4K_ERS旗標為1或邏輯真值)時，抹除單元與過抹除校正單元變成記憶體扇區。然後，在步驟S32，對每一個記憶塊，抹除與驗證流程係被依序執行於記憶塊的記憶體扇區上，然後接著驗證與過抹除校正流程係被依序執行於記憶塊的記憶體扇區上。也就是說，當記憶塊具有至少一過抹除電晶體記憶胞，抹除與過抹除校正單原會自記憶塊變成記憶體扇區。
在過抹除校正與驗證流程已經於每一個記憶塊(如果4K_ERS旗標為1)或全部的記憶塊(如果4K_ERS旗標為0)的全部的記憶體扇區上執行後，步驟S33將會被執行。在步驟S33，驗證與後過抹除校正流程係被依序執行於記憶塊上。接著，抹除方法終止。
在本實施例中，步驟S32包含步驟S3211至S3223，步驟S3211至S3223的細節將詳述如下。然而，此實施例的步驟S32的實施態樣並非用於限制本發明。
在步驟S3211，抹除與驗證流程的抹除驗證被執行於記憶塊上(如果4K_ERS旗標為0)或記憶體扇區(如果4K_ERS旗標為1)，其位址係由記憶體管理裝置所指示，其中無論記憶塊或記憶體扇區是否經過驗證，該位址係根據記憶體扇區致能訊號來決定，且當過抹除校正被執行於記憶塊之一上時，將記憶體扇區致能訊號設為有效。接著，在步驟S3212，記憶體管理裝置檢查步驟S3211的驗證結果。如果驗證結果顯示欠抹除的電晶體記憶胞存在於記憶塊或記憶體扇區(也就是驗證失敗)，步驟S3213會接著被執行；否則，步驟S3212會被執行。
在步驟S3213，記憶體管理裝置透過注入抹除脈衝至記憶塊的電晶體記憶胞或記憶體扇區來抹除記憶塊的電晶體記憶胞(如果4K_ERS旗標為0)或記憶胞(如果4K_ERS旗標為1)，其中根據記憶體扇區致能訊號來決定是否記憶塊或記憶體扇區是否經過抹除。接著，在步驟S3214，記憶體管理裝置將ERS旗標設為1(也就是邏輯真值)，然後接著步驟S3211再次被執行。
在步驟S3215，記憶體管理裝置檢查位址是否等同於最大記憶塊位址(也就是MAX_64K)或最大記憶體扇區位址(也就是MAX_4K)，其中最大記憶塊位址(也就是MAX_64K)或最大記憶體扇區位址(也就是MAX_4K)被選取為最大位址係根據記憶體扇區致能訊號所決定。如果當記憶體扇區致能訊號沒有被設為有效(也就是4K_ERS旗標為0或邏輯偽值)時，位址沒有等同於最大記憶塊位址(也就是MAX_64K)，或當記憶體扇區致能訊號被設為有效(也就是4K_ERS旗標為1或邏輯真值)時，位址等同於最大記憶體扇區位址(也就是MAX_4K)，步驟S3223會被執行；否則，步驟S3216會被執行。
在步驟S3223，記憶體管理裝置將位址加上一增量，其中該增量係根據記憶體扇區致能訊號所決定。也就是說，增量是扇區偏置值或是一記憶塊偏置值係根據記憶體扇區致能訊號所決定。在步驟S3223執行後，步驟S3211再次被執行。
在步驟S3216，記憶體管理裝置檢查ERS旗標是否等同於1，以決定抹除被執行於記憶塊上(如果4K_ERS旗標為0)或記憶體扇區(如果4K_ERS旗標為1)上。如果ERS旗標等同於1，步驟S3217會被執行；否則步驟S3222會被執行。當ERS旗標等同於0時，這表示沒有抹除會被執行於記憶塊上，或記憶塊的全部記憶體扇區都沒有欠抹除的電晶體記憶胞以及沒有過抹除電晶體記憶胞。
在步驟S3217，記憶體管理裝置依序執行過抹除校正與驗證流程於記憶塊上(如果4K_ERS旗標為0)或記憶塊的記憶體扇區上(如果4K_ERS旗標為1)，其中過抹除校正與驗證流程被依序執行於記憶塊上或記憶塊的記憶體扇區上係根據記憶體扇區致能訊號所決定。在步驟S3217，當驗證結果顯示記憶塊(如果4K_ERS旗標為0)或記憶塊的記憶體扇區(如果4K_ERS旗標為1)具有至少一過抹除記憶胞時，過抹除校正會透過注入過抹除校正脈衝至記憶塊的電晶體記憶胞或記憶體扇區來被執行於具有經過過抹除的電晶體記憶胞的記憶塊上(如果4K_ERS旗標為0)或記憶塊的記憶體扇區(如果4K_ERS旗標為1)上，並且會將過抹除校正旗標設為1。
接著，在步驟S3218，記憶體管理裝置檢查過抹除校正旗標來決定過抹除校正被執行於記憶塊上或記憶體扇區上。如果過抹除校正旗標等同於1，步驟S3219會被執行；否則，步驟S3218會被執行。在步驟S3219，記憶體扇區致能訊號被設為有效(也就是4K_ERS旗標為1)，且步驟S3221接著被執行。
在步驟S3220，記憶體管理裝置檢查位址是否為最後記憶塊(也就是最後4K)的最後一個扇區位址或記憶體扇區致能訊號是否沒有被設為有效(也就是4K_ERS旗標為0)。如果位址是最後記憶塊(也就是LAST 4K)的最後扇區位址或記憶體扇區致能訊號沒有被設為有效(也就是4K_ERS旗標為0)，步驟S33會被執行；否則，步驟S3221會被執行。在一情況中，在過抹除校正與驗證流程被依序執行於記憶塊上後，如果當記憶塊沒有過抹除電晶體記憶胞時沒有過抹除校正被執行，過抹除校正旗標為0，記憶體扇區致能訊號沒有被設為有效(也就是4K_ERS旗標為0)，步驟S33會接著被執行。在另一情況中，過抹除校正在之前被執行於至少一記憶塊上以及至少一記憶體扇區上，現在沒有過抹除校正被執行於最後記憶塊的記憶體扇區上(也就是過抹除校正旗標為0且位址為最後4K)，步驟S33會接著被執行。
在步驟S3221，記憶體管理裝置將ERS旗標重置為0並且將過抹除校正旗標重置為0，步驟S3211會被執行來執行抹除驗證於記憶塊的記憶體扇區上(也就是4K_ERS旗標現在為1)。在步驟S3222，記憶體管理裝置檢查位址等同於最大記憶塊位址(也就是MAX_64K)。如果位址等同於最大記憶塊位址(也就是MAX_64K)，接著執行步驟S33；否則，步驟S3223會被執行來以記憶塊偏置值增加位址。當記憶體扇區訊號被設為有效(也就是4K_ERS旗標為1)且記憶塊的全部記憶體扇區沒有欠抹除的電晶體記憶胞以及沒有過抹除電晶體記憶胞(也就是ERS旗標=0以及過抹除校正旗標=0)時，步驟S3223會被執行。如果記憶塊不是最後記憶塊，步驟S3223會接著被執行，以至於位址可以指示下一個記憶塊，且記憶塊的記憶體扇區會被依序執行驗證與抹除流程以及驗證與過抹除校正流程。
一開始的時候，記憶體扇區致能訊號沒有被設為有效，而且一般來說，步驟S3211至S3215以及S3223會對記憶塊(假設記憶塊一開始具有欠抹除的電晶體記憶胞)來執行，以至於抹除與驗證流程會被依序執行於記憶塊上。然後，步驟S3216至S3218對記憶塊執行，以至於過抹除校正與驗證流程會被依序執行於記憶塊上。一般來說，過抹除校正被執行於至少一記憶塊上(假設過抹除電晶體記憶胞存在於至少一記憶塊上)，且步驟S3219會被執行來將4K_ERS旗標設為1。
接著，對每一個記憶塊，執行步驟S3211至S3222來執行抹除與驗證流程以及過抹除校正與驗證流程依序於記憶塊的記憶體扇區上。一旦，抹除被執行於記憶塊的至少一記憶體扇區上，過抹除校正與驗證流程接著被依序執行於記憶塊的記憶體扇區上。當沒有抹除要被執行於記憶塊的記憶體扇區上時，下一個記憶塊的記憶體扇區會被選取，且抹除與驗證流程以及過抹除校正 與驗證流程會被依序執行於下一個記憶塊的記憶體扇區上。也就是說，自我檢查的演算法就此形成。
因此，透過本發明所提供的使用於快閃記憶體中的抹除方法，在慢與快電晶體記憶胞不會位於記憶體扇區的多條位元線(例如16位元)的同一條位元線上的假設下，抹除與驗證流程與過抹除校正與驗證流程之間的執行迴圈可以被消除，且在過抹除校正被執行後，可以避免欠抹除的電晶體記憶胞的存在。
雖然本發明是以特定實施例來進行說明，但本領域具通常知識者可在不背離本發明之精神與不超出申請專利範圍所界定的範疇中作出修改與變化。
S31~S33:步驟
S3211~S3223:步驟

Claims (14)

  1. 一種用於一快閃記憶體中的抹除方法，該快閃記憶體包含切分成複數個記憶體扇區的至少一記憶塊，包含：執行一抹除與驗證流程於該記憶塊上，並且如果該記憶塊是經過抹除的，將一抹除旗標設為邏輯真值；執行一過抹除校正與驗證流程於該記憶塊上，如果該抹除旗標為邏輯真值，將一過抹除校正旗標設為邏輯真值且如果一過抹除校正被執行於該記憶塊上，將一記憶體扇區致能訊號為設為有效，然後接著將該抹除旗標與該過抹除校正旗標兩者皆重置為邏輯偽值；當該記憶體扇區致能訊號被設為有效時，依序執行該抹除與驗證流程於記憶塊的記憶體扇區上，並且如果至少一該記憶體扇區是經過抹除的，將該抹除旗標設為邏輯真值；以及當該記憶體扇區致能訊號被設為有效且該抹除旗標被設為邏輯真值時，依序執行該過抹除校正與驗證流程於記憶塊的記憶體扇區上，如果該過抹除校正被執行於至少一該記憶體扇區上，將該記憶體扇區致能訊號設為邏輯真值，然後接著將該抹除旗標與該過抹除校正旗標兩者皆重置為邏輯偽值。
  2. 如請求項1所述之抹除方法，其中該至少一記憶塊包含複數個記憶塊，且該抹除與驗證流程係被依序執行於該記憶塊上，其中一位址係用來指示該記憶塊或該記憶體扇區，在一驗證結果顯示該記憶塊沒有欠抹除的電晶體記憶胞，且如果至少一該記憶塊是經過抹除的，將該抹除旗標設為邏輯真值後，該位址係增加一記憶塊偏置值(block offset)。
  3. 如請求項2所述之抹除方法，其中如果該抹除旗標為邏輯真值，該過抹除校正與驗證流程係被依序執行於該記憶塊上，如果一過抹除校正被執行於至少一該記憶塊上，將該過抹除校正旗標設為邏輯真值且將該記憶體扇 區致能訊號設為有效，然後接著該抹除旗標與該過抹除校正旗標兩者皆被重置為邏輯偽值。
  4. 如請求項2所述之抹除方法，其中該抹除與驗證流程執行於該位址指示的記憶塊的記憶體扇區上，在一驗證結果顯示該記憶塊的記憶體扇區沒有欠抹除的電晶體記憶胞，且如果至少一記憶塊的記憶體扇區是經過抹除的，將該抹除旗標設為邏輯真值後，該位址增加一扇區偏置值。
  5. 如請求項1所述之抹除方法，其中在該抹除與驗證流程於該記憶塊上被執行於於該記憶塊上之前，一預編程與驗證流程被執行於該記憶塊上。
  6. 如請求項1所述之抹除方法，其中當該記憶塊或該記憶體扇區沒有欠抹除的電晶體記憶胞且該抹除旗標為邏輯偽值，或該記憶塊沒有過抹除的電晶體記憶胞且該記憶體扇區致能訊號沒有被設為有效，或該記憶體扇區沒有過抹除的電晶體記憶胞且該記憶體扇區致能訊號被設為有效時，一後過抹除校正與驗證流程被執行於該記憶塊上。
  7. 一種用在一快閃記憶體包含記憶塊中的抹除方法，且每一該記憶塊被切分成複數個記憶體扇區，包含：根據一記憶體扇區致能訊號來依序執行一抹除與驗證流程於該記憶塊上或記憶塊的記憶體扇區，並如果至少一該記憶塊或至少一該記憶體扇區是經過抹除的，將一抹除旗標設為邏輯真值；以及如果該抹除旗標為邏輯真值，根據該記憶體扇區致能訊號來依序執行一過抹除校正與驗證流程於該記憶塊上或記憶塊的記憶體扇區，如果一過抹除校正被執行於至少一該記憶塊上或至少一記憶塊的記憶體扇區，將一過抹除校正旗標設為邏輯真值並將該記憶體扇區致能訊號設為有效，然後接著將該抹除旗標與該過抹除校正旗標兩者皆重置為邏輯偽值。
  8. 如請求項7所述之抹除方法，其中當該記憶體扇區致能訊號沒有被設為有效時，該抹除與驗證流程被依序執行於該記憶塊上，且該過抹 除校正與驗證流程被依序執行於該記憶塊上；當該記憶體扇區致能訊號被設為有效時，該抹除與驗證流程被依序執行於該記憶體扇區上，且該過抹除校正與驗證流程被依序執行於該記憶體扇區上。
  9. 一種快閃記憶體，包含：一記憶體模組，其包含被切分成複數個記憶體扇區的至少一記憶塊；以及一記憶體管理裝置，電性連接於該記憶體模組；其中該記憶體管理裝置被用來：執行一抹除與驗證流程於該記憶塊上，並如果該記憶塊是經過抹除的，將一抹除旗標設為邏輯真值；如果該抹除旗標為邏輯真值，執行一過抹除校正與驗證流程於該記憶塊上，將一過抹除校正旗標設為邏輯真值且如果一過抹除校正被執行於該記憶塊上，將一記憶體扇區致能訊號設為有效，然後接著將該抹除旗標與該過抹除校正旗標兩者皆重置為邏輯偽值；當該記憶體扇區致能訊號被設為有效時，依序執行該抹除與驗證流程於記憶塊的記憶體扇區上，並如果至少一該記憶體扇區是經過抹除的，將該抹除旗標設為邏輯真值；以及當該記憶體扇區致能訊號被設為有效且該抹除旗標為邏輯真值時，依序執行該過抹除校正與驗證流程於記憶塊的記憶體扇區上，如果該過抹除校正被執行於至少一該記憶體扇區上，將該記憶體扇區致能訊號設為邏輯真值，然後接著將該抹除旗標與該過抹除校正旗標兩者重置為邏輯偽值。
  10. 如請求項9所述之快閃記憶體，其中該至少一記憶塊包含複數個記憶塊，且該抹除與驗證流程係被依序執行於該記憶塊上，其中一位址係用來指示該記憶塊或該記憶體扇區，在一驗證結果顯示該記憶塊沒有欠抹除的 電晶體記憶胞，且如果至少一該記憶塊是經過抹除的，該抹除旗標設為邏輯真值後，該位址增加一記憶塊偏置值。
  11. 如請求項10所述之快閃記憶體，其中如果該抹除旗標為邏輯真值，該過抹除校正與驗證流程係被依序執行於該記憶塊上，如果一過抹除校正被執行於至少一該記憶塊上，將該過抹除校正旗標設為邏輯真值並將該記憶體扇區致能訊號設為有效，然後接著將該抹除旗標與該過抹除校正旗標兩者皆重置為邏輯偽值。
  12. 如請求項10所述之快閃記憶體，其中該抹除與驗證流程被執行於該位址所指示的記憶塊的記憶體扇區上，在一驗證結果顯示該記憶塊的記憶體扇區沒有欠抹除的電晶體記憶胞，且如果至少一記憶塊的記憶體扇區是經過抹除的，將該抹除旗標設為邏輯真值後，該位址增加一扇區偏置值。
  13. 如請求項9所述之快閃記憶體，其中在該抹除與驗證流程被執行於該記憶塊上之前，一預編程與驗證流程被執行於該記憶塊上。
  14. 如請求項9所述之快閃記憶體，其中當該記憶塊或該記憶體扇區沒有欠抹除的電晶體記憶胞且該抹除旗標為邏輯偽值，或該記憶塊沒有過抹除的電晶體記憶胞且該記憶體扇區致能訊號沒有被設為有效，或該記憶體扇區沒有過抹除電晶體記憶胞且該記憶體扇區致能訊號被設為有效時，一後過抹除校正與驗證流程被執行於該記憶塊上。
TW108117330A 2019-02-21 2019-05-20 用於快閃記憶體中的抹除方法 TWI707347B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/281,517 2019-02-21
US16/281,517 US10580505B1 (en) 2019-02-21 2019-02-21 Erasing method used in flash memory

Publications (2)

Publication Number Publication Date
TW202032568A TW202032568A (zh) 2020-09-01
TWI707347B true TWI707347B (zh) 2020-10-11

Family

ID=69645560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117330A TWI707347B (zh) 2019-02-21 2019-05-20 用於快閃記憶體中的抹除方法

Country Status (3)

Country Link
US (1) US10580505B1 (zh)
CN (1) CN111599399B (zh)
TW (1) TWI707347B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342030B1 (en) 2021-01-11 2022-05-24 Elite Semiconductor Microelectronics Technology Inc. Erase voltage compensation mechanism for group erase mode with bit line leakage detection method
TWI767678B (zh) * 2021-04-29 2022-06-11 晶豪科技股份有限公司 具備自動調整驗證及漏電流程度偵測的後過度抹除修正方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596530A (en) * 1993-08-31 1997-01-21 Macronix International Co., Ltd. Flash EPROM with block erase flags for over-erase protection
US6163484A (en) * 1998-04-27 2000-12-19 Nec Corporation Non-volatile semiconductor storage device having improved program/erase/over erase verify
US6166956A (en) * 1993-08-31 2000-12-26 Macronix International Co., Ltd. Fast flash EPROM programming and pre-programming circuit design
US6529413B2 (en) * 2000-10-26 2003-03-04 Samsung Electronics Co., Ltd. Method for preventing over-erasing of memory cells and flash memory device using the same
TWI413126B (zh) * 2008-06-03 2013-10-21 Elite Semiconductor Esmt 快閃記憶體之抹除方法
TWI650756B (zh) * 2018-04-11 2019-02-11 晶豪科技股份有限公司 用於快閃記憶體之抹除方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69033262T2 (de) * 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
DE69330434T2 (de) * 1993-05-28 2002-05-02 Macronix Int Co Ltd Flash-eprom mit block-löschmarkierungen für überlöschschutz.
KR100257854B1 (ko) * 1997-12-10 2000-06-01 김영환 플래쉬 메모리의 소거 방법
JP4983096B2 (ja) * 2006-05-24 2012-07-25 富士通セミコンダクター株式会社 不揮発性半導体記憶装置、不揮発性半導体記憶装置の消去方法および不揮発性半導体記憶装置の試験方法
CN101271731A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 存储器的擦除方法
CN101923899B (zh) * 2009-06-09 2013-09-18 北京兆易创新科技股份有限公司 一种非易失存储器的擦除方法及装置
CN102543194A (zh) * 2010-12-28 2012-07-04 上海复旦微电子股份有限公司 一种用于闪存存储器的擦除方法
TWI462106B (zh) * 2012-05-07 2014-11-21 Macronix Int Co Ltd 藉由使用回復偏壓來減少記憶體中抹除干擾的方法與裝置
CN105489244A (zh) * 2014-10-11 2016-04-13 北京兆易创新科技股份有限公司 一种非易失性存储器的擦除方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596530A (en) * 1993-08-31 1997-01-21 Macronix International Co., Ltd. Flash EPROM with block erase flags for over-erase protection
US6166956A (en) * 1993-08-31 2000-12-26 Macronix International Co., Ltd. Fast flash EPROM programming and pre-programming circuit design
US6163484A (en) * 1998-04-27 2000-12-19 Nec Corporation Non-volatile semiconductor storage device having improved program/erase/over erase verify
US6529413B2 (en) * 2000-10-26 2003-03-04 Samsung Electronics Co., Ltd. Method for preventing over-erasing of memory cells and flash memory device using the same
TWI413126B (zh) * 2008-06-03 2013-10-21 Elite Semiconductor Esmt 快閃記憶體之抹除方法
TWI650756B (zh) * 2018-04-11 2019-02-11 晶豪科技股份有限公司 用於快閃記憶體之抹除方法

Also Published As

Publication number Publication date
US10580505B1 (en) 2020-03-03
TW202032568A (zh) 2020-09-01
CN111599399B (zh) 2022-08-05
CN111599399A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
US5642311A (en) Overerase correction for flash memory which limits overerase and prevents erase verify errors
US7889562B2 (en) Adjusting programming or erase voltage pulses in response to a rate of programming or erasing
US7230855B2 (en) Erase verify for non-volatile memory using bitline/reference current-to-voltage converters
US9093172B2 (en) Method and apparatus for leakage suppression in flash memory in response to external commands
US20030206435A1 (en) Nonvolatile semiconductor storage device and data erasing method
TWI707347B (zh) 用於快閃記憶體中的抹除方法
US5856945A (en) Method for preventing sub-threshold leakage in flash memory cells to achieve accurate reading, verifying, and fast over-erased Vt correction
US6542410B2 (en) Nonvolatile semiconductor memory device capable of reducing pre-erase write time and erase method therefor
US8462554B2 (en) Over-erase verification and repair methods for flash memory
JP4521243B2 (ja) 不揮発性半導体記憶装置及びそのデータ消去方法
TWI534815B (zh) 執行過抹除修正非揮發性記憶體之方法
JP4101583B2 (ja) 消去動作時間を短縮したフラッシュメモリ
CN105575430B (zh) 一种非易失性存储器的擦除方法
TWI650756B (zh) 用於快閃記憶體之抹除方法
CN105575427B (zh) 一种非易失性存储器的擦除方法
US10424386B2 (en) Erasing method for flash memory using a memory management apparatus
KR100305215B1 (ko) 플래쉬메모리셀의소거방법및그회로
US20190325968A1 (en) Erasing method used in flash memory
US20230274782A1 (en) Method for erasing flash memory
CN110400591B (zh) 用于闪存的抹除方法
TWI829322B (zh) 記憶體儲存元件及快閃記憶體的寫入方法
JP2000331485A (ja) 不揮発性半導体記憶装置及びその消去方法
JPH07272491A (ja) 半導体記憶装置及びそのデータ消去方法
JPH05210993A (ja) 不揮発性半導体記憶装置
CN116779006A (zh) 闪存擦除方法