TWI706471B - 用於具有互連件之半導體的設備、方法以及包括封裝基板及晶粒之系統 - Google Patents

用於具有互連件之半導體的設備、方法以及包括封裝基板及晶粒之系統 Download PDF

Info

Publication number
TWI706471B
TWI706471B TW105126396A TW105126396A TWI706471B TW I706471 B TWI706471 B TW I706471B TW 105126396 A TW105126396 A TW 105126396A TW 105126396 A TW105126396 A TW 105126396A TW I706471 B TWI706471 B TW I706471B
Authority
TW
Taiwan
Prior art keywords
gate
transistor
supply
coupled
power
Prior art date
Application number
TW105126396A
Other languages
English (en)
Other versions
TW201724272A (zh
Inventor
唐諾德 尼爾森
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201724272A publication Critical patent/TW201724272A/zh
Application granted granted Critical
Publication of TWI706471B publication Critical patent/TWI706471B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41791Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種設備,其包含:電路結構,其包含裝置層,該裝置層包含複數電晶體裝置,各該複數電晶體裝置包含由閘極電極界定之第一側及相對的第二側;及被設置在該結構之第二側上的閘控供應柵,其中,該複數電晶體裝置之至少一者的汲極被耦合至該閘控供應柵。一種方法包含:提供從封裝基板供應至電路結構之裝置層中的電源閘極電晶體,該電晶體耦合至可操作以從該電源閘極電晶體接收閘控供應之電路;且使用在該裝置層之下側上的柵而將來自於該電源閘極電晶體之該閘控供應分布至該電路。

Description

用於具有互連件之半導體的設備、方法以及包括封裝基板及晶粒之系統
半導體裝置係包含裝置,該裝置包含來自該裝置之背側之電連接件。
在過去的幾十年中,在積體電路中的尺寸縮減特徵一直是不斷增長的半導體產業背後的驅動力。縮減至越來越小的特徵實現了在半導體晶片有限的實用面積中增加其功能單元之密度。例如,縮小電晶體之尺寸可允許在晶片上增加併入之記憶體裝置之數量,致使該製造產品具有增加之容量。然而,對於更大容量之需求始終是個問題。最佳化每個裝置之性能之必要性變得愈加顯著。
未來的電路裝置,諸如中央處理單元裝置,將期望高性能裝置與低電容、低電源裝置兩者被整合在單一晶粒或晶片中。
102‧‧‧核心邏輯
200‧‧‧總成
210‧‧‧晶粒
215‧‧‧裝置層
220‧‧‧信號佈線
230‧‧‧互連件
240‧‧‧載體基板
250‧‧‧接觸點
290‧‧‧封裝
300‧‧‧結構
300‧‧‧結構
310‧‧‧基板
320‧‧‧緩衝層
325‧‧‧閘極電極
327‧‧‧閘極介電質層
330‧‧‧鰭部
340A‧‧‧源極
340B‧‧‧汲極
350‧‧‧間隔物
355A‧‧‧介電質材料
355B‧‧‧介電質材料
355C‧‧‧介電質材料
355D‧‧‧介電質材料
355E‧‧‧介電質材料
370‧‧‧互連件
375‧‧‧接觸件
380‧‧‧載體
381‧‧‧介電質材料
382A‧‧‧開口
382B‧‧‧開口
385A‧‧‧磊晶生長材料
385B‧‧‧磊晶材料
386A‧‧‧接觸件
386B‧‧‧接觸件金屬
390A‧‧‧互連件
390B‧‧‧互連件
392A‧‧‧接觸件
392B‧‧‧接觸件
394‧‧‧互連件
395‧‧‧互連線
396‧‧‧互連線
396A‧‧‧接觸件
397‧‧‧接觸點
410‧‧‧互連線
425‧‧‧接觸件
500‧‧‧中介物
502‧‧‧第一基板
504‧‧‧第二基板
506‧‧‧球狀柵格陣列(BGA)
508‧‧‧金屬互連件
510‧‧‧通孔
512‧‧‧穿矽通孔
514‧‧‧嵌入裝置
600‧‧‧計算裝置
602‧‧‧積體電路晶粒
604‧‧‧處理器
606‧‧‧晶粒上記憶體
608‧‧‧通信晶片
610‧‧‧揮發性記憶體
612‧‧‧非揮發性記憶體
614‧‧‧圖形處理單元
616‧‧‧數位信號處理器
620‧‧‧晶片組
622‧‧‧天線
624‧‧‧觸控螢幕顯示器
626‧‧‧觸控螢幕控制器
628‧‧‧電池
630‧‧‧羅盤
632‧‧‧運動協處理器或感測器
634‧‧‧揚聲器
636‧‧‧相機
638‧‧‧使用者輸入裝置
640‧‧‧大量儲存裝置
642‧‧‧加密處理器
644‧‧‧全球定位系統(GPS)裝置
2150A‧‧‧第一側
2150B‧‧‧第二側或背側
圖1係展示用於供應電源至一處理器中之核心邏輯之 電源閘控方案之總圖。
圖2係展示包含被連接至封裝基板之積體電路晶片或晶粒之總成之實施例之橫截面示意側視圖。
圖3係展示半導體或絕緣體上半導體(SOI)基板之一部分(例如,在晶圓上之積體電路晶粒或晶片之一部分)之俯視側視立體圖,並且繪示一三維電晶體裝置,於其上形成有至該電晶體之閘極電極之互連件。
圖4A至4C係展示穿過圖3之該結構之橫截面側視圖。
圖5A至5C係展示在將該結構倒置或翻轉且將該結構連接至載體之後之圖4A至4C之該結構。
圖6A至6C係展示在將該裝置基板移除或薄化以曝露該電晶體之鰭部之第二側或背側且接著將該鰭部內凹之後之圖5A至5C之該結構。
圖7A至7C係展示在將介電質材料沈積以及圖案化於鰭部之背側上之後之圖6A至6C之該結構。
圖8A至8C係展示在將材料磊晶生長以用於背側接面形成之後之圖7A至7C之該結構。
圖9A至9C係展示在將於該介電質材料中之該通孔開口以導電接觸件材料(諸如鎢)來填充之後之圖8A至8C之該結構。
圖10A至10C係展示圖9A至9C之該結構並且展示被連接於至源極之接觸件之該互連件以及被連接於至作為例如第一背側互連件或金屬層之一部分之源極之接觸件之 該互連件。
圖11A至11C係展示在將多個互連層形成於該結構以及用於將該結構連接至外部基板之接觸點上之後之圖10A至10C之該結構。
圖12係展示通過線12-12’之圖2之該結構並且繪示在該裝置層之第二側下方或在該裝置層之第二側上之金屬線之互連件之配置。
圖13係展示代表性地通過圖2之線13-13’之橫截面,以指示用於將控制線輸入至該電源電晶體之該閘極電極之代表性路由。
圖14係實施一或多個實施例之中介物。
圖15係繪示計算裝置之實施例。
【發明內容及實施方式】
在本文中所述之實施例係針對包含非平面半導體裝置(例如,三維裝置)之半導體裝置,該非平面半導體裝置在該裝置之下側或背側上具有互連件或佈線,特別是提供閘控電源至核心邏輯電路之互連件。閘控電源之該分布係以在所描述之電路結構之裝置層下方的電源導線(VDD、VDD-閘控以及VSS)來進行描述。在一實施例中,所揭示之設備係包含電路結構,該電路結構包含裝置層,該裝置層包含複數電晶體裝置(諸如(但不限於)三維或非平面電晶體裝置),每一該電晶體裝置係包含由在相對的第二側上之閘極電極所界定之第一側或裝置側。一閘控供應柵係被設置 在該層之第二側(背側或下側)上,其中,該複數電晶體裝置之至少一者的汲極係被耦合至該閘控供應柵。一供應柵亦可以被設置在該結構之該第二側上且該複數電晶體裝置之至少一者的源極可以被耦合至該供應柵。藉由透過例如控制該閘極電極來控制該電晶體裝置之至少一者,則可以控制電源供應(VDD)。在另一實施例中係描述一種方法。該方法包含提供從封裝基板供應至在電路結構之裝置層中的電源閘極電晶體,其中該電晶體被連接至可操作以從該電源閘極電晶體接收閘控供應之電路。該方法亦包含使用在該裝置層之下側上的柵而將來自該電源電晶體之該閘控供應分布至該電路。進一步所揭示的係一種系統,該系統包含封裝基板,該封裝基板包含供應連接及晶粒。該晶粒包含用以接收一或多個閘控供應之核心邏輯電路,以及界定裝置層且被耦合在該供應連接與該核心邏輯電路之間以控制或提供該閘控供應之一或多者至該核心邏輯電路之複數電晶體。該閘控供應從該電源閘極電晶體至該電路係被路由在該裝置層之下側上。
圖1係展示用於供應電源至一處理器中之核心邏輯之電源閘控方案之總圖。代表性地標記為「PG」之P型閘極係被串聯連接在未閘控電源供應(VDD)與核心邏輯102之間。標記為PG之P型閘極係以單一P型電晶體來表示。應理解,可以在積體電路結構之區域之上採用多個(例如,數十萬或數百萬)PG電晶體。此外,儘管展示了核心邏輯102,但是在任何適當的積體電路中的電路的任何 功能性(等)群組皆可以如在本文中所述地被閘控。控制電晶體M1、M2係如所展示地被連接且由非作用#信號(M1)以及作用信號(M2)來控制。當非作用#被確立(低)時,則作用將被解確立(低),其導致供應增加(VDD高)而被施加至PG以將其關閉,其將該VDD供應從核心邏輯102解耦合(或強烈地降低)。當該電路係在作用模式中時,則該作用信號係被確立(高)而非作用#被解確立(高)以導通PG且將該VDD供應耦合至核心邏輯102。如在本文中所述,電源閘極之使用可以允許漏電供電之處理器晶片的顯著減少。電源閘控涉及從功能性電路截取該電壓供應網路且可以被使用在正或負供應分路上。為了簡潔起見,以下描述將主要集中在正電源供應閘控之使用上,但是實施例亦可以同樣地併入負供應閘控。
圖2係展示包含被連接至封裝基板之積體電路晶片或晶粒之總成之實施例之橫截面示意側視圖。總成200係包含晶粒210,晶粒210包含裝置層或層215,該裝置層或層215包含若干之裝置(例如,電晶體裝置)。裝置層215包含代表該層之第一側之第一側2150A以及與第一側2150A相對之第二側或背側2150B。該電晶體裝置包含一或多個電源電晶體(在本文中亦被稱之為電源閘極)以及邏輯電路。互連件220被連接至在第一側上之晶粒210之裝置層215,其在一實施例中係包含(但不限於)從第一側2150A而被連接至裝置層215之裝置之若干導電金屬線。控制電路互連件被包含在該互連件之中。如圖所示,載體 基板240被設置在信號佈線220上方。在一實施例中,如以下將描述的,載體基板240在形成晶粒210之程序中藉由在該邏輯電路之兩側邊上之敷金屬而被結合至信號佈線220。在此實施例中,電源互連件(VDD、VDD-閘控以及VSS)係通過該晶粒之第二側2100B而被連接至晶粒210之裝置。在第二側或背側2100B上之互連件230係包含一或多列之敷金屬。此種敷金屬之各者係被連接至可操作地將晶粒210連接至封裝290之接觸點(例如,C4凸塊)250。圖2亦展示穿過封裝基板290而至晶粒210之VDD以及VSS連接件。
圖3至11C係描述利用非平面多閘極半導體裝置來形成包含在單一裝置層中所實施之電源閘極之晶粒之方法或程序,該非平面多閘極半導體裝置包含在該層之非裝置側或背側上之電連接件(在該裝置下方)。此種電連接件包含電源導線VDD、VDD-閘控及VSS。在此實施例中,信號佈線(控制佈線)係被設置在該裝置上方。在一實施例中,被使用在裝置層中之該裝置係三維金屬氧化物半導體場效電晶體(MOSFET)。
圖3係展示半導體或絕緣體上半導體(SOI)基板之一部分(例如,在晶圓上之積體電路晶粒或晶片之一部分)之俯視側視立體圖。詳言之,圖3係展示包含由矽或SOI所製成之基板310之結構300。覆蓋基板310係可選的緩衝層320。在一實施例中,緩衝層係在一實施例中藉由生長技術而被引入在基板310上的矽鍺緩衝層。代表性地,緩 衝層320(若存在)具有大約為數百奈米(nm)之代表性厚度。
在圖3中所繪示之實施例中被設置在基板310以及可選的緩衝層320之表面上(如圖所示之上方表面)的係電晶體裝置(諸如N型電晶體裝置或P型電晶體裝置)之一部分。在此實施例中,N型或P型電晶體裝置之共同部分係被設置在緩衝層320之表面上之本體或鰭部330。在一實施例中,鰭部330係由半導體材料(諸如矽、矽鍺或III-V族或IV-V族半導體材料)所形成。在一實施例中,鰭部330之材料係依照用於形成三維積體電路裝置之習知的處理技術來形成。代表性地,半導體材料係被磊晶生長於該基板上且接著被形成至鰭部330中(例如,藉由遮蔽以及蝕刻程序)。
在一實施例中,鰭部330係具有長度尺寸L大於高度尺寸H。代表性之長度範圍係大約為10奈米(nm)至1毫米(mm),而代表性之高度範圍係大約為5奈米(nm)至200奈米(nm)。鰭部330亦具有代表性地大約為4至10奈米(nm)之寬度W。如所繪示的,鰭部330係從基板310之表面或在基板310之表面上(或可選地從緩衝層320或在緩衝層320上)所延伸之三維本體。如在圖3中所繪示之該三維本體係矩形之本體,該本體具有如圖所示的從緩衝層320之表面所突出之相對之側邊(第一及第二側邊)。應理解在此種本體之處理中,可能無法藉由可用之工具來達到真正矩形之外形,而可能導致其他的形狀。代表性之形狀 包含(但不限於)梯形形狀(例如,基部寬於頂部)以及拱型之形狀。
閘極堆疊被設置在圖3之結構之實施例中的鰭部330上。在一實施例中,閘極堆疊係包含含有例如二氧化矽或具有大於二氧化矽之介電常數之介電質材料(高k值(高介電常數值)介電質材料)之閘極介電質層。在一實施例中,由例如金屬所製成之閘極325被設置在該閘極介電質層上。該閘極堆疊可包含在其之相對側邊上由介電質材料所製成之間隔物350。用於間隔物350之代表性材料係低k值材料(諸如氮化矽(SiN)或氮化矽碳(SiCN))。圖3係展示鄰近該閘極堆疊之該側壁且在鰭部330上之間隔物350。接面區域(源極340A以及汲極340B)被形成在該閘極堆疊之相對側邊上之鰭部330上或鰭部330中。
在一實施例中,為了形成該三維電晶體結構,一閘極介電質材料被形成在鰭部330上(諸如經由覆層沈積,接著覆層沈積犧牲或虛設閘極材料)。一遮罩材料被引入在該結構之上且被圖案化以保護在所指定之通道區域之上之該閘極堆疊材料(具有犧牲或虛設閘極材料之閘極堆疊)。接著使用一蝕刻程序以移除在非所要區域中之該閘極堆疊材料且圖案化在所指定之通道區域之上之該閘極堆疊。間隔物350接著被形成。用於形成間隔物350的一種技術係將薄膜沈積在該結構上,保護在所要區域中之該薄膜且接著蝕刻以將該薄膜圖案化成所要之間隔物尺寸。
在鰭部330以及間隔物350上形成包含犧牲或虛設閘 極材料之閘極堆疊之後,接著在鰭部330上或鰭部330中形成接面區域(源極及汲極)。該源極及汲極被形成在該閘極堆疊(在閘極介電質上之犧牲閘極電極)之相對側邊上之鰭部330中或鰭部330上。在圖3中所展示之實施例中,源極340A以及汲極340B係藉由磊晶生長源極及汲極材料以作為在鰭部330之一部分上之覆層而形成。用於源極340A以及汲極340B之代表性材料包含(但不限於)矽、矽鍺或III-V族或IV-V族化合物半導體材料。源極340A及汲極340B可以藉由移除該鰭部材料之一部分且在其中鰭部材料被移除之所指定的接面區域中來磊晶生長源極及汲極材料而交替地被形成。
在一實施例中,在形成源極340A以及汲極340B之後,該犧牲或虛設閘極被移除且以閘極電極材料來替代。在一實施例中,在移除該犧牲或虛設閘極堆疊之前,介電質材料係被沈積在該結構上。在一實施例中,介電質材料係被沈積為覆層之二氧化矽或低k值(低介電常數值)介電質材料且接著被拋光以曝露犧牲或虛設閘極325。該犧牲或虛設閘極以及閘極介電質接著係藉由例如蝕刻程序而被移除。
在移除該犧牲或虛設閘極以及閘極介電質之後,閘極堆疊係被形成在閘極電極區域中。一閘極堆疊係被引入,例如,被沈積在包含閘極介電質以及閘極電極之該結構上。在一實施例中,該閘極電極堆疊之閘極電極325係由金屬閘極所組成,而閘極介電質層係由具有比二氧化矽之 介電常數更大之介電常數之材料(高K值材料)所組成。例如,在一實施例中,閘極介電質層327(參見圖4A至4C)係由諸如(但不限於)氧化鉿、氮氧化鉿、矽酸鉿、氧化鑭、氧化鋯、矽酸鋯、氧化鉭、鈦酸鋇鍶、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅或其之組合之材料所組成。在一實施例中,閘極電極325係由金屬層所組成,該金屬層係諸如(但不限於)金屬氮化物、金屬碳化物、金屬矽化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳或導電金屬氧化物。在形成該閘極堆疊之後,含有二氧化矽或低k值介電質材料之額外介電質材料係被沈積在該三維電晶體裝置上(例如,在ILD0上)以將該裝置結構封裝或埋設在介電質材料中。圖3係展示封裝該三維電晶體裝置之介電質材料355A(例如,作為ILD0)。
圖3係展示在將互連件形成至該三維電晶體裝置結構之後之該結構。在此實施例中,電連接件係被製成至閘極電極325之第一互連層或金屬層。代表性地,為了形成至閘極電極375之電接觸件,最初開口係藉由例如具有至閘極電極325之在遮罩中之開口之遮蔽程序而被形成至該閘極電極。介電質材料355A被蝕刻以曝露該閘極電極且接著該遮蔽材料被移除。接著,將例如鎢之接觸件材料引入該開口中且填充該開口以形成至閘極電極325之接觸件375。介電質材料355A之表面(如圖所示之頂部表面)可接著以導電晶種材料來植入且接著以遮蔽材料來圖案化以界 定用於與該開口曝露接觸件375之互連路徑之開口。諸如銅之導電材料接著經由電鍍程序而被引入以形成被連接至閘極電極325之接觸件375之互連件370。該遮蔽材料以及不要的晶種材料可以接著被移除。在形成該互連件作為初始金屬層之後,含有例如二氧化矽或低k值介電質材料之介電質材料355B可以被沈積作為在該互連件上且環繞該互連件之ILD1層。額外互連層可以接著依照習知的程序而被形成。圖2係展示由數個互連層所組成之晶粒210之信號佈線220。在圖3中之互連件370係代表一個例如最靠近該裝置層之此種層中的第一層。
圖4A至4C係展示通過圖3之該結構之橫截面側視圖。詳言之,圖4A係展示通過穿過鰭部330之線A-A’之橫截面;圖4B係展示通過穿過源極340A之線B-B’之橫截面;且圖4C係展示通過穿過閘極電極325之線C-C’之橫截面側視圖。
圖5A至5C係展示在將該結構倒置或翻轉且將該結構連接至載體之後之圖4A至4C之該結構。圖5A至5C係分別地表示通過如以上就圖4A至4C所述之鰭部330、汲極340B以及閘極電極325之橫截面。參照圖5A至5C,在此實施例中,結構300係被翻轉且連接至載體380。載體380係例如半導體晶圓。結構300可以藉由黏著劑或其他結合技術而被連接至載體380。
圖6A至6C係展示在移除或薄化基板310以曝露鰭部330之第二側或背側之後之圖5A至5C之該結構。在 一實施例中,基板310可以藉由薄化程序(諸如機械研磨或蝕刻程序)而被移除。圖6A至6C係展示從該結構之第二側或背側所曝露之鰭部330。在曝露鰭部330之後,該鰭部可以可選地被內凹。圖6A至6C係展示在內凹鰭部330之後之該結構。在一實施例中,為了內凹鰭部330,可以採用具有相對於移除介電質材料355A而選擇性的朝向移除鰭部材料之蝕刻劑之蝕刻程序。或者,遮蔽材料可以在具有曝露鰭部330之開口之介電質材料355A之表面上(被曝露之背側表面)被圖案化。鰭部330之材料可以藉由例如蝕刻程序而被移除以內凹鰭部330,然後接著移除該遮蔽材料。
圖7A至7C係展示在沈積且圖案化介電質材料於鰭部330之背側上之後之圖6A至6C之該結構。圖7A至7C係展示含有例如二氧化矽或低K值介電質材料之介電質材料381藉由例如覆層沈積之程序而被沈積。一旦被沈積,則介電質材料381可以藉由例如在具有與例如在鰭部330之相對側邊上之源極及汲極區域相對之開口或通孔之介電質材料380之表面上形成遮蔽材料而被圖案化。圖7A係展示穿過被定向於與該鰭部之源極區域(源極340A)相對應之鰭部330之背側上之介電質材料381之開口382A以及穿過被定向至該鰭部之汲極區域(汲極340B)之介電質材料381之開口382B。圖7B係展示在此實施例中該開口(例如,開口382A)具有大於鰭部330之寬度尺寸之直徑之尺寸。以此方式,鰭部330之背側以及鰭部330之 側壁被曝露。圖7B亦展示該蝕刻進行穿過該結構以曝露源極340A之背側。
圖8A至8C係展示在將材料磊晶生長以用於背側接面之形成之後之圖7A至7C之該結構。圖8A係展示在與源極340A之背側對準之區域中之開口382A中之磊晶生長材料385A以及在與汲極340B之背側對準之鰭部330上之開口382B中之磊晶生長材料385B。圖8B係展示磊晶生長於鰭部330之該側壁上且與之前被形成在該結構之第一側或裝置側上之源極340A連接之材料385A。合適之材料係矽鍺或III-V族或IV-V族半導體材料。
圖9A至9C係展示在將於介電質材料380中之該通孔開口以導電接觸件材料(諸如鎢)來填充之後之圖8A至8C之該結構。圖9A係展示至與源極340A相關聯之磊晶材料385B之接觸件386A以及至與汲極340B相關聯之磊晶材料385B之接觸件金屬386B。圖9B係展示至磊晶材料385B之接觸件金屬386B。圖9A以及9B亦展示從該結構之背側或第二側以及該裝置層之下側至源極340A(通孔接觸件材料)之該連接部。互連件現在可以藉由例如上述有關裝置側互連件之該技術(參見圖3與4A至4C以及隨附之內容)而被形成至接觸件386A以及386B。
形成背側接面(源極及汲極)接觸件之以上描述係一個實施例。應理解,存在不是將材料磊晶生長於該鰭部上之其他方法。其他實施例包含(但不限於)從該背側藉由例如驅入摻雜劑來改質該鰭部之區域。在另一實施例,鰭部 330之該側壁可以被曝露在源極以及汲極區域中且接觸件材料(諸如鎢)可以被引入在此側壁上。在接觸件材料亦被形成在該源極及汲極之裝置側上(例如,在將接觸件375形成至閘極電極325之時形成此接觸件)之情況下,該接觸件可以以背側處理之操作而被延伸以形成分別地至該源極及汲極之環繞接觸件。
圖10A至10C係展示圖9A至9C之該結構並展示作為例如第一背側互連件或金屬層的一部分的互連件390A(其被連接到至源極340A之接觸件396A)以及互連件390B(其被連接到至源極340B之接觸件386B)。圖10A至10C係亦展示在將含有二氧化矽或低k值介電質材料之介電質材料355C沈積在該互連件或金屬層上之後之該結構。
在一實施例中,包含互連件390A以及互連件390B之第一背側互連件或金屬層係該電源柵之一部分或被連接至該電源柵,該電源柵係在該裝置層之背側下方或在該裝置層之背側上。代表性地,在參照圖3至10C所描述之該電晶體係電源閘極電晶體(在圖1中之PG)之情況下,源極340A被連接至VDD而汲極340B被連接至VDD-閘控。
圖11A至11C係展示在將多個互連層形成於該結構以及用於將該結構連接至外部基板之接觸點上之後之圖10A至10C之該結構。此種層之該互連件可以藉由電鍍程序而被形成。在一實施例中,含有諸如銅之導電材料之此種互連件可以以摻雜劑來摻雜以改善電遷移性。圖11A係 展示在一實施例中之互連件390A,其係至源極340A之VDD線,以及互連線390B,其係被連接至汲極340B之VDD-閘控線。互連件390A係被連接至互連件394,互連件394係例如通過接觸件392A之第二背側層VDD線。同樣地,互連線390B被連接至係VDD-閘控線之第二背側互連層,該VDD-閘控線係例如被連接至一或多個其他電晶體裝置(例如,藉由組成核心邏輯之下側或背側連接件而被連接至一或多個電晶體之源極)。VDD互連線394被連接至第三層背側互連件395,第三層背側互連件395被連接至可操作地將電源(VDD)帶至該結構之接觸點397。如所繪示的,該互連層之一或多者藉由介電質材料(介電質材料355C、介電質材料355D以及介電質材料355E)而與鄰接層分離。接觸點397係例如可操作地將該結構連接至基板(諸如封裝基板)之C4凸塊。
圖12係展示通過線12-12’之圖2之該結構並且繪示在該裝置層之第二側下方或在該裝置層之第二側上之金屬線之互連件之配置。為了將圖12與之前之討論協調的目的,在圖12中所使用之元件符號係與圖11A至11C之元件符號相似。在圖12中所展示之繪示中,該黑色虛線係為了該電源電晶體所保留之區域。應理解該電源電晶體區域可以係任何數量之閘極間距寬。該電源電晶體被展示為若干列之VDD(例如,互連線395以及VDD-閘控高)(例如,互連線396)。被設置在該電源閘極區域中之該VDD以及VDD-閘控高線上的係另一個互連層,用於從下側連接 至該裝置層。覆蓋VDD與VDD-閘控線以及該電源閘極區域的係第一層背側互連件,諸如用於連接至電晶體裝置之源極區域之互連件390A以及用於連接至互連裝置之汲極區域之互連件390B。圖12係展示位在該源極互連件(互連件390A)與VDD線互連件395(通過接觸件392A)之間之接觸件。同樣地,圖12係展示位於汲極互連件(互連件390B)以及VDD-閘控線(接觸件392B)之間之接觸件。
圖13係展示代表性地通過圖2之線13-13’之橫截面,以指示用於將控制線輸入至該電源電晶體之該閘極電極之代表性路由。為了元件符號之協調,再次參照圖11A至11C。在圖13中,該裝置層係未圖示以繪示該敷金屬(例如,未圖示之三維電晶體)。圖13係展示在裝置層(互連線370)之第一側上之第一層互連線,那些互連線(例如,互連線370)之各者係被連接至在該電源閘極區域中之該場效電晶體之閘極電極。圖13係展示延伸於該互連件與電晶體裝置之閘極電極之間之互連件370以及接觸件375(參見圖10A至10C)。包含互連線410之第二互連層覆蓋包含互連層370之該第一互連層。圖13係展示連接至該下方之互連層之互連線410並繪示至下方之互連件370之接觸件425。互連線410係被輸入至在該結構之該電源閘極區域中之場效電晶體之閘極之控制線(參見在圖1中之PG)。該連接件可以被垂直地向上或向下定位(如圖所示),只要其落在該閘極電極連接件上並且符合其他設計規則。
在上述實施例中,互連件或金屬層係被設置在裝置層之兩側邊上。如所述,該VDD與VDD-閘控連同至接地之連接件被柵化在該場效電晶體裝置之下方。如所述,僅至場效電晶體或電源場效電晶體之閘極之該控制線被設置在該裝置之裝置側或第一側上。此種控制線可以係與在該結構之裝置側或第一側上之其他控制線一樣的精細間距。在裝置層之第二側下方或在裝置層之第二側上之該電源線之路由係保持了在裝置側或第一側上之金屬層之可路由性。在裝置層之下側或第二側上所提供之電源線亦允許摻雜形成該互連件或金屬線之金屬材料(通常為銅)。此種互連件或金屬線可以被摻雜以達到高電遷移防止,同時將此種金屬摻雜之該額外電阻保持在該結構之裝置側或第一側上之信號網線之外。此外,藉由不將VDD以及VDD-閘控帶至穿過該裝置層,用於邏輯電晶體之矽區域可被保留。又再者,藉由將該電源線定位在裝置層之第二側下方或在裝置層之第二側上(該裝置層亦包含用於該結構至基板(諸如封包基板)之該接觸件),在從此接觸點至傳送到用於VDD之該電源閘極之通孔電阻以及金屬電阻中的減少係被降低。
圖14係繪示包含一或多個實施例之中介物500。中介物500係居間的基板,其被使用以將第一基板502橋接至第二基板504。參照以上之圖2,中介物500可以係例如被設置在晶片或晶粒210與封裝290之間。在另一實施例中,第一基板502可以係例如積體電路晶粒。第二基板504可以係例如記憶體模組、電腦母板或另一個積體電路 晶粒。通常,中介物500之目的係將連接件分散成更寬的間距或將連接件路由至不同的連接件。例如,中介物500可以將積體電路晶粒耦合至可以隨後被耦合至第二基板504之球狀柵格陣列(BGA)506。在某些實施例中,該第一及第二基板502/504係被附接至中介物500之相對側邊。在其他實施例中,該第一及第二基板502/504係被附接至中介物500之相同側邊。在進一步的實施例中,三個或更多的基板係經由中介物500而被互連。
中介物500可以由環氧樹脂、玻璃纖維強化環氧樹脂、陶瓷材料或聚合物材料(諸如聚醯亞胺)所形成。在進一步的實施方案中,該中介物可以由交替之剛性或可撓性材料所形成,該交替之剛性或可撓性材料可包含與上述用於使用在半導體基板中之諸如矽、鍺以及其他III-V族與IV族材料相同之材料。
該中介物可包含金屬互連件508以及通孔510,其包含(但不限於)穿矽通孔(TSV)512。中介物500可以進一步包含嵌入裝置514,其包含被動與主動裝置兩者。此種裝置係包含(但不限於)電容器、解耦電容器、電阻器、電感器、熔絲、二極體、變壓器、感測器以及靜電放電(ESD)裝置。更多的複雜裝置,諸如射頻(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器以及MEMS裝置,亦可以被形成於中介物500上。
依照實施例,在本文中所揭示之裝置或程序可以被使用在中介物500之製造中。
圖15係繪示依照一實施例之計算裝置600。計算裝置600可包含若干之組件。在一實施例中,這些組件被附接至一或多個母板。在一替代性實施例中,這些組件被製造至單一系統單晶片(SoC)晶粒上而不是母板上。在計算裝置600中之該組件係包含(但不限於)積體電路晶粒602以及至少一通信晶片608。在某些實施方案中,通信晶片608被製造為積體電路晶粒602之一部分。積體電路晶粒602可包含CPU 604以及通常被使用作為快取記憶體之晶粒上記憶體606,其可以藉由諸如埋設DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)之技術來提供。
計算裝置600可包含其他組件,該其他組件可或可不被實體地且電性地耦合至該母板或製造於SoC晶粒中。這些其他組件係包含(但不限於)揮發性記憶體610(例如,DRAM)、非揮發性記憶體612(例如,ROM或快閃記憶體)、圖形處理單元614(GPU)、數位信號處理器616、加密處理器642(在硬體中執行加密演算法之專用處理器)、晶片組620、天線622、顯示器或觸控螢幕顯示器624、觸控螢幕控制器626、電池628或其他電源、功率放大器(未圖示)、全球定位系統(GPS)裝置644、羅盤630、運動協處理器或感測器632(其可以包含加速計、陀螺儀以及羅盤)、揚聲器634、相機636、使用者輸入裝置638(諸如鍵盤、滑鼠、手寫筆以及觸控板)以及大量儲存裝置640(諸如硬碟機、光碟(CD)、數位多功能光碟(DVD),等 等)。
通信晶片608實現了用於將資料轉移進以及出計算裝置600之無線通信。該術語「無線」及其之衍生文可以被使用以描述其可以透過使用通過非固態媒體之調變電磁輻射來通信資料之電路、裝置、系統、方法、技術、通信通道等等。該術語未暗示該相關聯之裝置不含有任何導線,儘管在一些實施例中其可能沒有。通信晶片608可以實施任何數量之無線標準或協定,包含(但不限於)Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、長期演進(LTE)、Ev30DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其之衍生物,以及任何其他的被指稱為3G、4G、5G以及更先進的無線協定。計算裝置600可以包含複數通信晶片608。例如,第一通信晶片608可以專用於較短距離之無線通信(諸如Wi-Fi與藍芽),而第二通信晶片608可以專用於較長距離之無線通信(諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其他)。
計算裝置600之處理器604係包含一或多個裝置(諸如電晶體或金屬互連件),其係依照包含至裝置之背側接觸件以及背側敷金屬之實施例來形成。該術語「處理器」可指任何裝置或裝置之一部分,其可處理來自暫存器及/或記憶體之電子資料,以將該電子資料轉換成可被儲存於暫存器及/或記憶體中之其他電子資料。
通信晶片608亦包含一或多個裝置(諸如電晶體或金屬互連件),其係依照包含至裝置之背側接觸件以及背側敷金屬之實施例來形成。
在進一步實施例中,被裝納在計算裝置600中之另一個組件可含有一或多個裝置(諸如電晶體或金屬互連件),其係依照包含至裝置之背側接觸件以及背側敷金屬之實施方案來形成。
在各種實施例中,計算裝置600可以係膝上型電腦、小型筆記型電腦、筆記型電腦、超輕薄筆記型電腦、智慧型電話、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位視訊記錄器。在進一步之實施方案中,計算裝置600可以係任何其他的處理資料之電子裝置。
實例
實例1係一種設備,其包含:電路結構,其包含裝置層,該裝置層包含複數電晶體裝置,各該複數電晶體裝置包含由閘極電極界定之第一側及相對的第二側;及被設置在該結構之第二側上的閘控供應柵,其中,該複數電晶體裝置之至少一者的汲極被耦合至該閘控供應柵。
在實例2中,實例1之該設備係進一步包含被設置在該結構之該第二側上的供應柵,其中,該複數電晶體裝置之至少一者的源極被耦合至該供應柵。
在實例3中,實例1或2之任一者之該設備係進一步包含被設置在該結構之第一側上的控制線,其中該複數電晶體裝置之該至少一者的該閘極電極被耦合至該控制線。
在實例4中,實例3之該設備之該複數電晶體裝置之該至少一者之該閘極電極係經由突出於該裝置與該控制線之間的閘極接觸件而被耦合至該控制線且該裝置之該汲極經由突出於該裝置與該閘控供應柵之間之接面接觸件而被耦合至該閘控供應柵。
在實例5中,實例1至4之任一者之該設備之該複數電晶體裝置之該至少一者之該汲極係經由延伸於該閘控供應柵及該裝置之該第二側之間的接觸件而被耦合至該閘控供應柵。
在實例6中,實例1至5之任一者之該設備係進一步包含可操作以將該電路結構耦合至外部電源之接觸點,該接觸點被設置成耦合至該結構之該第二側上的該供應柵。
在實例7中,實例1至6之任一者之該設備之該閘控供應柵係包含電源柵,該設備進一步包含被設置在該結構之該第二側上的接地柵。
在實例8中,實例1至7之任一者之該設備之該電晶體裝置之該至少一者係包含非平面電晶體裝置,該非平面電晶體裝置包含鰭部,且該閘極電極被設置在該鰭部之通道區域上。
實例9係一種方法,包含:提供從封裝基板供應至電路結構之裝置層中的電源閘極電晶體,該電晶體耦合至可 操作以從該電源閘極電晶體接收閘控供應之電路;且使用在該裝置層之下側上的柵而將來自於該電源閘極電晶體之該閘控供應分布至該電路。
在實例10中,在實例9之該方法中提供供應至電源閘極電晶體係包含從該裝置層之該下側耦合至該電晶體。
在實例11中,在實例9或10之該方法中提供供應至電源閘極電晶體係包含使用在該裝置層之該下側上的柵來分布來自於該封裝基板之該供應。
在實例12中,在實例9至11之任一者之該方法中分布來自於該電源閘極電晶體之該閘控供應係包含將該電晶體從該電晶體之該下側耦合至該柵。
在實例13中,實例9至12之任一者之該方法係進一步包含由在與該電晶體之該下側相對之側上耦合至該電晶體的控制線來控制該閘控供應。
在實例14中,實例9至13之任一者之該方法係進一步包含在該裝置層之該下側上分布接地柵,該接地柵耦合至該電路。
實例15係一種包含封裝基板之系統,該封裝基板包含供應連接以及晶粒,該晶粒包含:(i)核心邏輯電路,用以接收一或多個閘控供應,及(ii)複數電晶體,界定裝置層且被耦合在該供應連接與該核心邏輯電路之間以可控制地提供該一或多個閘控供應至該核心邏輯電路,其中,至該電路之該閘控供應係被路由在該裝置層之下側上。
在實例16中,在實例15之該系統中之該一或多個閘 控供應係從該裝置層之該下側被耦合至該複數電晶體。
在實例17中,在實例15至16之任一者之該系統中之至該電源閘極電晶體之供應連接係包含在該裝置層之該下側上之柵。
在實例18中,在實例15至17之任一者之該系統中分布來自於該電源閘極電晶體之該閘控供應係包含將該電晶體從該電晶體之該下側耦合至該柵。
在實例19中,實例15至18之任一者之該系統係進一步包含由在與該電晶體之該下側相對之側上耦合至該複數電晶體的控制線來控制該閘控供應。
在實例20中,在實例15至19之任一者之該系統中之該複數電晶體之至少一者係包含非平面電晶體。
以上對於所繪示之實施方案之描述,包含在發明摘要中所描述之內容,並不旨在以窮舉或限制本發明於所揭示之精確形式中。儘管在本文中所述之本發明之具體實施方案以及實例係用於繪示性之目的,然而如熟習相關技術者將可瞭解的,在該範圍內之各種等效修改係可能的。
這些修改可以根據以上之詳細說明來進行。在以下申請專利範圍中所使用之術語,不應被解釋為限制本發明於本說明書及申請專利範圍中所揭示之特定實施方案。相反地,本發明之範圍係完全地由以下之申請專利範圍來判定,其係依照申請專利範圍釋義之確立原則來進行解釋。
310:基板
320:緩衝層
325:閘極電極
330:鰭部
340A:源極
340B:汲極
350:間隔物
370:互連件

Claims (20)

  1. 一種用於具有互連件之半導體的設備,包括:電路結構,其包括裝置層,該裝置層包括複數電晶體裝置,各該複數電晶體裝置包括由閘極電極界定之第一側及相對的第二側;及閘控供應柵,其被設置在該結構之該第二側上,其中,該複數電晶體裝置之至少一者的汲極被耦合至該閘控供應柵,其中,該複數電晶體裝置包含電源閘極電晶體以及電路,該電晶體耦合至可操作以從該電源閘極電晶體接收閘控供應之該電路。
  2. 如申請專利範圍第1項之設備,其進一步包括被設置在該結構之該第二側上的供應柵,其中,該複數電晶體裝置之至少一者的源極被耦合至該供應柵。
  3. 如申請專利範圍第1項之設備,其進一步包括被設置在該結構之第一側上的控制線,其中該複數電晶體裝置之該至少一者的該閘極電極被耦合至該控制線。
  4. 如申請專利範圍第3項之設備,其中,該複數電晶體裝置之該至少一者之該閘極電極經由突出於該裝置與該控制線之間的閘極接觸件而被耦合至該控制線且該裝置之該汲極經由突出於該裝置與該閘控供應柵之間之接面接觸件而被耦合至該閘控供應柵。
  5. 如申請專利範圍第1項之設備,其中,該複數電晶體裝置之該至少一者之該汲極係經由延伸於該閘控供應 柵及該裝置之該第二側之間的接觸件而被耦合至該閘控供應柵。
  6. 如申請專利範圍第2項之設備,其進一步包括可操作以將該電路結構耦合至外部電源之接觸點,該接觸點被設置成耦合至該結構之該第二側上的該供應柵。
  7. 如申請專利範圍第1項之設備,其中,該閘控供應柵包括電源柵,該設備進一步包括被設置在該結構之該第二側上的接地柵。
  8. 如申請專利範圍第1項之設備,其中,該電晶體裝置之該至少一者包括非平面電晶體裝置,該非平面電晶體裝置包括鰭部,且該閘極電極被設置在該鰭部之通道區域上。
  9. 一種用於具有互連件之半導體的方法,包括:提供從封裝基板供應至電路結構之裝置層中的電源閘極電晶體,該電晶體耦合至可操作以從該電源閘極電晶體接收閘控供應之電路;且使用在該裝置層之下側上的柵而將來自於該電源閘極電晶體之該閘控供應分布至該電路。
  10. 如申請專利範圍第9項之方法,其中,提供供應至電源閘極電晶體包括從該裝置層之該下側耦合至該電晶體。
  11. 如申請專利範圍第9項之方法,其中,提供供應至電源閘極電晶體包括使用在該裝置層之該下側上的柵來分布來自於該封裝基板之該供應。
  12. 如申請專利範圍第9項之方法,其中,分布來自於該電源閘極電晶體之該閘控供應包括將該電晶體從該電晶體之該下側耦合至該柵。
  13. 如申請專利範圍第9項之方法,其進一步包括由在與該電晶體之該下側相對之側上耦合至該電晶體的控制線來控制該閘控供應。
  14. 如申請專利範圍第9項之方法,其進一步包括在該裝置層之該下側上分布接地柵,該接地柵耦合至該電路。
  15. 一種包括封裝基板及晶粒之系統,該封裝基板包括供應連接,且該晶粒包括:(i)核心邏輯電路,用以接收一或多個閘控供應,及(ii)複數電晶體,界定裝置層且被耦合在該供應連接與該核心邏輯電路之間以可控制地提供該一或多個閘控供應至該核心邏輯電路,其中,該閘控供應從電源閘極電晶體至該電路係被路由在該裝置層之下側上。
  16. 如申請專利範圍第15項之系統,其中,該一或多個閘控供應係從該裝置層之該下側被耦合至該複數電晶體。
  17. 如申請專利範圍第15項之系統,其中,至該電源閘極電晶體的供應連接係包括在該裝置層之該下側上的柵。
  18. 如申請專利範圍第15項之系統,其中,分布來自於該電源閘極電晶體之該閘控供應包括將該電晶體從該 電晶體之該下側耦合至該柵。
  19. 如申請專利範圍第15項之系統,其進一步包括由在與該電晶體之該下側相對之側上耦合至該複數電晶體的控制線來控制該閘控供應。
  20. 如申請專利範圍第15項之系統,其中,該複數電晶體之至少一者包括非平面電晶體。
TW105126396A 2015-09-25 2016-08-18 用於具有互連件之半導體的設備、方法以及包括封裝基板及晶粒之系統 TWI706471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/52375 2015-09-25
PCT/US2015/052375 WO2017052626A1 (en) 2015-09-25 2015-09-25 Power gate with metal on both sides

Publications (2)

Publication Number Publication Date
TW201724272A TW201724272A (zh) 2017-07-01
TWI706471B true TWI706471B (zh) 2020-10-01

Family

ID=58387006

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126396A TWI706471B (zh) 2015-09-25 2016-08-18 用於具有互連件之半導體的設備、方法以及包括封裝基板及晶粒之系統

Country Status (4)

Country Link
US (2) US11296197B2 (zh)
CN (1) CN107924945B (zh)
TW (1) TWI706471B (zh)
WO (1) WO2017052626A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367070B2 (en) 2015-09-24 2019-07-30 Intel Corporation Methods of forming backside self-aligned vias and structures formed thereby
WO2017171842A1 (en) 2016-04-01 2017-10-05 Intel Corporation Transistor cells including a deep via lined with a dielectric material
JP7048182B2 (ja) 2016-08-26 2022-04-05 インテル・コーポレーション 集積回路のデバイス構造及び両面製造技術
KR102403031B1 (ko) * 2017-10-19 2022-05-27 삼성전자주식회사 반도체 장치
DE112017008080T5 (de) 2017-12-26 2020-07-09 Intel Corporation Gestapelte transistoren mit zuletzt ausgebildetem kontakt
WO2019172879A1 (en) 2018-03-05 2019-09-12 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
US11017146B2 (en) * 2018-07-16 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
EP3667733A1 (en) 2018-12-13 2020-06-17 IMEC vzw Silicided fin junction for back-side connection
CN113557733A (zh) * 2019-03-11 2021-10-26 华为技术有限公司 视频译码中的逐步解码刷新
US11688780B2 (en) 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization
US11004789B2 (en) * 2019-09-30 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including back side power supply circuit
DE102021106180A1 (de) * 2020-05-14 2021-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter schaltkreis, system, und verfahren zu seiner herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511500A (en) * 2003-08-15 2005-03-16 Freescale Semiconductor Inc Semiconductor device having electrical contact from opposite sides and method therefor
US20070296002A1 (en) * 2006-06-27 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for MOS devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
US20090020856A1 (en) * 2007-07-17 2009-01-22 International Business Machines Corporation Semiconductor device structures and methods for shielding a bond pad from electrical noise
US7880284B2 (en) * 2007-09-29 2011-02-01 Intel Corporation Embedded power gating
US8450804B2 (en) * 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8336018B2 (en) * 2010-06-09 2012-12-18 Lsi Corporation Power grid optimization
US9691869B2 (en) * 2012-04-09 2017-06-27 Monolithic 3D Inc. Semiconductor devices and structures
US8557632B1 (en) * 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8796772B2 (en) 2012-09-24 2014-08-05 Intel Corporation Precision resistor for non-planar semiconductor device architecture
US8574929B1 (en) * 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US9640531B1 (en) * 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
US9040406B2 (en) * 2013-03-14 2015-05-26 International Business Machines Corporation Semiconductor chip with power gating through silicon vias
JP6078390B2 (ja) 2013-03-25 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2014220376A (ja) * 2013-05-08 2014-11-20 ソニー株式会社 半導体装置およびその製造方法
US9728580B2 (en) * 2013-05-13 2017-08-08 Infineon Technologies Ag Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit
US9059696B1 (en) * 2013-08-01 2015-06-16 Altera Corporation Interposer with programmable power gating granularity
US9136267B2 (en) * 2014-02-07 2015-09-15 Omnivision Technologies, Inc. Standard cell global routing channels over active regions
US9287257B2 (en) * 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
US11380618B2 (en) * 2018-02-02 2022-07-05 Arm Limited Power distribution circuitry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511500A (en) * 2003-08-15 2005-03-16 Freescale Semiconductor Inc Semiconductor device having electrical contact from opposite sides and method therefor
US20070296002A1 (en) * 2006-06-27 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for MOS devices

Also Published As

Publication number Publication date
WO2017052626A1 (en) 2017-03-30
CN107924945B (zh) 2021-10-01
US11296197B2 (en) 2022-04-05
US20200066854A1 (en) 2020-02-27
US20220181456A1 (en) 2022-06-09
CN107924945A (zh) 2018-04-17
TW201724272A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
TWI706471B (zh) 用於具有互連件之半導體的設備、方法以及包括封裝基板及晶粒之系統
US11594524B2 (en) Fabrication and use of through silicon vias on double sided interconnect device
US11935933B2 (en) Backside contact structures and fabrication for metal on both sides of devices
TWI761309B (zh) 製作用於背側金屬的接點的環繞源極/汲極方法、半導體設備和運算裝置
TWI724016B (zh) 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統
TWI713222B (zh) 用於具有電感器的半導體裝置的設備、系統及方法
TWI565005B (zh) 積體電路及形成積體電路的方法