TWI713222B - 用於具有電感器的半導體裝置的設備、系統及方法 - Google Patents

用於具有電感器的半導體裝置的設備、系統及方法 Download PDF

Info

Publication number
TWI713222B
TWI713222B TW105127289A TW105127289A TWI713222B TW I713222 B TWI713222 B TW I713222B TW 105127289 A TW105127289 A TW 105127289A TW 105127289 A TW105127289 A TW 105127289A TW I713222 B TWI713222 B TW I713222B
Authority
TW
Taiwan
Prior art keywords
inductor
substrate
device layer
layer
contact
Prior art date
Application number
TW105127289A
Other languages
English (en)
Other versions
TW201725727A (zh
Inventor
派翠克 摩洛
保羅 費雪
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201725727A publication Critical patent/TW201725727A/zh
Application granted granted Critical
Publication of TWI713222B publication Critical patent/TWI713222B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種設備及包含一設備之系統，該設備包含：電路結構，其包含裝置層，該裝置層包含複數電晶體裝置，各該複數電晶體裝置包含第一側及相對的第二側；電感器，其被設置在該結構之該第二側上；及接觸件，其被耦合至該電感器且被路由穿過該裝置層而耦合至在該第一側上之該複數電晶體裝置之至少一者。一種方法包含：在基板上形成複數電晶體裝置，該複數電晶體裝置界定包含第一側及相對的第二側的裝置層，其中，該第二側被耦合至該基板；移除該基板之一部分；在該裝置層之該第二側上形成至少一電感器；及將該至少一電感器耦合至該複數電晶體裝置之至少一者。

Description

用於具有電感器的半導體裝置的設備、系統及方法
半導體裝置係包含裝置，該裝置包含來自該裝置之背側之電連接件。
在過去的幾十年中，在積體電路中的尺寸縮減特徵一直是不斷增長的半導體產業背後的驅動力。縮減至越來越小的特徵實現了在半導體晶片有限的實用面積中增加其功能單元之密度。例如，縮小電晶體之尺寸可允許在晶片上增加併入之記憶體裝置之數量，致使該製造產品具有增加之容量。然而，對於更大容量之需求始終是個問題。最佳化每個裝置之性能之必要性變得愈加顯著。
未來的電路裝置，諸如中央處理單元裝置，將期望將高性能裝置與低電容、低電源裝置兩者整合在單一晶粒或晶片中。
100‧‧‧總成
110‧‧‧晶粒
120‧‧‧信號佈線
130‧‧‧互連件
135‧‧‧電感器
140‧‧‧載體基板
150‧‧‧接觸點
190‧‧‧封裝基板
200‧‧‧總成
210‧‧‧晶粒
215‧‧‧裝置層
220‧‧‧信號佈線
225‧‧‧基板
230‧‧‧互連件
235‧‧‧電感器
240‧‧‧載體基板
245‧‧‧穿矽通孔
250‧‧‧接觸點
290‧‧‧封裝基板
300‧‧‧結構
310‧‧‧基板
320‧‧‧緩衝層
325‧‧‧閘極電極
327‧‧‧閘極介電質層
330‧‧‧鰭部
340A‧‧‧源極
340B‧‧‧汲極
350‧‧‧間隔物
355A‧‧‧介電質材料
355B‧‧‧介電質材料
355C‧‧‧介電質材料
355D‧‧‧介電質材料
355E‧‧‧介電質材料
370‧‧‧互連件
375‧‧‧接觸件
380‧‧‧載體
381‧‧‧介電質材料
382A‧‧‧開口
382B‧‧‧開口
385A‧‧‧磊晶生長材料
385B‧‧‧磊晶生長材料
386A‧‧‧接觸件
386B‧‧‧接觸件金屬
390A‧‧‧互連件
390B‧‧‧互連件
392‧‧‧導電通孔
393‧‧‧磁電感器
394‧‧‧第二級互連件
395‧‧‧第三級互連件
396A‧‧‧接觸件
397‧‧‧接觸點
400‧‧‧中介物
402‧‧‧第一基板
404‧‧‧第二基板
406‧‧‧球狀柵格陣列(BGA)
408‧‧‧金屬互連件
410‧‧‧通孔
412‧‧‧穿矽通孔
414‧‧‧嵌入裝置
500‧‧‧計算裝置
502‧‧‧積體電路晶粒
504‧‧‧處理器
506‧‧‧晶粒上記憶體
508‧‧‧通信晶片
510‧‧‧揮發性記憶體
512‧‧‧非揮發性記憶體
514‧‧‧圖形處理單元
516‧‧‧數位信號處理器
520‧‧‧晶片組
522‧‧‧天線
524‧‧‧觸控螢幕顯示器
526‧‧‧觸控螢幕控制器
528‧‧‧電池
530‧‧‧羅盤
532‧‧‧運動協處理器或感測器
534‧‧‧揚聲器
536‧‧‧相機
538‧‧‧使用者輸入裝置
540‧‧‧大量儲存裝置
542‧‧‧加密處理器
544‧‧‧全球定位系統(GPS)裝置
1300‧‧‧互連件
2150A‧‧‧第一側
2150B‧‧‧第二側
圖1係展示包含被連接至封裝基板之積體電路晶片或 晶粒之總成之一實施例之橫截面示意側視圖。
圖2係展示包含被連接至封裝基板之積體電路晶片或晶粒之總成之另一實施例之橫截面示意側視圖。
圖3係展示半導體或絕緣體上半導體(SOI)基板之一部分(例如，在晶圓上之積體電路晶粒或晶片之一部分)之俯視側視立體圖，並且繪示一三維電晶體裝置，於其上形成有至該電晶體之閘極電極之互連件。
圖4A至4C係展示穿過圖2之該結構之橫截面側視圖。
圖5A至5C係展示在將該結構倒置或翻轉且將該結構連接至載體之後之圖4A至4C之該結構。
圖6A至6C係展示在將該裝置基板移除或薄化以曝露該電晶體之鰭部之第二側或背側且接著將該鰭部內凹之後之圖5A至5C之該結構。
圖7A至7C係展示在將介電質材料沈積以及圖案化於鰭部之背側上之後之圖6A至6C之該結構。
圖8A至8C係展示在將材料磊晶生長以用於背側接面之形成之後之圖7A至7C之該結構。
圖9A至9C係展示在將於該介電質材料中之該通孔開口以導電接觸件材料(諸如鎢)來填充之後之圖8A至8C之該結構。
圖10A至10C係展示圖9A至9C之該結構並且展示被連接於至源極之接觸件之該互連件以及被連接於至作為例如第一背側互連件或金屬層之一部分之源極之接觸件之該互連件。
圖11A至11C係展示在將電感器以及多個互連層形成於該結構以及用於將該結構連接至外部基板之接觸點上之後之圖10A至10C之該結構。
圖12係實施一或多個實施例之中介物。
圖13係繪示計算裝置之實施例。
【發明內容及實施方式】
在本文中所述之該實施例係針對包含非平面半導體裝置(例如，三維裝置)之半導體裝置，該非平面半導體裝置包含一或多個電感器(例如，磁電感器)以及在該裝置之下側或背側上之一或多個互連件或佈線。在一實施例中，一種設備係包含：電路結構，其包含裝置層，該裝置層包含複數電晶體裝置，各該複數電晶體裝置包含第一側及相對的第二側；電感器，其被設置在該結構之該第二側上；及接觸件，其被連接至該電感器且被路由穿過該裝置層而連接至在該第一側上之電晶體裝置之該數量之至少一者。在另一實施例中，所揭示的係一種系統，該系統包含封裝基板，該封裝基板包含供應連接及被連接至該封裝基板之晶粒。在一實施例中，該晶粒係包含被連接至裝置層之第二側(背側或下側)之至少一電感器。
關於待被連接至晶粒之裝置層之第二側之合適的電感器，在一實施例中，該電感器係磁電感器。關於信號處理之電感器(例如，磁電感器)之一種應用係作為電壓調節 器。晶粒上電壓調節可以被使用以局部地改變該電壓，例如，在核心電壓之變化中，用於主動電源管理。晶粒上電壓調節亦可以被設計成用以自動地維持用於相關聯之半導體晶粒之恆定的電壓量級。在另一個應用中，若需要啟動電源管理，則晶粒上電壓調節可以被使用以即時節流電壓。另一個電感器應用係在射頻(RF)電路中，其中，例如，與電容器結合之電感器形成作用為用於震盪電流之諧振器之調協電路。
圖1係展示包含被連接至封裝基板之積體電路晶片或晶粒之總成之一實施例之橫截面示意側視圖。總成100係包含晶粒110，晶粒110包含裝置層或層115，該裝置層或層115包含若干之裝置(例如，電晶體裝置)。裝置層115包含代表該層之第一側之第一側1150A以及與第一側1150A相對之第二側或背側1150B。該電晶體裝置係包含邏輯電路以及可選的一或多個電源電晶體。被連接至在第一側上之晶粒110之裝置層115的係互連件120，其在一實施例中係包含(但不限於)從第一側1150A而被連接至裝置層115之裝置之若干之導電金屬線。被包含在該互連件之中的係控制電路互連件。如圖所示，載體基板140被設置在信號佈線120上方。在一實施例中，如以下將描述的，載體基板140在形成晶粒110之程序中藉由在該邏輯電路之兩側邊上之敷金屬而被結合至信號佈線120。在此實施例中，電源互連件130以及一或多個電感器135(例如，磁電感器)係通過裝置層115之第二側1100B而被連 接至晶粒110之裝置。在一實施例中，互連件130係包含在一或多個列之敷金屬中之電源互連件(VDD、VDD-閘控以及Vss)。在一實施例中，一或多個電感器係作用為電壓調節器且被連接至將電源帶至在裝置層115之第一側1150A上之邏輯電路之電源互連件(VDD、VDD-閘控)。圖1係展示被連接至在裝置層115之第二側1150B上之互連件1300之電感器135以及亦被連接至互連件130之接觸件140。接觸件140係包含至來自裝置層115之第二側1150B之電晶體裝置之接觸件。圖1係亦展示一些被連接至可操作地以將晶粒110連接至封裝190之接觸點(例如，C4凸塊)150之互連件1300。圖1係進一步展示通過封裝基板190而被連接至晶粒110之VDD以及Vss。
圖2係展示包含被連接至封裝基板之積體電路晶片或晶粒之總成之另一實施例之橫截面示意側視圖。總成200係包含晶粒210，晶粒210包含裝置層或層215，該裝置層或層215包含若干之裝置(例如，電晶體裝置)。裝置層215包含代表該層之第一側之第一側2150A以及與第一側2150A相對之第二側或背側2150B。在此實施例中，裝置層215之第二側2150B係被連接至基板225。基板225係例如諸如矽之半導體材料。該電晶體裝置係包含邏輯電路以及可選的一或多個電源電晶體。被連接至在第一側上之晶粒210之裝置層215的係互連件220，其在一實施例中係包含(但不限於)從第一側2150A而被連接至裝置層215之裝置之若干之導電金屬線。控制電路互連件被包含在該 互連件之中。如圖所示，載體基板240被設置在信號佈線220上方。在一實施例中，載體基板240在形成晶粒210之程序中藉由在該邏輯電路之兩側邊上之敷金屬而被結合至信號佈線220。在此實施例中，一或多個電感器235(例如，磁電感器)以及互連件230係通過該裝置層之第二側2100B而被連接至晶粒210之裝置。在一實施例中，一或多個電感器235係電壓調節器且互連件230係包含電源互連件(VDD、VDD-閘控以及V55)。在一實施例中，一或多個電感器係作用為電壓調節器且被連接至將電源帶至在裝置層215之第一側2150A上之邏輯電路之電源供應互連件(VDD或VDD-閘控)。圖2亦展示被連接至接觸件240之電感器235。接觸件240係依序被連接至穿矽通孔(TSV)245，穿矽通孔(TSV)245係被連接至(例如，裝置之背側)裝置層215之裝置。圖2係亦展示一些被連接至可操作地將晶粒210連接至封裝290之接觸點(例如，C4凸塊)250之互連件230。圖2係進一步展示通過封裝基板290而被連接至晶粒210之VDD以及Vss。
圖3至11C係描述一種形成晶粒之方法或程序，該晶粒係與圖1中之晶粒110相似，其包含利用包含在該層(在該裝置下方)之非裝置側或背側上之電連接之非平面多閘極半導體裝置而將一或多個電感器(例如，磁電感器)實施於單一裝置層之背側上。此種電連接係包含電源導線VDD、VDD-閘控以及VSS。在此實施例中，信號佈線(控制佈線)係被設置在該裝置上方。在一實施例中，被使用在 該裝置層中之該裝置係三維金屬氧化物半導體場效電晶體(MOSFET)。應理解在其他實施例中，可以利用裝置之其他形式(例如，平面裝置、奈米線)。
圖3係展示半導體或絕緣體上半導體(SOI)基板之一部分(例如，在晶圓上之積體電路晶粒或晶片之一部分)之俯視側視立體圖。詳言之，圖3係展示包含由矽或SOI所製成之基板310之結構300。覆蓋基板310係可選的緩衝層320。在一實施例中，緩衝層係在一實施例中藉由生長技術而被引入在基板310上的矽鍺緩衝層。代表性地，緩衝層320(若存在)具有大約為數百奈米(nm)之代表性厚度。
在圖3中所繪示之該實施例中被設置在基板310以及可選的緩衝層320之表面上(如圖所示之上方表面)的係電晶體裝置(諸如N型電晶體裝置或P型電晶體裝置)之一部分。在此實施例中，N型或P型電晶體裝置之共同部分係被設置在緩衝層320之表面上之本體或鰭部330。在一實施例中，鰭部330係由半導體材料(諸如矽、矽鍺或III-V族或IV-V族半導體材料)所形成。在一實施例中，鰭部330之材料係依照用於形成三維積體電路裝置之習知的處理技術來形成。代表性地，半導體材料係被磊晶生長於該基板上且接著被形成至鰭部330中(例如，藉由遮蔽以及蝕刻程序)。
在一實施例中，鰭部330係具有長度尺寸L大於高度尺寸H。代表性之長度範圍係大約為10奈米(nm)至1毫 米(mm)，而代表性之高度範圍係大約為5奈米(nm)至200奈米(nm)。鰭部330亦具有代表性地大約為4至10奈米(nm)之寬度W。如所繪示的，鰭部330係從基板310之表面或在基板310之表面上(或可選地從緩衝層320或在緩衝層320上)所延伸之三維本體。如在圖3中所繪示之該三維本體係矩形之本體，該本體具有如圖所示的從緩衝層320之表面所突出之相對之側邊(第一及第二側邊)。應理解，在此種本體之處理中，可能無法藉由可用之工具來達到真正矩形之外形，而可能導致其他的形狀。代表性之形狀包含(但不限於)梯形形狀(例如，基部寬於頂部)以及拱型之形狀。
閘極堆疊被設置在圖3之結構之該實施例中的鰭部330上。在一實施例中，閘極堆疊係包含含有例如二氧化矽或具有大於二氧化矽之介電常數之介電質材料(高k值(高介電常數值)介電質材料)之閘極介電質層。在一實施例中，被設置在該閘極介電質層上的係由例如金屬所製成之閘極325。該閘極堆疊可包含在其之相對側邊上由介電質材料所製成之間隔物350。用於間隔物350之代表性材料係低k值材料(諸如氮化矽(SiN)或氮化矽碳(SiCN))。圖3係展示鄰近該閘極堆疊之該側壁且在鰭部330上之間隔物350。被形成在該閘極堆疊之相對側邊上之鰭部330上或鰭部330中的係接面區域(源極340A以及汲極340B)。
在一實施例中，為了形成該三維電晶體結構，一閘極介電質材料被形成在鰭部330上(諸如經由覆層沈積，接 著覆層沈積犧牲或虛設閘極材料)。一遮罩材料被引入在該結構之上且被圖案化以保護在所指定之通道區域之上之該閘極堆疊材料(具有犧牲或虛設閘極材料之閘極堆疊)。一蝕刻程序接著被使用以移除在非所要之區域中之該閘極堆疊材料且圖案化在所指定之通道區域之上之該閘極堆疊。間隔物350接著被形成。用於形成間隔物350的一種技術係將薄膜沈積在該結構上，保護在所要區域中之該薄膜且接著蝕刻以將該薄膜圖案化成所要之間隔物尺寸。
在鰭部330以及間隔物350上形成包含犧牲或虛設閘極材料之閘極堆疊之後，則在鰭部330上或鰭部330中形成接面區域(源極及汲極)。該源極及汲極被形成在該閘極堆疊(在閘極介電質上之犧牲閘極電極)之相對側邊上之鰭部330中或鰭部330上。在圖3中所展示之該實施例中，源極340A以及汲極340B係藉由磊晶生長源極及汲極材料以作為在鰭部330之一部分上之覆層而形成。用於源極340A以及汲極340B之代表性材料係包含(但不限於)矽、矽鍺或III-V族或IV-V族化合物半導體材料。源極340A以及汲極340B可以藉由移除該鰭部材料之一部分且在所指定之其中鰭部材料被移除之接面區域中來磊晶生長源極及汲極材料而交替地被形成。
在一實施例中，在形成源極340A以及汲極340B之後，該犧牲或虛設閘極被移除且以閘極電極材料來替代。在一實施例中，在移除該犧牲或虛設閘極堆疊之前，介電質材料係被沈積在該結構上。在一實施例中，介電質材料 係被沈積為覆層之二氧化矽或低k值(低介電常數值)介電質材料且接著被拋光以曝露犧牲或虛設閘極325。該犧牲或虛設閘極以及閘極介電質接著係藉由例如蝕刻程序而被移除。
在移除該犧牲或虛設閘極以及閘極介電質之後，閘極堆疊係被形成在閘極電極區域中。一閘極堆疊係被引入，例如，被沈積在包含閘極介電質以及閘極電極之該結構上。在一實施例中，該閘極電極堆疊之閘極電極325係由金屬閘極所組成，而閘極介電質層係由具有比二氧化矽(高K值材料)之介電常數更大之介電常數之材料所組成。例如，在一實施例中，閘極介電質層327(參見圖4A至4C)係由諸如(但不限於)氧化鉿、氮氧化鉿、矽酸鉿、氧化鑭、氧化鋯、矽酸鋯、氧化鉭、鈦酸鋇鍶、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅或其之組合之材料所組成。在一實施例中，閘極電極325係由金屬層所組成，該金屬層係諸如(但不限於)金屬氮化物、金屬碳化物、金屬矽化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳或導電金屬氧化物。在形成該閘極堆疊之後，含有二氧化矽或低k值介電質材料之額外介電質材料係被沈積在該三維電晶體裝置上(例如，在ILD0上)以將該裝置結構封裝或埋設在介電質材料中。圖3係展示封裝該三維電晶體裝置之介電質材料355A(例如，作為ILD0)。
圖3係展示在將互連件形成至該三維電晶體裝置結構 之後之該結構。在此實施例中，電連接件係被製成為至閘極電極325之第一互連層或金屬層。代表性地，為了形成至閘極電極375之電接觸件，最初開口係藉由例如具有至閘極電極325之在遮罩中之開口之遮蔽程序而被形成至該閘極電極。介電質材料355A係被蝕刻以曝露該閘極電極且接著該遮蔽材料被移除。接著，將例如鎢之接觸件材料引入該開口中且填充該開口以形成至閘極電極325之接觸件375。介電質材料355A之表面(如圖所示之頂部表面)可以接著以導電晶種材料來植入且接著以遮蔽材料來圖案化以界定用於與該開口曝露接觸件375之互連路徑之開口。諸如銅之導電材料接著經由電鍍程序而被引入以形成被連接至閘極電極325之接觸件375之互連件370。該遮蔽材料以及不要的晶種材料可以接著被移除。在形成該互連件作為初始之金屬層之後，含有例如二氧化矽或低k值介電質材料之介電質材料355B可以被沈積作為在該互連件上且環繞該互連件之ILD1層。額外互連層可以接著依照習知的程序而被形成。圖2係展示由數個互連層所組成之晶粒210之信號佈線220。在圖3中之互連件370係代表一個，例如，最靠近該裝置層之此種層中的第一層。
圖4A至4C係展示通過圖2之該結構之橫截面側視圖。詳言之，圖4A係展示通過穿過鰭部330之線A-A’之橫截面；圖4B係展示通過穿過源極340A之線B-B’之橫截面；且圖4C係展示通過穿過閘極電極325之線C-C’之橫截面側視圖。
圖5A至5C係展示在將該結構倒置或翻轉且將該結構連接至載體之後之圖4A至4C之該結構。圖5A至5C係分別地表示通過如以上就圖4A至4C所述之鰭部330、汲極340B以及閘極電極325之橫截面。參照圖5A至5C，在此實施例中，結構300係被翻轉且連接至載體380。載體380係例如半導體晶圓。結構300可以藉由黏著劑或其他結合技術而被連接至載體380。
圖6A至6C係展示在移除或薄化基板310以曝露鰭部330之第二側或背側之後之圖5A至5C之該結構。在一實施例中，基板310可以藉由薄化程序(諸如機械研磨或蝕刻程序)而被移除。在此實施例中，基板310被完全地移除以曝露鰭部330之第二側或背側。為了形成諸如在圖2中之晶粒210之晶粒，基板310將被薄化但是將保留一部分。圖6A至6C係展示從該結構之第二側或背側所曝露之鰭部330。在曝露鰭部330之後，該鰭部可以可選地被內凹。圖6A至6C係展示在內凹鰭部330之後之該結構。在一實施例中，為了內凹鰭部330，可以採用具有相對於移除介電質材料355A而選擇性的朝向移除鰭部材料之蝕刻劑之蝕刻程序。或者，遮蔽材料可以在具有曝露鰭部330之開口之介電質材料355A之表面上(被曝露之背側表面)被圖案化。鰭部330之材料可以藉由例如蝕刻程序而被移除以內凹鰭部330，然後接著移除該遮蔽材料。
圖7A至7C係展示在沈積且圖案化介電質材料於鰭部330之背側上之後之圖6A至6C之該結構。圖7A至 7C係展示含有例如二氧化矽或低K值介電質材料之介電質材料381藉由例如覆層沈積之程序而被沈積。一旦被沈積，則介電質材料381可以藉由例如在具有與例如在鰭部330之相對側邊上之源極及汲極區域相對之開口或通孔之介電質材料380之表面上形成遮蔽材料而被圖案化。圖7A係展示穿過被定向於與該鰭部之源極區域(源極340A)相對應之鰭部330之背側上之介電質材料381之開口382A以及穿過被定向至該鰭部之汲極區域(汲極340B)之介電質材料381之開口382B。圖7B係展示，在此實施例中，該開口(例如，開口382A)具有大於鰭部330之寬度尺寸之直徑之尺寸。以此方式，鰭部330之背側以及鰭部330之側壁係被曝露。圖7B亦展示該蝕刻進行穿過該結構以曝露源極340A之背側。
圖8A至8C係展示在將材料磊晶生長以用於背側接面之形成之後之圖7A至7C之該結構。材料之實例係諸如矽鍺或III-V族或IV-V族半導體材料之半導體材料。圖8A係展示在與源極340A之背側對準之區域中之開口382A中之磊晶生長材料385A以及在與汲極340B之背側對準之鰭部330上之開口382B中之磊晶生長材料385B。圖8B係展示磊晶生長於鰭部330之該側壁上且與之前被形成在該結構之第一側或裝置側上之源極340A連接之材料385A。
圖9A至9C係展示在將於介電質材料380中之該通孔開口以導電接觸件材料(諸如鎢)來填充之後之圖8A至 8C之該結構。圖9A係展示至與源極340A相關聯之磊晶材料385B之接觸件386A以及至與汲極340B相關聯之磊晶材料385B之接觸件金屬386B。圖9B係展示至磊晶材料385B之接觸件金屬386B。圖9A以及9B係亦展示從該結構之背側或第二側以及該裝置層之下側至源極340A(通孔接觸件材料)之該連接部。互連件現在可以藉由例如上述有關裝置側互連件之該技術(參見圖3與4A至4C以及隨附之內容)而被形成至接觸件386A以及386B。
形成背側接面(源極及汲極)接觸件之該以上描述係一個實施例。應理解，存在不是將材料磊晶生長於該鰭部上之其他方法。其他實施例包含(但不限於)從該背側藉由例如驅入摻雜劑來改質該鰭部之區域。在另一實施例，鰭部330之該側壁可以被曝露在源極以及汲極區域中且接觸件材料(諸如鎢)可以被引入在此側壁上。在接觸件材料亦被形成在該源極及汲極之裝置側上(例如，在將接觸件375形成至閘極電極325之時形成此接觸件)之情況下，該接觸件可以以背側處理之操作而被延伸以形成分別地至該源極及汲極之環繞接觸件。
圖10A至10C係展示圖9A至9C之該結構並展示作為例如第一背側互連件或金屬層的一部分的互連件390A(其被連接到至源極340A之接觸件396A)以及互連件390B(其被連接到至源極340B之接觸件386B)。圖10A至10C係亦展示在將含有二氧化矽或低k值介電質材料之介電質材料355C沈積在該互連件或金屬層上之後之該結 構。
在一實施例中，包含互連件390A以及互連件390B之第一背側互連件或金屬層係該電源柵之一部分或被連接至該電源柵，該電源柵係在該裝置層之背側(第二側)下方或在該裝置層之背側(第二側)上。代表性地，在參照圖3至10C所描述之該電晶體係電源閘極電晶體之情況下，源極340A被連接至VDD而汲極340B被連接至VDD-閘控。
圖11A至11C係展示在將磁電感器以及多個互連層形成於該結構以及用於將該結構連接至外部基板之接觸點上之後之圖10A至10C之該結構。被設置在介電質材料355C之表面上的係互連件390A，其在一實施例中係被連接至源極340A之VDD線，而互連線390B係例如被連接至汲極340B之VDD-閘控線。如圖所示，覆蓋互連件390A以及互連線390B的係介電質材料355C。
圖11A以及11B係展示被形成於介電質材料355C之表面上的磁電感器393。磁電感器係能夠將能量儲存在例如藉由通過一或多個導線之電流所產生的磁場中之組件。應理解，存在各種用以形成磁電感器之方式。螺旋以及條紋磁電感器係晶片上電感器之非限制實例。此種電感器可以藉由在介電質材料355C之表面上之植入圖案上電鍍諸如銅之電性導電材料(例如，5微米(μm))以及兩層具有磁通孔之磁材料(例如，每層2微米(μm)厚)來形成。代表性之磁材料係包含(但不限於)鈷鋯鉭(CoZrTa)、鈷鈮鉭(CoNbTa)、鎳鐵(NiFe)、鈷磷(CoP)以及鈷磷硼(CoPB)。 最初，將一層的磁材料電鍍於該介電質層上，接著為該電性導電材料(諸如，銅)、聚醯亞胺層，且接著為該第二層之磁材料。此種電感器可以通過導電通孔392(例如，使用來自該電感器之磁通孔以連接至該通孔)而被連接至諸如互連件390A(至源極340A)之互連件。
如圖所示，圖11A至11C亦展示在形成多個互連層以及用於將該結構連接至外部源之接觸點之後之圖10A至10C之該結構。此種層之該互連件可以藉由電鍍程序而被形成。在一實施例中，含有諸如銅之導電材料之此種互連件可以以摻雜劑來摻雜以改善電遷移。如之前所描述的，圖11A係展示在一實施例中之互連件390A，其係被連接至源極340A之VDD線，以及互連線390B，其係例如被連接至汲極340B之VDD-閘控線。圖11A係亦展示第二層互連件394，第二層互連件394可以係第二層VDD線或其他線。同樣地，互連線390B被連接至係VDD-閘控線之第二背側互連層，該VDD-閘控線係例如被連接至一或多個其他電晶體裝置(例如，藉由組成核心邏輯之下側或背側連接件而被連接至一或多個電晶體之源極)。互連件390A係被展示連接至磁電感器393且該電感器被連接至第三層互連件395，第三層互連件395係例如第三背側層VDD線。第三層背側互連件395係通過接觸件395而被連接至可操作地將電源(VDD)帶至該結構之接觸點397。如所繪示的，該互連層之一或多者藉由介電質材料(介電質材料355C、介電質材料355D以及介電質材料355E)而與鄰接層分 離。接觸點397係例如可操作地將該結構連接至基板(諸如封裝基板)之C4凸塊。
圖12係繪示包含一或多個實施例之中介物400。中介物400係被使用以將第一基板402橋接至第二基板404之居間之基板。第一基板402可以係，例如，積體電路晶粒。第二基板404可以係，例如，記憶體模組、電腦母板或另一個積體電路晶粒。通常，中介物400之目的係將連接件分散成更寬的間距或將連接件路由至不同的連接件。例如，中介物400可以將積體電路晶粒耦合至可以隨後被耦合至第二基板404之球狀柵格陣列(BGA)406。在某些實施例中，該第一及第二基板402/404係被附接至中介物400之相對側邊。在其他實施例中，該第一及第二基板402/404係被附接至中介物400之相同側邊。在進一步的實施例中，三個或更多的基板係經由中介物400而被互連。
中介物400可以由環氧樹脂、玻璃纖維強化環氧樹脂、陶瓷材料或聚合物材料(諸如聚醯亞胺)所形成。進一步的實施方案中，該中介物可以由交替之剛性或可撓性材料所形成，該交替之剛性或可撓性材料可包含與上述用於使用在半導體基板中之諸如矽、鍺以及其他III-V族與IV族材料相同之材料。
該中介物可包含金屬互連件408以及通孔410，其包含(但不限於)穿矽通孔(TSV)412。中介物400可以進一步包含嵌入裝置414，其包含被動與主動裝置兩者。此種裝 置係包含(但不限於)電容器、解耦電容器、電阻器、電感器、熔絲、二極體、變壓器、感測器以及靜電放電(ESD)裝置。更多的複雜裝置，諸如射頻(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器以及MEMS裝置，亦可以被形成於中介物400上。
依照實施例，在本文中所揭示之裝置或程序可以被使用在中介物400之該製造中。
圖13係繪示依照一實施例之計算裝置500。計算裝置500可包含若干之組件。在一實施例中，這些組件被附接至一或多個母板。在一替代性實施例中，這些組件被製造至單一之系統單晶片(SoC)晶粒上而不是母板上。在計算裝置500中之該組件係包含(但不限於)積體電路晶粒502以及至少一通信晶片508。在某些實施方案中，通信晶片508被製造為積體電路晶粒502之一部分。積體電路晶粒502可包含CPU504以及通常被使用作為快取記憶體之晶粒上記憶體506，其可以藉由諸如埋設DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)之技術來提供。
計算裝置500可包含其他組件，該其他組件可以或可以不被實體地且電性地耦合至該母板或製造於SoC晶粒中。這些其他組件係包含(但不限於)揮發性記憶體510(例如，DRAM)、非揮發性記憶體512(例如，ROM或快閃記憶體)、圖形處理單元514(GPU)、數位信號處理器516、加密處理器542(在硬體中執行加密演算法之專用處理 器)、晶片組520、天線522、顯示器或觸控螢幕顯示器524、觸控螢幕控制器526、電池528或其他電源、功率放大器(未圖示)、全球定位系統(GPS)裝置544、羅盤530、運動協處理器或感測器532(其可以包含加速計、陀螺儀以及羅盤)、揚聲器534、相機536、使用者輸入裝置538(諸如鍵盤、滑鼠、手寫筆以及觸控板)以及大量儲存裝置540(諸如硬碟機、光碟(CD)、數位多功能光碟(DVD)，等等)。
通信晶片508實現了用於將資料轉移進以及出計算裝置500之無線通信。該術語「無線」及其之衍生文可以被使用以描述其可以透過使用通過非固態媒體之調變電磁輻射來通信資料之電路、裝置、系統、方法、技術、通信通道等等。該術語未暗示該相關聯之裝置不含有任何導線，儘管在一些實施例中其可能沒有。通信晶片508可以實施任何數量之無線標準或協定，包含(但不限於)Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、長期演進(LTE)、EvDO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其之衍生物，以及任何其他的被指稱為3G、4G、5G以及更先進的無線協定。計算裝置500可以包含複數通信晶片508。例如，第一通信晶片508可以專用於較短距離之無線通信(諸如Wi-Fi與藍芽)，而第二通信晶片508可以專用於較長距離之無線通信(諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、 Ev-DO以及其他)。
計算裝置500之處理器504係包含一或多個裝置(諸如電晶體或金屬互連件)，其係依照包含至裝置之背側接觸件以及背側敷金屬之實施例來形成。該術語「處理器」可指任何裝置或裝置之一部分，其可處理來自暫存器及/或記憶體之電子資料，以將該電子資料轉換成可被儲存於暫存器及/或記憶體中之其他電子資料。
通信晶片508係包含一或多個裝置(諸如電晶體或金屬互連件)，其係依照包含至裝置之背側接觸件以及背側敷金屬之實施例來形成。
在進一步實施例中，被裝納於計算裝置500中的另一個組件可包含一或多個裝置(諸如電晶體或金屬互連件)，其係依照包含至裝置之背側接觸件以及背側敷金屬之實施方案來形成。
在各種實施例中，計算裝置500可以係膝上型電腦、小型筆記型電腦、筆記型電腦、超輕薄筆記型電腦、智慧型電話、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位視訊記錄器。在進一步之實施方案中，計算裝置500可以係任何其他的處理資料之電子裝置。
實例
實例1係一種設備，該設備包含：電路結構，其包含 裝置層，該裝置層包含複數電晶體裝置，各該複數電晶體裝置包含第一側及相對的第二側；電感器，其被設置在該結構之該第二側上；及接觸件，其被耦合至該電感器且被路由穿過該裝置層而耦合至在該第一側上之該複數電晶體裝置之至少一者。
在實例2中，實例1之該設備之該電感器係包含磁電感器。
在實例3中，實例1或2之任一者之該設備之該裝置層係被設置在基板上且該基板係被設置在該裝置層與該供應線之間。
在實例4中，實例3之該設備之該接觸件係被路由穿過該基板。
在實例5中，實例1至4之任一者之該設備之該接觸件係包含第一接觸件，該設備進一步包含被設置在該結構之該第二側上的至少一互連層及被耦合至該至少一互連層且被設置成穿過該裝置層之至少一第二接觸件。
在實例6中，實例5之該設備進一步包含被設置在該裝置層之該第二側上的接觸點，其可操作地被耦合至外部源及被耦合至該至少一互連層。
在實例7中，實例1至6之任一者之該設備之該電感器係電壓調節器，該設備進一步包含被設置在該裝置層之該第二側上而可操作地以攜載電源供應的至少一互連件，該至少一互連件被耦合至該電壓調節器。
在實例8中，實例1至7之任一者之該設備係進一步 包含位在該裝置層之該第二側上且被耦合至該電感器的至少一互連件，其中，該互連件被耦合在該電感器與該接觸件之間。
實例9係一種系統，該系統包含：封裝基板，其包含供應連接；及晶粒，其被耦合至該封裝基板，該晶粒包含：(i)裝置層，該裝置層包含複數電晶體裝置，各該複數電晶體裝置包含第一側及相對的第二側；(ii)電感器，其被設置在該結構之該第二側上；及(iii)接觸件，其被耦合至該電感器且被路由穿過該裝置層且被耦合至在該第一側上之該複數電晶體裝置之至少一者。
在實例10中，在實例9之該系統中之該電感器係磁電感器。
在實例11中，在實例9或10之任一者之該系統中之該裝置層係被設置在基板上且該基板被設置在該裝置層與該供應線之間。
在實例12中，在實例11之該系統中之該接觸件係被路由穿過該基板。
在實例13中，在實例9至11之任一者之該系統中之該電感器係包含磁電感器，該晶粒進一步包含被設置在該裝置層之該第二側上而可操作以攜載電源供應的至少一互連件，該至少一互連件被耦合至該磁電感器。
在實例14中，在實例13之該系統中之該磁電感器係包含電壓調節器。
實例15係一種方法，包含：在基板上形成複數電晶 體裝置，該複數電晶體裝置界定包含第一側及相對的第二側的裝置層，其中，該第二側被耦合至該基板；移除該基板之一部分；在該裝置層之該第二側上形成至少一電感器；及將該至少一電感器耦合至該複數電晶體裝置之至少一者。
在實例16中，實例15之該方法之該電感器係包含磁電感器。
在實例17中，實例15或16之任一者之該方法之移除該基板之一部分係包含移除該基板之整個部分。
在實例18中，實例15至17之任一者之該方法係進一步包含在該裝置層之該第二側上形成至少一互連件；且將該至少一電感器耦合至該至少一互連件，其中，將該至少一電感器耦合至該複數電晶體裝置之至少一者包含將該至少一互連件耦合至該複數電晶體裝置之該至少一者。
在實例19中，實例18之該方法係進一步包含在該裝置層之該第二側上形成接觸點，該接觸點可操作以被耦合至外部源及被耦合至該至少一互連件。
在實例20中，實例19之該方法之該至少一電感器係包含電壓調節器。
以上對於所繪示之實施方案之描述，包含在發明摘要中所描述之內容，並不旨在以窮舉或限制本發明於所揭示之精確形式中。儘管在本文中所述之本發明之具體實施方案以及實例係用於繪示性之目的，然而如熟習相關技術者將可瞭解的，在該範圍內之各種等效修改係可能的。
這些修改可以根據以上之詳細說明來進行。在以下申請專利範圍中所使用之術語，不應被解釋為限制本發明於本說明書及申請專利範圍中所揭示之特定實施方案。相反地，本發明之範圍係完全地由以下之申請專利範圍來判定，其係依照申請專利範圍釋義之確立原則來進行解釋。
100‧‧‧總成
110‧‧‧晶粒
115‧‧‧裝置層
120‧‧‧信號佈線
130‧‧‧互連件
135‧‧‧電感器
140‧‧‧載體基板
150‧‧‧接觸點
190‧‧‧封裝基板
1100B‧‧‧第二側
1300‧‧‧互連件

Claims (20)

  1. 一種用於具電感器的半導體裝置的設備，包括：電路結構，其包括裝置層，該裝置層包括複數電晶體裝置，各該複數電晶體裝置包括第一側及相對的第二側；電感器，其被設置在該電路結構之該第二側上；及接觸件，其被耦合至該電感器且被路由穿過該裝置層且被耦合至在該第一側上之該複數電晶體裝置之至少一者，其中，該接觸件不完全延伸穿過該裝置層。
  2. 如申請專利範圍第1項之設備，其中，該電感器包括磁電感器。
  3. 如申請專利範圍第1項之設備，其中，該裝置層被設置在基板上且該基板被設置在該裝置層與供應線之間。
  4. 如申請專利範圍第3項之設備，其中，該接觸件被路由穿過該基板。
  5. 如申請專利範圍第1項之設備，其中，該接觸件包括第一接觸件，該設備進一步包括被設置在該電路結構之該第二側上的至少一互連層及被耦合至該至少一互連層且被設置成穿過該裝置層之至少一第二接觸件。
  6. 如申請專利範圍第5項之設備，其進一步包括被設置在該裝置層之該第二側上的接觸點，其可操作以被耦合至外部源及被耦合至該至少一互連層。
  7. 如申請專利範圍第1項之設備，其中，該電感器係電壓調節器，該設備進一步包括被設置在該裝置層之該 第二側上而可操作以攜載電源供應的至少一互連件，該至少一互連件被耦合至該電壓調節器。
  8. 如申請專利範圍第1項之設備，其進一步包括位在該裝置層之該第二側上且被耦合至該電感器的至少一互連件，其中，該互連件被耦合在該電感器與該接觸件之間。
  9. 一種用於具有電感器的半導體裝置的系統，包括：封裝基板，其包括供應連接；及晶粒，其被耦合至該封裝基板，該晶粒包括：(i)裝置層，該裝置層包括複數電晶體裝置，各該複數電晶體裝置包括第一側及相對的第二側；(ii)電感器，其被設置在該第二側上；及(iii)接觸件，其被耦合至該電感器且被路由穿過該裝置層且被耦合至在該第一側上之該複數電晶體裝置之至少一者，其中，該接觸件不完全延伸穿過該裝置層。
  10. 如申請專利範圍第9項之系統，其中，該電感器係磁電感器。
  11. 如申請專利範圍第9項之系統，其中，該裝置層被設置在基板上且該基板被設置在該裝置層與供應線之間。
  12. 如申請專利範圍第11項之系統，其中，該接觸件被路由穿過該基板。
  13. 如申請專利範圍第9項之系統，其中，該電感器 包括磁電感器，該晶粒進一步包括被設置在該裝置層之該第二側上而可操作以攜載電源供應的至少一互連件，該至少一互連件被耦合至該磁電感器。
  14. 如申請專利範圍第13項之系統，其中，該磁電感器包括電壓調節器。
  15. 一種用於具有電感器的半導體裝置的方法，包括：在基板上形成複數電晶體裝置，該複數電晶體裝置界定包括第一側及相對的第二側之裝置層，其中，該第二側被耦合至該基板；移除該基板之一部分；在該裝置層之該第二側上形成至少一電感器；且將該至少一電感器以接觸件耦合至該複數電、晶體裝置之至少一者，其中，該接觸件不完全延伸穿過該裝置層。
  16. 如申請專利範圍第15項之方法，其中，該電感器包括磁電感器。
  17. 如申請專利範圍第15項之方法，其中，移除該基板之一部分包括移除該基板之整個部分。
  18. 如申請專利範圍第15項之方法，其進一步包括：在該裝置層之該第二側上形成至少一互連件；且將該至少一電感器耦合至該至少一互連件，其中，將該至少一電感器耦合至該複數電晶體裝置之至少一者包括將該至少一互連件耦合至該複數電晶體裝置 之該至少一者。
  19. 如申請專利範圍第18項之方法，其進一步包括在該裝置層之該第二側上形成接觸點，該接觸點可操作以被耦合至外部源及被耦合至該至少一互連件。
  20. 如申請專利範圍第19項之方法，其中，該至少一電感器包括電壓調節器。
TW105127289A 2015-09-27 2016-08-25 用於具有電感器的半導體裝置的設備、系統及方法 TWI713222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/52532 2015-09-27
PCT/US2015/052532 WO2017052667A1 (en) 2015-09-27 2015-09-27 Metal on both sides of the transistor integrated with magnetic inductors

Publications (2)

Publication Number Publication Date
TW201725727A TW201725727A (zh) 2017-07-16
TWI713222B true TWI713222B (zh) 2020-12-11

Family

ID=58386914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127289A TWI713222B (zh) 2015-09-27 2016-08-25 用於具有電感器的半導體裝置的設備、系統及方法

Country Status (4)

Country Link
US (1) US10396045B2 (zh)
CN (1) CN107924949A (zh)
TW (1) TWI713222B (zh)
WO (1) WO2017052667A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017052630A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Wrap-around source/drain method of making contacts for backside metals
US9780210B1 (en) * 2016-08-11 2017-10-03 Qualcomm Incorporated Backside semiconductor growth
US10439565B2 (en) 2017-09-27 2019-10-08 Qualcomm Incorporated Low parasitic capacitance low noise amplifier
DE102020129842A1 (de) * 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-vorrichtungen mit rückseitiger stromschiene und rückseitiger selbstjustierender durchkontaktierung
US11664374B2 (en) * 2020-05-29 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Backside interconnect structures for semiconductor devices and methods of forming the same
US20220173046A1 (en) * 2020-12-01 2022-06-02 Intel Corporation Integrated circuit assemblies with direct chip attach to circuit boards

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120187530A1 (en) * 2011-01-25 2012-07-26 International Business Machines Corporation Using backside passive elements for multilevel 3d wafers alignment applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
US7501702B2 (en) * 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
US7280024B2 (en) * 2005-02-02 2007-10-09 Intel Corporation Integrated transformer structure and method of fabrication
US7402866B2 (en) 2006-06-27 2008-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for MOS devices
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US20150255411A1 (en) * 2014-03-05 2015-09-10 Omkar G. Karhade Die-to-die bonding and associated package configurations
US9716056B2 (en) * 2015-01-26 2017-07-25 International Business Machines Corporation Integrated circuit with back side inductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120187530A1 (en) * 2011-01-25 2012-07-26 International Business Machines Corporation Using backside passive elements for multilevel 3d wafers alignment applications

Also Published As

Publication number Publication date
US20190006296A1 (en) 2019-01-03
US10396045B2 (en) 2019-08-27
CN107924949A (zh) 2018-04-17
TW201725727A (zh) 2017-07-16
WO2017052667A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
US11594524B2 (en) Fabrication and use of through silicon vias on double sided interconnect device
TWI706471B (zh) 用於具有互連件之半導體的設備、方法以及包括封裝基板及晶粒之系統
TWI713222B (zh) 用於具有電感器的半導體裝置的設備、系統及方法
TWI761309B (zh) 製作用於背側金屬的接點的環繞源極／汲極方法、半導體設備和運算裝置
US11935933B2 (en) Backside contact structures and fabrication for metal on both sides of devices
TWI724016B (zh) 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統