TWI703596B - 積層陶瓷電容器及其製造方法 - Google Patents

積層陶瓷電容器及其製造方法 Download PDF

Info

Publication number
TWI703596B
TWI703596B TW108144162A TW108144162A TWI703596B TW I703596 B TWI703596 B TW I703596B TW 108144162 A TW108144162 A TW 108144162A TW 108144162 A TW108144162 A TW 108144162A TW I703596 B TWI703596 B TW I703596B
Authority
TW
Taiwan
Prior art keywords
electrode
powder
nickel
external electrode
external
Prior art date
Application number
TW108144162A
Other languages
English (en)
Other versions
TW202123271A (zh
Inventor
長井淳夫
清野敬介
陳聖宜
Original Assignee
禾伸堂企業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 禾伸堂企業股份有限公司 filed Critical 禾伸堂企業股份有限公司
Priority to TW108144162A priority Critical patent/TWI703596B/zh
Priority to US16/751,656 priority patent/US10777359B2/en
Priority to CN202010244935.XA priority patent/CN112908697B/zh
Application granted granted Critical
Publication of TWI703596B publication Critical patent/TWI703596B/zh
Publication of TW202123271A publication Critical patent/TW202123271A/zh

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明為有關一種積層陶瓷電容器及其製造方法,該陶瓷電容器之基部包括陶瓷誘電體及成型於陶瓷誘電體內呈交錯間隔排列之複數內部電極,再於基部二側燒結有與外部電極層之二第一外部電極,且該二第一外部電極為與複數內部電極之內電極端部呈電性接觸,再於二第一外部電極外部成型有由金屬粉末及樹脂製成之第二外部電極,其內部電極與第一外部電極皆係平均粒徑為介於0.2μm~0.4μm之鎳粉及鈦酸鋇粉,即可使內部電極與第一外部電極電性接觸性良好,並提升相互結合強度,進而降低第一外部電極剝離於內部電極的情況,以防止電鍍液侵入。

Description

積層陶瓷電容器及其製造方法
本發明是有關於一種積層陶瓷電容器及其製造方法,尤指積層陶瓷電容器之內部電極與二側之第一外部電極皆含有平均粒徑為介於0.2~0.4μm之鎳粉及鈦酸鋇粉,以可使內部電極與第一外部電極電性接觸性良好,並提升相互結合強度,進而降低剝離之情況。
按,現今電子產品及其周邊相關之電子設備均需使用到主動元件與被動元件,其中,主動元件(如IC或CPU)可單獨執行運算處理功能,而被動元件則是相對於主動元件在進行電流或電壓改變時,使其電阻或阻抗不會隨之改變的元件,一般為以電容(Capacitor)、電阻(Resistor)與電感(Inductor)合稱作三大被動元件,然而,就以功能而言,電容器是以靜電模式儲存電荷,可在預定的時間內將電能釋放,甚至作為濾波或旁波協調使用;而電阻為可調整電路中之電壓及電流使用;電感係以過濾電流內雜訊、防止電磁波干擾為主要功能。
目前各項資訊、通訊、消費電子或其他尖端電子產品都係藉由三者彼此相互搭配應用而達成電子迴路控制的目的,且因為電子產品的種類無遠弗界,遂使被動元件中有關電容器的要求被提升,例如:電容 器尺寸越來越小或電容器介電穩定性要求越來越高,然而,電容器依材質可分為鋁質電解電容器、陶瓷電容器、塑膠薄膜電容器、鉭質電容器以及雲母電容器等,其中,陶瓷電容器因為具有介電係數高、絕緣度好、耐熱佳、體積小、適合量產且穩定性及可靠度良好等特性,並因陶瓷電容器耐高壓和高熱、運作溫度範圍廣的優點,再加上晶片化之陶瓷電容器可透過表面黏著技術(SMT)直接焊接,生產製造之速度與數量亦較電解電容器、鉭質電容器等其它電容器來得優越許多。
又,陶瓷電容器種類繁多,例如:圓板狀陶瓷電容器、錠狀陶瓷電容器及積層陶瓷電容器(Multi-Layer CeramicCapacitor,MLCC)等都是市場上普遍常見的典型陶瓷電容器,其中積層陶瓷電容器主要係由高介電性質之鈦酸鋇所組成,而其電容值含量通常與產品表面積大小、陶瓷薄膜堆疊層數成正比,且內部為由一層內部電極層、一層陶瓷誘電體層以及一層內部電極層呈交錯間隔堆疊形成並聯在一起的電容,也就是每一陶瓷誘電體層都被上、下二平行之內部電極層夾住形成一平板電容後,再結合外部電極層作電性導通,如此,積層陶瓷電容器即可作為儲存電量的容器。
再者,積層陶瓷電容器因為陶瓷誘電體層及內部電極層呈交錯間隔的堆疊數量較多,所以係電子產品中目前最受歡迎且應用最廣泛的陶瓷電容器,特別常見於可攜式的高階電子及通訊產品,例如:PC、手機或車用電子元件等。
習知技藝如日本特開平5-3131之專利案,其揭露一種積層陶瓷電容器,該積層陶瓷電容器具備內部電極與陶瓷誘電體交互疊 層的積層體以及外部電極層,其中該積層陶瓷電容器的內部電極係由鎳組成,且位於陶瓷誘電體二側之外部電極層則包括第一外部電極、位於二第一外部電極外部利用玻璃結合銀(或銀合金)所成型之第二外部電極、以及成型於二第二外部電極外部由電鍍金屬皮膜所成型之第三外部電極。
其中該陶瓷誘電體與鎳材質的第一外部電極在相鄰結合位置周圍,因燒結溫度高容易形成氧化鎳的擴散層,使結合強度提升,然而,當製作第二外部電極時,由於玻璃材質的粉末具有燒結溫度甚高及燒結時間冗長的特性,遂容易使玻璃成份以熱擴散方式侵入第一外部電極與陶瓷誘電體內部,最終造成積層陶瓷電容器或誘電體的結構強度降低。
此外,第二外部電極因為同時包括玻璃粉末及銀(或銀合金)材料,故容易發生玻璃粉末分佈不均勻現象,當玻璃粉末往周圍聚積或大量密集分佈時,則於第二外部電極外部再電鍍第三外部電極時,即容易造成電鍍液(如:鎳電鍍液)經由第二、第一外部電極的擴散路徑侵入至陶瓷誘電體內部,遂造成積層陶瓷電容器的緻密度嚴重不佳、品質變差、質地脆弱及易生裂縫,如果應用於電子產品上時,則無法發揮積層陶瓷電容器預期的正常功能,故存在諸多缺失有待改善。
又,習知技藝積層陶瓷電容器普遍係以多次的加熱或燒結製程去製作外部電極的層狀結構,但頻繁的燒結或過高溫度的加熱都會對電容器造成破壞,特別是內部電極與第一外部電極,為了生產高電容量的積層陶瓷電容器並增加內部電極的堆疊數量,許多內部電極都漸漸趨向薄型化,致使每一層內部電極與第一外部電極彼此能夠接觸的面積縮小許多,此時若已經成型的第一外部電極受到後續製程的溫度影響並發生熱膨脹 現象,則第一外部電極與內部電極原先接觸的位置將發生剝離之情況,甚至破壞或斷裂,繼而影響電容器的電氣特性。
此外,習知技藝的積層陶瓷電容器製作外部電極或第一外部電極時可能會選擇含銅金屬或銅金屬等,但外部電極與內部電極因為材料種類不同,致使彼此熱膨脹係數不相同,一旦受熱發生體積變化,則第一外部電極與內部電極原先接觸的位置也容易發生破壞。
呈上所述,習知技藝存在上述諸多積層陶瓷電容器問題,特別係玻璃不均勻地存在會使外部電極於成型過程發生電鍍液入侵陶瓷誘電體並導致信賴性裂化,因此,如何解決積層陶瓷電容器受到玻璃粉末材料或其它雜質元素擴散侵入,此為本領域相關廠商所亟欲研究改善之方向所在者。
故,發明人有鑑於上述缺失,乃搜集相關資料,經由多方評估及考量,並以從事於此行業累積之多年經驗,經由不斷試作及修改,始設計出此種積層陶瓷電容器及其製造方法的發明專利者。
本發明之主要目的乃在於該陶瓷電容器之基部為包括陶瓷誘電體及成型於陶瓷誘電體內呈交錯間隔排列之複數內部電極,並於複數內部電極一側邊分別設有露出陶瓷誘電體外之內電極端部,且該內部電極含有平均粒徑為介於0.2μm~0.4μm之鎳粉及鈦酸鋇粉,再於基部二側邊燒結有外部電極層之二第一外部電極,且該二第一外部電極為與複數內部電極之內電極端部呈電性接觸,而該第一外部電極含有平均粒徑為介於0.2μm~0.4μm之鎳粉及鈦酸鋇粉,再於二第一外部電極 外部成型有由金屬粉末及樹脂製成之第二外部電極,其因內部電極與第一外部電極皆含有平均粒徑為介於0.2μm~0.4μm之鎳粉及鈦酸鋇粉,所以可使內部電極與第一外部電極電性接觸性良好,且可提升相互結合強度,進而降低第一外部電極剝離於內部電極的情況發生,藉此防止電鍍液侵入,以達到提升產品良率、增加市場競爭力之目的。
本發明之次要目的乃在於該第二鎳電極膏中鎳粉對鈦酸鋇粉體積百分率較佳為與第一鎳電極膏中鎳粉對鈦酸鋇粉體積百分率相同,以使積層陶瓷電容器受熱發生膨賬時,體積變化會趨於相同或近似,進而避免熱膨脹所產生的破壞,且第一鎳電極膏可作為第二鎳電極膏使用,藉此達到減少材料製造時間、浪費及庫存之目的。
本發明之另一目的乃在於該基部與外部電極層之第一外部電極為透過共同燒結方式製成,即可有效減少後續加熱次數或溫度對於電容器本身或複數內部電極之內電極端部所產生的結構破壞,以使第一外部電極質地不至發生脆弱或產生裂縫等情況,進而提升緻密度,藉此達到提升二第一外部電極與複數內部電極電性接觸性之目的。
本發明之再一目的乃在於該金屬電極膏中之金屬粉末可為銀粉、銀與鎳混合粉末、銅粉、表面覆蓋銀之銅粉或其它具導電性之粉末,而該樹脂為包含環氧樹脂及熱硬化性樹脂,且因第二外部電極為在溫度區間250℃左右進行固化成型,故可確保在成型第二外部電極時,不會發生金屬粉末擴散或入侵至二第一外部電極、陶瓷誘電體或內部電極等位置,便可達到不致影響第一外部電極、陶瓷誘電體或內部電極等結構強度或電性傳導等性能之目的。
1‧‧‧基部
11‧‧‧陶瓷誘電體
12‧‧‧內部電極
121‧‧‧內電極端部
2‧‧‧外部電極層
21‧‧‧第一外部電極
22‧‧‧第二外部電極
23‧‧‧第三外部電極
第一圖 係為本發明之側視剖面圖。
第二圖 係為本發明之流程圖。
第三圖 係為本發明之靜電容量及絕緣電阻裂化率之測試結果圖(一)。
第四圖 係為本發明之靜電容量及絕緣電阻裂化率之測試結果圖(二)。
為達成上述目的及功效,本發明所採用之技術手段及其構造,茲繪圖就本發明之較佳實施例詳加說明其特徵與功能如下,俾利完全瞭解。
請參閱第一圖,係為本發明之側視剖面圖,由圖中可清楚看出,該積層陶瓷電容器係包括基部1及成型於基部1二側邊之外部電極層2,其中:
該基部1為包括陶瓷誘電體11及成型於陶瓷誘電體11內呈交錯間隔排列之複數內部電極12,其中該複數內部電極12一側邊分別設有露出陶瓷誘電體11外之內電極端部121,而該複數內部電極12之內電極端部121為分別以間隔交錯方式露出於陶瓷誘電體11相對二側邊,且該內部電極12含有平均粒徑為介於0.2μm~0.4μm之鎳粉及鈦酸鋇粉。
該外部電極層2為包括成型於基部1的陶瓷誘電體11二側邊之第一外部電極21、成型於二側第一外部電極21外部之第二外部電極22及成型於二第二外部電極22外部之第三外部電極23,其中該 二第一外部電極21為與複數內部電極12之內電極端部121呈電性接觸,且該第一外部電極21含有平均粒徑為介於0.2μm~0.4μm之鎳粉及鈦酸鋇粉,而該第二外部電極22為由金屬粉末及樹脂等成分所固化成型。
上述基部1之陶瓷誘電體11的成份為包括有鈦酸鋇粉、氧化錳粉、氧化釔粉、氧化矽粉及樹脂等。
再者,上述基部1之內部電極12及外部電極層2之第一外部電極21所含之鈦酸鋇粉的平均粒徑為介於0.05μm~0.1μm,且該內部電極12中之鈦酸鋇粉對鎳粉的體積百分率可為25vol%,而該第一外部電極21中之鈦酸鋇粉對鎳粉的體積百分率為介於15vol%~50vol%。
且上述外部電極層2之第二外部電極22為由金屬粉末及樹脂等成分組成,且該金屬粉末可為銀粉、銀與鎳混合粉末、銅粉、表面覆蓋銀之銅粉或其它具導電性之粉末,而該樹脂為包含環氧樹脂及熱硬化性樹脂(如:脲甲醛或酚醛樹脂等)。
然而,上述外部電極層2之第三外部電極23為鎳及錫等為主成分進行電鍍加工之電鍍層。
再請參閱第二圖所示,係為本發明之流程圖,由圖中可清楚看出,本發明積層陶瓷電容器之製造方法係包括下列之步驟:
(A)係可先將陶瓷漿料利用薄帶成型機加工成型為陶瓷薄帶。
(B)並將第一鎳電極膏加工成型於陶瓷薄帶上,以使陶 瓷薄帶上成形出鎳電極膏層,且待其乾燥,而該第一鎳電極膏為包含有鎳粉及鈦酸鋇粉,且該鎳粉的平均粒徑為介於0.2μm~0.4μm。
(C)再將複數陶瓷薄帶以交錯方式堆疊,以使複數鎳電極膏層呈交錯型式間隔堆疊設置,並予以進行加壓之積層結合,再予以進行切割,即成型出積層陶瓷電容器之生胚,且該複數鎳電極膏層一側邊為分別以間隔交錯方式露出於生胚相對二側邊。
(D)便可將生胚相對二側邊浸於第二鎳電極膏中,再進行塗佈預定厚度後待其乾燥,而該第二鎳電極膏為包含有鎳粉及鈦酸鋇粉,且該鎳粉的平均粒徑為介於0.2μm~0.4μm。
(E)然後將生胚及二端面之第二鎳電極膏利用共同燒結方式進行燒結作業,以使生胚燒結成形為積層陶瓷電容器之基部1,且該複數陶瓷薄帶燒結成形為基部1之複數陶瓷誘電體11,而該複數鎳電極膏層燒結成形為基部1之複數內部電極12,另該第二鎳電極膏則燒結成形為外部電極層2之第一外部電極21,且複數內部電極12露出於基部1相對二側邊之內電極端部121為與第一外部電極21形成電性接觸。
(F)再將金屬電極膏成形於二第一外部電極21相對外側處,並將第一外部電極21固化成型為第二外部電極22。
(G)又於二第二外部電極22外部進行電鍍加工,以成型出第三外部電極23,便可完成積層陶瓷電容器之製造。
上述步驟(A)之前為可先執行步驟(A01)
(A01)取預定重量之主成分〔以鈦酸鋇為主,再添加其它成分(如:氧化錳粉、氧化釔粉或氧化矽粉等)〕、溶劑(即乙醇與 甲苯組成)及塑化劑等,並透過球磨機進行加工混合,以製成陶瓷漿料。
且上述步驟(A)中之陶瓷漿料為可透過薄帶成型機之刮刀來於塑膠膜(如:PET膜)上製作寬度約為150mm、厚度約為10μm之陶瓷薄帶,而較佳製作寬度約為150mm,且厚度約為6μm之陶瓷薄帶,再使用此陶瓷薄帶製作3225尺寸的10μF的電容器。
再者,上述步驟(B)中之第一鎳電極膏為可透過網版印刷加工方式來於陶瓷薄帶上成形出鎳電極膏層,且該第一鎳電極膏包括鎳粉、鈦酸鋇粉、黏合劑及溶劑等成分,而該鈦酸鋇粉的平均粒徑為介於0.05μm~0.1μm,且鎳粉對鈦酸鋇粉體積百分率約為25vol%。
而上述步驟(C)中之陶瓷薄帶為可被切割成約為150mm*150mm的尺寸。
然而,上述步驟(D)執行前為可進一步執行步驟(D01):
(D01)將生胚與食物粉裝填於容器中,並使容器迴轉研磨生胚的各角落部位。
又上述步驟(D)中之第二鎳電極膏為包括鎳粉、鈦酸鋇粉、黏合劑及溶劑等成分,而該鈦酸鋇粉的平均粒徑為介於0.05μm~0.1μm,且鎳粉對鈦酸鋇粉體積百分率為介於15vol%~50vol%,而該第二鎳電極膏中鎳粉對鈦酸鋇粉體積百分率較佳為與第一鎳電極膏中鎳粉對鈦酸鋇粉體積百分率相同,以使積層陶瓷電容器受熱發生膨賬時,體積變化會趨於相同或近似,進而避免熱膨脹所產生的破壞, 且可使第一鎳電極膏作為第二鎳電極膏使用,藉此減少材料製造時間、浪費及庫存。
另外,上述步驟(D)中第二鎳電極膏之厚度為介於5μm~50μm,以可保持積層陶瓷電容器較安定的電氣特性,當第二鎳電極膏之厚度超過50μm時,其外部電極層2之二第一外部電極21燒結成型後,可能會造成第一外部電極21發生剝離之現象,而當第二鎳電極膏之厚度未滿5μm時,即會產生二第一外部電極21與複數內部電極12的內電極端部121間電性接續不充分之情況,以造成燒結後的成品無法得到安定的電氣特性等缺失。
且上述步驟(E)中之生胚相對二側邊分別成形有第二鎳電極膏後,為可將生胚及二端面之第二鎳電極膏置於氮氣環境中,並以約400℃的溫度進行脫脂處理,再控制氫氣/水蒸氣的含量,以使生胚及二第二鎳電極膏於比鎳的平衡氧分壓低一位數以上的低還原氣氛之燒結條件下進行約1300℃共同燒結作業;然而,當基部1二側在約1300℃左右溫度燒結成型外部電極層2之第一外部電極21時,該第一外部電極21質地不至發生脆弱或產生裂縫等情況,且燒結後第一外部電極21的緻密度極佳,以可使二第一外部電極21與複數內部電極12之內電極端部121呈充分接續之電性導通,進而提升電性導通之穩定性,且利用共同燒結方式能夠有效減少後續加熱次數或溫度對於電容器本身或複數內部電極12之內電極端部121所產生的結構破壞;另外,脫脂條件可依使用的黏結劑與塑化劑的種類作適宜的條件決定,至於最高燒結溫度,為可依據陶瓷材料的種類可得到充分緻密性的溫度來進行決定,然而,對於 氣氛,若以鎳會氧化的氣氛作燒結作業的話,該外部電極層2之二第一外部電極21會酸化,因此,無法得到充分的導通,必須要留意。
而上述步驟(F)中之金屬電極膏為可直接塗佈至二第一外部電極21相對二側處,亦或者將二第一外部電極21浸漬於金屬電極膏中,即可使金屬電極膏成形於二第一外部電極21相對外側處,且二側金屬電極膏為可利用加熱或置於250℃左右溫度環境中,使金屬電極膏固化成型為第二外部電極22。
且上述步驟(F)中之金屬電極膏為包括金屬粉末及樹脂等成分,並可在大氣環境中利用約為100℃~150℃/30分鐘進行乾燥處理,再於大氣環境中以220℃~270℃使金屬電極膏固化成形,藉此使固化成型為第二外部電極22,且該金屬電極膏固化成型的溫度較佳為介於240℃~270℃,以可使基部1與外部電極層2之二第一外部電極21有充分的固著、接著強度及良好電性導通狀態;另外,該金屬電極膏中之金屬粉末可為銀粉、銀與鎳混合粉末、銅粉、表面覆蓋銀之銅粉或其它具導電性之粉末,而該樹脂為包含環氧樹脂及熱硬化性樹脂(如:脲甲醛或酚醛樹脂等),且因第二外部電極22為在溫度區間250℃左右進行固化成型,故可確保在成型第二外部電極22時,不會發生金屬粉末擴散或入侵至二第一外部電極21、陶瓷誘電體11或內部電極12等位置,便不致影響第一外部電極21、陶瓷誘電體11或內部電極12等結構強度或電性傳導等性能。
上述步驟(G)中之二第二外部電極22為可透過鎳與錫電鍍成形有第三外部電極23,以使基部1二側邊分別成型有外部電極層 2之第一外部電極21、第二外部電極22及第三外部電極23,以製作出積層陶瓷電容器,且可提升積層陶瓷電容器之結構強度增加及信賴性;另外,其因第二外部電極22中之樹脂材料具有阻隔金屬元素擴散的特殊性,所以當基部1二側的第二外部電極22外部進行電鍍加工成型第三外部電極23時,該第三外部電極23之電鍍液將不會侵入第二外部電極22、第一外部電極21、陶瓷誘電體11或內部電極12等位置處,以可保持積層陶瓷電容器的既有結構強度,進而具有良好的電容器性能。
又,為了證實本發明所製作積層陶瓷電容器所具有之電容強度及信賴度,本發明基部1之內部電極12及外部電極層2之第一外部電極21中之鎳粉及鈦酸鋇粉為選擇三種不同粒徑搭配,且該第一外部電極21中之鎳粉及鈦酸鋇粉分別依據不同體積百分率比例進行試驗,比較燒成後不同第一外部電極厚度對靜電容量及絕緣電阻裂化率的結果,全部試驗結果如第三、四圖所示。
第一種搭配:該內部電極12中之鎳粉平均粒徑為0.4μm及鈦酸鋇粉平均粒徑為0.1μm,且鈦酸鋇粉對鎳粉的體積百分率比例為25vol%,而該第一外部電極21中之鎳粉平均粒徑為0.4μm及鈦酸鋇粉平均粒徑為0.1μm。
第二種搭配:該內部電極12中之鎳粉平均粒徑為0.2μm及鈦酸鋇粉平均粒徑為0.05μm,且鈦酸鋇粉對鎳粉的體積百分率比例為25vol%,而該第一外部電極21中之鎳粉平均粒徑為0.4μm及鈦酸鋇粉平均粒徑為0.1μm。
第三種搭配:該內部電極12中之鎳粉平均粒徑為0.2 μm及鈦酸鋇粉平均粒徑為0.05μm,且鈦酸鋇粉對鎳粉的體積百分率比例為25vol%,而該第一外部電極21中之鎳粉平均粒徑為0.2μm及鈦酸鋇粉平均粒徑為0.05μm。
由上述三種搭配可清楚看出該內部電極12使用平均粒徑0.2~0.4μm的鎳粉與平均粒徑0.05~0.1μm的鈦酸鋇粉及第一外部電極21使用平均粒徑0.2~0.4μm的鎳粉與平均粒徑0.05~0.1μm的鈦酸鋇粉時,其第一外部電極21燒結後平均厚度在5~50μm的範圍內沒有發生剝離之情況,且靜電容量皆可達到10μF以上,並且第一外部電極21中鈦酸鋇粉對鎳粉的體積比為15vol%~50vol%的組成範圍可被使用,以及信賴性1000小時試驗結果顯示所有80件試驗品內沒有任何一件試驗品現缺陷或絕緣阻抗裂化。
本發明為具有下列之優點:
(一)該內部電極與第一外部電極皆含有平均粒徑為介於0.2μm~0.4μm之鎳粉及鈦酸鋇粉,所以可使內部電極與第一外部電極電性接觸性良好,且可提升相互結合強度,進而降低第一外部電極剝離於內部電極的情況發生,藉此防止電鍍液侵入,以達到提升產品良率、增加市場競爭力之效用。
(二)該第二鎳電極膏中鎳粉對鈦酸鋇粉體積百分率較佳為與第一鎳電極膏中鎳粉對鈦酸鋇粉體積百分率相同,以使積層陶瓷電容器受熱發生膨賬時,體積變化會趨於相同或近似,進而避免熱膨脹所產生的結構破壞,且第一鎳電極膏可作為第二鎳電極膏使用,藉此達到減少材 料製造時間、浪費及庫存之效果。
(三)該基部1與外部電極層2之第一外部電極21為透過共同燒結方式製成,即可有效減少後續加熱次數或溫度對於電容器本身或複數內部電極12之內電極端部121所產生的結構破壞,以使第一外部電極21質地不至發生脆弱或產生裂縫等情況,進而提升緻密度,藉此達到提升二第一外部電極21與複數內部電極12電性接觸性之效用。
(四)該金屬電極膏中之金屬粉末可為銀粉、銀與鎳混合粉末、銅粉、表面覆蓋銀之銅粉或其它具導電性之粉末,而該樹脂為包含環氧樹脂及熱硬化性樹脂,且因第二外部電極22為在溫度區間250℃左右進行固化成型,故可確保在成型第二外部電極22時,不會發生金屬粉末擴散或入侵至二第一外部電極21、陶瓷誘電體11或內部電極12等位置,便不致影響第一外部電極21、陶瓷誘電體11或內部電極12等結構強度或電性傳導等性能。
上所述僅為本發明之較佳實施例而已,非因此即侷限本發明之專利範圍,故舉凡運用本發明說明書及圖式內容所為之簡易修飾及等效結構變化,均應同理包含於本發明之專利範圍內,合予陳明。
綜上所述,本發明之積層陶瓷電容器及其製造方法於實際應用、實施時,為確實能達到其功效及目的,故本發明誠為一實用性優異之研發,為符合發明專利之申請要件,爰依法提出申請,盼 審委早日賜准本案,以保障發明人之辛苦研發、創設,倘若 鈞局審委有任何稽疑,請不吝來函指示,發明人定當竭力配合,實感德便。

Claims (10)

  1. 一種積層陶瓷電容器,係包括基部及成型於基部二側邊之外部電極層,其中:
    該基部為包括陶瓷誘電體及成型於陶瓷誘電體內呈交錯間隔排列之複數內部電極,而該複數內部電極一側邊分別設有露出陶瓷誘電體外之內電極端部,且該內部電極含有平均粒徑為介於0.2μm~0.4μm之鎳粉及鈦酸鋇粉;
    該外部電極層為包括有燒結成型於基部的陶瓷誘電體二側邊之第一外部電極及成型於二側第一外部電極外部之第二外部電極,其中該二第一外部電極為與複數內部電極之內電極端部呈電性接觸,且該第一外部電極含有平均粒徑為介於0.2μm~0.4μm之鎳粉及鈦酸鋇粉,而該第二外部電極為由金屬粉末及樹脂所成型。
  2. 如申請專利範圍第1項所述之積層陶瓷電容器,其中該基部與外部電極層之二第一外部電極為利用共同燒結方式進行燒結。
  3. 如申請專利範圍第1項所述之積層陶瓷電容器,其中該基部之內部電極及外部電極層之第一外部電極所含之鈦酸鋇粉的平均粒徑為介於0.05μm~0.1μm。
  4. 如申請專利範圍第1項所述之積層陶瓷電容器,其中該基部之內部電極及外部電極層之第一外部電極中鈦酸鋇粉對鎳粉的體積百分率為相同。
  5. 如申請專利範圍第1項所述之積層陶瓷電容器,其中該外部電極層之第一外部電極中鈦酸鋇粉對鎳粉的體積百分率為介於15vol%~ 50vol%。
  6. 如申請專利範圍第1項所述之積層陶瓷電容器,其中該第一外部電極之平均厚度介於5~50μm間。
  7. 如申請專利範圍第1項所述之積層陶瓷電容器,其中該第二外部電極之金屬粉末為銀粉、銀與鎳混合粉末、銅粉或表面覆蓋銀之銅粉,而該樹脂為包含環氧樹脂及熱硬化性樹脂。
  8. 一種積層陶瓷電容器之製造方法,係包括下列之步驟:
    (A)係可先將陶瓷漿料利用薄帶成型機加工成型為陶瓷薄帶;
    (B)並將第一鎳電極膏加工成型於陶瓷薄帶上,以使陶瓷薄帶上成形出鎳電極膏層,且待其乾燥,而該第一鎳電極膏為包含有鎳粉及鈦酸鋇粉,且該鎳粉平均粒徑介於0.2μm~0.4μm;
    (C)再將複數陶瓷薄帶以交錯方式堆疊,以使複數鎳電極膏層呈交錯型式間隔堆疊設置,並予以進行加壓之積層結合,再予以進行切割,即成型出積層陶瓷電容器之生胚,且該複數鎳電極膏層一側邊為分別以間隔交錯方式露出於生胚相對二側邊;
    (D)便可將生胚相對二側邊浸於第二鎳電極膏中,再進行塗佈預定厚度後待其乾燥,而該第二鎳電極膏為包含有鎳粉及鈦酸鋇粉,且該鎳粉平均粒徑介於0.2μm~0.4μm;
    (E)然後將生胚及二端面之第二鎳電極膏利用共同燒結方式進行燒結作業,以使生胚燒結成形為積層陶瓷電容器之基部,且該複數陶瓷薄帶燒結成形為基部之複數陶瓷誘電體,而該複數鎳電 極膏層燒結成形為基部之複數內部電極,另該第二鎳電極膏則燒結成形為外部電極層之第一外部電極,且複數內部電極露出於基部相對二側邊之內電極端部為與第一外部電極形成電性接觸;
    (F)再將含有金屬電極膏之樹脂成形於二第一外部電極相對外側處,並固化成型為第二外部電極。
  9. 如申請專利範圍第8項所述之積層陶瓷電容器之製造方法,其中該步驟(B)第一鎳電極膏與該步驟(D)第二鎳電極膏,鈦酸鋇粉對鎳粉的體積百分率為相同並介於15vol%~50vol%。
  10. 如申請專利範圍第8項所述之積層陶瓷電容器之製造方法,其中該步驟(D)第二鎳電極膏燒結成形為外部電極層之第一外部電極,其第一外部電極厚度為介於5μm~50μm。
TW108144162A 2017-01-25 2019-12-03 積層陶瓷電容器及其製造方法 TWI703596B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108144162A TWI703596B (zh) 2019-12-03 2019-12-03 積層陶瓷電容器及其製造方法
US16/751,656 US10777359B2 (en) 2017-01-25 2020-01-24 Multilayer ceramic capacitor
CN202010244935.XA CN112908697B (zh) 2019-12-03 2020-03-31 积层陶瓷电容器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108144162A TWI703596B (zh) 2019-12-03 2019-12-03 積層陶瓷電容器及其製造方法

Publications (2)

Publication Number Publication Date
TWI703596B true TWI703596B (zh) 2020-09-01
TW202123271A TW202123271A (zh) 2021-06-16

Family

ID=73644050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144162A TWI703596B (zh) 2017-01-25 2019-12-03 積層陶瓷電容器及其製造方法

Country Status (1)

Country Link
TW (1) TWI703596B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM586447U (zh) * 2019-05-13 2019-11-11 禾伸堂企業股份有限公司 積層陶瓷電容器之散熱結構

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM586447U (zh) * 2019-05-13 2019-11-11 禾伸堂企業股份有限公司 積層陶瓷電容器之散熱結構

Also Published As

Publication number Publication date
TW202123271A (zh) 2021-06-16

Similar Documents

Publication Publication Date Title
TWI665691B (zh) 積層陶瓷電容器及其製造方法
US11017950B2 (en) Method for producing a ceramic electronic component
US8310805B2 (en) Multilayer ceramic electronic component including plating material of external terminal electrode disposed in voids of inner conductor and method for manufacturing the same
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP4276084B2 (ja) 積層型電子部品
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
US11011307B2 (en) Electronic component
US9232673B2 (en) Ceramic electronic component including coating layer
JP6058584B2 (ja) 積層型電子部品及びその製造方法
US9818538B2 (en) Multilayer ceramic electronic component and board for mounting thereof
JP2017073539A (ja) 電子部品
KR20140102003A (ko) 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 커패시터 및 이를 이용한 적층 세라믹 커패시터의 제조 방법
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
US20140098454A1 (en) Multilayered ceramic electronic component and method of manufacturing the same
US10361032B2 (en) Ceramic capacitor including first, second, and third external electrodes wrapping around side and principal surfaces
US11721486B2 (en) Multilayer ceramic electronic component having specified thickness ratio for different portions of external electrode
TWI703596B (zh) 積層陶瓷電容器及其製造方法
TWI709987B (zh) 積層陶瓷電容器及其製造方法
US10777359B2 (en) Multilayer ceramic capacitor
KR20130090335A (ko) 세라믹 전자부품 및 그 제조방법
JPH03296205A (ja) セラミックコンデンサ
JP2022114762A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
CN112908697B (zh) 积层陶瓷电容器及其制造方法
KR102198539B1 (ko) 내부전극용 도전성 페이스트 및 적층 세라믹 전자부품의 제조방법
TWI441341B (zh) 用於電腦產品的積層陶瓷元件及其燒結方法