TWI700737B - 半導體元件及其製造方法 - Google Patents

Abstract

一種半導體元件，包含基板、通道層、第一電極層、第二電極層及閘極結構。基板有第一氧化鎵層。通道層設置在該基板上，其中該通道層是第二氧化鎵層。第一電極層與第二電極層設置在該通道層上。閘極結構設置在該通道層上且位於該第一電極層與該第二電極層之間。該閘極結構是在該通道層上，或是該閘極結構的底部延伸進入到該通道層中。

Description

半導體元件及其製造方法

本發明是有關於半導體元件及其製造方法。

在經過半導體製造技術是持續研發，半導體元件所需要的半導體材料已經不限於一般大量採用的矽材料。例如，電晶體一般所採用的矽基板可以由含鎵的半導體材料來取代。

矽以外的半導體材料有多種，例如氮化鎵、氧化鎵或是SiC都是具有半導體特性，可以用來製造成半導體元件。然而，在量產的考量上，例如氮化鎵與SiC會較難達到量產。

如何使用矽以外的半導體材料來製造半導體元件且能大量製造的技術，是半導體元件製造的研發中所需要的考量。

本揭露提供一種以氧化鎵為基板的半導體元件。

於一實施範例，本揭露提供一種半導體元件，包含基板、通道層、第一電極層、第二電極層及閘極結構。基板有第一氧化鎵層。通道層設置在該基板上，其中該通道層是第二氧化鎵層。第一電極層與第二電極層設置在該通道層上。閘極結構設置在該通道層上且位於該第一電極層與該第二電極層之間。該閘極結構是在該通道層的平坦面上，或是該閘極結構的底部延伸進入到該通道層中。

於一實施範例，本揭露提供一種製造半導體元件的方法，包含提供基板，該基板有第一氧化鎵層;形成通道層在該基板上，該通道層是第二氧化鎵層; 形成第一電極層與第二電極層在該通道層上;以及形成閘極結構在該通道層上且位於該第一電極層與該第二電極層之間。該閘極結構是在該通道層的平坦面上，或是該閘極結構的底部延伸進入到該通道層中。

為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依照本揭露的一實施範例，一種電晶體剖面結構示意圖。 圖2是依照本揭露的一實施範例，一種電晶體剖面結構示意圖。 圖3是依照本揭露的一實施範例，一種電晶體剖面結構示意圖。 圖4是依照本揭露的一實施範例，一種電晶體剖面結構示意圖。 圖5A至圖5G是依照本揭露的一實施範例，電晶體的製造方法流程示意圖。

本揭露提出一種半導體元件及其製造方法。半導體元件例如是電晶體元件，其採用含有氧化鎵層的基板及通道層。

相對於矽材料，較寬能隙的半導體材料具備較佳的性能，例如有較寬的能隙、低導通電阻、高崩潰電場、更低的功率損耗等，可以使提升半導體元件的效率。在同質基板製造半導體基板的條件下，相較於GaN或SiC的半導體基材，以氧化鎵(Ga₂ O₃ ) 開發同質基材之半導體材料，較易大規模低成本量產，有利於例如應用在高功率元件/功率模組或切換式電源管理元件上。 氧化鎵元件可以提供在製造高功率元件所需要的材料。

以下舉多個實施範例來說明使用氧化鎵材料製造半導體元件，但是本揭露不限於所舉的實施範例。實施範例之間也可以適當結合成為另一個實施範例。

圖1是依照本揭露的一實施範例，一種電晶體剖面結構示意圖。參閱圖1，以電晶體的半導體元件為例，電晶體的結構是以氧化鎵的基板100為基礎。基板100例如是α-Ga₂ O₃ 層、β-Ga₂ O₃ 層、α-Ga₂ O₃ 層與藍寶石層的組合或是α-Ga₂ O₃ 層與藍寶石層與緩衝層的組合(如後面圖2所示)，但是基板100不限於實施範例。也就是，Ga₂ O₃ 例如是在一基礎層上通過長晶的過程而形成。於一實施範例，基板100也可以再摻雜摻質。於一實施範例，摻質(dopant)包含Fe、Be、Mg或Zn。

通道層102設置在基板100上。通道層102在電晶體的操作上是由閘極層106的控制，而在第一電極層108與第二電極層110之間形成通道區域，而控制此電晶體的導通或關閉。於一實施範例，第一電極層108與第二電極層110例如是當作源極與汲極。閘極層106以及閘極絕緣層104構成閘極結構。第一電極層108與第二電極層110是在通道層102上預定的兩個位置。閘極結構，也設置在通道層102上，且位於第一電極層108與第二電極層110之間。

於一實施範例，閘極結構包含閘極層106以及閘極絕緣層104，其底部會延伸進入到通道層102中，可以增加通道層102與閘極層106之間的有效接觸面積，可以改變元件開關操作方式。於一實施範例，閘極絕緣層104例如可以延伸到閘極層106的外圍區域，而達到第一電極層108與第二電極層110的上方。依照實際需要，在閘極層106的外圍區域也可以形成有氧化層112，覆蓋通道層102、第一電極層108及第二電極層110。在閘極層106的外圍區域的閘極絕緣層104是在氧化層112上。於一實施範例，因應第一電極層108與第二電極層110向外部連接的需要，連接結構114也會設置在第一電極層108與第二電極層110上。

於一實施範例，通道層102的厚度例如是在10 nm到1000nm的範圍。通道層102會摻雜對應所預定要的導電型的摻雜。導電型包含P型或是N型。於一實施範例，通道層102例如是β-Ga₂ O₃ 的單晶層且摻雜有摻質。摻質例如是由週期表IIIA族元素提供的N型摻質，或是由週期表IIA族元素提供的P型摻質。

於一實施範例，閘極絕緣層104的材料包含鐵電材料層或是介電層。介電層例如是氧化矽層。又或是，閘極絕緣層104的材料包含鐵電材料(Ferro-electric material)層與介電層的複合層。鐵電材料層與介電層的複合層例如是由氧化矽、鐵電材料與高介電值的介電材料的疊層。於一實施範例，鐵電材料例如是包含HfZrO₂ 、LiNbO₃ 、LiTaO₃ 、鈦酸鋇(BaTiO₃ )、磷酸二氫鉀(KH₂ PO₄ )等的其一或多個組合。於一實施範例，高介電值的介電材料例如是La₂ O₃ 、Al₂ O₃ 、HfO₂ 或ZrO₂ 等的類似材料，其介電值高於氧化矽，但是本揭露不限於所舉的實施範例。於一實施例，第一電極層108與第二電極層110的材料例如是單層金屬或是多層金屬，例如是Au、Al、Ti、Sn、Ge、In、Ni、Co、 Pt、W、Mo、Cr、Cu、Pb、Ti/Al、Ti/Au、Ti/Pt、Al/Au、Ni/Au 或 Au/Ni。於一實施例，閘極層106例如是單層金屬或是多層金屬，例如是Au、Al、Ti、Sn、Ge、In、Ni、Co、 Pt、W、Mo、Cr、Cu、Pb、Ti/Al、Ti/Au、Ti/Pt、Al/Au、Ni/Au 或 Au/Ni。然而，本揭露的材料選擇不限於所舉的實施範例。

如圖1以氧化鎵為基礎的半導體元件也可以再作一些修改。圖2是依照本揭露的一實施範例，一種電晶體剖面結構示意圖。參閱圖2，相對於圖1，相同元件符號代表相同構件，不再重述。於本實施範例，基板100可以再增加一緩衝層116。基板100與緩衝層116可以廣義構成一個基板，也就是，緩衝層116可以視為是基板100的一部分。於一實施範例，緩衝層116的材料例如是β- Ga₂ O₃ 的單晶層。

圖3是依照本揭露的一實施範例，一種電晶體剖面結構示意圖。參閱圖3，再於一實施範例，電晶體的結構是以氧化鎵的基板200為基礎。基板200例如是α-Ga₂ O₃ 層、β-Ga₂ O₃ 層、α-Ga₂ O₃ 層與藍寶石層的組合或是α-Ga₂ O₃ 層與藍寶石層與緩衝層的組合(如後面圖4所示)，但是基板200不限於實施範例。也就是，Ga₂ O₃ 例如是在一基礎層上通過長晶的過程而形成。於一實施範例，基板200也可以再摻雜摻質。於一實施範例，摻質包含Fe、Be、Mg或Zn。

通道層202設置在基板200上。通道層202在電晶體的操作上是由閘極層206的控制，而在第一電極層208與第二電極層210之間形成通道區域，而控制此電晶體的導通或關閉。於一實施範例，第一電極層208與第二電極層210例如是當作源極與汲極。閘極層206以及閘極絕緣層204構成閘極結構。第一電極層208與第二電極層210是在通道層202上預定的兩個位置。閘極結構也設置在通道層202上，且位於第一電極層208與第二電極層210之間。

於一實施範例，閘極結構包含閘極層206以及閘極絕緣層204。於一實施範例，比對於圖1的結構，通道層202的表面是維持平坦的的結構。閘極結構是在通道層202平坦面上，沒有延伸進入通道層202。

於一實施範例，通道層202的厚度例如是在10 nm到1000nm的範圍。通道層202會摻雜對應所預定要的導電型的摻雜。導電型包含P型或是N型。於一實施範例，通道層202例如是β-Ga₂ O₃ 的單晶層且摻雜有摻質。摻質例如是由週期表IIIA族元素提供的N型摻質，或是由週期表IIA族元素提供的P型摻質。

於一實施範例，閘極絕緣層204的材料包含鐵電材料層或是介電層。介電層例如是氧化矽層。又或是，閘極絕緣層204的材料包含鐵電材料層與介電層的複合層。鐵電材料層與介電層的複合層例如是由氧化矽、鐵電材料與高介電值的介電材料的疊層。於一實施範例，鐵電材料例如是包含HfZrO₂ 、LiNbO₃ 、LiTaO₃ 、鈦酸鋇(BaTiO₃ )、磷酸二氫鉀(KH₂ PO₄ )等的其一或多個組合。於一實施範例，高介電值的介電材料例如是La₂ O₃ 、Al₂ O₃ 、HfO₂ 或ZrO₂ 。於一實施例，第一電極層208與第二電極層210的材料例如是單層金屬或是多層金屬，例如是Au、Al、Ti、Sn、Ge、In、Ni、Co、 Pt、W、Mo、Cr、Cu、Pb、Ti/Al、Ti/Au、Ti/Pt、Al/Au、Ni/Au 或 Au/Ni。於一實施例，閘極層106例如是單層金屬或是多層金屬，例如是Au、Al、Ti、Sn、Ge、In、Ni、Co、 Pt、W、Mo、Cr、Cu、Pb、Ti/Al、Ti/Au、Ti/Pt、Al/Au、Ni/Au 或 Au/Ni。然而，本揭露的材料選擇不限於所舉的實施範例。

如圖3以氧化鎵為基礎的半導體元件也可以再作一些修改。圖4是依照本揭露的一實施範例，一種電晶體剖面結構示意圖。參閱圖4，相對於圖3，相同元件符號代表相同構件，不再重述。於本實施範例，基板200可以再增加一緩衝層212。基板200與緩衝層212可以廣義構成一個基板，也就是，緩衝層212可以視為是基板200的一部分。於一實施範例，緩衝層212的材料例如是β- Ga₂ O₃ 的單晶層。

於一實施範例，本揭露再提供一種製造半導體元件的方法。圖5A至圖5G是依照本揭露的一實施範例，電晶體的製造方法流程示意圖。參閱圖5A，提供含有氧化鎵的基板300。再者，於一實施範例，如果基板300需要緩衝層116、212，則緩衝層116、212對應可以形成於基板300上，當作基板300的一部份結構。接著、基板300上形成有通道層302。

參閱圖5B，於一實施例，使用一光罩，在通道層302照射一光源，如此定義出要形成第一電極層304(例如是源極)以及要形成第二電極層306(例如是汲極)的位置。接著在此定義的位置成長出第一電極層304與第二電極層306。然而，本揭露不限於實施範例，其也可以利用其它的半導體製程以形成第一電極層304與第二電極層306。

參閱圖5C，於一實施範例，氧化層308形成在基板300上方，覆蓋第一電極層304、第二電極層306以及通道層302。參閱圖5D，在氧化層308形成光阻圖案層310。光阻圖案層310有一開口312。光阻圖案層310於本實施範例可以沒有完全覆蓋在第一電極層304與第二電極層306上方，其預留後續形成電極連接結構。開口312是對應後續預定要形成閘極結構的位置。

參閱圖5E，以光阻圖案層310為蝕刻罩幕，進行非等向蝕刻314，移除氧化層308被暴露的部分。於此，通道層302也可以被蝕刻一部份，而形成凹陷。

參閱圖5F，移除光阻圖案層310層後，在氧化層308上形成閘極絕緣層316。於一實施範例，閘極絕緣層316可以藉由半導體的沉積、微影、蝕刻等製程來完成，但是不限於實施範例。

參閱圖5G，於一實施範例，再例如使用沉積、微影、蝕刻等製程，可以形成閘極層318在閘極絕緣層316，對應通道層302的凹陷。閘極層318與被其覆蓋的閘極絕緣層316構成閘極結構。 於本實施例，閘極結構的底部延伸進入到通道層302中。在形成閘極層318的過程，連接結構320也可以同時形成，以與第一電極層304及第二電極層306接觸，提供後續與電極連接的連接墊。

在圖5A至圖5G中對應電晶體的構件的材料，如圖1至圖4的描述，於此不重複描述。再者，對應圖1至圖4的實施範例的結構，其也可以根據圖5A至圖5G的流程，作適當的調整與改變而完成，於此也不再繼續描述。

如前面所述，本揭露的半導體元件及其製造方法可以包含如下的特徵。

於一實施範例，本揭露提供一種半導體元件，包含基板、通道層、第一電極層、第二電極層及閘極結構。基板有第一氧化鎵層。通道層設置在該基板上，其中該通道層是第二氧化鎵層。第一電極層與第二電極層設置在該通道層上。閘極結構設置在該通道層上且位於該第一電極層與該第二電極層之間。該閘極結構是在該通道層的平坦面上，或是該閘極結構的底部延伸進入到該通道層中。

於一實施範例，對於所述的半導體元件，該基板是單層，或是該基板包含基層以及在該基層上的緩衝層。

於一實施範例，對於所述的半導體元件，該緩衝層包括β-Ga₂ O₃ 的單晶材料。

於一實施範例，對於所述的半導體元件，該基板包含α-Ga₂ O₃ 的半導體層、β- Ga₂ O₃ 的半導體層、α- Ga₂ O₃ 的半導體層與藍寶石層的組合或是α- Ga₂ O₃ 的半導體層與藍寶石層與緩衝層的組合。

於一實施範例，對於所述的半導體元件，該閘極結構包含:閘極絕緣層，設置在該通道層上; 以及閘極層，設置在該閘極絕緣層上。該閘極絕緣層包含鐵電材料層或介電層，或是包含該鐵電材料層與介電層的複合層。

於一實施範例，對於所述的半導體元件，其中該鐵電材料層與該介電層的該複合層是氧化矽、鐵電材料與高介電值的介電材料。

於一實施範例，對於所述的半導體元件，其中高介電值的該介電材料包含La₂ O₃ 、Al₂ O₃ 、HfO₂ 或ZrO₂ 。

於一實施範例，對於所述的半導體元件，該閘極層包含金屬材料。

於一實施範例，對於所述的半導體元件，其中該通道層包含β- Ga₂ O₃ 的單晶層或α- Ga₂ O₃ 的單晶層。

於一實施範例，對於所述的半導體元件，該摻質包含由週期表IIIA族元素提供的N型摻質，或是由週期表IIA族元素提供的P型摻質。

於一實施範例，對於所述的半導體元件，該第一電極層與該第二電極層的材料包括單層金屬或是多層金屬。

於一實施範例，本揭露提供一種製造半導體元件的方法，包含提供基板，該基板有第一氧化鎵層;形成通道層在該基板上，該通道層是第二氧化鎵層;形成第一電極層與第二電極層在該通道層上;以及形成閘極結構在該通道層上且位於該第一電極層與該第二電極層之間。該閘極結構是在該通道層的平坦面上，或是該閘極結構的底部延伸進入到該通道層中。

雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300:基板 102、202、302:通道層 104、204、316:閘極絕緣層 106、206、318:閘極層 108、208、304:第一電極層 110、210、306:第二電極層 112、308:氧化層 114、320:連接結構 116、212:緩衝層 310:光阻圖案層 312:開口 314:非等向蝕刻

100:基板

102:通道層

104:閘極絕緣層

106:閘極層

108:第一電極層

110:第二電極層

112:氧化層

114:連接結構

Claims (13)

1. 一種半導體元件，包含：基板，該基板有第一氧化鎵層；通道層，設置在該基板上，其中該通道層是第二氧化鎵層；第一電極層與第二電極層，設置在該通道層上；以及閘極結構，設置在該通道層上且位於該第一電極層與該第二電極層之間，其中該閘極結構的底部延伸進入到該通道層中。
2. 如申請專利範圍第1項所述的半導體元件，其中該基板是單層，或是該基板包含基層以及在該基層上的緩衝層。
3. 如申請專利範圍第2項所述的半導體元件，其中該緩衝層包括β-Ga₂O₃的單晶材料或α-Ga₂O₃的單晶層。
4. 如申請專利範圍第1項所述的半導體元件，其中該基板包含α-Ga₂O₃的半導體層、β-Ga₂O₃的半導體層、α-Ga₂O₃的半導體層與藍寶石層的組合或是α-Ga₂O₃的半導體層與藍寶石層與緩衝層的組合。
5. 如申請專利範圍第1項所述的半導體元件，其中該閘極結構包含：閘極絕緣層，設置在該通道層上；以及閘極層，設置在該閘極絕緣層上，其中該閘極絕緣層包含鐵電材料層或介電層，或是包含該鐵電材料層與介電層的複合層。
6. 如申請專利範圍第5項所述的半導體元件，其中該鐵電材料層與該介電層的該複合層是氧化矽、鐵電材料與高介電值的介電材料。
7. 如申請專利範圍第6項所述的半導體元件，其中高介電值的該介電材料包含La₂O₃、Al₂O₃、HfO₂或ZrO₂。
8. 如申請專利範圍第5項所述的半導體元件，其中該閘極層包含金屬材料。
9. 如申請專利範圍第1項所述的半導體元件，其中該通道層包含β-Ga₂O₃的單晶層或α-Ga₂O₃的單晶層。
10. 如申請專利範圍第9項所述的半導體元件，其中該摻質包含由週期表IIIA族元素提供的N型摻質，或是由週期表IIA族元素提供的P型摻質。
11. 如申請專利範圍第1項所述的半導體元件，其中該第一電極層與該第二電極層的材料包括單層金屬或是多層金屬。
12. 一種製造半導體元件的方法，包含：提供基板，該基板有第一氧化鎵層；形成通道層在該基板上，該通道層是第二氧化鎵層；形成第一電極層與第二電極層在該通道層上；以及形成閘極結構在該通道層上且位於該第一電極層與該第二電極層之間，其中該閘極結構的底部延伸進入到該通道層中。
13. 如申請專利範圍第12項所述的製造半導體元件的方法，其中形成該閘極結構的該步驟包含：形成閘極絕緣層在該通道層上；以及形成閘極層在該閘極絕緣層上， 其中該閘極絕緣層包含鐵電材料層或介電層，或是包含該鐵電材料層與介電層的複合層。

Images